DE102013104663A1 - Haltestruktur für eine Barrierenschicht einer Halbleitervorrichtung - Google Patents

Haltestruktur für eine Barrierenschicht einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102013104663A1
DE102013104663A1 DE102013104663.0A DE102013104663A DE102013104663A1 DE 102013104663 A1 DE102013104663 A1 DE 102013104663A1 DE 102013104663 A DE102013104663 A DE 102013104663A DE 102013104663 A1 DE102013104663 A1 DE 102013104663A1
Authority
DE
Germany
Prior art keywords
layer
oxide
silicon layer
support structure
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013104663.0A
Other languages
English (en)
Inventor
Keng-Chu Lin
Joung-Wei Liou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102013104663A1 publication Critical patent/DE102013104663A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Unter Anderem werden eine oder mehrere Haltestrukturen und Techniken zum Bilden solcher Haltestrukturen in Halbleitervorrichtungen bereitgestellt. Die Haltestruktur umfasst eine oxidangereicherte Schicht, welche in einem Graben einer dielektrischen Schicht auf einem Substrat einer Halbleitervorrichtung gebildet ist. Die oxidangereicherte Siliziumschicht resultiert aus einer Siliziumschicht, welche Oxid während eines Ultraviolett-(UV)-Ausheilprozesses ausgesetzt wird. Die oxidangereicherte Schicht ist dazu eingerichtet, eine Barrierenschicht gegen eine leitfähige Struktur, welche auf der Barrierenschicht in dem Graben gebildet ist, zu halten. Auf diese Weise übt die Haltestruktur einen Druck gegen die Barrierenschicht aus, so dass die Barrierenschicht einen Kontakt mit der leitfähigen Struktur im Wesentlichen aufrechterhält, wodurch eine verbesserte Performance und Zuverlässigkeit der leitfähigen Struktur erreicht wird.

Description

  • Hintergrund
  • Eine Halbleiterherstellung kann einen Front-End-Of-Line-Prozess umfassen, bei welchem beispielsweise eine oder mehrere elektrische Vorrichtungen wie beispielsweise Transistoren, Kondensatoren, Widerstände etc. auf einem Halbleiterwafer strukturiert werden. Die Halbleiterherstellung kann einen Back-End-Of-Line-Prozess umfassen, in welchem beispielsweise elektrische Vorrichtungen auf dem Halbleiterwafer miteinander verbunden werden.
  • Beschreibung der Figuren
  • 1 ist ein Flussdiagramm, welches ein Verfahren zum Bilden einer Haltestruktur innerhalb einer Halbleitervorrichtung gemäß einigen Ausführungsformen zeigt.
  • 2 ist eine Darstellung einer Halbleitervorrichtung, auf welcher eine Haltestruktur gemäß einigen Ausführungsformen gebildet werden soll.
  • 3 ist eine Darstellung einer Halbleitervorrichtung, auf welcher eine Haltestruktur gemäß einigen Ausführungsformen gebildet werden soll.
  • 4 ist eine Darstellung einer Halbleitervorrichtung, auf welcher eine Haltestruktur gemäß einigen Ausführungsformen gebildet werden soll.
  • 5 ist eine Darstellung einer Halbleitervorrichtung, auf welcher eine Haltestruktur gemäß einigen Ausführungsformen gebildet werden soll.
  • 6 ist eine Darstellung einer Halbleitervorrichtung, auf welcher eine Haltestruktur gemäß einigen Ausführungsformen gebildet werden soll.
  • 7A ist eine Darstellung einer Haltestruktur gemäß einigen Ausführungsformen.
  • 7B ist eine Darstellung einer Haltestruktur gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Der beanspruchte Gegenstand wird nun mit Bezug auf die Zeichnungen beschrieben, wobei gleiche Bezugszahlen im Allgemeinen verwendet werden, um sich durchgängig auf gleiche Elemente zu beziehen. In der folgenden Beschreibung werden zum Zwecke der Erklärung verschiedene spezifische Details dargelegt, um ein Verständnis des beanspruchten Gegenstandes zu ermöglichen. Es ist jedoch erkennbar, dass der beanspruchte Gegenstand ohne diese spezifischen Details ausgeübt werden kann. In anderen Fällen werden Strukturen und Vorrichtungen in Form von Blockdiagrammen dargestellt, um ein Beschreiben des beanspruchten Gegenstandes zu erleichtern.
  • Eine oder mehrere Haltestrukturen und eine oder mehrere Techniken zum Bilden solcher Haltestrukturen innerhalb von Halbleitervorrichtungen, wie beispielsweise während eines Back-End-Of-Line-Prozesses werden hier zur Verfügung gestellt. Dabei wird eine Haltestruktur innerhalb einer Halbleitervorrichtung zwischen einer dielektrischen Schicht, wie beispielsweise einer Schicht mit niedrigem k-Wert (low-k layer), d. h. einer Schicht mit kleiner Dielektrizitätskonstante, und einer Barrierenschicht, welche im Allgemeinen eine leitfähige Struktur wie beispielsweise eine Durchgangskontaktierung aus Kupfer umgibt, gebildet. Die Haltestruktur ist dazu eingerichtet, die Barrierenschicht im Wesentlichen gegen die leitfähige Struktur zu halten oder zu stützen, so dass ein Schrumpfen der Schicht mit niedrigem k-Wert, das von einem Ultraviolett-(UV)-Ausheilprozess herrührt, nicht bewirkt, dass die Barrierenschicht von der leitfähigen Struktur weggezogen wird, oder bewirkt, dass die Barrierenschicht zu einem geringeren Grad von der leitfähigen Struktur weggezogen oder getrennt wird, als wenn die Haltestruktur nicht vorhanden wäre. Ohne eine Unterstützung durch die Haltestruktur tritt eine Trennung der Barrierenschicht von der leitfähigen Schicht mit größerer Wahrscheinlichkeit auf, wobei ein solches Wegziehen eine verringerte Performance und Lebensdauer im Betrieb der leitfähigen Struktur bewirkt.
  • Beispielhaft wird in einem Back-End-Of-Line-Prozess ein UV-Ausheilprozess verwendet, um Eigenschaften eines dielektrischen Materials, wie beispielsweise einer Schicht mit niedrigem k-Wert, auch als low-k-Schicht bezeichnet, welches auf dem Halbleiterwafer gebildet ist, zu modifizieren. Der UV-Ausheilprozess stärkt, härtet oder verbessert beispielsweise einen k-Wert der Schicht mit niedrigem k-Wert. In einigen Ausführungsformen besitzt die Schicht mit niedrigem k-Wert eine niedrige dielektrische Konstante (k-Wert), wie beispielsweise einen k-Wert von etwa 3,8 oder weniger. In einigen Ausführungsformen hat die Schicht mit niedrigem k-Wert einen k-Wert von etwa 3,0 oder weniger. In einigen Ausführungsformen hat die Schicht mit niedrigem k-Wert einen k-Wert von etwa 2,5 oder weniger. Die Schicht mit niedrigem k-Wert ist in einigen Ausführungsformen weiter als ultraniedriges k (ultra low-k – ULK), extraniedriges k (extra low-k – ELK) oder extrem niedriges k (extreme low-k – XLK) gekennzeichnet oder klassifiziert, wobei die Klassifikation generell auf dem k-Wert basiert. Beispielsweise bezieht sich ULK im Allgemeinen auf Materialien mit einem k-Wert von zwischen etwa 2,7 bis etwa 2,4, während sich ELK im Allgemeinen auf Materialien mit einem k-Wert von zwischen etwa 2,3 bis etwa 2,0 bezieht und sich XLK im Allgemeinen auf Materialien mit einem k-Wert von weniger als etwa 2,0 bezieht. In einigen Ausführungsformen umfasst die Schicht mit niedrigem k-Wert Kohlenstoff, Wasserstoff, Sauerstoff oder Kombinationen davon. Im Rahmen eines weiteren Beispiels und nicht einschränkend umfasst die Schicht mit niedrigem k-Wert ein Spin-On-Glas (spin-on glass – SOG), fluoriertes Silikaglas (fluorinated silica glass – FSG), Organosilikatglas, ein oder mehrere porogenhaltige Materialien, kohlenstoffdotiertes Siliziumoxid (z. B. SiCOH), Black Diamond.RTM. (Applied Materials of Santa Clara, California), Xerogel, Aerogel, amorphen fluorierten Kohlenstoff, Parylen, BCB (Bisbenzocyclobuten), Flare, SiLK (Dow Chemical, Midland, Michigan), Polyimid, ein oder mehrere andere geeignete poröse Polymermaterialien, ein oder mehrere geeignete dielektrische Materialien oder Kombinationen davon. In einigen Ausführungsformen umfasst die Schicht mit niedrigem k-Wert einen oder mehrere Dotierstoffe. So wie bei anderen Strukturen, Merkmalen, Elementen, Schichten, etc., welche hier bereitstellt werden, wird die Schicht mit niedrigem k-Wert durch einen beliebigen geeigneten Prozess, wie beispielsweise ein Aufschleudern (spin-on coating), eine chemische Dampfabscheidung (chemical vapour depositi-on – CVD), eine Atomlagenabscheidung (atomic layer deposition – ALD), eine CVD mit hochdichtem Plasma (high density plasma CVD – HPCVD), eine CVD mit niedrigem Druck (low pressure CVD – LPCVD), eine metallorganische CVD (metal organic CVD – MOCVD), eine Remote-Plasma-CVD (RPCVD), eine plasmaverbesserte CVD (plasma enhanced CVD – PECVD), einen Prozess mit hochdichtem Plasma (high density plasma – HDP), einen Prozess mit großem Seitenverhältnis (high aspect ratio process – HARP) oder einen oder mehrere andere geeignete Prozesse oder Kombinationen davon gebildet. Es ist verständlich, dass die Schicht mit niedrigem k-Wert in einigen Ausführungsformen ein oder mehrere dielektrische Materialien und zusätzlich oder alternativ eine oder mehrere dielektrische Schichten umfasst.
  • Der UV-Ausheilprozess bewirkt jedoch auch ein Schrumpfen der Schicht mit niedrigem k-Wert, wodurch in einigen Fällen ein spezielles Verhältnis zwischen anderen Schichten der Halbleitervorrichtung, wie beispielsweise einer Barrierenschicht zwischen der Schicht mit niedrigem k-Wert und der leitfähigen Struktur, verändert wird. Beispielsweise wird die Barrierenschicht, wenn die Schicht mit niedrigem k-Wert schrumpft oder sich zusammenzieht, von der leitfähigen Struktur basierend auf einer relativ größeren Adhäsion zwischen der Barrierenschicht und der Schicht mit niedrigem k-Wert im Vergleich zu einer Adhäsion zwischen der Barrierenschicht und der leitfähigen Struktur weggezogen. Eine Trennung zwischen der Barrierenschicht und der leitfähigen Struktur bewirkt in einigen Fällen eine Verschlechterung der Performance und der Zuverlässigkeit der leitfähigen Struktur. Demgemäß werden hier eine Haltestruktur, die auch als Stützstruktur bezeichnet werden kann, und ein Verfahren zu deren Ausbildung bereitgestellt, wobei die Haltestruktur dazu dient, die Barrierenschicht, zumindest in einem größeren Maß als wenn die Haltestruktur nicht vorhanden wäre, gegen die leitfähige Struktur zu halten bzw. abzustützen.
  • Ein Verfahren 100 zum Bilden einer Haltestruktur innerhalb einer Halbleitervorrichtung gemäß einigen Ausführungsformen ist in 1 dargestellt, und eine oder mehrere Haltestrukturen, welche durch solch eine Methode gebildet werden, sind in den 2–7B dargestellt. Bei 102 wird eine erste dielektrische Schicht, wie beispielsweise eine erste Schicht 202 mit niedrigem k-Wert auf einem Substrat 204 einer Halbleitervorrichtung, wie im Beispiel 200 der 2 dargestellt ist, gebildet. Beispielsweise wird ein Material mit niedrigem k-Wert auf ein Substrat abgeschieden, um die erste Schicht 202 mit niedrigem k-Wert zu bilden. In einem Beispiel wird ein anfänglicher UV-Ausheilprozess 206 ausgeführt, um die erste Schicht 202 mit niedrigem k-Wert zu modifizieren, wie beispielsweise, um eine Stärke zu erhöhen, wie beispielsweise einen Widerstand gegenüber einer Deformierung unter Belastung, eine Härte oder einen k-Wert der ersten Schicht 202 mit niedrigem k-Wert. In einigen Ausführungsformen umfasst der anfängliche UV-Ausheilprozess 206 zumindest eine Wellenlänge zwischen etwa 200 nm und etwa 400 nm, eine Temperatur zwischen etwa 200°C und etwa 500°C, einen Druck zwischen etwa 1 Torr und etwa 100 Torr oder eine Belichtungszeit zwischen etwa 30 Sekunden und etwa 10 Minuten oder wird bei diesen Bedingungen ausgeführt. In einigen Ausführungsformen wird eine Temperatur von weniger als etwa 500°C, wie beispielsweise eine Temperatur zwischen etwa 200°C und etwa 400°C, während des anfänglichen UV-Ausheilprozesses 206 verwendet.
  • Bei 104 wird ein Graben 302 innerhalb der ersten Schicht 202 mit niedrigem k-Wert gebildet, wie in Beispiel 300 der 3 gezeigt ist. Der Graben 302 wird gebildet, um eine anschließend gebildete leitfähige Struktur, wie beispielsweise eine Durchgangskontaktierung aus Kupfer, aufzunehmen. In einigen Ausführungsformen wird eine Hartmaske 304 während eines Grabenbildungsprozesses, wie beispielsweise eines Ätzprozesses, welcher zum Bilden des Grabens 302 verwendet wird, verwendet, so dass gewünschte Bereiche der Schicht 202 mit niedrigem k-Wert, wie beispielsweise Bereiche, welche nicht dem Graben 302 entsprechen, nicht durch den Ätzprozess entfernt werden. Bei 106 wird Silizium oder ein siliziumbasierendes Material innerhalb des Grabens 302 gebildet, um eine Siliziumschicht 402 zu bilden, wie in dem Beispiel 400 der 4 gezeigt ist. In einigen Ausführungsformen kleidet die Siliziumschicht 402 den Graben 302 aus, wie beispielsweise durch ein Auskleiden eines unteren Bereichs des Grabens 302 und zumindest einer Seitenwand des Grabens 302. In einigen Ausführungsformen kleidet die Siliziumschicht 402 den Graben 302 aus und wird als eine obere Siliziumschicht 402a auf einem oberen Bereich der Hartmaske 304, welche von dem Grabenbildungsprozess übrig geblieben ist, gebildet. In einem Beispiel werden die Hartmaske 304 und die obere Siliziumschicht 402a entfernt. In einigen Ausführungsformen wird die Siliziumschicht 402 während eines Abscheideprozesses, welcher Silizium abscheidet, gebildet, wie beispielsweise durch einen chemischen Dampfabscheideprozess oder einen Atomlagenabscheideprozess bei einer Temperatur, welche weniger als etwa 500°C ist, wie beispielsweise einer Temperatur zwischen etwa 200°C und etwa 400°C, wodurch die Siliziumschicht 402 eine Dicke von zwischen etwa 5 Ångstrom und etwa 100 Ångstrom umfasst. In einigen Ausführungsformen wird eine Maske verwendet, um Bereiche der Halbleitervorrichtung, auf welchen kein Silizium gebildet werden soll, zu bedecken, wie beispielsweise Bereiche der Schicht 202 mit niedrigem k-Wert, welche nicht den Graben 302 bilden.
  • Bei 108 wird eine Barrierenschicht 502 über der Siliziumschicht 402 gebildet, wie in dem Beispiel 500 der 5 gezeigt ist. In einigen Ausführungsformen bildet die Barrierenschicht 502 eine Auskleidung über der Siliziumschicht 402, wie beispielsweise entlang eines unteren Bereichs des Grabens 302 und auf zumindest einer Seitenwand des Grabens 302. In einigen Ausführungsformen wird die Barrierenschicht 502 unter Verwendung eines Abscheideprozesses, welcher ein dielektrisches Material wie beispielsweise Titannitrid abscheidet, wie beispielsweise durch einen chemischen Dampfabscheide-(CVD)-Prozess, einen Plasma-Ätz-(PECVD)-Prozess oder einen Atomlagenabscheide-(ALD)-Prozess bei einer Temperatur, welche weniger als etwa 500°C ist, wie beispielsweise einer Temperatur zwischen etwa 200°C und etwa 400°C, gebildet, wodurch die Barrierenschicht 502 eine Dicke von zwischen etwa 5 Ångstrom und etwa 100 Ångstrom umfasst. In einigen Ausführungsformen wird eine Maske verwendet, um Bereiche der Halbleitervorrichtung zu bedecken, auf welchen nicht dielektrisches Material gebildet werden soll, wie beispielsweise Bereiche der Schicht 2020 mit niedrigem k-Wert, welche nicht den Graben 302 bilden.
  • CVD ist eine Dünnschichtabscheidetechnik, bei welcher ein Substrat einer oder mehreren Vorläuferchemikalien ausgesetzt wird. Die eine oder die mehreren Vorläuferchemikalien reagieren und zersetzen sich auf einer Oberfläche des Substrats, wodurch ein Material abgeschieden wird. PECVD verwendet Plasma, um die Geschwindigkeit, mit welcher die eine oder die mehreren Vorläuferchemikalien reagieren, zu verbessern. In einem Beispiel erlaubt PECVD eine Abscheidung des Materials bei einer Temperatur, welche relativ niedriger als eine Temperatur von CVD ist.
  • ALD ist eine Dünnschichtabscheidetechnik, welche aufeinanderfolgende Schichten eines oder mehrerer Quellmaterialien, wie beispielsweise Quellgase, abscheidet, um eine mehrlagige Schicht mit einer relativ gleichförmigen Dicke zu erzeugen. Dies bedeutet, dass ALD ein konformer Prozess ist, welcher bewirkt, dass die mehrlagige Schicht eine relativ gleichförmige Dicke im Vergleich mit anderen Abscheidetechniken aufweist. In einigen Ausführungsformen sind bei ALD ein oder mehrere Quellmaterialien wie beispielsweise Silan (SiH4) oder Tetrafluorosilan (SiF4) involviert, welche in aufeinanderfolgenden Reaktionen innerhalb einer Reaktionskammer verwendet werden, um die mehrlagige Schicht zu bilden. In einigen Ausführungsformen von ALD, welche mehrere Quellmaterialien verwenden, wird ein erstes Quellmaterial in einer ersten Reaktion ausgesetzt, um auf einem Wafer eine erste Lage zu erzeugen, wie beispielsweise eine relativ dünne Lage. Die Reaktionskammer wird dann gereinigt, um Kontaminationen oder von der Reaktion übrig gebliebene Partikel zu entfernen. Dann wird ein zweites Quellmaterial in einer zweiten Reaktion ausgesetzt, um eine zweite Lage über der ersten Lage zu bilden. Auf diese Weise werden ein oder mehrere Lagen nacheinander auf dem Wafer abgeschieden. In einigen Ausführungsformen von ALD, welche ein einziges Quellmaterial verwenden, werden eine oder mehrere Abscheidesequenzen durchgeführt, welche ein Quellgas, wie beispielsweise Silan (SiH4), Tetrafluorosilan (SiF4) oder andere Quellgase verwenden. Beispielsweise umfasst eine Abscheidesequenz einen ersten SiH4-Puls, eine erste Phase von Radiofrequenz-(RF)-Aufsprühen (sputtering), einen zweiten SiH4-Puls und eine zweite Phase von RF-Aufsprühen. Während einer RF-Aufsprühphase wird eine RF-Leistungsquelle eingeschaltet, so dass Radiowellen durch ein Material gesendet werden, wodurch Gasatome ionisiert werden. Sobald die Ionengasatome ein Material berühren, welches abgeschieden werden soll, wird das Material in ein oder mehrere Teile zerbrochen, welche eine dünne Schicht auf einer Oberfläche des Substrats bilden.
  • Bei 110 wird ein leitfähiges Material über der Barrierenschicht 502 im Graben bzw. innerhalb des Grabens 302 gebildet, um eine leitfähige Struktur 602 zu erzeugen, wie in dem Beispiel 600 der 6 dargestellt ist. In einigen Ausführungsformen umfasst die leitfähige Schicht 602 ein leitfähiges Material, wie beispielsweise ein Metall. Zum Beispiel wird ein elektrochemischer Plattier-(electrochemical plating)-Prozess verwendet, um die leitfähige Struktur 602 aus Kupfer zu bilden. In einigen Ausführungsformen umfasst die leitfähige Struktur 602 eine Höhe von zwischen etwa 500 Ångstrom und etwa 1000 Ångstrom und eine Breite von zwischen etwa 300 Ångstrom und etwa 1000 Ångstrom. In einigen Ausführungsformen wird ein chemisch-mechanischer Polierprozess durchgeführt, um verbleibendes leitfähiges Material zu entfernen, wie beispielsweise leitfähiges Material, welches oben auf der Schicht 202 mit niedrigem k-Wert verblieben ist, um eine Gleichförmigkeit über eine obere Fläche der Schichten zu erreichen. In einigen Ausführungsformen wird eine Ätzstoppschicht 752 über dem Graben 302 und den darin gebildeten Materialien gebildet, und eine zweite Schicht 754 mit niedrigem k-Wert wird auf der Ätzstoppschicht 752 gebildet, wie in dem Beispiel 750 der 7B gezeigt ist.
  • Bei 112 wird die Siliziumschicht 402 mit Oxid angereichert, um die Siliziumschicht 402 in eine oxidangereicherte Siliziumschicht 708 zu transformieren, welche als eine Haltestruktur für die Barrierenschicht 502 gebildet wird, wie in Beispiel 700 der 7A gezeigt ist. In einer Ausführungsform umfasst die oxidangereicherte Siliziumschicht 708 SiOx, wobei x zwischen etwa 1 und etwa 2 ist. In einer anderen Ausführungsform umfasst die oxidangereicherte Siliziumschicht 708 oxidreiches Silizium. In einer anderen Ausführungsform umfasst die oxidangereichte Siliziumschicht 708 variierende Sauerstoffspiegel, wie beispielsweise relativ hohe Konzentrationen von Sauerstoff in Bereichen näher an der ersten Schicht 302 mit niedrigem k-Wert, weil Sauerstoff von der ersten Schicht 302 mit niedrigem k-Wert in die Siliziumschicht 402 zieht. In einigen Ausführungsformen ist die oxidangereicherte Siliziumschicht 708 von einer Schicht mit niedrigem k-Wert unterscheidbar, weil die oxidangereicherte Siliziumschicht 708 keine Dotierstoffe, wie beispielsweise Kohlenstoff, Wasserstoff, Fluor oder andere Dotierstoffe umfasst, welche innerhalb eines Materials mit niedrigem k-Wert vorhanden sind. D. h. das Material mit niedrigem k-Wert kann Dotierstoffe umfassen, die nicht Silizium oder Sauerstoff sind. Auf diese Weise ist die oxidangereicherte Siliziumschicht 708 strukturell von einer Schicht mit niedrigem k-Wert verschieden, weil die oxidangereicherte Siliziumschicht 708 Silizium und Sauerstoff umfasst, aber keine Dotierstoffe, wohingegen die Schicht mit niedrigem k-Wert Dotierstoffe umfasst, welche nicht Silizium oder Sauerstoff sind.
  • Die Haltestruktur ist dazu eingerichtet, die Barrierenschicht 502 im Wesentlichen gegen die leitfähige Struktur 602 zu halten bzw. abzustützen, wie beispielsweise während eines Ultraviolett-(UV)-Ausheilprozesses 702, welcher bewirkt, dass die erste Schicht 202 mit niedrigem k-Wert in einigen Fällen schrumpft. Ohne die Haltestruktur bewirkt das Schrumpfen der Schicht 202 mit niedrigem k-Wert in einigen Fällen eine Trennung zwischen der Barrierenschicht 502 und der leitfähigen Struktur 602. Aufgrund des Haltes durch die Haltestruktur wird jedoch ein Kontakt zwischen der Barrierenschicht 502 und der leitfähigen Struktur 602 im Wesentlichen aufrechterhalten, beruhend auf einem durch die Haltestruktur 708 bereitgestellten Druck. In einigen Ausführungsformen wird die Siliziumschicht 402 während des UV-Ausheilprozesses 702 Sauerstoff beispielsweise Umgebungssauerstoff 704 oder Sauerstoff 706 aus der ersten Schicht 202 mit niedrigem k-Wert ausgesetzt, um die oxidangereichte Siliziumschicht 708 zu bilden. Die oxidangereicherte Siliziumschicht 708 umfasst Siliziumoxid wie beispielsweise Siliziumdioxid, Siliziumtrioxid, oxidreiches Silizium, etc. In einigen Ausführungsformen umfasst die oxidangereicherte Siliziumschicht 708 eine Dicke 732 von zwischen etwa 5 Ångstrom und etwa 100 Ångstrom. In einigen Ausführungsformen umfasst die oxidangereicherte Siliziumschicht 708 ein Siliziumoxid mit einer Dichte, welche relativ größer als eine Dichte der Siliziumschicht 402 vor der Anreicherung mit dem Oxid ist.
  • In einigen Ausführungsformen wird die Siliziumschicht 402 mit Oxid während des UV-Ausheilprozesses 702 der zweiten Schicht 754 mit niedrigem k-Wert, welche oben auf der Ätzstoppschicht 752 gebildet ist, wie in Beispiel 750 der 7B gezeigt ist, angereichert. Beispielsweise wird der UV-Ausheilprozess 702 durchgeführt, um die zweite Schicht 754 mit niedrigem k-Wert zu modifizieren, wie beispielsweise eine Stärke, eine Härte oder einen k-Wert der zweiten Schicht 754 mit niedrigem k-Wert zu erhöhen. Während des UV-Ausheilprozesses 702 durchdringt zumindest ein Teil der UV-Strahlung die erste Schicht 202 mit niedrigem k-Wert, wodurch die erste Schicht 202 mit niedrigem k-Wert schrumpft. Die oxidangereicherte Siliziumschicht 708 und deren erhöhte Dichte fungieren als eine Haltestruktur durch ein Bereitstellen von Druck gegen die Barrierenschicht 502, wie durch Pfeile 730 in den 7A und 7B dargestellt ist, so dass die Barrierenschicht 502 während und nach dem UV-Ausheilprozess 702 im Wesentlichen in Kontakt mit der leitfähigen Struktur 602 verbleibt.
  • Gemäß einem Aspekt der vorliegenden Offenbarung wird eine Halbleitervorrichtung mit einer Haltestruktur für eine Barrierenschicht, welche mit einer leitfähigen Struktur in Verbindung steht, bereitgestellt. Die Halbleitervorrichtung umfasst eine erste Schicht mit niedrigem k-Wert, welche auf einem Substrat gebildet ist. Die erste Schicht mit niedrigem k-Wert umfasst einen darin gebildeten Graben. Die Halbleitervorrichtung umfasst eine Haltestruktur, welche oxidangereichertes Silizium umfasst, welche innerhalb des Grabens gebildet ist. Die Halbleitervorrichtung umfasst eine Barrierenschicht, welche auf der Haltestruktur innerhalb des Grabens gebildet ist. Die Barrierenschicht umfasst ein dielektrisches Material. Die Halbleitervorrichtung umfasst eine leitfähige Struktur, welche auf der Barrierenschicht in dem Graben gebildet ist. Die Haltestruktur ist dazu eingerichtet, einen Druck gegen die Barrierenschicht auszuüben, so dass die Barrierenschicht im Wesentlichen in Kontakt mit der leitfähigen Struktur verbleibt, so dass die Performance und Zuverlässigkeit der leitfähigen Struktur verbessert wird.
  • Gemäß einem Aspekt der vorliegenden Offenbarung wird eine Haltestruktur bereitgestellt, um eine Barrierenschicht im Wesentlichen gegen eine leitfähige Struktur zu halten. Die Haltestruktur umfasst eine oxidangereicherte Siliziumschicht, welche innerhalb eines Grabens einer dielektrischen Schicht, wie beispielsweise einer Schicht mit niedrigem k-Wert, auf einem Substrat einer Halbleitervorrichtung gebildet ist. Die oxidangereicherte Siliziumschicht umfasst eine Siliziumschicht, welche Sauerstoff während eines Ultraviolett-(UV)-Ausheilprozesses ausgesetzt wurde. Die oxidangereicherte Siliziumschicht ist dazu eingerichtet, eine Barrierenschicht im Wesentlichen gegen eine leitfähige Struktur, welche auf der Barrierenschicht innerhalb des Grabens gebildet ist, zu halten.
  • Gemäß einem Aspekt der vorliegenden Offenbarung wird ein Verfahren zum Bilden einer Haltestruktur innerhalb einer Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst ein Bilden einer ersten Schicht mit einem niedrigen k-Wert auf einem Substrat der Halbleitervorrichtung. Ein Graben wird innerhalb der ersten Schicht mit niedrigem k-Wert gebildet. Silizium wird in dem Graben gebildet, um eine Siliziumschicht zu bilden, welche einen unteren Bereich und zumindest eine Seitenwand des Grabens auskleidet. Eine Barrierenschicht wird über der Siliziumschicht gebildet. Die Barrierenschicht umfasst ein dielektrisches Material. Ein leitfähiges Material wird über der Barrierenschicht in dem Graben gebildet, um eine leitfähige Struktur wie beispielsweise eine Durchgangskontaktierung zu erzeugen. Die Siliziumschicht wird mit Oxid angereichert, wie beispielsweise während eines Ultraviolett-(UV)-Ausheilprozesses, um die Siliziumschicht in eine oxidangereicherte Siliziumschicht zu transformieren, welche als eine Haltestruktur für die Barrierenschicht gebildet wird.
  • Obwohl der Gegenstand in einer Sprache beschrieben wurde, welche spezifisch für strukturelle Merkmale oder Verfahrensschritte ist, sollte verstanden werden, dass der Gegenstand der beigefügten Ansprüche nicht notwendigerweise auf die spezifischen Merkmale oder Schritte, wie sie oben beschrieben sind, beschränkt ist. Vielmehr sind die oben beschriebenen spezifischen Merkmale und Schritte als beispielhafte Formen zum Implementieren der Ansprüche offenbart.
  • Verschiedene Operationen und Ausführungsformen werden hier bereitgestellt. Die Reihenfolge, in welcher einige oder alle der Operationen beschrieben sind, sollte nicht derart verstanden werden, dass es sich hieraus ergibt, dass die Operationen notwendigerweise von der Reihenfolge abhängen. Der Fachmann wird erkennen, dass eine alternative Reihenfolge ebenfalls die Vorzüge dieser Beschreibung aufweist. Darüber hinaus wird verstanden werden, dass nicht alle Operationen notwendigerweise in jeder hier bereitgestellten Ausführungsform vorhanden sein müssen. Es wird anerkannt werden, dass hier beschriebene Schichten, Merkmale, Elemente, etc. mit bestimmten Abmessungen relativ zueinander, wie beispielsweise strukturellen Abmessungen oder Orientierungen, für ein einfacheres Verständnis dargestellt sind, und dass deren tatsächlichen Abmessungen in einigen Ausführungsformen wesentlich von den hier dargestellten abweichen können. Zusätzlich existiert eine Bandbreite von Techniken zum Bilden der Schichten, Merkmale, Elemente, etc., welche hier erwähnt sind, wie beispielsweise Ätztechniken, Implantationstechniken, Dotiertechniken, Aufschleuder-(spin-on)-Techniken, Aufsprüh-(sputtering)-Techniken wie beispielsweise Magnetron- oder Ionenstrahlaufsprühen, Wachstumstechniken wie beispielsweise thermisches Wachstum oder Abscheidetechniken, wie beispielsweise chemisches Dampfabscheiden (CVD), physikalisches Dampfabscheiden (PVD), plasmaverstärkte chemische Dampfabscheidung (PECVD) oder Atomlagenabscheidung (ALD), usw.
  • Darüber hinaus ist, soweit nicht anderweitig angegeben, nicht beabsichtigt, dass „erste”, „zweite” und dgl. einen zeitlichen Aspekt, einen räumlichen Aspekt, eine Reihenfolge, etc. implizieren. Vielmehr werden solche Begriffe lediglich zum Identifizieren bzw. als Namen etc. für Merkmale, Elemente, Teile, etc. verwendet. Beispielsweise entsprechen ein erster Kanal und ein zweiter Kanal generell einem Kanal A und einem Kanal B oder zwei verschiedenen oder identischen Kanälen.
  • Darüber hinaus wird „beispielhaft” hier verwendet, um auf ein Beispiel, einen Fall, eine Darstellung, etc. zu verweisen, und bezieht sich nicht notwendigerweise auf einen Vorteil. „Oder” wird in dieser Offenbarung als inklusives „oder” im Gegensatz zu einem exklusiven „oder” verwendet. Zusätzlich wird „ein” und „eine” in dieser Offenbarung im Allgemeinen derart verwendet, dass es „ein(e) oder mehrere” bedeutet, es sei denn, es ist anderweitig angegeben oder aus dem Zusammenhang klar, dass sich dies auf den Singular bezieht. Darüber hinaus bedeutet eine Formulierung wie „zumindest eines von A und B” oder Ähnliches im Allgemeinen A oder B oder sowohl A als auch B. Darüber hinaus werden die Begriffe „aufweisen”, „haben”, „besitzen”, „mit” oder Varianten davon in der detaillierten Beschreibung oder in den Ansprüchen verwendet, um als inklusiv verstanden zu werden, auf ähnliche Weise wie der Begriff „umfassen”.
  • Ferner werden äquivalente Abwandlungen und Modifikationen anderen Fachleuten basierend auf einem Lesen und Verstehen dieser Beschreibung und der beigefügten Zeichnungen erkennbar sein, obwohl die Offenbarung mit Bezug auf eine oder mehrere Implementierungen gezeigt und beschrieben wurde. Die Offenbarung umfasst alle derartigen Modifikationen und Abwandlungen und wird nur durch den Umfang der folgenden Ansprüche eingeschränkt.

Claims (20)

  1. Verfahren zum Bilden einer Haltestruktur in einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Bilden einer ersten Schicht mit niedrigem k-Wert auf einem Substrat einer Halbleitervorrichtung; Bilden eines Grabens in der ersten Schicht mit niedrigem k-Wert; Bilden von Silizium in dem Graben, um eine Siliziumschicht über einem unteren Bereich und zumindest einer Seitenwand des Grabens zu bilden; Bilden einer Barrierenschicht über der Siliziumschicht, wobei die Barrierenschicht ein dielektrisches Material umfasst; Bilden eines leitfähigen Materials über der Barrierenschicht in dem Graben, um eine leitfähige Struktur zu erzeugen; und Anreichern der Siliziumschicht mit Oxid, um die Siliziumschicht in eine oxidangereicherte Siliziumschicht zu transformieren, welche als eine Haltestruktur für die Barrierenschicht gebildet wird.
  2. Verfahren nach Anspruch 1, wobei das Anreichern der Siliziumschicht mit Oxid umfasst, dass die Siliziumschicht Sauerstoff während eines Ultraviolett-(UV)-Ausheilprozesses unter Verwendung von zumindest Sauerstoff aus der ersten Schicht mit niedrigem k-Wert oder Umgebungssauerstoff ausgesetzt wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Anreichern der Siliziumschicht mit Oxid Folgendes umfasst: Anreichern der Siliziumschicht mit dem Oxid, um die oxidangereicherte Siliziumschicht, welche SiOx mit x zwischen etwa 1 und etwa 2 umfasst, zu bilden.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Anreichern der Siliziumschicht mit Oxid umfasst, dass die Siliziumschicht Sauerstoff ausgesetzt wird, um eine Dichte der Siliziumschicht zu erhöhen, wodurch die oxidangereicherte Siliziumschicht eine größere Dichte aufweist als eine Dichte der Siliziumschicht vor dem Aussetzen.
  5. Verfahren nach einem der vorhergehenden Ansprüche, welches Folgendes umfasst: Bilden einer Ätzstoppschicht über dem Graben; und Bilden einer zweiten Schicht mit niedrigem k-Wert auf der Ätzstoppschicht.
  6. Verfahren nach Anspruch 5, welches Folgendes umfasst: Durchführen eines Ultraviolett-(UV)-Ausheilprozesses, um einen k-Wert der zweiten Schicht mit niedrigem k-Wert zu erhöhen.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Anreichern der Siliziumschicht Folgendes umfasst: Bilden der oxidangereicherten Siliziumschicht in Bezug auf die Barrierenschicht, so dass die oxidangereicherte Siliziumschicht einen Druck auf die Barrierenschicht in Richtung der leitfähigen Struktur ausübt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Bilden einer ersten Schicht mit niedrigem k-Wert Folgendes umfasst: Bilden der ersten Schicht mit niedrigem k-Wert mit einem oder mehreren Dotierstoffen, wobei der eine oder die mehreren Dotierstoffe nicht Silizium oder Oxid umfassen.
  9. Halbleitervorrichtung mit einer Haltestruktur für eine Barrierenschicht, welche mit einer leitfähigen Struktur in Verbindung steht, wobei die Halbleitervorrichtung Folgendes umfasst: eine erste Schicht mit niedrigem k-Wert, welche auf einem Substrat einer Halbleitervorrichtung gebildet ist, wobei die erste Schicht mit niedrigem k-Wert einen darin gebildeten Graben aufweist; eine Haltestruktur, welche oxidangereichertes Silizium, welches in dem Graben gebildet ist, umfasst; eine Barrierenschicht, welche auf der Haltestruktur in dem Graben gebildet ist, wobei die Barrierenschicht ein dielektrisches Material umfasst; und eine leitfähige Struktur, welche auf der Barrierenschicht in dem Graben gebildet ist.
  10. Halbleitervorrichtung nach Anspruch 9, wobei die Haltestruktur SiOx umfasst, wobei x zwischen etwa 1 und etwa 2 ist.
  11. Halbleitervorrichtung nach Anspruch 9 oder 10, wobei die Haltestruktur keinen Dotierstoff umfasst und wobei die erste Schicht mit niedrigem k-Wert einen oder mehrere Dotierstoffe umfasst, wobei der eine oder die mehreren Dotierstoffe nicht Silizium oder Oxid umfassen.
  12. Halbleitervorrichtung nach einem der Ansprüche 9 bis 11, welche Folgendes umfasst: eine Ätzstoppschicht, welche über dem Graben gebildet ist; und eine zweite Schicht mit niedrigem k-Wert, welche auf der Ätzstoppschicht gebildet ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 9 bis 12, wobei die Haltestruktur aus einer Siliziumschicht gebildet ist, welche in dem Graben gebildet ist, welche Sauerstoff während eines Ultraviolett-(UV)-Ausheilprozesses ausgesetzt wurde, um die oxidangereicherte Siliziumschicht basierend auf zumindest Sauerstoff aus der ersten Schicht mit niedrigem k-Wert oder Umgebungssauerstoff zu erzeugen.
  14. Halbleitervorrichtung nach Anspruch 13, wobei die oxidangereicherte Siliziumschicht eine Dichte aufweist, welche größer ist als eine Dichte der Siliziumschicht.
  15. Haltestruktur, um eine Barrierenschicht im Wesentlichen gegen eine leitfähige Struktur zu halten, wobei die Haltestruktur Folgendes umfasst: eine oxidangereicherte Siliziumschicht, welche in einem Graben einer dielektrischen Schicht auf einem Substrat einer Halbleitervorrichtung gebildet ist, wobei die oxidangereicherte Siliziumschicht eine Sauerstoff ausgesetzte Siliziumschicht umfasst, wobei die oxidangereicherte Siliziumschicht dazu eingerichtet ist, eine Barrierenschicht im Wesentlichen gegen eine leitfähige Struktur, welche auf der Barrierenschicht in dem Graben gebildet ist, zu halten.
  16. Haltestruktur nach Anspruch 15, wobei die oxidangereicherte Siliziumschicht SiOx umfasst, wobei x zwischen etwa 1 und etwa 2 ist.
  17. Haltestruktur nach Anspruch 15 oder 16, wobei die oxidangereicherte Siliziumschicht Siliziumoxid mit einer Dichte, welche größer als eine Dichte der Siliziumschicht vor dem Aussetzen ist, umfasst.
  18. Haltestruktur nach einem der Ansprüche 15 bis 17, wobei die Siliziumschicht Sauerstoff basierend auf zumindest Sauerstoff aus der dielektrischen Schicht oder Umgebungssauerstoff ausgesetzt wurde.
  19. Haltestruktur nach einem der Ansprüche 15 bis 18, wobei ein Kontakt zwischen der Barrierenschicht und der leitfähigen Struktur im Wesentlichen basierend auf einem durch die Haltestruktur bereitgestellten Druck aufrechterhalten bleibt.
  20. Haltestruktur nach einem der Ansprüche 15 bis 19, wobei die oxidangereicherte Siliziumschicht keinen Dotierstoff umfasst, und wobei die dielektrische Schicht eine Schicht mit niedrigem k-Wert umfasst, welche einen oder mehrere Dotierstoffe umfasst, wobei der eine oder die mehreren Dotierstoffe nicht Silizium oder Oxid umfassen.
DE102013104663.0A 2013-02-04 2013-05-07 Haltestruktur für eine Barrierenschicht einer Halbleitervorrichtung Granted DE102013104663A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/757,949 2013-02-04
US13/757,949 US8927420B2 (en) 2013-02-04 2013-02-04 Mechanism of forming semiconductor device having support structure

Publications (1)

Publication Number Publication Date
DE102013104663A1 true DE102013104663A1 (de) 2014-08-07

Family

ID=51205992

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013104663.0A Granted DE102013104663A1 (de) 2013-02-04 2013-05-07 Haltestruktur für eine Barrierenschicht einer Halbleitervorrichtung

Country Status (2)

Country Link
US (1) US8927420B2 (de)
DE (1) DE102013104663A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598031B2 (en) * 2009-09-28 2013-12-03 Globalfoundries Singapore Pte. Ltd. Reliable interconnect for semiconductor device
US9953841B2 (en) * 2015-05-08 2018-04-24 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same
US11901219B2 (en) * 2021-08-19 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor device structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080242118A1 (en) * 2007-03-29 2008-10-02 International Business Machines Corporation Methods for forming dense dielectric layer over porous dielectrics
US20120270339A1 (en) * 2011-04-25 2012-10-25 Applied Materials, Inc. Uv assisted silylation for recovery and pore sealing of damaged low k films

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6846515B2 (en) 2002-04-17 2005-01-25 Air Products And Chemicals, Inc. Methods for using porogens and/or porogenated precursors to provide porous organosilica glass films with low dielectric constants
KR100677766B1 (ko) * 2003-11-28 2007-02-05 주식회사 하이닉스반도체 트렌치형 소자분리막을 갖는 반도체 소자 및 그의 제조 방법
KR100657166B1 (ko) * 2005-08-30 2006-12-13 동부일렉트로닉스 주식회사 구리 금속 배선의 형성 방법
EP2065927B1 (de) 2007-11-27 2013-10-02 Imec Integrations- und Herstellungsverfahren von Cu-Germanid und Cu-Silizid als Abdeckschicht
US8237227B2 (en) 2008-08-29 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy gate structure for gate last process
US8405192B2 (en) 2010-09-29 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Low dielectric constant material

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080242118A1 (en) * 2007-03-29 2008-10-02 International Business Machines Corporation Methods for forming dense dielectric layer over porous dielectrics
US20120270339A1 (en) * 2011-04-25 2012-10-25 Applied Materials, Inc. Uv assisted silylation for recovery and pore sealing of damaged low k films

Also Published As

Publication number Publication date
US20140217589A1 (en) 2014-08-07
US8927420B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
DE19649445B4 (de) Verfahren zum Bilden eines Feldoxidfilms in einem Halbleiterelement
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
DE4430120B4 (de) Verfahren zur Erzeugung eines Dielektrikums
DE102014109562B4 (de) Verfahren zum Ausbilden einer Halbleitervorrichtung und Verfahren zum Ausbilden einer Kontaktstruktur
DE102014111780B4 (de) Verfahren zum Ausbilden von leitenden Strukturen in Vertiefungen
DE102005035740A1 (de) Verfahren zur Herstellung einer isolierenden Barrierenschicht für eine Kupfermetallisierungsschicht
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102014210406B4 (de) Verfahren zur Herstellung eines Transistors mit einem verspannten Kanalgebiet
DE10154346C2 (de) Ausffüllen von Substratvertiefungen mit siliziumoxidhaltigem Material durch eine HDP-Gasphasenabscheidung unter Beteiligung von H¶2¶O¶2¶ oder H¶2¶O als Reaktionsgas
DE102018200237A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102010040071B4 (de) Verfahren zur Wiederherstellung von Oberflächeneigenschaften empfindlicher Dielektrika mit kleinem ε in Mikrostrukturbauelementen unter Anwendung einer in-situ-Oberflächenmodifizierung
DE102013104663A1 (de) Haltestruktur für eine Barrierenschicht einer Halbleitervorrichtung
DE69931656T2 (de) VERFAHREN ZUR HERSTELLUNG EINER SiON/SiO2 DIELEKTRISCHEN ZWISCHENSCHICHT MIT EINER NACHBEHANDLUNG DER CVD SILIZIUM OXYNITRIDSCHICHT
DE102019117894A1 (de) Ätzstoppschicht mit hoher durchbruchspannung
DE10335102B4 (de) Verfahren zur Herstellung einer epitaxialen Schicht für erhöhte Drain- und Sourcegebiete durch Entfernen von Kontaminationsstoffen
DE102005036551A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren davon
DE112016005550T5 (de) Verfahren und Lösungen zur Reinigung von Ingaas (Oder III-V) Substraten
DE102009046259B4 (de) Stärkere Haftung eines PECVD-Kohlenstoffs auf dielektrischen Materialien durch Vorsehen einer Haftungsgrenzfläche
EP1683897A1 (de) Halbleiterscheibe mit einer Halbleiterschicht und einer darunter liegenden elektrisch isolierenden Schicht sowie Verfahren zu deren Herstellung
EP0865074B1 (de) Verfahren zur Herstellung einer dotierten Polysiliciumschicht
DE102020105644B4 (de) Halbleiterbauelement und herstellungsverfahren
DE102017127203A1 (de) Halbleiterbauelement mit verringertem grabenbeladungseffekt
DE102021115397A1 (de) Verbesserte Strukturbildung durch Maskenspannungsmanagementund daraus resultierende Strukturen
DE102017127124B4 (de) Metallbearbeitung mit flexiblen Zwischenräumen, gebildet unter Verwendung einer Strukturierung mit selbstjustierenden Spacern

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division