DE102017127203A1 - Halbleiterbauelement mit verringertem grabenbeladungseffekt - Google Patents

Halbleiterbauelement mit verringertem grabenbeladungseffekt Download PDF

Info

Publication number
DE102017127203A1
DE102017127203A1 DE102017127203.8A DE102017127203A DE102017127203A1 DE 102017127203 A1 DE102017127203 A1 DE 102017127203A1 DE 102017127203 A DE102017127203 A DE 102017127203A DE 102017127203 A1 DE102017127203 A1 DE 102017127203A1
Authority
DE
Germany
Prior art keywords
layer
oxygen
semiconductor structure
angstroms
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017127203.8A
Other languages
English (en)
Inventor
Chia-Kai SUN
Yi-Wei Chiu
Hung Jui Chang
Chia-Ching Tsai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/672,123 external-priority patent/US11031279B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017127203A1 publication Critical patent/DE102017127203A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

Die vorliegende Offenbarung betrifft ein Halbleiterbauelement und ein Herstellungsverfahren und insbesondere ein Halbleiterbauelement mit verringertem Grabenbeladungseffekt. Die vorliegende Offenbarung stellt einen neuen mehrschichtigen Deckfilm bereit, welcher eine oder mehrere Schichten auf Sauerstoffbasis zur Verringerung von Grabenbeladungseffekten in Halbleiterbauelementen beinhaltet. Der mehrschichtige Deckfilm kann aus einer Metall-Hartmaskenschicht und einer oder mehreren Schichten auf Sauerstoffbasis hergestellt werden. Die Metall-Hartmaskenschicht kann aus Titannitrid (TiN) gebildet werden. Die Schicht auf Sauerstoffbasis kann aus Tetraethylorthosilikat (TEOS) gebildet werden.

Description

  • Die vorliegende Anmeldung beansprucht die Priorität der Vorläufigen US-Patentanmeldung Nr. 62/434, 133 mit der Bezeichnung „Semiconductor Device with Reduced Trench Loading Effect“, welche am 14. Dezember 2016 eingereicht wurde und durch Verweis in ihrer Gesamtheit hierin einbezogen wird.
  • HINTERGRUND
  • Die Halbleiter-IC-Industrie hat ein exponentielles Wachstum durchlaufen. Technologische Fortschritte bei den IC-Materialien und beim IC-Design haben zu Generationen von ICs geführt, wobei jede Generation kleinere und komplexere Schaltungen aufweist als die vorhergehende Generation. Im Verlauf der Entwicklung der ICs ist die funktionelle Dichte (d.h. die Anzahl der verbundenen Bauelemente je Chipfläche) im Allgemeinen gestiegen, während die Geometriegröße (d.h. die kleinste Komponente oder Leitung, die mit einem Herstellungsverfahren erzeugt werden kann) gesunken ist. Dieser Verkleinerungsprozess schafft im Allgemeinen Vorteile dadurch, dass er die Effizienz der Produktion erhöht und die damit verbundenen Kosten senkt.
  • Figurenliste
  • Erscheinungsformen der vorliegenden Offenbarung sind am besten zu verstehen aus der folgenden detaillierten Beschreibung in Verbindung mit den begleitenden Figuren. Es sei angemerkt, dass gemäß der üblichen Praxis in der Technik verschiedene Elemente nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zur Verdeutlichung der Darstellung und der Beschreibung beliebig vergrößert oder verkleinert sein.
    • 1 ist eine Querschnittsansicht einer Halbleiterstruktur gemäß einigen Ausführungsformen.
    • 2 ist eine Querschnittsansicht einer Halbleiterstruktur nach dem Abscheiden eines mehrschichtigen Deckfilms gemäß einigen Ausführungsformen.
    • 3A bis 3B sind Querschnittsansichten einer Halbleiterstruktur nach dem Strukturieren eines mehrschichtigen Deckfilms gemäß einigen Ausführungsformen.
    • 4 ist eine Querschnittsansicht einer Halbleiterstruktur nach dem Ätzen einer Dielektrikumsschicht unter Verwendung eines mehrschichtigen Deckfilms als eine Ätzmaske gemäß einigen Ausführungsformen.
    • 5 ist eine Querschnittsansicht einer Halbleiterstruktur nach dem Entfernen eines mehrschichtigen Deckfilms gemäß einigen Ausführungsformen.
    • 6A bis 6B sind Querschnittsansichten einer Halbleiterstruktur nach dem Strukturieren eines mehrschichtigen Deckfilms gemäß einigen Ausführungsformen.
    • 7 ist eine Querschnittsansicht einer Halbleiterstruktur nach dem Ätzen einer Dielektrikumsschicht unter Verwendung eines mehrschichtigen Deckfilms als eine Ätzmaske gemäß einigen Ausführungsformen.
    • 8A bis 8B sind eine Querschnittsansicht bzw. eine isometrische Ansicht einer Halbleiterstruktur nach dem Entfernen eines mehrschichtigen Deckfilms gemäß einigen Ausführungsformen.
    • 9 ist ein Ablaufplan eines beispielhaften Verfahrens zur Verringerung des Grabeneffekts in Halbleiterstrukturen gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Offenbarung werden viele verschiedene Ausführungsformen oder Beispiele für die Realisierung verschiedener Merkmale des bereitgestellten Gegenstands vorgestellt. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Bildung eines ersten Merkmals über einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei welchen das erste und zweite Merkmal in direktem Kontakt gebildet werden, und kann auch Ausführungsformen umfassen, bei welchen zwischen dem ersten und zweiten Merkmal zusätzliche Merkmale gebildet werden, so dass das erste und zweite Merkmal nicht in direktem Kontakt stehen. Außerdem können in der vorliegenden Offenbarung in den verschiedenen Beispielen Bezugszahlen und/oder -buchstaben wiederholt werden. Diese Wiederholung bestimmt als solche keine Beziehung zwischen den beschriebenen verschiedenen Ausführungsformen und/oder Konfigurationen.
  • Ferner können hierin zur Vereinfachung der Beschreibung Begriffe der räumlichen Beziehung wie „unterhalb“, „unter“, „untere“, „über“, „obere“ und dergleichen verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) zu beschreiben, wie in den Figuren veranschaulicht. Die Begriffe der räumlichen Beziehung sollen zusätzlich zu der Orientierung, die in den Figuren abgebildet sind, andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht sein oder andere Orientierungen aufweisen) und die hierin verwendeten Deskriptoren der räumlichen Beziehung können gleichermaßen entsprechend interpretiert werden.
  • Der Begriff „nominal“, wie hierin verwendet, bezieht sich auf einen gewünschten Wert oder Zielwert einer Eigenschaft oder eines Parameters für eine Komponente oder eine Verfahrensoperation, der während der Entwicklungsphase eines Produkts oder Verfahrens zusammen mit einem Bereich von Werten über und/oder unter dem gewünschten Wert eingestellt wird. Der Bereich von Werten ist typischerweise in geringfügigen Schwankungen bei den Herstellungsverfahren oder Toleranzen begründet.
  • Der Begriff „im Wesentlichen“, wie hierin verwendet, zeigt an, dass der Wert einer gegebenen Größe um ± 5 % des Wertes variiert.
  • Der Begriff „etwa“, wie hierin verwendet, zeigt an, dass der Wert einer gegebenen Größe um ± 10 % des Wertes variiert.
  • Mit dem Fortschritt der Technologien sind integrierte Schaltungen (Integrated Circuits, ICs) durch die Anforderung abnehmender Abmessungen gegenüber Bauelementen vorhergehender Generationen gekennzeichnet. Es bestehen jedoch Probleme, solche Merkmale und Verfahren zu realisieren. Wenn die Gate-Länge und der Abstand zwischen Bauelementen abnehmen, wird der Grabenbeladungseffekt über Bauelemente mit unterschiedlichen kritischen Abmessungen oder Strukturdichten verschärft und führt zu unterschiedlichen Ätztiefen.
  • Der Grabenbeladungseffekt kann aus Ätzgeschwindigkeitsschwankungen über ein Halbleiterbauelement durch unterschiedliche Strukturierung (z.B. Strukturdichte, Seitenverhältnis von Merkmalen und/oder Zusammensetzung/Reflexionsvermögen von Merkmalen) hergeleitet werden.
  • Verschiedene Ausführungsformen gemäß der vorliegenden Offenbarung sehen Verfahren zum Bilden eines mehrschichtigen Deckfilms vor, der aus einer Metall-Hartmaskenschicht und einer oder mehreren Schichten auf Sauerstoffbasis hergestellt wird. Die Metall-Hartmaskenschicht kann beispielsweise aus Titannitrid (TiN) gebildet werden. Die Schicht auf Sauerstoffbasis kann beispielsweise aus Tetraethylorthosilikat (TEOS) gebildet werden.
  • Der mehrschichtige Deckfilm, der Schichten auf Sauerstoffbasis beinhaltet, kann realisiert werden, um die Ätzgeschwindigkeitsschwankungen zu verringern. Der mehrschichtige Deckfilm setzt Sauerstoffionen frei, beispielsweise während Plasmaätzverfahren. Die Sauerstoffionen können den Grabenbeladungseffekt verringern, indem sie die Ätzgeschwindigkeiten eines Dielektrikumsmaterials in Bereichen mit unterschiedlichen Strukturen variieren. Sauerstoffionen, die aus den Schichten auf Sauerstoffbasis diffundiert sind, können die Plasmaätzgeschwindigkeit des Dielektrikumsmaterials erhöhen.
  • 1 bis 8 liefern verschiedene Ansichten eines Halbleiterbauelement-Herstellungsverfahrens, welche einen verringerten Grabenbeladungseffekt veranschaulichen. Das Herstellungsverfahren kann mehrschichtige Deckfilme beinhalten, welche Schichten auf Sauerstoffbasis umfassen. Die hierin vorgestellten Herstellungsverfahren sind beispielhaft und es können alternative Verfahren gemäß der vorliegenden Offenbarung durchgeführt werden, die in diesen Figuren nicht dargestellt sind.
  • 1 ist eine Querschnittsansicht einer Halbleiterstruktur 100 gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • Die Halbleiterstruktur 100 umfasst ein Substrat 102, eine Ätzstoppschicht 104 und eine Dielektrikumsschicht 106. Das Substrat 102 kann gemäß einigen Ausführungsformen ein Siliziumsubstrat sein. In einigen Ausführungsformen kann es sich bei dem Substrat 102 um (i) einen anderen Halbleiter, wie z.B. Germanium; (ii) einen Verbindungshalbleiter, z.B. Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid, Galliumarsenidphosphid (GaAsP), Aluminiumindiumarsenid (AlInAs), Aluminiumgalliumarsenid (AlGaAs), Galliumindiumarsenid (GaInAs), Galliumindiumphosphid (GaInP), Galliumindiumarsenidphosphid (GaInAsP) und/oder Indiumantimonid (InSb); (iii) einen Legierungshalbleiter, z.B. Siliziumgermanium (SiGe); oder (iv) Kombinationen davon handeln. In einigen Ausführungsformen kann das Substrat 102 ein Halbleiter-auf-Isolator (Silicon-On-Insulator, SOI) sein. In einigen Ausführungsformen kann das Substrat 102 ein epitaxiales Material sein.
  • In einigen Ausführungsformen ist die Ätzstoppschicht 104 auf dem Substrat 102 ausgebildet und kann verwendet werden, um ein Ätzen des Substrats 102 zu verhindern. Die Zusammensetzung der Ätzstoppschicht 104 kann Siliziumnitrid sein. Andere beispielhafte Zusammensetzungen umfassen Siliziumoxynitrid (SiOxNy), TiN und/oder andere geeignete Materialien. Die Abscheidung der Ätzstoppschicht 104 kann durch beliebige geeignete Verfahren erfolgen, wie zum Beispiel chemische Abscheidung aus der Gasphase (Chemical Vapor Deposition, CVD), physikalische Abscheidung aus der Gasphase (Physical Vapor Deposition, PVD), Atomschichtabscheidung (Atomic Layer Deposition, ALD), Molekularstrahlepitaxie (Molecular Beam Epitaxy, MBE), CVD aus hochdichtem Plasma (HDPCVD), metallorganische CVD (MOCVD), Plasma-Fern-CVD (Remote Plasma CVD, RPCVD), plasmaunterstützte CVD (Plasma-Enhanced CVD, PECVD), Plattieren oder andere geeignete Verfahren und/oder Kombinationen davon.
  • Die Dielektrikumsschicht 106 wird aus einem Dielektrikumsmaterial hergestellt und kann aus Siliziumoxid, Glas, Spin-on-Glas, Siliziumnitrid, Siliziumoxynitrid, fluordotiertem Silikatglas (FSG), einem Low-k-Dielektrikums-Material und/oder einem anderen geeigneten isolierenden Material gebildet werden. In einigen Ausführungsformen kann die Dicke der Dielektrikumsschicht 106 in einem Bereich von etwa 500 Ångström bis etwa 700 Ångström liegen. In einigen Ausführungsformen ist die Dicke der Dielektrikumsschicht 106 größer als etwa 700 Ångström. Die Abscheidung der Dielektrikumsschicht 106 kann durch beliebige geeignete Verfahren erfolgen, wie zum Beispiel CVD, PVD, ALD, MBE, HDPCVD, MOCVD, RPCVD, PECVD, andere geeignete Verfahren und/oder Kombinationen davon. In einigen Ausführungsformen kann die Halbleiterstruktur 100 Deckschichten, andere Ätzstoppschichten und/oder andere geeignete Materialien umfassen. In einigen Ausführungsformen kann die Halbleiterstruktur 100 außerdem einen verarbeiteten IC-Wafer umfassen, welcher beispielsweise mehrere Transistoren enthält, die dafür konfiguriert sind, Komplementär-Metalloxid-Halbleiter(CMOS)-Schaltungen zu sein. Diese Schaltungen können logische analoge HF(Hochfrequenz)-Teile umfassen, die aus einer Vielfalt von Transistoren, Kondensatoren, Widerständen und Verbindungen aufgebaut sind und in 1 zur Vereinfachung nicht dargestellt sind. In einigen Ausführungsformen umfasst die Halbleiterstruktur erhabene Merkmale, wie zum Beispiel Finnen. Finnen können über geeignete Verfahren hergestellt werden, umfassend Photolithographie und Ätzverfahren.
  • 2 ist eine Querschnittsansicht einer Halbleiterstruktur 100 nach dem Abscheiden eines mehrschichtigen Deckfilms gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Der mehrschichtige Deckfilm kann eine Schicht auf Sauerstoffbasis 202 und eine Metall-Hartmaskenschicht 204 umfassen. In einigen Ausführungsformen kann der mehrschichtige Deckfilm auch andere Schichten umfassen, welche in 2 zur Vereinfachung nicht dargestellt sind. Eine beispielhafte Zusammensetzung der Schicht auf Sauerstoffbasis 202 kann TEOS umfassen. Die Schicht auf Sauerstoffbasis 202 kann über geeignete Abscheidungsverfahren wie beispielsweise CVD, PVD, ALD, MBE, HDPCVD, MOCVD, RPCVD, PECVD, andere geeignete Verfahren und/oder Kombinationen davon gebildet werden. In einigen Ausführungsformen liegt die Dicke der Schicht auf Sauerstoffbasis 202 in einem Bereich von etwa 25 Ångström bis etwa 250 Ångström. In einigen Ausführungsformen liegt die Dicke der Schicht auf Sauerstoffbasis 202 in einem Bereich von etwa 225 Ångström bis etwa 275 Ångström. Eine beispielhafte Zusammensetzung der Metall-Hartmaskenschicht 204 kann TiN umfassen. Die Metall-Hartmaskenschicht 204 kann über geeignete Abscheidungsverfahren wie beispielsweise CVD, PVD, ALD, MBE, HDPCVD, MOCVD, RPCVD, PECVD, andere geeignete Verfahren und/oder Kombinationen davon gebildet werden. In einigen Ausführungsformen liegt die Dicke der Metall-Hartmaskenschicht 204 in einem Bereich von etwa 250 Ångström bis etwa 350 Ångström.
  • 3A bis 5 liefern verschiedene Ansichten eines Halbleiterbauelement-Herstellungsverfahrens, welche einen verringerten Grabenbeladungseffekt in Halbleiterstrukturen, welche Strukturen mit unterschiedlichen Strukturdichten umfassen, gemäß einigen Ausführungsformen der vorliegenden Offenbarung veranschaulichen.
  • 3A bis 3B sind Querschnittsansichten der Halbleiterstruktur 100 nach dem Strukturieren des mehrschichtigen Deckfilms 201 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Das Ätzen des mehrschichtigen Deckfilms 201 kann Abscheiden eines Photoresistmaterials auf der Metall-Hartmaske 204, Bestrahlen und Strukturieren des Photoresists, um die zu ätzenden Abschnitte der Metall-Hartmaske 204 freizulegen, und Ätzen der freigelegten Abschnitte der Metall-Hartmaske 204 und der darunter liegenden Schicht auf Sauerstoffbasis 202 umfassen.
  • Wie in 3A dargestellt, werden gemäß einigen Ausführungsformen frei liegende Abschnitte der Metall-Hartmaskenschicht 204, die nicht vom Photoresist geschützt sind, weggeätzt und die darunter liegende Schicht auf Sauerstoffbasis 202 wird teilweise weggeätzt. Das teilweise Ätzen der Schicht auf Sauerstoffbasis 202 kann durch Überätzen der Metall-Hartmaske 204 erreicht werden. Wie in 3B dargestellt, werden die frei liegenden Abschnitte der Metall-Hartmaske 204 und der darunter liegenden Schicht auf Sauerstoffbasis 202, die nicht vom Photoresist geschützt sind, gemäß einigen Ausführungsformen entfernt. Das Ätzverfahren der Metall-Hartmaske 204 und der Schicht auf Sauerstoffbasis 202 kann eine beliebige geeignete Ätztechnik umfassen, wie zum Beispiel Trockenätzen, Nassätzen, Reaktivionenätzen und/oder andere Ätzverfahren. Die Schicht auf Sauerstoffbasis 202 und die Metall-Hartmaske 204 können auch über geeignete Verfahren in mehreren Schritten getrennt entfernt werden.
  • Durch das Entfernen von Abschnitten des mehrschichtigen Deckfilms 201 können gemäß einigen Ausführungsformen eine erste Zone 206 und eine zweite Zone 208 in dem restlichen mehrschichtigen Deckfilm 201 gebildet werden. Die erste Zone 206 und die zweite Zone 208 umfassen unterschiedliche Strukturdichten über die Halbleiterstruktur 100. In einigen Ausführungsformen kann die erste Zone 206 dichte Bereiche (z.B. mit größerer relativer Strukturdichte) umfassen, während die zweite Zone 208 isolierte Bereiche umfasst (z.B. mit niedrigerer relativer Strukturdichte). Es sei jedoch angemerkt, dass jegliches Vergleichsverhältnis von „dicht“ und „isoliert“ vom Umfang der vorliegenden Offenbarung umfasst ist.
  • In einigen Ausführungsformen kann die erste Zone 206 eine Zone des Substrats sein, wo ein oder mehrere Merkmale um einen minimalen Entwurfsregelabstand voneinander getrennt sind, wie zum Beispiel eine kritische Abmessung des angewendeten Photolithographieverfahrens. Beispielsweise kann die Breite WM, um welche benachbarte Gräben 207A, 207B und 207C in der ersten Zone 206 getrennt sind, die in dem restlichen mehrschichtigen Deckfilm 201 ausgebildet ist, weniger als etwa 10 nm betragen. In einigen Ausführungsformen kann die Trennung der benachbarten Gräben 207A, 207B und 207C der ersten Zone 206 in einem Bereich von etwa 10 nm bis etwa 20 nm liegen. Es sei angemerkt, dass die Bereiche der Grabentrennung in dem hierin beschriebenen restlichen mehrschichtigen Deckfilm lediglich als ein Beispiel angegeben werden und auf der Grundlage von Produktanforderungen gewählt werden können.
  • In einigen Ausführungsformen kann die zweite Zone 208 eine Zone der Halbleiterstruktur umfassen, wo die Merkmale um ein Vielfaches eines minimalen oder nahezu minimalen Entwurfsregelabstands voneinander getrennt sind, wie zum Beispiel ein Vielfaches eines kritischen Abstands. Beispielsweise kann die Breite WN, um welche benachbarte Gräben 209A und 209B in der zweiten Zone 208 getrennt sind, die in dem restlichen mehrschichtigen Deckfilm 201 ausgebildet ist, ungefähr 60 nm betragen. In einigen Ausführungsformen kann die Trennung der benachbarten Gräben 209A und 209B der zweiten Zone 208 in einem Bereich von etwa 40 nm bis etwa 70 nm liegen. Es sei angemerkt, dass die Bereiche der Grabentrennung in dem hierin beschriebenen restlichen mehrschichtigen Deckfilm lediglich als ein Beispiel angegeben werden und auf der Grundlage von Produktanforderungen gewählt werden können.
  • 4 ist eine Querschnittsansicht einer Halbleiterstruktur 100 nach dem Ätzen der Dielektrikumsschicht unter Verwendung des mehrschichtigen Deckfilms 201 als eine Ätzmaske gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Abschnitte der Dielektrikumsschicht 106, die nicht von der Metall-Hartmaske 204 und der Schicht auf Sauerstoffbasis 202 geschützt sind, werden gemäß einigen Ausführungsformen geätzt, um erste Aussparungen 406 in der ersten Zone 206 und zweite Aussparungen 408 in der zweiten Zone 208 zu bilden. Deswegen können die durch den restlichen mehrschichtigen Deckfilm 201 gebildeten Strukturen durch das Ätzverfahren auf die Dielektrikumsschicht 106 übertragen werden und bilden entsprechende erste und zweite Aussparungen 406 und 408. Da die Trennung zwischen benachbarten Gräben 207A, 207B und 207C eine Breite WM aufweist, weisen die gebildeten ersten Aussparungen 406 ebenfalls dieselbe Breite WM auf. In ähnlicher Weise weisen die zweiten Aussparungen 408 eine gleiche Breite wie WN auf, welche die Trennung zwischen benachbarten Gräben 209A und 209B ist. Die Ätzverfahren können Plasmaätzverfahren sein, wie zum Beispiel ein Verfahren des Reaktivionenätzens (Reactive Ion Etching, RIE) unter Verwendung von Plasma auf Sauerstoffbasis. In einigen Ausführungsformen kann das RIE-Ätzverfahren ein anderes Ätzgas umfassen, wie zum Beispiel Stickstoff, Tetrachlorkohlenstoff (CF4) und/oder andere geeignete Gase. Zahlreiche andere Verfahren zum Bilden von Aussparungen in der Dielektrikumsschicht 106 können ebenfalls geeignet sein.
  • Durch den Einbau von Schichten auf Sauerstoffbasis kann die Ätzgeschwindigkeit von Dielektrikumsmaterialien erhöht werden. Zum Beispiel kann die Schicht auf Sauerstoffbasis 202 Sauerstoffionen in die Aussparungen freisetzen und das Plasmaätzverfahren verstärken, was zu einer erhöhten Ätzgeschwindigkeit der Dielektrikumsschicht 106 führt. Die Erhöhung der Ätzgeschwindigkeiten ist in dichten Bereichen effektiver, wie zum Beispiel in der ersten Zone 206, welche eine höhere relative Strukturdichte aufweist. Ohne die Schicht auf Sauerstoffbasis 202 kann die reaktive Effizienz des RIE-Ätzens in dichten Bereichen aufgrund einer unzureichenden Zufuhr von Sauerstoffionen an der Ätzfront nicht maximiert werden. Dies liegt daran, dass die mittlere Anzahl an Ätzgasionen, die in den Aussparungen dichter Bereiche verfügbar sind, statistisch niedriger ist als die mittlere Anzahl an Ätzgasionen, die in den Aussparungen isolierter Bereiche verfügbar sind, was somit zu einer niedrigeren Ionendichte und einem niedrigeren Plasmafluss in ersteren führt. Durch den Einbau der Schicht auf Sauerstoffbasis 202 werden während des Ätzverfahrens Sauerstoffionen in die Aussparungen 406 freigesetzt, wodurch die Zufuhr von Sauerstoffionen in dichten Bereichen erhöht wird. Dies erhöht im Gegenzug die Ätzgeschwindigkeit der Dielektrikumsschicht 106 in den ersten Aussparungen 406 der Zone 206. In 4 können die durch das Ätzverfahren gebildeten ersten Aussparungen 406 eine Ätztiefe DM in einem Bereich von etwa 435 Ångström bis etwa 485 Ångström aufweisen. In einigen Ausführungsformen beträgt die Ätztiefe DM mehr als etwa 400 Ångström. In einigen Ausführungsformen beträgt die Ätztiefe DM weniger als etwa 400 Ångström. Es sei angemerkt, dass der hierin beschriebene Bereich als ein Beispiel angegeben ist und die Ätztiefe DM der ersten Aussparungen 406 beispielsweise von Bauelement-Spezifikationen abhängt und durch Einstellen der Ätzbedingungen (z.B. Ätzzeit, Kammerdruck, Gasstromgeschwindigkeit, Plasmaenergie, Vorspannungen und/oder andere geeignete Parameter) angepasst werden kann.
  • Andererseits kann der Einbau der Schicht auf Sauerstoffbasis 202 auch die Ätzgeschwindigkeiten von Dielektrikumsmaterial in isolierten Bereichen beeinflussen, wie zum Beispiel in der zweiten Zone 208, welche eine niedrigere relative Strukturdichte aufweist. In Abhängigkeit von der Strukturdichte und den Ätzbedingungen kann die Ätzgeschwindigkeit zunehmen, abnehmen oder gleich bleiben. Ohne die Schicht auf Sauerstoffbasis 202 kann in einigen Ausführungsformen, wobei die Strukturen in der zweiten Zone 208 weniger isoliert sind und während des Ätzens möglicherweise nicht genug Sauerstoffionen enthalten, durch den Einbau der Schicht auf Sauerstoffbasis 202 die Ätzgeschwindigkeit der Dielektrikumsschicht 106 erhöht werden. Im Gegensatz dazu kann in einigen Ausführungsformen, wobei die Strukturen in der zweiten Zone 208 stärker isoliert sind und während des Ätzens ausreichend Sauerstoffionen enthalten können, auch ohne Schicht auf Sauerstoffbasis 202, durch den Einbau der Schicht auf Sauerstoffbasis 202 die Ätzgeschwindigkeit der Dielektrikumsschicht 106 aufgrund von übermäßiger Zufuhr von Sauerstoffionen verringert werden. Des Weiteren hat in einigen Ausführungsformen der Einbau der Schicht auf Sauerstoffbasis 202 möglicherweise keine merkliche Auswirkung auf die Ätzgeschwindigkeit von Dielektrikumsschichten, wenn die Strukturdichte zwischen den oben beschriebenen Strukturdichten liegt.
  • In 4 können die durch das Ätzverfahren gebildeten zweiten Aussparungen 408 eine Ätztiefe DN im Bereich von etwa 450 Ångström bis etwa 500 Ångström aufweisen. In einigen Ausführungsformen beträgt die Ätztiefe DN mehr als etwa 400 Ångström. In einigen Ausführungsformen beträgt die Ätztiefe DN weniger als etwa 400 Ångström. Es sei wiederum angemerkt, dass der hierin beschriebene Bereich als ein Beispiel angegeben ist und die Ätztiefe DN der zweiten Aussparungen 408 beispielsweise von Bauelement-Spezifikationen abhängt und durch Einstellen der Ätzbedingungen (z.B. Ätzzeit, Kammerdruck, Gasstromgeschwindigkeit, Plasmaenergie, Vorspannungen und/oder andere geeignete Parameter) angepasst werden kann.
  • Wie oben beschrieben, kann der Einbau der Schicht auf Sauerstoffbasis 202 die Ätzgeschwindigkeiten von Dielektrikumsmaterial in dichten und isolierten Bereichen der Dielektrikumsschicht 106 auf der Halbleiterstruktur 100 beeinflussen. Speziell kann die Ätzgeschwindigkeit der Dielektrikumsschicht 106 in dichten Bereichen, wie z.B. der ersten Zone 206, steigen und kann in isolierten Bereichen, wie z.B. der zweiten Zone 208, ähnlich oder gleich der Ätzgeschwindigkeit der Dielektrikumsschicht 106 sein. Die resultierenden Ätztiefen DM und DN entsprechender Aussparungen 406 und 408 können gemäß einigen Ausführungsformen im Wesentlichen gleich sein. Die Differenz zwischen den resultierenden Ätztiefen DM und DN entsprechender Aussparungen 406 und 408 kann gemäß einigen Ausführungsformen ähnlich oder kleiner als etwa 40 Ångström sein. In einigen Ausführungsformen kann die Differenz weniger als etwa 20 Ångström betragen. In einigen Ausführungsformen kann das Seitenverhältnis der Aussparungen (d.h. das Verhältnis der Tiefe zur Breite der Aussparung) größer als etwa 1 sein. In einigen Ausführungsformen kann das Seitenverhältnis etwa 10 oder etwa 20 betragen. Die hierin beschriebenen Bereiche sind als Beispiele angegeben und der Einbau der Schicht auf Sauerstoffbasis 202 kann zu einer ähnlichen Ätzgeschwindigkeit des Dielektrikumsmaterials in dichten und isolierten Bereichen führen, wodurch der Grabenbeladungseffekt in der Halbleiterstruktur 100 verringert wird.
  • 5 ist eine Querschnittsansicht der Halbleiterstruktur 100 nach dem Entfernen des mehrschichtigen Deckfilms 201 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die Schicht auf Sauerstoffbasis 202 und die Metall-Hartmaskenschicht 206 des mehrschichtigen Deckfilms 201 können unter Anwendung geeigneter Verfahren entfernt werden, wie zum Beispiel Trockenätzen, Nassätzen, Reaktivionenätzen und/oder anderer Ätzverfahren. Alternativ können beliebige andere geeignete Verfahren angewendet werden, wie zum Beispiel ein Verfahren des chemisch-mechanischen Polierens (CMP), mit welchem die restlichen Flächen der Dielektrikumsschicht 106 auch planarisiert werden können.
  • 6A bis 8 zeigen verschiedene Ansichten eines Halbleiter-Bauelement-Herstellungsverfahrens, welche einen verringerten Grabenbeladungseffekt in Halbleiterstrukturen, welche Strukturen mit unterschiedlichen Merkmalsgrößen umfassen, gemäß einigen Ausführungsformen der vorliegenden Offenbarung veranschaulichen.
  • 6A bis 6B sind Querschnittsansichten der in Bezug auf 2 beschriebenen Halbleiterstruktur 100 nach dem Strukturieren des mehrschichtigen Deckfilms 201 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Das Ätzen des mehrschichtigen Deckfilms 201 kann Abscheiden eines Photoresistmaterials auf der Metall-Hartmaske 204, Bestrahlen und Strukturieren des Photoresists, um die zu ätzenden Abschnitte der Metall-Hartmaske 204 freizulegen, und Ätzen der frei liegenden Abschnitte der Metall-Hartmaske 204 und der darunter liegenden Schicht auf Sauerstoffbasis 202 umfassen.
  • Wie in 6A dargestellt, werden gemäß einigen Ausführungsformen frei liegende Abschnitte der Metall-Hartmaske 204, die nicht durch den Photoresist geschützt sind, weggeätzt und die darunter liegende Schicht auf Sauerstoffbasis 202 wird teilweise weggeätzt. Das teilweise Ätzen der Schicht auf Sauerstoffbasis 202 kann durch Überätzen der Metall-Hartmaske 204 erreicht werden. Wie in 6B dargestellt, werden die frei liegenden Abschnitte der Metall-Hartmaske 204 und der darunter liegenden Schicht auf Sauerstoffbasis 202, die nicht vom Photoresist geschützt sind, gemäß einigen Ausführungsformen entfernt. Das Ätzverfahren der Metall-Hartmaske 204 und der Schicht auf Sauerstoffbasis 202 kann eine beliebige geeignete Ätztechnik umfassen, wie zum Beispiel Trockenätzen, Nassätzen, Reaktivionenätzen und/oder andere Ätzverfahren. Die Schicht auf Sauerstoffbasis 202 und die Metall-Hartmaske 204 können auch über geeignete Verfahren in mehreren Schritten getrennt entfernt werden
  • Durch das Entfernen von Abschnitten des mehrschichtigen Deckfilms 201 können gemäß einigen Ausführungsformen eine dritte Zone 606 und eine vierte Zone 608 in dem restlichen mehrschichtigen Deckfilm 201 gebildet werden. Die dritte Zone 606 und die vierte Zone 608 umfassen Strukturen mit unterschiedlichen Merkmalsgrößen über die Halbleiterstruktur 100. In einigen Ausführungsformen kann die dritte Zone 606 Bereiche umfassen, welche Strukturen kleinerer Merkmalsgrößen (z.B. Strukturen mit geringerer Breite oder Länge) aufweisen, während die vierte Zone 608 Bereiche umfassen kann, welche Strukturen größerer Merkmalsgrößen (z.B. Strukturen mit größerer Breite oder Länge) aufweist.
  • In einigen Ausführungsformen kann die dritte Zone 606 eine Zone der Halbleiterstruktur sein, wo ein oder mehrere Merkmale eine Breite oder Länge aufweisen, die im Wesentlichen gleich einem minimalen Entwurfsregelabstand sind, wie zum Beispiel einer kritischen Abmessung des angewendeten Photolithographieverfahrens. Beispielsweise kann die Breite Wx der Gräben 607A, 607B und 607C in der dritten Zone 606, die in dem restlichen mehrschichtigen Deckfilm 201 ausgebildet ist, weniger als etwa 10 nm betragen. In einigen Ausführungsformen können die Breiten der Gräben 607A, 607B und 607C der dritten Zone 606 in einem Bereich von etwa 10 nm bis etwa 20 nm liegen. Es sei angemerkt, dass die Bereiche der Grabenbreiten in dem hierin beschriebenen restlichen mehrschichtigen Deckfilm lediglich als ein Beispiel angegeben werden und auf der Grundlage von Produktanforderungen gewählt werden können.
  • In einigen Ausführungsformen kann die vierte Zone 608 eine Zone des Substrats umfassen, wo die Merkmale eine Breite oder Länge aufweisen, die ungefähr einem Vielfachen eines minimalen oder nahezu minimalen Entwurfsregelabstands entspricht, wie zum Beispiel einem Vielfachen einer kritischen Abmessung. Beispielsweise kann die Breite Wy der Gräben 609A und 609B in der vierten Zone 608, die in dem restlichen mehrschichtigen Deckfilm 201 ausgebildet ist, ungefähr 60 nm betragen. In einigen Ausführungsformen kann die Breite der Gräben 609A und 609B der vierten Zone 608 in einem Bereich von etwa 40 nm bis etwa 70 nm liegen. In einigen Ausführungsformen ist eine Differenz zwischen den Breiten der Gräben 607A bis 607C und 609A bis 609B größer als 40 nm. Es sei angemerkt, dass die Bereiche der Grabentrennung in dem hierin beschriebenen restlichen mehrschichtigen Deckfilm lediglich als ein Beispiel angegeben werden und auf der Grundlage von Produktanforderungen gewählt werden können.
  • 7 ist eine Querschnittsansicht einer Halbleiterstruktur 100 nach dem Ätzen einer Dielektrikumsschicht unter Verwendung eines mehrschichtigen Deckfilms 201 als eine Ätzmaske gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Abschnitte der Dielektrikumsschicht 106, die nicht durch die Metall-Hartmaske 204 und die Schicht auf Sauerstoffbasis 202 geschützt sind, werden gemäß einigen Ausführungsformen geätzt, um dritte Aussparungen 707 in der dritten Zone 606 und vierte Aussparungen 708 in der vierten Zone 608 zu bilden. Deswegen können die durch den restlichen mehrschichtigen Deckfilm 201 gebildeten Strukturen durch das Ätzverfahren auf die Dielektrikumsschicht 106 übertragen werden und bilden entsprechende dritte und vierte Aussparungen 706 und 708. Da die Aussparungen 607A bis 607C Breiten WX aufweisen, können die gebildeten dritten Aussparungen 706 ebenfalls dieselben Breiten WX aufweisen. In ähnlicher Weise können die gebildeten vierten Aussparungen 708 Breiten WY aufweisen. Die Ätzverfahren können Plasmaätzverfahren sein, wie zum Beispiel ein RIE-Verfahren unter Verwendung von Plasma auf Sauerstoffbasis. In einigen Ausführungsformen kann das RIE-Ätzverfahren ein anderes Ätzgas umfassen, wie zum Beispiel Stickstoff, CF4 und/oder andere geeignete Gase. Zahlreiche andere Verfahren zum Bilden von Aussparungen in der Dielektrikumsschicht 106 können ebenfalls geeignet sein
  • Durch den Einbau von Schichten auf Sauerstoffbasis kann die Ätzgeschwindigkeit von Dielektrikumsmaterialien gemäß einigen Ausführungsformen erhöht werden. Zum Beispiel kann während eines RIE-Verfahrens, bei welchem Sauerstoff als das Ätzgas verwendet wird, die Schicht auf Sauerstoffbasis 202 Sauerstoffionen in die Aussparungen freisetzen und das Plasmaätzverfahren verstärken, was zu einer erhöhten Ätzgeschwindigkeit der Dielektrikumsschicht 106 führt. Die Erhöhung der Ätzgeschwindigkeiten ist in Bereichen effektiver, welche Strukturen mit kleinen Merkmalsgrößen aufweisen, wie zum Beispiel in der dritten Zone 606, wo die Strukturen eine Breite oder Länge aufweisen, welche im Wesentlichen einem minimalen oder nahezu minimalen Entwurfsregelabstand entspricht. Ohne die Schicht auf Sauerstoffbasis 202 kann die reaktive Effizienz des RIE-Ätzens in diesen Bereichen aufgrund einer unzureichenden Zufuhr von Sauerstoffionen an der Ätzfront nicht maximiert werden. Dies liegt daran, dass für Strukturen mit einer kleineren Merkmalsgröße, wie zum Beispiel einen Graben mit einer Öffnung, die einer kritischen Abmessung entspricht, es statistisch weniger wahrscheinlich ist, dass Ionen des Ätzmittels in die Öffnung eintreten, verglichen mit Aussparungen mit einer größeren Merkmalsgröße. Deswegen führen die niedrigere Ionendichte und der niedrigere Plasmafluss in den Strukturen mit kleineren Merkmalsgrößen zu einer niedrigeren Ätzgeschwindigeit des Dielektrikumsmaterials. Jedoch Sauerstoffionen, die aus der Schicht auf Sauerstoffbasis freigesetzt werden, das Plasmaätzen des Dielektrikumsmaterials verstärken und die Ätzgeschwindigkeit verbessern.
  • Unter Verwendung der Halbleiterstruktur 100 in 7 als ein Beispiel, werden durch den Einbau der Schicht auf Sauerstoffbasis 202 während des Ätzverfahrens Sauerstoffionen in die Aussparungen freigesetzt, wodurch die Zufuhr von Sauerstoffionen in Bereichen erhöht wird, wo Strukturen mit Merkmalsgrößen vorliegen, die im Wesentlichen einem minimalen oder nahezu minimalen Entwurfsregelabstand entsprechen. Dies erhöht im Gegenzug die Ätzgeschwindigkeit der Dielektrikumsschicht 106 in den dritten Aussparungen 706 der Zone 606. In 7 können die durch das Ätzverfahren gebildeten dritten Aussparungen 706 eine Ätztiefe DX in einem Bereich von etwa 435 Ångström bis etwa 485 Ångström aufweisen. In einigen Ausführungsformen beträgt die Ätztiefe DX mehr als etwa 400 Ångström. In einigen Ausführungsformen beträgt die Ätztiefe DX weniger als etwa 400 Ångström. Es sei angemerkt, dass die hierin beschriebenen Bereiche als Beispiele angegeben sind und die Ätztiefe DX der dritten Aussparungen 706 beispielsweise von Bauelement-Spezifikationen abhängt und durch Einstellen der Ätzbedingungen (z.B. Ätzzeit, Kammerdruck, Gasstromgeschwindigkeit, Plasmaenergie, Vorspannungen und/oder andere geeignete Parameter) angepasst werden kann.
  • Andererseits kann der Einbau der Schicht auf Sauerstoffbasis 202 auch die Ätzgeschwindigkeiten von Dielektrikumsmaterial in Bereichen mit Strukturen mit großen Merkmalsgrößen beeinflussen, wie zum Beispiel in der vierten Zone 608, wo Strukturen mit Breite oder Länge vorliegen, welche im Wesentlichen Vielfachen eines minimalen oder nahezu minimalen Entwurfsregelabstands entsprechen. In Abhängigkeit von der Strukturdichte und den Ätzbedingungen kann die Ätzgeschwindigkeit zunehmen, abnehmen oder gleich bleiben. Ohne die Schicht auf Sauerstoffbasis 202 kann in einigen Ausführungsformen, wobei die Strukturen in der vierten Zone 608 kleinere Merkmalsgrößen aufweisen und während des Ätzens möglicherweise nicht genug Sauerstoffionen enthalten, durch den Einbau der Schicht auf Sauerstoffbasis 202 die Ätzgeschwindigkeit der Dielektrikumsschicht 106 erhöht werden. Im Gegensatz dazu kann in einigen Ausführungsformen, wobei die Strukturen in der vierten Zone 608 größere Merkmalsgrößen aufweisen und während des Ätzens ausreichend Sauerstoffionen enthalten können, auch ohne Schicht auf Sauerstoffbasis 202, durch den Einbau der Schicht auf Sauerstoffbasis 202 die Ätzgeschwindigkeit der Dielektrikumsschicht 106 aufgrund von übermäßiger Zufuhr von Sauerstoffionen verringert werden. Des Weiteren hat in einigen Ausführungsformen der Einbau der Schicht auf Sauerstoffbasis 202 möglicherweise keine merkliche Auswirkung auf die Ätzgeschwindigkeit von Dielektrikumsschichten, wenn die Strukturdichte zwischen den oben beschriebenen Strukturdichten liegt. In 7 kann die durch das Ätzverfahren gebildete vierte Aussparung 708 eine Ätztiefe DY in einem Bereich von etwa 450 Ångström bis etwa 500 Ångström aufweisen. In einigen Ausführungsformen beträgt die Ätztiefe Dy mehr als etwa 400 Ängström. In einigen Ausführungsformen beträgt die Ätztiefe Dy weniger als etwa 400 Ångström. In einigen Ausführungsformen kann das Seitenverhältnis der Aussparungen größer als etwa 1 sein. In einigen Ausführungsformen kann das Seitenverhältnis etwa 10 oder etwa 20 betragen. Es sei wiederum angemerkt, dass der hierin beschriebene Bereich als ein Beispiel angegeben ist und die Ätztiefe Dy der vierten Aussparungen 708 beispielsweise von Bauelement-Spezifikationen abhängt und durch Einstellen der Ätzbedingungen (z.B. Ätzzeit, Kammerdruck, Gasstromgeschwindigkeit, Plasmaenergie, Vorspannungen und/oder andere geeignete Parameter) angepasst werden kann.
  • Wie oben beschrieben, kann der Einbau der Schicht auf Sauerstoffbasis 202 die Ätzgeschwindigkeiten von Dielektrikumsmaterial Bereichen der Dielektrikumsschicht 106 auf der Halbleiterstruktur 100 beeinflussen, welche unterschiedliche Merkmalsgrößen aufweisen. Speziell kann die Ätzgeschwindigkeit der Dielektrikumsschicht 106 in Bereichen, wie z.B. der dritten Zone 606, steigen, so dass sie ähnlich oder gleich der Ätzgeschwindigkeit in Bereichen, wie z.B. der vierten Zone 608, ist. Die resultierenden Ätztiefen DX und Dy entsprechender Aussparungen 706 und 708 können gemäß einigen Ausführungsformen im Wesentlichen gleich sein. Die Differenz zwischen den resultierenden Ätztiefen DX und DY entsprechender Aussparungen 706 und 708 kann gemäß einigen Ausführungsformen ebenfalls kleiner als etwa 40 Ångström sein. In einigen Ausführungsformen kann die Differenz weniger als etwa 20 Ångström betragen. Die hierin beschriebenen Bereiche sind als Beispiele angegeben und der Einbau der Schicht auf Sauerstoffbasis 202 kann zu einer ähnlichen Ätzgeschwindigkeit des Dielektrikumsmaterials in Bereichen mit unterschiedlichen Merkmalsgrößen der Struktur führen, wodurch der Grabenbeladungseffekt in der Halbleiterstruktur 100 verringert wird.
  • 8A bis 8B sind eine Querschnittsansichten bzw. eine isometrisch Ansicht der oben in Bezug auf 7 beschriebenen Halbleiterstruktur 100 nach dem Entfernen des mehrschichtigen Deckfilms 201 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die Schicht auf Sauerstoffbasis 202 und die Metall-Hartmaskenschicht 206 des mehrschichtigen Deckfilms 201 können unter Anwendung geeigneter Verfahren entfernt werden, wie zum Beispiel Trockenätzen, Nassätzen, Reaktivionenätzen und/oder anderer Ätzverfahren. Alternativ können beliebige andere geeignete Verfahren angewendet werden, wie zum Beispiel ein Verfahren des chemisch-mechanischen Polierens (CMP), mit welchem die restlichen Flächen der Dielektrikumsschicht 106 auch planarisiert werden können.
  • 9 ist ein Ablaufplan eines beispielhaften Verfahrens 900 zur Verringerung des Grabeneffekts in Halbleiterstrukturen gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Auf der Grundlage der Offenbarung hierin können andere Operationen im Verfahren 900 durchgeführt werden. Außerdem können die Operationen des Verfahrens 900 in einer anderen Reihenfolge durchgeführt werden und/oder variieren.
  • In der Operation 902 werden gemäß einigen Ausführungsformen Strukturen und Schichten auf und/oder innerhalb einer Halbleiterstruktur gebildet. Die Halbleiterstruktur kann ein Substrat, eine oder mehrere Ätzstoppschichten und eine oder mehrere Dielektrikumsschichten umfassen. Die Halbleiterstruktur kann nach Bedarf auch andere Schichten umfassen. Das Substrat kann gemäß einigen Ausführungsformen ein Siliziumsubstrat sein. In einigen Ausführungsformen kann es sich bei dem Substrat (i) um einen anderen Halbleiter, z.B. Germanium; (ii) einen Verbindungshalbleiter, umfassend Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, GaInAsP und/oder Indiumantimonid; (iii) einen Legierungshalbleiter, umfassend SiGe; oder (iv) Kombinationen davon handeln. In einigen Ausführungsformen kann das Substrat ein SOI sein. In einigen Ausführungsformen kann das Substrat ein epitaxiales Material sein. In einigen Ausführungsformen wird die Ätzstoppschicht auf dem Substrat gebildet und kann verwendet werden, um das Ätzen des Substrats zu verhindern. Die Zusammensetzung der Ätzstoppschicht kann Siliziumnitrid sein. Andere beispielhafte Zusammensetzungen umfassen SiOxNy, TiN und/oder andere geeignete Materialien. Die Abscheidung der Ätzstoppschicht kann durch beliebige geeignete Verfahren erfolgen. Die Dielektrikumsschicht wird aus einem Dielektrikumsmaterial hergestellt und kann aus Siliziumoxid, Spin-on-Glas, SiN, SiOxNy, FSG, ein Low-k-Dielektrikumsmaterial und/oder ein anderes geeignetes isolierendes Material gebildet werden. Die Abscheidung der Dielektrikumsschicht kann durch beliebige geeignete Verfahren erfolgen. In einigen Ausführungsformen kann die Halbleiterstruktur Deckschichten, andere Ätzstoppschichten und/oder andere geeignete Materialien umfassen. In einigen Ausführungsformen kann die Halbleiterstruktur außerdem einen verarbeiteten IC-Wafer umfassen, welcher beispielsweise mehrere Transistoren enthält, die dafür konfiguriert sind, CMOS-Schaltungen zu sein. In einigen Ausführungsformen können aktive und passive Bauelemente, wie zum Beispiel Transistoren, Dioden, Kondensatoren, Widerstände, Induktoren und Ähnliches, auf und/oder innerhalb des Halbleitersubstrats gebildet werden. In einigen Ausführungsformen umfasst die Halbleiterstruktur erhabene Merkmale, wie zum Beispiel Finnen. Finnen können über geeignete Verfahren hergestellt werden, umfassend Photolithographie und Ätzverfahren.
  • In der Operation 904 wird über der Halbleiterstruktur gemäß einigen Ausführungsformen ein mehrschichtiger Deckfilm abgeschieden. Der mehrschichtige Deckfilm kann eine Schicht auf Sauerstoffbasis und eine Metall-Hartmaskenschicht umfassen. In einigen Ausführungsformen kann der mehrschichtige Deckfilm auch andere Schichten umfassen. Eine beispielhafte Zusammensetzung der Schicht auf Sauerstoffbasis kann TEOS umfassen. Die Schicht auf Sauerstoffbasis kann über geeignete Abscheidungsverfahren wie beispielsweise ein CVD-Abscheidungsverfahren gebildet werden. In einigen Ausführungsformen liegt die Dicke der Schicht auf Sauerstoffbasis in einem Bereich von etwa 25 Ångström bis etwa 250 Ångström. Eine beispielhafte Zusammensetzung der Metall-Hartmaskenschicht kann TiN umfassen. Die Metall-Hartmaskenschicht kann über geeignete Abscheidungsverfahren wie beispielsweise ein CVD-Abscheidungsverfahren gebildet werden. In einigen Ausführungsformen liegt die Dicke der Metall-Hartmaskenschicht in einem Bereich von etwa 250 Ångström bis etwa 350 Ångström.
  • In der Operation 906 wird der mehrschichtige Deckfilm gemäß einigen Ausführungsformen strukturiert. Das Strukturierungsverfahren kann ein Ätzverfahren sein, welches Abscheiden eines Photoresistmaterials auf der Metall-Hartmaske, Bestrahlen und Strukturieren des Photoresists, um die zu ätzenden Abschnitte der Metall-Hartmaske freizulegen, und Ätzen der frei liegenden Abschnitte der Metall-Hartmaske und der darunter liegenden Schicht auf Sauerstoffbasis umfasst. In einigen Ausführungsformen werden frei liegende Abschnitte der Metall-Hartmaske, die nicht durch den Photoresist geschützt werden, weggeätzt und die darunter liegende Schicht auf Sauerstoffbasis wird teilweise weggeätzt. In einigen Ausführungsformen werden die frei liegenden Abschnitte der Metall-Hartmaske und die darunter liegende Schicht auf Sauerstoffbasis entfernt. Das Ätzverfahren kann eine beliebige geeignete Ätztechnik umfassen, wie zum Beispiel Trockenätzen, Nassätzen, Reaktivionenätzen und/oder andere Ätzverfahren. Die Schicht auf Sauerstoffbasis und die Metall-Hartmaske können auch über geeignete Verfahren in mehreren Schritten getrennt entfernt werden.
  • Durch das Entfernen von Abschnitten des mehrschichtigen Deckfilms können gemäß einigen Ausführungsformen erste Zonen und zweite Zonen in dem restlichen mehrschichtigen Deckfilm gebildet werden. Die ersten und zweiten Zonen umfassen unterschiedliche Strukturdichten über die Halbleiterstruktur. In einigen Ausführungsformen können die ersten Zonen dichte Bereiche umfassen, während die zweiten Zonen isolierte Bereiche umfassen können. Es sei angemerkt, dass jegliches Vergleichsverhältnis von „dicht“ und „isoliert“ vom Umfang der vorliegenden Offenbarung umfasst ist.
  • In einigen Ausführungsformen können die ersten Zonen Zonen der Halbleiterstruktur sein, wo ein oder mehrere Merkmale um einen minimalen Entwurfsregelabstand voneinander getrennt sind, wie zum Beispiel eine kritische Abmessung des angewendeten Photolithographieverfahrens. Beispielsweise kann die Breite, um welche benachbarte Gräben in den dritten Zonen getrennt sind, die in dem restlichen mehrschichtigen Deckfilm ausgebildet sind, weniger als etwa 10 nm betragen. In einigen Ausführungsformen kann die Trennung der benachbarten Gräben in den dritten Zonen in einem Bereich von etwa 10 nm bis etwa 20 nm liegen. Ein Beispiel für die erste Zone ist die erste Zone 206, die in Bezug auf 3A beschrieben wird.
  • In einigen Ausführungsformen können die zweiten Zonen eine Zone des Substrats umfassen, wo die Merkmale um ein Vielfaches eines minimalen oder nahezu minimalen Entwurfsregelabstands voneinander getrennt sind, wie zum Beispiel ein Vielfaches eines kritischen Abstands. Beispielsweise kann die Breite, um welche zwei benachbarte Gräben in den zweiten Zonen getrennt sind, die in dem restlichen mehrschichtigen Deckfilm ausgebildet ist, ungefähr 60 nm betragen. In einigen Ausführungsformen kann die Trennung der benachbarten Gräben in den zweiten Zonen in einem Bereich von etwa 40 nm bis etwa 70 nm liegen. Es sei angemerkt, dass die Bereiche der Grabentrennung in dem hierin beschriebenen restlichen mehrschichtigen Deckfilm lediglich als ein Beispiel angegeben werden und auf der Grundlage von Produktanforderungen gewählt werden können. Ein Beispiel für die zweite Zone ist die zweite Zone 208, die in Bezug auf 3A beschrieben wird.
  • Durch das Entfernen von Abschnitten des mehrschichtigen Deckfilms können gemäß einigen Ausführungsformen außerdem dritte Zonen und vierte Zonen in dem restlichen mehrschichtigen Deckfilm gebildet werden. Die dritten und vierten Zonen umfassen Strukturen mit unterschiedlichen Merkmalsgrößen über die Halbleiterstruktur. In einigen Ausführungsformen können die dritten Zone Bereiche umfassen, welche Strukturen kleinerer Merkmalsgrößen aufweisen, während die vierten Zonen Bereiche umfassen können, welche Strukturen größerer Merkmalsgrößen aufweisen. Es sei jedoch angemerkt, dass jegliche Vergleichsbeziehung von „kleiner“ und „größer“ vom Umfang der vorliegenden Offenbarung umfasst ist.
  • In einigen Ausführungsformen können die dritten Zonen eine Zone des Substrats sein, wo ein oder mehrere Merkmale eine Breite oder Länge aufweisen, die im Wesentlichen gleich einem minimalen Entwurfsregelabstand sind, wie zum Beispiel einer kritischen Abmessung des angewendeten Photolithographieverfahrens. Beispielsweise kann die Breite der Gräben in den dritten Zonen, die in dem restlichen mehrschichtigen Deckfilm ausgebildet sind, weniger als etwa 10 nm betragen. In einigen Ausführungsformen können die Breiten der Gräben der dritten Zonen in einem Bereich von etwa 10 nm bis etwa 20 nm liegen. Ein Beispiel für die dritte Zone ist die dritte Zone 606, die in Bezug auf 6A beschrieben wird. Es sei angemerkt, dass die Bereiche der Grabenbreiten in dem hierin beschriebenen restlichen mehrschichtigen Deckfilm lediglich als ein Beispiel angegeben werden und auf der Grundlage von Produktanforderungen gewählt werden können.
  • In einigen Ausführungsformenkönnen die vierten Zonen eine Zone des Substrats umfassen, wo die Merkmale eine Breite oder Länge aufweisen, die ungefähr einem Vielfachen eines minimalen oder nahezu minimalen Entwurfsregelabstands entspricht, wie zum Beispiel einem Vielfachen einer kritischen Abmessung. Beispielsweise kann die Breite der Gräben in den vierten Zonen, die in dem restlichen mehrschichtigen Deckfilm ausgebildet sind, ungefähr 60 nm betragen. In einigen Ausführungsformen liegt die Breite der Gräben der vierten Zonen in einem Bereich von etwa 40 nm bis etwa 70 nm. Ein Beispiel für die vierte Zone ist die vierte Zone 608, die in Bezug auf 6A beschrieben wird. Es sei angemerkt, dass die Bereiche der Grabenbreiten in dem hierin beschriebenen restlichen mehrschichtigen Deckfilm lediglich als ein Beispiel angegeben werden und auf der Grundlage von Produktanforderungen gewählt werden können.
  • In der Operation 908 wird die Dielektrikumsschicht gemäß einigen Ausführungsformen unter Verwendung des mehrschichtigen Deckfilms als eine Ätzmaske geätzt. Abschnitte der Dielektrikumsschicht, die nicht durch die Metall-Hartmaske und die Schicht auf Sauerstoffbasis geschützt sind, werden gemäß einigen Ausführungsformen geätzt, um erste, zweite, dritte und vierte Aussparungen in den ersten, zweiten, dritten bzw. vierten Zonen zu bilden. Deswegen können die durch den restlichen mehrschichtigen Deckfilm gebildeten Strukturen durch das Ätzverfahren auf die Dielektrikumsschicht übertragen werden. Die gebildeten Aussparungen weisen dieselbe Breite auf wie die Merkmalstrennungen in den ersten oder zweiten Zonen oder weisen dieselbe Breite auf wie die Gräben in den dritten oder vierten Zonen. Die Ätzverfahren können Plasmaätzverfahren sein, wie zum Beispiel ein RIE-Verfahren unter Verwendung von Plasma auf Sauerstoffbasis. In einigen Ausführungsformen kann das RIE-Ätzverfahren ein anderes Ätzgas umfassen, wie zum Beispiel Stickstoff, CF4 und/oder andere geeignete Gase. Zahlreiche andere Verfahren zum Bilden von Aussparungen in der Dielektrikumsschicht können ebenfalls geeignet sein.
  • Durch den Einbau von Schichten auf Sauerstoffbasis kann die Ätzgeschwindigkeit von Dielektrikumsmaterialien erhöht werden. Zum Beispiel kann während eines RIE-Verfahrens, bei welchem Sauerstoff als das Ätzgas verwendet wird, die Schicht auf Sauerstoffbasis Sauerstoffionen in die Aussparungen freisetzen und das Plasmaätzverfahren verstärken, was zu einer erhöhten Ätzgeschwindigkeit der Dielektrikumsschicht führt. Die Erhöhung der Ätzgeschwindigkeiten ist effektiver in dichten Bereichen oder in Bereichen mit Strukturen mit kleineren Merkmalsgrößen, wie zum Beispiel in den ersten und dritten Zonen. Beispiele für die ersten und dritten Zonen sind die erste Zone 206 in 3A bzw. die dritte Zone 606 in 6A. Durch den Einbau von Schichten auf Sauerstoffbasis werden während des Ätzverfahrens Sauerstoffionen in die Aussparungen freigesetzt, wodurch die Zufuhr von Sauerstoffionen erhöht wird. Hierdurch wird wiederum die Ätzgeschwindigkeit der Dielektrikumsschicht erhöht. Die ersten und dritten Aussparungen, die durch das Ätzverfahren gebildet werden, können eine Ätztiefe in einem Bereich von 435 Ångström bis etwa 485 Ångström aufweisen. Beispiele für die ersten und dritten Aussparungen sind die erste Aussparung 406 in 4 bzw. die dritte Aussparung 706 in 7. Die Ätztiefe der ersten und dritten Aussparungen hängt beispielsweise von Bauelement-Spezifikationen ab und kann durch Einstellen der Ätzbedingungen (z.B. Ätzzeit, Kammerdruck, Gasstromgeschwindigkeit, Plasmaenergie, Vorspannungen und/oder andere geeignete Parameter) angepasst werden.
  • Durch den Einbau der Schichten auf Sauerstoffbasis können auch die Ätzgeschwindigkeiten von Dielektrikumsmaterial in isolierten Bereichen oder Bereichen mit Strukturen mit größeren Merkmalsgrößen beeinflusst werden, wie zum Beispiel in den zweiten und vierten Zonen. Beispiele für die zweiten und vierten Zonen sind die zweite Zone 208 in 3A bzw. die vierte Zone 608 in 6A. In Abhängigkeit von der Strukturdichte und den Ätzbedingungen kann die Ätzgeschwindigkeit zunehmen, abnehmen oder gleich bleiben. In einigen Ausführungsformen kann durch den Einbau der Schicht auf Sauerstoffbasis die Ätzgeschwindigkeit der Dielektrikumsschicht erhöht werden. Im Gegensatz dazu kann durch den Einbau der Schicht auf Sauerstoffbasis die Ätzgeschwindigkeit der Dielektrikumsschicht aufgrund der übermäßigen Zufuhr von Sauerstoffionen verringert werden. In einigen Ausführungsformen hat jedoch der Einbau der Schicht auf Sauerstoffbasis möglicherweise keine merkliche Auswirkung auf die Ätzgeschwindigkeit der Dielektrikumsschichten. Die durch das Ätzverfahren gebildeten zweiten und vierten Aussparungen können eine Ätztiefe in einem Bereich von etwa 450 Ängström bis etwa 500 Ångström aufweisen. Beispiele für die zweiten und vierten Aussparungen sind die zweite Aussparung 408 in 4 bzw. die vierte Aussparung 708 in 7. Es sei auch angemerkt, dass der hierin beschriebene Bereich als ein Beispiel angegeben ist und die Ätztiefe der zweiten und vierten Aussparungen beispielsweise von Bauelement-Spezifikationen abhängt und durch Einstellen der Ätzbedingungen (z.B. Ätzzeit, Kammerdruck, Gasstromgeschwindigkeit, Plasmaenergie, Vorspannungen und/oder andere geeignete Parameter) angepasst werden kann.
  • In der Operation 910 kann der mehrschichtige Deckfilm gemäß einigen Ausführungsformen entfernt werden. Die Schicht auf Sauerstoffbasis und die Metall-Hartmaskenschicht des mehrschichtigen Deckfilms können über geeignete Verfahren entfernt werden, wie zum Beispiel Trockenätzen, Nassätzen, Reaktivionenätzen und/oder andere Ätzverfahren. Alternativ können beliebige andere geeignete Verfahren angewendet werden, wie zum Beispiel ein CMP-Verfahren, mit welchem die restlichen Flächen der Dielektrikumsschicht auch planarisiert werden können.
  • Verschiedene Ausführungsformen gemäß der vorliegenden Offenbarung stellen Verfahren zum Verringern des Grabenbeladungseffekts in Halbleiterstrukturen bereit. Der Einbau einer Schicht auf Sauerstoffbasis kann die Ätzgeschwindigkeiten von Dielektrikumsmaterial in dichten und isolierten Bereichen oder Bereichen mit kleinen oder großen Merkmalsgrößen beeinflussen. Speziell kann die Ätzgeschwindigkeit der Dielektrikumsschicht in dichten Bereichen oder Bereichen von Strukturen mit kleineren Merkmalsgrößen steigen und kann in isolierten Bereichen. Die Ätzgeschwindigkeit in diesen Bereichen kann so erhöht werden, dass sie ähnlich oder gleich der Ätzgeschwindigkeit in isolierten Bereichen oder Bereichen von Strukturen mit größeren Merkmalsgrößen ist. Die Differenz zwischen den Ätztiefen in diesen Bereichen kann gemäß einigen Ausführungsformen weniger als etwa 20 Ångström betragen und bis auf Null gehen. Die Strukturtrennungen in den dichten Bereichen oder die Größe der kleineren Merkmale kann bis auf einen minimalen Entwurfsregelabstand, z.B. eine kritische Abmessung, zurückgehen. Die hierin beschriebenen Bereiche werden lediglich als ein Beispiel angegeben und der Einbau der Schicht auf Sauerstoffbasis kann für eine ähnliche Ätzgeschwindigkeit von Dielektrikumsmaterial in dichten und isolierten Bereichen oder Bereichen von Strukturen mit kleineren oder größeren Merkmalsgrößen sorgen, wodurch der Grabenbeladungseffekt in Halbleiterstrukturen verringert wird.
  • In einigen Ausführungsformen umfasst eine Halbleiterstruktur eine über einem Substrat ausgebildete Dielektrikumsschicht. Über der Dielektrikumsschicht ist eine Schicht auf Sauerstoffbasis ausgebildet. Die Halbleiterstruktur kann auch erste und zweite Gräben umfassen, die unter Verwendung der Schicht auf Sauerstoffbasis als Maske in der Dielektrikumsschicht gebildet werden. Eine Breite des zweiten Grabens kann größer als eine Breite des ersten Grabens sein und eine Tiefe des zweiten Grabens kann im Wesentlichen gleich groß wie eine Tiefe des ersten Grabens sein.
  • In einigen Ausführungsformen umfasst ein Verfahren zum Bilden einer Halbleiterstruktur Bilden einer Dielektrikumsschicht über einem Substrat und Abscheiden einer Tetraethylorthosilikat(TEOS)-Schicht über der Dielektrikumsschicht. Über der TEOS-Schicht kann eine Metall-Hartmaskenschicht abgeschieden werden. Die Metall-Hartmaskenschicht und die TEOS-Schicht können strukturiert werden. Das Verfahren umfasst auch Bilden erster und zweiter Gräben durch Ätzen der Dielektrikumsschicht unter Verwendung der strukturierten Hartmaskenschicht und der TEOS-Schicht als Masken.
  • In einigen Ausführungsformen umfasst eine Halbleiterstruktur eine über einem Substrat ausgebildete Dielektrikumsschicht und eine über der Dielektrikumsschicht ausgebildete Tetraethylorthosilikat(TEOS)-Schicht. In der Dielektrikumsschicht können unter Verwendung der TEOS-Schicht als Maske erste und zweite Gräben gebildet werden. Eine Breite des ersten Grabens kann im Wesentlichen einer kritischen Abmessung eines angewendeten Photolithographieverfahrens entsprechen und eine Breite des zweiten Grabens kann größer als die Breite des ersten Grabens sein.
  • Es versteht sich, dass der Abschnitt „Detaillierte Beschreibung“ und nicht die Zusammenfassung verwendet werden soll, um die Patentansprüche auszulegen. Im Zusammenfassungsabschnitt können ein oder mehrere, aber nicht alle vorgesehenen beispielhaften Ausführungsformen ausgeführt sein und dieser soll somit nicht die anhängenden Patentansprüche beschränken.
  • In der vorstehenden Offenbarung werden Merkmale verschiedener Ausführungsformen so umrissen, dass der Fachmann die Erscheinungsformen der vorliegenden Offenbarung besser verstehen kann. Der Fachmann erkennt, dass er die vorliegende Offenbarung einfach als eine Basis zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erfüllen derselben Zwecke und/oder Erhalten derselben Vorteile wie bei den hier vorgestellten Ausführungsformen nutzen kann. Der Fachmann realisiert auch, dass solche äquivalenten Konstruktionen nicht von der Idee und vom Umfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Abwandlungen hieran vornehmen kann, ohne von der Idee und vom Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/434133 [0001]

Claims (20)

  1. Halbleiterstruktur, umfassend: eine über einem Substrat ausgebildete Dielektrikumsschicht; eine über der Dielektrikumsschicht ausgebildete Schicht auf Sauerstoffbasis; und erste und zweite Gräben, die unter Verwendung der strukturierten Schicht auf Sauerstoffbasis als Maske in der Dielektrikumsschicht gebildet werden, wobei eine Breite des zweiten Grabens größer als eine Breite des ersten Grabens ist und eine Tiefe des zweiten Grabens im Wesentlichen gleich groß wie eine Tiefe des ersten Grabens ist.
  2. Halbleiterstruktur nach Anspruch 1, wobei die strukturierte Schicht auf Sauerstoffbasis Tetraethylorthosilikat (TEOS) umfasst.
  3. Halbleiterstruktur nach Anspruch 1 oder 2, ferner umfassend eine Metall-Hartmaskenschicht über der strukturierten Schicht auf Sauerstoffbasis, wobei die Metall-Hartmaskenschicht Titannitrid (TiN) umfasst.
  4. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei die Breite des ersten Grabens in einem Bereich von etwa 10 nm bis etwa 20 nm liegt.
  5. Halbleiterstruktur nach einem der Ansprüche 1 bis 3, wobei die Breite des ersten Grabens weniger als etwa 10 nm beträgt.
  6. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei die Breite des zweiten Grabens in einem Bereich von etwa 40 nm bis etwa 70 nm liegt.
  7. Halbleiterstruktur nach einem der Ansprüche 3 bis 6, wobei die Metall-Hartmaskenschicht eine Dicke von etwa 250 Ångström bis etwa 350 Ångström aufweist.
  8. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei die Dielektrikumsschicht eine Dicke von etwa 500 Ångström bis etwa 700 Ångström aufweist.
  9. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei die Dielektrikumsschicht ein Low-k-Material umfasst.
  10. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei eine Dicke der strukturierten Schicht auf Sauerstoffbasis etwa 225 Ångström bis etwa 275 Ångström beträgt.
  11. Verfahren zur Herstellung einer Halbleiterstruktur, wobei das Verfahren umfasst: Bilden einer Dielektrikumsschicht über einem Substrat; Abscheiden einer Tetraethylorthosilikat(TEOS)-Schicht über der Dielektrikumsschicht; Abscheiden einer Metall-Hartmaskenschicht über der TEOS-Schicht; Strukturieren der Metall-Hartmaskenschicht und der TEOS-Schicht; und Ätzen der Dielektrikumsschicht unter Verwendung der strukturierten Hartmaskenschicht und der TEOS-Schicht als Masken, um erste und zweite Gräben zu bilden.
  12. Verfahren nach Anspruch 11, wobei die ersten und zweiten Gräben erste bzw. zweite Tiefen aufweisen und eine Differenz zwischen den ersten und zweiten Tiefen weniger als etwa 20 Ångström beträgt.
  13. Verfahren nach Anspruch 12, wobei die ersten und zweiten Tiefen mehr als etwa 400 Ångström betragen.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei ein Seitenverhältnis des ersten Grabens größer als etwa 1 ist.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei die ersten und zweiten Gräben erste bzw. zweite Breiten aufweisen und eine Differenz zwischen den ersten und zweiten Breiten größer als etwa 40 nm ist.
  16. Halbleiterstruktur, umfassend: eine über einem Substrat ausgebildete Dielektrikumsschicht; eine über der Dielektrikumsschicht ausgebildete Tetraethylorthosilikat(TEOS)-Schicht; und erste und zweite Gräben, die unter Verwendung der TEOS-Schicht als Maske in der Dielektrikumsschicht gebildet werden, wobei eine Breite des ersten Grabens im Wesentlichen einer kritischen Abmessung eines Photolithographieverfahrens entspricht und eine Breite des zweiten Grabens größer als eine Breite des ersten Grabens ist.
  17. Halbleiterstruktur nach Anspruch 16, wobei eine Dicke der TEOS-Schicht etwa 225 Ångström bis etwa 275 Ångström beträgt.
  18. Halbleiterstruktur nach Anspruch 16 oder 17, wobei die ersten und zweiten Gräben erste bzw. zweite Tiefen aufweisen und wobei die ersten und zweiten Tiefen im Wesentlichen gleich groß sind.
  19. Halbleiterstruktur nach einem der Ansprüche 16 bis 18, wobei die ersten und zweiten Gräben erste bzw. zweite Tiefen aufweisen und wobei eine Differenz zwischen den ersten und zweiten Tiefen weniger als etwa 20 Ångström beträgt.
  20. Halbleiterstruktur nach einem der Ansprüche 16 bis 19, wobei ein Seitenverhältnis des ersten Grabens kleiner als etwa 1 ist.
DE102017127203.8A 2016-12-14 2017-11-19 Halbleiterbauelement mit verringertem grabenbeladungseffekt Pending DE102017127203A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662434133P 2016-12-14 2016-12-14
US62/434,133 2016-12-14
US15/672,123 US11031279B2 (en) 2016-12-14 2017-08-08 Semiconductor device with reduced trench loading effect
US15/672,123 2017-08-08

Publications (1)

Publication Number Publication Date
DE102017127203A1 true DE102017127203A1 (de) 2018-06-14

Family

ID=62201509

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017127203.8A Pending DE102017127203A1 (de) 2016-12-14 2017-11-19 Halbleiterbauelement mit verringertem grabenbeladungseffekt

Country Status (2)

Country Link
DE (1) DE102017127203A1 (de)
TW (1) TWI742167B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115206979A (zh) * 2021-04-14 2022-10-18 华邦电子股份有限公司 存储器组件及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446211B (zh) * 2019-01-17 2022-10-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010041444A1 (en) * 1999-10-29 2001-11-15 Jeffrey A. Shields Tin contact barc for tungsten polished contacts
US7858532B2 (en) * 2007-08-06 2010-12-28 United Microelectronics Corp. Dielectric layer structure and manufacturing method thereof
US20100022091A1 (en) * 2008-07-25 2010-01-28 Li Siyi Method for plasma etching porous low-k dielectric layers
US8883649B2 (en) * 2011-03-23 2014-11-11 International Business Machines Corporation Sidewall image transfer process
US9093378B2 (en) * 2013-03-15 2015-07-28 Samsung Electronics Co., Ltd. Method for forming patterns of semiconductor device using SADP process
CN104347476B (zh) * 2013-07-23 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115206979A (zh) * 2021-04-14 2022-10-18 华邦电子股份有限公司 存储器组件及其制造方法

Also Published As

Publication number Publication date
TW201822298A (zh) 2018-06-16
TWI742167B (zh) 2021-10-11

Similar Documents

Publication Publication Date Title
DE102017126236B3 (de) Verfahren zum Bilden einer Halbleitervorrichtung für Metallgates mit aufgerauter Barrierenschicht
DE102014118843B4 (de) Verfahren zum Beheben von Problemen eines Linienbruchs und eines Fotolackrandes beim Strukturieren eines dreilagigen Fotolacks
DE102015109834B4 (de) Verfahren zur Ausbildung eines Fin-Feldeffekttransistor (Finfet) - Bauelementstruktur mit unebenem Gate
DE102015106866B4 (de) Schutzschicht auf der Finne einer Finnen-Feldeffekttransistor-(FinFET-) Bauelementstruktur
DE102015112604B4 (de) Verfahren für die Herstellung eines Halbleiterbauelements
DE102019112394B4 (de) Selektive Ätzung zum Verbessern der Schwellenspannungsverteilung
DE102017124119B4 (de) Verfahren zur Ätzprofilsteuerung von Verbindungsstrukturen und integrierte Schaltung
DE102018124749A1 (de) Strukturen und Verfahren zur Rauschisolation in Halbleitervorrichtungen
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102019109861A1 (de) Gatestapel-Behandlung
DE102017118345B4 (de) Kontaktöffnungen und verfahren zu deren herstellung
DE102017124226A1 (de) Halbleitervorrichtung und ihr herstellungsverfahren
DE102018107387A1 (de) Metallisolatormetallkondensatorstruktur mit hoher Kapazität
DE102019116370A1 (de) Negativ geneigte isolationsstrukturen
DE102013112137A1 (de) Verfahren zum Verarbeiten eines Dies
DE102007050843A1 (de) Integrierte Schaltung mit Kohlenstoffnanoröhren und Verfahren zu deren Herstellung unter Verwendung von geschützten Katalysatorschichten
DE102017127203A1 (de) Halbleiterbauelement mit verringertem grabenbeladungseffekt
DE102018211683B4 (de) Verfahren zur herstellung von metallisierungsebenen
DE102014209002A1 (de) Verfahren zum Herstellen integrierter Schaltungen
DE102017127658B4 (de) Halbleitervorrichtung und verfahren
DE102018206438B4 (de) Verfahren zur Herstellung von Kontaktstrukturen
DE102020105644B4 (de) Halbleiterbauelement und herstellungsverfahren
DE102018101016A1 (de) Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen
DE102021114103A1 (de) Metallische hartmasken zum reduzieren der leitungskrümmung
DE102017128047A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication