JPS6379327A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関するものであり、特
に、エツチング技術に適用して有効な技術に関するもの
である。

〔従来の技術〕

半導体基板上の絶縁膜には例えばＣＶＤによる酸化シリ
コン膜又はリンシリケートガラス（ＰＳＧ）膜が用いら
れる。この絶縁膜に接続孔を形成する場合には、エツチ
ングのマスクにレジスト膜を用いる。なお、エツチング
に関する技術は、例えば日経マグロウヒル社発行、日経
エレクトロニクス別冊、ｒマイクロデバイセズＪ、ｐｌ
ＯＯ〜ｐ１０５に記載されている。

〔発明が解決しようとする問題点〕

本発明者は前記技術を検討した結果、次の問題点を見出
した。

レジスト膜と酸化シリコン膜あるいはＰＳＧ膜との密着
力が弱い。このため、ウェットエツチングを用いると、
エツチング液が絶縁膜とレジスト膜との界面に染み込み
、接続孔が設計寸法より大きくなってしまう。また、絶
縁膜が薄くなるため耐圧が劣化する。

本発明の目的は、半導体集積回路装置の信頼性を向上す
ることにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち、絶縁膜との密着力が前記絶縁膜とエツチング
マスクとの密着力より強い膜を、前記絶縁膜とエツチン
グマスクとの間に介在させてエツチングを行う。

〔作用〕

上記した手段によれば、エツチング液が絶縁膜とレジス
ト膜との間に染み込むことがないので、絶縁膜が不要に
エツチングされることがなくなる。

これにより、半導体集積回路装置の信頼性が向上する。

以下、本発明を実施例とともに説明する。

〔実施例〕

第１図乃至第８図は、製造工程におけるＭＩＳＦＥＴの
断面図である。

第１図に示すように、ｉ型車結晶シリコンからなる半導
体基板１に、その表面の選択酸化による酸化シリコン膜
からなるフィールド絶縁膜２、イオン打込み及びフィー
ルド絶縁膜２を形成する際に加えられる熱を用した拡散
によってｐ型チャネルストッパ領域３を形成する。次に
、フィールド絶縁膜２から露出している半導体基板１の
表面を酸化して酸化シリコン膜からなるゲート絶縁膜４
を形成する。次に、例えばＣｖＤによる多結晶シリコン
膜７ｘの上にＭｏ、Ｗ、Ｔａ、Ｔ　ｉ等の高融点金属膜
又はそのシリサイド膜７ｙを積層して構成されるゲート
電極７を形成する。次に、ゲート電極７をマスクに用い
、ｎ型不純物例えばリン（Ｐ）のイオン打込みによって
ソース、ドレインの一部であるｎ−型半導体領域５を形
成する。次に、例えばＣＶＤによる酸化シリコン膜及び
反応性イオンエツチング（ＲＩＥ）を用いてサイドウオ
ール８を形成する。次に、サイドウオール８及びゲート
電極７をマスクに用い、ｎ型不純物例えばヒ素（Ａｓ）
のイオン打込みによってソース、ドレインの一部である
ｎ゛型半導体領域６を形成する。

次に、第２図に示すように１例えばＣＶＤ、プラズマＣ
ＶＤによって半導体基板１上の全面に窒化シリコンＷＡ
９を形成し、この上に例えばスパツクによって酸化シリ
コン膜又はＳＰＧ膜１膜製０成する。この上にさらに、
例えばプラズマＣＶＤによって窒化シリコン膜１１を形
成する。下層の窒化シリコン膜９は、接続孔を形成する
エツチング時のエツチングストッパとなる。また、窒化
シリコン膜９と絶縁膜１０との２Ｍで眉間膜を構成する
ことによりそれらの中のピンホールがずれるため、絶縁
膜１０のみで眉間膜を構成した場合より絶縁破壊耐圧を
向上できる。酸化シリコン膜又はＰＳＧＷＡＩＯは、層
間絶縁膜の主要部をなす（以下、単に、絶縁膜という）
、上層の窒化シリコン膜１１は、ウェットエツチングに
おけるエツチング液がレジスト膜と絶縁膜１０との界面
に染み込むのを防止するための膜である。窒化シリコン
膜９．１１の膜厚は、１５００λ程度である。

絶縁膜ｌＯの膜厚は、４０００〜６０００人程度である
。

次に、第３図に示すように、半導体基板ＩＥの全面にレ
ジスト膜を塗布し、これを現像してマスク１２を形成す
る。１３はマスク１２の開口であリ、接続孔を形成する
部分に対応している。

次に、開口１３から露出している窒化シリコン膜１１を
例えばドライエツチングによってエツチングして接続孔
１４を形成する。

次に、第５図に示すように、例えばフッ酸係のエツチン
グ液によって露出している絶縁膜（ＳｉＯ２又はＰＳＧ
）１０をエツチングして接続孔１４を堀り下げる。この
エツチングは等方性であるため、急峻な段差を緩和でき
る。窒化シリコン膜１１はエツチングされない。このエ
ツチングは。

半導体基板１に達するまで堀り下げるものではなく、例
えば膜厚の半分程度エツチングする。

窒化シリコン膜１１と絶縁膜１０との密着力は、絶縁膜
ｌＯとレジスト膜１２との密着力より強い。

このため、エツチング液が窒化シリコン膜１１と絶縁膜
１０との界面に染み込むのを防止することができる。第
５図には、レジスト膜からなるマスク１２を絶縁膜１０
の上面に直接被着させた場合に形成される接続孔１４を
点線で示している。前記のように、エツチング液が染み
込むことがでないので、絶縁膜１０が不要にエツチング
されて薄くなることがない。また、接続孔１４の開口径
が設計値より大きくなることがない。

次に、第６図に示すように、マスク１２、窒化シリコン
膜１１をエツチングのマスクとして、ドライエツチング
によって下層の窒化シリコン膜９が露出するまで、絶縁
膜１０をさらに堀り下げる。

窒化シリコン膜９がエツチングのストッパとなる。

次に、レジスト膜からなるマスク１２を除去する。

次に、第７図に示すように、上層の窒化シリコン膜１１
を例えば熱リン酸等を用いたエツチングによってエツチ
ングする。このとき、接続孔１４から露出している下層
の窒化シリコン膜９も除去される。ゲート絶縁膜４はエ
ツチングされない。

次に、第８図に示すように、接続孔１４から露出してい
るゲート絶縁膜４を例えばドライエツチングによって除
去して半導体領域６の表面を露出させる。次に、イオン
打込みによってｎ型不純物例えばリンを接続孔１４を通
してｎ°型半導体領域６に導入してｎ°型半導体領域６
の接合の深さを深くする。次に２例えばスパッタによっ
て半導体基板１にアルミニウム膜を形成し、これをレジ
スト膜からなるマスクを用いた例えばドライエツチング
によってパターニングして配線１５を形成する。

レジスト膜からなるマスクは、エツチングの後に除去す
る。

以上の製造方法によれば、次の効果を得ることができる
。

（１）エツチング液がレジスト膜からなるマスク１２と
絶縁膜１０の間に染み込むことがなくなるので、接続孔
１４が設計値以上に大きくなるのを防止することができ
る。

（２）レジスト膜からなるマスク１２と絶縁膜１０の間
にエツチング液が染みて絶縁膜１０が薄くなることがな
いので、絶縁ＷＡ１０の耐圧の劣化を防止することがで
きる。

（３）下層の窒化シリコン膜９を設けていることにより
、これが接続孔１４を形成する際のエツチングストッパ
となるので、絶ａｌｌＵ１０をオーバエツチングする際
に半導体基板１がエツチングされることがなくなる。

以上、本発明を前記実施例にもとすき具体的に説明した
が、本発明は前記実施例に限定されるものではなく、そ
の要旨を逸脱しない範囲において種々変更可能であるこ
とはいうまでもない。

例えば、上層の窒化シリコンｗＡ１１は例えばＣＶＤに
よる多結晶シリコン膜としてもよい。多結晶シリコン膜
と絶縁膜（ＳｉＯ２又はＰＳＧ）１０との密着力が強い
ので、エツチング液が染み込むのを防止することができ
る。この多結晶シリコン膜は、第７図に示す工程で除去
する。

また、下層の窒化シリコン膜９は、例えばＣＶＤ又はプ
ラズマＣＶＤによる酸化シリコン膜でもよく、あるいは
全く形成しないようにしてもよい。

〔発明の効果〕

本願によって開示された発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、次のとおりであ
る。

すなわち、接続孔が設計値以上に大きく形成されること
がなく、また層間絶縁膜の接続孔の周辺部が薄くなるこ
とがないので、絶縁耐圧の劣化を防止して半導体集積回
路装置の信頼性を向上することができる。

【図面の簡単な説明】

第１図乃至第８図は、製造工程におけるＭＩＳＦＥＴの
断面図である。 １・・・半導体基板、２・・・フィールド絶ａ膜、３・
・・チャネルストッパ領域、４・・・ゲート絶縁膜、Ｓ
、６・・・半導体領域、７．７ｘ、７ｙ・・・ゲート電
極、８・・・サイドウオール、９．１１・・・窒化シリ
コン膜、１０・・・絶縁膜（Ｓ＋０２又はＰＳＧ）　、
１２・・・レジスト膜、１３・・・開口、１４・・・接
続孔、１５・・・配線。 ／′−−＼ 代理人　弁理士　小用勝、ｊＪＪ’　、’＋゛（ 第　　１　　図 第　　３　　図 第　　４　　図 第　七　ｖ！Ｊ　　　　□ 第　　Ｏ図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上の絶縁膜をエッチングする工程を有し
   、前記エッチングは、前記絶縁膜との密着力が前記絶縁
   膜とエッチングマスクとの密着力より強い膜を、前記絶
   縁膜とエッチングマスクとの間に介在させて行うことを
   特徴とする半導体集積回路装置の製造方法。 ２、前記エッチングは、ウェットエッチングを用いるこ
   とを特徴とする特許請求の範囲第１項記載の半導体集積
   回路装置の製造方法。 ３、前記絶縁膜は、酸化シリコン膜又はリンシリケート
   ガラス膜からなり、前記エッチングマスクは、レジスト
   膜からなることを特徴とする特許請求の範囲第１項記載
   の半導体集積回路装置の製造方法。 ４、前記絶縁膜とエッチングマスクとの間に介在する膜
   は、窒化シリコン膜又はシリコン膜であることを特徴と
   する特許請求の範囲第１項記載の半導体集積回路装置の
   製造方法。 ５、前記絶縁膜とエッチングマスクとの間に介在する膜
   は、エッチングの後に除去されることを特徴とする特許
   請求の範囲第１項記載の半導体集積回路装置の製造方法
   。 ６、前記絶縁膜とエッチングマスクとの間に設けられる
   膜と同質の膜を、前記絶縁膜の下面に形成することを特
   徴とする特許請求の範囲第１項記載の半導体集積回路装
   置の製造方法。