CN1860608A - 半导体装置、半导体装置的制造方法 - Google Patents

半导体装置、半导体装置的制造方法 Download PDF

Info

Publication number
CN1860608A
CN1860608A CNA2003801106287A CN200380110628A CN1860608A CN 1860608 A CN1860608 A CN 1860608A CN A2003801106287 A CNA2003801106287 A CN A2003801106287A CN 200380110628 A CN200380110628 A CN 200380110628A CN 1860608 A CN1860608 A CN 1860608A
Authority
CN
China
Prior art keywords
layer
semiconductor device
insulating layer
forming
ferroelectric capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003801106287A
Other languages
English (en)
Other versions
CN100505265C (zh
Inventor
和泉宇俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1860608A publication Critical patent/CN1860608A/zh
Application granted granted Critical
Publication of CN100505265C publication Critical patent/CN100505265C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的课题在于通过防止氢或H2O的扩散,防止铁电电容器的老化,来提供一种具有高质量的铁电电容器的半导体装置。因此,本发明提供的半导体装置,其具有在基板上形成的铁电电容器与在该铁电电容器上形成的布线结构,其特征在于,该布线结构含有层间绝缘层及在该层间绝缘层中形成的Cu布线部,以面向上述层间绝缘层的方式,形成含有防止氢扩散层的蚀刻阻止层。

Description

半导体装置、半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法,特别是涉及具有铁电电容器的半导体装置及该半导体装置的制造方法。
背景技术
近年来,作为高速·低电力的非易失性存储器,采用了铁电电容器的铁电存储器已引起人们注目,正积极地进行研究开发。
例如,作为铁电电容器中使用的铁电材料,可以采用具有钙钛矿型结晶结构的材料,可以采用PZT(Pb(Zr,Ti)O3)及SBT(SrBi2Ta2O9)等。
[专利文献1]特开平8-321480号公报
[专利文献2]特开平8-298252号公报
[专利文献3]特开平8-1900号公报
[专利文献4]特开2002-358537号公报
[专利文献5]特开2002-176149号公报
[专利文献6]特开2002-43541号公报
[专利文献7]特开2002-100742号公报
[专利文献8]特开2002-43541号公报
然而,已知这种铁电电容器在氢或水的作用下,其质量被恶化,具有如下所述的问题,即防止氢或水的扩散、防止电容器的老化,而制造除具有高质量的铁电电容器的半导体装置(下面称作FeRAM)是很困难的。
今后,当具有铁电电容器的半导体装置的布线向细微化发展,布线尺寸达到0.18μm时,伴随着这种布线的细微化,作为布线材料一般考虑用Cu。
当用Cu作为布线材料的情况下,在形成布线结构时,氢发生扩散,而具有使铁电电容器老化的情况。例如,在形成了沟道布线部的绝缘层的层间,或在形成了通路布线部的绝缘层的层间,作为蚀刻阻止层,一般采用通过等离子体CVD(化学气相沉积法)形成的SiN膜(氮化硅膜)。此时,因为在形成该SiN膜时所生成的包含氢扩散的损害,而具有电容器发生老化的问题。
另外,在半导体装置的制造工序中,以去除微粒,而提高合格率为目的,一般进行洗涤处理(喷水处理),但通过在FeRAM制造工序中采用洗涤处理,H2O发生扩散,因此担心电容器发生老化,故在电容器形成后实施困难。因此,在FeRAM的制造工序中,一边防止因H2O引起的电容器的老化,一边除去微粒,难以提高FeRAM的制造合格率。
另外,在制造FeRAM时,为了防止氢与H2O的扩散而使电容器发生老化,例如有时形成由Al2O3等构成的防止氢扩散层。
然而,由于这种防止氢扩散层与形成在该防止氢扩散层附近的绝缘层的成分不同,故同时蚀刻该防止氢扩散层与绝缘层,进行电容器的接触布线时,在进行蚀刻时必须改变蚀刻气体及蚀刻条件,形成防止氢扩散层来防止氢扩散,以此防止电容器老化,并且对防止氢扩散层与绝缘层进行蚀刻具有电容器的接触布线形成时的效率恶化的问题。
发明内容
在这里,本发明的目的是提供一种解决了上述问题的新型有用的半导体装置及半导体装置的制造方法。
本发明的总课题是,提供一种通过防止氢或H2O的扩散,防止铁电电容器老化,且具有高质量的铁电电容器的半导体装置。
本发明具体的第一课题是,在采用Cu作为具有铁电体的半导体装置的布线材料时,可以防止布线结构形成时的氢的扩散而使铁电电容器发生老化,能够提供一种具有高质量的铁电电容器的半导体装置及该半导体装置的制造方法。
本发明具体的第二课题是,一边防止H2O引起的铁电电容器的老化、一边除去微粒,由此能够提供一种使具有铁电体的半导体装置的制造合格率提高的半导体装置的制造方法。
本发明具体的第三课题是提供一种,形成防止氢扩散层来防止氢扩散,防止铁电电容器的老化,并且蚀刻防止氢扩散层与绝缘层,使形成接触布线时的效率达到良好的具有铁电体的半导体装置的制造方法。
本发明涉及的半导体装置,其具有在基板上形成的铁电电容器与在该铁电电容器上形成的布线结构,其特征在于,该布线结构含有层间绝缘层与该层间绝缘层中形成的Cu布线部,以面向该层间绝缘层的方式,形成含有防止氢扩散层的蚀刻阻止层,借此解决上述第一课题。
按照该半导体装置,以面向层间绝缘层的方式形成含有防止氢扩散层的蚀刻阻止层,由此可以防止氢的扩散,从而防止铁电电容器发生老化。
另外,本发明的半导体装置的制造方法,具有在基板上形成铁电电容器的工序;以及,在该铁电电容器上形成布线结构的工序,其特征在于,上述形成布线结构的工序包括:在上述铁电电容器上,形成含有布线部与第一层间绝缘层的第一布线结构的工序;以及,在该第一布线结构上,形成含有防止氢扩散层的蚀刻阻止层的工序;以及,在该蚀刻阻止层上形成含有Cu布线部与第二层间绝缘层的第二布线结构的工序。借此解决上述第一课题。
按照上述半导体装置的制造方法,在上述电容器上形成布线结构时,由于层间绝缘层的蚀刻阻止层采用了含有防止氢扩散层的膜,故可以防止氢的扩散,从而能够防止铁电电容器老化。
另外,本发明的半导体装置的制造方法,其具有在基板上形成的铁电电容器的工序;以及,在该铁电电容器上形成布线结构的工序,其特征在于,该方法包括采用惰性气体的低温气溶胶洗涤工序。借此解决上述第二课题。
按照该半导体装置的制造方法,可以一边防止因H2O引起的铁电电容器的老化一边除去颗粒,从而提高具有铁电体的半导体装置的制造合格率。
另外,本发明的半导体装置的制造方法,其是具有铁电电容器的半导体装置制造方法,其特征在于,该方法包括:在基板上形成上述铁电电容器的工序;以及,通过高密度等离子体CVD在上述铁电电容器上形成突起部,在该铁电电容器上形成绝缘层的工序;以及,在上述绝缘层上形成防止氢扩散层的工序;以及,采用CMP选择除去上述突起部上的上述防止氢扩散层,从而形成上述绝缘层露出的露出部的工序;以及,在上述露出部形成接触布线的工序。借此解决上述第三课题。
按照该半导体装置的制造方法,一边形成防止氢扩散层,防止氢及H2O扩散来防止电容器老化,一边通过选择除去防止氢扩散层,借此使形成蚀刻布线时的蚀刻效率良好。
附图说明
图1是模式表示本发明的半导体装置一部分的断面图。
图2A~图2C是表示图1的半导体装置的制造方法的图(之一)。
图3A~图3C是表示图1的半导体装置的制造方法的图(之二)。
图4A~图4D是表示图1的半导体装置的制造方法的图(之三)。
图5是模式表示本发明的基板洗涤方法的图。
图6A~图6F是表示图1的半导体装置的制造方法的图(之四)。
具体实施方式
下面基于附图说明本发明的实施方案。
[实施例1]
图1是模式表示作为本发明实施例1的具有铁电电容器的半导体装置的半导体装置100的一部分的断面图。
参照图1,上述半导体装置100的概略结构是,在由Si构成的基板101上,在形成了晶体管等的层上形成铁电电容器,在该铁电电容器上形成多层布线结构。
上述晶体管形成在基板101上的用组件分离绝缘层112分离的组件区域上。在该组件区域上形成杂质扩散层102,以包围其周围的方式在该杂质扩散层102上形成杂质扩散层103、104及105。
以被上述杂质扩散层103及104夹住的方式,在基板101上形成栅绝缘层106,在该栅绝缘层106上形成栅电极107,在该栅电极107的侧壁上形成侧壁绝缘层108,从而形成MOS晶体管。
同样,以被上述杂质扩散层104及105夹住的方式,在基板101上形成栅绝缘层109,在该栅绝缘层109上形成栅电极110,在该栅电极110的侧壁上形成侧壁绝缘层111,从而形成MOS晶体管。
以被覆上述MOS晶体管的方式形成绝缘层113,在该绝缘层113上形成有铁电电容器FeCap。
上述铁电电容器FeCap由在上述绝缘层113上形成的下部电极201;以及,在该下部电极201上形成的铁电层202;再在该铁电层202上形成的上部电极204构成。
另外,以被覆上述电容器FeCap的方式,形成例如由Al2O3构成的防止氢扩散层204。已知铁电电容器在氢或H2O作用下老化,通过该防止氢扩散层可以防止铁电电容器被暴露在氢或H2O中。
然而,例如,在形成铁电电容器后的形成布线结构的工序中,当具有氢的扩散对电容器产生影响的工序,例如形成SiN膜作为层间绝缘层的蚀刻阻止层的工序时,存在氢的扩散影响大,氢的扩散防止效果不充分,铁电电容器老化的问题。本实施例是在阻止蚀刻的蚀刻阻止层(下面记作阻止层)中含有防止氢扩散层的结构,详细说明如下。
以被覆上述防止氢扩散层204的方式,以被覆上述绝缘层113的方式,形成层间绝缘层114,在该间绝缘层114中如下所述地形成多个接触孔,在该接触孔中形成接触布线,构成布线结构1L。
以电连接在上述下部电极201上的方式,在其周围形成有已形成了阻挡膜206A的接触布线206。另外,以电连接在上述上部电极203上的方式,在其周围形成有已形成了阻挡膜205A的接触布线205。
另外,从上述层间绝缘层114到上述绝缘层113,以电连接在上述杂质扩散层103上的方式,在其周围形成有已形成了阻挡膜116A的接触布线116。
同样地,从上述层间绝缘层114到上述绝缘层113,以电连接在上述杂质扩散层104上的方式,在其周围形成有已形成了阻挡膜115A的接触布线115。
在上述布线结构1L的上述层间绝缘层114上,形成有阻止层(蚀刻阻止层)1S。上述阻止层1S作为为了构图该阻止层1S上形成的间绝缘层301而进行蚀刻时的蚀刻阻止层而发挥作用。
在上述阻止层1S上形成层间绝缘层301,在该层间绝缘层301中,如下所示地形成多个沟道布线部,来构成布线结构2L。
例如,沟道布线部302在上述层间绝缘层301中形成的沟道部的内部,以用阻挡膜302A包围其周围的方式形成。
同样地,沟道布线部303在上述层间绝缘层301中形成的沟道部的内部,以用阻挡膜303A包围其周围的方式形成,并与上述接触布线部206进行电连接。
另外,沟道布线部304在上述层间绝缘层301中形成的沟道部的内部,以用阻挡膜304A包围其周围的方式形成,并与上述接触布线部205及116进行电连接。
另外,沟道布线部305在上述层间绝缘层301中形成的沟道部的内部,以用阻挡膜305A包围其周围的方式形成,并与上述接触布线部115进行电连接。
还有,在上述布线结构2L上,与层间绝缘层301接触地形成阻止层2S,在该阻止层2S上,形成层间绝缘层401,在该层间绝缘层中,如下所示地形成多个通路插件布线部,以构成布线结构3L。
例如,通路插件布线部402,于上述层间绝缘层401中形成的通路孔部的内部,以用阻挡膜402A包围其周围的方式形成,并与上述沟道布线部303进行电连接。
同样地,通路插件布线部403,于上述层间绝缘层401中形成的通路孔部的内部,以用阻挡膜403A包围其周围的方式形成,并与上述沟道布线部305进行电连接。
以下同样地在上述布线结构3L上形成阻止层3S,在该阻止层3S上,形成具有已形成了多个沟道布线部的层间绝缘层501的布线结构4L。
在上述布线结构4L的层间绝缘层501中,形成沟道布线部502、503及504,其周围分别被阻挡膜502A、503A及504A包围。
另外,在上述布线结构4L上,形成阻止层4S,在该阻止层4S上形成布线结构5L,该布线结构5L含有形成了图中省略的多个通路插件布线部的层间绝缘层601。
在上述布线结构5L上,形成阻止层5S,在该阻止层5S上形成已形成了总体布线部702的层间绝缘层701。
另外,在上述层间绝缘层701上,形成保护膜801。
上述沟道布线部302、303、304、305、502、503及504,以及上述通路插件布线部402及403由Cu构成。上述阻挡膜302A、303A、304A、305A、402A、403A、502A、503A及504A,例如由Ta或TaN构成。
另外,总体布线702由Cu构成,但也可用Al形成。
以往,在含Cu布线部的布线结构中,对蚀刻阻止层1S~5S一般采用SiN层。该SiN层具有蚀刻阻止层的功能及防止Cu扩散的功能。
然而,在具有铁电电容器的半导体装置中,在通过等离子体CVD形成SiN层的工序,由于该铁电电容器含扩散的氢而产生不良影响,故存在铁电电容器老化的问题。
于是,在本实施例中,阻止层采用含防止氢扩散层的膜。例如,作为阻止层,可以采用Al氧化物、Al氮化物、Ta氧化物、Ta氮化物、Ti氧化物及Zr氧化物中的任何一种,此时,通过形成该阻止层,可以发挥防止氢或H2O扩散的效果。
另外,这些Al氧化物(例如Al2O3等)、Al氮化物、Ta氧化物、Ta氮化物、Ti氧化物及Zr氧化物,可以用作蚀刻层间绝缘层时的蚀刻阻止层,同时,也可作为防止Cu扩散层,即这些层可以兼具防止氢扩散、蚀刻阻止及防止Cu扩散的功能。
另外,作为上述阻止层,例如也可以采用SiO层、SiON层等。此时,通过在SiO层中添加适量氮,可以提高Cu的扩散防止效果,当添加量多时,产生氢扩散的影响,可以通过添加的氮量使Cu的扩散防止效果与氢的扩散防止效果达到平衡。
另外,Cu的扩散防止效果,SiN层优良,但由于氢扩散的影响,当该SiN层与防止氢扩散层层叠作为阻止层时,可兼有氢的扩散防止、蚀刻阻止及Cu的扩散防止的功能,同时,Cu的扩散防止效果特别优良,是优选的。作为上述防止氢扩散层,例如,采用由作为具有特别优良的氢扩散防止效果的金属化合物的、Al氧化物、Al氮化物、Ta氧化物、Ta氮化物、Ti氧化物及Zr氧化物构成的层的任何一种是优选的。
此时,在由Al氧化物、Al氮化物、Ta氧化物、Ta氮化物、Ti氧化物及Zr氧化物的任何一种构成的层上,当层叠SiN层后使用时,氢的扩散对电容器的影响效果加大,是优选的。
因此,当阻止层采用层叠了的结构时,氢的扩散防止、蚀刻阻止及Cu的扩散防止可以发挥优良的效果,例如,采用对SiO层、SiON层层叠由Al氧化物、Al氮化物、Ta氧化物、Ta氮化物、Ti氧化物及Zr氧化物中的任何一种构成的层是优选的。
另外,对阻止层使用的材质不限于此,对氢的扩散防止、蚀刻阻止及Cu的扩散防止可以发挥特别优良效果的材料与上述材料层叠,或混合使用等也可。
[实施例2]
其次,对上述半导体装置100的制造方法,首先对铁电电容器的制造方法、其次对布线结构的形成方法参照附图依次加以说明。
图2A~2C是表示上述半导体装置100的铁电电容器FeCap的形成方法的图。但图中对以前说明的部分采用相同的参照符号,说明省略。
首先,在图2A所示的工序中,按下述方法,在上述绝缘层113上,使下部电极201、铁电层202及上部电极203成膜。
首先,在上述绝缘层113上,通过溅射,将例如由Ir构成的下部电极201形成为如达到厚200nm。然后,在上述下部电极201上,形成例如由PZT(Pb(Zr,Ti)O3)构成的铁电层202,使厚度达到150nm。
在形成PZT时,既可采用溅射法或MO-CVD法的任何一种,也可在成膜初期采用溅射法进行,然后采用MO-CVD法形成PZT膜。
其次,在铁电层202上,通过溅射将例如由Ir构成的上部电极203,形成为例如达到厚200nm。
此时,在下部电极201或上部电极203上,除Ir外,可以采用Pr等金属,另外,也可以采用IrOx、PtOx、PtIrOx等导电性氧化物等。另外,作为下部电极扩散障碍,也可以设置由Ti或TiN等导电性氮化物构成的层。
另外,铁电层不限于PZT,可以适当采用其它的铁电材料,例如,可以采用SBT(SrBi2Ta2O9)等。
另外,当上述下部电极201形成后、上述上部电极203形成后或上述铁电层202形成后进行退火时,可以改善膜质,是优选的,例如,在该铁电层202形成后,于400℃~700℃的温度范围进行退火时,铁电层的膜质变好是优选的。
其次,在图2B所示的工序中,对上述上部电极203、上述铁电层202及上述下部电极201进行蚀刻后进行铁电电容器的构图。其次,形成例如由Al2O3构成的防止氢扩散层204,使厚度达到10nm~100nm。
在形成该防止氢扩散层204时,例如,可以采用溅射法、MO-CVD法或水解法的任何一种方法。另外,作为防止氢扩散层204,还可以采用其它的具有防止氢扩散效果的材料,例如,除Al的氧化物外,Al的氮氧化物、Ta的氧化物及Ti的氧化物中的任何一种均可以采用。
其次,在图2C所示的工序中,在上述防止氢扩散层204上,例如通过等离子体TEOS或旋涂法等形成层间绝缘层114,以被覆整个铁电电容器。
另外,在上述层间绝缘层114形成后,当进行退火处理或等离子体处理时,水分发生脱离等,膜质变好,另外,通过排除氢及水分,可以防止电容器老化,是优选的。
其次,把上述层间绝缘层114采用光刻法构图后进行蚀刻,形成插通上述上部电极203及上述下部电极201的接触孔,形成分别与上述上部电极203及上述下部电极201进行电连接的接触布线205及206,来形成上述布线结构1L。另外,上述接触布线205及206,分别被阻挡膜205A及206A包围地形成。
上述接触布线205及206,例如由W(钨)形成,此时上述阻挡膜205A及206B由TiN或Ti/TiN形成。
另外,上述接触布线205及206也可以由Al或Cu形成,此时,例如,与采用了含氢的还原气的CVD形成的W相比,排除了氢的影响,可以发挥抑制铁电电容器老化的效果。
另外,在由Al形成布线时,采用形成Al层后,通过RIE(反应性离子蚀刻)进行该Al层的构图,然后,在层间绝缘层嵌入Al布线间的方法。
另外,当上述接触布线205及206由Cu形成时,可以发挥降低电阻的效果。另外,采用金属镶嵌法形成布线结构,细微布线的形成变得容易。
另外,当上述接触布线205及206由Al形成时,上述阻挡膜205A及206B由TiN或Ti/TiN形成的膜,在上述接触布线205及206由Cu形成时,上述阻挡膜205A及206B采用由Ta或TaN构成的膜是优选的。
另外,在上述接触孔形成后,在形成接触布线前,为了使电容器的老化恢复,于400~600进行退火,此时可以除去该工序前扩散的氢及水分,使电容器的老化恢复。
其次,以被覆上述层间绝缘层114上和接触布线的方式,形成例如由Al2O3构成的上述阻止层1S。在形成该水分阻止层lS时,例如,可以采用溅射法、MO-CVD法或采用下列反应的水解法的任何一种方法。
另外,在形成上述阻止层1S时,具有最初可以采用溅射法形成,在用该溅射法形成的膜上,例如用CVD法等进行形成的方法,此时在溅射后,当增加于300~600℃进行退火的工序时,膜质变好,是优选的。
另外,实施例1的说明中记载的阻止层,可以采用各种材料的膜,通过与阻止层lS同样的方法,形成上述阻止层2S~5S。
因此,形成铁电电容器和该铁电电容器上形成的布线结构1L,再在该布线结构1L的上层形成布线结构。
[实施例3]
其次,按照图3A~3C及图4A~4D,说明上述布线结构1L的上层的布线结构形成方法。但是,图中先前说明的部分用相同的参照符号表示,故说明省略。另外,图中表示上述半导体装置100的布线结构断面的一部分,其它部分图示省略。
首先,在图3A所示的工序中,在上述阻止层1S上,例如采用等离子体TEOS或HPD-CVD法形成SiO层作为层间绝缘层301。
另外,也可根据需要,形成SiON膜、SiOC膜、SiCO(H)膜、加氟的SiO膜(FSG膜)等。另外,采用旋涂法,也可以形成例如HSQ(含氢倍半硅氧烷:水素シルセスオキサン)等低介电率膜。另外,采用CVD法形成的膜,也可是夹着旋涂法形成的膜的结构。另外,在上述层间绝缘膜114形成后,进行退火处理或等离子体处理,氢或水分就发生脱离等,膜质变好,另外,通过排除氢或水分,可以防止电容器的老化,是优选的。另外,采用与上述层间绝缘层301同样的方法,可以形成上述绝缘层401~701。
其次,在图3B所示的工序中,采用光刻法构图后,蚀刻层间绝缘层301,来进行上述层间绝缘层301的构图。此时,上述阻止层1S具有蚀刻阻止层的功能。对上述层间绝缘层进行蚀刻后,对上述阻止层1S进行蚀刻,使上述接触布线206露出。
其次,在图3C所示的工序中,例如通过溅射法形成由TaN构成的阻挡层303A。然后,在该阻挡层303A上通过溅射法形成Cu的种子层后,用电镀法进行Cu的成膜,再采用CMP(化学机械研磨)进行平坦化,形成沟道布线部303,来形成上述布线结构2L。
其次,采用与形成上述阻止层lS时同样的方法形成阻止层2S,以被覆上述层间绝缘层301与上述沟道布线部303。
另外,在上述阻止层2S上形成布线结构的方法有多种,例如,在采用Cu布线时,考虑采用双金属镶嵌法或单金属镶嵌法。在本实施例中,以双波纹法为例,按照图4A~4D加以说明。
首先,在图4A所示的工序中,在上述阻止层2S上形成层间绝缘层401,而在该层间绝缘层401上形成阻止层3S,再在该阻止层3S上形成层间绝缘层501。该层间绝缘层401及501,可以采用与上述层间绝缘层301同样的方法,而上述阻止层3S可以采用与上述层阻止层2S同样的方法来形成。
其次,在图4B所示的工序中,用光刻法构图后,蚀刻上述层间绝缘层501、上述阻止层3S、上述层间绝缘层401及上述阻止层2S,来形成通路孔401A,使上述沟道布线部303露出。此时,该阻止层2S用作蚀刻的阻止层。另外,在蚀刻上述阻止层3S时,优选蚀刻层间绝缘层的情况和改变蚀刻中使用的气体及条件来进行蚀刻。
其次,在图4C所示的工序中,用光刻法构图后,蚀刻上述层间绝缘层501,来形成沟道501A。此时,上述阻止层3S用作蚀刻的阻止层。
其次,在图4D所示的工序中,例如用溅射法形成由TaN构成的阻挡层402A及503A。然后,在该阻挡层402A及503A上,用溅射法形成Cu的种子层后,用电镀法进行Cu的成膜,再采用CMP(化学机械研磨)进行平坦化,形成沟道布线部303及通路插件布线部402,来形成上述布线结构3L及4L。
然后,同样操作,在上述布线结构4L上形成阻止层4S,以下形成层化绝缘层601、通路插件布线部、阻止层5S、层间绝缘层701、总体布线部702及保护层801。
另外,在本实施例中,以双波纹法为例加以说明,但即使单波纹法同样也可以形成布线结构。例如,在采用单波纹法时,分别形成上述通路插件布线部402及上述沟道布线部503。即,在形成布线结构3L后,在该布线结构3L上形成阻止层3S,在该阻止层3S上形成布线结构4L也可。
以往,Cu的多层布线结构中的蚀刻阻止层一般采用SiN层。另一方面,在本实施例中,在该阻止层中采用了含防止氢扩散层的层,在形成该阻止层时产生的氢扩散等的影响被排除,同时,在其他工序中,例如,可以防止从外部进入的氢及H2O的扩散,防止铁电电容器的老化,而制造出具有高质量的铁电电容器的半导体装置。
另外,通过设置具有多种氢扩散防止效果的层,对从外部的水分浸入具有耐性,可以制成经时变化及老化少的半导体装置。
另外,在形成多个阻止层时,不必采用相同的材料形成全部阻止层,而根据需要采用不同的材料形成也可。例如,有上述阻止层lS及阻止层2S采用氢的扩散防止效果高的Al2O3形成,而阻止层3S~5S采用原来的工艺,采用Cu的扩散防止效果高的SiN层的方法。
另外,阻止层例如可以把蚀刻阻止效果高的,即与层间绝缘层的选择比高的物质,或者Cu的扩散防止效果高的物质或氢的扩散防止效果高的物质分别组合进行层叠或混合等后使用,因此,通过多种材料的组合,可以调整蚀刻的阻止效果、Cu的扩散防止效果及氢的扩散防止效果的平衡。
[实施例4]
另外,如上所述,当在FeRAM制造工序中H2O扩散时,担心电容器发生老化,为了进行颗粒的去除,而提高合格率,难以实施洗涤处理(喷水处理)。
因此,在本实施例中,对在实施例1中所示的半导体装置制造方法,即实施例2~实施例3所示的制造方法,不用H2O来除去基板表面的颗粒,提高合格率的半导体装置制造方法加以说明。
图5模拟表示本实施例中使用的采用低温气溶胶洗涤(参见特开平8-321480号公报、特开平8-298252号公报)的洗涤方法。
如图5所示,低温气溶胶洗涤是,例如把氩气与氮气的惰性混合气体,在极低温形成为气溶胶Z,将其以高速从喷咀N吹佛至基板Wf表面上,利用其冲击除去基板表面上的颗粒Pa的洗涤方法。
将该洗涤方法用于具有铁电电容器的半导体装置,例如图1所示的半导体装置100的制造工序时,例如与洗涤器洗涤等原来的洗涤方法相比,由于不使用H2O,铁电电容器可以防止因氢或H2O引起的老化,同时除去基板表面的颗粒,能够得到提高合格率的效果。
特别是,在形成铁电电容器后的工序中,难以使用原来的洗涤器洗涤,所以不用水而不必担心氢或H2O的扩散,低温气溶胶洗涤特别有效。
另外,例如,由Al2O3构成的防止氢扩散层中,当用H2O处理,例如当进行等离子体处理及洗涤等时,有产生损坏的问题,本实施例的低温气溶胶洗涤是在形成防止氢扩散层后的工序,一边可以防止该防止氢扩散层受到损坏,一边具有除去基板表面的颗粒,而得到合格率提高的效果。
另外,在图1的半导体装置制造工序中,以防止电容器老化为目的,例如在层间绝缘层形成后进行用于脱水的等离子体处理或退火处理是优选的。然而在该等离子体处理或退火处理中,具有层间绝缘层上的颗粒增加的情况,故为了去除这些颗粒,在该等离子体处理或退火处理后采用本实施例的低温气溶胶洗涤法是优选的。
另外,由于形成层间绝缘层的工序是形成铁电电容器后的工序,所以,用洗涤器洗涤等使用水的洗涤困难,层间绝缘层形成后的等离子体处理或退火处理后的洗涤中,采用本实施例的方法时,由于能够一边排除氢或水对电容器的不良影响,一边减少颗粒,故特别有效。
另外,当层间绝缘层形成后的等离子体处理或退火处理后的洗涤中,采用本实施例的方法时,能够对层间绝缘层形成前的工序中形成的防止氢扩散层采,排出洗涤器洗涤等引起的防止氢扩散层的不良影响,同时能够减少颗粒,故是优选的。
因此,在具有因氢或水分导致老化或受损的铁电电容器以及因洗涤等而受损的防止氢扩散层两者的半导体装置的洗涤中,采用不用H2O的低温气溶胶洗涤是特别优选的技术。
例如,如图2C所示,形成了上述层间绝缘层114后的等离子体处理工序,或在退火工序后,当采用本实施例的洗涤方法时,与上述理由同样是优选的。
图3A所示的上述层间绝缘层301形成后的等离子体处理或退火处理后,或图4A所示的上述层间绝缘层401或501的等离子体处理或退火处理后的洗涤工序,当采用本实施例的洗涤方法时,与上述理由同样是优选的。
另外,上述层间绝缘层601或701形成后的退火处理或等离子体处理后,也可采用本实施例的洗涤方法。
另外,例如,在层间绝缘层蚀刻后必需去除残渣物及颗粒。因此,图2C所示的层间绝缘层114的接触孔蚀刻后、以及图3B所示的上述层间绝缘层301的沟道301A蚀刻后、图4B所示的层间绝缘层401及501的通路孔401A蚀刻后、以及图4C所示的上述层间绝缘层501的沟道501A蚀刻后、还有上述层间绝缘层601蚀刻后等,采用本实施例的洗涤方法时,与上述理由同样是优选的。
另外,例如CMP工序后,必需采用减少颗粒的洗涤工序,在CMP工序后,采用本实施例的净化方法是有效的。
另外,本实施例的洗涤方法,也可在铁电电容器形成工序中采用,可以发挥铁电电容器不被老化、去除颗粒、半导体装置的合格率提高的效果。
例如,在下部电极、上部电极或铁电层形成后也可采用本实施例的洗涤方法。同样,在下部电极形成后的退火后、上部电极形成后的退火后或铁电层形成后的退火后,也可采用本实施例的洗涤方法。
[实施例5]
另外,将防止氢扩散层用作蚀刻的阻止层时,与层间绝缘层的蚀刻选择比大者是优选的,例如,当不用防止氢扩散层作蚀刻的阻止层时,由于与层间绝缘层的蚀刻选择比大,蚀刻效率往往变差。
例如,在铁电电容器的接触布线被插通的防止氢扩散层的情况下,如图2C所示,在蚀刻防止氢扩散层与层间绝缘层,而形成电容器的接触布线时,进行蚀刻时必须改变蚀刻气体及蚀刻条件,具有形成接触孔时的效率变差的问题。
于是,在本实施例中,在蚀刻接触孔前选择去除处于形成接触孔部分的防止氢扩散层,接触孔蚀刻变得容易。
其次,图1所示的半导体装置100的制造方法中采用了本实施例的例子,示于图6A~图6F。但是,图中把先前说明的部分采用同样的参考符号,故省略说明。另外,在本实施例中,图6A~图6F所示以外的工序以及图6A~图6F中特别说明省略的工序,与图2A~图2C、图3A~图3C、或图4A~图4D所示的工序相同。
首先,图6A所示的工序表示图2B所示的工序中形成防止氢扩散层前的状态。另外,在本实施例中,示出相邻的多个铁电电容器。
其次,在图6B所示的工序中,采用HDP(高密度等离子体)-CVD法,形成例如由SiO构成的绝缘层114A,以被覆铁电电容器。此时,对基板侧施加偏电压使其成膜是优选的。在采用了HDP的CVD的场合,成膜时使用的气体进行解离而变得可控制离子引起的成膜,所以可以达到向微细图案的敷层变得良好的效果。
例如,在提高铁电电容器的层叠度时,相邻的铁电电容器的间隔变小,因此,绝缘层被埋入时,具有形成孔隙(空孔)的问题。
在本实施例中,通过HDP的CVD法形成绝缘层114A,由此在绝缘层被埋入时,可以达到防止相邻的铁电电容器间产生孔隙的效果。
另外,此时,当对基板侧施加偏电压时,离子造成的溅射效果加大,嵌入特性变好,防止空隙的发生效果加大,是优选的。
另外,在采用HDP-CVD法成膜时,根据离子的溅射效果,如图6B所示,从结构物考虑,在本实施例的场合,在铁电电容器上成膜的绝缘层形成突起状的形状,在铁电电容器上形成突起部114a。
另外,形成的绝缘层不限于SiO,例如,可以形成加氟的SiO膜(FSG)、SiON膜等。
其次,在图6C所示的工序中,在上述绝缘层114A上,与图2B的工序同样,形成例如由Al的氧化物(例如,Al2O3)构成的防止氢扩散层204A。
上述防止氢扩散层204A,除Al的氧化物以外,还可以使用Al的氮氧化物、Ta的氧化物及Ti的氧化物中的任何一种。
其次,在图6D所示的工序中,例如通过CMP(化学机械研磨),选择蚀刻去除上述防止氢扩散层204A的上述突起部114a上形成的部分,形成上述绝缘部114A露出的部分即露出部114b。
此时,如采用CMP的通常方法来实施,则上述突起部114a上形成的部分能够被选择地蚀刻。在这种情况下,上述突起部114a的绝缘层114A的一部分也被去除,上述露出部114b被局部平坦化。
其次,在图6E所示的工序中,以被覆上述防止氢扩散层204A与上述露出部114b的方式,形成绝缘层114B,通过CMP使该绝缘层114B平坦化。
此时,作为上述绝缘层114B,可采用HDP-CVD法形成SiO膜、SiON膜、FSG膜等,但与上述绝缘层114A的情况不同,由于敷层不必良好,故采用等离子体TEOS及/或旋涂等方法也可以形成。
其次,在图6F所示的工序中,用光刻法构图后,例如采用CF类气体,用等离子体进行蚀刻,由此以从上述露出部114b插通至上述上部电极203的方式形成接触孔,在该接触孔形成接触布线CP。
另外,在接触布线CP与上述绝缘层114A或114B的边界部分形成阻挡膜是优选的。
上述接触布线CP,可由W(钨)、Al或Cu形成。接触布线及阻挡膜的形成方法,与图2C中的说明所述的情况相同。还有,在本实施例中,在图中省略了与下部电极201接触的接触布线。
以往,当想要形成接触孔时,在蚀刻绝缘层与防止氢扩散层时必须变更蚀刻时使用的气体与条件。因此,产生为了形成接触孔所需时间的问题。另外,也时有发生蚀刻形状产生段差或形状变得不良。
按照本实施例,蚀刻接触铁电电容器的接触布线的接触孔时,可以不改变气体种类及蚀刻条件,而有效地进行蚀刻,同时,可有效发挥防止蚀刻形状不良的效果。
另外,为了选择去除形成了接触孔部分的防止氢扩散层,在形成了接触孔部分以外,不必除去防止氢扩散层,防止氢或H2O的扩散,确保防止铁电电容器老化的效果。
即,形成防止氢扩散层,防止氢的扩散,来防止铁电电容器的老化,并且,蚀刻防止氢扩散层与绝缘层,可发挥良好地有效地形成接触布线的效果。
另外,在上述选择去除防止氢扩散层的情况下,由于不特别附加实施掩膜工序及光刻工序,故工序数不产生复杂化。
产业上利用的可能性
按照本发明,在具有铁电电容器的半导体装置中,可以防止氢的扩散,防止铁电电容器的老化。
另外,当用Cu作为具有铁电体的半导体装置的布线材料时,提供一种在形成布线结构时,可以防止氢的扩散来防止铁电电容器的老化,且具有高质量的铁电体的半导体装置及该半导体装置的制造方法。
另外,在制造具有铁电电容器的半导体装置时,可以防止H2O引起的铁电电容器的老化,且能够去除颗粒,提高制造具有铁电体的半导体装置的合格率。
另外,在制造具有铁电电容器的半导体装置时,通过形成防止氢扩散层,防止氢或H2O的扩散,来防止电容器的老化,同时通过选择去除防止氢扩散层,铁电电容器的接触布线形成时的蚀刻效率可变得良好。

Claims (19)

1.一种半导体装置,其具有:在基板上形成的铁电电容器与在上述铁电电容器上形成的布线结构,其特征在于,该布线结构含有层间绝缘层及在该层间绝缘层中形成的Cu布线部,以面向上述层间绝缘层的方式形成含有防止氢扩散层的蚀刻阻止层。
2.按照权利要求1所述的半导体装置,其特征在于,在上述蚀刻阻止层的与上述层间绝缘层相对向的一侧,以面向该蚀刻阻止层的方式形成另外的布线结构,该另外的布线结构含有另外的层间绝缘层与在该另外的层间绝缘层中形成的另外的Cu布线部。
3.按照权利要求1所述的半导体装置,其特征在于,上述防止氢扩散层含有Al氧化物、Al氮化物、Ta氧化物、Ta氮化物、Ti氧化物及Zr氧化物中的任意一种。
4.按照权利要求1所述的半导体装置,其特征在于,上述蚀刻阻止层含有SiO层、SiON层及SiN层中的任意一层。
5.按照权利要求3所述的半导体装置,其特征在于,上述蚀刻阻止层具有层叠了SiO层、SiON层及SiN层中的任意一层与上述防止氢扩散层的结构。
6.按照权利要求1所述的半导体装置,其特征在于,上述铁电电容器具有第一电极与第二电极,而上述Cu布线部与上述第一电极或者上述第二电极连接。
7.按照权利要求1所述的半导体装置,其特征在于,上述铁电电容器的铁电层由PZT或SBT构成。
8.一种半导体装置的制造方法,其具有:在基板上形成铁电电容器的工序与在上述铁电电容器上形成布线结构的工序,其特征在于,上述形成布线结构的工序含有:在上述铁电电容器上,形成含有布线部与第一层间绝缘层的第一布线结构的工序;在上述第一布线结构上,形成含有防止氢扩散层的蚀刻阻止层的工序;在上述蚀刻阻止层上形成含有Cu布线部与第二层间绝缘层的第二布线结构的工序。
9.按照权利要求8所述的半导体装置的制造方法,其特征在于,上述布线部由Cu构成。
10.按照权利要求8所述的半导体装置的制造方法,其特征在于,上述防止氢扩散层含有Al氧化物、Al氮化物、Ta氧化物、Ta氮化物、Ti氧化物及Zr氧化物中的任意一种。
11.一种半导体装置的制造方法,其具有在基板上形成铁电电容器的工序与在上述铁电电容器上形成布线结构的工序,其特征在于,该制造方法包含有采用惰性气体的低温气溶胶洗涤工序。
12.按照权利要求11所述的半导体装置的制造方法,其特征在于,上述低温气溶胶洗涤工序在形成上述铁电电容器的工序之后实施。
13.按照权利要求11所述的半导体装置的制造方法,其特征在于,在形成上述铁电电容器的工序之后,包含有在上述铁电电容器与上述布线结构之间形成防止氢扩散层的工序。
14.按照权利要求13所述的半导体装置的制造方法,其特征在于,上述低温气溶胶洗涤工序在形成上述防止氢扩散层的工序之后实施。
15.按照权利要求11所述的半导体装置的制造方法,其特征在于,上述铁电电容器的铁电层由PZT或SBT构成。
16.一种半导体装置的制造方法,其为具有铁电体的半导体装置的制造方法,其特征在于,该方法包括:在基板上形成上述铁电电容器的工序;通过高密度等离子体CVD在上述铁电电容器上形成突起部,在该铁电电容器上形成绝缘层的工序;在上述绝缘层上形成防止氢扩散层的工序;采用CMP选择性除去上述突起部上的上述防止氢扩散层,来形成上述绝缘层露出的露出部的工序;在上述露出部上形成接触布线的工序。
17.按照权利要求16所述的半导体装置的制造方法,其特征在于,在形成上述露出部的工序后,进一步包含有以被覆上述防止氢扩散层与上述露出部的方式形成另外的绝缘层的工序。
18.按照权利要求16所述的半导体装置的制造方法,其特征在于,上述防止氢扩散层含有Al氧化物、Al氮氧化物、Ta氧化物及Ti氧化物中的任意一种。
19.按照权利要求16所述的半导体装置的制造方法,其特征在于,上述铁电电容器的铁电层由PZT或SBT构成。
CNB2003801106287A 2003-12-26 2003-12-26 半导体装置、半导体装置的制造方法 Expired - Fee Related CN100505265C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/016986 WO2005067051A1 (ja) 2003-12-26 2003-12-26 半導体装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1860608A true CN1860608A (zh) 2006-11-08
CN100505265C CN100505265C (zh) 2009-06-24

Family

ID=34746774

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801106287A Expired - Fee Related CN100505265C (zh) 2003-12-26 2003-12-26 半导体装置、半导体装置的制造方法

Country Status (4)

Country Link
US (2) US20060261387A1 (zh)
JP (1) JP4610486B2 (zh)
CN (1) CN100505265C (zh)
WO (1) WO2005067051A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378052A (zh) * 2012-04-20 2013-10-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法以及形成导电部件的方法
CN106558620A (zh) * 2015-09-29 2017-04-05 联华电子股份有限公司 半导体元件及其形成方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265403B2 (en) * 2004-03-30 2007-09-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device
CN100466260C (zh) * 2004-04-14 2009-03-04 富士通微电子株式会社 半导体装置及其制造方法
JP2008198885A (ja) * 2007-02-15 2008-08-28 Fujitsu Ltd 半導体装置およびその製造方法
WO2008120286A1 (ja) * 2007-02-27 2008-10-09 Fujitsu Microelectronics Limited 半導体記憶装置、半導体記憶装置の製造方法、およびパッケージ樹脂形成方法
JP5280716B2 (ja) * 2007-06-11 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8445913B2 (en) 2007-10-30 2013-05-21 Spansion Llc Metal-insulator-metal (MIM) device and method of formation thereof
JP2009182181A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 半導体装置
JP4792097B2 (ja) 2009-03-25 2011-10-12 株式会社東芝 不揮発性記憶装置及びその製造方法
KR101854197B1 (ko) * 2011-05-12 2018-06-21 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US9006808B2 (en) 2013-09-09 2015-04-14 Cypress Semiconductor Corporation Eliminating shorting between ferroelectric capacitors and metal contacts during ferroelectric random access memory fabrication
SG10201608814YA (en) 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
JP6853663B2 (ja) * 2015-12-28 2021-03-31 株式会社半導体エネルギー研究所 半導体装置
US11075113B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Metal capping layer and methods thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3417167B2 (ja) * 1995-09-29 2003-06-16 ソニー株式会社 半導体メモリ素子のキャパシタ構造及びその形成方法
JP2917916B2 (ja) * 1996-06-12 1999-07-12 日本電気株式会社 強誘電体を用いた半導体集積回路とその製造方法
TW347570B (en) * 1996-12-24 1998-12-11 Toshiba Co Ltd Semiconductor device and method for manufacturing the same
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
JP2002280528A (ja) * 1999-05-14 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
US6485988B2 (en) * 1999-12-22 2002-11-26 Texas Instruments Incorporated Hydrogen-free contact etch for ferroelectric capacitor formation
JP2002176149A (ja) * 2000-09-28 2002-06-21 Sharp Corp 半導体記憶素子およびその製造方法
US6734477B2 (en) * 2001-08-08 2004-05-11 Agilent Technologies, Inc. Fabricating an embedded ferroelectric memory cell
US6709875B2 (en) * 2001-08-08 2004-03-23 Agilent Technologies, Inc. Contamination control for embedded ferroelectric device fabrication processes
JP2003115576A (ja) * 2001-10-03 2003-04-18 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
US6828161B2 (en) * 2001-12-31 2004-12-07 Texas Instruments Incorporated Method of forming an FeRAM having a multi-layer hard mask and patterning thereof
US20030143853A1 (en) * 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
US6713310B2 (en) * 2002-03-08 2004-03-30 Samsung Electronics Co., Ltd. Ferroelectric memory device using via etch-stop layer and method for manufacturing the same
JP4090766B2 (ja) * 2002-03-19 2008-05-28 富士通株式会社 半導体装置の製造方法
JP4011391B2 (ja) * 2002-05-01 2007-11-21 三菱電機株式会社 半導体装置およびその製造方法
JP3847683B2 (ja) * 2002-08-28 2006-11-22 富士通株式会社 半導体装置の製造方法
JP2004349474A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置とその製造方法
US7425512B2 (en) * 2003-11-25 2008-09-16 Texas Instruments Incorporated Method for etching a substrate and a device formed using the method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378052A (zh) * 2012-04-20 2013-10-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法以及形成导电部件的方法
CN103378052B (zh) * 2012-04-20 2016-06-08 台湾积体电路制造股份有限公司 半导体器件及其制造方法以及形成导电部件的方法
CN106558620A (zh) * 2015-09-29 2017-04-05 联华电子股份有限公司 半导体元件及其形成方法
CN106558620B (zh) * 2015-09-29 2021-09-07 联华电子股份有限公司 半导体元件及其形成方法

Also Published As

Publication number Publication date
US20060261387A1 (en) 2006-11-23
WO2005067051A1 (ja) 2005-07-21
CN100505265C (zh) 2009-06-24
JP4610486B2 (ja) 2011-01-12
US20100261296A1 (en) 2010-10-14
JPWO2005067051A1 (ja) 2007-07-26

Similar Documents

Publication Publication Date Title
CN1290186C (zh) 半导体器件及其制造方法
CN1860608A (zh) 半导体装置、半导体装置的制造方法
CN1956173A (zh) 半导体器件以及其制造方法
CN1290194C (zh) 电容元件、半导体存储器及其制备方法
CN1893070A (zh) 有利于提高抗水性和抗氧化性的半导体器件
CN1627522A (zh) 半导体器件及其制造方法
JP4901105B2 (ja) 半導体装置の製造方法
CN1499633A (zh) 半导体器件及其制造方法
CN1452244A (zh) 半导体器件
CN1681081A (zh) 半导体晶片及其制造方法
CN1510748A (zh) 具有多层互连结构的半导体器件及其制造方法
CN1701418A (zh) 半导体器件的制造方法、半导体晶片及半导体器件
CN1135618C (zh) 半导体装置及其制造方法
CN1174409A (zh) 半导体器件及其制造方法
CN1767205A (zh) 包括高k-介质材料的半导体器件及其形成方法
CN1828918A (zh) 固体摄像装置及其制造方法
CN1855467A (zh) 半导体装置及其制造方法
CN1649154A (zh) 半导体晶片及其制造方法
CN1426106A (zh) 半导体装置
CN100347854C (zh) 半导体器件及其制造方法
CN101047183A (zh) 半导体器件及其制造方法
CN1710719A (zh) 半导体装置的制造方法及半导体装置
CN1204147A (zh) 具有沟槽隔离结构的半导体器件及其制造方法
CN1444279A (zh) 半导体器件及其制作方法
CN100336199C (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624

Termination date: 20191226

CF01 Termination of patent right due to non-payment of annual fee