JP4011391B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4011391B2 JP4011391B2 JP2002129747A JP2002129747A JP4011391B2 JP 4011391 B2 JP4011391 B2 JP 4011391B2 JP 2002129747 A JP2002129747 A JP 2002129747A JP 2002129747 A JP2002129747 A JP 2002129747A JP 4011391 B2 JP4011391 B2 JP 4011391B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- adhesion layer
- lower electrode
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関し、より特定的には、キャパシタ等の容量素子を含む半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
図16に、従来の半導体装置の一例を示す。該半導体装置は、特開2001−168290号公報に開示されている。
【0003】
図16に示すように、上記半導体装置は、半導体基板1上に容量素子を有する。該容量素子は、Pt膜からなる下部電極2、誘電体膜3、上部電極4および該上部電極4上に形成された密着層5を有する。また、下部電極2、誘電体膜3、密着層5により覆われている上部電極4は、絶縁膜6により覆われている。絶縁膜6にコンタクトホール7を形成し、該コンタクトホール7内に金属配線8を形成する。金属配線8と絶縁膜6とを覆うように保護膜9を形成する。
【0004】
このような容量素子では、密着層5は、TiNなどの金属窒化膜もしくはTiOx等の金属酸化膜の単層膜または金属窒化膜と金属酸化膜との積層膜で構成されている。
【0005】
図17(a)〜(f)に、従来の半導体装置の他の例を示す。該半導体装置は、特開平7−297364号公報に開示されている。
【0006】
図17(a)に示すように半導体基板1上にPSG膜10を形成し、図17(b)〜(d)に示すようにPSG膜10上に容量素子を形成する。容量素子は、Pt膜からなる下部電極2、誘電体膜3および上部電極4からなっており、下部電極2、誘電体膜3、上部電極4は、図17(e)に示すように、絶縁膜6により覆われている。この絶縁膜6上に、図17(f)に示すように、金属配線8を形成する。
【0007】
上記の容量素子では、絶縁膜6として、Pt層との密着力を十分なものとするために、燐(P)を添加した酸化膜(PSG膜)が用いられている。
【0008】
【発明が解決しようとする課題】
ところが、図16に示す半導体装置では、密着層5の欠落した部分において剥離が生じるという問題点があった。たとえば、絶縁膜6にコンタクトホール7を形成するエッチング加工工程において、そのエッチング後のレジスト残渣や加工残渣などを除去するための、洗浄液による湿式洗浄工程において、上部電極4と絶縁膜6の界面で剥離が生じるという問題があった。
【0009】
図17に示す半導体装置においても、製造工程において、密着性がないために剥離を生じるという問題があった。たとえば、絶縁膜6にコンタクトホールを形成するエッチング加工工程において、そのエッチング後のレジスト残渣や加工残渣などを十分に洗浄するために、薬液を用いる洗浄処理を行なった場合に、洗浄液によるPSG膜10の優先的なエッチングが生じることによって、下部電極2と絶縁膜6の界面で剥離が生じるという問題があった。
【0010】
また、いずれの発明においても、容量素子が大面積となった場合には、膜ストレスの増大により容量素子の部分において、絶縁膜6と上部電極4などの間で剥離を生じるという問題点があった。
【0011】
この発明は、上記の課題を解決するためになされたものであり、半導体装置の信頼性を向上させることを目的とする。
【0012】
【課題を解決するための手段】
本発明に係る半導体装置は、基板上の第一の絶縁膜上に形成された下部電極と、下部電極上に形成された誘電体膜と、誘電体膜上に形成された上部電極と、下部電極、誘電体膜および上部電極を覆い、シリコンを含む金属酸化膜もしくはシリコンを含む金属酸化窒化膜からなる密着層と、密着層を覆うように基板全面上に形成された第二の絶縁膜と、第二の絶縁膜を貫通し、上部電極および下部電極にそれぞれ電気的に導通する第一と第二の配線部とを備える。
【0013】
このように下部電極、誘電体膜、上部電極を覆うように密着層を設けることにより、密着層と第二の絶縁膜との接触面積を増大することができ、第二の絶縁膜が密着層から剥離することを効果的に抑制することができる。
【0014】
下部電極および上部電極は、好ましくは、Pt、Ru、Irを含む白金族金属からなり、密着層は、好ましくは、Ti、Al、Ta、Zr、Hfから選ばれた群からなる少なくとも一種の元素を含む。
【0015】
また上記密着層の厚みは、好ましくは、5nm以上20nm以下であり、密着層は、相対的に薄い第一の密着層と、相対的に厚い第二の密着層を含むものであってもよい。さらに、誘電体膜は、好ましくは、酸化タンタル(Ta2O5)、チタン酸ストロンチウム(SrTiO3)、チタン酸バリウムストロンチウム((Ba,Sr)TiO3)などの誘電率が20以上2000以下の高誘電率膜である。ここで、誘電率を2000以下としたのは、本願の出願時点で実用的であると考えられる材料がこの範囲に含まれるからであり、将来的にこの値以上の誘電率を有する実用的な材料が開発された場合にはその材料を使用することができる。
【0016】
本発明に係る半導体装置の製造方法は、次の各工程を備える。基板上に第一の絶縁膜を介して下部電極、誘電体膜および上部電極を形成する。下部電極、誘電体膜および上部電極を覆うように、シリコンを含む金属膜もしくはシリコンを含む金属窒化膜を堆積する。該金属膜もしくは金属窒化膜に酸化処理を施すことにより、シリコンを含む金属酸化膜もしくはシリコンを含む金属酸化窒化膜で構成される密着層を形成する。密着層を覆うように基板全面上に第二の絶縁膜を形成する。第二の絶縁膜を貫通し、上部電極および下部電極にそれぞれ電気的に導通する配線部を形成する。上記酸化処理の温度は、好ましくは、0℃以上450℃以下である。
【0017】
上記のように下部電極、誘電体膜および上部電極の形成後にこれらを覆うようにシリコンを含む金属膜もしくはシリコンを含む金属窒化膜を堆積し、該金属膜もしくは金属窒化膜に酸化処理を施すことにより、シリコンを含む金属酸化膜もしくはシリコンを含む金属酸化窒化膜で構成され下部電極、誘電体膜および上部電極を覆う密着層を形成することができる。このような密着層を形成することにより、密着層と第二の絶縁膜との接触面積を増大することができ、第二の絶縁膜が密着層から剥離することを効果的に抑制することができる。
【0018】
【発明の実施の形態】
以下、図1〜図15を用いて、本発明の実施の形態について説明する。
【0019】
実施の形態1.
図1は、本実施の形態1における半導体装置の断面図である。本例では、回路素子が形成された半導体基板上に絶縁膜を形成した後、金属電極と誘電体膜からなる容量素子を形成する場合について説明する。
【0020】
図1に示すように、トランジスタや抵抗、配線などの回路素子が形成されたシリコン基板等の半導体基板1上に、絶縁膜11を形成する。たとえば絶縁膜11は、プラズマCVD(Chemical Vapor Deposition)法で形成したシリコン酸化膜(SiO2)である。この絶縁膜11の下あるいは内部には配線層と層間絶縁膜が複数層積層されたような回路素子を有しているが、簡単のため図示を省略している。
【0021】
絶縁膜11上に密着層21を形成する。密着層21としては、たとえばチタン(Ti)等の金属、窒化チタン(TiN)等の金属窒化物および/またはその積層物であるTiN/Tiなどを用いる。密着層21上に下部電極2を形成する。下部電極2は、たとえば白金(Pt)などの貴金属で構成する。なお、白金以外の材料としてルテニウム(Ru)やイリジウム(Ir)等の白金族金属を用いることもできる。
【0022】
下部電極2上に、誘電体膜3を形成する。誘電体膜3には、たとえばチタン酸スロトンチウム(SrTiO3)のような高誘電率材料を用いる。なお、誘電体膜3は、このほかチタン酸バリウムストロンチウム((Ba,Sr)TiO3)や、酸化タンタル(Ta2O5あるいはTaOx)などを用いることができる。
【0023】
誘電体膜3上に上部電極4を形成する。上部電極4の材質は、下部電極2の場合と同様に、たとえば白金である。該上部電極4と、下部電極2と、誘電体膜3とでキャパシタ(容量素子)が形成される。上部電極4上に密着層41を形成する。密着層41としては、TiN膜を挙げることができる。
【0024】
密着層41、上部電極4、誘電体膜3、下部電極2、密着層21および絶縁膜11を覆うように密着層51を形成する。密着層51は、密着層41の上面および側面上から、上部電極4の側面上、誘電体膜3の上面および側面上、下部電極2の上面および側面上、密着層21の側面上に延在し、絶縁膜11の上面上に達している。
【0025】
密着層51としては、金属酸化膜や金属酸化窒化膜等を挙げることができる。具体的には、TiSi膜を酸化した金属酸化膜や、TiSiN膜を酸化した金属酸化窒化膜を使用可能である。密着層51の厚みは、好ましくは、5nm以上20nm以下である。
【0026】
密着層51を覆うように絶縁膜6を形成する。絶縁膜6には、プラズマCVD法を用いて形成したSiO2膜などを用いることができる。絶縁膜6にコンタクトホール(接続孔)61,62を形成する。コンタクトホール61は、絶縁膜6、密着層51および密着層41を貫通して上部電極4に達し、コンタクトホール62は、絶縁膜6および密着層51を貫通して下部電極2に達する。
【0027】
コンタクトホール61,62内にバリアメタルであるTiN膜71,72と、アルミニウム(Al)等の金属配線81,82を形成する。この金属配線81,82、TiN膜71,72および絶縁膜6を覆うように保護膜9を形成する。保護膜はSiO2やシリコン窒化膜(SiN)などの絶縁膜で構成される。
【0028】
次に、上記の構造を有する本発明の半導体装置の製造方法について、図2〜図12を用いて説明する。図2〜図12は本発明の実施の形態1における半導体装置の製造工程図である。
【0029】
図2に示すように、半導体基板1上に、CVD法で絶縁膜11を形成する。この絶縁膜11の上に、容量素子を形成する膜を順次堆積させる。まず図3に示すように、スパッタリング法により下部電極2の密着層21を形成する。成膜温度は、300℃でその膜厚は50nmである。
【0030】
次に、下部電極2をスパッタリング法により形成する。成膜温度は200℃から400℃の間であり、その厚みは50から200nmである。下部電極2上に誘電体膜3を成膜する。誘電体膜3の成膜方法には、アルゴンと酸化ガス雰囲気中でのRFマグネトロンスパッタリング法を用いる。成膜時間を35分間とすることで、膜厚70nmのチタン酸ストロンチウム膜を得ることができる。また、その際の基板温度を350℃とすることで、誘電率が100程度の高誘電率とすることができる。なお成膜方法としては、プラズマCVD法なども用いることができる。
【0031】
誘電体膜3の上に、上部電極4を下部電極と同様にして堆積する。上部電極4の材質は白金であり、その膜厚は70nmの程度である。この上に、上部電極4の密着層41を形成してもよい。この実施の形態においては、スパッタリング法により密着層41としてTiN膜を形成している。
【0032】
次に、図4〜図6に示されているように容量素子を形成したい部分を残すように、フォトリソグラフィー法とドライエッチング法を用いて順次、微細加工を行なう。
【0033】
たとえば、上部電極4を形成する部分に、フォトリソグラフィー法でレジストマスクを形成し、ドライエッチング装置で該マスクを用いてエッチングすることで、図4に示すように、密着層41と上部電極4の加工がなされる。エッチングには、アルゴンと塩素のガスのプラズマを用いる。
【0034】
同様にして、図5および図6に示すように、誘電体膜3と、下部電極2および密着層21の加工を行なう。この例では、上部電極4よりも誘電体膜3の面積が大きく、さらに誘電体膜3よりも下部電極2の面積(上面の面積)が大きくなるような階段状の形態となっている。場合によっては、上部電極4と誘電体膜3を同じ形態とし、一度に加工することも可能である。また、下部電極2部分は、後でコンタクトホールを通して配線を形成できるように、上部電極4や誘電体膜3よりも上面の面積が大きくなっている。
【0035】
ここで、ドライエッチングによるダメージを回復させる目的で、加熱処理を行なう。加熱条件は、400℃、窒素雰囲気中の常圧加熱炉を用いる。加熱時間は30分である。なお、雰囲気ガスはアルゴンなどの希ガスでも、酸素でも同様の効果が得られる。
【0036】
下部電極2、誘電体膜3および上部電極4を含む積層構造を覆うように密着層51を形成する。密着層51の形成方法は、図7および図8の方法を用いて行なわれる。
【0037】
まず、図7に示すように、半導体基板1上全体にシリコン(Si)を含んだ金属膜50を堆積する。金属膜50には、たとえばスパッタリング法で形成したTiSi膜などを用いることできる。その膜厚は、たとえば10nm程度である。この金属膜50を酸化することによって、図8に示すように、金属酸化膜である密着層51を得る。酸化の方法は、たとえば400℃の酸素雰囲気中で20分間加熱する方法でよい。このほか、オゾン雰囲気中での加熱処理や、酸化雰囲気中でのプラズマ酸化処理などを用いてもよい。上記酸化処理の温度は、好ましくは、0℃以上450℃以下である。熱酸化を用いた場合には300〜450℃とすることが好ましく、プラズマ酸化やオゾン酸化を用いる場合は400℃以下が望ましい。
【0038】
また、金属膜50としては、スパッタリング法で形成したTiSiN膜などのシリコンを含む金属窒化膜を用いることできる。その膜厚は、たとえば10nm程度である。これを酸化することによって、シリコンを含む金属酸化窒化膜である密着層51を得る。酸化の方法は、たとえば400℃の酸素雰囲気中で20分間加熱する方法でよい。このほか、オゾン雰囲気中での加熱処理や、酸化雰囲気中でのプラズマ酸化処理などを用いてもよい。
【0039】
その後、図9のように、プラズマCVD法を用いてSiO2膜などの絶縁膜6を形成する。そして、図10のように絶縁膜6において、上部電極4および下部電極2と金属配線81,82との接続部分にそれぞれコンタクトホール(接続孔)61、62を、フォトリソグラフィーとドライエッチングで形成する。
【0040】
上部電極4へのコンタクトホール61は、密着層51および密着層41を貫通し上部電極4に達するような形状とする。また、下部電極2への接続孔62は、密着層51を貫通し下部電極2に達するような形状とすることが望ましい。
【0041】
コンタクトホール61、62の内部側面およびその周辺の絶縁膜6の上面の部分には、加工の残渣物が残っていることがある。これを除去するために、剥離液によって湿式異物除去処理を行なう。剥離液には、SiO2を極僅かに溶かすような薬液を用いる。薬液の温度は60℃で処理時間は10分などの条件を用いる。
【0042】
続いて、図11のように、上部電極4および下部電極2への配線を形成する。その方法は、半導体基板1上全面にバリアメタルとなるTiN膜70をスパッタリング法で形成し、さらに金属配線としてアルミニウム(Al)膜80などを堆積する。
【0043】
次いで、フォトリソグラフィーでパターニングしたマスクを用いて、TiN膜70およびアルミニウム膜80をドライエッチングし、図12のようにパターニングする。それにより、TiN膜71,72と金属配線81,82とを形成する。金属配線81,82は、必要に応じて、容量素子の周辺の回路や電源供給用の配線、入力信号の配線などに接続される。
【0044】
最後に、図1のように保護膜9を形成することで容量素子部分の工程が終了する。また、場合によってはさらに追加の配線層および絶縁膜の積層工程が繰り返される。
【0045】
このように下部電極2、誘電体膜3、上部電極4を覆うように密着層51を設けたことにより、絶縁膜6と密着層51との接触面積を増大することができ、絶縁膜6が密着層51から剥離することを効果的に抑制することができる。特に、絶縁膜6にコンタクトホール61,62開孔後のエッチング残差除去のための湿式異物除去処理を行なっても、絶縁膜6と下部電極2との間において剥離が生じない。
【0046】
また、密着層51はSiを含んでいるために、SiO2もしくはSiNからなる絶縁膜6,11との密着性が優れ、剥離しにくくなる。また、密着層51に用いられているSiは酸化されることにより高い絶縁性を示すので、密着層51が上部電極4と下部電極2の間を接続するように形成されたとしても、上部電極4と下部電極2の間のリーク電流を増加させることはない。
【0047】
さらに、密着層51はTiを含んでいるが、Tiは反応性が高く、また特に酸素、窒素との結合が強いため、SiO2もしくはSiNからなる絶縁膜6,11との密着性がより優れ、剥離しにくくなる。また、密着層51に含まれるTiは酸化されることにより高い絶縁性を示すので、密着層51が上部電極4と下部電極2の間を接続するように形成されたとしても、上部電極4と下部電極2の間のリーク電流を増加させることはない。
【0048】
次に、本実施の形態1における半導体装置を評価するために種々の実験を行ったので、その結果について説明する。比較したのは、密着層51が形成されていない容量素子のサンプルと、密着層51としてTiSiNを酸化して形成した金属酸化窒化膜が形成されている容量素子のサンプルである。
【0049】
まず、両者の容量素子を、絶縁膜6を形成する段階まで形成した。ここでは、絶縁膜6の形成方法として、テトラエトキシシラン(TEOS)と酸素ガスを用いたプラズマCVD法を用いた。
【0050】
次に、コンタクトホール61,62の加工を行なった。ここで、コンタクトホール61,62の周辺には、加工の際に飛び散ったエッチング残渣やレジストの変質したものが残留している。これらを除去するために、剥離性のある薬液による洗浄処理を行なった。洗浄処理は温度60℃の薬液を用い、時間は20分とした。
【0051】
その結果、密着層51が形成されていないサンプルにおけるコンタクトホール62の約半数ほどにおいて、下部電極2と絶縁膜6との間において剥離が生じていた。
【0052】
ところが、密着層51が形成されているサンプルにおいては、そのような剥離は観察されず洗浄工程を経た後も密着性が良好であることが分かった。さらに、密着層51が形成されてないサンプルで絶縁膜6において、燐を含んだ(燐珪酸ガラス)PSG膜を用いた場合も、剥離している部分が観察された。
【0053】
従って、剥離を防ぐためには、容量素子の全面に渡って、密着層51を形成することが有効であることが確かめられた。
【0054】
次に、密着層51としてTiSiの酸化膜およびTiSiNの酸化膜を用いたサンプル同士での比較を行なった。まず、コンタクトホールを設けた後の洗浄工程での剥離の有無を確かめたところ、いずれのサンプルにおいても、剥離は認められなかった。また、Tiの代わりにタンタル(Ta)を用いた場合にも、同様に剥離は認められなかった。
【0055】
今度は、密着層51の絶縁性の評価を行なった。比較したサンプルは、(A)密着層51を形成しなかったもの、(B)TiSiの酸化膜からなる密着層51を用いたもの、および(C)TiSiNの酸化膜からなる密着層51を用いたものである。
【0056】
サンプルとしては、図12で示した形状のもので、保護膜9を形成せずに、金属配線81および82を形成した段階のものを使用することとした。金属配線81および82の間に電圧をかけてリーク電流を測定し、絶縁破壊に達してリーク電流が急増する地点での電圧、すなわち絶縁破壊電圧を計測した。
【0057】
その結果を、図13に示す。まず、サンプル(A)では、およそ20V以上の絶縁耐圧を示している。これが、誘電体膜自体の理想的な絶縁破壊耐圧を示していると考えられる。ただし、密着性の不足する部分において、10V程度に絶縁破壊耐圧が低下している不良個所が見られる。これに対しサンプル(B)および(C)においては、およそ20V前後の範囲に絶縁耐圧が揃っており、理想的な誘電体膜3の絶縁耐圧と遜色ないことが分かる。
【0058】
従って、密着層51を設けることによって、膜の剥離などの問題が無くなるとともに、十分な絶縁性を維持することが可能であることが分かった。
【0059】
本実施の形態1では、密着層51として、TiSiを酸化して得た膜やTiSiNを酸化して得た膜を用いているが、Tiの代りにTaを用いた場合にも、同様の結果を得ている。さらに、アルミニウム(Al)、ハフニウム(Hf)、ジルコニウム(Zr)などの元素も、同様な密着力を有するとともに、Siとの化合物を形成したのちの酸化膜、および酸化窒化膜の絶縁特性が優れていることが知られている。従って、これらの元素あるいはその混合物を用いた場合にも同様な効果が得られる。
【0060】
実施の形態2.
次に、本発明の実施の形態2について説明する。図14は本発明の実施の形態2における半導体装置の断面図である。
【0061】
本実施の形態2では、密着層51が、密着層41、上部電極4、誘電体膜3および下部電極2の上面を覆っているが、下部電極2の側面および密着層21の側面を覆っていない。それ以外は実施の形態1の場合と同様である。
【0062】
本実施の形態2の半導体装置を作製する際には、実施の形態1の場合と同様に、回路素子が形成された半導体基板1上に絶縁膜11を形成した後、下部電極2および上部電極4と誘電体膜3とからなる容量素子を形成するが、本実施の形態2においては、密着層51の形成工程を変更している。
【0063】
まず、実施の形態1と同様の方法で、上部電極2および誘電体膜3の加工までの工程を行なう。次に、ウエハ上全体にシリコンを含む金属窒化膜をスパッタリング法で堆積する。ここでは、基板温度200℃窒素雰囲気中のスパッタリング法によってTiSiN膜を5nm形成した。これに400℃酸素雰囲気中での酸化処理を行なって密着層51を形成する。
【0064】
これに続いて、フォトリソグラフィーとドライエッチング法を用いて、下部電極2の加工を行なう。以下、絶縁膜6を形成する工程以降を、実施の形態1と同様の方法で行ない、図14に示す容量素子を有する半導体装置を得る。
【0065】
図14のような構成とすることで、容量素子の形成されている平面上であって他の回路部分に密着層51を必要としない部分があった場合に、密着層51をあとから除去することが不要となる利点がある。
【0066】
実施の形態3.
次に、本発明の実施の形態3について説明する。図15は本実施の形態3における半導体装置の断面図である。
【0067】
本実施の形態3では、実施の形態2と同様の形状の密着層51を形成し、密着層51を覆うようにシリコン窒化膜(SiN膜)52を形成し、シリコン窒化膜52上に絶縁膜63を形成している。また、絶縁膜63上にシリコン窒化膜53を形成し、この上に絶縁膜64を形成している。
【0068】
コンタクトホール61は、シリコン窒化膜53、絶縁膜63、シリコン窒化膜52、密着層51および密着層41を貫通して上部電極4に達し、コンタクトホール62は、シリコン窒化膜53、絶縁膜63、シリコン窒化膜52および密着層51を貫通して下部電極2に達する。
【0069】
コンタクトホール61内からシリコン窒化膜53上にバリアメタルとしての窒化タンタル膜73を介して金属配線83を形成し、コンタクトホール62内からシリコン窒化膜53上にバリアメタルとしての窒化タンタル膜74を介して金属配線84を形成する。それ以外の構成は、実施の形態1および2と同様である。
【0070】
本実施の形態3においては、金属配線83,84の材料として銅(Cu)を用いている。まず、上部電極4および誘電体膜3の加工までの工程を、実施の形態1と同様の方法で行なう。
【0071】
次に、ウエハ上全体にシリコンを含む金属窒化膜をスパッタリング法で堆積する。ここでは、基板温度200℃窒素雰囲気中のスパッタリング法によってTiSiN膜を5nm形成した。これに400℃酸素雰囲気中での酸化処理を行なって密着層51を形成する。これに続いて、フォトリソグラフィーとドライエッチング法を用いて、下部電極2の加工を行なう。
【0072】
密着層51上に、プラズマCVD法でシリコン窒化膜(SiN膜)52を60nm堆積する。このSiN膜52はダマシン法によるCu配線の形成工程で使われるエッチングストッパーである。この上に絶縁膜63を形成する。ここでは、絶縁膜63にプラズマCVD法によるSiO2膜を用いている。この上面を平坦化するために、化学機械研磨法(CMP:Chemical Mechanical Polishing法)を用いて表面を研磨する。
【0073】
絶縁膜63の上に、シリコン窒化膜53をプラズマCVD法により形成する。なお、このシリコン窒化膜53は、工程によっては省略することも可能である。シリコン窒化膜53上に、絶縁膜64を形成する。ここでは、絶縁膜64としてフッ素(F)を添加したシリコン酸化膜(FSG)を用いている。
【0074】
この後、フォトリソグラフィーとドライエッチング法により、コンタクトホールを開孔し、一般に知られているデュアルダマシン法によりCu配線を形成し、図15の形態の容量素子を有する半導体装置を得る。
【0075】
なお、図15において、配線部分のバリアメタル73および74としてはスパッタリング法で形成した窒化タンタル(TaN)が用いられている。また、金属配線83および84の材料はメッキ法で形成したCuである。
【0076】
このような形態の容量素子を作成するためには、CMP法による平坦化研磨をする必要があり、十分な膜の密着性が必要である。密着層51を形成しない場合には、100ミクロン角程度の比較的大きい面積の容量素子を形成した部分で、膜剥がれが発生する場合があった。これに対して、密着層51を形成した場合には、剥離などの問題を生じることはなかった。
【0077】
また、密着層51の上に形成する膜を、スパッタリング法により形成したSiNや、SrTiO3、TaOx、(Ba,Sr)TiO3、TiOxなどとすることで、水素バリア膜の役割を持たせることも可能である。この方法によって、形成した容量素子は、水素還元雰囲気での処理工程である、プラズマCVD法によるSiNの形成工程や、H2アニール処理などの工程を経た後も良好な特性を維持していた。
【0078】
以上のように本発明の実施の形態について説明を行なったが、今回開示した実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0079】
【発明の効果】
本発明の半導体装置によれば、下部電極、誘電体膜、上部電極を覆うように密着層を設けているので、第二の絶縁膜が密着層から剥離することを抑制することができ、半導体装置の信頼性を向上することができる。
【0080】
また、密着層がシリコン(Si)を含み、第一および第二の絶縁膜がたとえばシリコン酸化膜(SiO2)やシリコン窒化膜(SiN)等の絶縁膜で構成される場合には、第一および第二の絶縁膜との密着性がより優れ、密着層がより剥離しにくくなる。さらに、密着層に用いられているSiは酸化されることにより高い絶縁性を示すので、上部電極と下部電極の間を接続するように密着層を形成したとしても、上部電極と下部電極の間のリーク電流を増加させることがない。
【0081】
また電極材料として、Pt、Ru、Irを含む白金族金属を用いた場合には、誘電体膜の絶縁特性が向上し、大きな容量を得ることができる。この場合に、密着層の材料として、シリコンを含む金属酸化膜もしくは金属酸化窒化膜からなり、Ti、Al、Ta、Zr、Hfから選ばれた群からなる少なくとも一種の元素を含む材料を用いることにより、密着層と、下部電極、高・強誘電体膜、上部電極および絶縁膜との良好な密着性が得られる。また、これらの元素は、酸化されることにより高い絶縁性を示すので、密着層が上部電極と下部電極の間を接続するように形成されたとしても、上部電極と下部電極の間のリーク電流を増加させることはない。
【0082】
また密着層の厚みが5nmより薄い場合には、不連続な膜となる可能性があり、密着層による密着力が低下する。そこで、密着層の厚みを5nm以上とすることにより、十分な密着強度が得られる。他方、密着層の厚みを20nm以下とすることで、密着層を膜厚方向に亘って均一に酸化できるため、十分な絶縁特性を得ることができる。これにより、上部電極と下部電極の間でショートを起こすことを効果的に抑制することができる。
【0083】
密着層は、後工程で有効となるバリア層としても機能し得るが、このためにはある程度の厚みのある密着層が必要である。厚い絶縁性の密着層を作製するためには、金属膜もしくは金属窒化膜の膜厚を厚く堆積したのち、酸化処理によって形成すればよい。しかし、この方法を用いた場合には、膜厚方向に全体を酸化することが困難となる。そこで、薄い金属膜もしくは金属窒化膜を堆積した後、これを酸化して薄い第一の密着層を形成し、該第一の密着層上にこれよりも厚い第二の密着層を形成することによって、絶縁性の良好な厚い密着層を形成できる。これにより、ホール形状の加工を行なうエッチングの停止に用いる、いわゆるエッチングストッパーや、水素雰囲気中の処理工程での還元作用による特性劣化を防止するために容量素子を守る水素バリア層として、密着層を用いることが可能となる。また、上部電極や下部電極を酸化するような問題も生じない。
【0084】
誘電体膜が、誘電率20以上2000以下の高誘電率膜である場合、必要な容量を得るための容量素子の面積を、誘電率の小さな誘電体膜を用いた場合よりも小さくすることができる。そのため、容量素子のある部分の第一の絶縁膜上と第二の絶縁膜との間の密着性がよくなり、剥離を起しにくくなる。
【0085】
本発明の半導体装置の製造方法によれば、第二の絶縁膜が密着層から剥離することを効果的に抑制することができるので、半導体装置の信頼性を向上することができる。また、最初から、酸化性の密着層を直接(酸化雰囲気中で)形成した場合には、上部電極および下部電極などを同時に酸化してしまう可能性があり、容量素子の電気特性が劣化することが懸念される。しかし、本発明の製造方法では、密着層の堆積を酸化雰囲気中で行う必要がないため、密着層の堆積時に上部電極や下部電極を酸化することはなく、その後の酸化処理において密着層の金属部分のみを酸化することができる。そのため、良好な密着性および電気特性が得られる。
【0086】
また、高温の処理を行なうと、密着層の下の部分にも酸化が及ぶため容量素子の特性が損なわれるなどの問題が生じ得るが、酸化処理の温度を450℃以下とすることで、密着層のみの酸化を行なうことができる。したがって、電極材料などを酸化することがなく、容量素子の電気特性が劣化しない。しかし、0℃よりも低温であると、水分の影響を受けて密着層の金属部分を均一に酸化することができない。そこで、酸化処理の温度を0℃以上とすることにより、密着層の金属部分を均一に酸化することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1における半導体装置の断面図である。
【図2】 図1に示す半導体装置の製造工程における第1工程を示す断面図である。
【図3】 図1に示す半導体装置の製造工程における第2工程を示す断面図である。
【図4】 図1に示す半導体装置の製造工程における第3工程を示す断面図である。
【図5】 図1に示す半導体装置の製造工程における第4工程を示す断面図である。
【図6】 図1に示す半導体装置の製造工程における第5工程を示す断面図である。
【図7】 図1に示す半導体装置の製造工程における第6工程を示す断面図である。
【図8】 図1に示す半導体装置の製造工程における第7工程を示す断面図である。
【図9】 図1に示す半導体装置の製造工程における第8工程を示す断面図である。
【図10】 図1に示す半導体装置の製造工程における第9工程を示す断面図である。
【図11】 図1に示す半導体装置の製造工程における第10工程を示す断面図である。
【図12】 図1に示す半導体装置の製造工程における第11工程を示す断面図である。
【図13】 密着層の有無による半導体装置の電気特性の相違を示す図である。
【図14】 本発明の実施の形態2における半導体装置の断面図である。
【図15】 本発明の実施の形態3における半導体装置の断面図である。
【図16】 従来の半導体装置の一例の断面図である。
【図17】 (a)〜(f)は、従来の半導体装置の他の例の各製造工程を示す断面図である。
【符号の説明】
1 半導体基板、2 下部電極、3 誘電体膜、4 上部電極、5,21,41,51 密着層、6,11,63,64 絶縁膜、7,61,62 コンタクトホール(接続孔)、8,81,82,83,84 金属配線、9 保護膜、10 PSG膜、50 金属膜、52,53 シリコン窒化膜、70,71,72TiN膜、73,74 窒化タンタル膜、80 アルミニウム膜。
Claims (7)
- 基板上の第一の絶縁膜上に形成された下部電極と、
前記下部電極上に形成された誘電体膜と、
前記誘電体膜上に形成された上部電極と、
前記下部電極、誘電体膜および上部電極を覆い、シリコンを含む金属酸化膜もしくはシリコンを含む金属酸化窒化膜からなる密着層と、
前記密着層を覆うように前記基板全面上に形成された第二の絶縁膜と、
前記第二の絶縁膜を貫通し、前記上部電極および下部電極にそれぞれ電気的に導通する第一と第二の配線部と、
を備えた半導体装置。 - 前記下部電極および上部電極は、Pt、Ru、Irを含む白金族金属からなり、
前記密着層は、Ti、Al、Ta、Zr、Hfから選ばれた群からなる少なくとも一種の元素を含む、請求項1に記載の半導体装置。 - 前記密着層の厚みは5nm以上20nm以下である、請求項1または請求項2に記載の半導体装置。
- 前記密着層は、相対的に薄い第一の密着層と、相対的に厚い第二の密着層とを含む、請求項1から請求項3のいずれかに記載の半導体装置。
- 前記誘電体膜は、誘電率が20以上2000以下の高誘電率膜である、請求項1から請求項4のいずれかに記載の半導体装置。
- 基板上に第一の絶縁膜を介して下部電極、誘電体膜および上部電極を形成する工程と、
前記下部電極、誘電体膜および上部電極を覆うように、シリコンを含む金属膜もしくはシリコンを含む金属窒化膜を堆積する工程と、
前記金属膜もしくは金属窒化膜に酸化処理を施すことにより、シリコンを含む金属酸化膜もしくはシリコンを含む金属酸化窒化膜で構成される密着層を形成する工程と、
前記密着層を覆うように前記基板全面上に第二の絶縁膜を形成する工程と、
前記第二の絶縁膜を貫通し、前記上部電極および下部電極にそれぞれ電気的に導通する配線部を形成する工程と、
を備えた半導体装置の製造方法。 - 前記酸化処理の温度は、0℃以上450℃以下である、請求項6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002129747A JP4011391B2 (ja) | 2002-05-01 | 2002-05-01 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002129747A JP4011391B2 (ja) | 2002-05-01 | 2002-05-01 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003324157A JP2003324157A (ja) | 2003-11-14 |
JP4011391B2 true JP4011391B2 (ja) | 2007-11-21 |
Family
ID=29543066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002129747A Expired - Fee Related JP4011391B2 (ja) | 2002-05-01 | 2002-05-01 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4011391B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10344389A1 (de) | 2003-09-25 | 2005-05-19 | Infineon Technologies Ag | Verfahren zur Herstellung einer multifunktionellen Dielektrikumschicht auf einem Substrat |
JP4610486B2 (ja) * | 2003-12-26 | 2011-01-12 | 富士通セミコンダクター株式会社 | 半導体装置、半導体装置の製造方法 |
JP2009010114A (ja) * | 2007-06-27 | 2009-01-15 | Murata Mfg Co Ltd | 誘電体薄膜キャパシタ |
JP7087618B2 (ja) * | 2018-04-17 | 2022-06-21 | 大日本印刷株式会社 | 受動素子 |
CN117795792A (zh) | 2021-08-10 | 2024-03-29 | 索尼半导体解决方案公司 | 导电层结构及发光装置 |
-
2002
- 2002-05-01 JP JP2002129747A patent/JP4011391B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003324157A (ja) | 2003-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6764915B2 (en) | Method of forming a MIM capacitor structure | |
US6201271B1 (en) | Semiconductor memory device prevented from deterioration due to activated hydrogen | |
JP5455352B2 (ja) | 薄膜mimキャパシタ及びその製造方法 | |
JP5344197B2 (ja) | 誘電体薄膜素子及びその製造方法 | |
US20070263340A1 (en) | Thin film structure that may be used with an adhesion layer | |
US7285490B2 (en) | Method for the producing an integrated circuit bar arrangement, in particular comprising a capacitor assembly, in addition to an integrated circuit arrangement | |
JP2004152796A (ja) | 半導体装置及びその製造方法 | |
WO1998001904A1 (fr) | Memoire a semi-conducteur et procede de fabrication | |
JPWO2004093193A1 (ja) | 半導体装置の製造方法 | |
JP2008252011A (ja) | 誘電体キャパシタ | |
JP2005032875A (ja) | 半導体装置及びその製造方法 | |
JP4286439B2 (ja) | 半導体装置の製造方法 | |
JPH1187633A (ja) | 半導体装置の製造方法 | |
JP2003273325A (ja) | 半導体装置およびその製造方法 | |
JP4011391B2 (ja) | 半導体装置およびその製造方法 | |
US6534358B2 (en) | Method of fabricating semiconductor device having ferroelectric capacitor | |
US20020033493A1 (en) | Semiconductor storage device and its manufacturing method | |
WO2005117119A1 (ja) | 半導体装置及びその製造方法 | |
JP2003174096A (ja) | 半導体装置の製造方法 | |
JP4067079B2 (ja) | 半導体装置及びその製造方法 | |
JP2006186260A (ja) | 半導体記憶装置及びその製造方法 | |
JPH1168048A (ja) | 半導体装置およびその形成方法 | |
JP2011119417A (ja) | 半導体装置の製造方法 | |
JP2002289796A (ja) | 半導体装置の製造方法 | |
JP3307609B2 (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070905 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |