CN117795792A - 导电层结构及发光装置 - Google Patents

导电层结构及发光装置 Download PDF

Info

Publication number
CN117795792A
CN117795792A CN202280054373.XA CN202280054373A CN117795792A CN 117795792 A CN117795792 A CN 117795792A CN 202280054373 A CN202280054373 A CN 202280054373A CN 117795792 A CN117795792 A CN 117795792A
Authority
CN
China
Prior art keywords
conductive layer
layer
adhesive layer
adhesive
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280054373.XA
Other languages
English (en)
Inventor
青柳秀和
铃木信一
丹野克晴
斋藤一成
田中隆之
八岛清孝
杉山卓
御友重吾
藤井贤太郎
中田英彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN117795792A publication Critical patent/CN117795792A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04256Electrodes, e.g. characterised by the structure characterised by the configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04252Electrodes, e.g. characterised by the structure characterised by the material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

根据本发明,导电层结构包括第一导电层和第二导电层,第二导电层隔着粘合层与第一导电层电连接。粘合层是导电的,并且粘合层与第一导电层或第二导电层之间的粘合性比第一导电层和第二导电层之间的粘合性更高。第二导电层比粘合层不容易改变,第二导电层覆盖粘合层的端面和上表面,并且覆盖第一导电层的一部分。

Description

导电层结构及发光装置
技术领域
本公开涉及一种导电层结构,并且涉及一种发光装置。
背景技术
专利文献1公开了一种包括电容元件的半导体装置。电容元件包括下部电极、下部电极上的电介质膜、以及电介质膜上的上部电极。绝缘膜隔着粘合层形成在上部电极上,并且接触孔形成为在厚度方向上穿透粘合层和绝缘膜。作为绝缘膜,例如,使用氧化硅膜,并且粘合层包括例如Ti。金属布线经由接触孔与上电极耦接。
引用列表
专利文献
专利文献1:日本未经审查专利申请公开第2003-324157号
发明内容
同时,当暴露于高温和高湿度环境时,包含在粘合层中的Ti劣化并例如被氧化。Ti氧化物是高电阻材料,增加电流路径的电阻。例如,在向发光装置供给电流的电极配置或布线配置中,电阻的增加可能导致驱动电压的增加或发光故障。为此,期望有效地抑制或防止由于在包括电极配置和布线配置的导电层结构中使用粘合层而导致的电流路径的电阻的增加。
根据本公开的第一实施方式的一种导电层结构包括第一导电层和第二导电层,该第二导电层隔着粘合层与该第一导电层电耦接。粘合层具有导电性,并且粘合层与第一导电层或第二导电层之间的粘合性比第一导电层和第二导电层之间的粘合性更高。第二导电层比粘合层更不易劣化,并且第二导电层覆盖粘合层的端面和上表面同时覆盖第一导电层的一部分。
根据本公开内容的第二实施方式的导电层结构包括第一导电层、第三导电层以及第二导电层。该第三导电层隔着粘合层与第一导电层电耦接、并且所述第二导电层与第三导电层电耦接。粘合层具有导电性,粘合层与第一导电层或第三导电层的粘合性比第一导电层和第三导电层之间的粘合性更高。第二导电层比粘合层更不易劣化,第二导电层覆盖粘合层的端面和上表面同时覆盖第一导电层的一部分。
根据本公开内容的第三实施方式的导电层结构包括第一导电层、第四导电层以及第二导电层,该第四导电层隔着绝缘体形成于第一导电层上,该第二导电层具有:隔着粘合层与第一导电层耦接的一端部、形成在绝缘体上的中间部、以及隔着粘合层形成在第四导电层上的另一端部。粘合层具有导电性,并且粘合层与第一导电层、第二导电层和第四导电层中的每一个之间的粘合性比第一导电层和第二导电层之间的粘合性或者第四导电层和第二导电层之间的粘合性更高。第二导电层比粘合层更不易劣化,第二导电层覆盖粘合层的端面和上表面同时覆盖第一导电层的一部分和第四导电层的一部分。
根据本公开的第四实施方式的发光装置包括发光元件和导电层结构,该导电层结构形成在发光元件中并且向发光元件提供电流。该导电层结构具有第一导电层和第二导电层,该第二导电层隔着粘合层与所述第一导电层电耦接。粘合层具有导电性,并且粘合层与第一导电层或第二导电层之间的粘合性比第一导电层和第二导电层之间的粘合性更高。第二导电层比粘合层更不易劣化,第二导电层覆盖粘合层的端面和上表面同时覆盖第一导电层的一部分。
附图说明
[图1]是根据本公开的第一实施方式的导电层结构以及包括该导电层结构的发光装置的纵向截面图。
[图2A]是描述制造根据第一实施方式的导电层结构的方法的第一过程平面图。
[图2B]是沿图2A中示出的截面线A-A截取的第一过程横截面图。
[图2C]是沿图2A中示出的截面线B-B截取的第一过程横截面图。
[图3A]是描述制造根据第一实施方式的导电层结构的方法的第二过程平面图。
[图3B]是沿图3A中示出的截面线A-A截取的第二过程横截面图。
[图3C]是沿图3A中示出的截面线B-B截取的第二过程横截面图。
[图4A]是描述制造根据第一实施方式的导电层结构的方法的第三过程平面图。
[图4B]是沿图4A中示出的截面线A-A截取的第三过程截面图。
[图4C]是沿图4A中示出的截面线B-B截取的第三过程截面图。
[图5]是根据本公开的第二实施方式的导电层结构和包括该导电层结构的发光装置的纵向截面图。
[图6]是根据本公开的第三实施方式的导电层结构和包括该导电层结构的发光装置的纵向截面图。
[图7A]是描述制造根据第三实施方式的导电层结构的方法的第一过程平面图。
[图7B]是沿图7A中示出的截面线C-C截取的第一过程横截面图。
[图7C]是沿图7A中示出的截面线D-D截取的第一过程横截面图。
[图8A]是描述制造根据第三实施方式的导电层结构的方法的第二过程平面图。
[图8B]是沿图8A中示出的截面线C-C截取的第二过程横截面图。
[图8C]是沿图8A中所示的截面线D-D截取的第二过程横截面图。
[图9A]是描述制造根据第三实施方式的导电层结构的方法的第三过程平面图。
[图9B]是沿图9A中示出的截面线C-C截取的第三过程截面图。
[图9C]是沿图9A中示出的截面线D-D截取的第三过程截面图。
[图10]是根据本公开的第四实施方式的导电层结构以及包括该导电层结构的发光装置的纵向截面图。
具体实施方式
在下文中,将参照附图详细描述本公开的实施方式。应注意,将按以下顺序给出描述。
1.第一实施方式
第一实施方式是其中本技术应用于导电层结构以及包括该导电层结构的发光装置的第一示例。此处,作为示例,发光装置是垂直腔面发射激光器(Vertical CavitySurface Emitting Laser,VCSEL)。此外,在第一示例中,还将具体描述导电层结构的制造方法。
2.第二实施方式
第二实施方式描述其中在根据第一实施方式的导电层结构和发光装置中改变导电层结构的配置的第二示例。
3.第三实施方式
第三实施方式描述其中在根据第一实施方式的导电层结构和发光装置中改变导电层结构的配置的第三示例。
4.第四实施方式
第四实施方式是其中本技术应用于导电层结构以及包括该导电层结构的发光装置的第四示例。这里,作为示例,发光装置是发光二极管(LightEmitting Diode,LED)。
5.其他实施方式
<1.第一实施方式>
将参照图1、图2A至2C、图3A至图3C以及图4A至图4C描述根据本公开的第一实施方式的导电层结构3和发光装置1。
此处,附图中适当地示出的箭头X方向表示出于描述目的而设置在平面上的导电层结构3和发光装置1的一个平面方向。箭头Y方向表示与箭头X方向正交的另一平面方向。另外,箭头Z方向表示与箭头X方向和箭头Y方向正交的向上方向。换言之,箭头X、Y和Z方向分别对应于三维坐标系的X、Y和Z轴。
应注意,这些方向均为帮助理解描述而示出,并且不限制本技术中的方向。
[导电层结构3和发光装置1的配置]
(1)导电层结构3和发光装置1的整体示意性构造
图1示出根据本公开的第一实施方式的导电层结构3和发光装置1的示例的纵向截面配置。
根据第一实施方式的发光装置1包括发光元件2。此外,发光装置1包括导电层结构3。
发光元件2层压在作为基底的基板10上,在基板10的侧表面被绝缘体11包围的区域中。在第一实施方式中,发光元件2是作为表面发射激光器的VCSEL。发光元件2包括各自作为主要部件的第一反射层21、发射层22、电流限制层23和第二反射层24。
对于发光元件2,多个发光元件2布置在箭头X方向和/或箭头Y方向中,绝缘体11介于发光元件之间。
另一方面,导电层结构3包括第一导电层31和第二导电层32,第二导电层32隔着粘合层35与第一导电层31电耦接。导电层结构3还包括第四导电层34,第四导电层34隔着绝缘体11形成在第一导电层31上。第二导电层32具有与第一导电层31耦接的一端部以及隔着粘合层35与第四导电层34耦接的另一端部。第二导电层32的中间部隔着粘合层35层压在绝缘体11上。
在下文中,将详细描述导电层结构3和发光装置1中的组件。
(2)基板10的配置
基板10用作外延生长基板。对于基板10,例如,使用n型GaAs。在第一实施方式中,“第一导电类型”被描述为“n型”。使用S作为n型杂质。
应注意,缓冲层可层压在基板10上。当层压缓冲层时,可以配置具有高光滑度的平台和台阶结构。
在基板10的与发光元件被层压的一侧相反的一侧(背面),设置接触层4。接触层4向发光元件2提供电流。
(3)发光元件2的配置
(3-1)第一反射层21的配置
第一反射层21直接层压在基板10上,或隔着缓冲层层压在基板10上,其图示省略。这里,第一反射层21是半导体DBR(Distributed BraggReflector,分布式布拉格反射器)。换言之,第一反射层21具有其中交替层压具有不同折射率的两种以上类型的多个半导体层的配置。例如,在第一反射层21中,各自包括n型AlGaAs或n型GaAs的多个半导体层交替层压。
应注意,例如,第一反射层21可包括介电DBR。
(3-2)发光层22的配置
发光层22层压在第一反射层21上。发光层22具有交替层压包括势垒层和量子阱层的多个层的配置。
对于阻挡层,例如,使用非掺杂AlGaInAs。
量子阱层包括选自III族元素中的Al、Ga和In中的至少一种元素,以及选自V族元素中的As、P和N中的至少一种元素。这里,例如,量子阱层包括非掺杂AlGaInAs作为主要成分。
此外,可以使用量子线或量子点来代替量子阱层。此外,在第一实施方式中,发光层22可被配置为应变补偿量子阱。
(3-3)电流约束层23的配置
电流限制层23层压在发光层22上。电流限制层23包括在中间部中形成的电流通过区域23A和在电流通过区域23A的周边中形成的电流限制区域23B。例如,电流通过区域23A当从箭头Z方向观察时具有圆形形状(在下文中,简称为“在平面视图中”)。例如,电流限制区域23B包括氧化物或离子注入区域。
(3-4)第二反射层24的配置
第二反射层24层压在电流约束层23上。这里,第二反射层24是半导体DBR。换言之,与第一反射层21一样,第二反射层24具有其中交替层压具有不同折射率的两种以上类型的多个半导体层的配置。例如,第二反射层24具有交替层压各自包括p型AlGaAs或p型GaAs作为第二导电型的多个半导体层的配置。
要注意的是,第二反射层24可包括例如介电DBR。
(4)导电层结构3的配置
(4-1)第一导电层31的配置
第一导电层31层压在发光元件2的第二反射层24上并沿着第二反射层24的周边形成。在此,在平面视图中,第一导电层31形成为有缺失部分的环形的形状。第一导电层31形成为发光元件2的电极或接触层。
例如,第一导电层31包括Au、Pt和Ti依次层压的多层膜。例如,Au形成为厚度为50nm以上且500nm以下。例如,Pt形成为厚度为10nm以上且100nm以下。例如,Ti形成为厚度为10nm以上至100nm以下。
要注意的是,对于第一导电层31,可以包括从Au、Al、Cu、Ag、Rh、W、Mo、Ni、Pd、ITO、ITiO、ZnO、以及AuGe中选择的至少一种材料。Au、Al、Cu、Ag、Rh、W、Mo、Ni和Pd各自是金属材料。ITO、ITiO和ZnO各自是透明金属材料。AuGe是合金材料。可以使用这些材料作为单层膜或多层膜。
(4-2)第四导电层34的配置
第四导电层34隔着绝缘体11形成在发光元件2的外围中的基板10上。第四导电层34被配置作为向发光元件2提供电流的布线。
第四导电层34例如包括Au。例如,Au形成为厚度为0.5μm以上且5μm以下。
此外,第四导电层34可包括与第一导电层31中作为示例给出的材料相似的材料。
(4-3)粘合剂层35的组成
粘合层35是从第一导电层31至第四导电层34形成的。换言之,粘合层35的一端层压在第一导电层31上,并且另一端层压在第四导电层34上。在绝缘体11上形成粘合层35的中间部。
这里,在平面视图中,除了第一导电层31和第四导电层34之间的连接点以外,粘合层35的端面的位置设置在第一导电层31的端面的位置内部。类似地,粘合层35的端面的位置被设置在第四导电层34的端面的位置内部。
粘合层35与第一导电层31、第二导电层32和第四导电层34中的每一个之间的粘合性(或粘附性)高于第一导电层和第二导电层32之间的粘合性以及第四导电层34和第二导电层32之间的粘合性。对于粘合层35,例如,使用Ti。例如,Ti形成为厚度为10nm以上且100nm以下。
应注意,对于粘合层35,除了如上所述的Ti之外,可以包括选自Ni、Al、Pd、Mg、Si、Cu、Ag和TiW中的至少一种材料。
(4-4)第二导电层32的组成
第二导电层32被配置为第一导电层31和第四导电层34上的电极。此外,第二导电层32被配置作为将第一导电层31与第四导电层34两层进行电耦接的桥接布线。第二导电层32以覆盖粘合层35的端面和上表面的状态形成。与粘合层35相比,第二导电层32包括即使当暴露于高温和高湿度环境时也不易劣化的材料。例如,第二导电层32包括与粘合层35相比不易被氧化或氮化的材料。此外,第二导电层32的一部分还覆盖第一导电层31并且还与第一导电层31电耦接。然后,第二导电层32的另一部分同样覆盖第四导电层34,并且也与第四导电层34电耦接。
第二导电层32被配置为覆盖粘合层35的同时覆盖从粘合层35到第一导电层31的一部分以及从粘合层35到第四导电层34的一部分。因此,至粘合层35与第一导电层31之间的界面的入口路径以及至粘合层35与第四导电层34之间的界面的入口路径均被第二导电层32阻挡。
例如,第二导电层32包括Au。使用电解电镀法或无电解电镀法形成Au。第二导电层32形成为厚度比粘合层35更大,例如,厚度为0.5μm以上且3.0μm以下。
对于第二导电层32,除了上述Au之外,可以包括选自Cu、Ni、Co、Sn、Pt、Ag、Pb、Zn和Pd中的至少一种材料。可以通过电解电镀方法包括所有这些材料。
[导电层结构3的制造方法]
这里,将省略对发光元件2的制造方法的描述,并且将仅简要描述导电层结构3的制造方法。
图2A、图3A和图4A各自示出了每个过程中的平面,其描述了制造导电层结构3的方法。图2B示出了沿图2A所示的截面线A-A截取的导电层结构3的过程截面,图2C示出了沿图2A所示的截面线B-B截取的导电层结构3的过程截面。图3B示出了沿图3A中示出的截面线A-A截取的导电层结构3的过程截面,并且图3C示出了沿图3A中示出的截面线B-B截取的导电层结构3的过程截面。然后,图4B示出了沿图4A所示的截面线A-A截取的导电层结构3的过程截面,图4C示出了沿图4A所示的截面线B-B截取的导电层结构3的过程截面。
在基板10上形成发光元件2之后(见图1),如图2A至图2C所示,形成第一导电层31和第四导电层34。第一导电层31形成在发光元件2的第二反射层24上。例如,第一导电层31通过蒸镀、溅射、电解电镀等形成。第四导电层34相对于第一导电层31隔着绝缘体11形成在发光元件2隔开的位置处。例如,第四导电层34通过蒸镀、溅射、电解电镀等形成。
接下来,如图3A至图3C所示,在从第一导电层31至第四导电层34的一部分上形成粘合层35。例如,使用溅射等形成粘合层35。
接下来,如先前描述的图1和图4A至图4C所示,第二导电层32以覆盖粘合层35的状态形成,该粘合层35包括端面和上表面。第二导电层32的一部分也形成在第一导电层31上,并且第二导电层32与第一导电层31电耦接。同样地,第二导电层32的另一部分也形成在第四导电层34上,并且第二导电层32与第四导电层34电耦接。换言之,第二导电层32被形成为将第一导电层31与第四导电层34耦接的桥接布线。
第二导电层32使用电解电镀法或无电解电镀法形成。这在第一导电层31、第四导电层34和粘合层35中的每一个的暴露表面上选择性地形成第二导电层32。因此,在形成第二导电层32时,不必使用光刻和蚀刻技术。
[作用和效果]
如图1中所示,根据第一实施方式的导电层结构3包括第一导电层31和第二导电层32。第二导电层32隔着粘合层35与第一导电层31电耦接。粘合层35具有导电性,并且粘合层与第一导电层31或第二导电层32之间的粘合性比第一导电层31和第二导电层32之间的粘合性更高。第二导电层32比粘合层35更不易劣化,并且第二导电层以覆盖包括其端面的粘合层35的状态将粘合层35的一部分与第一导电层31耦接。
在此,在第一导电层31与第二导电层32之间的粘合性通过粘合层35进行增强的状态下,粘合层35由第二导电层32覆盖。换言之,即使当暴露于高温和高湿度环境时,氧气等进入粘合层35的路径也被阻挡。这使得可以有效地抑制或防止由于粘合层35的劣化导致的电流路径的电阻的增加。
此外,第二导电层32的一部分直接与第一导电层31电耦接,从而使得可以进一步减小从第一导电层31至第二导电层32的电流路径的电阻。
此外,在图1所示的导电层结构3中,第二导电层32的厚度比粘合层35更大。这增加了导电层结构3的总厚度,使得可以进一步减小电流路径的电阻。
此外,在导电层结构3和制造导电层结构3的方法中,第二导电层32是通过电解电镀方法或无电解电镀方法形成的镀层,如图1、图2A至图2C、以及图3A至图3C所示。第二导电层32覆盖包括其端面和上表面的粘合层35,并且进一步形成在从粘合层35暴露的第一导电层31的表面上,以从粘合层35形成至第一导电层31。
这从粘合层35的暴露表面以及从第一导电层31与粘合层35之间的界面两者都去除了氧等的进入路径。因此,可以有效地抑制或防止粘合层35的劣化,使得可以更有效地抑制或防止由粘合层35的劣化引起的电流路径的电阻的增加。
此外,第二导电层32的一部分直接与第一导电层31电耦接,从而使得可以进一步减小从第一导电层31至第二导电层32的电流路径的电阻。
如图1所示,根据第一实施方式的导电层结构3包括第一导电层31、第四导电层34和第二导电层32。第四导电层34隔着绝缘体11形成在第一导电层31中。第二导电层32的具有:隔着粘合层35与第一导电层31耦接的一端部、形成在绝缘体11处的中间部、以及隔着粘合层35与第四导电层34耦接的另一端部。粘合层35具有导电性,并且粘合层35与第一导电层31、第二导电层32和第四导电层34中的每一个之间的粘合性比第一导电层31和第二导电层32之间的粘合性或者第四导电层34和第二导电层32之间的粘合性更高。然后,第二导电层32比粘合层35更不易劣化,并且第二导电层32以覆盖包括其端面和上表面的粘合层35的状态,将粘合层35的一部分与第一导电层31耦接同时将粘合层35的另一部分与第四导电层34耦接。
在此,在第一导电层31与第二导电层32之间的粘合性以及第四导电层34与第二导电层32之间的粘合性通过粘合层35进行增强的状态下,粘合层35由第二导电层32覆盖。换言之,即使当暴露于高温和高湿度环境时,氧气等进入粘合层35的路径也被阻挡。这使得可以有效地抑制或防止由于粘合层35的劣化导致的电流路径的电阻的增加。
此外,第二导电层32的一部分直接并且与第一导电层31电耦接和第四导电层34两者,从而使得可以进一步减小从第一导电层31通过第二导电层32至第四导电层34的电流路径的电阻。
如图1中所示,根据第一实施方式的发光装置1包括发光元件2和导电层结构3。导电层结构3与发光元件2耦接并且向发光元件2提供电流。然后,导电层结构3包括第一导电层31和第二导电层32。第二导电层32隔着粘合层35与第一导电层31电耦接。粘合层35具有导电性,并且粘合层与第一导电层31或第二导电层32之间的粘合性比第一导电层31和第二导电层32之间的粘合性更高。第二导电层32比粘合层35更不易劣化,并且第二导电层32在覆盖包括其端面和上表面的粘合层35的状态下将粘合层35的一部分与第一导电层31耦接。
在此,在第一导电层31与第二导电层32之间的粘合性通过粘合层35进行增强的状态下,粘合层35由第二导电层32覆盖。换言之,即使当暴露于高温和高湿度环境时,氧气等进入粘合层35的路径也被阻挡。这使得可以有效地抑制或防止由于粘合层35的劣化导致的电流路径的电阻的增加。
此外,第二导电层32的一部分直接与第一导电层31电耦接,从而使得可以进一步减小从第一导电层31至第二导电层32的电流路径的电阻。
在以这种方式配置的发光装置1中,导电层结构3中的电流路径具有小电阻,从而使得可以有效地抑制或防止驱动电压的增加和发光故障。
<2.第二实施方式>
将参照图5描述根据本公开的第二实施方式的导电层结构3和发光装置1。应注意,在第二实施方式和随后的实施方式中,与根据第一实施方式的导电层结构3和发光装置1的那些相同的组件或基本相同的组件将使用相同的附图标记,并且将省略其重复描述。
[导电层结构3和发光装置1的配置]
图5示出了根据第二实施方式的导电层结构3和发光装置1的实施方式的纵向截面配置。
与根据第一实施方式的发光装置1一样,根据第二实施方式的发光装置1包括导电层结构3。导电层结构3包括第一导电层31和第二导电层32,第一导电层31形成在发光元件2的第二反射层24上,第二导电层32隔着在第一导电片31中的粘合层35与第一导电层31电耦接。在导电层结构3中,第四导电层34围绕发光元件2的外周边形成。
然后,导电层结构3通过布线5与第二导电层32和第四导电层34电耦接。例如,使用超声波接合法结合超声波振动来形成布线5。例如,Au线用于布线5。
另外,布线5不限于Au布线。例如,对于布线5,可以使用Al布线、Cu布线等。
除以上之外的部件与根据第一实施方式的导电层结构3和发光装置1的部件相同。
[作用和效果]
在根据第二实施方式的导电层结构3和发光装置1中,可以获得与根据第一实施方式的导电层结构3和发光装置1所获得的那些相同的作用和效果。
<3.第三实施方式>
将参考图6、图7A至图7C、图8A至图8C以及图9A至图9C描述根据本公开的第三实施方式的导电层结构3和发光装置1。
[导电层结构3和发光装置1的配置]
图6示出了根据第三实施方式的导电层结构3和发光装置1的实施方式的纵向截面配置。
与根据第一实施方式的发光装置1一样,根据第三实施方式的发光装置1包括导电层结构3。
导电层结构3包括第一导电层31、第三导电层33和第二导电层32,第一导电层31形成在发光元件2的第二反射层24上,第三导电层33隔着粘合层35与第一导电层31电耦接,并且第二导电层32与第三导电层33电耦接。在导电层结构3中,第四导电层34围绕发光元件2的外周边形成。第四导电层34包括隔着粘合层35与第四导电层34电耦接的第三导电层33、以及与第三导电层33电耦接的第二导电层32。
换言之,粘合层35、第三导电层33以及第二导电层32形成在从第一导电层31至第四导电层34,以包括在桥接布线中。
在平面视图中,第三导电层33形成为与粘合层35的平面形状相同的平面形状。在制造方法中,使用通过光刻技术形成的相同的掩模图案化粘合层35以图案化第三导电层33。
例如,第三导电层33包括Au。例如,第三导电层33形成为厚度为10nm以上且100nm以下。对于除Au之外的第三导电层33,可以使用在之前描述的第一导电层31中作为实施方式给出的材料。
第二导电层32形成在第三导电层33的表面上,并且还形成在从第三导电层33暴露的粘合层35、第一导电层31和第四导电层34中的每一个的表面上。
除以上之外的部件与根据第一实施方式的导电层结构3和发光装置1的部件相同。
[导电层结构3的制造方法]
接下来,将简要地描述根据第三实施方式的导电层结构3的制造方法。
图7A至图9A示出了描述了制造导电层结构3的方法的每个过程中的平面。图7B示出了沿图7A中示出的截面线C-C截取的导电层结构3的过程截面,并且图7C示出了沿图7A中示出的截面线D-D截取的导电层结构3的过程截面。图8B示出了沿图8A中所示的截面线C-C截取的导电层结构3的过程截面,图8C示出了沿图8A中所示的截面线D-D截取的导电层结构3的过程截面。图9B示出了沿图9A所示的截面线C-C截取的导电层结构3的过程截面,图9C示出了沿图9A所示的截面线D-D截取的导电层结构3的过程截面。
在基板10上形成发光元件2之后(见图6),如图7A至7C所示,形成第一导电层31和第四导电层34。第一导电层31形成在发光元件2的第二反射层24上。第四导电层34在相对于第一导电层31隔着绝缘体11形成在与发光元件2分离的位置处。
接下来,如图8A至图8C所示,在从第一导电层31至第四导电层34的部分上形成粘合层35和第三导电层33。第三导电层33形成为层压在粘合层35上。例如,使用蒸发、溅射等形成第三导电层33。使用通过光刻技术形成的相同掩模,通过蚀刻技术图案化第三导电层33和粘合层35。
接下来,如图1和先前描述的图9A至图9C所示,以覆盖粘合层35和包括粘合层35的端面的第三导电层33的状态形成第二导电层32。第二导电层32的一部分也形成在第一导电层31上,并且第二导电层32与第一导电层31电耦接。同样地,第二导电层32的另一部分也形成在第四导电层34上,并且第二导电层32与第四导电层34电耦接。换言之,第二导电层32被形成为将第一导电层31和第四导电层34耦接的桥接布线。
第二导电层32通过电解电镀法或无电解电镀法形成。这在第一导电层31、第四导电层34和第三导电层33中的每一个的暴露表面上选择性地形成第二导电层32。因此,在形成第二导电层32时,不必使用光刻和蚀刻技术。
[作用和效果]
对于根据第三实施方式的导电层结构3和发光装置1,可以获得与根据第一实施方式的导电层结构3和发光装置1所获得的那些相同的作用和效果。
<4.第四实施方式>
将参照图10描述根据本公开的第四实施方式的导电层结构3和发光装置1。
[导电层结构3和发光装置1的配置]
(1)导电层结构3和发光装置1的整体示意性构造
图10示出了根据本公开的第四实施方式的导电层结构3和发光装置1的实施方式的纵向截面配置。
根据第四实施方式的发光装置1包括发光元件6。此外,发光装置1包括导电层结构3。
发光元件6在其侧表面被绝缘体14包围的区域中被层压在作为基底的基板12上。在第四实施方式中,发光元件6是发光二极管(LED)。发光元件6包括依次层压的第一导电类型的第一半导体层61、发光层62和第二导电类型的第二半导体层63。
对于发光元件6,在箭头X方向和箭头Y方向上布置多个发光元件6,绝缘体14介于发光元件之间。
另一方面,导电层结构3包括第一导电层31、第四导电层34、以及第二导电层32,第四导电层34隔着绝缘体14形成于第一导电层31中,第二导电层32隔着粘合层35与第一导电层31和第四导电层34两者电耦接。
第一导电层31、粘合层35和第二导电层32用作形成在图中右侧的发光元件6的第二半导体层63上的电极。第四导电层34、粘合层35和第二导电层32用作形成在图中左侧的发光元件6的第二半导体层63上的电极。这里,使用与第一导电层31相同的材料将第四导电层34形成为相同的电极层。
然后,第二导电层32也被配置为将第一导电层31和第四导电层34耦接的桥接布线。
除以上之外的部件与根据第一实施方式的导电层结构3和发光装置1的部件相同。
[作用和效果]
在根据第四实施方式的导电层结构3和发光装置1中,可以获得与根据第一实施方式的导电层结构3和发光装置1所获得的那些相同的作用和效果。
应注意的是,在根据第四实施方式的导电层结构3和发光装置1中,可以采用根据第二实施方式或第三实施方式的导电层结构3。
<5.其他实施方式>
本技术不限于以上实施方式,并且在不背离其主旨的范围内可以进行各种修改。
例如,上述实施方式已经描述了本技术应用于发光装置的导电层结构的实施方式,但是本技术不限于发光装置并且广泛地应用于半导体装置,诸如成像装置和存储器、液晶显示器、布线板等,以及其中采用的导电层结构。
根据本公开的第一实施方式的导电层结构包括第一导电层和第二导电层。第二导电层隔着粘合层与第一导电层电耦接。粘合层具有导电性,并且粘合层与第一导电层或第二导电层之间的粘合性比第一导电层和第二导电层之间的粘合性更高。第二导电层比粘合层更不易劣化,并且第二导电层覆盖粘合层的端面和上表面的同时覆盖第一导电层的一部分。
这里,在第一导电层和第二导电层之间的粘合性通过粘合层进行增强的状态下,粘合层由第二导电层覆盖。换言之,即使当暴露于高温和高湿度环境时,氧气等进入粘合层的路线也被阻挡。这使得可以有效地抑制或防止由于粘合层的劣化导致的电流路径的电阻的增加。
根据本公开的第二实施方式的导电层结构包括第一导电层、第二导电层和第三导电层。第三导电层隔着粘合层与第一导电层电耦接。第二导电层与第三导电层电耦接。粘合层具有导电性,并且粘合层与第一导电层或第三导电层之间的粘合性比第一导电层和第三导电层之间的粘合性更高。第二导电层比粘合层更不易劣化,并且粘合层在覆盖粘合层的端面和上表面的同时覆盖第一导电层的一部分。
在此,在第一导电层与第三导电层之间的粘合性通过粘合层进行增强的状态下,粘合层由第二导电层覆盖。换言之,即使当暴露于高温和高湿度环境时,氧气等进入粘合层的路线也被阻挡。这使得可以有效地抑制或防止由于粘合层的劣化导致的电流路径的电阻的增加。
根据本公开的第三实施方式的导电层结构包括第一导电层、第四导电层和第二导电层。第四导电层隔着绝缘体形成于第一导电层上。第二导电层具有:隔着粘合层与第一导电层耦接的一端部、形成在绝缘体上的中间部、以及隔着粘合层与第四导电层耦接的另一端部。粘合层具有导电性,并且粘合层第一导电层、第二导电层和第四导电层中的每一个的粘合性比第一导电层和第二导电层之间的粘合性或者第四导电层和第二导电层之间的粘合性更高。然后,第二导电层比粘合层更不易劣化,并且第二导电层在覆盖粘合层的端面和上表面的同时覆盖第一导电层的一部分和第四导电层的一部分。
在此,在第一导电层和第二导电层之间的粘合性以及第四导电层和第二导电层之间的粘合性通过粘合层进行增强的状态下,粘合层由第二导电层覆盖。换言之,即使当暴露于高温和高湿度环境时,氧气等进入粘合层的路线也被阻挡。这使得可以有效地抑制或防止由于粘合层的劣化导致的电流路径的电阻的增加。
根据本公开的第四实施方式的发光装置包括发光元件和导电层结构,该导电层结构形成在发光元件中并且向发光元件提供电流。导电层结构包括第一导电层和第二导电层。第二导电层隔着粘合层与第一导电层电耦接。粘合层具有导电性,并且粘合层与第一导电层或第二导电层之间的粘合性比第一导电层和第二导电层之间的粘合性更高。第二导电层比粘合层更不易劣化,并且第二导电层覆盖粘合层的端面和上表面的同时覆盖第一导电层的一部分。
这里,在第一导电层和第二导电层之间的粘合性通过粘合层进行增强的状态下,粘合层由第二导电层覆盖。换言之,即使当暴露于高温和潮湿环境时,氧气等进入粘合层的路线也被阻挡。这使得可以有效地抑制或防止由于粘合层的劣化导致的电流路径的电阻的增加。因此,在发光装置中,导电层结构具有小的电阻,从而使得可以有效地抑制或防止驱动电压的增加和发光故障。
<本技术的配置>
本技术包括以下配置。根据具有以下配置的本技术,可以提供导电层结构和发光装置,其可以有效地抑制或防止由于粘合层的使用而增加电流路径的电阻。
(1)一种导电层结构,包括:
第一导电层;以及
第二导电层,第二导电层隔着粘合层与第一导电层电耦接,
粘合层具有导电性,粘合层与第一导电层或第二导电层之间的粘合性比第一导电层和第二导电层之间的粘合性更高,并且
第二导电层比粘合层更不易劣化,第二导电层覆盖粘合层的端面和上表面同时覆盖第一导电层的一部分。
(2)根据(1)所述的导电层结构,其中,
第二导电层的厚度比所述粘合层的厚度高。
(3)根据(1)或(2)所述的导电层结构,其中,
粘合层包括选自Ti、Ni、Al、Pd、Mg、Si、Cu、Ag和TiW中的一种以上的材料。
(4)根据(1)至(3)中任一项所述的导电层结构,其中,
第一导电层包括选自Au、Al、Cu、Ag、Rh、W、Mo、Ni、Pd、ITO、ITiO、ZnO、以及AuGe中的一种以上的材料。
(5)根据(1)至(4)中任一项所述的导电层结构,其中,
第二导电层通过电解电镀或无电解电镀形成。
(6)根据(1)至(5)中任一项所述的导电层结构,其中,
第二导电层包括选自Au、Cu、Ni、Co、Sn、Pt、Ag、Pb、Zn和Pd中的一种以上的材料。
(7)根据(1)至(6)中任一项所述的导电层结构,其中,
第一导电层、粘合层和第二导电层构成发光元件。
(8)一种导电层结构,包括:
第一导电层;
第三导电层,第三导电层隔着粘合层与第一导电层电耦接;以及
第二导电层,第二导电层与第三导电层电耦接,其中,
粘合层具有导电性,粘合层与第一导电层或第三导电层之间的粘合性比第一导电层和第三导电层之间的粘合性更高,并且
第二导电层比粘合层更不易劣化,第二导电层覆盖粘合层的端面和上表面同时覆盖第一导电层的一部分。
(9)根据(8)所述的导电层结构,其中,
当从粘合层和第三导电层的层压方向观看时,粘合层和第三导电层形成为相同的形状。
(10)根据(8)或(9)所述的导电层结构,其中,
第二导电层通过电解电镀或无电解电镀形成。
(11)一种导电层结构,包括:
第一导电层;
第四导电层,第四导电层隔着绝缘体形成在第一导电层上;以及
第二导电层,第二导电层具有:隔着粘合层与第一导电层耦接的一端部、形成在绝缘体上的中间部、以及隔着粘合层形成在第四导电层上的另一端部,其中,
粘合层具有导电性,粘合层与第一导电层、第二导电层和第四导电层中的每一个之间的粘合性比第一导电层和第二导电层之间的粘合性或者第四导电层和第二导电层之间的粘合性更高,并且
第二导电层比粘合层更不易劣化,第二导电层覆盖粘合层的端面和上表面同时覆盖第一导电层的一部分和第四导电层的一部分。
(12)根据(11)所述的第二导电层结构,其中,
第二导电层通过电解电镀或无电解电镀形成。
(13)一种发光装置,包括:
发光元件;以及
导电层结构,导电层结构与发光元件耦接,并且向发光元件提供电流,其中,
导电层结构包括:
第一导电层;以及
第二导电层,第二导电层隔着粘合层与第一导电层电耦接,
粘合层具有导电性,粘合层与第一导电层或第二导电层之间的粘合性比第一导电层和第二导电层之间的粘合性更高,并且
第二导电层比粘合层更不易劣化,第二导电层覆盖粘合层的端面和上表面同时覆盖第一导电层的一部分。
(14)根据(13)所述的发光装置,其中,
发光元件包括表面发射激光器或发光二极管。
(15)一种形成导电层结构的方法,该方法包括:
形成第一导电层;
在第一导电层上形成粘合层;以及
形成第二导电层,该第二导电层隔着粘合层与第一导电层电耦接,其中,
粘合层具有导电性,粘合层与第一导电层或第三导电层之间的粘合性比第一导电层和第三导电层之间的粘合性更高,并且
第二导电层包括比粘合层更不易劣化的材料,第二导电层通过在第一导电层和粘合层的暴露表面上电镀来形成。
(16)一种形成导电层结构的方法,该方法包括:
形成第一导电层;
在第一导电层上形成粘合层;
形成第二导电层,该第二导电层隔着粘合层与第一导电层电耦接,其中;以及
形成第三导电层,该第三导电层与该第二导电层电耦接,其中,
粘合层具有导电性,粘合层与第一导电层或第三导电层之间的粘合性比第一导电层和第三导电层之间的粘合性更高,并且,
第二导电层包括比粘合层更不易劣化的材料,第二导电层通过在第一导电层、第三导电层、以及粘合层中的每一个的暴露表面上电镀来形成。
(17)一种形成导电层结构的方法,该方法包括:
形成第一导电层;
形成第四导电层,第四导电层隔着绝缘体形成在第一导电层上;
形成粘合层,粘合层形成在第一导电层和第四导电层上;以及
形成第二导电层,第二导电层隔着粘合层与第一导电层耦接的一端部以及隔着粘合层形成在第四导电层上的另一端部,其中,
粘合层具有导电性,粘合层与第一导电层、第二导电层和第四导电层中的每一个之间的粘合性比第一导电层和第二导电层之间的粘合性或者第四导电层和第二导电层之间的粘合性更高,并且
第二导电层包括比粘合层更不易劣化的材料,第二导电层通过在第一导电层、第四导电层、以及粘合层中的每一个的暴露表面上电镀来形成。
在上述(15)至(17)中描述的导电层结构的制造方法中,通过电解电镀形成第二导电层,从而导致在第一导电层、粘合层等的表面上选择性地形成第二导电层。由此,能够消除光刻技术形成掩模的工序和蚀刻技术形成图案的工序,能够减少导电层结构的制造方法中的制造工序。
此外,这允许减少制造过程的数量,从而使得可以提高制造产量。
本申请要求2021年8月10日向日本专利局提交的日本专利申请第2021-130944号的优先权,该申请的全部内容通过引用结合在本申请中。
本领域的技术人员应当理解,根据设计要求和其他因素,可以出现各种修改、组合、子组合和变更,只要它们在所附权利要求或其等效物的范围内。

Claims (14)

1.一种导电层结构,包括:
第一导电层;以及
第二导电层,所述第二导电层隔着粘合层与所述第一导电层电耦接,
所述粘合层具有导电性,所述粘合层与所述第一导电层或所述第二导电层之间的粘合性比所述第一导电层和所述第二导电层之间的粘合性更高,并且
所述第二导电层比所述粘合层更不易劣化,所述第二导电层覆盖所述粘合层的端面和上表面同时覆盖所述第一导电层的一部分。
2.根据权利要求1所述的导电层结构,其中,
所述第二导电层的厚度比所述粘合层具有更大的厚度。
3.根据权利要求1所述的导电层结构,其中,
所述粘合层包括选自Ti、Ni、Al、Pd、Mg、Si、Cu、Ag和TiW中的一种以上的材料。
4.根据权利要求1所述的导电层结构,其中,
所述第一导电层包括选自Au、Al、Cu、Ag、Rh、W、Mo、Ni、Pd、ITO、ITiO、ZnO、以及AuGe中的一种以上的材料。
5.根据权利要求1所述的导电层结构,其中,
所述第二导电层通过电解电镀或无电解电镀形成。
6.根据权利要求5所述的导电层结构,其中,
所述第二导电层包括选自Au、Cu、Ni、Co、Sn、Pt、Ag、Pb、Zn和Pd中的一种以上的材料。
7.根据权利要求1所述的导电层结构,其中,
所述第一导电层、所述粘合层和所述第二导电层构成发光元件。
8.一种导电层结构,包括:
第一导电层;
第三导电层,所述第三导电层隔着粘合层与所述第一导电层电耦接;以及
第二导电层,所述第二导电层与所述第三导电层电耦接,其中,所述粘合层具有导电性,所述粘合层与所述第一导电层或所述第三导电层之间的粘合性比所述第一导电层和第三导电层之间的粘合性更高,并且
所述第二导电层比所述粘合层更不易劣化,所述第二导电层覆盖所述粘合层的端面和上表面同时覆盖所述第一导电层的一部分。
9.根据权利要求8所述的导电层结构,其中,
当从所述粘合层和所述第三导电层的层压方向观看时,所述粘合层和所述第三导电层形成为相同的形状。
10.根据权利要求8所述的导电层结构,其中,
所述第二导电层通过电解电镀或无电解电镀形成。
11.一种导电层结构,包括:
第一导电层;
第四导电层,所述第四导电层隔着绝缘体形成在所述第一导电层上;以及
第二导电层,所述第二导电层具有:隔着粘合层与所述第一导电层耦接的一端部、形成在所述绝缘体上的中间部、以及隔着所述粘合层形成在所述第四导电层上的另一端部,其中,
粘合层具有导电性,所述粘合层与所述第一导电层、所述第二导电层和所述第四导电层中的每一个之间的粘合性比所述第一导电层和所述第二导电层之间的粘合性或者所述第四导电层和所述第二导电层之间的粘合性更高,并且
所述第二导电层比所述粘合层更不易劣化,所述第二导电层覆盖所述粘合层的端面和上表面同时覆盖所述第一导电层的一部分和所述第四导电层的一部分。
12.根据权利要求11所述的导电层结构,其中,
所述第二导电层通过电解电镀或无电解电镀形成。
13.一种发光装置,包括:
发光元件;以及
导电层结构,所述导电层结构与所述发光元件耦接,并且向所述发光元件提供电流,其中,
所述导电层结构包括:
第一导电层;以及
第二导电层,所述第二导电层隔着粘合层与所述第一导电层电耦接,
所述粘合层具有导电性,所述粘合层与所述第一导电层或所述第二导电层之间的粘合性比所述第一导电层和所述第二导电层之间的粘合性更高,并且
所述第二导电层比所述粘合层更不易劣化,所述第二导电层覆盖所述粘合层的端面和上表面同时覆盖所述第一导电层的一部分。
14.根据权利要求13所述的发光装置,其中,
所述发光元件包括表面发射激光器或发光二极管。
CN202280054373.XA 2021-08-10 2022-03-03 导电层结构及发光装置 Pending CN117795792A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-130944 2021-08-10
JP2021130944 2021-08-10
PCT/JP2022/009158 WO2023017629A1 (ja) 2021-08-10 2022-03-03 導電層構造及び発光装置

Publications (1)

Publication Number Publication Date
CN117795792A true CN117795792A (zh) 2024-03-29

Family

ID=85200075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280054373.XA Pending CN117795792A (zh) 2021-08-10 2022-03-03 导电层结构及发光装置

Country Status (6)

Country Link
US (1) US20240348009A1 (zh)
EP (1) EP4379822A1 (zh)
JP (1) JPWO2023017629A1 (zh)
KR (1) KR20240039117A (zh)
CN (1) CN117795792A (zh)
WO (1) WO2023017629A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030062551A1 (en) * 2001-10-02 2003-04-03 Jds Uniphase Corporation Electrode structure including encapsulated adhesion layer
JP4011391B2 (ja) 2002-05-01 2007-11-21 三菱電機株式会社 半導体装置およびその製造方法
JP5098135B2 (ja) * 2004-05-12 2012-12-12 日亜化学工業株式会社 半導体レーザ素子
JP2006294885A (ja) * 2005-04-12 2006-10-26 Ricoh Co Ltd 面発光型半導体レーザ及びその製造方法及び面発光型半導体レーザアレイ
JP6550889B2 (ja) * 2015-04-22 2019-07-31 日亜化学工業株式会社 発光装置及びその製造方法
JP6319371B2 (ja) * 2016-07-21 2018-05-09 日亜化学工業株式会社 半導体発光素子
JP6755449B1 (ja) 2020-02-19 2020-09-16 アビエンジニアリング株式会社 雪崩予防柵

Also Published As

Publication number Publication date
WO2023017629A1 (ja) 2023-02-16
US20240348009A1 (en) 2024-10-17
JPWO2023017629A1 (zh) 2023-02-16
EP4379822A1 (en) 2024-06-05
KR20240039117A (ko) 2024-03-26

Similar Documents

Publication Publication Date Title
KR100876737B1 (ko) 반도체 발광소자 및 그 제조방법
US7285858B2 (en) Semiconductor device and its manufacture method capable of preventing short circuit of electrodes when semiconductor device is mounted on sub-mount substrate
USRE44163E1 (en) Semiconductor light emitting device and method for manufacturing the same
JP4951937B2 (ja) 発光装置
US10910536B2 (en) Light emitting element
JP2017050463A (ja) 面発光型半導体レーザアレイ及び面発光型半導体レーザアレイの製造方法
US9024342B2 (en) Semiconductor light emitting element
US7811842B2 (en) LED array
JP2012138479A (ja) 発光素子およびその製造方法
KR20100047219A (ko) 반도체 발광 소자
JP2017011202A (ja) 発光装置
US20180182922A1 (en) Light-emitting element
US20090206360A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
US10396248B2 (en) Semiconductor light emitting diode
CN117795792A (zh) 导电层结构及发光装置
EP1734623A1 (en) Surface emitting laser integrated with rectification element
JPWO2020026692A1 (ja) 半導体発光装置
US20230335699A1 (en) Light-emitting element, method for manufacturing light-emitting element, and light-emitting device
JP4110416B2 (ja) 面発光型装置及びその製造方法
CN112259573B (zh) 微型发光二极管显示器
JP2013243241A (ja) 半導体発光素子
US12051768B2 (en) Optoelectronic semiconductor component with a current spreading structure containing silver, and optoelectronic device
US20220085244A1 (en) Semiconductor light-emitting element
CN107425099B (zh) 发光元件
CN211350691U (zh) 一种半导体发光元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination