WO2020246215A1 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
WO2020246215A1
WO2020246215A1 PCT/JP2020/019313 JP2020019313W WO2020246215A1 WO 2020246215 A1 WO2020246215 A1 WO 2020246215A1 JP 2020019313 W JP2020019313 W JP 2020019313W WO 2020246215 A1 WO2020246215 A1 WO 2020246215A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metal layer
side electrode
light emitting
semiconductor light
Prior art date
Application number
PCT/JP2020/019313
Other languages
English (en)
French (fr)
Inventor
啓明 政元
満明 大屋
茂生 林
均典 廣木
雅博 粂
学 西川
Original Assignee
ヌヴォトンテクノロジージャパン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヌヴォトンテクノロジージャパン株式会社 filed Critical ヌヴォトンテクノロジージャパン株式会社
Priority to CN202080039798.4A priority Critical patent/CN113939920A/zh
Priority to JP2021524731A priority patent/JP7514828B2/ja
Publication of WO2020246215A1 publication Critical patent/WO2020246215A1/ja
Priority to US17/536,472 priority patent/US20220085244A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • This disclosure relates to a semiconductor light emitting device.
  • LEDs Light Emitting Diodes
  • LEDs Light Emitting Diodes
  • DRL Daytime Running Lights
  • HL Head Lamp
  • the semiconductor light emitting device includes, for example, an active layer (light emitting layer), semiconductor layers on both sides of the active layer, and electrodes.
  • the electrode has an electrode layer that makes ohmic contact with the semiconductor layer, and a wiring layer that is laminated on the electrode layer.
  • the electrodes may be formed to have portions of varying width. In this case, a portion whose width changes is formed in each of the electrode layer and the wiring layer constituting the electrode.
  • the current density of the electrode layer locally increases in the portion where the width of the electrode is narrowed, and electromigration (EM) may occur to deteriorate the electrode layer. ..
  • Patent Document 1 In order to suppress electromigration in a portion where a current density increases, a technique has been proposed in which an electrode layer is divided in a portion where the current density increases and an insulating layer is provided in the portion where the electrode layer is divided.
  • Patent Document 1 can suppress electromigration, there is a problem that the drive voltage increases.
  • the present disclosure has been made to solve such a problem, and an object of the present disclosure is to provide a semiconductor light emitting device capable of suppressing electromigration while suppressing an increase in drive voltage.
  • One aspect of the semiconductor light emitting element includes a semiconductor layer made of a compound semiconductor and an electrode having a feeding portion and an extending portion extending from the feeding portion arranged on the semiconductor layer, and the feeding portion is provided.
  • the width of the portion is larger than the width of the stretched portion
  • the electrode has an electrode layer arranged on the semiconductor layer side and a wiring layer arranged on the electrode layer.
  • the first metal having a first metal layer arranged in the power feeding portion and a second metal layer arranged on the stretched portion side of the first metal layer and directly connected to the first metal layer.
  • the layer and the second metal layer are ohmically connected to the semiconductor layer, the conductivity of the first metal layer is higher than the conductivity of the second metal layer, and the wiring layer is the first metal layer and It is continuously arranged on the second metal layer.
  • FIG. 1 is a diagram showing a configuration of a semiconductor light emitting device according to the first embodiment.
  • FIG. 2A is a diagram showing a step of preparing a substrate in the method for manufacturing a semiconductor light emitting device according to the first embodiment.
  • FIG. 2B is a diagram showing a step of forming a semiconductor laminated structure in the method for manufacturing a semiconductor light emitting device according to the first embodiment.
  • FIG. 2C is a diagram showing a step of etching a semiconductor laminated structure in the method for manufacturing a semiconductor light emitting device according to the first embodiment.
  • FIG. 2D is a diagram showing a step of forming an insulating film in the method for manufacturing a semiconductor light emitting device according to the first embodiment.
  • FIG. 1 is a diagram showing a configuration of a semiconductor light emitting device according to the first embodiment.
  • FIG. 2A is a diagram showing a step of preparing a substrate in the method for manufacturing a semiconductor light emitting device according to the first embodiment.
  • FIG. 2E is a diagram showing a step of forming a p-side electrode in the method for manufacturing a semiconductor light emitting device according to the first embodiment.
  • FIG. 2F is a diagram showing a step of forming a first metal layer and a third metal layer in the n-side electrode layer of the n-side electrode in the method for manufacturing a semiconductor light emitting device according to the first embodiment.
  • FIG. 2G is a diagram showing a step of forming a second metal layer in the n-side electrode layer of the n-side electrode in the method for manufacturing a semiconductor light emitting device according to the first embodiment.
  • FIG. 2H is a diagram showing a step of forming the n-side wiring layer of the n-side electrode in the method for manufacturing a semiconductor light emitting device according to the first embodiment.
  • FIG. 3 is a diagram showing the configuration around the n-side electrode of the semiconductor light emitting device of Comparative Example 1 and the current density of the n-side electrode layer of the n-side electrode in the lateral direction (stretching direction of the stretched portion).
  • FIG. 4 is a diagram showing the configuration around the n-side electrode of the semiconductor light emitting device of Comparative Example 2 and the current density of the n-side electrode layer of the n-side electrode in the lateral direction (stretching direction of the stretched portion).
  • FIG. 3 is a diagram showing the configuration around the n-side electrode of the semiconductor light emitting device of Comparative Example 1 and the current density of the n-side electrode layer of the n-side electrode in the lateral direction (stretching direction of the stretched portion).
  • FIG. 4 is a diagram
  • FIG. 5 is a diagram showing the configuration around the n-side electrode of the semiconductor light emitting device according to the first embodiment and the current density of the n-side electrode layer of the n-side electrode in the lateral direction (stretching direction of the stretched portion).
  • FIG. 6 is a diagram showing a modified example of the n-side electrode layer in the n-side electrode of the semiconductor light emitting device according to the first embodiment.
  • FIG. 7 is a diagram showing another modification of the n-side electrode layer in the n-side electrode of the semiconductor light emitting device according to the first embodiment.
  • FIG. 8 is a diagram showing still another modification of the n-side electrode layer in the n-side electrode of the semiconductor light emitting device according to the first embodiment.
  • FIG. 9 shows the distance in the stretching direction of the stretched portion from the position where the width of the n-side electrode changes (width change position) and the current density in the n-side electrode layer of the n-side electrode of the semiconductor light emitting device according to the first embodiment. It is a figure which shows the relationship with.
  • FIG. 10 is a diagram showing a desired range in which a second metal layer is provided in each of a plurality of variations of the n-side electrode layer of the n-side electrode of the semiconductor light emitting device according to the first embodiment.
  • FIG. 11 is a diagram showing a configuration of a semiconductor light emitting device according to the first modification of the first embodiment.
  • FIG. 12 is a diagram showing another configuration of the semiconductor light emitting device according to the first modification of the first embodiment.
  • FIG. 13 is a diagram showing a configuration of a semiconductor light emitting device according to the second modification of the first embodiment.
  • FIG. 14 is a diagram showing another configuration of the semiconductor light emitting device according to the second modification of the first embodiment.
  • FIG. 15 is a diagram showing a configuration of a semiconductor light emitting device according to a modification 3 of the first embodiment.
  • FIG. 16 is a diagram showing another configuration of the semiconductor light emitting device according to the third modification of the first embodiment.
  • FIG. 17 is a diagram showing still another configuration of the semiconductor light emitting device according to the third modification of the first embodiment.
  • FIG. 18 is a diagram showing a configuration of a semiconductor light emitting device according to a modification 4 of the first embodiment.
  • FIG. 19 is a diagram showing another configuration of the semiconductor light emitting device according to the fourth modification of the first embodiment.
  • FIG. 20 is a diagram showing still another configuration of the semiconductor light emitting device according to the fourth modification of the first embodiment.
  • FIG. 21 is a diagram showing a configuration of a semiconductor light emitting device according to a modification 5 of the first embodiment.
  • FIG. 22 is a diagram showing a configuration of a semiconductor light emitting device according to the second embodiment.
  • FIG. 23 is a diagram showing the configuration of the semiconductor light emitting device according to the first modification of the second embodiment.
  • FIG. 24 is a diagram showing the configuration of the semiconductor light emitting device according to the second modification of the second embodiment.
  • FIG. 25 is a diagram showing another configuration of the semiconductor light emitting device according to the second modification of the second embodiment.
  • FIG. 26 is a diagram showing still another configuration of the semiconductor light emitting device according to the second modification of the second embodiment.
  • FIG. 27 is a diagram showing the configuration of the semiconductor light emitting device according to
  • each figure is a schematic view and is not necessarily exactly illustrated. Therefore, the scales and the like do not always match in each figure.
  • substantially the same configuration is designated by the same reference numerals, and duplicate description will be omitted or simplified.
  • FIG. 1 is a plan view of the semiconductor light emitting device 1 according to the first embodiment, and (b) is a vertical sectional view of the semiconductor light emitting device 1 on the line AA of (a). , (C) are horizontal sectional views of the semiconductor light emitting device 1 on the line BB of (b).
  • the plan view of (a) is also hatched for convenience. This also applies to the following drawings.
  • the semiconductor light emitting device 1 has a semiconductor laminated structure 10 and an n-side electrode 20 and a p-side electrode 30 provided in the semiconductor laminated structure 10.
  • the semiconductor light emitting device 1 is a light emitting diode (LED) chip having a single-sided electrode structure in which both the n-side electrode 20 and the p-side electrode 30 are formed on one side.
  • LED light emitting diode
  • the semiconductor laminated structure 10 has a substrate 11, an n-type semiconductor layer 12 (first conductive semiconductor layer), an active layer 13 serving as a light emitting layer, and a p-type semiconductor layer 14 (second conductive semiconductor layer). ..
  • the n-type semiconductor layer 12, the active layer 13, and the p-type semiconductor layer 14 are semiconductor laminates formed on the substrate 11. Specifically, the n-type semiconductor layer 12, the active layer 13, and the p-type semiconductor layer 14 are laminated on the substrate 11 in this order.
  • the n-type semiconductor layer 12, the active layer 13, and the p-type semiconductor layer 14 are made of a compound semiconductor.
  • the n-type semiconductor layer 12, the active layer 13, and the p-type semiconductor layer 14 are composed of a group III-V compound semiconductor such as GaN.
  • the n-side electrode 20 is the first electrode and is arranged on the n-type semiconductor layer 12. Specifically, the n-side electrode 20 is formed in an exposed region in which the n-type semiconductor layer 12 is partially exposed by removing a part of the p-type semiconductor layer 14 and the active layer 13. On the other hand, the p-side electrode 30 is the second electrode and is arranged on the p-type semiconductor layer 14.
  • the insulating film 40 is formed on the semiconductor laminated structure 10.
  • the n-side electrode 20 is formed on the n-type semiconductor layer 12 exposed from the opening of the insulating film 40
  • the p-side electrode 30 is formed on the p-type semiconductor layer 14 exposed from the opening of the insulating film 40. Is formed in.
  • the insulating film 40 is, for example, an oxide film made of SiO 2 or the like.
  • the n-side electrode 20 has an n-side electrode layer 21 arranged on the n-type semiconductor layer 12 side and an n-side wiring layer 22 arranged on the n-side electrode layer 21.
  • the n-side electrode layer 21 is laminated on the n-type semiconductor layer 12, and the n-side wiring layer 22 is laminated on the n-side electrode layer 21.
  • the n-type semiconductor layer 12 and the n-side electrode layer 21 are in contact with each other, and the n-side electrode layer 21 and the n-side wiring layer 22 are in contact with each other.
  • the n-side electrode layer 21 and the n-side wiring layer 22 have the same shape in top view.
  • the n-side electrode 20 has a feeding portion E1 and an extending portion E2 extending from the feeding portion E1.
  • the power feeding unit E1 is a portion to which the power feeding terminal 100 is connected at the n-side electrode 20. That is, electrons are supplied to the power feeding unit E1.
  • the power supply terminal 100 is, for example, a bump or a wire.
  • the stretching section E2 distributes the electrons fed to the feeding section E1 to the n-type semiconductor layer 12.
  • the width of the feeding portion E1 is larger than the width of the stretched portion E2 in the direction orthogonal to the stretching direction of the stretched portion E2. That is, the width of the stretched portion E2 is smaller than the width of the feeding portion E1. Therefore, the n-side electrode 20 has a portion where the width changes. That is, each of the n-side electrode layer 21 and the n-side wiring layer 22 has a portion whose width changes.
  • the n-side electrode layer 21 has a first metal layer 21a arranged on the feeding portion E1 and a second metal layer 21b arranged on the stretched portion E2 side of the first metal layer 21a.
  • the second metal layer 21b is directly connected to the first metal layer 21a.
  • the first metal layer 21a and the second metal layer 21b are made of a metal material.
  • the n-side electrode layer 21 further has a third metal layer 21c in the stretched portion E2.
  • the third metal layer 21c is made of a metal material.
  • the third metal layer 21c is located on the side opposite to the first metal layer 21a side of the second metal layer 21b. Therefore, the second metal layer 21b is located between the first metal layer 21a and the third metal layer 21c in the stretching direction of the stretched portion E2. That is, the n-side electrode layer 21 is divided into a first metal layer 21a and a third metal layer 21c in the stretching direction of the stretched portion E2, and the second metal layer 21b is provided in the divided portion. ing.
  • the third metal layer 21c is directly connected to the second metal layer 21b.
  • the second metal layer 21b is arranged at least near a position where the width of the n-side electrode layer 21 changes with respect to the stretching direction of the stretched portion E2.
  • the second metal layer 21b straddles the position where the width of the n-side electrode layer 21 changes. That is, the second metal layer 21b is formed on both the feeding portion E1 and the extending portion E2.
  • Each of the first metal layer 21a, the second metal layer 21b, and the third metal layer 21c is in contact with the n-type semiconductor layer 12. Specifically, the first metal layer 21a, the second metal layer 21b, and the third metal layer 21c are ohmic-connected to the n-type semiconductor layer 12.
  • the conductivity of the first metal layer 21a is higher than the conductivity of the second metal layer 21b. Further, the conductivity of the third metal layer 21c is higher than the conductivity of the second metal layer 21b. Further, the first metal layer 21a, the second metal layer 21b, and the third metal layer 21c are preferably made of a metal material having light reflectivity in order to reflect the light generated in the active layer 13. In the present embodiment, the first metal layer 21a and the third metal layer 21c are made of the same material.
  • the first metal layer 21a and the third metal layer 21c can be made of, for example, aluminum (Al) or an alloy containing aluminum. In the present embodiment, the first metal layer 21a and the third metal layer 21c are made of aluminum.
  • the second metal layer 21b which has a lower conductivity than the first metal layer 21a and the third metal layer 21c, is, for example, at least one metal selected from titanium (Ti), tungsten (W), and chromium (Cr). It can be composed of a material or an alloy containing at least one of these metallic materials. In the present embodiment, the second metal layer 21b is made of titanium.
  • the n-side wiring layer 22 laminated on the n-side electrode layer 21 is continuously arranged on the first metal layer 21a, the second metal layer 21b, and the third metal layer 21c of the n-side electrode layer 21. Has been done. That is, the n-side wiring layer 22 is continuously formed over the feeding portion E1 and the extending portion E2.
  • the power supply terminal 100 is connected to the portion of the n-side wiring layer 22 corresponding to the power supply unit E1.
  • a current flows from the feeding portion E1 of the n-side electrode 20 to the extending portion E2, and the entire area of the feeding portion E1 and the extending portion E2 of the n-side electrode 20 Power is distributed.
  • the n-side wiring layer 22 is made of a metal material.
  • the wiring resistance value of the n-side wiring layer 22 is preferably smaller than the wiring resistance value of the n-side electrode layer 21. That is, the n-side wiring layer 22 is made of a metal material having a wiring resistance value lower than the average wiring resistance value of the n-side electrode layer 21 composed of the first metal layer 21a, the second metal layer 21b, and the third metal layer 21c. It should be configured.
  • the wiring resistance value of the n-side wiring layer 22 is preferably smaller than the wiring resistance value (average wiring resistance value) of the n-side electrode layer 21 in the stretched portion E2.
  • the n-side wiring layer 22 is made of, for example, at least one metal material selected from copper (Cu), silver (Ag), and gold (Au), or an alloy containing at least one of these metal materials. can do.
  • the p-side electrode 30 has a p-side electrode layer 31 arranged on the p-type semiconductor layer 14 side and a p-side wiring layer 32 arranged on the p-side electrode layer 31.
  • the p-side electrode 30 is a p-side diffusion barrier layer in order to suppress mutual diffusion between the metal material constituting the p-side electrode layer 31 and the metal material constituting the p-side wiring layer 32. It has 33.
  • the p-side diffusion barrier layer 33 is arranged between the p-side electrode layer 31 and the p-side wiring layer 32.
  • the p-side electrode layer 31 is laminated on the p-type semiconductor layer 14, the p-side diffusion barrier layer 33 is laminated on the p-side electrode layer 31, and the p-side wiring layer 32 is on the p-side. It is laminated on the diffusion barrier layer 33.
  • the p-side electrode layer 31, the p-side diffusion barrier layer 33, and the p-side wiring layer 32 have the same shape when viewed from above.
  • the p-side electrode layer 31 is in contact with the p-type semiconductor layer 14. Specifically, the p-side electrode layer 31 is ohmic-connected to the p-type semiconductor layer 14.
  • the p-side electrode layer 31 and the p-side wiring layer 32 are made of a metal material.
  • the p-side electrode layer 31 is preferably made of a metal material having light reflectivity in order to reflect the light generated in the active layer 13.
  • the p-side electrode layer 31 is made of, for example, at least one metal material selected from aluminum (Al), silver (Ag), and rhodium (Rh), or an alloy containing at least one of these metal materials. can do.
  • the p-side electrode layer 31 is made of silver.
  • the p-side wiring layer 32 is made of, for example, gold (Au), and the p-side diffusion barrier layer 33 is made of, for example, titanium (Ti).
  • the semiconductor light emitting device 1 configured in this way, light is generated in the active layer 13 by applying a predetermined driving voltage to the n-side electrode 20 and the p-side electrode 30.
  • the light generated by the active layer 13 is taken out not from the p-side electrode 30 side but from the substrate 11 side. That is, the light extraction direction of the semiconductor light emitting device 1 is the downward direction of the paper surface of FIG.
  • FIGS. 2A to 2H are diagrams for explaining the manufacturing method of the semiconductor light emitting device 1 according to the first embodiment.
  • the substrate 11 is prepared.
  • a wafer made of GaN GaN substrate
  • the n-type semiconductor layer 12, the active layer 13, and the p-type semiconductor layer 14 are sequentially laminated on the substrate 11 by the organic metal vapor phase epitaxial growth method (MOVPE method). As a result, the semiconductor laminated structure 10 is formed.
  • MOVPE method organic metal vapor phase epitaxial growth method
  • the n-type semiconductor layer 12 is an n-type nitride semiconductor layer (for example, a GaN layer)
  • the active layer 13 is a nitride semiconductor light emitting layer
  • the p-type semiconductor layer 14 is a p-type nitride. It is a physical semiconductor layer.
  • the nitride semiconductor light emitting layer constituting the active layer 13 contains at least Ga and N, and if necessary, contains an appropriate amount of In to obtain a desired emission wavelength.
  • the active layer 13 is an InGaN layer, and the In composition ratio is set so that the emission peak wavelength is 450 nm.
  • the n-type semiconductor layer is formed by removing a part of the p-type semiconductor layer 14, the active layer 13, and the n-type semiconductor layer 12 by dry etching with respect to the semiconductor laminated structure 10. A part of 12 is exposed from the p-type semiconductor layer 14 and the active layer 13. As a result, an exposed region can be formed in a part of the n-type semiconductor layer 12.
  • the insulating film 40 is formed on the entire upper surface of the semiconductor laminated structure 10 including the exposed region of the n-type semiconductor layer 12.
  • an oxide film made of SiO 2 is formed as the insulating film 40.
  • a resist is applied on the insulating film 40, an opening is formed in the resist at a position corresponding to the p-type semiconductor layer 14 by photolithography, and an insulating film in the resist opening is formed by etching with fluoroacid. 40 is removed. As a result, the p-type semiconductor layer 14 is exposed.
  • the p-side electrode 30 is formed in the exposed region of the p-type semiconductor layer 14. Specifically, using the EB vapor deposition method, metal films to be the p-side electrode layer 31, the p-side diffusion barrier layer 33, and the p-side wiring layer 32 are sequentially formed to form a metal laminated film, and the registry foot-off method is performed. By removing the resist and the excess metal laminated film, the p-side electrode 30 is formed in the exposed region of the p-type semiconductor layer 14 from which the insulating film 40 has been removed. As a result, the p-side electrode having a laminated structure of the p-side electrode layer 31, the p-side diffusion barrier layer 33, and the p-side wiring layer 32 can be formed.
  • the Ag layer (film thickness 0.2 ⁇ m) serving as the p-side electrode layer 31 and the Ti layer (film) serving as the p-side diffusion barrier layer 33 are directed away from the side closer to the p-type semiconductor layer 14.
  • a thickness of 0.7 ⁇ m) and an Au layer (thickness: 1.0 ⁇ m) to be the p-side wiring layer 32 were formed in order.
  • the method for forming the metal film to be the p-side electrode layer 31, the p-side diffusion barrier layer 33, and the p-side wiring layer 32 is not limited to the EB vapor deposition method, and may be a sputtering method.
  • the p-side electrode 30 may be formed so as to be separated from the insulating film 40. That is, the p-side electrode layer 31 and the insulating film 40 may be separated from each other. In this case, the p-type semiconductor layer 14 is exposed from between the p-side electrode 30 and the insulating film 40.
  • a resist is applied so as to cover the whole, an opening is formed in the resist at a position corresponding to the n-type semiconductor layer 12 by photolithography, and an insulating film 40 in the opening of the resist is formed by etching with fluoroacid. To remove. As a result, the n-type semiconductor layer 12 is exposed.
  • the first metal layer 21a and the third metal layer 21c are formed in a part of the exposed region of the n-type semiconductor layer 12.
  • the EB vapor deposition method is used to form a first metal film to be the first metal layer 21a and the third metal layer 21c, and the resist and the excess first metal film are removed by the registry foot-off method.
  • the separated first metal layer 21a and the third metal layer 21c are formed in the exposed region of the n-type semiconductor layer 12 from which the insulating film 40 has been removed.
  • the first metal layer 21a and the third metal layer 21c made of the same material are formed so as to be in contact with the n-type semiconductor layer 12. In the portion where the first metal film is removed, the first metal layer 21a and the third metal layer 21c are not formed, and the n-type semiconductor layer 12 is exposed again.
  • the first metal layer 21a and the third metal layer 21c directly laminated on the n-type semiconductor layer 12 function as an ohmic contact layer with respect to the n-type semiconductor layer 12 and also function as a light-reflecting reflective layer. It is preferable that it is composed of a metal material containing the above. In the present embodiment, an Al layer (thickness 0.3 ⁇ m) is formed as the first metal layer 21a and the third metal layer 21c.
  • the method for forming the first metal film to be the first metal layer 21a and the third metal layer 21c is not limited to the EB vapor deposition method, and may be a sputtering method.
  • first metal layer 21a and the third metal layer 21c may be formed so as to be separated from the insulating film 40. That is, each of the first metal layer 21a and the third metal layer 21c and the insulating film 40 may be separated from each other. In this case, the n-type semiconductor layer 12 is exposed from between each of the first metal layer 21a and the third metal layer 21c and the insulating film 40.
  • the second metal layer 21b is formed in the exposed region of the n-type semiconductor layer 12 between the first metal layer 21a and the third metal layer 21c. Specifically, a resist is applied so as to cover the entire surface, an opening is formed in the resist at a position corresponding to the second metal layer 21b by photolithography, and the second metal layer 21b is formed by using the EB vapor deposition method. The second metal film is formed, and the resist and the excess second metal film are removed by the registry lithography method to form the second metal layer 21b in the exposed region where the n-type semiconductor layer 12 is exposed. As a result, the second metal layer 21b is formed so as to be embedded between the first metal layer 21a and the third metal layer 21c and in contact with the n-type semiconductor layer 12.
  • the second metal layer 21b directly laminated on the n-type semiconductor layer 12 functions as an ohmic contact layer for the n-type semiconductor layer 12 and also functions as a reflective layer that reflects light.
  • the second metal layer 21b is made of a metal material having higher electromigration resistance than the first metal layer 21a and the third metal layer 21c and having a lower conductivity than the first metal layer 21a and the third metal layer 21c. It should be configured. Therefore, for example, Ti, W, Cr and the like can be used as the metal material constituting the second metal layer 21b. In the present embodiment, a Ti layer (thickness 0.3 ⁇ m) is formed as the second metal layer 21b.
  • the method for forming the second metal film to be the second metal layer 21b is not limited to the EB vapor deposition method, and may be a sputtering method.
  • the second metal layer 21b By forming the second metal layer 21b between the first metal layer 21a and the third metal layer 21c in this way, the first metal layer 21a, the second metal layer 21b, and the third metal layer 21c are formed.
  • the n-side electrode layer 21 can be formed.
  • the n-side wiring layer 22 is formed on the n-side electrode layer 21. Specifically, a resist is applied so as to cover the entire surface, an opening is formed in the resist at a position corresponding to the n-side electrode layer 21 by photolithography, and the n-side wiring layer 22 is formed by using the EB vapor deposition method.
  • the n-side wiring layer 22 is formed on the n-side electrode layer 21 by forming a film of the third metal film and removing the resist and the excess third metal film by the registry lithography method. That is, the n-side wiring layer 22 is formed on the first metal layer 21a, the second metal layer 21b, and the third metal layer 21c over the first metal layer 21a, the second metal layer 21b, and the third metal layer 21c. ..
  • the n-side wiring layer 22 laminated on the n-side electrode layer 21 is made of a metal material having higher electromigration resistance than the n-side electrode layer 21 and a lower average wiring resistance value than the n-side electrode layer 21. It is good to have. Therefore, for example, Au, Cu, Ag, etc. can be used as the metal material constituting the n-side wiring layer 22. In the present embodiment, an Au layer (thickness 1.0 ⁇ m) is formed as the n-side wiring layer 22.
  • the method for forming the third metal film to be the n-side wiring layer 22 is not limited to the EB vapor deposition method, and may be a sputtering method.
  • the n-side electrode 20 By forming the n-side wiring layer 22 on the n-side electrode layer 21 in this way, the n-side electrode 20 having a laminated structure of the n-side electrode layer 21 and the n-side wiring layer 22 can be formed.
  • the semiconductor light emitting device 1 according to the present embodiment shown in FIG. 1 can be manufactured.
  • FIG. 3A is a vertical cross-sectional view showing the configuration around the n-side electrode 20X of the semiconductor light emitting element 1X of Comparative Example 1, and FIG. 3B is BB of FIG. 3A. It is a horizontal sectional view of the n-side electrode layer 21X of the same n-side electrode 20X in the line, and FIG. 3 (c) shows the n-side electrode layer 21X of the same n-side electrode 20X in the lateral direction (stretching direction of the stretched portion). It is a figure which shows the current density.
  • FIG. 4A is a vertical cross-sectional view showing the configuration around the n-side electrode 20Y of the semiconductor light emitting element 1Y of Comparative Example 2, and FIG. 4B is BB of FIG. 4A. It is a horizontal sectional view of the n-side electrode layer 21Y of the same n-side electrode 20Y in the line, and FIG. It is a figure which shows the current density.
  • FIG. 5A is a vertical cross-sectional view showing the configuration around the n-side electrode 20 of the semiconductor light emitting element 1 according to the first embodiment
  • FIG. 5B is FIG. 5B. It is a horizontal sectional view of the n-side electrode layer 21 of the n-side electrode 20 in line B
  • FIG. 5 (c) is the n-side electrode layer of the n-side electrode 20 in the lateral direction (the stretching direction of the stretched portion). It is a figure which shows the current density of 21.
  • FIG. 3A, FIG. 4A, and FIG. 5A indicate the flow of electrons.
  • the n-side electrode 20X in the semiconductor light emitting device 1X of Comparative Example 1 is an n-side electrode layer formed on the n-type semiconductor layer 12 on the substrate 11. It has 21X and an n-side wiring layer 22X formed on the n-side electrode layer 21X.
  • the n-side electrode 20X is formed so as to have a portion where the width changes. Specifically, the n-side electrode 20X has a feeding portion E1 and an extending portion E2 extending from the feeding portion E1 and having a width smaller than that of the feeding portion E1. That is, the n-side electrode 20X (n-side electrode layer 21X and n-side wiring layer 22X) has a portion whose width changes.
  • the current density of the n-side electrode layer 21X is local in the portion where the width of the n-side electrode 20X changes. It may increase to exceed the critical value of electromigration (EM). As a result, electromigration may occur in the portion of the n-side electrode 20X where the width changes, and the n-side electrode layer 21X may deteriorate.
  • EM electromigration
  • the n-side electrode 20Y in the semiconductor light emitting device 1Y of Comparative Example 2 is an n-type semiconductor on the substrate 11 like the semiconductor light emitting device 1X of Comparative Example 1. It has an n-side electrode layer 21Y formed on the layer 12 and an n-side wiring layer 22Y formed on the n-side electrode layer 21Y.
  • the width of the n-side electrode 20Y is changed as in the semiconductor light emitting device 1X of Comparative Example 1.
  • the n-side electrode 20Y has a feeding portion E1 and an extending portion E2 extending from the feeding portion E1 and having a width smaller than that of the feeding portion E1. That is, the n-side electrode 20Y (n-side electrode layer 21Y and n-side wiring layer 22Y) has a portion whose width changes.
  • the n side electrode layer 21Y is divided at the portion where the width of the n side electrode 20Y changes, and the n side electrode is divided.
  • An insulating layer 50Y is provided at a portion where the layer 21Y is divided. That is, the n-side electrode 20Y has two separated n-side electrode layers 21Y and an insulating layer 50Y embedded between the two n-side electrode layers 21Y.
  • the current density of the n-side electrode layer 21Y at the portion where the insulating layer 50Y is provided. Can be zero. Therefore, it is possible to suppress the occurrence of electromigration in the portion where the width of the n-side electrode 20Y changes.
  • the n-side electrode 20 has an n-side electrode layer 21 and an n-side electrode layer 21. It has an n-side wiring layer 22 arranged on the top, and the n-side electrode layer 21 has a first metal layer 21a arranged on the feeding portion E1 and an extension portion E2 side of the first metal layer 21a. It has a second metal layer 21b which is arranged in and has a lower conductivity than the first metal layer 21a.
  • n-side electrode 20 configured in this way, as shown in FIG. 5A, a part of the lateral current flowing through the n-side electrode layer 21 at the portion where the second metal layer 21b is provided. Can be bypassed by the n-side wiring layer 22. As a result, as shown in FIG. 5C, the lateral current density of the n-side electrode layer 21 can be reduced at the portion where the second metal layer 21b is provided. Therefore, in the portion where the width of the n-side electrode 20 changes, the portion where the current density exceeds the critical value of electromigration can be eliminated. Further, by using the second metal layer 21b having conductivity instead of the insulating layer, a portion where the current density becomes zero does not occur in the n-side electrode layer 21.
  • the ohmic contact area between the n-side electrode 20 and the n-type semiconductor layer 12 is made larger than that of the semiconductor light emitting device 1Y of Comparative Example 2 shown in FIG. be able to. Therefore, it is possible to suppress an increase in the drive voltage.
  • the semiconductor light emitting device 1 As described above, according to the semiconductor light emitting device 1 according to the present embodiment, even if the n-side electrode 20 is provided with a portion where the width changes, electromigration can be suppressed while suppressing an increase in the drive voltage. ..
  • the first metal layer 21a and the third metal layer 21c are formed of aluminum having a high light reflectance, and the reflectance is not high only in the portion where the current density is high.
  • the second metal layer 21b is formed by the above.
  • the wiring resistance value of the n-side wiring layer 22 in the stretched portion E2 of the n-side electrode 20 is the wiring resistance value (average) of the n-side electrode layer 21 in the stretched portion E2. It is smaller than the wiring resistance value).
  • the electrons supplied to the n-side electrode 20 from the feeding portion E1 toward the extending portion E2 are the n-side electrode layer 21. It becomes easier to flow to the n-side wiring layer 22 than this. That is, the amount of current bypass to the n-side wiring layer 22 can be increased. Therefore, electromigration can be suppressed more effectively.
  • the position where the width of the n-side electrode 20 changes is clear, as shown in FIG.
  • the position where the width of the n-side electrode 20 changes is the width L of the n-side electrode layer 21 with respect to the position x in the direction from the feeding portion E1 to the extending portion E2. This is the position where the differential value (dL / dx) of is minimized.
  • the differential value of the width L of the n-side electrode layer 21 with respect to the position x in the direction from the feeding portion E1 to the stretching portion E2 is minimized. It is preferable that the region is arranged in a region including a position or a region including a position where the differential values are discontinuous.
  • the maximum width W 21b of the second metal layer 21b is equal to or less than the maximum width W E1 of the feeding portion E1 and larger than the maximum width W E2 of the extending portion E2. It is good to have.
  • the maximum width W 21b of the second metal layer 21b is equal to or less than the maximum width W E2 of the stretched portion E2 and smaller than the maximum width W E1 of the feeding portion E1. It is good to have.
  • the second metal layer 21b when the second metal layer 21b is arranged from a position immediately near the stretched portion E2 side of the width change position (for example, a distance within 10 ⁇ m from the width change position) to the stretched portion E2 side without including the width change position. Regardless of the area, the n-side electrode 20 could not reduce the lateral current density near the width change position to a desired value. Further, at a position opposite to the stretching direction from the width change position, even if the second metal layer 21b is not arranged, the width of the n-side electrode 20 becomes wider and the current density decreases, so that the current density decreases from the width change position. However, it is not necessary to arrange the second metal layer 21b farther than the position in the stretching direction.
  • FIG. 9 is a graph showing the maximum current density of the n-side electrode at each measurement position of the stretched portion E2 when the 0.5 mm square semiconductor light emitting device 1 is driven by 1A.
  • the n-side electrode is arranged along the outer circumference of the semiconductor light emitting device 1, and the stretched portion E2 is directed from the power feeding unit E1 toward the center of the semiconductor light emitting device 1. It is arranged so as to extend.
  • the n-side electrode was made of aluminum having a film thickness of 1.2 ⁇ m, the width of the stretched portion E2 was 50 ⁇ m, and the measurement position in the stretched portion E2 was changed to obtain the maximum current density at each point. As shown in FIG.
  • the maximum current density in the lateral direction from the width changed position to a distance of 100 ⁇ m, the value electromigration of aluminum is that there may occur (1 ⁇ 10 5 [A / cm 2]) Was exceeded. Therefore, by arranging the second metal layer 21b made of titanium from the width change position to the position 100 ⁇ m with respect to the stretching direction, the maximum current density in the lateral direction can be set to be equal to or less than the value at which electromigration occurs. In actual use, the maximum current density may be limited to a range in which electromigration does not occur. Therefore, depending on conditions such as the configuration of the semiconductor light emitting element 1, the material constituting the n-side electrode 20, and the width of the stretched portion E2. , The arrangement range of the second metal layer 21b may be appropriately set.
  • the definition of the width change position is defined as the n-side electrode layer with respect to the position x in the direction from the feeding portion E1 to the extending portion E2.
  • the width of the stretched portion E2 is constant, the current density is highest in the region of the constant width closest to the feeding portion E1 side. Therefore, the current density peak value in the lateral direction can be reduced by providing the second metal layer 21b in the region including the portion where the current density on the stretched portion E2 side is higher than the width change position based on the differentiation.
  • the second metal layer 21b it is not always necessary to arrange the second metal layer 21b at the width change position as in the case where the width of the n-side electrode 20 changes discontinuously. Further, at the width change position, the electrode width is wider than the position where the maximum current density is generated, and the current density is lowered due to the effect of widening the electrode width. Therefore, at the position opposite to the stretching direction from the width change position, It is not necessary to arrange the second metal layer 21b farther than the position in the stretching direction than the width change position. In actual use, the maximum current density may be limited to a range in which electromigration does not occur. Therefore, depending on conditions such as the configuration of the semiconductor light emitting element 1, the material constituting the n-side electrode 20, the width of the stretched portion E2, and the like. The arrangement range of the two metal layers 21b may be appropriately set.
  • the second metal layer 21b is arranged within 100 ⁇ m from the width change position in the stretching direction.
  • the second metal layer 21b may be provided over both the feeding portion E1 and the extending portion E2.
  • the second metal layer 21b is provided up to a region exceeding 100 ⁇ m in the stretching direction with reference to the position x 0 at which the width of the n-side electrode layer 21 changes.
  • it may be provided only in a region within 100 ⁇ m in the stretching direction with reference to the position x 0 at which the width of the n-side electrode layer 21 changes.
  • the second metal layer 21b may be provided only on the stretched portion E2.
  • the second metal layer 21b is provided only in a region within 100 ⁇ m in the stretching direction with reference to the position x 0 at which the width of the n-side electrode layer 21 changes.
  • the n-side electrode layer 21 may be provided in a region exceeding 100 ⁇ m in the stretching direction with reference to the position x 0 at which the width of the n-side electrode layer 21 changes.
  • FIG. 11 is a plan view of the semiconductor light emitting device 1A according to the first modification of the first embodiment, and (b) is the vertical view of the semiconductor light emitting device 1A on the line AA of (a). It is a cross-sectional view, (c) is a horizontal cross-sectional view of the semiconductor light emitting device 1A in line BB of (b).
  • the semiconductor light emitting device 1A according to the present modification has a different configuration of the n-side electrode 20A from the semiconductor light emitting device 1 according to the first embodiment.
  • the n-side electrode 20A of the semiconductor light-emitting element 1A according to the present modification is the n-side of the semiconductor light-emitting element 1 according to the first embodiment. Similar to the electrode 20, it has an n-side electrode layer 21A and an n-side wiring layer 22A, but the n-side electrode layer 21A of the n-side electrode 20A in the semiconductor light emitting element 1A according to this modification is the first metal layer 21a. In addition to the second metal layer 21b and the third metal layer 21c, it has a fourth metal layer 21d and a fifth metal layer 21e.
  • the n-side electrode 20A has a feeding portion E1 and a stretched portion E2, and the fourth metal layer 21d is on the second metal layer 21b side of the third metal layer 21c in the stretched portion E2. It is located on the opposite side of.
  • the fourth metal layer 21d is directly connected to the third metal layer 21c.
  • the fourth metal layer 21d is made of the same material as the second metal layer 21b. Specifically, the fourth metal layer 21d is made of titanium, like the second metal layer 21b.
  • the fifth metal layer 21e is located on the stretched portion E2 on the side opposite to the third metal layer 21c side of the fourth metal layer 21d.
  • the fifth metal layer 21e is directly connected to the fourth metal layer 21d.
  • the fifth metal layer 21e is made of the same material as the first metal layer 21a.
  • the fifth metal layer 21e is made of aluminum, like the first metal layer 21a and the third metal layer 21c.
  • the fourth metal layer 21d and the fifth metal layer 21e are in contact with the n-type semiconductor layer 12 in the same manner as the first metal layer 21a, the second metal layer 21b, and the third metal layer 21c. Specifically, the fourth metal layer 21d and the fifth metal layer 21e are ohmic-connected to the n-type semiconductor layer 12.
  • n-side electrode 20A in this modification a plurality of positions where the width changes (width change positions) are provided. Therefore, a plurality of width change positions are provided in each of the n-side electrode layer 21A and the n-side wiring layer 22A.
  • the boundary portion between the feeding portion E1 and the extending portion E2 is at the width change position as in the n-side electrode 20 in the first embodiment.
  • a width change position is provided in a part of the stretched portion E2. That is, the width of the n-side electrode 20A in this modification changes in two stages, and the n-side electrode 20A has two width change positions.
  • the width of the stretched portion E2 of the n-side electrode 20A is changed so that the width becomes narrower in a stepped manner toward the tip of the stretched portion E2 in the stretching direction.
  • the fourth metal layer 21d of the n-side electrode layer 21A is provided in the vicinity of the width change position of the stretched portion E2.
  • the n side electrode 20A is above the n side electrode layer 21A and the n side electrode layer 21A, similarly to the semiconductor light emitting element 1 according to the first embodiment.
  • the n-side electrode layer 21A is arranged on the first metal layer 21a arranged on the feeding portion E1 and on the stretched portion E2 side of the first metal layer 21a. It also has a second metal layer 21b that has a lower conductivity than the first metal layer 21a.
  • n-side electrode 20A is provided with a portion where the width changes, electromigration can be suppressed while suppressing an increase in the drive voltage. In addition, it is possible to suppress a decrease in light extraction efficiency.
  • the n-side electrode 20A in the semiconductor light emitting device 1A has a plurality of width change positions with respect to the current path direction, and each of the plurality of width change positions in the n-side electrode layer 21A has.
  • a metal layer having a lower conductivity than that of the first metal layer 21a is provided.
  • a second metal layer 21b is provided at one of the two width change positions of the n-side electrode layer 21A, and a fourth metal layer 21d is provided at the other of the two width change positions of the n-side electrode layer 21A. It is provided.
  • the stretched portion E2 of the n-side electrode 20A in this modification is provided with a portion whose width changes as a portion where the current density of the n-side electrode layer 21A increases, and the stretched portion E2 of the n-side electrode layer 21A.
  • the fourth metal layer 21d is provided in the portion where the width changes, but the present invention is not limited to this.
  • the portion of the n-side electrode layer 21A where the current density increases may be a bent portion provided in the stretched portion E2 of the n-side electrode 20A. At the bent portion, the electric lines of force become dense and the current density becomes high.
  • the fourth metal layer 21d may be provided in the vicinity of the bent portion.
  • the width change position was present in a part of the stretched portion E2 of the n-side electrode layer 21A of the n-side electrode 20A, but the width change position is not limited to this, and FIG. As shown, the width change position may not exist in the stretched portion E2 of the n-side electrode layer 21A.
  • FIG. 13 (a) is a plan view of the semiconductor light emitting device 1B according to the second modification of the first embodiment, and (b) is the vertical view of the semiconductor light emitting device 1B on the line AA of (a). It is a cross-sectional view, (c) is a horizontal cross-sectional view of the semiconductor light emitting device 1B in line BB of (b).
  • the semiconductor light emitting device 1B according to the present modification has a different shape of the n-side electrode 20B from the semiconductor light emitting device 1 according to the first embodiment.
  • the stretched portion E2 of the n-side electrode 20B in this modified example has a width smaller than the width of the feeding portion E1 side on the side opposite to the feeding portion E1 side. Has a part. Therefore, each of the n-side electrode layer 21B and the n-side wiring layer 22B in the stretched portion E2 has a portion smaller than the width of the feeding portion E1 side on the side opposite to the feeding portion E1 side.
  • the stretched portion E2 of the n-side electrode 20B has a shape in which the width gradually narrows toward the tip of the stretched portion E2 in the stretching direction.
  • the stretched portion E2 of the n-side electrode 20B has a tapered shape that tapers toward the tip of the stretched portion E2 in the stretching direction. Therefore, each of the n-side electrode layer 21B and the n-side wiring layer 22B has a tapered shape that tapers toward the tip of the stretched portion E2 in the stretching direction. More specifically, in the n-side electrode layer 21B, the stretched portion E2 of the second metal layer 21b and the third metal layer 21c have a substantially isosceles triangular taper shape.
  • the n-side electrode 20B is arranged on the n-side electrode layer 21B and the n-side electrode layer 21B, similarly to the semiconductor light emitting element 1 according to the first embodiment.
  • the n-side wiring layer 22B is provided, and the n-side electrode layer 21B is arranged on the first metal layer 21a arranged in the feeding portion E1 and on the extending portion E2 side of the first metal layer 21a. It has a second metal layer 21b having a lower conductivity than the first metal layer 21a.
  • n-side electrode 20B is provided with a portion where the width changes, electromigration can be suppressed while suppressing an increase in the drive voltage. In addition, it is possible to suppress a decrease in light extraction efficiency.
  • the stretched portion E2 of the n-side electrode 20B has a portion smaller than the width of the feeding portion E1 side on the side opposite to the feeding portion E1 side.
  • the area of the n-side electrode 20B can be reduced, so that the area of the p-side electrode 30 (that is, the light emitting area) can be increased.
  • the light output of the semiconductor light emitting device 1B can be improved.
  • the width of the stretched portion E2 opposite to the feeding portion E1 side (tip side) is set as in this modification. Even if it is made smaller, the current density does not become so large, so that the occurrence of electromigration can be suppressed.
  • the tip of the stretched portion E2 of the n-side electrode 20B may be thinned so that the current density does not exceed the critical value of electromigration to reduce the area of the n-side electrode 20 and increase the area of the p-side electrode 30.
  • the semiconductor light emitting device 1B according to the present modification the light output of the semiconductor light emitting device 1B can be improved while maintaining the effect of suppressing electromigration.
  • the entire stretched portion E2 has a tapered shape, but the present invention is not limited to this, and for example, as shown in FIG. 14, one of the stretched portions E2.
  • the portion (third metal layer 21c in FIG. 14) may have a tapered shape.
  • FIG. 15 is a plan view of the semiconductor light emitting device 1C according to the third modification of the first embodiment, and (b) is the vertical view of the semiconductor light emitting device 1C in the line AA of (a). It is a cross-sectional view, (c) is a horizontal cross-sectional view of the semiconductor light emitting device 1C in line BB of (b).
  • the semiconductor light emitting device 1C according to this modification has a different configuration of the n-side electrode 20C from the semiconductor light emitting device 1 according to the first embodiment.
  • the n-side electrode 20C of the semiconductor light-emitting element 1C according to the present modification is the n-side of the semiconductor light-emitting element 1 according to the first embodiment. Similar to the electrode 20, it has an n-side electrode layer 21C and an n-side wiring layer 22C. However, the n-side electrode layer 21C of the n-side electrode 20C in the semiconductor light emitting element 1C according to this modification is the first metal layer 21a. In addition to the second metal layer 21b and the third metal layer 21c, it has a fourth metal layer 21d and a fifth metal layer 21e.
  • the n-side electrode 20C has a feeding portion E1 and a stretched portion E2, but the n-side electrode 20C in this modified example is on the side opposite to the feeding portion E1 side in the stretched portion E2. It has a branch DP. Specifically, the extension portion E2 is branched into two branch electrodes at the branch portion DP. By providing the branch portion DP on the n-side electrode 20C, it is possible to efficiently supply power to the entire semiconductor light emitting device 1C with a small electrode area. In this modification, the width of the electrode (branch electrode) after branching at the branch portion DP is smaller than the width of the electrode branched at the branch portion DP.
  • the fourth metal layer 21d is located on the stretched portion E2 on the side opposite to the second metal layer 21b side of the third metal layer 21c.
  • the fourth metal layer 21d is arranged at the branch portion DP. Further, the fourth metal layer 21d is directly connected to the third metal layer 21c.
  • the fourth metal layer 21d is made of the same material as the second metal layer 21b. Specifically, the fourth metal layer 21d is made of titanium, like the second metal layer 21b.
  • the fifth metal layer 21e is located on the stretched portion E2 on the side opposite to the third metal layer 21c side of the fourth metal layer 21d.
  • the fifth metal layer 21e is arranged on the branch electrode after branching at the branch portion DP.
  • the fifth metal layer 21e is directly connected to the fourth metal layer 21d.
  • the fifth metal layer 21e is made of the same material as the first metal layer 21a.
  • the fifth metal layer 21e is made of aluminum, like the first metal layer 21a and the third metal layer 21c.
  • the fourth metal layer 21d and the fifth metal layer 21e are in contact with the n-type semiconductor layer 12 in the same manner as the first metal layer 21a, the second metal layer 21b, and the third metal layer 21c. Specifically, the fourth metal layer 21d and the fifth metal layer 21e are ohmic-connected to the n-type semiconductor layer 12.
  • the n side electrode 20C is above the n side electrode layer 21C and the n side electrode layer 21C, similarly to the semiconductor light emitting element 1 according to the first embodiment.
  • the n-side electrode layer 21C is arranged on the first metal layer 21a arranged in the feeding portion E1 and the extending portion E2 side of the first metal layer 21a. It also has a second metal layer 21b that has a lower conductivity than the first metal layer 21a.
  • n-side electrode 20C is provided with a portion where the width changes, electromigration can be suppressed while suppressing an increase in the drive voltage. In addition, it is possible to suppress a decrease in light extraction efficiency.
  • the n-side electrode 20C in the semiconductor light emitting device 1C according to this modification has a branching portion DP on the side opposite to the feeding portion E1 side in the stretching portion E2.
  • the current density of the n-side electrode layer 21C increases at the location where the branch portion DP of the n-side electrode 20C is provided. For example, when the sum of the widths of the plurality of electrodes (branch electrodes) after branching at the branch DP is smaller than the width of the electrodes before branching, the current density at the branch DP becomes large.
  • the fourth metal layer 21d is arranged at the branch portion DP of the n-side electrode layer 21C.
  • the stretched portion E2 of the n-side electrode 20C in this modification is provided with a branched portion DP so as to branch in a Y shape, but the present invention is not limited to this.
  • the extension portion E2 of the n-side electrode 20C may be provided with a branch portion DP so as to branch in a T shape. In this case, even if the sum of the electrode widths is equal before and after the branch, the branch portion becomes a bent portion, so that the electric lines of force become dense at the branch portion and the current density increases.
  • At least a part of the fourth metal layer 21d provided in the branch portion DP exists in a region within ⁇ 100 ⁇ m in the branch direction with respect to the center of the branch portion DP.
  • the fourth metal layer 21d is provided at the branch portion DP of the n-side electrode layer 21C, but the present invention is not limited to this.
  • the n-side electrode layer 21C does not have the fourth metal layer 21d and the fifth metal layer 21e, and the first metal layer 21a, the second metal layer 21b, and the third metal layer 21e.
  • a second metal layer 21b may be provided at the branch portion DP of the n-side electrode layer 21C.
  • one extending portion E2 is extended from the feeding portion E1, but the present invention is not limited to this.
  • a plurality of (four in FIG. 17) extending portions E2 may be extended from the feeding portion E1.
  • FIG. 18 is a plan view of the semiconductor light emitting device 1D according to the modified example 4 of the first embodiment, and (b) is the vertical direction of the semiconductor light emitting device 1D in the line AA of (a). It is a cross-sectional view, (c) is a horizontal cross-sectional view of the semiconductor light emitting device 1D in line BB of (b).
  • the semiconductor light emitting device 1D according to this modification has a different configuration of the n-side electrode 20D from the semiconductor light emitting device 1 according to the first embodiment.
  • the n-side electrode 20D of the semiconductor light emitting device 1D according to the present modification is the n-side electrode 20 of the semiconductor light emitting device 1 according to the first embodiment. Further, it has an n-side diffusion barrier layer 23. That is, the n-side electrode 20D in this modification has an n-side diffusion barrier layer 23 in addition to the n-side electrode layer 21 and the n-side wiring layer 22.
  • the n-side diffusion barrier layer 23 is arranged between the n-side electrode layer 21 and the n-side wiring layer 22.
  • the n-side diffusion barrier layer 23 is in contact with each of the n-side electrode layer 21 and the n-side wiring layer 22, but is not limited to this.
  • the n-side diffusion barrier layer 23 suppresses mutual diffusion between the metal material constituting the n-side electrode layer 21 and the metal material constituting the n-side wiring layer 22.
  • the n-side diffusion barrier layer 23 suppresses mutual diffusion between aluminum contained in the n-side electrode layer 21 and gold contained in the n-side wiring layer 22.
  • the n-side diffusion barrier layer 23 is, for example, at least one metal material selected from titanium (Ti), molybdenum (Mo), chromium (Cr), platinum (Pt), nickel (Ni) and tungsten (W). Alternatively, it can be composed of an alloy containing at least one of these metallic materials.
  • the first metal layer 21a and the third metal layer 21c of the n-side electrode layer 21 are Al layers (thickness 0.3 ⁇ m), and the second metal layer 21b of the n-side electrode layer 21 is a Ti layer (thickness 0).
  • the n-side wiring layer 22 is an Au layer (thickness 1.0 ⁇ m)
  • the n-side diffusion barrier layer 23 is a Mo layer (thickness 0.375 ⁇ m) composed of molybdenum.
  • the n side electrode 20D is above the n side electrode layer 21 and the n side electrode layer 21 as in the semiconductor light emitting element 1 according to the first embodiment.
  • the n-side electrode layer 21 is arranged on the first metal layer 21a arranged on the feeding portion E1 and on the extending portion E2 side of the first metal layer 21a. It also has a second metal layer 21b that has a lower conductivity than the first metal layer 21a.
  • n-side electrode 20D is provided with a portion where the width changes, electromigration can be suppressed while suppressing an increase in the drive voltage. In addition, it is possible to suppress a decrease in light extraction efficiency.
  • the n-side electrode 20D in the semiconductor light emitting device 1D according to this modification has an n-side diffusion barrier layer 23 between the n-side electrode layer 21 and the n-side wiring layer 22.
  • the n-side diffusion barrier layer 23 can suppress mutual diffusion between the metal material constituting the n-side electrode layer 21 and the metal material constituting the n-side wiring layer 22. Therefore, the semiconductor light emitting device 1D having excellent long-term reliability can be realized.
  • the n-side diffusion barrier layer 23 and the n-side electrode layer 21 are made of different materials, but the present invention is not limited to this.
  • the n-side diffusion barrier layer 23 may be made of the same material as the second metal layer 21b of the n-side electrode layer 21.
  • the second metal layer 21b of the n-side electrode layer 21 and the n-side diffusion barrier layer 23 are integrated, and the n-side electrode layer 21E is like the n-side electrode 20E of the semiconductor light emitting device 1E shown in FIG.
  • the second metal layer 21b may function as the n-side diffusion barrier layer.
  • the second metal layer 21b of the n-side electrode layer 21E is a Ti layer.
  • the n-side electrode 20E of the semiconductor light emitting device 1E shown in FIG. 19 includes a Ti layer serving as a second metal layer 21b of the n-side electrode layer 21E and a Ti layer serving as an n-side diffusion barrier layer on the n-side electrode layer 21E.
  • the first metal layer 21a, the third metal layer 21c (for example, Al layer) and the second metal layer 21b (for example, Ti layer) are formed to form the n-side electrode layer 21E, and then the n-side electrode layer is formed.
  • n-side diffusion barrier layer (for example, Ti layer) made of the same material as the second metal layer 21b is formed on the 21E by an EB vapor deposition method, a sputtering method, or the like, and formed into a predetermined shape by a photolithography method.
  • the Ti layer to be the second metal layer 21b of the n-side electrode layer 21E and the Ti layer to be the n-side diffusion barrier layer on the n-side electrode layer 21E are not formed separately but are formed at the same time. May be good.
  • the first metal layer 21a and the third metal layer 21c (for example, Al layer) are formed into an island shape, and then the island-shaped first metal layer 21a and the third metal layer 21c are covered with EB deposition.
  • a second metal layer 21b (for example, a Ti layer) to be an n-side diffusion barrier layer is formed into a film by a method or a sputtering method, and formed into a predetermined shape by a photolithography method.
  • each of the second metal layer 21b and the n-side wiring layer 22 of the n-side electrode layer 21F that also functions as the n-side diffusion barrier layer is a portion between the separated first metal layer 21a and the third metal layer 21c. It has a dented shape. In this way, the manufacturing process can be reduced by integrally forming the second metal layer 21b of the n-side electrode layer 21F and the diffusion barrier layer at the same time.
  • FIG. 21 is a plan view of the semiconductor light emitting element 1G according to the modified example 5 of the first embodiment, and (b) is the vertical direction of the semiconductor light emitting element 1G in the line AA of (a). It is a cross-sectional view, (c) is a horizontal sectional view of the semiconductor light emitting element 1G in line BB of (b), (d) is the semiconductor light emitting element 1G in line CC of (a). It is a vertical sectional view of (e), and (e) is a horizontal sectional view of the semiconductor light emitting element 1G in line DD of (d).
  • the semiconductor light emitting device 1G according to this modification has a different configuration of the p-side electrode 30G from the semiconductor light emitting device 1 according to the first embodiment.
  • the p-side electrode 30G of the semiconductor light emitting device 1G according to the present modification is the semiconductor light emitting device according to the first embodiment.
  • the p-side electrode 30 of 1 is arranged on the p-type GaN layer, whereas it is arranged on the oxide semiconductor layer 34.
  • the oxide semiconductor layer 34 is arranged on the p-type semiconductor layer 14. In this modification, the oxide semiconductor layer 34 is in contact with the p-type semiconductor layer 14.
  • the oxide semiconductor layer 34 is made of a compound semiconductor.
  • the oxide semiconductor layer 34 include indium tin oxide (ITO; Indium Tin Oxide), indium zinc oxide (IZO; Indium Zinc Oxide), zinc oxide (ZnO; Zinc Oxide), and InGaZnO x (IGZO).
  • ITO indium tin oxide
  • IZO Indium Tin Oxide
  • IZO Indium Zinc Oxide
  • ZnO Zinc Oxide
  • IGZO InGaZnO x
  • a transparent conductive film made of a transparent metal oxide can be used.
  • the light generated in the active layer 13 can be transmitted to the outside through the oxide semiconductor layer 34. That is, the light generated by the active layer 13 is taken out not from the substrate 11 side but from the p-side electrode 30G side.
  • the light extraction direction of the semiconductor light emitting device 1G is the upward direction of the paper surface of FIG.
  • the oxide semiconductor layer 34 is an ITO film composed of ITO.
  • the oxide semiconductor layer 34 may include a thin ohmic contact layer at the interface with the p-type semiconductor layer 14.
  • a thin ohmic contact layer at the interface with the p-type semiconductor layer 14.
  • the p-side electrode 30G has the same configuration as the n-side electrode 20, and is arranged on the p-side electrode layer 31G arranged on the p-type semiconductor layer 14 side and the p-side electrode layer 31G. It has a p-side wiring layer 32. Specifically, the p-side electrode layer 31G is laminated on the oxide semiconductor layer 34, and the p-side wiring layer 32 is laminated on the p-side electrode layer 31G.
  • the p-side electrode layer 31G and the p-side wiring layer 32 have the same shape when viewed from above.
  • the p-side electrode 30G has a feeding portion E1 and an extending portion E2 extending from the feeding portion E1, similarly to the n-side electrode 20.
  • the power feeding unit E1 is a portion to which the power feeding terminal 100 is connected at the p-side electrode 30G.
  • the width of the feeding portion E1 is larger than the width of the stretched portion E2 in the direction orthogonal to the stretching direction of the stretched portion E2. That is, in the p-side electrode 30G, the width of the stretched portion E2 is smaller than the width of the feeding portion E1. Therefore, the p-side electrode 30G has a portion where the width changes. That is, each of the p-side electrode layer 31G and the p-side wiring layer 32 has a portion whose width changes.
  • the p-side electrode layer 31G has a first metal layer 31a arranged on the feeding portion E1 and a second metal layer 31b arranged on the stretched portion E2 side of the first metal layer 31a.
  • the second metal layer 31b is directly connected to the first metal layer 31a.
  • the first metal layer 31a and the second metal layer 31b are made of a metal material.
  • the p-side electrode layer 31G further has a third metal layer 31c in the stretched portion E2.
  • the third metal layer 31c is made of a metal material.
  • the third metal layer 31c is located on the side opposite to the first metal layer 31a side of the second metal layer 31b. Therefore, the second metal layer 31b is located between the first metal layer 31a and the third metal layer 31c in the stretching direction of the stretched portion E2. That is, the p-side electrode layer 31G is divided into a first metal layer 31a and a third metal layer 31c in the stretching direction of the stretched portion E2, and the second metal layer 31b is provided in the divided portion. ing. In this modification, the third metal layer 31c is directly connected to the second metal layer 31b.
  • the second metal layer 31b is arranged at least near a position where the width of the p-side electrode layer 31 changes with respect to the stretching direction of the stretched portion E2.
  • the second metal layer 31b straddles the position where the width of the p-side electrode layer 31G changes. That is, the second metal layer 31b is formed on both the feeding portion E1 and the extending portion E2.
  • each of the first metal layer 31a, the second metal layer 31b, and the third metal layer 31c is in contact with the oxide semiconductor layer 34. Therefore, the first metal layer 31a, the second metal layer 31b, and the third metal layer 31c may be made of a material that functions as an ohmic contact layer with respect to the oxide semiconductor layer 34.
  • the conductivity of the first metal layer 31a is higher than the conductivity of the second metal layer 31b.
  • the conductivity of the third metal layer 31c is higher than the conductivity of the second metal layer 31b.
  • the first metal layer 31a and the third metal layer 31c are made of the same material.
  • the first metal layer 31a and the third metal layer 31c can be composed of, for example, at least one metal material selected from Al and Ag, or an alloy containing at least one of these metal materials. In this modification, the first metal layer 31a and the third metal layer 31c are made of aluminum.
  • the second metal layer 31b which has a lower conductivity than the first metal layer 31a and the third metal layer 31c, is, for example, at least one metal material selected from Ti, W, and Cr, or at least one of these. It can be composed of an alloy containing the metallic material of. In this modification, the second metal layer 31b is made of titanium.
  • the p-side wiring layer 32 laminated on the p-side electrode layer 31G is continuously arranged on the first metal layer 31a, the second metal layer 31b, and the third metal layer 31c of the p-side electrode layer 31G. Has been done. That is, the p-side wiring layer 32 is continuously formed over the feeding portion E1 and the extending portion E2.
  • the power supply terminal 100 is connected to the portion of the p-side wiring layer 32 corresponding to the power supply unit E1.
  • the p-side wiring layer 32 is made of a metal material.
  • the wiring resistance value of the p-side wiring layer 32 is preferably smaller than the wiring resistance value of the p-side electrode layer 31G. That is, the p-side wiring layer 32 is made of a metal material having a wiring resistance value lower than the average wiring resistance value of the p-side electrode layer 31G composed of the first metal layer 31a, the second metal layer 31b, and the third metal layer 31c. It should be configured.
  • the wiring resistance value of the p-side wiring layer 32 is preferably smaller than the wiring resistance value (average wiring resistance value) of the p-side electrode layer 31G in the stretched portion E2.
  • the p-side wiring layer 32 can be composed of, for example, at least one metal material selected from Cu, Ag, and Au, or an alloy containing at least one of these metal materials.
  • the p-side electrode 30G configured in this way has the same configuration as the n-side electrode 20, it can be formed by the same method as the n-side electrode 20 of the semiconductor light emitting device 1 according to the first embodiment. ..
  • the p-side electrode 30G is formed on the ITO layer (thickness 0.2 ⁇ m) which is the oxide semiconductor layer 34, and the first metal layer 31a and the third metal layer 31c of the p-side electrode layer 31G are formed.
  • the second metal layer 31b of the p-side electrode layer 31G is the Ti layer (thickness 0.3 ⁇ m)
  • the p-side wiring layer 32 is the Au layer (thickness 1.0 ⁇ m). is there.
  • the n side electrode 20 is above the n side electrode layer 21 and the n side electrode layer 21 as in the semiconductor light emitting element 1 according to the first embodiment.
  • the n-side electrode layer 21 is arranged on the first metal layer 21a arranged on the feeding portion E1 and on the extending portion E2 side of the first metal layer 21a. It also has a second metal layer 21b that has a lower conductivity than the first metal layer 21a.
  • n-side electrode 20 is provided with a portion where the width changes, electromigration can be suppressed while suppressing an increase in the drive voltage. In addition, it is possible to suppress a decrease in light extraction efficiency.
  • the p-side electrode 30G has a p-side electrode layer 31G and a p-side wiring layer 32 arranged on the p-side electrode layer 31G.
  • the p-side electrode layer 31G has a first metal layer 31a arranged on the feeding portion E1 and a second metal layer 31a arranged on the stretched portion E2 side of the first metal layer 31a and having a lower conductivity than the first metal layer 31a. It has a metal layer 31b.
  • the p-side electrode 30G did not have the p-side diffusion barrier layer, but the p-side electrode 30G was the same as the semiconductor light emitting device 1 according to the first embodiment.
  • the p-side diffusion barrier layer 33 may be provided. In this case, the p-side diffusion barrier layer is arranged between the p-side electrode layer 31G and the p-side wiring layer 32.
  • the configuration of the n-side electrode 20 in the modifications 1 to 5 of the first embodiment may be applied to the p-side electrode 30G.
  • FIG. 22 is a plan view of the semiconductor light emitting device 1H according to the second embodiment, and (b) is a vertical sectional view of the semiconductor light emitting device 1H on the line AA of (a). , (C) are horizontal sectional views of the semiconductor light emitting device 1H on the line BB of (b).
  • the semiconductor light emitting device 1H according to the present embodiment has a different configuration of the n-side electrode 20H from the semiconductor light emitting device 1 according to the first embodiment.
  • the n-side electrode layer 21 of the n-side electrode 20 has a first metal layer 21a, a second metal layer 21b, and a third metal layer 21c.
  • the n-side electrode layer 21H of the n-side electrode 20H has a third metal layer 21c. It is composed of only the first metal layer 21a and the second metal layer 21b.
  • the second metal layer 21b of the n-side electrode layer 21H is formed over the entire stretched portion E2.
  • the n-side electrode 20H is the n-side electrode layer 21H and the n-side electrode layer 21H, similarly to the semiconductor light emitting element 1 according to the first embodiment. It has an n-side wiring layer 22 arranged above, and the n-side electrode layer 21H has a first metal layer 21a arranged in the feeding portion E1 and a stretched portion E2 side of the first metal layer 21a. It has a second metal layer 21b that is arranged and has a lower conductivity than the first metal layer 21a.
  • n-side electrode 20H is provided with a portion where the width changes, electromigration can be suppressed while suppressing an increase in the drive voltage. In addition, it is possible to suppress a decrease in light extraction efficiency.
  • FIG. 23A is a plan view of the semiconductor light emitting device 1I according to the second embodiment
  • FIG. 23B is a vertical sectional view of the semiconductor light emitting device 1I on the line AA of FIG. 23.
  • (C) are horizontal sectional views of the semiconductor light emitting device 1I on the line BB of (b).
  • the semiconductor light emitting device 1I according to the present modification has a different configuration of the n-side electrode 20I from the semiconductor light emitting device 1H according to the second embodiment.
  • the stretched portion E2 of the n-side electrode 20I in this modification is fed.
  • a portion having a width smaller than the width of the feeding portion E1 side is provided on the side opposite to the portion E1 side. Therefore, each of the n-side electrode layer 21I and the n-side wiring layer 22I in the stretched portion E2 has a portion smaller than the width of the feeding portion E1 side on the side opposite to the feeding portion E1 side.
  • the stretched portion E2 of the n-side electrode 20I has a shape in which the width gradually narrows toward the tip of the stretched portion E2 in the stretching direction.
  • the stretched portion E2 of the n-side electrode 20I has a tapered shape that tapers toward the tip of the stretched portion E2 in the stretching direction. Therefore, each of the n-side electrode layer 21I and the n-side wiring layer 22I has a tapered shape that tapers toward the tip of the stretched portion E2 in the stretching direction. More specifically, in the n-side electrode layer 21I, the portion of the stretched portion E2 of the second metal layer 21b has a substantially isosceles triangular taper shape.
  • the n-side electrode 20I is arranged on the n-side electrode layer 21I and the n-side electrode layer 21I, similarly to the semiconductor light emitting element 1H according to the second embodiment.
  • the n-side wiring layer 22I is provided, and the n-side electrode layer 21I is arranged on the first metal layer 21a arranged in the feeding portion E1 and on the extending portion E2 side of the first metal layer 21a. It has a second metal layer 21b having a lower conductivity than the first metal layer 21a.
  • n-side electrode 20I is provided with a portion where the width changes, electromigration can be suppressed while suppressing an increase in the drive voltage. In addition, it is possible to suppress a decrease in light extraction efficiency.
  • the stretched portion E2 of the n-side electrode 20I is located on the opposite side to the feeding portion E1 side, similarly to the semiconductor light emitting element 1B according to the modification 2 of the first embodiment. It has a portion smaller than the width on the power feeding portion E1 side.
  • the same effect as that of the semiconductor light emitting device 1B according to the second modification of the first embodiment is obtained. That is, since the area of the n-side electrode 20I can be reduced and the area of the p-side electrode 30 (that is, the light emitting area) can be increased, the light output of the semiconductor light emitting device 1I can be improved while maintaining the effect of suppressing electromigration. Can be made to. Further, in this case, since the amount of current in the stretched portion E2 of the n-side electrode 20B decreases as it approaches the tip, the side (tip side) of the stretched portion E2 opposite to the feeding portion E1 side as in this modification. Even if the width is reduced, the current density does not increase so much, so that the occurrence of electromigration can be suppressed.
  • FIG. 24A is a plan view of the semiconductor light emitting device 1J according to the second modification of the second embodiment
  • FIG. 24B is a vertical view of the semiconductor light emitting device 1J on the line AA of FIG. It is a cross-sectional view
  • (c) is a horizontal cross-sectional view of the semiconductor light emitting device 1J in line BB of (b).
  • the semiconductor light emitting device 1J according to this modification has a different configuration of the n-side electrode 20J from the semiconductor light emitting device 1H according to the second embodiment.
  • the n-side electrode 20J of the semiconductor light emitting device 1J according to the present modification is the n-side electrode 20H of the semiconductor light emitting device 1H according to the second embodiment. Further, it has an n-side diffusion barrier layer 23. That is, the n-side electrode 20J in this modification is the n-side electrode in addition to the n-side electrode layer 21H and the n-side wiring layer 22, as in the semiconductor light emitting device 1D according to the modification 4 of the first embodiment. It has an n-side diffusion barrier layer 23 arranged between the layer 21H and the n-side wiring layer 22.
  • the n side electrode 20J is above the n side electrode layer 21H and the n side electrode layer 21H, similarly to the semiconductor light emitting element 1H according to the second embodiment.
  • the n-side electrode layer 21H is arranged on the first metal layer 21a arranged on the feeding portion E1 and on the stretched portion E2 side of the first metal layer 21a. It also has a second metal layer 21b that has a lower conductivity than the first metal layer 21a.
  • the n-side electrode 20J in the semiconductor light emitting device 1J according to this modification has an n-side diffusion barrier layer 23 between the n-side electrode layer 21H and the n-side wiring layer 22.
  • the n-side diffusion barrier layer 23 can suppress mutual diffusion between the metal material constituting the n-side electrode layer 21H and the metal material constituting the n-side wiring layer 22. Therefore, the semiconductor light emitting device 1J having excellent long-term reliability can be realized.
  • the n-side diffusion barrier layer 23 and the n-side electrode layer 21H are made of different materials, but the present invention is not limited to this.
  • the n-side diffusion barrier layer 23 may be made of the same material as the second metal layer 21b of the n-side electrode layer 21H.
  • the second metal layer 21b of the n-side electrode layer 21H and the n-side diffusion barrier layer 23 are integrated to form a semiconductor light emitting device as shown in FIG. 25. It may be 1K. That is, the second metal layer 21b of the n-side electrode layer 21K may function as the n-side diffusion barrier layer, as in the n-side electrode 20K of the semiconductor light emitting device 1K shown in FIG.
  • the n-side electrode 20K of the semiconductor light emitting device 1K shown in FIG. 25 includes a Ti layer serving as a second metal layer 21b of the n-side electrode layer 21K and a Ti layer serving as an n-side diffusion barrier layer above the n-side electrode layer 21K. Can be formed by separately forming a film, but may be formed at the same time.
  • a first metal layer 21a for example, an Al layer
  • a second metal layer 21b for example, an N-side diffusion barrier layer
  • an EB vapor deposition method or a sputtering method so as to cover the first metal layer 21a (for example)
  • the Ti layer is formed into a film and formed into a predetermined shape by a photolithography method.
  • the n-side electrode 20L of the semiconductor light emitting device 1L as shown in FIG. 26 can be formed. That is, each of the second metal layer 21b and the n-side wiring layer 22 of the n-side electrode layer 21L that also functions as the n-side diffusion barrier layer has a shape recessed in the stretched portion E2.
  • FIG. 27 (a) is a plan view of the semiconductor light emitting device 1M according to the third modification of the second embodiment, and (b) is the vertical view of the semiconductor light emitting device 1M in the line AA of (a). It is a cross-sectional view, (c) is a horizontal cross-sectional view of the semiconductor light emitting device 1M in line BB of (b).
  • the semiconductor light emitting device 1M according to the present modification has a different configuration of the p-side electrode 30M from the semiconductor light emitting device 1G according to the modification 5 of the first embodiment shown in FIG.
  • the p-side electrode layer 31G of the p-side electrode 30G is the first metal layer 31a, the second metal layer 31b, and the third metal layer.
  • the p-side electrode layer 31M of the p-side electrode 30M was a third metal layer. It does not have 31c and is composed only of the first metal layer 31a and the second metal layer 31b.
  • the second metal layer 31b of the p-side electrode layer 31M is formed over the entire stretched portion E2.
  • the n side electrode 20 is above the n side electrode layer 21 and the n side electrode layer 21 as in the semiconductor light emitting element 1 according to the first embodiment.
  • the n-side electrode layer 21 is arranged on the first metal layer 21a arranged on the feeding portion E1 and on the extending portion E2 side of the first metal layer 21a. It also has a second metal layer 21b that has a lower conductivity than the first metal layer 21a.
  • n-side electrode 20 is provided with a portion where the width changes, electromigration can be suppressed while suppressing an increase in the drive voltage. In addition, it is possible to suppress a decrease in light extraction efficiency.
  • the p-side electrode 30M has a p-side electrode layer 31M and a p-side wiring layer 32 arranged on the p-side electrode layer 31M.
  • the p-side electrode layer 31M has a first metal layer 31a arranged in the feeding portion E1 and a second metal layer 31a arranged on the stretched portion E2 side of the first metal layer 31a and having a lower conductivity than the first metal layer 31a. It has a metal layer 31b.
  • the p-side electrode 30M did not have the p-side diffusion barrier layer, but the p-side electrode 30M was the same as the semiconductor light emitting device 1 according to the first embodiment.
  • the p-side diffusion barrier layer 33 may be provided. In this case, the p-side diffusion barrier layer is arranged between the p-side electrode layer 31M and the p-side wiring layer 32.
  • the present disclosure also includes a form realized by arbitrarily combining the components and functions in the modified example.
  • the configuration of the n-side electrode 20A of the semiconductor light emitting device 1A according to the first modification of the first embodiment can be applied to the n-side electrode 20H of the semiconductor light emitting device 1H according to the second embodiment.
  • the configuration of the n-side electrode 20C of the semiconductor light emitting device 1C according to the third modification of the first embodiment can be applied to the n-side electrode 20H of the semiconductor light emitting device 1H according to the second embodiment.
  • the semiconductor light emitting device according to the present disclosure is useful as a light source for various devices such as lighting applications or display applications.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

半導体発光素子（１）は、化合物半導体からなる半導体層と、半導体層上に配置された、給電部（Ｅ１）と給電部（Ｅ１）から延伸する延伸部（Ｅ２）とを有するｎ側電極（２０）とを備え、給電部（Ｅ１）の幅は、延伸部（Ｅ２）の幅より大きく、ｎ側電極（２０）は、半導体層側に配置されたｎ側電極層（２１）と、ｎ側電極層（２１）の上に配置されたｎ側配線層（２２）とを有し、ｎ側電極層（２１）は、給電部（Ｅ１）に配置された第１金属層（２１ａ）と、第１金属層（２１ａ）よりも延伸部（Ｅ２）側に配置され且つ第１金属層（２１ａ）と直接接続する第２金属層（２１ｂ）とを有し、第１金属層（２１ａ）及び第２金属層（２１ｂ）は、半導体層にオーミック接続し、第１金属層（２１ａ）の導電率は、第２金属層（２１ｂ）の導電率よりも高く、ｎ側配線層（２２）は、第１金属層（２１ａ）及び第２金属層（２１ｂ）上に連続して配置される。

Description

半導体発光素子
　本開示は、半導体発光素子に関する。
　ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の半導体発光素子は、照明用途又はディスプレイ用途等の様々な機器の光源として利用されている。種々の光源の中でも、大きな光出力の領域では、例えば、ＬＥＤは、ＤＲＬ（Ｄａｙｔｉｍｅ　Ｒｕｎｎｉｎｇ　Ｌｉｇｈｔｓ）及びＨＬ（Ｈｅａｄ　Ｌａｍｐ）等の車載用照明装置の光源に用いられている。
　半導体発光素子は、例えば、活性層（発光層）と、活性層の両側の半導体層と、電極とを備える。電極は、半導体層とオーミック接触する電極層と、電極層に積層された配線層とを有する。平面視において、電極は、幅が変化する部分を有するように形成されることがある。この場合、電極を構成する電極層及び配線層の各々に、幅が変化する部分が形成される。
　しかしながら、電極に幅が変化する部分が存在すると、電極の幅が狭くなる部分で電極層の電流密度が局所的に大きくなり、エレクトロマイグレーション（ＥＭ）が発生して電極層が劣化するおそれがある。
　従来、電流密度が大きくなる部分でのエレクトロマイグレーションを抑制するために、電流密度が大きくなる部分において電極層を分断して、その電極層を分断した部分に絶縁層を設ける技術が提案されている（例えば特許文献１）。
特開２０１４－２２４１３号公報
　しかしながら、特許文献１に開示された技術では、エレクトロマイグレーションを抑制することができるものの、駆動電圧が増加するという課題がある。
　本開示は、このような課題を解決するためになされたものであり、駆動電圧の増加を抑制しつつ、エレクトロマイグレーションを抑制できる半導体発光素子を提供することを目的とする。
　本開示に係る半導体発光素子の一態様は、化合物半導体からなる半導体層と、前記半導体層上に配置された、給電部と前記給電部から延伸する延伸部とを有する電極とを備え、前記給電部の幅は、前記延伸部の幅より大きく、前記電極は、前記半導体層側に配置された電極層と、前記電極層の上に配置された配線層とを有し、前記電極層は、前記給電部に配置された第１金属層と、前記第１金属層よりも前記延伸部側に配置され且つ前記第１金属層と直接接続する第２金属層とを有し、前記第１金属層及び前記第２金属層は、前記半導体層にオーミック接続し、前記第１金属層の導電率は、前記第２金属層の導電率よりも高く、前記配線層は、前記第１金属層及び前記第２金属層上に連続して配置される。
　本開示によれば、駆動電圧の増加を抑制しつつ、エレクトロマイグレーションを抑制することができる。
図１は、実施の形態１に係る半導体発光素子の構成を示す図である。 図２Ａは、実施の形態１に係る半導体発光素子の製造方法において、基板を準備する工程を示す図である。 図２Ｂは、実施の形態１に係る半導体発光素子の製造方法において、半導体積層構造を形成する工程を示す図である。 図２Ｃは、実施の形態１に係る半導体発光素子の製造方法において、半導体積層構造をエッチングする工程を示す図である。 図２Ｄは、実施の形態１に係る半導体発光素子の製造方法において、絶縁膜を形成する工程を示す図である。 図２Ｅは、実施の形態１に係る半導体発光素子の製造方法において、ｐ側電極を形成する工程を示す図である。 図２Ｆは、実施の形態１に係る半導体発光素子の製造方法において、ｎ側電極のｎ側電極層における第１金属層及び第３金属層を形成する工程を示す図である。 図２Ｇは、実施の形態１に係る半導体発光素子の製造方法において、ｎ側電極のｎ側電極層における第２金属層を形成する工程を示す図である。 図２Ｈは、実施の形態１に係る半導体発光素子の製造方法において、ｎ側電極のｎ側配線層を形成する工程を示す図である。 図３は、比較例１の半導体発光素子のｎ側電極周辺の構成と横方向（延伸部の延伸方向）におけるｎ側電極のｎ側電極層の電流密度とを示す図である。 図４は、比較例２の半導体発光素子のｎ側電極周辺の構成と横方向（延伸部の延伸方向）におけるｎ側電極のｎ側電極層の電流密度とを示す図である。 図５は、実施の形態１に係る半導体発光素子のｎ側電極周辺の構成と横方向（延伸部の延伸方向）におけるｎ側電極のｎ側電極層の電流密度とを示す図である。 図６は、実施の形態１に係る半導体発光素子のｎ側電極におけるｎ側電極層の変形例を示す図である。 図７は、実施の形態１に係る半導体発光素子のｎ側電極におけるｎ側電極層の他の変形例を示す図である。 図８は、実施の形態１に係る半導体発光素子のｎ側電極におけるｎ側電極層のさらに他の変形例を示す図である。 図９は、実施の形態１に係る半導体発光素子のｎ側電極のｎ側電極層において、ｎ側電極の幅が変化する位置（幅変化位置）から延伸部の延伸方向の距離と、電流密度との関係を示す図である。 図１０は、実施の形態１に係る半導体発光素子のｎ側電極のｎ側電極層の複数のバリエーションの各々において、第２金属層が設けられる所望の範囲を示す図である。 図１１は、実施の形態１の変形例１に係る半導体発光素子の構成を示す図である。 図１２は、実施の形態１の変形例１に係る半導体発光素子の他の構成を示す図である。 図１３は、実施の形態１の変形例２に係る半導体発光素子の構成を示す図である。 図１４は、実施の形態１の変形例２に係る半導体発光素子の他の構成を示す図である。 図１５は、実施の形態１の変形例３に係る半導体発光素子の構成を示す図である。 図１６は、実施の形態１の変形例３に係る半導体発光素子の他の構成を示す図である。 図１７は、実施の形態１の変形例３に係る半導体発光素子のさらに他の構成を示す図である。 図１８は、実施の形態１の変形例４に係る半導体発光素子の構成を示す図である。 図１９は、実施の形態１の変形例４に係る半導体発光素子の他の構成を示す図である。 図２０は、実施の形態１の変形例４に係る半導体発光素子のさらに他の構成を示す図である。 図２１は、実施の形態１の変形例５に係る半導体発光素子の構成を示す図である。 図２２は、実施の形態２に係る半導体発光素子の構成を示す図である。 図２３は、実施の形態２の変形例１に係る半導体発光素子の構成を示す図である。 図２４は、実施の形態２の変形例２に係る半導体発光素子の構成を示す図である。 図２５は、実施の形態２の変形例２に係る半導体発光素子の他の構成を示す図である。 図２６は、実施の形態２の変形例２に係る半導体発光素子のさらに他の構成を示す図である。 図２７は、実施の形態２の変形例３に係る半導体発光素子の構成を示す図である。
　（実施の形態）
　以下、本開示の実施の形態について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。従って、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、並びに、工程及び工程の順序などは、一例であって本開示を限定する主旨ではない。
　また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺などは必ずしも一致していない。なお、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
　（実施の形態１）
　［半導体発光素子］
　まず、実施の形態１に係る半導体発光素子１の構成について、図１を用いて説明する。図１において、（ａ）は、実施の形態１に係る半導体発光素子１の平面図であり、（ｂ）は、（ａ）のＡ－Ａ線における同半導体発光素子１の垂直断面図であり、（ｃ）は、（ｂ）のＢ－Ｂ線における同半導体発光素子１の水平断面図である。なお、図１では、各部材の位置関係を分かりやすくするために、（ａ）の平面図にも便宜的にハッチングを施している。このことは、以下の図面においても同様である。
　図１に示すように、実施の形態１に係る半導体発光素子１は、半導体積層構造１０と、半導体積層構造１０に設けられたｎ側電極２０及びｐ側電極３０とを有する。本実施の形態において、半導体発光素子１は、一方側にｎ側電極２０及びｐ側電極３０の両方が形成された片面電極構造の発光ダイオード（ＬＥＤ）チップである。
　半導体積層構造１０は、基板１１と、ｎ型半導体層１２（第１導電型半導体層）と、発光層となる活性層１３と、ｐ型半導体層１４（第２導電型半導体層）とを有する。ｎ型半導体層１２、活性層１３及びｐ型半導体層１４は、基板１１に形成された半導体積層体である。具体的には、ｎ型半導体層１２、活性層１３及びｐ型半導体層１４は、基板１１の上に、この順で積層されている。
　ｎ型半導体層１２、活性層１３及びｐ型半導体層１４は、化合物半導体からなる。本実施の形態において、ｎ型半導体層１２、活性層１３及びｐ型半導体層１４は、ＧａＮ等のＩＩＩ－Ｖ族化合物半導体によって構成されている。
　ｎ側電極２０は、第１電極であり、ｎ型半導体層１２の上に配置されている。具体的には、ｎ側電極２０は、ｐ型半導体層１４及び活性層１３の一部を除去することで部分的にｎ型半導体層１２を露出させた露出領域に形成されている。一方、ｐ側電極３０は、第２電極であり、ｐ型半導体層１４の上に配置されている。
　本実施の形態において、半導体積層構造１０の上には、絶縁膜４０が形成されている。そして、ｎ側電極２０は、絶縁膜４０の開口部から露出するｎ型半導体層１２の上に形成され、ｐ側電極３０は、絶縁膜４０の開口部から露出するｐ型半導体層１４の上に形成されている。なお、絶縁膜４０は、例えば、ＳｉＯ２等からなる酸化膜である。
　ｎ側電極２０は、ｎ型半導体層１２側に配置されたｎ側電極層２１と、ｎ側電極層２１の上に配置されたｎ側配線層２２とを有する。具体的には、ｎ側電極層２１は、ｎ型半導体層１２の上に積層されており、ｎ側配線層２２は、ｎ側電極層２１の上に積層されている。なお、ｎ型半導体層１２とｎ側電極層２１とは接触しており、また、ｎ側電極層２１とｎ側配線層２２とは接触している。本実施の形態において、ｎ側電極層２１とｎ側配線層２２とは、上面視において、同一形状である。
　ｎ側電極２０は、給電部Ｅ１と、給電部Ｅ１から延伸する延伸部Ｅ２とを有する。給電部Ｅ１は、ｎ側電極２０において給電端子１００が接続される部分である。つまり、給電部Ｅ１には、電子が供給される。給電端子１００は、例えば、バンプ又はワイヤ等である。延伸部Ｅ２は、給電部Ｅ１に給電された電子をｎ型半導体層１２に配電する。本実施の形態において、延伸部Ｅ２の延伸方向と直交する方向において、給電部Ｅ１の幅は、延伸部Ｅ２の幅より大きい。つまり、延伸部Ｅ２の幅は、給電部Ｅ１の幅よりも小さい。したがって、ｎ側電極２０は、幅が変化する部分を有する。つまり、ｎ側電極層２１及びｎ側配線層２２の各々は、幅が変化する部分を有する。
　ｎ側電極層２１は、給電部Ｅ１に配置された第１金属層２１ａと、第１金属層２１ａよりも延伸部Ｅ２側に配置された第２金属層２１ｂとを有する。本実施の形態において、第２金属層２１ｂは、第１金属層２１ａと直接接続している。第１金属層２１ａ及び第２金属層２１ｂは、金属材料によって構成されている。
　ｎ側電極層２１は、さらに、延伸部Ｅ２において第３金属層２１ｃを有する。第３金属層２１ｃは、金属材料によって構成されている。第３金属層２１ｃは、第２金属層２１ｂの第１金属層２１ａ側とは反対側に位置している。したがって、第２金属層２１ｂは、延伸部Ｅ２の延伸方向において、第１金属層２１ａと第３金属層２１ｃとの間に位置している。つまり、ｎ側電極層２１は、延伸部Ｅ２の延伸方向において第１金属層２１ａと第３金属層２１ｃとに分断されており、その分断された部分には、第２金属層２１ｂが設けられている。本実施の形態において、第３金属層２１ｃは、第２金属層２１ｂに直接接続している。
　第２金属層２１ｂは、少なくとも延伸部Ｅ２の延伸方向に対してｎ側電極層２１の幅が変化する位置近傍に配置されている。本実施の形態において、第２金属層２１ｂは、ｎ側電極層２１の幅が変化する位置を跨いでいる。つまり、第２金属層２１ｂは、給電部Ｅ１と延伸部Ｅ２との両方に形成されている。
　第１金属層２１ａ、第２金属層２１ｂ及び第３金属層２１ｃの各々は、ｎ型半導体層１２に接触している。具体的には、第１金属層２１ａ、第２金属層２１ｂ及び第３金属層２１ｃは、ｎ型半導体層１２にオーミック接続している。
　第１金属層２１ａの導電率は、第２金属層２１ｂの導電率よりも高い。また、第３金属層２１ｃの導電率は、第２金属層２１ｂの導電率よりも高い。さらに、第１金属層２１ａ、第２金属層２１ｂ及び第３金属層２１ｃは、活性層１３で発生した光を反射するために、光反射性を有する金属材料によって構成されているとよい。本実施の形態において、第１金属層２１ａと第３金属層２１ｃとは、同一材料で形成されている。
　第１金属層２１ａ及び第３金属層２１ｃは、例えば、アルミニウム（Ａｌ）、または、アルミニウムを含む合金によって構成することができる。本実施の形態において、第１金属層２１ａ及び第３金属層２１ｃは、アルミニウムによって構成されている。
　第１金属層２１ａ及び第３金属層２１ｃよりも導電率が低い第２金属層２１ｂは、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、クロム（Ｃｒ）の中から選ばれる少なくとも１種類の金属材料、あるいは、これらの少なくとも１種類の金属材料を含む合金によって構成することができる。本実施の形態において、第２金属層２１ｂは、チタンによって構成されている。
　また、ｎ側電極層２１の上に積層されたｎ側配線層２２は、ｎ側電極層２１の第１金属層２１ａ、第２金属層２１ｂ及び第３金属層２１ｃの上に連続して配置されている。つまり、ｎ側配線層２２は、給電部Ｅ１及び延伸部Ｅ２にわたって連続して形成されている。
　ｎ側配線層２２の給電部Ｅ１に対応する部分には、給電端子１００が接続される。ｎ側配線層２２の給電部Ｅ１から電子が給電されることで、ｎ側電極２０の給電部Ｅ１から延伸部Ｅ２にかけて電流が流れ、ｎ側電極２０の給電部Ｅ１及び延伸部Ｅ２の全域に配電される。
　ｎ側配線層２２は、金属材料によって構成されている。ｎ側配線層２２の配線抵抗値は、ｎ側電極層２１の配線抵抗値よりも小さくなっているとよい。つまり、ｎ側配線層２２は、第１金属層２１ａ、第２金属層２１ｂ及び第３金属層２１ｃで構成されるｎ側電極層２１の平均配線抵抗値よりも低い配線抵抗値の金属材料によって構成されているとよい。特に、延伸部Ｅ２において、ｎ側配線層２２の配線抵抗値は、延伸部Ｅ２におけるｎ側電極層２１の配線抵抗値（平均配線抵抗値）よりも小さくなっているとよい。ｎ側配線層２２は、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）の中から選ばれる少なくとも１種類の金属材料、あるいは、これらの少なくとも１種類の金属材料を含む合金によって構成することができる。
　ｐ側電極３０は、ｐ型半導体層１４側に配置されたｐ側電極層３１と、ｐ側電極層３１の上に配置されたｐ側配線層３２とを有する。本実施の形態において、ｐ側電極３０は、ｐ側電極層３１を構成する金属材料とｐ側配線層３２を構成する金属材料とが相互拡散することを抑制するために、ｐ側拡散バリア層３３を有する。ｐ側拡散バリア層３３は、ｐ側電極層３１とｐ側配線層３２との間に配置される。
　ｐ側電極層３１は、ｐ型半導体層１４の上に積層されており、ｐ側拡散バリア層３３は、ｐ側電極層３１の上に積層されており、ｐ側配線層３２は、ｐ側拡散バリア層３３の上に積層されている。なお、ｐ側電極層３１とｐ側拡散バリア層３３とｐ側配線層３２とは、上面視において、同一形状である。
　ｐ側電極層３１は、ｐ型半導体層１４に接触している。具体的には、ｐ側電極層３１は、ｐ型半導体層１４にオーミック接続している。
　本実施の形態において、ｐ側電極層３１及びｐ側配線層３２は、金属材料によって構成されている。ｐ側電極層３１は、活性層１３で発生した光を反射するために、光反射性を有する金属材料によって構成されているとよい。
　ｐ側電極層３１は、例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、ロジウム（Ｒｈ）の中から選ばれる少なくとも１種類の金属材料、あるいは、これらの少なくとも１種類の金属材料を含む合金によって構成することができる。本実施の形態において、ｐ側電極層３１は、銀によって構成されている。
　また、ｐ側配線層３２は、例えば、金（Ａｕ）によって構成されており、ｐ側拡散バリア層３３は、例えば、チタン（Ｔｉ）によって構成されている。
　このように構成される半導体発光素子１では、ｎ側電極２０及びｐ側電極３０に所定の駆動電圧が印加されることで、活性層１３で光が生成される。活性層１３で生成された光は、ｐ側電極３０側ではなく基板１１側から取り出される。つまり、半導体発光素子１の光取り出し方向は、図１の紙面の下方向である。
　［半導体発光素子の製造方法］
　次に、実施の形態１に係る半導体発光素子１の製造方法について、図２Ａ～図２Ｈを用いて説明する。図２Ａ～図２Ｈは、実施の形態１に係る半導体発光素子１の製造方法を説明するための図である。
　まず、図２Ａに示すように、基板１１を準備する。本実施の形態では、基板１１には半導体からなる透光性基板として、ＧａＮからなるウエハ（ＧａＮ基板）を用いている。
　次に、図２Ｂに示すように、基板１１の上に、有機金属気相エピタキシャル成長法（ＭＯＶＰＥ法）により、ｎ型半導体層１２と、活性層１３と、ｐ型半導体層１４とを順に積層することで、半導体積層構造１０を形成する。
　本実施の形態において、ｎ型半導体層１２は、ｎ型窒化物半導体層（例えばＧａＮ層）であり、活性層１３は、窒化物半導体発光層であり、ｐ型半導体層１４は、ｐ型窒化物半導体層である。活性層１３を構成する窒化物半導体発光層は、少なくともＧａとＮとを含み、必要に応じて適量のＩｎを含ませることで、所望の発光波長を得ることができる。本実施の形態では、活性層１３はＩｎＧａＮ層であり、発光ピーク波長が４５０ｎｍとなるようにＩｎ組成比を設定している。
　次に、図２Ｃに示すように、半導体積層構造１０に対して、ｐ型半導体層１４と活性層１３とｎ型半導体層１２との一部をドライエッチングにより除去することで、ｎ型半導体層１２の一部をｐ型半導体層１４及び活性層１３から露出させる。これにより、ｎ型半導体層１２の一部に露出領域を形成することができる。
　次に、図２Ｄに示すように、ｎ型半導体層１２の露出領域を含む半導体積層構造１０の上面全体に絶縁膜４０を成膜する。本実施の形態では、絶縁膜４０として、ＳｉＯ２からなる酸化膜を成膜した。
　その後、図示しないが、絶縁膜４０の上にレジストを塗布し、フォトリソグラフィによりｐ型半導体層１４に対応する位置におけるレジストに開口部を形成し、弗酸によるエッチングによりレジストの開口部内の絶縁膜４０を除去する。これにより、ｐ型半導体層１４が露出する。
　次に、図２Ｅに示すように、ｐ型半導体層１４の露出領域内に、ｐ側電極３０を形成する。具体的には、ＥＢ蒸着法を用いて、ｐ側電極層３１、ｐ側拡散バリア層３３及びｐ側配線層３２となる金属膜を順次成膜して金属積層膜を形成し、レジストリフトオフ法によりレジストと余分な金属積層膜を除去することで、絶縁膜４０を除去したｐ型半導体層１４の露出領域内にｐ側電極３０を形成する。これにより、ｐ側電極層３１、ｐ側拡散バリア層３３及びｐ側配線層３２の積層構造からなるｐ側電極を形成することができる。
　本実施の形態では、ｐ型半導体層１４に近い側から離れる方向に向かって、ｐ側電極層３１となるＡｇ層（膜厚０．２μｍ）とｐ側拡散バリア層３３となるＴｉ層（膜厚０．７μｍ）とｐ側配線層３２となるＡｕ層（膜厚１．０μｍ）とを順に成膜した。なお、ｐ側電極層３１、ｐ側拡散バリア層３３及びｐ側配線層３２となる金属膜の成膜方法は、ＥＢ蒸着法に限るものではなく、スパッタ法であってもよい。
　また、ｐ側電極３０は、絶縁膜４０と離間するように形成されていてもよい。つまり、ｐ側電極層３１と絶縁膜４０とは離間していてもよい。この場合、ｐ側電極３０と絶縁膜４０との間からｐ型半導体層１４が露出する。
　その後、図示しないが、全体を覆うようにレジストを塗布し、フォトリソグラフィによりｎ型半導体層１２に対応する位置におけるレジストに開口部を形成し、弗酸によるエッチングによりレジストの開口部内の絶縁膜４０を除去する。これにより、ｎ型半導体層１２が露出する。
　次に、図２Ｆに示すように、ｎ型半導体層１２の露出領域内の一部に、第１金属層２１ａ及び第３金属層２１ｃを形成する。具体的には、ＥＢ蒸着法を用いて、第１金属層２１ａ及び第３金属層２１ｃとなる第１金属膜を成膜し、レジストリフトオフ法によりレジストと余分な第１金属膜を除去することで、絶縁膜４０を除去したｎ型半導体層１２の露出領域内に、離間した第１金属層２１ａ及び第３金属層２１ｃを形成する。これにより、同一材料によって構成された第１金属層２１ａ及び第３金属層２１ｃがｎ型半導体層１２に接するように形成される。なお、第１金属膜を除去した部分は、第１金属層２１ａ及び第３金属層２１ｃが形成されておらず、ｎ型半導体層１２が再び露出することになる。
　ｎ型半導体層１２上に直接積層される第１金属層２１ａ及び第３金属層２１ｃは、ｎ型半導体層１２に対するオーミックコンタクト層として機能するとともに、光を反射する反射層として機能するので、Ａｌ等を含む金属材料によって構成されているとよい。本実施の形態では、第１金属層２１ａ及び第３金属層２１ｃとして、Ａｌ層（膜厚０．３μｍ）を形成した。なお、第１金属層２１ａ及び第３金属層２１ｃとなる第１金属膜の成膜方法は、ＥＢ蒸着法に限るものではなく、スパッタ法であってもよい。
　また、第１金属層２１ａ及び第３金属層２１ｃは、絶縁膜４０と離間するように形成されていてもよい。つまり、第１金属層２１ａ及び第３金属層２１ｃの各々と絶縁膜４０とは離間していてもよい。この場合、第１金属層２１ａ及び第３金属層２１ｃの各々と絶縁膜４０との間からｎ型半導体層１２が露出する。
　次に、図２Ｇに示すように、第１金属層２１ａと第３金属層２１ｃとの間のｎ型半導体層１２の露出領域に、第２金属層２１ｂを形成する。具体的には、全体を覆うようにレジストを塗布し、フォトリソグラフィにより第２金属層２１ｂに対応する位置におけるレジストに開口部を形成し、ＥＢ蒸着法を用いて、第２金属層２１ｂとなる第２金属膜を成膜し、レジストリフトオフ法によりレジストと余分な第２金属膜を除去することで、ｎ型半導体層１２が露出した露出領域に第２金属層２１ｂを形成する。これにより、第１金属層２１ａと第３金属層２１ｃとの間に埋め込まれるとともにｎ型半導体層１２に接するようにして第２金属層２１ｂが形成される。
　ｎ型半導体層１２上に直接積層される第２金属層２１ｂは、ｎ型半導体層１２に対するオーミックコンタクト層として機能するとともに、光を反射する反射層として機能する。さらに、第２金属層２１ｂは、第１金属層２１ａ及び第３金属層２１ｃよりもエレクトロマイグレーション耐性が高く、かつ、第１金属層２１ａ及び第３金属層２１ｃよりも導電率が低い金属材料によって構成されているとよい。したがって、第２金属層２１ｂを構成する金属材料としては、例えば、Ｔｉ、Ｗ、Ｃｒ等を用いることができる。本実施の形態では、第２金属層２１ｂとして、Ｔｉ層（膜厚０．３μｍ）を形成した。なお、第２金属層２１ｂとなる第２金属膜の成膜方法は、ＥＢ蒸着法に限るものではなく、スパッタ法であってもよい。
　このように、第１金属層２１ａと第３金属層２１ｃとの間に第２金属層２１ｂを形成することで、第１金属層２１ａ、第２金属層２１ｂ及び第３金属層２１ｃによって構成されたｎ側電極層２１を形成することができる。
　次に、図２Ｈに示すように、ｎ側電極層２１の上にｎ側配線層２２を形成する。具体的には、全体を覆うようにレジストを塗布し、フォトリソグラフィによりｎ側電極層２１に対応する位置におけるレジストに開口部を形成し、ＥＢ蒸着法を用いて、ｎ側配線層２２となる第３金属膜を成膜し、レジストリフトオフ法によりレジストと余分な第３金属膜を除去することで、ｎ側電極層２１の上にｎ側配線層２２を形成する。つまり、第１金属層２１ａ、第２金属層２１ｂ及び第３金属層２１ｃにわたって、第１金属層２１ａ、第２金属層２１ｂ及び第３金属層２１ｃの上に、ｎ側配線層２２を形成する。
　ｎ側電極層２１上に積層されるｎ側配線層２２は、ｎ側電極層２１よりもエレクトロマイグレーション耐性が高く、かつ、ｎ側電極層２１よりも平均配線抵抗値が低い金属材料によって構成されているとよい。したがって、ｎ側配線層２２を構成する金属材料としては、例えば、Ａｕ、Ｃｕ、Ａｇ等を用いることができる。本実施の形態では、ｎ側配線層２２として、Ａｕ層（膜厚１．０μｍ）を形成した。なお、ｎ側配線層２２となる第３金属膜の成膜方法は、ＥＢ蒸着法に限るものではなく、スパッタ法であってもよい。
　このように、ｎ側電極層２１の上にｎ側配線層２２を形成することで、ｎ側電極層２１及びｎ側配線層２２の積層構造からなるｎ側電極２０を形成することができる。
　以上のようにして、図１に示される本実施の形態に係る半導体発光素子１を製造することができる。
　［作用効果など］
　次に、本実施の形態における半導体発光素子１の作用効果について、図３～図５を用いて説明する。
　図３の（ａ）は、比較例１の半導体発光素子１Ｘのｎ側電極２０Ｘ周辺の構成を示す垂直断面図であり、図３の（ｂ）は、図３の（ａ）のＢ－Ｂ線における同ｎ側電極２０Ｘのｎ側電極層２１Ｘの水平断面図であり、図３の（ｃ）は、横方向（延伸部の延伸方向）における同ｎ側電極２０Ｘのｎ側電極層２１Ｘの電流密度を示す図である。
　図４の（ａ）は、比較例２の半導体発光素子１Ｙのｎ側電極２０Ｙ周辺の構成を示す垂直断面図であり、図４の（ｂ）は、図４の（ａ）のＢ－Ｂ線における同ｎ側電極２０Ｙのｎ側電極層２１Ｙの水平断面図であり、図４の（ｃ）は、横方向（延伸部の延伸方向）における同ｎ側電極２０Ｙのｎ側電極層２１Ｙの電流密度を示す図である。
　図５の（ａ）は、実施の形態１に係る半導体発光素子１のｎ側電極２０周辺の構成を示す垂直断面図であり、図５の（ｂ）は、図５の（ａ）のＢ－Ｂ線における同ｎ側電極２０のｎ側電極層２１の水平断面図であり、図５の（ｃ）は、横方向（延伸部の延伸方向）における同ｎ側電極２０のｎ側電極層２１の電流密度を示す図である。
　なお、図３の（ａ）、図４の（ａ）及び図５の（ａ）に示される矢印は、電子の流れを示している。
　図３の（ａ）及び（ｂ）に示されるように、比較例１の半導体発光素子１Ｘにおけるｎ側電極２０Ｘは、基板１１上のｎ型半導体層１２の上に形成されたｎ側電極層２１Ｘと、ｎ側電極層２１Ｘの上に形成されたｎ側配線層２２Ｘとを有する。
　平面視において、ｎ側電極２０Ｘは、幅が変化する部分を有するように形成されている。具体的には、ｎ側電極２０Ｘは、給電部Ｅ１と、給電部Ｅ１から延伸し且つ給電部Ｅ１よりも幅が小さい延伸部Ｅ２とを有する。つまり、ｎ側電極２０Ｘ（ｎ側電極層２１Ｘ及びｎ側配線層２２Ｘ）は、幅が変化する部分を有する。
　このように構成された比較例１の半導体発光素子１Ｘでは、図３の（ｃ）に示すように、ｎ側電極２０Ｘの幅が変化する部分において、ｎ側電極層２１Ｘの電流密度が局所的に大きくなってエレクトロマイグレーション（ＥＭ）の臨界値を超えることがある。この結果、ｎ側電極２０Ｘにおける幅が変化する部分において、エレクトロマイグレーションが発生してｎ側電極層２１Ｘが劣化するおそれがある。
　そこで、ｎ側電極２０Ｘの幅が変化する部分でのエレクトロマイグレーションを抑制するために、比較例２の半導体発光素子１Ｙの構造を検討した。
　図４の（ａ）及び（ｂ）に示されるように、比較例２の半導体発光素子１Ｙにおけるｎ側電極２０Ｙは、比較例１の半導体発光素子１Ｘと同様に、基板１１上のｎ型半導体層１２の上に形成されたｎ側電極層２１Ｙと、ｎ側電極層２１Ｙの上に形成されたｎ側配線層２２Ｙとを有する。
　また、比較例２の半導体発光素子１Ｙでは、比較例１の半導体発光素子１Ｘと同様に、ｎ側電極２０Ｙの幅が変化している。具体的には、ｎ側電極２０Ｙは、給電部Ｅ１と、給電部Ｅ１から延伸し且つ給電部Ｅ１よりも幅が小さい延伸部Ｅ２とを有する。つまり、ｎ側電極２０Ｙ（ｎ側電極層２１Ｙ及びｎ側配線層２２Ｙ）は、幅が変化する部分を有する。
　一方、比較例２の半導体発光素子１Ｙでは、比較例１の半導体発光素子１Ｘと異なり、ｎ側電極２０Ｙの幅が変化する部分において、ｎ側電極層２１Ｙが分断されており、そのｎ側電極層２１Ｙが分断された部分に絶縁層５０Ｙが設けられている。つまり、ｎ側電極２０Ｙは、分離された２つのｎ側電極層２１Ｙと、２つのｎ側電極層２１Ｙの間に埋め込まれた絶縁層５０Ｙとを有する。
　このように構成された比較例２の半導体発光素子１Ｙのｎ側電極２０Ｙにおいては、図４の（ｃ）に示すように、絶縁層５０Ｙが設けられた部分でｎ側電極層２１Ｙの電流密度をゼロにすることができる。したがって、ｎ側電極２０Ｙの幅が変化する部分においてエレクトロマイグレーションが発生することを抑制することができる。
　しかしながら、図４に示される比較例２の半導体発光素子１Ｙでは、図４の（ａ）に示すように、ｎ側電極２０Ｙとｎ型半導体層１２とのオーミック接合面積が減少し、駆動電圧が増加する。
　これに対して、本実施の形態に係る半導体発光素子１では、図５の（ａ）及び（ｂ）に示すように、ｎ側電極２０は、ｎ側電極層２１と、ｎ側電極層２１の上に配置されたｎ側配線層２２とを有しており、ｎ側電極層２１は、給電部Ｅ１に配置された第１金属層２１ａと、第１金属層２１ａよりも延伸部Ｅ２側に配置され且つ第１金属層２１ａよりも導電率が低い第２金属層２１ｂとを有する。
　このように構成されたｎ側電極２０においては、図５の（ａ）に示すように、第２金属層２１ｂが設けられた部分で、ｎ側電極層２１を流れる横方向の電流の一部をｎ側配線層２２にバイパスさせることができる。これにより、図５の（ｃ）に示すように、第２金属層２１ｂが設けられた部分でｎ側電極層２１の横方向の電流密度を小さくすることができる。したがって、ｎ側電極２０の幅が変化する部分において、電流密度がエレクトロマイグレーションの臨界値を超える部分を無くすことができる。また、絶縁層ではなく導電性を有する第２金属層２１ｂを用いることで、ｎ側電極層２１において電流密度がゼロになる部分が生じない。このため、本実施の形態に係る半導体発光素子１では、図４に示される比較例２の半導体発光素子１Ｙと比べて、ｎ側電極２０とｎ型半導体層１２とのオーミック接合面積を大きくすることができる。したがって、駆動電圧の増加を抑制することができる。
　以上、本実施の形態に係る半導体発光素子１によれば、ｎ側電極２０に幅が変化する部分が設けられていても、駆動電圧の増加を抑制しつつ、エレクトロマイグレーションを抑制することができる。
　しかも、本実施の形態に係る半導体発光素子１では、光反射率が高いアルミニウムによって第１金属層２１ａ及び第３金属層２１ｃを構成し、電流密度が高くなる部分にのみ反射率が高くないチタンによって第２金属層２１ｂを構成している。これにより、ｎ側電極層２２の平均反射率が低下することを抑制できるので、光取り出し効率が低下することを抑制できる。
　また、本実施の形態に係る半導体発光素子１では、ｎ側電極２０の延伸部Ｅ２において、ｎ側配線層２２の配線抵抗値は、延伸部Ｅ２におけるｎ側電極層２１の配線抵抗値（平均配線抵抗値）よりも小さくなっている。
　この構成により、ｎ側電極層２１とｎ側配線層２２とを並列回路としたときに、給電部Ｅ１から延伸部Ｅ２に向かってｎ側電極２０に供給される電子は、ｎ側電極層２１よりもｎ側配線層２２に流れやすくなる。つまり、ｎ側配線層２２への電流バイパス量を増加させることができる。したがって、エレクトロマイグレーションを一層効果的に抑制することができる。
　なお、本実施の形態に係る半導体発光素子１のように、ｎ側電極２０の幅が急激に変化する場合、ｎ側電極２０の幅が変化する位置は明確であるが、図６に示すように、ｎ側電極２０の幅が滑らかに変化する場合、ｎ側電極２０の幅が変化する位置は、給電部Ｅ１から延伸部Ｅ２に向かう方向への位置ｘに対するｎ側電極層２１の幅Ｌの微分値（ｄＬ／ｄｘ）が極小となる位置である。
　一方、図５の（ｂ）に示すように、ｎ側電極２０の幅が急激に変化する場合、給電部Ｅ１から延伸部Ｅ２に向かう方向への位置ｘに対するｎ側電極層２１の幅Ｌの微分値（ｄＬ／ｄｘ）は、不連続となる。
　したがって、ｎ側電極２０におけるｎ側電極層２１の第２金属層２１ｂは、給電部Ｅ１から延伸部Ｅ２に向かう方向への位置ｘに対するｎ側電極層２１の幅Ｌの微分値が極小となる位置を含む領域、又は、前記微分値が不連続となる位置を含む領域に配置されているとよい。
　また、図７の（ａ）～（ｃ）に示すように、ｎ側電極２０におけるｎ側電極層２１の第２金属層２１ｂの少なくとも一部が給電部Ｅ１に配置されている場合、第２金属層２１ｂが配置された給電部Ｅ１の領域において、第２金属層２１ｂの最大幅Ｗ２１ｂは、給電部Ｅ１の最大幅ＷＥ１以下で、且つ、延伸部Ｅ２の最大幅ＷＥ２より大きくなっているとよい。
　また、図８の（ａ）～（ｃ）に示すように、ｎ側電極２０におけるｎ側電極層２１の第２金属層２１ｂの少なくとも一部が延伸部Ｅ２に配置されている場合、第２金属層２１ｂが配置された延伸部Ｅ２の領域において、第２金属層２１ｂの最大幅Ｗ２１ｂは、延伸部Ｅ２の最大幅ＷＥ２以下で、且つ、給電部Ｅ１の最大幅ＷＥ１より小さくなっているとよい。
　ここで、図３に示すように、ｎ側電極２０Ｘの幅が不連続に変化する場合、幅変化位置の延伸部Ｅ２側が最も電流密度が高くなる。そこで、図５に示すように、幅変化位置を含む領域に第２金属層２１ｂを設けることによって、ｎ側電極２０における第２金属層２１ｂが配置された領域において電流の一部が上部のｎ側配線層２２にバイパスするため、ｎ側電極２０における横方向（延伸方向）の電流密度ピーク値を低減することができる。逆に、幅変化位置を含まず、幅変化位置の延伸部Ｅ２側のすぐ近傍（例えば幅変化位置から１０μｍ以内の距離）の位置から延伸部Ｅ２側にかけて第２金属層２１ｂを配置した場合は、その面積によらず、ｎ側電極２０が幅変化位置近傍の横方向の電流密度を所望の値まで低減することができなかった。また、幅変化位置よりも延伸方向とは逆側の位置では、第２金属層２１ｂが配置されていなくてもｎ側電極２０の幅が広くなるために電流密度は下がるので、幅変化位置よりも延伸方向の位置と比べて遠くまで第２金属層２１ｂを配置する必要はない。
　図９は、０．５ｍｍ角の半導体発光素子１を１Ａで駆動したときの、延伸部Ｅ２の各測定位置におけるｎ側電極の最大電流密度を示すグラフである。ｎ側電極は、図１（ａ）に示すように、給電部Ｅ１は半導体発光素子１の外周に沿って配置され、延伸部Ｅ２は、給電部Ｅ１から半導体発光素子１の中央部に向かって延びるように配置されている。ｎ側電極は膜厚１．２μｍのアルミニウムで構成され、延伸部Ｅ２の幅は５０μｍとして、延伸部Ｅ２内における測定位置を変化させて、各地点での最大電流密度を求めた。図９に示すように、幅変化位置から１００μｍの距離までの横方向の最大電流密度は、アルミニウムのエレクトロマイグレーションが発生するおそれがあるとされる値（１×１０５［Ａ／ｃｍ２］）を超えていた。よって、幅変化位置から延伸方向に対して１００μｍの位置までチタンからなる第２金属層２１ｂを配置させることで、横方向の最大電流密度をエレクトロマイグレーションの発生する値以下にすることができる。実際の使用に際しては、エレクトロマイグレーションの発生しない範囲の最大電流密度に抑えればよいので、半導体発光素子１の構成、ｎ側電極２０を構成する材料、または、延伸部Ｅ２の幅などの条件によって、第２金属層２１ｂの配置範囲を適宜設定してもよい。
　またここで、図６に示すように、ｎ側電極２０の幅が滑らかに変化する場合、幅変化位置の定義を、給電部Ｅ１から延伸部Ｅ２に向かう方向への位置ｘに対するｎ側電極層２１の幅Ｌの微分値（ｄＬ／ｄｘ）が極小となる位置とする。ここで、延伸部Ｅ２の幅が一定である場合は、一定幅の領域のうち最も給電部Ｅ１側に近いところが最も電流密度が高くなる。そこで、微分に基づく幅変化位置よりも延伸部Ｅ２側の電流密度が最も高い部分を含む領域に第２金属層２１ｂを設けることによって、横方向の電流密度ピーク値を低減することができる。この場合、ｎ側電極２０の幅が不連続に変化する場合のように、幅変化位置に必ずしも第２金属層２１ｂを配置する必要はない。また、幅変化位置では最大電流密度が発生する位置よりも電極幅は広くなっており、電極幅が広くなる効果で電流密度が下がるので、幅変化位置よりも延伸方向と逆側の位置では、幅変化位置よりも延伸方向の位置と比べて遠くまで第２金属層２１ｂを配置する必要はない。実際の使用に際しては、エレクトロマイグレーションの発生しない範囲の最大電流密度に抑えればよいので、半導体発光素子１の構成、ｎ側電極２０を構成する材料、延伸部Ｅ２の幅などの条件によって、第２金属層２１ｂの配置範囲を適宜設定してもよい。
　なお、延伸部Ｅ２の幅が漸次変化している場合は、電流密度の高くなる位置は形状に依存して変化する。
　以上より、第２金属層２１ｂは、幅変化位置から延伸方向に向かって１００μｍ以内の場所に配置されていることが望ましい。
　ここで、図１０の（ａ）及び（ｂ）に示すように、第２金属層２１ｂは、給電部Ｅ１及び延伸部Ｅ２の両方にわたって設けられていてもよい。この場合、第２金属層２１ｂは、図１０の（ａ）に示すように、ｎ側電極層２１の幅が変化する位置ｘ０を基準に延伸方向に１００μｍを超える領域にまで設けられていてもよいし、図１０の（ｂ）に示すように、ｎ側電極層２１の幅が変化する位置ｘ０を基準に延伸方向に１００μｍ以内の領域のみに設けられていてもよい。
　また、図１０の（ｃ）及び（ｄ）に示すように、第２金属層２１ｂは、延伸部Ｅ２のみに設けられていてもよい。この場合、第２金属層２１ｂは、図１０の（ｃ）に示すように、ｎ側電極層２１の幅が変化する位置ｘ０を基準に延伸方向に１００μｍ以内の領域のみに設けられていてもよいし、図１０の（ｄ）に示すように、ｎ側電極層２１の幅が変化する位置ｘ０を基準に延伸方向に１００μｍを超える領域にまで設けられていてもよい。
　（実施の形態１の変形例１）
　次に、実施の形態１の変形例１に係る半導体発光素子１Ａについて、図１１を用いて説明する。図１１において、（ａ）は、実施の形態１の変形例１に係る半導体発光素子１Ａの平面図であり、（ｂ）は、（ａ）のＡ－Ａ線における同半導体発光素子１Ａの垂直断面図であり、（ｃ）は、（ｂ）のＢ－Ｂ線における同半導体発光素子１Ａの水平断面図である。
　本変形例に係る半導体発光素子１Ａは、上記実施の形態１に係る半導体発光素子１に対して、ｎ側電極２０Ａの構成が異なる。
　具体的には、図１１の（ｂ）及び（ｃ）に示すように、本変形例に係る半導体発光素子１Ａのｎ側電極２０Ａは、上記実施の形態１に係る半導体発光素子１のｎ側電極２０と同様に、ｎ側電極層２１Ａとｎ側配線層２２Ａとを有するが、本変形例に係る半導体発光素子１Ａにおけるｎ側電極２０Ａのｎ側電極層２１Ａは、第１金属層２１ａ、第２金属層２１ｂ及び第３金属層２１ｃに加えて、第４金属層２１ｄ及び第５金属層２１ｅを有する。
　本変形例においても、ｎ側電極２０Ａは、給電部Ｅ１と延伸部Ｅ２とを有しており、第４金属層２１ｄは、延伸部Ｅ２において、第３金属層２１ｃの第２金属層２１ｂ側とは反対側に位置している。第４金属層２１ｄは、第３金属層２１ｃに直接接続している。本変形例において、第４金属層２１ｄは、第２金属層２１ｂと同一材料で形成されている。具体的には、第４金属層２１ｄは、第２金属層２１ｂと同様に、チタンによって構成されている。
　また、第５金属層２１ｅは、延伸部Ｅ２において、第４金属層２１ｄの第３金属層２１ｃ側とは反対側に位置している。第５金属層２１ｅは、第４金属層２１ｄに直接接続している。本変形例において、第５金属層２１ｅは、第１金属層２１ａと同一材料で形成されている。具体的には、第５金属層２１ｅは、第１金属層２１ａ及び第３金属層２１ｃと同様に、アルミニウムによって構成されている。
　第４金属層２１ｄ及び第５金属層２１ｅは、第１金属層２１ａ、第２金属層２１ｂ及び第３金属層２１ｃと同様に、ｎ型半導体層１２に接触している。具体的には、第４金属層２１ｄ及び第５金属層２１ｅは、ｎ型半導体層１２にオーミック接続している。
　また、本変形例におけるｎ側電極２０Ａでは、幅が変化する位置（幅変化位置）が複数設けられている。したがって、ｎ側電極層２１Ａ及びｎ側配線層２２Ａの各々に幅変化位置が複数設けられている。
　具体的には、本変形例におけるｎ側電極２０Ａでは、上記実施の形態１におけるｎ側電極２０と同様に、給電部Ｅ１と延伸部Ｅ２との境界部分が幅変化位置になっているとともに、延伸部Ｅ２の一部に幅変化位置が設けられている。つまり、本変形例におけるｎ側電極２０Ａは、２段階に幅が変化しており、ｎ側電極２０Ａには２つの幅変化位置が存在している。
　本変形例において、ｎ側電極２０Ａの延伸部Ｅ２では、延伸部Ｅ２の延伸方向先端に向かって幅が段差状に狭くなるように幅が変化している。そして、ｎ側電極層２１Ａの第４金属層２１ｄは、延伸部Ｅ２のこの幅変化位置の近傍に設けられている。
　以上、本変形例に係る半導体発光素子１Ａによれば、上記実施の形態１に係る半導体発光素子１と同様に、ｎ側電極２０Ａは、ｎ側電極層２１Ａと、ｎ側電極層２１Ａの上に配置されたｎ側配線層２２Ａとを有しており、ｎ側電極層２１Ａは、給電部Ｅ１に配置された第１金属層２１ａと、第１金属層２１ａよりも延伸部Ｅ２側に配置され且つ第１金属層２１ａよりも導電率が低い第２金属層２１ｂとを有する。
　この構成により、ｎ側電極２０Ａに幅が変化する部分が設けられていても、駆動電圧の増加を抑制しつつ、エレクトロマイグレーションを抑制することができる。また、光取り出し効率が低下することを抑制することができる。
　しかも、本変形例に係る半導体発光素子１Ａにおけるｎ側電極２０Ａには、電流経路方向に対して幅変化位置が複数存在しており、ｎ側電極層２１Ａにおける複数の幅変化位置のそれぞれに、第１金属層２１ａよりも導電率が低い金属層が設けられている。具体的には、ｎ側電極層２１Ａの２つの幅変化位置の一方には第２金属層２１ｂが設けられ、ｎ側電極層２１Ａの２つの幅変化位置の他方には第４金属層２１ｄが設けられている。この構成により、ｎ側電極２０Ａに幅変化位置が複数設けられていて電流密度が高くなる箇所が複数存在する場合であっても、駆動電圧の増加を抑制しつつ、エレクトロマイグレーションを効果的に抑制することができる。
　なお、本変形例におけるｎ側電極２０Ａの延伸部Ｅ２では、ｎ側電極層２１Ａの電流密度が大きくなる部分として幅が変化する部分が設けられており、ｎ側電極層２１Ａの延伸部Ｅ２における幅が変化する部分に第４金属層２１ｄが設けられていたが、これに限らない。例えば、ｎ側電極層２１Ａの電流密度が大きくなる部分は、ｎ側電極２０Ａの延伸部Ｅ２に設けられた屈曲部であってもよい。屈曲部では、電気力線が密になり電流密度が高くなる。ｎ側電極層２１Ａの延伸部Ｅ２に屈曲部が設けられている場合、屈曲部の近傍に第４金属層２１ｄを設ければよい。
　また、本変形例における半導体発光素子１Ａでは、ｎ側電極２０Ａのｎ側電極層２１Ａの延伸部Ｅ２の一部に幅変化位置が存在していたが、これに限るものではなく、図１２に示すように、ｎ側電極層２１Ａの延伸部Ｅ２に幅変化位置が存在していなくてもよい。
　（実施の形態１の変形例２）
　次に、実施の形態１の変形例２に係る半導体発光素子１Ｂについて、図１３を用いて説明する。図１３において、（ａ）は、実施の形態１の変形例２に係る半導体発光素子１Ｂの平面図であり、（ｂ）は、（ａ）のＡ－Ａ線における同半導体発光素子１Ｂの垂直断面図であり、（ｃ）は、（ｂ）のＢ－Ｂ線における同半導体発光素子１Ｂの水平断面図である。
　本変形例に係る半導体発光素子１Ｂは、上記実施の形態１に係る半導体発光素子１に対して、ｎ側電極２０Ｂの形状が異なる。
　具体的には、図１３の（ｃ）に示すように、本変形例におけるｎ側電極２０Ｂの延伸部Ｅ２は、給電部Ｅ１側と反対側に、給電部Ｅ１側の幅よりも幅の小さい部分を有する。したがって、延伸部Ｅ２におけるｎ側電極層２１Ｂ及びｎ側配線層２２Ｂの各々は、給電部Ｅ１側と反対側に、給電部Ｅ１側の幅よりも幅の小さい部分を有する。
　本変形例において、ｎ側電極２０Ｂの延伸部Ｅ２は、延伸部Ｅ２の延伸方向先端に向かって幅が漸次狭くなる形状である。具体的には、ｎ側電極２０Ｂの延伸部Ｅ２は、延伸部Ｅ２の延伸方向先端に向かって先細りのテーパ状である。したがって、ｎ側電極層２１Ｂ及びｎ側配線層２２Ｂの各々が、延伸部Ｅ２の延伸方向先端に向かって先細りのテーパ状になっている。より具体的には、ｎ側電極層２１Ｂにおいては、第２金属層２１ｂの延伸部Ｅ２の部分と第３金属層２１ｃとで略二等辺三角形のテーパ状になっている。
　以上、本変形例に係る半導体発光素子１Ｂでも、上記実施の形態１に係る半導体発光素子１と同様に、ｎ側電極２０Ｂは、ｎ側電極層２１Ｂと、ｎ側電極層２１Ｂの上に配置されたｎ側配線層２２Ｂとを有しており、ｎ側電極層２１Ｂは、給電部Ｅ１に配置された第１金属層２１ａと、第１金属層２１ａよりも延伸部Ｅ２側に配置され且つ第１金属層２１ａよりも導電率が低い第２金属層２１ｂとを有する。
　これにより、ｎ側電極２０Ｂに幅が変化する部分が設けられていても、駆動電圧の増加を抑制しつつ、エレクトロマイグレーションを抑制することができる。また、光取り出し効率が低下することを抑制することができる。
　しかも、本変形例に係る半導体発光素子１Ｂでは、ｎ側電極２０Ｂの延伸部Ｅ２が、給電部Ｅ１側と反対側に給電部Ｅ１側の幅よりも幅の小さい部分を有する。
　この構成により、ｎ側電極２０Ｂの面積を小さくすることができるので、ｐ側電極３０の面積（つまり発光面積）を大きくすることができる。これにより、半導体発光素子１Ｂの光出力を向上させることができる。この場合、ｎ側電極２０Ｂの延伸部Ｅ２では先端に近づくにしたがって電流量が少なくなるため、本変形例のように、延伸部Ｅ２の給電部Ｅ１側とは反対側（先端側）の幅を小さくしても電流密度はあまり大きくならないのでエレクトロマイグレーションの発生を抑制することができる。つまり、電流密度がエレクトロマイグレーションの臨界値を超えない程度にｎ側電極２０Ｂの延伸部Ｅ２の先端を細くしてｎ側電極２０の面積を小さくするとともにｐ側電極３０の面積を大きくするとよい。このように、本変形例に係る半導体発光素子１Ｂによれば、エレクトロマイグレーションの抑制効果を維持しつつ、半導体発光素子１Ｂの光出力を向上させることができる。
　なお、図１３に示される半導体発光素子１Ｂでは、延伸部Ｅ２の全体が先細りのテーパ状となっていたが、これに限るものではなく、例えば、図１４に示すように、延伸部Ｅ２の一部（図１４では第３金属層２１ｃ）が先細りのテーパ状となっていてもよい。
　（実施の形態１の変形例３）
　次に、実施の形態１の変形例３に係る半導体発光素子１Ｃについて、図１５を用いて説明する。図１５において、（ａ）は、実施の形態１の変形例３に係る半導体発光素子１Ｃの平面図であり、（ｂ）は、（ａ）のＡ－Ａ線における同半導体発光素子１Ｃの垂直断面図であり、（ｃ）は、（ｂ）のＢ－Ｂ線における同半導体発光素子１Ｃの水平断面図である。
　本変形例に係る半導体発光素子１Ｃは、上記実施の形態１に係る半導体発光素子１に対して、ｎ側電極２０Ｃの構成が異なる。
　具体的には、図１５の（ａ）及び（ｃ）に示すように、本変形例に係る半導体発光素子１Ｃのｎ側電極２０Ｃは、上記実施の形態１に係る半導体発光素子１のｎ側電極２０と同様に、ｎ側電極層２１Ｃとｎ側配線層２２Ｃとを有するが、本変形例に係る半導体発光素子１Ｃにおけるｎ側電極２０Ｃのｎ側電極層２１Ｃは、第１金属層２１ａ、第２金属層２１ｂ及び第３金属層２１ｃに加えて、第４金属層２１ｄ及び第５金属層２１ｅを有する。
　また、本変形例でも、ｎ側電極２０Ｃは、給電部Ｅ１と延伸部Ｅ２とを有しているが、本変形例におけるｎ側電極２０Ｃは、延伸部Ｅ２における給電部Ｅ１側と反対側に分岐部ＤＰを有する。具体的には、延伸部Ｅ２では、分岐部ＤＰで２つの枝電極に分岐されている。ｎ側電極２０Ｃに分岐部ＤＰを設けることで、少ない電極面積で半導体発光素子１Ｃの全体に効率的に給電することができる。なお、本変形例において、分岐部ＤＰで分岐した後の電極（枝電極）の幅は、分岐部ＤＰで分岐する電極の幅よりも小さくなっている。
　第４金属層２１ｄは、延伸部Ｅ２において、第３金属層２１ｃの第２金属層２１ｂ側とは反対側に位置している。第４金属層２１ｄは、分岐部ＤＰに配置されている。また、第４金属層２１ｄは、第３金属層２１ｃに直接接続している。本変形例において、第４金属層２１ｄは、第２金属層２１ｂと同一材料で形成されている。具体的には、第４金属層２１ｄは、第２金属層２１ｂと同様に、チタンによって構成されている。
　また、第５金属層２１ｅは、延伸部Ｅ２において、第４金属層２１ｄの第３金属層２１ｃ側とは反対側に位置している。第５金属層２１ｅは、分岐部ＤＰで分岐した後の枝電極に配置されている。第５金属層２１ｅは、第４金属層２１ｄに直接接続している。本変形例において、第５金属層２１ｅは、第１金属層２１ａと同一材料で形成されている。具体的には、第５金属層２１ｅは、第１金属層２１ａ及び第３金属層２１ｃと同様に、アルミニウムによって構成されている。
　第４金属層２１ｄ及び第５金属層２１ｅは、第１金属層２１ａ、第２金属層２１ｂ及び第３金属層２１ｃと同様に、ｎ型半導体層１２に接触している。具体的には、第４金属層２１ｄ及び第５金属層２１ｅは、ｎ型半導体層１２にオーミック接続している。
　以上、本変形例に係る半導体発光素子１Ｃによれば、上記実施の形態１に係る半導体発光素子１と同様に、ｎ側電極２０Ｃは、ｎ側電極層２１Ｃと、ｎ側電極層２１Ｃの上に配置されたｎ側配線層２２Ｃとを有しており、ｎ側電極層２１Ｃは、給電部Ｅ１に配置された第１金属層２１ａと、第１金属層２１ａよりも延伸部Ｅ２側に配置され且つ第１金属層２１ａよりも導電率が低い第２金属層２１ｂとを有する。
　この構成により、ｎ側電極２０Ｃに幅が変化する部分が設けられていても、駆動電圧の増加を抑制しつつ、エレクトロマイグレーションを抑制することができる。また、光取り出し効率が低下することを抑制することができる。
　しかも、本変形例に係る半導体発光素子１Ｃにおけるｎ側電極２０Ｃは、延伸部Ｅ２における給電部Ｅ１側と反対側に分岐部ＤＰを有する。ｎ側電極２０Ｃの分岐部ＤＰが設けられた箇所では、ｎ側電極層２１Ｃの電流密度が大きくなる。例えば、分岐部ＤＰで分岐した後の複数の電極（枝電極）の幅の和が分岐前の電極の幅よりも小さくなると、分岐部ＤＰでの電流密度が大きくなる。
　そこで、本変形例に係る半導体発光素子１Ｃにおけるｎ側電極２０Ｃでは、ｎ側電極層２１Ｃの分岐部ＤＰに第４金属層２１ｄが配置されている。
　この構成により、ｎ側電極２０Ｃに分岐部ＤＰが存在していても、駆動電圧の増加を抑制しつつ、エレクトロマイグレーションを効果的に抑制することができる。
　なお、本変形例におけるｎ側電極２０Ｃの延伸部Ｅ２には、Ｙ字状に分岐するように分岐部ＤＰが設けられていたが、これに限らない。例えば、ｎ側電極２０Ｃの延伸部Ｅ２には、Ｔ字状に分岐するように分岐部ＤＰが設けられていてもよい。この場合、分岐前後で電極幅の和が等しくても分岐部は屈曲部となるので、分岐部で電気力線が密になって電流密度が大きくなる。したがって、Ｔ字状に分岐するようにｎ側電極２０Ｃの延伸部Ｅ２に分岐部ＤＰが設けられていても、ｎ側電極層２１Ｃの分岐部ＤＰに第４金属層２１ｄを設けることで、エレクトロマイグレーションを効果的に抑制することができる。
　なお、分岐部ＤＰに設けられる第４金属層２１ｄは、分岐部ＤＰの中心を基準に分岐方向に±１００μｍ以内の領域に少なくとも一部が存在するとよい。
　また、本変形例における半導体発光素子１Ｃでは、ｎ側電極層２１Ｃの分岐部ＤＰに第４金属層２１ｄが設けられていたが、これに限るものではない。例えば、図１６に示すように、ｎ側電極層２１Ｃは、第４金属層２１ｄ及び第５金属層２１ｅを有しておらず、第１金属層２１ａ、第２金属層２１ｂ及び第３金属層２１ｃのみを有している場合は、ｎ側電極層２１Ｃの分岐部ＤＰには第２金属層２１ｂが設けられてもよい。
　また、本変形例における半導体発光素子１Ｃのｎ側電極２０Ｃでは、給電部Ｅ１から１つの延伸部Ｅ２が延伸していたが、これに限らない。例えば、図１７に示すように、給電部Ｅ１から複数（図１７では４本）の延伸部Ｅ２が延伸していてもよい。この場合、ｎ側電極層２１Ｃにおける複数の延伸部Ｅ２の各々の分岐部ＤＰに第４金属層２１ｄを設けるとよい。なお、複数の延伸部Ｅ２の全ての分岐部ＤＰに第４金属層２１ｄを設けなくてもよい。この場合、第２金属層２１ｂは、分岐部ＤＰの中心を基準に分岐方向に±１００μｍ以内の領域に少なくとも一部が存在するとよい。
　（実施の形態１の変形例４）
　次に、実施の形態１の変形例４に係る半導体発光素子１Ｄについて、図１８を用いて説明する。図１８において、（ａ）は、実施の形態１の変形例４に係る半導体発光素子１Ｄの平面図であり、（ｂ）は、（ａ）のＡ－Ａ線における同半導体発光素子１Ｄの垂直断面図であり、（ｃ）は、（ｂ）のＢ－Ｂ線における同半導体発光素子１Ｄの水平断面図である。
　本変形例に係る半導体発光素子１Ｄは、上記実施の形態１に係る半導体発光素子１に対して、ｎ側電極２０Ｄの構成が異なる。
　具体的には、図１８の（ｂ）に示すように、本変形例に係る半導体発光素子１Ｄのｎ側電極２０Ｄは、上記実施の形態１に係る半導体発光素子１のｎ側電極２０において、さらに、ｎ側拡散バリア層２３を有する。つまり、本変形例におけるｎ側電極２０Ｄは、ｎ側電極層２１とｎ側配線層２２とに加えて、ｎ側拡散バリア層２３を有する。
　ｎ側拡散バリア層２３は、ｎ側電極層２１とｎ側配線層２２との間に配置されている。本変形例において、ｎ側拡散バリア層２３は、ｎ側電極層２１及びｎ側配線層２２の各々に接しているが、これに限らない。ｎ側拡散バリア層２３は、ｎ側電極層２１を構成する金属材料とｎ側配線層２２を構成する金属材料とが相互拡散することを抑制する。例えば、ｎ側拡散バリア層２３は、ｎ側電極層２１に含まれるアルミニウムとｎ側配線層２２に含まれる金との相互拡散を抑制する。
　ｎ側拡散バリア層２３は、例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及びタングステン（Ｗ）の中から選ばれる少なくとも１種類の金属材料、あるいは、これらの少なくとも１種類の金属材料を含む合金によって構成することができる。
　一例として、ｎ側電極層２１の第１金属層２１ａ及び第３金属層２１ｃをＡｌ層（膜厚０．３μｍ）とし、ｎ側電極層２１の第２金属層２１ｂをＴｉ層（膜厚０．３μｍ）とし、ｎ側配線層２２をＡｕ層（膜厚１．０μｍ）とした場合、ｎ側拡散バリア層２３は、モリブデンによって構成されたＭｏ層（膜厚０．３７５μｍ）である。
　以上、本変形例に係る半導体発光素子１Ｄによれば、上記実施の形態１に係る半導体発光素子１と同様に、ｎ側電極２０Ｄは、ｎ側電極層２１と、ｎ側電極層２１の上に配置されたｎ側配線層２２とを有しており、ｎ側電極層２１は、給電部Ｅ１に配置された第１金属層２１ａと、第１金属層２１ａよりも延伸部Ｅ２側に配置され且つ第１金属層２１ａよりも導電率が低い第２金属層２１ｂとを有する。
　この構成により、ｎ側電極２０Ｄに幅が変化する部分が設けられていても、駆動電圧の増加を抑制しつつ、エレクトロマイグレーションを抑制することができる。また、光取り出し効率が低下することを抑制することができる。
　また、本変形例に係る半導体発光素子１Ｄにおけるｎ側電極２０Ｄは、ｎ側電極層２１とｎ側配線層２２との間にｎ側拡散バリア層２３を有する。
　この構成により、ｎ側拡散バリア層２３によって、ｎ側電極層２１を構成する金属材料とｎ側配線層２２を構成する金属材料とが相互拡散することを抑制できる。したがって、長期信頼性に優れた半導体発光素子１Ｄを実現することができる。
　なお、本変形例における半導体発光素子１Ｄでは、ｎ側拡散バリア層２３とｎ側電極層２１とを異なる材料によって構成したが、これに限らない。例えば、ｎ側拡散バリア層２３は、ｎ側電極層２１の第２金属層２１ｂと同一材料で構成されていてもよい。この場合、ｎ側電極層２１の第２金属層２１ｂとｎ側拡散バリア層２３とを一体にして、図１９に示される半導体発光素子１Ｅのｎ側電極２０Ｅのように、ｎ側電極層２１Ｅの第２金属層２１ｂをｎ側拡散バリア層として機能させてもよい。図１９に示される半導体発光素子１Ｅでは、ｎ側電極層２１Ｅの第２金属層２１ｂをＴｉ層にしている。
　図１９に示される半導体発光素子１Ｅのｎ側電極２０Ｅは、ｎ側電極層２１Ｅの第２金属層２１ｂとなるＴｉ層とｎ側電極層２１Ｅの上のｎ側拡散バリア層となるＴｉ層とを別々に成膜することで形成することができる。例えば、第１金属層２１ａ及び第３金属層２１ｃ（例えばＡｌ層）と第２金属層２１ｂ（例えばＴｉ層）とを成膜してｎ側電極層２１Ｅを形成し、その後、ｎ側電極層２１Ｅの上に、ＥＢ蒸着法又はスパッタ法等で第２金属層２１ｂと同一材料のｎ側拡散バリア層（例えばＴｉ層）を成膜してフォトリソグラフィ法によって所定形状に形成する。
　また、ｎ側電極層２１Ｅの第２金属層２１ｂとなるＴｉ層とｎ側電極層２１Ｅの上のｎ側拡散バリア層となるＴｉ層とを別々に成膜するのではなく同時に成膜してもよい。例えば、第１金属層２１ａ及び第３金属層２１ｃ（例えばＡｌ層）を島状に成膜して、その後、島状の第１金属層２１ａ及び第３金属層２１ｃを覆うようにしてＥＢ蒸着法又はスパッタ法等でｎ側拡散バリア層となる第２金属層２１ｂ（例えばＴｉ層）を成膜してフォトリソグラフィ法によって所定形状に形成する。これにより、図２０に示されるような半導体発光素子１Ｆのｎ側電極２０Ｆを形成することができる。つまり、ｎ側拡散バリア層としても機能するｎ側電極層２１Ｆの第２金属層２１ｂ及びｎ側配線層２２の各々は、離間した第１金属層２１ａ及び第３金属層２１ｃの間の部分で窪んだ形状となる。このように、ｎ側電極層２１Ｆの第２金属層２１ｂと拡散バリア層とを一体にして同時に形成することで、製造工程を削減することができる。
　（実施の形態１の変形例５）
　次に、実施の形態１の変形例５に係る半導体発光素子１Ｇについて、図２１を用いて説明する。図２１において、（ａ）は、実施の形態１の変形例５に係る半導体発光素子１Ｇの平面図であり、（ｂ）は、（ａ）のＡ－Ａ線における同半導体発光素子１Ｇの垂直断面図であり、（ｃ）は、（ｂ）のＢ－Ｂ線における同半導体発光素子１Ｇの水平断面図であり、（ｄ）は、（ａ）のＣ－Ｃ線における同半導体発光素子１Ｇの垂直断面図であり、（ｅ）は、（ｄ）のＤ－Ｄ線における同半導体発光素子１Ｇの水平断面図である。
　本変形例に係る半導体発光素子１Ｇは、上記実施の形態１に係る半導体発光素子１に対して、ｐ側電極３０Ｇの構成が異なる。
　具体的には、図２１の（ａ）、（ｄ）及び（ｅ）に示すように、本変形例に係る半導体発光素子１Ｇのｐ側電極３０Ｇは、上記実施の形態１に係る半導体発光素子１のｐ側電極３０がｐ型ＧａＮ層上に配置されるのに対し、酸化物半導体層３４上に配置される構成になっている。
　酸化物半導体層３４は、ｐ型半導体層１４の上に配置される。本変形例において、酸化物半導体層３４は、ｐ型半導体層１４に接触している。
　酸化物半導体層３４は、化合物半導体によって構成されている。酸化物半導体層３４としては、例えば、酸化インジウムスズ（ＩＴＯ；Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、酸化インジウム亜鉛（ＩＺＯ；Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）、酸化亜鉛（ＺｎＯ；Ｚｉｎｃ　Ｏｘｉｄｅ）、又は、ＩｎＧａＺｎＯｘ（ＩＧＺＯ）等の透明金属酸化物からなる透明導電膜を用いることができる。これにより、活性層１３で生成された光を酸化物半導体層３４を透過させて外部に取り出すことができる。つまり、活性層１３で生成された光は、基板１１側ではなくｐ側電極３０Ｇ側から取り出される。この場合、半導体発光素子１Ｇの光取り出し方向は、図２１の紙面の上方向である。なお、本変形例において、酸化物半導体層３４は、ＩＴＯによって構成されたＩＴＯ膜である。
　また、酸化物半導体層３４は、ｐ型半導体層１４との界面に薄いオーミックコンタクト層を含んでもよい。例えば、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｒ、Ｍｎ、Ｔａ、Ｃｕ及びＦｅの中から選ばれる１種類の単体、又は、これらのいずれか１種類を含む合金等を、ｐ型半導体層１４に接する側の酸化物半導体層３４に含めることで、オーミックコンタクトのコンタクト抵抗値を低減することができる。
　本変形例において、ｐ側電極３０Ｇは、ｎ側電極２０と同様の構成であり、ｐ型半導体層１４側に配置されたｐ側電極層３１Ｇと、ｐ側電極層３１Ｇの上に配置されたｐ側配線層３２とを有する。具体的には、ｐ側電極層３１Ｇは、酸化物半導体層３４の上に積層されており、ｐ側配線層３２は、ｐ側電極層３１Ｇの上に積層されている。なお、ｐ側電極層３１Ｇとｐ側配線層３２とは、上面視において、同一形状である。
　ｐ側電極３０Ｇは、ｎ側電極２０と同様に、給電部Ｅ１と、給電部Ｅ１から延伸する延伸部Ｅ２とを有する。給電部Ｅ１は、ｐ側電極３０Ｇにおいて給電端子１００が接続される部分である。ｐ側電極３０Ｇにおいて、延伸部Ｅ２の延伸方向と直交する方向において、給電部Ｅ１の幅は、延伸部Ｅ２の幅より大きい。つまり、ｐ側電極３０Ｇにおいて、延伸部Ｅ２の幅は、給電部Ｅ１の幅よりも小さい。したがって、ｐ側電極３０Ｇは、幅が変化する部分を有する。つまり、ｐ側電極層３１Ｇ及びｐ側配線層３２の各々は、幅が変化する部分を有する。
　ｐ側電極層３１Ｇは、給電部Ｅ１に配置された第１金属層３１ａと、第１金属層３１ａよりも延伸部Ｅ２側に配置された第２金属層３１ｂとを有する。本変形例において、第２金属層３１ｂは、第１金属層３１ａと直接接続している。第１金属層３１ａ及び第２金属層３１ｂは、金属材料によって構成されている。
　ｐ側電極層３１Ｇは、さらに、延伸部Ｅ２において第３金属層３１ｃを有する。第３金属層３１ｃは、金属材料によって構成されている。第３金属層３１ｃは、第２金属層３１ｂの第１金属層３１ａ側とは反対側に位置している。したがって、第２金属層３１ｂは、延伸部Ｅ２の延伸方向において、第１金属層３１ａと第３金属層３１ｃとの間に位置している。つまり、ｐ側電極層３１Ｇは、延伸部Ｅ２の延伸方向において第１金属層３１ａと第３金属層３１ｃとに分断されており、その分断された部分には、第２金属層３１ｂが設けられている。本変形例において、第３金属層３１ｃは、第２金属層３１ｂに直接接続している。
　第２金属層３１ｂは、少なくとも延伸部Ｅ２の延伸方向に対してｐ側電極層３１の幅が変化する位置近傍に配置されている。本変形例において、第２金属層３１ｂは、ｐ側電極層３１Ｇの幅が変化する位置を跨いでいる。つまり、第２金属層３１ｂは、給電部Ｅ１と延伸部Ｅ２との両方に形成されている。
　ｐ側電極３０Ｇにおいて、第１金属層３１ａ、第２金属層３１ｂ及び第３金属層３１ｃの各々は、酸化物半導体層３４に接触している。したがって、第１金属層３１ａ、第２金属層３１ｂ及び第３金属層３１ｃは、酸化物半導体層３４に対するオーミックコンタクト層として機能する材料によって構成されているとよい。
　また、第１金属層３１ａの導電率は、第２金属層３１ｂの導電率よりも高い。また、第３金属層３１ｃの導電率は、第２金属層３１ｂの導電率よりも高い。本変形例において、第１金属層３１ａと第３金属層３１ｃとは、同一材料で形成されている。
　第１金属層３１ａ及び第３金属層３１ｃは、例えば、Ａｌ、Ａｇの中から選ばれる少なくとも１種類の金属材料、あるいは、これらの少なくとも１種類の金属材料を含む合金によって構成することができる。本変形例において、第１金属層３１ａ及び第３金属層３１ｃは、アルミニウムによって構成されている。
　第１金属層３１ａ及び第３金属層３１ｃよりも導電率が低い第２金属層３１ｂは、例えば、Ｔｉ、Ｗ、Ｃｒの中から選ばれる少なくとも１種類の金属材料、あるいは、これらの少なくとも１種類の金属材料を含む合金によって構成することができる。本変形例において、第２金属層３１ｂは、チタンによって構成されている。
　また、ｐ側電極層３１Ｇの上に積層されたｐ側配線層３２は、ｐ側電極層３１Ｇの第１金属層３１ａ、第２金属層３１ｂ及び第３金属層３１ｃの上に連続して配置されている。つまり、ｐ側配線層３２は、給電部Ｅ１及び延伸部Ｅ２にわたって連続して形成されている。ｐ側配線層３２の給電部Ｅ１に対応する部分には、給電端子１００が接続される。
　ｐ側配線層３２は、金属材料によって構成されている。ｐ側配線層３２の配線抵抗値は、ｐ側電極層３１Ｇの配線抵抗値よりも小さいとよい。つまり、ｐ側配線層３２は、第１金属層３１ａ、第２金属層３１ｂ及び第３金属層３１ｃで構成されるｐ側電極層３１Ｇの平均配線抵抗値よりも低い配線抵抗値の金属材料によって構成されているとよい。特に、延伸部Ｅ２において、ｐ側配線層３２の配線抵抗値は、延伸部Ｅ２におけるｐ側電極層３１Ｇの配線抵抗値（平均配線抵抗値）よりも小さくなっているとよい。ｐ側配線層３２は、例えば、Ｃｕ、Ａｇ、Ａｕの中から選ばれる少なくとも１種類の金属材料、あるいは、これらの少なくとも１種類の金属材料を含む合金によって構成することができる。
　このように構成されるｐ側電極３０Ｇは、ｎ側電極２０と同様の構成であるので、上記実施の形態１に係る半導体発光素子１のｎ側電極２０と同様の方法で形成することができる。一例として、ｐ側電極３０Ｇは、酸化物半導体層３４であるＩＴＯ層（膜厚０．２μｍ）上に形成されており、ｐ側電極層３１Ｇの第１金属層３１ａ及び第３金属層３１ｃがＡｌ層（膜厚０．３μｍ）で、ｐ側電極層３１Ｇの第２金属層３１ｂがＴｉ層（膜厚０．３μｍ）で、ｐ側配線層３２がＡｕ層（膜厚１．０μｍ）である。
　以上、本変形例に係る半導体発光素子１Ｇによれば、上記実施の形態１に係る半導体発光素子１と同様に、ｎ側電極２０は、ｎ側電極層２１と、ｎ側電極層２１の上に配置されたｎ側配線層２２とを有しており、ｎ側電極層２１は、給電部Ｅ１に配置された第１金属層２１ａと、第１金属層２１ａよりも延伸部Ｅ２側に配置され且つ第１金属層２１ａよりも導電率が低い第２金属層２１ｂとを有する。
　この構成により、ｎ側電極２０に幅が変化する部分が設けられていても、駆動電圧の増加を抑制しつつ、エレクトロマイグレーションを抑制することができる。また、光取り出し効率が低下することを抑制することができる。
　さらに、本変形例に係る半導体発光素子１Ｇによれば、ｐ側電極３０Ｇは、ｐ側電極層３１Ｇと、ｐ側電極層３１Ｇの上に配置されたｐ側配線層３２とを有しており、ｐ側電極層３１Ｇは、給電部Ｅ１に配置された第１金属層３１ａと、第１金属層３１ａよりも延伸部Ｅ２側に配置され且つ第１金属層３１ａよりも導電率が低い第２金属層３１ｂとを有する。
　この構成により、ｐ側電極３０Ｇに幅が変化する部分が設けられていても、駆動電圧の増加を抑制しつつ、エレクトロマイグレーションを抑制することができる。
　なお、本変形例に係る半導体発光素子１Ｇにおいて、ｐ側電極３０Ｇは、ｐ側拡散バリア層を有していなかったが、ｐ側電極３０Ｇは、上記実施の形態１に係る半導体発光素子１と同様に、ｐ側拡散バリア層３３を有していてもよい。この場合、ｐ側拡散バリア層は、ｐ側電極層３１Ｇとｐ側配線層３２との間に配置される。
　また、本変形例に係る半導体発光素子１Ｇにおいて、ｐ側電極３０Ｇに対して、上記実施の形態１の変形例１～５におけるｎ側電極２０の構成を適用してもよい。
　（実施の形態２）
　次に、実施の形態２に係る半導体発光素子１Ｈについて、図２２を用いて説明する。図２２において、（ａ）は、実施の形態２に係る半導体発光素子１Ｈの平面図であり、（ｂ）は、（ａ）のＡ－Ａ線における同半導体発光素子１Ｈの垂直断面図であり、（ｃ）は、（ｂ）のＢ－Ｂ線における同半導体発光素子１Ｈの水平断面図である。
　本実施の形態に係る半導体発光素子１Ｈは、上記実施の形態１に係る半導体発光素子１に対して、ｎ側電極２０Ｈの構成が異なる。
　具体的には、上記実施の形態１に係る半導体発光素子１では、ｎ側電極２０のｎ側電極層２１は、第１金属層２１ａ、第２金属層２１ｂ及び第３金属層２１ｃを有していたが、本実施の形態に係る半導体発光素子１Ｈでは、図２２の（ｂ）及び（ｃ）に示すように、ｎ側電極２０Ｈのｎ側電極層２１Ｈは、第３金属層２１ｃを有しておらず、第１金属層２１ａ及び第２金属層２１ｂのみによって構成されている。本実施の形態では、ｎ側電極層２１Ｈの第２金属層２１ｂは、延伸部Ｅ２の全体にわたって形成されている。
　以上、本実施の形態に係る半導体発光素子１Ｈによれば、上記実施の形態１に係る半導体発光素子１と同様に、ｎ側電極２０Ｈは、ｎ側電極層２１Ｈと、ｎ側電極層２１Ｈの上に配置されたｎ側配線層２２とを有しており、ｎ側電極層２１Ｈは、給電部Ｅ１に配置された第１金属層２１ａと、第１金属層２１ａよりも延伸部Ｅ２側に配置され且つ第１金属層２１ａよりも導電率が低い第２金属層２１ｂとを有する。
　この構成により、ｎ側電極２０Ｈに幅が変化する部分が設けられていても、駆動電圧の増加を抑制しつつ、エレクトロマイグレーションを抑制することができる。また、光取り出し効率が低下することを抑制することができる。
　（実施の形態２の変形例１）
　次に、実施の形態２の変形例１に係る半導体発光素子１Ｉについて、図２３を用いて説明する。図２３において、（ａ）は、実施の形態２に係る半導体発光素子１Ｉの平面図であり、（ｂ）は、（ａ）のＡ－Ａ線における同半導体発光素子１Ｉの垂直断面図であり、（ｃ）は、（ｂ）のＢ－Ｂ線における同半導体発光素子１Ｉの水平断面図である。
　本変形例に係る半導体発光素子１Ｉは、上記実施の形態２に係る半導体発光素子１Ｈに対して、ｎ側電極２０Ｉの構成が異なる。
　具体的には、図２３の（ｃ）に示すように、上記実施の形態１の変形例２に係る半導体発光素子１Ｂと同様に、本変形例におけるｎ側電極２０Ｉの延伸部Ｅ２は、給電部Ｅ１側と反対側に、給電部Ｅ１側の幅よりも幅の小さい部分を有する。したがって、延伸部Ｅ２におけるｎ側電極層２１Ｉ及びｎ側配線層２２Ｉの各々は、給電部Ｅ１側と反対側に、給電部Ｅ１側の幅よりも幅の小さい部分を有する。
　本変形例において、ｎ側電極２０Ｉの延伸部Ｅ２は、延伸部Ｅ２の延伸方向先端に向かって幅が漸次狭くなる形状である。具体的には、ｎ側電極２０Ｉの延伸部Ｅ２は、延伸部Ｅ２の延伸方向先端に向かって先細りのテーパ状である。したがって、ｎ側電極層２１Ｉ及びｎ側配線層２２Ｉの各々が、延伸部Ｅ２の延伸方向先端に向かって先細りのテーパ状になっている。より具体的には、ｎ側電極層２１Ｉにおいては、第２金属層２１ｂの延伸部Ｅ２の部分が略二等辺三角形のテーパ状になっている。
　以上、本変形例に係る半導体発光素子１Ｉでも、上記実施の形態２に係る半導体発光素子１Ｈと同様に、ｎ側電極２０Ｉは、ｎ側電極層２１Ｉと、ｎ側電極層２１Ｉの上に配置されたｎ側配線層２２Ｉとを有しており、ｎ側電極層２１Ｉは、給電部Ｅ１に配置された第１金属層２１ａと、第１金属層２１ａよりも延伸部Ｅ２側に配置され且つ第１金属層２１ａよりも導電率が低い第２金属層２１ｂとを有する。
　これにより、ｎ側電極２０Ｉに幅が変化する部分が設けられていても、駆動電圧の増加を抑制しつつ、エレクトロマイグレーションを抑制することができる。また、光取り出し効率が低下することを抑制することができる。
　しかも、本変形例に係る半導体発光素子１Ｉでは、上記実施の形態１の変形例２に係る半導体発光素子１Ｂと同様に、ｎ側電極２０Ｉの延伸部Ｅ２が、給電部Ｅ１側と反対側に給電部Ｅ１側の幅よりも幅の小さい部分を有する。
　この構成により、上記実施の形態１の変形例２に係る半導体発光素子１Ｂと同様の効果を奏する。つまり、ｎ側電極２０Ｉの面積を小さくしてｐ側電極３０の面積（つまり発光面積）を大きくすることができるので、エレクトロマイグレーションの抑制効果を維持しつつ、半導体発光素子１Ｉの光出力を向上させることができる。また、この場合、ｎ側電極２０Ｂの延伸部Ｅ２では先端に近づくにしたがって電流量が少なくなるため、本変形例のように、延伸部Ｅ２の給電部Ｅ１側とは反対側（先端側）の幅を小さくしても電流密度はあまり大きくならないのでエレクトロマイグレーションの発生を抑制することができる。
　（実施の形態２の変形例２）
　次に、実施の形態２の変形例２に係る半導体発光素子１Ｊについて、図２４を用いて説明する。図２４において、（ａ）は、実施の形態２の変形例２に係る半導体発光素子１Ｊの平面図であり、（ｂ）は、（ａ）のＡ－Ａ線における同半導体発光素子１Ｊの垂直断面図であり、（ｃ）は、（ｂ）のＢ－Ｂ線における同半導体発光素子１Ｊの水平断面図である。
　本変形例に係る半導体発光素子１Ｊは、上記実施の形態２に係る半導体発光素子１Ｈに対して、ｎ側電極２０Ｊの構成が異なる。
　具体的には、図２４の（ｂ）に示すように、本変形例に係る半導体発光素子１Ｊのｎ側電極２０Ｊは、上記実施の形態２に係る半導体発光素子１Ｈのｎ側電極２０Ｈにおいて、さらに、ｎ側拡散バリア層２３を有する。つまり、本変形例におけるｎ側電極２０Ｊは、上記実施の形態１の変形例４に係る半導体発光素子１Ｄと同様に、ｎ側電極層２１Ｈとｎ側配線層２２とに加えて、ｎ側電極層２１Ｈとｎ側配線層２２との間に配置されたｎ側拡散バリア層２３を有する。
　以上、本変形例に係る半導体発光素子１Ｊによれば、上記実施の形態２に係る半導体発光素子１Ｈと同様に、ｎ側電極２０Ｊは、ｎ側電極層２１Ｈと、ｎ側電極層２１Ｈの上に配置されたｎ側配線層２２とを有しており、ｎ側電極層２１Ｈは、給電部Ｅ１に配置された第１金属層２１ａと、第１金属層２１ａよりも延伸部Ｅ２側に配置され且つ第１金属層２１ａよりも導電率が低い第２金属層２１ｂとを有する。
　この構成により、ｎ側電極２０Ｊに幅が変化する部分が設けられていても、駆動電圧の増加を抑制しつつ、エレクトロマイグレーションを抑制することができる。また、光取り出し効率が低下することを抑制することができる。
　また、本変形例に係る半導体発光素子１Ｊにおけるｎ側電極２０Ｊは、ｎ側電極層２１Ｈとｎ側配線層２２との間にｎ側拡散バリア層２３を有する。
　この構成により、上記実施の形態１の変形例４に係る半導体発光素子１Ｄと同様の効果を奏する。つまり、ｎ側拡散バリア層２３によって、ｎ側電極層２１Ｈを構成する金属材料とｎ側配線層２２を構成する金属材料とが相互拡散することを抑制できる。したがって、長期信頼性に優れた半導体発光素子１Ｊを実現することができる。
　なお、本変形例における半導体発光素子１Ｊでは、ｎ側拡散バリア層２３とｎ側電極層２１Ｈとを異なる材料によって構成したが、これに限らない。例えば、ｎ側拡散バリア層２３は、ｎ側電極層２１Ｈの第２金属層２１ｂと同一材料で構成されていてもよい。この場合、図１９に示される半導体発光素子１Ｅと同様に、ｎ側電極層２１Ｈの第２金属層２１ｂとｎ側拡散バリア層２３とを一体にして、図２５に示されるような半導体発光素子１Ｋとしてもよい。つまり、図２５に示される半導体発光素子１Ｋのｎ側電極２０Ｋのように、ｎ側電極層２１Ｋの第２金属層２１ｂをｎ側拡散バリア層として機能させてもよい。
　図２５に示される半導体発光素子１Ｋのｎ側電極２０Ｋは、ｎ側電極層２１Ｋの第２金属層２１ｂとなるＴｉ層とｎ側電極層２１Ｋの上のｎ側拡散バリア層となるＴｉ層とを別々に成膜することで形成することができるが、同時に成膜してもよい。例えば、第１金属層２１ａ（例えばＡｌ層）を形成し、その後、第１金属層２１ａを覆うようにしてＥＢ蒸着法又はスパッタ法等でｎ側拡散バリア層となる第２金属層２１ｂ（例えばＴｉ層）を成膜してフォトリソグラフィ法によって所定形状に形成する。これにより、図２６に示されるような半導体発光素子１Ｌのｎ側電極２０Ｌを形成することができる。つまり、ｎ側拡散バリア層としても機能するｎ側電極層２１Ｌの第２金属層２１ｂ及びｎ側配線層２２の各々は、延伸部Ｅ２で窪んだ形状となる。
　（実施の形態２の変形例３）
　次に、実施の形態２の変形例３に係る半導体発光素子１Ｍについて、図２７を用いて説明する。図２７において、（ａ）は、実施の形態２の変形例３に係る半導体発光素子１Ｍの平面図であり、（ｂ）は、（ａ）のＡ－Ａ線における同半導体発光素子１Ｍの垂直断面図であり、（ｃ）は、（ｂ）のＢ－Ｂ線における同半導体発光素子１Ｍの水平断面図である。
　本変形例に係る半導体発光素子１Ｍは、図２１に示される上記実施の形態１の変形例５に係る半導体発光素子１Ｇに対して、ｐ側電極３０Ｍの構成が異なる。
　具体的には、上記実施の形態１の変形例５に係る半導体発光素子１Ｇでは、ｐ側電極３０Ｇのｐ側電極層３１Ｇは、第１金属層３１ａ、第２金属層３１ｂ及び第３金属層３１ｃを有していたが、本変形例に係る半導体発光素子１Ｍでは、図２７の（ｂ）及び（ｃ）に示すように、ｐ側電極３０Ｍのｐ側電極層３１Ｍは、第３金属層３１ｃを有しておらず、第１金属層３１ａ及び第２金属層３１ｂのみによって構成されている。本変形例では、ｐ側電極層３１Ｍの第２金属層３１ｂは、延伸部Ｅ２の全体にわたって形成されている。
　以上、本変形例に係る半導体発光素子１Ｍによれば、上記実施の形態１に係る半導体発光素子１と同様に、ｎ側電極２０は、ｎ側電極層２１と、ｎ側電極層２１の上に配置されたｎ側配線層２２とを有しており、ｎ側電極層２１は、給電部Ｅ１に配置された第１金属層２１ａと、第１金属層２１ａよりも延伸部Ｅ２側に配置され且つ第１金属層２１ａよりも導電率が低い第２金属層２１ｂとを有する。
　この構成により、ｎ側電極２０に幅が変化する部分が設けられていても、駆動電圧の増加を抑制しつつ、エレクトロマイグレーションを抑制することができる。また、光取り出し効率が低下することを抑制することができる。
　さらに、本変形例に係る半導体発光素子１Ｍによれば、ｐ側電極３０Ｍは、ｐ側電極層３１Ｍと、ｐ側電極層３１Ｍの上に配置されたｐ側配線層３２とを有しており、ｐ側電極層３１Ｍは、給電部Ｅ１に配置された第１金属層３１ａと、第１金属層３１ａよりも延伸部Ｅ２側に配置され且つ第１金属層３１ａよりも導電率が低い第２金属層３１ｂとを有する。
　この構成により、ｐ側電極３０Ｍに幅が変化する部分が設けられていても、駆動電圧の増加を抑制しつつ、エレクトロマイグレーションを抑制することができる。
　なお、本変形例に係る半導体発光素子１Ｍにおいて、ｐ側電極３０Ｍは、ｐ側拡散バリア層を有していなかったが、ｐ側電極３０Ｍは、上記実施の形態１に係る半導体発光素子１と同様に、ｐ側拡散バリア層３３を有していてもよい。この場合、ｐ側拡散バリア層は、ｐ側電極層３１Ｍとｐ側配線層３２との間に配置される。
　（その他の変形例）
　以上、本開示に係る半導体発光素子について、実施の形態１、２及びその変形例に基づいて説明したが、本開示は、上記の実施の形態１、２及びその変形例に限定されるものではない。
　例えば、上記の実施の形態１、２及びその変形例に対して当業者が思い付く各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で、上記の実施の形態１、２及びその変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
　一例として、上記実施の形態１の変形例１に係る半導体発光素子１Ａのｎ側電極２０Ａの構成は、実施の形態２に係る半導体発光素子１Ｈのｎ側電極２０Ｈにも適用することができる。また、上記実施の形態１の変形例３に係る半導体発光素子１Ｃのｎ側電極２０Ｃの構成は、実施の形態２に係る半導体発光素子１Ｈのｎ側電極２０Ｈにも適用することができる。
　本開示に係る半導体発光素子は、照明用途又はディスプレイ用途等の様々な機器の光源として有用である。
　１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ、１Ｈ、１Ｉ、１Ｊ、１Ｋ、１Ｌ、１Ｍ、１Ｘ、１Ｙ　半導体発光素子
　１０　半導体積層構造
　１１　基板
　１２　ｎ型半導体層
　１３　活性層
　１４　ｐ型半導体層
　２０、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｈ、２０Ｉ、２０Ｊ、２０Ｋ、２０Ｌ、２０Ｘ、２０Ｙ　ｎ側電極
　２１、２１Ａ、２１Ｂ、２１Ｃ、２１Ｅ、２１Ｆ、２１Ｈ、２１Ｉ、２１Ｋ、２１Ｌ　ｎ側電極層
　２１ａ、３１ａ　第１金属層
　２１ｂ、３１ｂ　第２金属層
　２１ｃ、３１ｃ　第３金属層
　２１ｄ　第４金属層
　２１ｅ　第５金属層
　２２、２２Ａ、２２Ｂ、２２Ｃ、２２Ｉ　ｎ側配線層
　２３　ｎ側拡散バリア層
　３０、３０Ｇ、３０Ｍ　ｐ側電極
　３１、３１Ｇ、３１Ｍ　ｐ側電極層
　３２　ｐ側配線層
　３３　ｐ側拡散バリア層
　３４　酸化物半導体層
　４０　絶縁膜
　１００　給電端子
　Ｅ１　給電部
　Ｅ２　延伸部

Claims (12)

  1. 　化合物半導体からなる半導体層と、
    　前記半導体層上に配置された、給電部と前記給電部から延伸する延伸部とを有する電極とを備え、
    　前記給電部の幅は、前記延伸部の幅より大きく、
    　前記電極は、前記半導体層側に配置された電極層と、前記電極層の上に配置された配線層とを有し、
    　前記電極層は、前記給電部に配置された第１金属層と、前記第１金属層よりも前記延伸部側に配置され且つ前記第１金属層と直接接続する第２金属層とを有し、
    　前記第１金属層及び前記第２金属層は、前記半導体層にオーミック接続し、
    　前記第１金属層の導電率は、前記第２金属層の導電率よりも高く、
    　前記配線層は、前記第１金属層及び前記第２金属層上に連続して配置される
    　半導体発光素子。
  2. 　前記第２金属層は、前記給電部に配置され、
    　前記第２金属層が配置された前記給電部の領域において、前記第２金属層の最大幅は前記給電部の最大幅以下で、前記延伸部の最大幅より大きい
    　請求項１に記載の半導体発光素子。
  3. 　前記第２金属層は、前記延伸部に配置され、
    　前記第２金属層が配置された前記延伸部の領域において、前記第２金属層の最大幅は前記延伸部の最大幅以下で、前記給電部の最大幅より小さい
    　請求項１または２に記載の半導体発光素子。
  4. 　前記第２金属層は、前記給電部から前記延伸部の方向への位置に対する前記電極層の幅の微分値が極小となる位置を含む領域、または前記微分値が不連続となる位置を含む領域に配置されている
    　請求項１～３のいずれか１項に記載の半導体発光素子。
  5. 　前記延伸部において、前記第２金属層の前記第１金属層側とは反対側に位置し且つ前記第２金属層に直接接続する第３金属層が配置され、
    　前記第１金属層と前記第３金属層は同一材料で形成される
    　請求項１～４のいずれか１項に記載の半導体発光素子。
  6. 　前記延伸部において、前記第３金属層の前記第２金属層側とは反対側に位置し且つ前記第３金属層に直接接続する第４金属層が配置され、
    　前記第２金属層と前記第４金属層は同一材料で形成される
    　請求項５に記載の半導体発光素子。 
  7. 　前記電極は、前記延伸部における前記給電部側と反対側に分岐部を有し、
    　前記第４金属層は、前記分岐部に配置されている
    　請求項６に記載の半導体発光素子。 
  8. 　前記電極は、前記延伸部における前記給電部側と反対側に分岐部を有し、
    　前記第２金属層は、前記分岐部に配置されている
    　請求項１～４のいずれか１項に記載の半導体発光素子。 
  9. 　前記延伸部は、前記給電部側と反対側に、前記給電部側の幅よりも幅の小さい部分を有する
    　請求項１～８のいずれか１項に記載の半導体発光素子。 
  10. 　前記電極層と前記配線層の間に拡散バリア層を有する
    　請求項１～９のいずれか１項に記載の半導体発光素子。
  11. 　前記拡散バリア層は前記第２金属層と同一材料で構成される
    　請求項１０に記載の半導体発光素子。
  12. 　前記延伸部において、前記配線層の配線抵抗値は、前記電極層の配線抵抗値よりも小さい
    　請求項１～１１のいずれか１項に記載の半導体発光素子。
PCT/JP2020/019313 2019-06-05 2020-05-14 半導体発光素子 WO2020246215A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202080039798.4A CN113939920A (zh) 2019-06-05 2020-05-14 半导体发光元件
JP2021524731A JP7514828B2 (ja) 2019-06-05 2020-05-14 半導体発光素子
US17/536,472 US20220085244A1 (en) 2019-06-05 2021-11-29 Semiconductor light-emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019105735 2019-06-05
JP2019-105735 2019-06-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/536,472 Continuation US20220085244A1 (en) 2019-06-05 2021-11-29 Semiconductor light-emitting element

Publications (1)

Publication Number Publication Date
WO2020246215A1 true WO2020246215A1 (ja) 2020-12-10

Family

ID=73653156

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/019313 WO2020246215A1 (ja) 2019-06-05 2020-05-14 半導体発光素子

Country Status (4)

Country Link
US (1) US20220085244A1 (ja)
JP (1) JP7514828B2 (ja)
CN (1) CN113939920A (ja)
WO (1) WO2020246215A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114329A (ja) * 2010-11-26 2012-06-14 Toshiba Corp 半導体発光素子及びその製造方法
WO2012144046A1 (ja) * 2011-04-21 2012-10-26 創光科学株式会社 窒化物半導体紫外線発光素子
JP2013012709A (ja) * 2011-05-31 2013-01-17 Mitsubishi Chemicals Corp 窒化物系発光ダイオード素子および発光方法
JP2013048199A (ja) * 2011-07-26 2013-03-07 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子
US20140291714A1 (en) * 2012-07-18 2014-10-02 Semicon Light Co., Ltd. Semiconductor Light Emitting Device
WO2016163083A1 (ja) * 2015-04-09 2016-10-13 パナソニックＩｐマネジメント株式会社 窒化物半導体発光素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5087097B2 (ja) * 2010-03-08 2012-11-28 株式会社東芝 半導体発光素子
JP2012146926A (ja) * 2011-01-14 2012-08-02 Rohm Co Ltd 発光素子、発光素子ユニットおよび発光素子パッケージ
KR20170018201A (ko) * 2015-08-06 2017-02-16 삼성전자주식회사 반도체 발광소자 및 제조방법
KR20170028082A (ko) * 2015-09-03 2017-03-13 삼성전자주식회사 반도체 발광소자 및 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114329A (ja) * 2010-11-26 2012-06-14 Toshiba Corp 半導体発光素子及びその製造方法
WO2012144046A1 (ja) * 2011-04-21 2012-10-26 創光科学株式会社 窒化物半導体紫外線発光素子
JP2013012709A (ja) * 2011-05-31 2013-01-17 Mitsubishi Chemicals Corp 窒化物系発光ダイオード素子および発光方法
JP2013048199A (ja) * 2011-07-26 2013-03-07 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子
US20140291714A1 (en) * 2012-07-18 2014-10-02 Semicon Light Co., Ltd. Semiconductor Light Emitting Device
WO2016163083A1 (ja) * 2015-04-09 2016-10-13 パナソニックＩｐマネジメント株式会社 窒化物半導体発光素子

Also Published As

Publication number Publication date
JPWO2020246215A1 (ja) 2020-12-10
JP7514828B2 (ja) 2024-07-11
US20220085244A1 (en) 2022-03-17
CN113939920A (zh) 2022-01-14

Similar Documents

Publication Publication Date Title
JP7505057B2 (ja) 発光素子
JP6665466B2 (ja) 半導体発光素子及びその製造方法
US10290772B2 (en) Light-emitting diode and manufacturing method therefor
US7285801B2 (en) LED with series-connected monolithically integrated mesas
US9972657B2 (en) Semiconductor light emitting element
US20050269588A1 (en) Flip chip type nitride semiconductor light-emitting diode
US11430934B2 (en) Light-emitting diode device
JP2006203160A (ja) Ｅｓｄ保護能力を有する窒化ガリウム系発光素子及びその製造方法
US9024342B2 (en) Semiconductor light emitting element
JP2007103689A (ja) 半導体発光装置
CN108389945B (zh) 发光元件
US8829558B2 (en) Semiconductor light-emitting device
US9941446B2 (en) Light-emitting element with first and second light transmissive electrodes and method of manufacturing the same
JP2011165853A (ja) 半導体発光装置
TWI653769B (zh) 點光源發光二極體
CN102694101B (zh) Iii族氮化物半导体发光器件
TWI657595B (zh) 光電半導體元件
WO2020246215A1 (ja) 半導体発光素子
JP6190591B2 (ja) 半導体発光素子
JPH08186287A (ja) 半導体発光ダイオード
JP2004265923A (ja) 半導体発光素子およびその製造方法
JP2006261520A (ja) 面発光型装置及びその製造方法
US8502244B2 (en) Solid state lighting devices with current routing and associated methods of manufacturing
JP6198396B2 (ja) 半導体発光素子
TWI435478B (zh) 垂直式發光二極體結構及其製作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20818833

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021524731

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20818833

Country of ref document: EP

Kind code of ref document: A1