JP2006261520A - 面発光型装置及びその製造方法 - Google Patents

面発光型装置及びその製造方法 Download PDF

Info

Publication number
JP2006261520A
JP2006261520A JP2005079183A JP2005079183A JP2006261520A JP 2006261520 A JP2006261520 A JP 2006261520A JP 2005079183 A JP2005079183 A JP 2005079183A JP 2005079183 A JP2005079183 A JP 2005079183A JP 2006261520 A JP2006261520 A JP 2006261520A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
light emitting
unit
emitting unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005079183A
Other languages
English (en)
Other versions
JP4110416B2 (ja
Inventor
Hajime Onishi
一 大西
Tetsuro Nishida
哲朗 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005079183A priority Critical patent/JP4110416B2/ja
Priority to US11/344,227 priority patent/US7521721B2/en
Publication of JP2006261520A publication Critical patent/JP2006261520A/ja
Application granted granted Critical
Publication of JP4110416B2 publication Critical patent/JP4110416B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06226—Modulation at ultra-high frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/06825—Protecting the laser, e.g. during switch-on/off, detection of malfunctioning or degradation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18338—Non-circular shape of the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3077—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure plane dependent doping
    • H01S5/3081—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure plane dependent doping using amphoteric doping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】 面発光型装置及びその製造方法に関して、静電破壊を防止して、信頼性向上を図った面発光型装置とその製造方法を提供する。
【解決手段】 本発明に係る面発光型装置１００は，第１面１０１ａと、第１面１０１ａの面指数とは異なる面指数を有する第２面１０１ｂと、を含む基板１０１と、第１面１０１ａの上方に形成された、第１導電型の第１半導体層１０２と、活性層１０３と、第２導電型の第２半導体層１０４とを含む発光部１４０と、第２導電型の第１半導体層１１２と、第１半導体層１１２の上方に形成された第１導電型の第２半導体層１１４とを含む整流部１２０とを形成し、 発光部１４０の第１半導体層１０２および整流部１２０の第１半導体層１１２は、同一の工程で形成され、かつ、同じ不純物を含み、 発光部１４０と整流部１２０とは、電気的に並列接続され、整流部１２０は，発光部１４０とは逆方向の整流作用を有する。
【選択図】 図２

Description

本発明は、面発光型装置及びその製造方法に関する。
面発光型半導体レーザは、端面発光型半導体レーザに比べて素子の体積が小さいため、素子自体の静電破壊耐圧が低い。このため、実装プロセスにおいて、機械又は作業者から加えられた静電気によって素子がダメージを受けることがある。特に、面発光型半導体レーザなどの面発光型装置は、順方向電圧にはある程度の耐性を有するが、逆方向電圧には耐性が低く、逆方向電圧が印加されることによって素子が破壊されることがある。通常、実装プロセスでは、静電気を除去するためにさまざまな対策が施されるが、それらの対策には限界がある。
なお、端面発光型半導体レーザに関しては、例えば、特開２００４−６５４８号公報に、レーザダイオードと並列に容量素子を接続して、静電破壊耐圧を向上させる技術が開示されている。
特開２００４−６５４８号公報
本発明の目的は、面発光型装置及びその製造方法に関して、静電破壊を防止して、信頼性の向上を図ることにある。
本発明に係る面発光型装置は、
第１面と、該第１面に対して傾斜しており、該第１面の面指数とは異なる面指数を有する第２面と、を含む基板と、
前記第１面の上方に形成された発光部と、
前記第２面の上方に形成された整流部と、を含み、
前記発光部は、
第１導電型の第１半導体層と、
前記第１半導体層の上方に形成された活性層と、
前記活性層の上方に形成された第２導電型の第２半導体層と、を含み、
前記整流部は、
第２導電型の第１半導体層と、
前記第１半導体層の上方に形成された第１導電型の第２半導体層と、を含み、
前記発光部の前記第１半導体層および前記整流部の前記第１半導体層は、同一の工程で形成され、かつ、同じ不純物を含み、
前記発光部と前記整流部とは、電気的に並列接続され、
前記整流部は、前記発光部とは逆方向の整流作用を有する。
この面発光型装置によれば、前記発光部に逆方向電圧が印加されても、前記発光部と並列接続された前記整流部に電流が流れる。これにより、この面発光型装置の逆方向電圧に対する静電破壊耐圧を著しく向上させることができる。従って、実装プロセス等における静電破壊を防止できるため、取り扱いに優れるとともに、信頼性の向上を図ることができる。
なお、本発明において、特定のもの（以下、「Ａ」という）の上方に形成された他の特定のもの（以下、「Ｂ」という）とは、Ａ上に直接形成されたＢと、Ａ上に、Ａ上の他のものを介して形成されたＢと、を含む。また、本発明において、Ａの上方にＢを形成するとは、Ａ上に直接Ｂを形成する場合と、Ａ上に、Ａ上の他のものを介してＢを形成する場合と、を含む。
また、本発明において、Ａ面（例えば、ＧａＡｓの（１１１）Ａ面）とＢ面（例えば、ＧａＡｓの（１１１）Ｂ面）とは、異なる面指数を有するものとする。
本発明に係る面発光型装置において、
前記発光部の前記第１半導体層の上面、前記発光部の前記活性層の上面、および前記発光部の前記第２半導体層の上面は、前記第１面に平行であり、
前記整流部の前記第１半導体層の上面、および前記整流部の前記第２半導体層の上面は、前記第２面に平行であることができる。
本発明に係る面発光型装置において、
前記第１面は、前記基板の面指数と同じ面指数を有することができる。
本発明に係る面発光型装置において、
前記不純物は、ケイ素であり、
前記発光部の前記第１半導体層および前記整流部の前記第１半導体層は、ＧａＡｓ層およびＡｌＧａＡｓ層のうちの少なくとも一方を含むことができる。
本発明に係る面発光型装置において、
前記発光部の前記第１半導体層と電気的に接続された第１電極と、
前記発光部の前記第２半導体層と電気的に接続された第２電極と、
前記整流部の前記第１半導体層と電気的に接続された第３電極と、
前記整流部の前記第２半導体層と電気的に接続された第４電極と、を含み、
前記第１電極と前記第３電極とは、電気的に接続され、
前記第２電極と前記第４電極とは、電気的に接続されていることができる。
本発明に係る面発光型装置において、
前記整流部の前記第１半導体層と前記整流部の前記第２半導体層との間には、容量低減層が形成されていることができる。
本発明に係る面発光型装置において、
前記発光部は、面発光型半導体レーザとして機能し、
前記発光部の前記第１半導体層および前記発光部の前記第２半導体層は、ミラーであることができる。
本発明に係る面発光型装置の製造方法は、
基板の第１面に対して傾斜しており、該第１面の面指数とは異なる面指数を有する第２面を形成する工程と、
前記第１面の上方に発光部を、前記第２面の上方に整流部を形成する工程と、を含み、
前記発光部および前記整流部を形成する工程は、
前記基板の上方に、少なくとも前記発光部の第１半導体層および前記整流部の第１半導体層となる第１層を、該発光部の該第１半導体層が第１導電型に、該整流部の該第１半導体層が第２導電型になるような不純物を添加して形成する工程と、
前記第１層の上方に、少なくとも前記発光部の活性層となる第２層を形成する工程と、
前記第２層の上方に、少なくとも前記発光部の第２半導体層および前記整流部の第２半導体層となる第３層を形成する工程と、
前記発光部の前記第２半導体層に第２導電型の不純物を添加する工程と、
前記整流部の前記第２半導体層に第１導電型の不純物を添加する工程と、
前記第１層、前記第２層、および前記第３層をパターニングすることにより、前記発光部の前記第１半導体層、前記発光部の前記活性層、および前記発光部の前記第２半導体層、並びに、前記整流部の前記第１半導体層および前記整流部の前記第２半導体層を形成する工程と、を含み、
前記発光部と前記整流部とは、電気的に並列接続されるように配置され、
前記整流部は、前記発光部とは逆方向の整流作用を有するように形成される。
本発明に係る面発光型装置の製造方法において、
前記発光部の前記第１半導体層および前記整流部の前記第１半導体層は、分子線エピタキシー法により形成されることができる。
以下、本発明の好適な実施形態について、図面を参照しながら説明する。
１． まず、本実施形態に係る面発光型装置１００について説明する。
図１は、面発光型装置１００を模式的に示す平面図であり、図２は、図１のII−II線断面図であり、図３は、図１のIII−III線断面図であり、図４は、図１のIV−IV線断面図であり、図５は、図１のV−V線断面図であり、図６は、面発光型装置１００の回路図である。
面発光型装置１００は、図２、図４、図５に示すように、基板１０１と、発光部１４０と、整流部１２０と、を含む。本実施形態においては、発光部１４０が面発光型半導体レーザとして、整流部１２０が接合ダイオードとして機能する場合について説明する。
基板１０１は、発光部１４０、および整流部１２０を支持している。言い換えれば、発光部１４０、および整流部１２０は、同一基板（同一チップ）に形成され、モノリシック構造を成している。基板１０１の上面は、図２、図３に示すように、第１面１０１ａと、第２面１０１ｂと、第３面１０１ｃと、を含む。第１面１０１ａ、第２面１０１ｂ、および第３面１０１ｃは、この順に連続している。第２面１０１ｂは、第１面１０１ａおよび第３面１０１ｃに対して傾斜している。即ち、第１面１０１ａと、第３面１０１ｃとの間に、第２面１０１ｂが形成され、基板１０１の上面に段差が形成されている。第１面１０１ａは、第３面１０１ｃに比べ、高い位置に形成されている。
第１面１０１ａの面指数と、第３面１０１ｃの面指数とは、同じである。即ち、第１面１０１ａと、第３面１０１ｃとは、平行である。また、第１、第３面１０１ａ，１０１ｃは、基板１０１の面指数と同じ面指数を有することができる。即ち、具体的には、例えば、基板１０１として（１００）ＧａＡｓ基板を用いる場合、第１、第３面１０１ａ，１０１ｃは、（１００）面とすることができる。
第１、第３面１０１ａ，１０１ｃの面指数と、第２面１０１ｂの面指数とは、異なる。第１、第３面１０１ａ，１０１ｃの面指数と第２面１０１ｂの面指数との組み合わせとしては、後述するように、発光部１４０の第１半導体層１０２が第１導電型に、整流部１２０の第１半導体層１１２が第２導電型に形成されるのであれば、特に限定されるわけではなく、種々の組み合わせが可能である。第１、第３面１０１ａ，１０１ｃと第２面１０１ｂとの組み合わせとしては、例えば、文献１（武部敏彦 他、電気学会電子材料研究会資料 EFM-91-17 (1991) 63）などを参照して適宜選択することができる。例えば、第１、第３面１０１ａ，１０１ｃと第２面１０１ｂとの組み合わせとしては、（１００）面と（３１１）Ａ面、（４１１）Ａ面と（１１１）Ａ面などが挙げられる。
基板１０１としては、例えば、半絶縁性ＧａＡｓ基板、第１導電型（本実施形態では、ｎ型）ＧａＡｓ基板などが好適に用いられる。基板１０１としては、例えば、Ｓｉ基板などの上にＧａＡｓ層およびＡｌＧａＡｓ層のうちの少なくとも一方を形成したものなどを用いることもできる。
発光部１４０は、基板１０１の第１面１０１ａの上に形成されている。発光部１４０は、第１導電型（ｎ型）の第１半導体層１０２と、第１半導体層１０２の上に形成された活性層１０３と、活性層１０３の上に形成された第２導電型（本実施形態では、ｐ型）の第２半導体層１０４と、第２半導体層１０４の上に形成された第２導電型（ｐ型）のコンタクト層１２４と、を含む。第１半導体層１０２の上面、活性層１０３の上面、および第２半導体層１０４の上面は、第１面１０１ａに平行である。
第１半導体層１０２は、例えば、ｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの分布ブラッグ反射型（ＤＢＲ）ミラーである。第１半導体層１０２は、ケイ素（Ｓｉ）などのIV族原子を含む。活性層１０３は、例えば、ＧａＡｓウェル層とＡｌ０．３Ｇａ０．７Ａｓバリア層とから構成される量子井戸構造を３層重ねた多重量子井戸（ＭＱＷ）構造を有する。第２半導体層１０４は、例えば、ｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアのＤＢＲミラーである。コンタクト層１２４は、例えば、ｐ型ＧａＡｓ層である。なお、第１半導体層１０２、活性層１０３、および第２半導体層１０４を構成する各層の組成および層数は特に限定されるわけではない。ｐ型の第２半導体層１０４、不純物がドーピングされていない活性層１０３、およびｎ型の第１半導体層１０２により、ｐｉｎダイオードが形成される。
発光部１４０のうち、コンタクト層１２４から第１半導体層１０２の途中にかけての部分が、柱状の半導体堆積体（以下「第１柱状部」という）１３１を構成しており、第１半導体層１０２の残りの部分が、他の柱状の半導体堆積体（以下「第２柱状部」という）１３２を構成している。第１柱状部１３１の平面形状は、例えば図１に示すような矩形（正方形を含む。以下同じ。）であるが、例えば、円形などであることもできる。第２柱状部１３２の平面形状は、例えば図１に示すような矩形である。第１柱状部１３１は、第２柱状部１３２の一部の上に形成されている。
発光部１４０は、酸化狭窄層１０５を有する。酸化狭窄層１０５は、例えば、第２半導体層１０４を構成する層のうちの１層である。酸化狭窄層１０５は、活性層１０３に近い領域に形成されている。酸化狭窄層１０５としては、例えば、ＡｌＧａＡｓ層を酸化したものなどを用いることができる。酸化狭窄層１０５は、中央に開口部を有する絶縁層である。
第１半導体層１０２の上には、第１電極１０７が形成されている。第１電極１０７の平面形状は、例えば図１に示すような矩形である。第１電極１０７は、第１半導体層１０２と電気的に接続されている。第１柱状部１３１の上には、第２電極１０９が形成されている。第２電極１０９の平面形状は、例えば図２に示すような中央に開口部１８０を有する矩形である。第２電極１０９は、コンタクト層１２４を介して第２半導体層１０４と電気的に接続されている。第２電極１０９は、第１柱状部１３１上に開口部１８０を有する。即ち、開口部１８０によって、第２半導体層１０４の上面上に第２電極１０９の設けられていない領域が形成される。この領域が、レーザ光の出射面１０８である。出射面１０８の形状は、例えば、図２に示すような矩形であるが、例えば、円形などであることもできる。第１電極１０７および第２電極１０９によって活性層１０３に電流が注入される。
なお、基板１０１として導電性基板（例えばｎ型ＧａＡｓ基板）を用いる場合には、第１電極１０７は、基板１０１の上面上に加えて基板１０１の裏面にも設けることができる。これにより、面発光型装置１００を実装する際のワイヤボンド数を減らすことができる。
整流部１２０は、基板１０１の第２面１０１ｂの上に形成された第１半導体層１１２と、第１半導体層１１２の上に形成された容量低減層１１３と、容量低減層１１３の上に形成された第２半導体層１１４と、第２半導体層１１４の上方に形成されたコンタクト層１２５と、を含む。
整流部１２０の第１半導体層１１２は、発光部１４０の第１半導体層１０２と同一の工程で形成され、かつ、同じ不純物を含む。言い換えるならば、整流部１２０の第１半導体層１１２は、発光部１４０の第１半導体層１０２と同じ組成、同じ膜厚（但し、膜厚は、基板１０１の裏面に垂直な方向で測定する。以下、同じ。）の半導体層からなり、同じ不純物を含む（但し、導電型は異なる。）。具体的には、整流部１２０の第１半導体層１１２は、例えば、ｐ型（第２導電型）Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの分布ブラッグ反射型（ＤＢＲ）ミラーである。整流部１２０の第１半導体層１１２は、発光部１４０の第１半導体層１０２と同じく、ケイ素（Ｓｉ）などのIV族原子を含む。
容量低減層１１３は、活性層１０３と同一の工程で形成されている。言い換えるならば、容量低減層１１３は、活性層１０３と同じ組成、同じ膜厚の半導体層からなる。具体的には、容量低減層１１３は、例えば、ＧａＡｓウェル層とＡｌ０．３Ｇａ０．７Ａｓバリア層とから構成される量子井戸構造を３層重ねた多重量子井戸（ＭＱＷ）構造を有する。
容量低減層１１３が設けられていることにより、設けられていない場合に比べ、整流部１２０の第１半導体層１１２と第２半導体層１１４との間に形成される寄生容量を低減することができる。その結果、整流部１２０が発光部１４０の高速駆動を妨げるのを抑制することができる。容量低減層１１３の面積は、寄生容量の大きさに応じて適宜調整することができる。
整流部１２０の第２半導体層１１４は、発光部１４０の第２半導体層１０４と同一の工程で形成されている（但し、不純物を添加する工程は異なる。）。言い換えるならば、整流部１２０の第２半導体層１１４は、発光部１４０の第２半導体層１０４と同じ組成、同じ膜厚の半導体層からなる。具体的には、整流部１２０の第２半導体層１１４は、例えば、ｎ型（第１導電型）Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアのＤＢＲミラーである。
整流部１２０のコンタクト層１２５は、発光部１４０のコンタクト層１２４と同一の工程で形成されている（但し、不純物を添加する工程は異なる。）。言い換えるならば、整流部１２０のコンタクト層１２５は、発光部１４０のコンタクト層１２４と同じ組成、同じ膜厚の半導体層からなる。具体的には、整流部１２０のコンタクト層１２５は、例えば、ｎ型ＧａＡｓ層である。
なお、整流部１２０の第１半導体層１１２、容量低減層１１３、および第２半導体層１１４を構成する各層の組成および層数は特に限定されるわけではない。ｐ型の第１半導体層１１２、不純物がドーピングされていない容量低減層１１３、およびｎ型の第２半導体層１１４により、ｐｉｎダイオードが形成される。
整流部１２０のうち、コンタクト層１２５から第１半導体層１１２の途中にかけての部分が、柱状の半導体堆積体（以下「第３柱状部」という）１３３を構成しており、第１半導体層１１２の残りの部分が、他の柱状の半導体堆積体（以下「第４柱状部」という）１３４を構成している。第３柱状部１３３の平面形状は、例えば図１に示すような矩形である。第４柱状部１３４の平面形状は、例えば図１に示すような矩形である。第３柱状部１３３は、第４柱状部１３４の一部の上に形成されている。
整流部１２０は、酸化狭窄層１１５を有する。酸化狭窄層１１５は、例えば、第２半導体層１１４を構成する層のうちの１層である。酸化狭窄層１１５は、容量低減層１１３に近い領域に形成されている。酸化狭窄層１１５としては、例えば、ＡｌＧａＡｓ層を酸化したものなどを用いることができる。酸化狭窄層１１５は、中央に開口部を有する絶縁層である。
第１半導体層１１２の上には、第３電極１１７が形成されている。第３電極１１７の平面形状は、例えば図１に示すような矩形である。第３電極１１７は、第１半導体層１１２と電気的に接続されている。第３柱状部１３３の上には、第４電極１１９が形成されている。第４電極１１９の平面形状は、例えば図１に示すような矩形である。第４電極１１９は、コンタクト層１２５を介して第２半導体層１１４と電気的に接続されている。第３電極１１７および第４電極１１９は、整流部１２０を駆動させるために使用される。
第１〜第４柱状部１３１，１３２，１３３，１３４の側面は、図１〜図５に示すように、埋め込み絶縁層１０６で覆われている。埋め込み絶縁層１０６を構成する樹脂は、例えば、ポリイミド樹脂などを用いることができる。図１〜図３に示すように、第２柱状部１３２の側面と第４柱状部１３４の側面とは、接している。即ち、第２柱状部１３２と第４柱状部１３４とは連続している。これにより、第１半導体層１０２と第１半導体層１１２との接続抵抗を低減することができ、延いては、発光部１４０と整流部１２０との接続抵抗を低減することができる。なお、第２柱状部１３２と第４柱状部１３４とを連続させないこともできる。即ち、第１柱状部１３１と第３柱状部１３３との間に形成された埋め込み絶縁層１０６を、基板１０１の第２面１０１ｂ上であって、第２柱状部１３２と第４柱状部１３４との間に形成することができる。
発光部１４０と整流部１２０とは、図６の回路図に示すように、電気的に並列接続されており、整流部１２０は、発光部１４０とは逆方向の整流作用を有する。具体的な接続形態としては、例えば、第１電極１０７と第３電極１１７とが第１配線１２６によって電気的に接続され、第２電極１０９と第４電極１１９とが第２配線１２８によって電気的に接続されることができる。第１配線１２６は、第１電極１０７の上面および第３電極１１７の上面と接触している。第２配線１２８は、第２電極１０９の上面および第４電極１１９の上面と接触している。第１および第２配線１２６，１２８の平面形状は、例えば図１に示すような矩形である。
発光部１４０を駆動する際、発光部１４０には順方向電圧が印加され、整流部１２０には逆方向電圧が印加される。この際に、発光部１４０のみに電流を流すために、整流部１２０のブレークダウン電圧は、発光部１４０の駆動電圧よりも大きいことが好ましい。これにより、発光部１４０に順方向電圧を印加しても、整流部１２０には逆電流が流れない（または、ほとんど流れない）ので、発光部１４０では正常に発光動作が行われる。
ここで、整流部１２０のブレークダウン電圧は、例えば、整流部１２０の第２半導体層１１４の不純物濃度などを調整することで適宜制御可能である。例えば、第２半導体層１１４の不純物濃度を小さくすれば、整流部１２０のブレークダウン電圧を大きくすることができる。後述するが、第２半導体層１１４への不純物添加は、発光部１４０の発光動作に寄与する半導体層とは別個に形成される。そのため、第２半導体層１１４の不純物濃度を自由に調整することができる。従って、より理想的な特性を有する整流部１２０を容易に形成することができ、静電破壊の効果的な防止と、より安定した発光動作を実現することができる。
あるいは、発光部１４０の第２半導体層１０４の不純物濃度を調整することで、発光部１４０の駆動電圧を整流部１２０のブレークダウン電圧より小さくすることもできる。
なお、本発明は、発光部１４０が面発光型半導体レーザである場合に限定されず、その他の面発光型装置（例えば半導体発光ダイオード）に適用されることができる。また、本発明は、整流部１２０が接合ダイオードである場合に限定されず、その他の整流素子（例えばショットキーダイオード）に適用されることができる。図７は、整流部１２０がショットキーダイオードである場合の断面図であり、図２に示す断面図に対応している。この場合、整流部１２０の容量低減層１１３、第２半導体層１１４、およびコンタクト層１２５を形成せずに、第１半導体層１１２の上面上に第４電極１１９を形成することができる。第１半導体層１１２と第４電極１１９とにより、ショットキーダイオードが構成される。第４電極１１９（ショットキー電極）としては、例えば、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）をこの順に積層した積層膜や、アルミニウム膜などを用いることができる。
また、図１〜図５には、基板１０１の第１面１０１ａ上に発光部１４０が形成されている例について示したが、図示はしないが、第１面１０１ａよりも低い位置にある第３面１０１ｃ上に発光部１４０を形成することもできる。さらに、図８に示すように、基板１０１の第１面１０１ａ上と第３面１０１ｃ上のどちらにも発光部１４０を形成し、発光部１４０をアレイ化することもできる。これにより、２つの発光部１４０は、簡易な構成で、整流部１２０を共有化することができる。なお、図８は、図２に示す断面図に対応している。
２． 次に、本実施形態に係る面発光型装置１００の製造方法の一例について、図１〜図５、図９〜図１１を参照しながら説明する。図９〜図１１は、図１〜図５に示す本実施形態の面発光型装置１００の一製造工程を模式的に示す断面図であり、それぞれ図２に示す断面図に対応している。
（１）まず、基板１０１として、例えば半絶縁性ＧａＡｓ基板を用意する。次に、図９に示すように、基板１０１の上面に、第１、第３面１０１ａ，１０１ｃおよび第２面１０１ｂを形成する。第１、第３面１０１ａ，１０１ｃおよび第２面１０１ｂは、公知のリソグラフィ技術およびエッチング技術を用いて形成され、エッチャントは、上述した第１、第３面１０１ａ，１０１ｃの面指数と第２面１０１ｂの面指数との組み合わせに応じて適宜選択される。
次に、図９に示すように、基板１０１の上に、組成を変調させながらエピタキシャル成長させることにより、第１層１５１、第２層１５２、第３層１５３、第４層１５４をこの順に形成する。第１層１５１は、少なくとも、発光部１４０の第１半導体層１０２および整流部１２０の第１半導体層１１２となる層である。第２層１５２は、少なくとも、活性層１０３および容量低減層１１３となる層である。第３層１５３は、少なくとも、発光部１４０の第２半導体層１０４および整流部１２０の第２半導体層１１４となる層である。第４層１５４は、少なくとも、発光部１４０のコンタクト層１２４および整流部１２０のコンタクト層１２５となる層である。
第１層１５１は、分子線エピタキシー（ＭＢＥ）法を用いて形成される。第１層１５１（即ち、発光部１４０の第１半導体層１０２および整流部１２０の第１半導体層１１２）は、ＧａＡｓ層およびＡｌＧａＡｓ層のうちの少なくとも一方を含むことができる。第１層１５１を形成する際には、ＳｉなどのIV族原子を添加する。ＳｉなどのIV族原子は、ＧａＡｓなどのIII−Ｖ族化合物半導体内で、形成面の面指数、結晶成長条件（成長温度、Ｖ／III比）に依存して、ｎ型不純物またはｐ型不純物となる性質を有する。このことは、上述した文献１や文献２（M. Fujii et al. Surface Science 267 (1992) 26）などに開示されている。従って、結晶成長条件を調整することにより、第１面１０１ａの上に形成される第１層１５１（即ち、発光部１４０の第１半導体層１０２）内において、ＳｉなどのIV族原子は、ｎ型（第１導電型）の不純物となる。即ち、発光部１４０の第１半導体層１０２は、ｎ型となる。また、結晶成長条件を調整することにより、第２面１０１ｂの上に形成される第１層１５１（即ち、整流部１２０の第１半導体層１１２）内において、ＳｉなどのIV族原子は、ｐ型（第２導電型）の不純物となる。即ち、整流部１２０の第１半導体層１１２は、ｐ型となる。
また、第２〜第４層１５２，１５３，１５４は、例えばＭＢＥ法などを用いて、不純物を添加せずに（即ち、アンドープで）形成されることができる。
なお、第３層１５３を成長させる際に、活性層１０３および容量低減層１１３近傍の少なくとも１層を、後に酸化されて発光部１４０の酸化狭窄層１０５および整流部１２０の酸化狭窄層１１５となる層とすることができる。発光部１４０の酸化狭窄層１０５となる層および整流部１２０の酸化狭窄層１１５となる層としては、例えば、Ａｌ組成が０．９５以上のＡｌＧａＡｓ層などを用いることができる。
（２）次に、図１０に示すように、第１〜第４層１５１，１５２，１５３，１５４をパターニングすることにより、所望の形状の第１〜第４柱状部１３１，１３２，１３３，１３４を形成することができる。即ち、発光部１４０の第１半導体層１０２、活性層１０３、第２半導体層１０４、およびコンタクト層１２４、並びに、整流部１２０の第１半導体層１１２、容量低減層１１３、第２半導体層１１４、およびコンタクト層１２５を、所望の形状に形成することができる。これにより、発光部１４０の活性層１０３と整流部１２０の容量低減層１１３とが物理的に分離される。また、発光部１４０の第２半導体層１０４と整流部１２０の第２半導体層１１４とが物理的に分離される。また、発光部１４０のコンタクト層１２４と整流部１２０のコンタクト層１２５とが物理的に分離される。第１〜第４層１５１，１５２，１５３，１５４のパターニングは、公知のリソグラフィ技術とエッチング技術を用いて行うことができる。
次に、図１０に示すように、発光部１４０の第２半導体層１０４およびコンタクト層１２４に、ｐ型（第２導電型）の不純物１３５を添加する。不純物の添加は、例えば、公知のイオン注入法などにより行うことができる。イオン注入法により行う場合、第４層１５４の上面のうち、イオン注入を行う領域以外の領域を、例えばレジスト層などのマスク層（図示せず）で覆うことができる。ｐ型の不純物１３５としては、例えば、Ｚｎ、Ｍｇなどを用いることができる。次に、同様にして、図１０に示すように、整流部１２０の第２半導体層１１４およびコンタクト層１２５に、ｎ型（第１導電型）の不純物１３６を添加する。ｎ型の不純物１３６としては、例えば、Ｓｉ、Ｇｅなどを用いることができる。なお、不純物の添加の順番を逆にして、第１導電型の不純物１３６の添加を行った後に、第２導電型の不純物１３５の添加を行うこともできる。
（３）次に、図１１に示すように、例えば４００℃程度の水蒸気雰囲気中に、上記工程後の形成物を投入することにより、前述の発光部１４０の酸化狭窄層１０５となる層および整流部１２０の酸化狭窄層１１５となる層を側面から酸化して、発光部１４０の酸化狭窄層１０５および整流部１２０の酸化狭窄層１１５を形成する。酸化狭窄層１０５を有する発光部１４０では、駆動する際に、酸化狭窄層１０５が形成されていない部分（酸化されていない部分）のみに電流が流れる。従って、酸化狭窄層１０５を形成する工程において、形成する酸化狭窄層１０５の範囲を制御することにより、電流密度の制御が可能となる。
次に、図１１に示すように、第１〜第４柱状部１３１，１３２，１３３，１３４を取り囲む埋め込み絶縁層１０６を形成する。例えば、埋め込み絶縁層１０６として、ポリイミド樹脂を用いた場合、まず、例えば、スピンコート法等を用いて前駆体層（ポリイミド前駆体層）を形成する。次に、基板１０１を加熱して溶媒を除去した後、例えば３５０℃程度の炉に入れて、前駆体層をイミド化させる。これにより、ほぼ完全に硬化したポリイミド樹脂層が形成される。なお、第１柱状部１３１の上面および第３柱状部１３３の上面は、例えば、公知のリソグラフィ技術およびエッチング技術を用いて露出させることができる。以上の工程により、埋め込み絶縁層１０６が形成される。
（４）次に、図１〜図５に示すように、第１〜第４電極１０７，１０９，１１７，１１９を形成し、その後、第１、第２配線１２６，１２８を形成する。これらの電極および配線は、例えば、真空蒸着法およびリフトオフ法の組み合わせ等により形成することができる。第１、第４電極１０７，１１９（ｎ型オーミック電極）としては、例えば、金（Ａｕ）とゲルマニウム（Ｇｅ）の合金、ニッケル（Ｎｉ）、金（Ａｕ）をこの順に積層した積層膜を用いることができる。第２、第３電極１０９，１１７（ｐ型オーミック電極）としては、例えば、金（Ａｕ）と亜鉛（Ｚｎ）の合金、金（Ａｕ）をこの順に積層した積層膜を用いることができる。第１、第２配線１２６，１２８としては、例えば、チタン（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）をこの順に積層した積層膜を用いることができる。なお、各電極、各配線の材料は、これらに限定されない。
以上の工程により、図１〜図５に示すように、本実施形態の面発光型装置１００が得られる。
３． 本実施形態に係る面発光型装置１００よれば、発光部１４０に逆方向電圧が印加されても、発光部１４０と並列接続された整流部１２０に電流が流れる。これにより、面発光型装置１００の逆方向電圧に対する静電破壊耐圧を著しく向上させることができる。従って、実装プロセス等における静電破壊を防止できるため、取り扱いに優れるとともに、信頼性の向上を図ることができる。
また、本実施形態では、第１〜第４層１５１，１５２，１５３，１５４をパターニングする工程（図９、図１０参照）において、発光部１４０の上面（具体的には、発光部１４０のコンタクト層１２４の上面）はエッチングされない。即ち、発光部１４０の高さ（発光部１４０の膜厚）は、前記パターニング工程の前後において変化することはない。このことは、発光部１４０の高さ制御が、エッチングの精度に依存しないことを意味する。従って、本実施形態では、設計通りの発光部１４０を形成することができ、延いては、信頼性の良好な面発光型装置１００を提供することができる。
また、本実施形態では、整流部１２０の膜厚は、発光部１４０の膜厚と同じである。これにより、例えば、整流部１２０を形成するために、第４層１５４の上にさらに何らかの層（例えば、第２導電型（ｐ型）の第５層など）を形成するような場合（整流部１２０の膜厚が発光部１４０の膜厚より大きい場合）に比べ、発光部１４０の上面と整流部１２０の上面との段差を少なくすることができる。その結果、発光部１４０の上面上に形成された第２電極１０９と、整流部１２０の上面上に形成された第４電極１１９とを接続する第２配線１２８の段差を少なくすることができる。従って、第２配線１２８の断線を防止することができる。また、第２配線１２８の段差が第２配線１２８のパターニングに与える影響を抑制することができ、第２配線１２８を精度良くパターニングすることができる。
また、本実施形態の半導体層の成膜工程（図９参照）では、基板１０１の上に、第１〜第４層１５１，１５２，１５３，１５４のみを形成する。これにより、例えば、上述したような、整流部１２０を形成するために、第４層１５４の上にさらに何らかの層を形成するような場合に比べ、製造工程時間を短縮することができ、延いては、面発光型装置１００の製造コストを低減することができる。
また、本実施形態では、図６に示すように、発光部１４０のダイオードと整流部１２０のダイオードの２つのダイオードで面発光型装置１００が構成される。即ち、必要最低限のダイオードで面発光型装置１００を構成することができる。従って、本実施形態によれば、シンプルな構成の面発光型装置１００を提供することができる。
また、本実施形態では、第１面１０１ａに対して傾斜している第２面１０１ｂの上に整流部１２０が形成されている。これにより、例えば第１面１０１ａの延長面上に整流部１２０を形成するような場合に比べ、平面視における素子面積を増やさずに、整流部１２０の形成可能な面積（即ち、第２面１０１ｂの面積）を増やすことができる。従って、設計の自由度を向上させることができる。
また、本実施形態では、整流部１２０の各層は、厚み方向に積層されているため、例えば面方向に各層が配置されるような場合に比べ、平面視における整流部１２０の素子面積を小さくすることができる。従って、面発光型装置１００の小型化を図ることができる。
また、本実施形態によれば、発光部１４０の第１半導体層１０２は、整流部１２０の第１半導体層１１２と同一の工程で形成される。従って、同一基板上に発光部１４０および整流部１２０を形成する場合に、製造工程を簡素化することができる。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
例えば、上述した実施形態において、各半導体層におけるｐ型とｎ型とを入れ替えても本発明の趣旨を逸脱するものではない。この場合、第１、第３面１０１ａ，１０１ｃの面指数と第２面１０１ｂの面指数の組み合わせとしては、発光部１４０の第１半導体層１０２が第２導電型（ｐ型）に、整流部１２０の第１半導体層１１２が第１導電型（ｎ型）になるように適宜選択される。
実施形態に係る面発光型装置を模式的に示す平面図。 実施形態に係る面発光型装置を模式的に示す断面図。 実施形態に係る面発光型装置を模式的に示す断面図。 実施形態に係る面発光型装置を模式的に示す断面図。 実施形態に係る面発光型装置を模式的に示す断面図。 実施形態に係る面発光型装置の回路図。 実施形態に係る面発光型装置の変形例を模式的に示す断面図。 実施形態に係る面発光型装置の変形例を模式的に示す断面図。 実施形態に係る面発光型装置の製造方法を模式的に示す断面図。 実施形態に係る面発光型装置の製造方法を模式的に示す断面図。 実施形態に係る面発光型装置の製造方法を模式的に示す断面図。
符号の説明
１００ 面発光型装置、１０１ 基板、１０１ａ〜ｃ 第１〜第３面、１０２ 第１半導体層、１０３ 活性層、１０４ 第２半導体層、１０５ 酸化狭窄層、１０６ 埋め込み絶縁層、１０７ 第１電極、１０８ 出射面、１０９ 第２電極、１１２ 第１半導体層、１１３ 容量低減層、１１４ 第２半導体層、１１５ 酸化狭窄層、１１７ 第３電極、１１９ 第４電極、１２０ 整流部、１２４，１２５ コンタクト層、１２６ 第１配線、１２８ 第２配線、１３１〜１３４ 第１〜第４柱状部、１３５，１３６ 不純物、１４０ 発光部、１５１〜１５４ 第１〜第４層，１８０ 開口部

Claims (9)

  1. 第１面と、該第１面に対して傾斜しており、該第１面の面指数とは異なる面指数を有する第２面と、を含む基板と、
    前記第１面の上方に形成された発光部と、
    前記第２面の上方に形成された整流部と、を含み、
    前記発光部は、
    第１導電型の第１半導体層と、
    前記第１半導体層の上方に形成された活性層と、
    前記活性層の上方に形成された第２導電型の第２半導体層と、を含み、
    前記整流部は、
    第２導電型の第１半導体層と、
    前記第１半導体層の上方に形成された第１導電型の第２半導体層と、を含み、
    前記発光部の前記第１半導体層および前記整流部の前記第１半導体層は、同一の工程で形成され、かつ、同じ不純物を含み、
    前記発光部と前記整流部とは、電気的に並列接続され、
    前記整流部は、前記発光部とは逆方向の整流作用を有する、面発光型装置。
  2. 請求項１において、
    前記発光部の前記第１半導体層の上面、前記発光部の前記活性層の上面、および前記発光部の前記第２半導体層の上面は、前記第１面に平行であり、
    前記整流部の前記第１半導体層の上面、および前記整流部の前記第２半導体層の上面は、前記第２面に平行である、面発光型装置。
  3. 請求項１または２において、
    前記第１面は、前記基板の面指数と同じ面指数を有する、面発光型装置。
  4. 請求項１〜３のいずれかにおいて、
    前記不純物は、ケイ素であり、
    前記発光部の前記第１半導体層および前記整流部の前記第１半導体層は、ＧａＡｓ層およびＡｌＧａＡｓ層のうちの少なくとも一方を含む、面発光型装置。
  5. 請求項１〜４のいずれかにおいて、
    前記発光部の前記第１半導体層と電気的に接続された第１電極と、
    前記発光部の前記第２半導体層と電気的に接続された第２電極と、
    前記整流部の前記第１半導体層と電気的に接続された第３電極と、
    前記整流部の前記第２半導体層と電気的に接続された第４電極と、を含み、
    前記第１電極と前記第３電極とは、電気的に接続され、
    前記第２電極と前記第４電極とは、電気的に接続されている、面発光型装置。
  6. 請求項１〜５のいずれかにおいて、
    前記整流部の前記第１半導体層と前記整流部の前記第２半導体層との間には、容量低減層が形成されている、面発光型装置。
  7. 請求項１〜６のいずれかにおいて、
    前記発光部は、面発光型半導体レーザとして機能し、
    前記発光部の前記第１半導体層および前記発光部の前記第２半導体層は、ミラーである、面発光型装置。
  8. 基板の第１面に対して傾斜し、該第１面の面指数とは異なる面指数を有するように第２面を形成する工程と、
    前記第１面の上方に発光部を、前記第２面の上方に整流部を形成する工程と、を含み、
    前記発光部および前記整流部を形成する工程は、
    前記基板の上方に、少なくとも前記発光部の第１半導体層および前記整流部の第１半導体層となる第１層を、該発光部の該第１半導体層が第１導電型に、該整流部の該第１半導体層が第２導電型になるような不純物を添加して形成する工程と、
    前記第１層の上方に、少なくとも前記発光部の活性層となる第２層を形成する工程と、
    前記第２層の上方に、少なくとも前記発光部の第２半導体層および前記整流部の第２半導体層となる第３層を形成する工程と、
    前記発光部の前記第２半導体層に第２導電型の不純物を添加する工程と、
    前記整流部の前記第２半導体層に第１導電型の不純物を添加する工程と、
    前記第１層、前記第２層、および前記第３層をパターニングすることにより、前記発光部の前記第１半導体層、前記発光部の前記活性層、および前記発光部の前記第２半導体層、並びに、前記整流部の前記第１半導体層および前記整流部の前記第２半導体層を形成する工程と、を含み、
    前記発光部と前記整流部とは、電気的に並列接続されるように配置され、
    前記整流部は、前記発光部とは逆方向の整流作用を有するように形成される、面発光型装置の製造方法。
  9. 請求項８において、
    前記発光部の前記第１半導体層および前記整流部の前記第１半導体層は、分子線エピタキシー法により形成される、面発光型装置の製造方法。
JP2005079183A 2005-03-18 2005-03-18 面発光型装置及びその製造方法 Expired - Fee Related JP4110416B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005079183A JP4110416B2 (ja) 2005-03-18 2005-03-18 面発光型装置及びその製造方法
US11/344,227 US7521721B2 (en) 2005-03-18 2006-02-01 Surface-emitting type device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005079183A JP4110416B2 (ja) 2005-03-18 2005-03-18 面発光型装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006261520A true JP2006261520A (ja) 2006-09-28
JP4110416B2 JP4110416B2 (ja) 2008-07-02

Family

ID=37010952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005079183A Expired - Fee Related JP4110416B2 (ja) 2005-03-18 2005-03-18 面発光型装置及びその製造方法

Country Status (2)

Country Link
US (1) US7521721B2 (ja)
JP (1) JP4110416B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG155143A1 (en) * 2008-02-21 2009-09-30 Agency Science Tech & Res Method of forming gallium arsenide-on-insulator
CN105679760A (zh) * 2016-03-09 2016-06-15 南京邮电大学 氧化石墨烯基二极管动态随机存储器及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779183B2 (ja) 1991-03-27 1995-08-23 株式会社エイ・ティ・アール光電波通信研究所 面発光素子とその製造方法
JP2509006B2 (ja) 1991-03-27 1996-06-19 株式会社エイ・ティ・アール光電波通信研究所 Ｉｉｉ−ｖ族化合物半導体成長膜の伝導型制御方法
JP3145769B2 (ja) 1992-03-26 2001-03-12 日本放送協会 半導体面発光素子
JP2598855B2 (ja) 1992-07-03 1997-04-09 株式会社エイ・ティ・アール光電波通信研究所 半導体発光素子
JP2749743B2 (ja) 1992-08-18 1998-05-13 株式会社エイ・ティ・アール光電波通信研究所 Ｉｉｉ−ｖ族化合物半導体膜の形成方法
JP2765607B2 (ja) 1992-08-20 1998-06-18 株式会社エイ・ティ・アール光電波通信研究所 トンネル効果型半導体装置
JP2815820B2 (ja) 1995-03-27 1998-10-27 株式会社エイ・ティ・アール光電波通信研究所 化合物半導体装置とその製造方法
JP2955250B2 (ja) 1997-05-08 1999-10-04 株式会社エイ・ティ・アール環境適応通信研究所 半導体発光素子とその製造方法
JP2004006548A (ja) 2002-06-03 2004-01-08 Renesas Technology Corp 半導体レーザ素子及びその製造方法

Also Published As

Publication number Publication date
JP4110416B2 (ja) 2008-07-02
US20060211263A1 (en) 2006-09-21
US7521721B2 (en) 2009-04-21

Similar Documents

Publication Publication Date Title
CN111149226A (zh) 单个芯片串联连接vcsel阵列
JPH11150303A (ja) 発光部品
JP5326957B2 (ja) 発光素子の製造方法及び発光素子
JP2017011202A (ja) 発光装置
JP2006066846A (ja) 面発光型装置及びその製造方法
JP4470819B2 (ja) 光素子
JP4110416B2 (ja) 面発光型装置及びその製造方法
JP2008205368A (ja) 光素子
JP4110417B2 (ja) 面発光型装置及びその製造方法
JP4449830B2 (ja) 面発光型半導体レーザ
TWI657595B (zh) 光電半導體元件
JP2007305959A (ja) 光素子およびその製造方法
JP2005505133A (ja) 窒化物−化合物半導体をベースとする半導体デバイスの製造方法
CN114142340A (zh) 面发射半导体激光器
JP4310657B2 (ja) 光素子
JP2008004670A (ja) 電極構造及び光半導体素子
WO2020246215A1 (ja) 半導体発光素子
WO2022230215A1 (ja) 発光部品、光計測装置、画像形成装置および発光部品の製造方法
US20220020811A1 (en) Optoelectronic semiconductor chip and method for producing the same
US7567735B2 (en) Optical device wafer, and optical device chip and method for manufacturing the same
US20060275998A1 (en) Optical element and method for manufacturing the same
KR20240039117A (ko) 도전층 구조 및 발광 장치
TW202320357A (zh) 半導體發光元件
CN113872046A (zh) 具有多个堆叠活性区的vcsel设备
JP2006339487A (ja) 光素子の製造方法およびパターニング方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080325

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees