JP2749743B2 - Ｉｉｉ−ｖ族化合物半導体膜の形成方法 - Google Patents
Ｉｉｉ−ｖ族化合物半導体膜の形成方法Info
- Publication number
- JP2749743B2 JP2749743B2 JP21908192A JP21908192A JP2749743B2 JP 2749743 B2 JP2749743 B2 JP 2749743B2 JP 21908192 A JP21908192 A JP 21908192A JP 21908192 A JP21908192 A JP 21908192A JP 2749743 B2 JP2749743 B2 JP 2749743B2
- Authority
- JP
- Japan
- Prior art keywords
- plane
- resist mask
- mask pattern
- slope
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、段差を有するＧａＡｓ
基板の（１１１）Ａ面上に、分子線エピタキシャル法
（以下、ＭＢＥ法という。）を用いてIII−Ｖ族化合物
半導体膜を形成するための方法に関する。
基板の（１１１）Ａ面上に、分子線エピタキシャル法
（以下、ＭＢＥ法という。）を用いてIII−Ｖ族化合物
半導体膜を形成するための方法に関する。
【０００２】
【従来の技術】従来、例えばレーザなどの半導体デバイ
スを形成するために横方向のｐ−ｎ結合を形成するプロ
セスにおいて、以下の手順でＭＢＥ法を用いてＧａＡｓ
層を成長させている（例えば、エイチ・ピー・マイヤー
（Ｈ．Ｐ．Ｍｅｉｅｒ）ほか「レーザのために、段差を
有する（１００）ＧａＡｓ基板上の横方向のｐ−ｎ接合
の形成に関する問題点（Ｐｒｏｂｌｅｍｓ ｒｅｌａｔ
ｅｄ ｔｏ ｔｈｅ ｆｏｒｍａｔｉｏｎ ｏｆ ｌａ
ｔｅｒａｌ ｐ−ｎ ｊｕｎｃｔｉｏｎｓ ｏｎｃｈａ
ｎｎｅｌｅｄ ｓｕｂｓｔｒａｔｅ （１００） Ｇａ
Ａｓ ｆｏｒｌａｓｅｒｓ）」ジャーナル・オブ・バキ
ュ−ム・サイエンス・アンド・テクノロジー・ビー，Ｖ
ｏｌ．６，Ｎｏ．２，１９８８年３月／４月（以下、文
献１という。）参照）。
スを形成するために横方向のｐ−ｎ結合を形成するプロ
セスにおいて、以下の手順でＭＢＥ法を用いてＧａＡｓ
層を成長させている（例えば、エイチ・ピー・マイヤー
（Ｈ．Ｐ．Ｍｅｉｅｒ）ほか「レーザのために、段差を
有する（１００）ＧａＡｓ基板上の横方向のｐ−ｎ接合
の形成に関する問題点（Ｐｒｏｂｌｅｍｓ ｒｅｌａｔ
ｅｄ ｔｏ ｔｈｅ ｆｏｒｍａｔｉｏｎ ｏｆ ｌａ
ｔｅｒａｌ ｐ−ｎ ｊｕｎｃｔｉｏｎｓ ｏｎｃｈａ
ｎｎｅｌｅｄ ｓｕｂｓｔｒａｔｅ （１００） Ｇａ
Ａｓ ｆｏｒｌａｓｅｒｓ）」ジャーナル・オブ・バキ
ュ−ム・サイエンス・アンド・テクノロジー・ビー，Ｖ
ｏｌ．６，Ｎｏ．２，１９８８年３月／４月（以下、文
献１という。）参照）。
【０００３】まず、ＧａＡｓ基板の（００１）面上にス
トライプ形状又は長方形状のレジストパターンを形成し
た後、ウエットエッチング処理を行って斜面部を有する
段差を形成する。次いで、ＳｉをドープさせたＧａＡｓ
を用いてＧａＡｓの結晶を成長させる。
トライプ形状又は長方形状のレジストパターンを形成し
た後、ウエットエッチング処理を行って斜面部を有する
段差を形成する。次いで、ＳｉをドープさせたＧａＡｓ
を用いてＧａＡｓの結晶を成長させる。
【０００４】
【発明が解決しようとする課題】このとき、文献１によ
れば、ｐ型層を形成しようとする段差部分に余分な（４
１１）Ａ面のファセットが出現する。この（４１１）Ａ
面のファセットは、ｎ型になりやすく、電子を閉じ込め
る効果が大幅に低下して、所望の電気的特性を有するｎ
−ｐ−ｎ構造の半導体デバイスを形成することができな
いという問題点があった。
れば、ｐ型層を形成しようとする段差部分に余分な（４
１１）Ａ面のファセットが出現する。この（４１１）Ａ
面のファセットは、ｎ型になりやすく、電子を閉じ込め
る効果が大幅に低下して、所望の電気的特性を有するｎ
−ｐ−ｎ構造の半導体デバイスを形成することができな
いという問題点があった。
【０００５】また、例えばレーザのために量子井戸層を
形成する場合において、ＭＢＥ法を用いて量子井戸層の
ＡｌxＧａ1-xＡｓを成長させるときに、段差を有するＧ
ａＡｓ基板の段差の斜面部の角度が所望の角度から変化
するとＡｌxＧａ1-xＡｓ成長層の厚さが変化し、組成比
ｘが変化する。これによって、形成された量子井戸層に
おいて所望の量子効果を得ることができないという問題
点があった。
形成する場合において、ＭＢＥ法を用いて量子井戸層の
ＡｌxＧａ1-xＡｓを成長させるときに、段差を有するＧ
ａＡｓ基板の段差の斜面部の角度が所望の角度から変化
するとＡｌxＧａ1-xＡｓ成長層の厚さが変化し、組成比
ｘが変化する。これによって、形成された量子井戸層に
おいて所望の量子効果を得ることができないという問題
点があった。
【０００６】本発明の第１の目的は以上の問題点を解決
し、ＭＢＥ法を用いてIII−Ｖ族化合物半導体膜の結晶
を段差を有する基板上に成長させるときに余分なファセ
ットが出現せず、しかも元の段差の傾斜部の角度を保持
して上記結晶を成長させることができるIII−V族化合物
半導体膜の形成方法を提供することにある。
し、ＭＢＥ法を用いてIII−Ｖ族化合物半導体膜の結晶
を段差を有する基板上に成長させるときに余分なファセ
ットが出現せず、しかも元の段差の傾斜部の角度を保持
して上記結晶を成長させることができるIII−V族化合物
半導体膜の形成方法を提供することにある。
【０００７】また、本発明の第２の目的は、第１の目的
に加えて、電子又は正孔の閉じ込め効果を低下させず
に、III−Ｖ族化合物半導体膜を形成する方法を提供す
ることにある。
に加えて、電子又は正孔の閉じ込め効果を低下させず
に、III−Ｖ族化合物半導体膜を形成する方法を提供す
ることにある。
【０００８】
【課題を解決するための手段】本発明に係る請求項１記
載のIII−Ｖ族化合物半導体膜の形成方法は、ＧａＡｓ
基板の（１１１）Ａ面上に、正三角形状のレジストマス
クパターンの１辺が上記ＧａＡｓ基板の劈開面である
（１１０）面（ここで、下線は上線を示す。）に対して
実質的に垂直な方向になるようにレジストマスクパター
ンを形成するステップと、上記レジストマスクパターン
が形成されたＧａＡｓ基板に対して選択エッチング処理
を行って、レジストマスクパターンの各辺の近傍に（１
１１）Ａ面に対して２８°≦θ≦３３°の範囲の傾斜角
θだけ傾斜する斜面を有する段差を形成するステップ
と、上記レジストマスクパターンを除去するステップ
と、上記ＧａＡｓ基板及び上記斜面上に分子線エピタキ
シャル法を用いてIII−Ｖ族化合物半導体膜を形成する
ステップとを含むことを特徴とする。
載のIII−Ｖ族化合物半導体膜の形成方法は、ＧａＡｓ
基板の（１１１）Ａ面上に、正三角形状のレジストマス
クパターンの１辺が上記ＧａＡｓ基板の劈開面である
（１１０）面（ここで、下線は上線を示す。）に対して
実質的に垂直な方向になるようにレジストマスクパター
ンを形成するステップと、上記レジストマスクパターン
が形成されたＧａＡｓ基板に対して選択エッチング処理
を行って、レジストマスクパターンの各辺の近傍に（１
１１）Ａ面に対して２８°≦θ≦３３°の範囲の傾斜角
θだけ傾斜する斜面を有する段差を形成するステップ
と、上記レジストマスクパターンを除去するステップ
と、上記ＧａＡｓ基板及び上記斜面上に分子線エピタキ
シャル法を用いてIII−Ｖ族化合物半導体膜を形成する
ステップとを含むことを特徴とする。
【０００９】また、請求項２記載のIII−Ｖ族化合物半
導体膜の形成方法は、請求項１記載の方法において、
（００１）面から（１１１）Ａ面への方向に傾斜されて
定義される面の斜面を有する段差が形成されるように上
記レジストマスクパターンを形成することを特徴とす
る。
導体膜の形成方法は、請求項１記載の方法において、
（００１）面から（１１１）Ａ面への方向に傾斜されて
定義される面の斜面を有する段差が形成されるように上
記レジストマスクパターンを形成することを特徴とす
る。
【００１０】
【作用】請求項１記載のIII−Ｖ族化合物半導体膜の形
成方法においては、傾斜角が２８°≦θ≦３３°の範囲
である斜面の段差が形成されるので、本発明者の実験に
よれば、分子線エピタキシャル法を用いてIII−Ｖ族化
合物半導体膜の結晶を段差を有する基板上に成長させる
ときに余分なファセットが出現せず、しかも元の段差の
傾斜部の角度を保持して上記結晶を成長させることがで
きる。
成方法においては、傾斜角が２８°≦θ≦３３°の範囲
である斜面の段差が形成されるので、本発明者の実験に
よれば、分子線エピタキシャル法を用いてIII−Ｖ族化
合物半導体膜の結晶を段差を有する基板上に成長させる
ときに余分なファセットが出現せず、しかも元の段差の
傾斜部の角度を保持して上記結晶を成長させることがで
きる。
【００１１】また、請求項２記載のIII−Ｖ族化合物半
導体膜の形成方法においては、さらに、（００１）面か
ら（１１１）Ａ面への方向に傾斜されて定義される面の
斜面を有する段差が形成されるように上記レジストマス
クパターンを形成するので、本発明者の実験によれば、
電子又は正孔の閉じ込め効果を低下させずに、III−Ｖ
族化合物半導体膜を形成することができる。
導体膜の形成方法においては、さらに、（００１）面か
ら（１１１）Ａ面への方向に傾斜されて定義される面の
斜面を有する段差が形成されるように上記レジストマス
クパターンを形成するので、本発明者の実験によれば、
電子又は正孔の閉じ込め効果を低下させずに、III−Ｖ
族化合物半導体膜を形成することができる。
【００１２】
【実施例】以下、図面を参照して本発明による一実施例
について説明する。図１乃至図７において各図面の下側
には、ＧａＡｓ基板１０の結晶構造を基準にした、各図
面に図示した面の方向を示している。なお、図１及び図
２において、ＧａＡｓの結晶構造を模式的に図示してい
るが、構成原子及び原子距離の大きさは、実際にはレジ
ストマスクパターン１１，１２及び三角錐台形状のＧａ
Ａｓ基板２１，２２の大きさに比較して極めて小さいも
のである。
について説明する。図１乃至図７において各図面の下側
には、ＧａＡｓ基板１０の結晶構造を基準にした、各図
面に図示した面の方向を示している。なお、図１及び図
２において、ＧａＡｓの結晶構造を模式的に図示してい
るが、構成原子及び原子距離の大きさは、実際にはレジ
ストマスクパターン１１，１２及び三角錐台形状のＧａ
Ａｓ基板２１，２２の大きさに比較して極めて小さいも
のである。
【００１３】本実施例は、図１に示すように、ＧａＡｓ
基板１０の（１１１）Ａ面上に、正三角形状のレジスト
マスクパターン１１，１２の１辺１１ａ，１２ａが当該
基板１０の劈開面１００である（１１０）面（ここで、
下線は上線を示す。）に対して実質的に垂直な方向にな
るようにレジストマスクパターン１１，１２を形成した
後、ＨＦ＋Ｈ2Ｏ2＋Ｈ2Ｏからなる混合エッチング液を
用いて選択ウエットエッチング処理を行って、図２に示
すように、各レジストマスクパターン１１，１２の各辺
の近傍に（１１１）Ａ面に対して傾斜角θだけ傾斜した
斜面２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃ
を有する段差を形成し、次いで、上記レジストマスクパ
ターンを除去した後、ＭＢＥ法を用いてＧａＡｓ成長層
１３ａ乃至１３ｅを成長させる場合において、上記ウエ
ットエッチング処理において上記混合エッチング液の組
成を変化することによって上記傾斜角θを２８°≦θ≦
３３°の範囲に制御することを特徴とする。
基板１０の（１１１）Ａ面上に、正三角形状のレジスト
マスクパターン１１，１２の１辺１１ａ，１２ａが当該
基板１０の劈開面１００である（１１０）面（ここで、
下線は上線を示す。）に対して実質的に垂直な方向にな
るようにレジストマスクパターン１１，１２を形成した
後、ＨＦ＋Ｈ2Ｏ2＋Ｈ2Ｏからなる混合エッチング液を
用いて選択ウエットエッチング処理を行って、図２に示
すように、各レジストマスクパターン１１，１２の各辺
の近傍に（１１１）Ａ面に対して傾斜角θだけ傾斜した
斜面２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃ
を有する段差を形成し、次いで、上記レジストマスクパ
ターンを除去した後、ＭＢＥ法を用いてＧａＡｓ成長層
１３ａ乃至１３ｅを成長させる場合において、上記ウエ
ットエッチング処理において上記混合エッチング液の組
成を変化することによって上記傾斜角θを２８°≦θ≦
３３°の範囲に制御することを特徴とする。
【００１４】以下、本実施例に係る、ＧａＡｓ基板１０
の（１１１）Ａ面に段差を形成した後ＧａＡｓ成長層を
成長させる基本プロセスについて詳細に説明する。
の（１１１）Ａ面に段差を形成した後ＧａＡｓ成長層を
成長させる基本プロセスについて詳細に説明する。
【００１５】（１）まず、図１に示すように、フォトリ
ソグラフィ法で、ＧａＡｓ基板１０の（１１１）Ａ面上
に、マスクアライナーを用いて正三角形状のレジストマ
スクパターン１１，１２の１辺１１ａ，１２ａが当該基
板１０の劈開面１００である（１１０）面（ここで、下
線は上線を示す。）に対して実質的に垂直な方向になる
ようにレジストマスクパターン１１，１２を形成する。
ソグラフィ法で、ＧａＡｓ基板１０の（１１１）Ａ面上
に、マスクアライナーを用いて正三角形状のレジストマ
スクパターン１１，１２の１辺１１ａ，１２ａが当該基
板１０の劈開面１００である（１１０）面（ここで、下
線は上線を示す。）に対して実質的に垂直な方向になる
ようにレジストマスクパターン１１，１２を形成する。
【００１６】（２）次いで、レジストマスクパターン１
１，１２が形成されたＧａＡｓ基板１０の上から、ＨＦ
＋Ｈ2Ｏ2＋Ｈ2Ｏからなる混合エッチング液を用いて選
択ウエットエッチング処理を行って、図２に示すよう
に、各レジストマスクパターン１１，１２の各辺１１
ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃの近傍に
それぞれ、（１１１）Ａ面に対して傾斜角θだけ傾斜し
た斜面２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２
ｃを有する垂直方向の高さ３μｍの段差を形成する。従
って、レジストマスクパターン１１の近傍に三角錐台形
状のＧａＡｓ基板２１が形成される一方、レジストマス
クパターン１２の近傍に三角錐台形状のＧａＡｓ基板２
２が形成される。さらに、レジストマスクパターン１
１，１２が形成されていない領域においてはＧａＡｓ基
板１０がエッチングされて（１１１）Ａ面１０ｅが露出
する。なお、傾斜角θは劈開面１００を基準にして走査
型電子顕微鏡で観察することにより確認した。
１，１２が形成されたＧａＡｓ基板１０の上から、ＨＦ
＋Ｈ2Ｏ2＋Ｈ2Ｏからなる混合エッチング液を用いて選
択ウエットエッチング処理を行って、図２に示すよう
に、各レジストマスクパターン１１，１２の各辺１１
ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃの近傍に
それぞれ、（１１１）Ａ面に対して傾斜角θだけ傾斜し
た斜面２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２
ｃを有する垂直方向の高さ３μｍの段差を形成する。従
って、レジストマスクパターン１１の近傍に三角錐台形
状のＧａＡｓ基板２１が形成される一方、レジストマス
クパターン１２の近傍に三角錐台形状のＧａＡｓ基板２
２が形成される。さらに、レジストマスクパターン１
１，１２が形成されていない領域においてはＧａＡｓ基
板１０がエッチングされて（１１１）Ａ面１０ｅが露出
する。なお、傾斜角θは劈開面１００を基準にして走査
型電子顕微鏡で観察することにより確認した。
【００１７】ここで、例えばレジストマスクパターン１
１を用いて形成された段差が傾斜角θ＝５５°を有する
とき、三角錐台形状のＧａＡｓ基板２１の斜面２１ａは
（００１）面であり、斜面２１ｂは（１００）面であ
り、斜面２１ｃは（０１０）面であり、以下、これらの
斜面２１ａ，２１ｂ，２１ｃを、互いに等価である（０
０１）関連の斜面という。また、レジストマスクパター
ン１２を用いて形成された段差が傾斜角θ＝３５°を有
するとき、三角錐台形状のＧａＡｓ基板２２の斜面２２
ａは（１１０）面であり、斜面２２ｂは（１０１）面で
あり、斜面２２ｃは（０１１）面であり、以下、これら
の斜面２２ａ，２２ｂ，２２ｃを、互いに等価である
（１１０）関連の斜面という。
１を用いて形成された段差が傾斜角θ＝５５°を有する
とき、三角錐台形状のＧａＡｓ基板２１の斜面２１ａは
（００１）面であり、斜面２１ｂは（１００）面であ
り、斜面２１ｃは（０１０）面であり、以下、これらの
斜面２１ａ，２１ｂ，２１ｃを、互いに等価である（０
０１）関連の斜面という。また、レジストマスクパター
ン１２を用いて形成された段差が傾斜角θ＝３５°を有
するとき、三角錐台形状のＧａＡｓ基板２２の斜面２２
ａは（１１０）面であり、斜面２２ｂは（１０１）面で
あり、斜面２２ｃは（０１１）面であり、以下、これら
の斜面２２ａ，２２ｂ，２２ｃを、互いに等価である
（１１０）関連の斜面という。
【００１８】例えば気温２５°Ｃにおいて上記基板２１
において傾斜角θ＝３０°に設定するためには、ＨＦと
Ｈ2Ｏ2とＨ2Ｏの各体積を２ｃｃ、１６ｃｃ、及び２５
０ｃｃに設定し、又は２ｃｃ、２２ｃｃ、及び１０００
ｃｃに設定する。また、混合エッチング液として、Ｈ3
ＰＯ4＋Ｈ2Ｏ2＋Ｈ2Ｏを用いてもよい。この場合、気温
４０°Ｃにおいて傾斜角θ＝３０°に設定するために
は、Ｈ3ＰＯ4とＨ2Ｏ2とＨ2Ｏの各体積を３ｃｃ、１ｃ
ｃ、及び５０ｃｃに設定する。以下同様にして、ＨＦと
Ｈ2Ｏ2とＨ2Ｏとの体積比、又はＨ3ＰＯ4とＨ2Ｏ2とＨ2
Ｏとの体積比、すなわち組成を変化することにより、上
記傾斜角θを任意の角度に設定できる。
において傾斜角θ＝３０°に設定するためには、ＨＦと
Ｈ2Ｏ2とＨ2Ｏの各体積を２ｃｃ、１６ｃｃ、及び２５
０ｃｃに設定し、又は２ｃｃ、２２ｃｃ、及び１０００
ｃｃに設定する。また、混合エッチング液として、Ｈ3
ＰＯ4＋Ｈ2Ｏ2＋Ｈ2Ｏを用いてもよい。この場合、気温
４０°Ｃにおいて傾斜角θ＝３０°に設定するために
は、Ｈ3ＰＯ4とＨ2Ｏ2とＨ2Ｏの各体積を３ｃｃ、１ｃ
ｃ、及び５０ｃｃに設定する。以下同様にして、ＨＦと
Ｈ2Ｏ2とＨ2Ｏとの体積比、又はＨ3ＰＯ4とＨ2Ｏ2とＨ2
Ｏとの体積比、すなわち組成を変化することにより、上
記傾斜角θを任意の角度に設定できる。
【００１９】（３）次いで、アセトン等の有機溶媒を用
いて上記レジストマスクパターン１１，１２を除去す
る。
いて上記レジストマスクパターン１１，１２を除去す
る。
【００２０】（４）さらに、図３乃至図５に示すよう
に、ＭＢＥ法を用いて公知の通り、基板温度６２０°Ｃ
で、Ａｓ／Ｇａのフラックス比を４に設定し、かつ正孔
濃度が１×１０18ｃｍ-3であるという条件でＳｉをドー
プしたＧａＡｓを用いて厚さ１μｍのＧａＡｓ成長層１
３ａ乃至１３ｅを成長させる。
に、ＭＢＥ法を用いて公知の通り、基板温度６２０°Ｃ
で、Ａｓ／Ｇａのフラックス比を４に設定し、かつ正孔
濃度が１×１０18ｃｍ-3であるという条件でＳｉをドー
プしたＧａＡｓを用いて厚さ１μｍのＧａＡｓ成長層１
３ａ乃至１３ｅを成長させる。
【００２１】本発明者は、（ａ）三角錐台形状のＧａＡ
ｓ基板２１の傾斜角θを１１°から８４°まで１°毎に
変化させて上述のプロセスを行う一方、（ｂ）三角錐台
形状のＧａＡｓ基板２２の傾斜角θを１１°から７４°
まで１°毎に変化させて上述のプロセスを行った。特
に、代表してこの場合の基板２１の斜面２１ａとコーナ
ー部２１ｒと、基板２２のそれらに対応する部分につい
ての実験結果について以下に説明する。
ｓ基板２１の傾斜角θを１１°から８４°まで１°毎に
変化させて上述のプロセスを行う一方、（ｂ）三角錐台
形状のＧａＡｓ基板２２の傾斜角θを１１°から７４°
まで１°毎に変化させて上述のプロセスを行った。特
に、代表してこの場合の基板２１の斜面２１ａとコーナ
ー部２１ｒと、基板２２のそれらに対応する部分につい
ての実験結果について以下に説明する。
【００２２】（ａ）三角錐台形状のＧａＡｓ基板２１の
場合 図３乃至図５はそれぞれ、段差の斜面の傾斜角θ＝６１
°、４１°及び３０°のときのＧａＡｓ成長後のＧａＡ
ｓ基板の、図２のＡ−Ａ’線についての断面図である。
場合 図３乃至図５はそれぞれ、段差の斜面の傾斜角θ＝６１
°、４１°及び３０°のときのＧａＡｓ成長後のＧａＡ
ｓ基板の、図２のＡ−Ａ’線についての断面図である。
【００２３】図３に示すように、傾斜角θ≧３４°で
は、常に、斜面２１ａの上部に（１１４）Ａ面のファセ
ット１３ｂが出現するとともに、斜面２１ａの下部に他
の余分な面のファセット１３ｄが出現する。そして、図
４に示すように、傾斜角θが３３°に近づくほど、斜面
２１ａ側に張り出してくることが観測された。従って、
傾斜角θ≧３４°の範囲では均一な斜面のＧａＡｓ成長
層を形成することはできない。さらに、傾斜角が１５°
≦θ≦３３°の範囲では、図５に示すように、（１１
４）Ａ面のファセット１３ｂと余分なファセット１３ｄ
が消失し、他にはなんらファセットも生じず、元のＧａ
Ａｓ基板１０のエッチングパターンを保持した均一なＧ
ａＡｓ成長層１３ａ，１３ｃ，１３ｅを実現することが
できる。さらに、傾斜角がθ≦１４°の範囲では三角錐
台形状の基板２１との境界付近の斜面上に（１１１）Ａ
面と１５°を成すステップが生じ、再び均一性が失われ
ることを観測した。従って、傾斜角を１５°≦θ≦３３
°の範囲に収める必要があり、以下、第１の傾斜角の条
件という。
は、常に、斜面２１ａの上部に（１１４）Ａ面のファセ
ット１３ｂが出現するとともに、斜面２１ａの下部に他
の余分な面のファセット１３ｄが出現する。そして、図
４に示すように、傾斜角θが３３°に近づくほど、斜面
２１ａ側に張り出してくることが観測された。従って、
傾斜角θ≧３４°の範囲では均一な斜面のＧａＡｓ成長
層を形成することはできない。さらに、傾斜角が１５°
≦θ≦３３°の範囲では、図５に示すように、（１１
４）Ａ面のファセット１３ｂと余分なファセット１３ｄ
が消失し、他にはなんらファセットも生じず、元のＧａ
Ａｓ基板１０のエッチングパターンを保持した均一なＧ
ａＡｓ成長層１３ａ，１３ｃ，１３ｅを実現することが
できる。さらに、傾斜角がθ≦１４°の範囲では三角錐
台形状の基板２１との境界付近の斜面上に（１１１）Ａ
面と１５°を成すステップが生じ、再び均一性が失われ
ることを観測した。従って、傾斜角を１５°≦θ≦３３
°の範囲に収める必要があり、以下、第１の傾斜角の条
件という。
【００２４】さらには、傾斜角がθ≧５４°の範囲で
は、互いに等価な斜面同士が交差する稜線にあたるコー
ナー部２１ｒには、図６に示すように、（１１１）Ａ基
板面と３５°の角度を成す（１１０）面のファセットが
生じることが観測された。そして、傾斜角が２８°≦θ
≦５３°の範囲では、図７に示すように、その（１１
０）面のファセットが消失し、他のファセットも生じな
かった。ところが、傾斜角がθ≦２７°では、再び（１
１１）Ａ基板面と１５°以下の角度を成す（１１０）関
連の面のファセットが出現した。これらの（１１０）面
や（１１０）関連の面のファセットはＳｉドープされた
ＧａＡｓ成長層においてｐ型になるので、これらのファ
セットは正孔閉じ込めに対するリークパスとして働き閉
じ込め効果を著しく低下させる。従って、傾斜角がこれ
らのファセットが出現しない２８°≦θ≦５３°の範囲
に収める必要があり、以下、第２の傾斜角の条件とい
う。
は、互いに等価な斜面同士が交差する稜線にあたるコー
ナー部２１ｒには、図６に示すように、（１１１）Ａ基
板面と３５°の角度を成す（１１０）面のファセットが
生じることが観測された。そして、傾斜角が２８°≦θ
≦５３°の範囲では、図７に示すように、その（１１
０）面のファセットが消失し、他のファセットも生じな
かった。ところが、傾斜角がθ≦２７°では、再び（１
１１）Ａ基板面と１５°以下の角度を成す（１１０）関
連の面のファセットが出現した。これらの（１１０）面
や（１１０）関連の面のファセットはＳｉドープされた
ＧａＡｓ成長層においてｐ型になるので、これらのファ
セットは正孔閉じ込めに対するリークパスとして働き閉
じ込め効果を著しく低下させる。従って、傾斜角がこれ
らのファセットが出現しない２８°≦θ≦５３°の範囲
に収める必要があり、以下、第２の傾斜角の条件とい
う。
【００２５】従って、斜面２１ａ乃至２１ｃ及びコーナ
ー部２１ｒにおいて均一なＧａＡｓ成長層を形成するた
めには、上記第１の傾斜角の条件と上記第２の傾斜角の
条件を同時に満足させる必要があり、傾斜角を２８°≦
θ≦３３°の範囲に収める必要がある。ここで、傾斜角
θ＝２８°は（５ ５ １４）Ａ面に対応し、傾斜角θ
＝３３°は（１１４）Ａ面に対応する。これら（５ ５
１４）Ａ面及び（１１４）Ａ面は（００１）面から
（１１１）Ａ面への方向に傾斜されて定義される面であ
る。
ー部２１ｒにおいて均一なＧａＡｓ成長層を形成するた
めには、上記第１の傾斜角の条件と上記第２の傾斜角の
条件を同時に満足させる必要があり、傾斜角を２８°≦
θ≦３３°の範囲に収める必要がある。ここで、傾斜角
θ＝２８°は（５ ５ １４）Ａ面に対応し、傾斜角θ
＝３３°は（１１４）Ａ面に対応する。これら（５ ５
１４）Ａ面及び（１１４）Ａ面は（００１）面から
（１１１）Ａ面への方向に傾斜されて定義される面であ
る。
【００２６】なお、傾斜角が２８°≦θ≦３３°の範囲
で正孔が閉じ込められていることは、三角錐台形状のＧ
ａＡｓ基板２１の頂上面の（１１１）Ａ面の領域とエッ
チングされた（１１１）Ａ面１０ｅとにそれぞれオーム
性電極を形成し、各電極間の電流−電圧特性を測定する
ことによって確認した。この測定では、±１０Ｖまで電
流が流れない良好な電流ブロッキング効果が現れてい
る。これにより、斜面はｎ型となっておりかつコーナー
部２１ｒで全くリークがないことが確認され、正孔閉じ
込め効果が低下していないことを観測した。
で正孔が閉じ込められていることは、三角錐台形状のＧ
ａＡｓ基板２１の頂上面の（１１１）Ａ面の領域とエッ
チングされた（１１１）Ａ面１０ｅとにそれぞれオーム
性電極を形成し、各電極間の電流−電圧特性を測定する
ことによって確認した。この測定では、±１０Ｖまで電
流が流れない良好な電流ブロッキング効果が現れてい
る。これにより、斜面はｎ型となっておりかつコーナー
部２１ｒで全くリークがないことが確認され、正孔閉じ
込め効果が低下していないことを観測した。
【００２７】（ｂ）三角錐台形状のＧａＡｓ基板２２の
場合 傾斜角がθ≧３５°では、常に、斜面２２ａの上部に
（１１０）面のファセットが出現するが、傾斜角１５°
≦θ≦３４°では当該余分なファセットが消失し、他に
はなんらファセットも生じず、元のＧａＡｓ基板１０の
エッチングパターンを保持した均一なＧａＡｓ成長層を
形成することができる。さらに、傾斜角がθ≦１４°の
範囲では、三角錐台形状の基板２２との境界付近の斜面
上に（１１１）Ａ面と１５°の角度を成すステップが生
じ、再び均一性が失われた。なお、三角錐台形状のＧａ
Ａｓ基板２２の場合、傾斜角θを１１°から７４°まで
の範囲で変化しても、上記基板２１の場合のようにコー
ナー部に余分なファセットを観測できなかった。なお、
この場合、斜面２２ａは（１１０）面から（１１１）Ａ
面への方向に傾斜されて定義される面である。
場合 傾斜角がθ≧３５°では、常に、斜面２２ａの上部に
（１１０）面のファセットが出現するが、傾斜角１５°
≦θ≦３４°では当該余分なファセットが消失し、他に
はなんらファセットも生じず、元のＧａＡｓ基板１０の
エッチングパターンを保持した均一なＧａＡｓ成長層を
形成することができる。さらに、傾斜角がθ≦１４°の
範囲では、三角錐台形状の基板２２との境界付近の斜面
上に（１１１）Ａ面と１５°の角度を成すステップが生
じ、再び均一性が失われた。なお、三角錐台形状のＧａ
Ａｓ基板２２の場合、傾斜角θを１１°から７４°まで
の範囲で変化しても、上記基板２１の場合のようにコー
ナー部に余分なファセットを観測できなかった。なお、
この場合、斜面２２ａは（１１０）面から（１１１）Ａ
面への方向に傾斜されて定義される面である。
【００２８】従って、この場合において、斜面２２ａ乃
至２２ｃ及びコーナー部において均一なＧａＡｓ成長層
を形成するためには傾斜角を１５°≦θ≦３４°の範囲
に設定すればよい。従って、三角錐台形状のＧａＡｓ基
板２１における傾斜角範囲２８°≦θ≦３３°に設定す
れば、自然に三角錐台形状のＧａＡｓ基板２２の傾斜角
の必要条件も満足することになる。しかしながら、三角
錐台形状のＧａＡｓ基板２２の場合においては各斜面２
２ａ乃至２２ｃはＳｉがドープされたＧａＡｓ成長層は
ｐ型になるので、正孔閉じ込め効果を得ることはできな
いことを観測した。
至２２ｃ及びコーナー部において均一なＧａＡｓ成長層
を形成するためには傾斜角を１５°≦θ≦３４°の範囲
に設定すればよい。従って、三角錐台形状のＧａＡｓ基
板２１における傾斜角範囲２８°≦θ≦３３°に設定す
れば、自然に三角錐台形状のＧａＡｓ基板２２の傾斜角
の必要条件も満足することになる。しかしながら、三角
錐台形状のＧａＡｓ基板２２の場合においては各斜面２
２ａ乃至２２ｃはＳｉがドープされたＧａＡｓ成長層は
ｐ型になるので、正孔閉じ込め効果を得ることはできな
いことを観測した。
【００２９】以上説明した上記の実験結果をまとめると
以下のようになる。 （１）上述のようにＧａＡｓ基板１０の（１１１）Ａ面
上に三角錐台形状のＧａＡｓ基板２１，２２の段差の斜
面を形成するとき、傾斜角を２８°≦θ≦３３°の範囲
に収めれば、段差の傾斜角を保持して均一なＧａＡｓ成
長層を形成することができる。 （２）さらに、例えば横方向のｐ−ｎ接合などを形成す
る場合において、正孔の閉じ込め又は電子の閉じ込めを
行う場合は、上記（１）の条件に加えて、三角錐台形状
のＧａＡｓ基板２１の斜面２１ａ，２１ｂ，２１ｃのみ
を使用すればよい。すなわち、レジストマスクパターン
１１のみを形成してウエットエッチングすることによ
り、（００１）面から（１１１）Ａ面に対する方向に傾
斜して定義される（１１４）Ａ面乃至（５ ５ １４）
Ａ面の斜面を形成すればよい。これによって、正孔の閉
じ込め効果又は電子の閉じ込め効果が低下しない横方向
のｐ−ｎ接合を常に実現することができる。
以下のようになる。 （１）上述のようにＧａＡｓ基板１０の（１１１）Ａ面
上に三角錐台形状のＧａＡｓ基板２１，２２の段差の斜
面を形成するとき、傾斜角を２８°≦θ≦３３°の範囲
に収めれば、段差の傾斜角を保持して均一なＧａＡｓ成
長層を形成することができる。 （２）さらに、例えば横方向のｐ−ｎ接合などを形成す
る場合において、正孔の閉じ込め又は電子の閉じ込めを
行う場合は、上記（１）の条件に加えて、三角錐台形状
のＧａＡｓ基板２１の斜面２１ａ，２１ｂ，２１ｃのみ
を使用すればよい。すなわち、レジストマスクパターン
１１のみを形成してウエットエッチングすることによ
り、（００１）面から（１１１）Ａ面に対する方向に傾
斜して定義される（１１４）Ａ面乃至（５ ５ １４）
Ａ面の斜面を形成すればよい。これによって、正孔の閉
じ込め効果又は電子の閉じ込め効果が低下しない横方向
のｐ−ｎ接合を常に実現することができる。
【００３０】以上の実施例においては、ＧａＡｓ成長層
を形成しているが、本発明はこれに限らず、ＡｌxＧａ
1-xＡｓなどのIII−Ｖ族化合物半導体膜を形成する場合
に適用することができる。また、ＧａＡｓ基板を用いて
いるが、ＩｎＰ基板を用いてもよい。
を形成しているが、本発明はこれに限らず、ＡｌxＧａ
1-xＡｓなどのIII−Ｖ族化合物半導体膜を形成する場合
に適用することができる。また、ＧａＡｓ基板を用いて
いるが、ＩｎＰ基板を用いてもよい。
【００３１】
【発明の効果】以上詳述したように、本発明に係る請求
項１記載のIII−Ｖ族化合物半導体膜の形成方法によれ
ば、ＧａＡｓ基板の（１１１）Ａ面上に、正三角形状の
レジストマスクパターンの１辺が上記ＧａＡｓ基板の劈
開面である（１１０）面（ここで、下線は上線を示
す。）に対して実質的に垂直な方向になるようにレジス
トマスクパターンを形成するステップと、上記レジスト
マスクパターンが形成されたＧａＡｓ基板に対して選択
エッチング処理を行って、レジストマスクパターンの各
辺の近傍に（１１１）Ａ面に対して２８°≦θ≦３３°
の範囲の傾斜角θだけ傾斜する斜面を有する段差を形成
するステップと、上記レジストマスクパターンを除去す
るステップと、上記ＧａＡｓ基板及び上記斜面上に分子
線エピタキシャル法を用いてIII−Ｖ族化合物半導体膜
を形成するステップとを含む。従って、傾斜角が２８°
≦θ≦３３°の範囲である斜面の段差が形成されるの
で、分子線エピタキシャル法を用いてIII−Ｖ族化合物
半導体膜の結晶を段差を有する基板上に成長させるとき
に余分なファセットが出現せず、しかも元の段差の傾斜
部の角度を保持して上記結晶を成長させることができ
る。
項１記載のIII−Ｖ族化合物半導体膜の形成方法によれ
ば、ＧａＡｓ基板の（１１１）Ａ面上に、正三角形状の
レジストマスクパターンの１辺が上記ＧａＡｓ基板の劈
開面である（１１０）面（ここで、下線は上線を示
す。）に対して実質的に垂直な方向になるようにレジス
トマスクパターンを形成するステップと、上記レジスト
マスクパターンが形成されたＧａＡｓ基板に対して選択
エッチング処理を行って、レジストマスクパターンの各
辺の近傍に（１１１）Ａ面に対して２８°≦θ≦３３°
の範囲の傾斜角θだけ傾斜する斜面を有する段差を形成
するステップと、上記レジストマスクパターンを除去す
るステップと、上記ＧａＡｓ基板及び上記斜面上に分子
線エピタキシャル法を用いてIII−Ｖ族化合物半導体膜
を形成するステップとを含む。従って、傾斜角が２８°
≦θ≦３３°の範囲である斜面の段差が形成されるの
で、分子線エピタキシャル法を用いてIII−Ｖ族化合物
半導体膜の結晶を段差を有する基板上に成長させるとき
に余分なファセットが出現せず、しかも元の段差の傾斜
部の角度を保持して上記結晶を成長させることができ
る。
【００３２】また、請求項２記載のIII−Ｖ族化合物半
導体膜の形成方法によれば、さらに、（００１）面から
（１１１）Ａ面への方向に傾斜されて定義される面の斜
面を有する段差が形成されるように上記レジストマスク
パターンを形成するので、電子又は正孔の閉じ込め効果
を低下させずに、III−Ｖ族化合物半導体膜を形成する
ことができるという利点がある。
導体膜の形成方法によれば、さらに、（００１）面から
（１１１）Ａ面への方向に傾斜されて定義される面の斜
面を有する段差が形成されるように上記レジストマスク
パターンを形成するので、電子又は正孔の閉じ込め効果
を低下させずに、III−Ｖ族化合物半導体膜を形成する
ことができるという利点がある。
【図１】 本発明の一実施例であるＧａＡｓ基板の（１
１１）Ａ面上にＭＢＥ法によってＧａＡｓの結晶を成長
させる方法における第１のプロセスを示す、レジストパ
ターンを形成したＧａＡｓ基板の平面図である。
１１）Ａ面上にＭＢＥ法によってＧａＡｓの結晶を成長
させる方法における第１のプロセスを示す、レジストパ
ターンを形成したＧａＡｓ基板の平面図である。
【図２】 上記実施例の方法における第２のプロセスを
示す、ウエットエッチング後のＧａＡｓ基板の平面図で
ある。
示す、ウエットエッチング後のＧａＡｓ基板の平面図で
ある。
【図３】 比較例である段差の斜面の傾斜角θ＝６１°
のときのＧａＡｓ成長後のＧａＡｓ基板の、図２のＡ−
Ａ’線についての断面図である。
のときのＧａＡｓ成長後のＧａＡｓ基板の、図２のＡ−
Ａ’線についての断面図である。
【図４】 比較例である段差の斜面の傾斜角θ＝４１°
のときのＧａＡｓ成長後のＧａＡｓ基板の、図２のＡ−
Ａ’線についての断面図である。
のときのＧａＡｓ成長後のＧａＡｓ基板の、図２のＡ−
Ａ’線についての断面図である。
【図５】 上記実施例における段差の斜面の傾斜角θ＝
３０°のときのＧａＡｓ成長後のＧａＡｓ基板の、図２
のＡ−Ａ’線についての断面図である。
３０°のときのＧａＡｓ成長後のＧａＡｓ基板の、図２
のＡ−Ａ’線についての断面図である。
【図６】 比較例である段差の斜面の傾斜角θ＝６１°
のときのＧａＡｓ成長後のＧａＡｓ基板の、図２の段差
の正三角形のコーナー部２１ｒにおける平面図である。
のときのＧａＡｓ成長後のＧａＡｓ基板の、図２の段差
の正三角形のコーナー部２１ｒにおける平面図である。
【図７】 上記実施例における段差の斜面の傾斜角θ＝
３０°のときのＧａＡｓ成長後のＧａＡｓ基板の、図２
の段差の正三角形のコーナー部２１ｒにおける平面図で
ある。
３０°のときのＧａＡｓ成長後のＧａＡｓ基板の、図２
の段差の正三角形のコーナー部２１ｒにおける平面図で
ある。
１０…ＧｓＡｓ基板、 １０ｅ…エッチングされたＧａＡｓ基板の［１１１］Ａ
面、 １１，１２…レジストパターン、 １１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ…レ
ジストパターンの正三角形の１辺、 １３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ…ＧａＡｓ成
長層、 ２１，２２…三角錐台形状のＧａＡｓ基板、 ２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃ…三
角錐台形状のＧａＡｓ基板の斜面、 １００…劈開面、 θ…傾斜角。
面、 １１，１２…レジストパターン、 １１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ…レ
ジストパターンの正三角形の１辺、 １３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ…ＧａＡｓ成
長層、 ２１，２２…三角錐台形状のＧａＡｓ基板、 ２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃ…三
角錐台形状のＧａＡｓ基板の斜面、 １００…劈開面、 θ…傾斜角。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 悌二 京都府相楽郡精華町大字乾谷小字三平谷 ５番地 株式会社エイ・ティ・アール光 電波通信研究所内 (72)発明者 藤田 和久 京都府相楽郡精華町大字乾谷小字三平谷 ５番地 株式会社エイ・ティ・アール光 電波通信研究所内 (72)発明者 小林 規矩男 京都府相楽郡精華町大字乾谷小字三平谷 ５番地 株式会社エイ・ティ・アール光 電波通信研究所内
Claims (2)
- 【請求項１】 ＧａＡｓ基板の（１１１）Ａ面上に、正
三角形状のレジストマスクパターンの１辺が上記ＧａＡ
ｓ基板の劈開面である（１１０）面（ここで、下線は上
線を示す。）に対して実質的に垂直な方向になるように
レジストマスクパターンを形成するステップと、 上記レジストマスクパターンが形成されたＧａＡｓ基板
に対して選択エッチング処理を行って、レジストマスク
パターンの各辺の近傍に（１１１）Ａ面に対して２８°
≦θ≦３３°の範囲の傾斜角θだけ傾斜する斜面を有す
る段差を形成するステップと、 上記レジストマスクパターンを除去するステップと、 上記ＧａＡｓ基板及び上記斜面上に分子線エピタキシャ
ル法を用いてIII−Ｖ族化合物半導体膜を形成するステ
ップとを含むことを特徴とするIII−Ｖ族化合物半導体
膜の形成方法。 - 【請求項２】 （００１）面から（１１１）Ａ面への方
向に傾斜されて定義される面の斜面を有する段差が形成
されるように上記レジストマスクパターンを形成するこ
とを特徴とする請求項１記載のIII−Ｖ族化合物半導体
膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21908192A JP2749743B2 (ja) | 1992-08-18 | 1992-08-18 | Ｉｉｉ−ｖ族化合物半導体膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21908192A JP2749743B2 (ja) | 1992-08-18 | 1992-08-18 | Ｉｉｉ−ｖ族化合物半導体膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669129A JPH0669129A (ja) | 1994-03-11 |
| JP2749743B2 true JP2749743B2 (ja) | 1998-05-13 |
Family
ID=16729967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21908192A Expired - Fee Related JP2749743B2 (ja) | 1992-08-18 | 1992-08-18 | Ｉｉｉ−ｖ族化合物半導体膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2749743B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4110416B2 (ja) | 2005-03-18 | 2008-07-02 | セイコーエプソン株式会社 | 面発光型装置及びその製造方法 |
| JP4110417B2 (ja) | 2005-03-18 | 2008-07-02 | セイコーエプソン株式会社 | 面発光型装置及びその製造方法 |
-
1992
- 1992-08-18 JP JP21908192A patent/JP2749743B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669129A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864581A (en) | Semiconductor structures and a method of manufacturing semiconductor structures | |
| JP3540042B2 (ja) | 半導体デバイスの作製方法 | |
| US7282732B2 (en) | Quantum dot structures | |
| US5093278A (en) | Method of manufacturing a semiconductor laser | |
| JPH07221392A (ja) | 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ | |
| EP1719003B1 (en) | Buried heterostructure device fabricated by single step mocvd | |
| US5242857A (en) | Method of manufacturing semiconductor structures | |
| Walther et al. | Facetted MBE growth of (GaAl) As on RIE patterned surfaces | |
| Dzurko et al. | Temperature engineered growth of low‐threshold quantum well lasers by metalorganic chemical vapor deposition | |
| JP2749743B2 (ja) | Ｉｉｉ−ｖ族化合物半導体膜の形成方法 | |
| JPH07321420A (ja) | 量子閉じ込めデバイス、量子閉じ込めデバイスを備えた光検出器、量子閉じ込めデバイスを備えたレーザ、および量子閉じ込めデバイスの製造方法 | |
| KR100639747B1 (ko) | 반도체 레이저, 반도체 장치 및 이들의 제조 방법 | |
| Araki et al. | Fabrication of InGaAs quantum wires and dots by selective molecular beam epitaxial growth on various mesa-patterned (001) InP substrates | |
| US7615791B2 (en) | Semiconductor optical device | |
| US6511858B2 (en) | Method for fabricating semiconductor device | |
| US7378681B2 (en) | Ridge waveguide device surface passivation by epitaxial regrowth | |
| US6385224B1 (en) | Regrown notch laser | |
| JPH08181301A (ja) | 量子ドット構造及びその製造方法 | |
| JP3128987B2 (ja) | 半導体結晶面の作製方法及び半導体結晶面より成る反射鏡及び半導体量子構造 | |
| Grodzinski et al. | Growth of InP related compounds on structured substrates for the fibrication of narrow stripe lasers | |
| JP2671093B2 (ja) | 量子細線作製方法 | |
| Ono et al. | Study of Selective MBE Growth on Patterned (001) InP Substrates Toward Realization of< 100>-Oriented InGaAs Ridge Quantum Wires | |
| KR100596510B1 (ko) | 반도체 광소자의 제조방법 | |
| JP3341757B2 (ja) | 半導体装置及びその製造方法 | |
| Temkin et al. | Selective Area Epitaxy for Optoelectronic Devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |