JP2509006B2 - Ｉｉｉ−ｖ族化合物半導体成長膜の伝導型制御方法 - Google Patents
Ｉｉｉ−ｖ族化合物半導体成長膜の伝導型制御方法Info
- Publication number
- JP2509006B2 JP2509006B2 JP3063113A JP6311391A JP2509006B2 JP 2509006 B2 JP2509006 B2 JP 2509006B2 JP 3063113 A JP3063113 A JP 3063113A JP 6311391 A JP6311391 A JP 6311391A JP 2509006 B2 JP2509006 B2 JP 2509006B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- iii
- substrate
- type
- group compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＩＩＩ−Ｖ族化合物半
導体(１１１)Ａ加工基板上のＩＩＩ−Ｖ族化合物半導体
成長膜の伝導型制御方法に関し、より詳しくは、予め段
差を設けた(１１１)Ａ面ＩＩＩ−Ｖ族化合物半導体基板
を使用し、分子線エピタキシー(ＭＢＥ)法により、Ｓi
ドープＩＩＩ−Ｖ族化合物半導体膜を成長することによ
り、１回の成長で平面内にp−n接合を形成するＩＩＩ−
Ｖ族化合物半導体成長膜の伝導型制御方法に関する。
導体(１１１)Ａ加工基板上のＩＩＩ−Ｖ族化合物半導体
成長膜の伝導型制御方法に関し、より詳しくは、予め段
差を設けた(１１１)Ａ面ＩＩＩ−Ｖ族化合物半導体基板
を使用し、分子線エピタキシー(ＭＢＥ)法により、Ｓi
ドープＩＩＩ−Ｖ族化合物半導体膜を成長することによ
り、１回の成長で平面内にp−n接合を形成するＩＩＩ−
Ｖ族化合物半導体成長膜の伝導型制御方法に関する。
【０００２】
【従来の技術】従来より、ＩＩＩ−Ｖ族化合物半導体に
おいてp−n接合を形成する方法として、結晶内に２種類
の不純物をドープする方法が採用されていた。通常、n
型にはIV族のＳiまたはVI族のＳ,Ｓe,Ｔeを、また、p型
にはII族のＢe,Ｚnを少量母材結晶にドープする方法で
ある。
おいてp−n接合を形成する方法として、結晶内に２種類
の不純物をドープする方法が採用されていた。通常、n
型にはIV族のＳiまたはVI族のＳ,Ｓe,Ｔeを、また、p型
にはII族のＢe,Ｚnを少量母材結晶にドープする方法で
ある。
【０００３】すなわち、ドーピング不純物としてＳiと
Ｂeを使用する場合には、まず、Ｓiをドーピング不純物
として少量母材結晶中に混入しながらn型ＩＩＩ−Ｖ族
化合物半導体層を成長し、続いてＢeを用いてp型ＩＩＩ
−Ｖ族化合物半導体層を成長させることによりp−n接合
を形成する。
Ｂeを使用する場合には、まず、Ｓiをドーピング不純物
として少量母材結晶中に混入しながらn型ＩＩＩ−Ｖ族
化合物半導体層を成長し、続いてＢeを用いてp型ＩＩＩ
−Ｖ族化合物半導体層を成長させることによりp−n接合
を形成する。
【０００４】
【発明が解決しようとする課題】ところで、上記従来の
方法では、ドーピング不純物原料が２種類必要(たとえ
ば、ＳiとＢe)であり、半導体層の成長方向(膜厚方向)
のp−n接合は作製できるが、２次元的な面内にp−n接合
を形成することができないという問題があった。
方法では、ドーピング不純物原料が２種類必要(たとえ
ば、ＳiとＢe)であり、半導体層の成長方向(膜厚方向)
のp−n接合は作製できるが、２次元的な面内にp−n接合
を形成することができないという問題があった。
【０００５】一方、面内にp−n接合を形成する方法とし
ては、まず、p型ＩＩＩ−Ｖ族化合物半導体層を成長さ
せ、その後、成長層とは逆の伝導型を示す不純物をイオ
ン注入によりドープする方法が周知である。しかし、こ
の方法は、接合界面の急峻性が悪いうえに、イオン注入
後、高温熱処理のプロセスを必要とするという問題があ
った。
ては、まず、p型ＩＩＩ−Ｖ族化合物半導体層を成長さ
せ、その後、成長層とは逆の伝導型を示す不純物をイオ
ン注入によりドープする方法が周知である。しかし、こ
の方法は、接合界面の急峻性が悪いうえに、イオン注入
後、高温熱処理のプロセスを必要とするという問題があ
った。
【０００６】このため、従来より、不純物として１種類
の元素を用いるだけで、平面的に結晶内に逆の伝導型を
持つ領域を形成することができる方法が望まれていた。
の元素を用いるだけで、平面的に結晶内に逆の伝導型を
持つ領域を形成することができる方法が望まれていた。
【０００７】代表的なＩＩＩ−Ｖ族化合物半導体である
ＧaＡsのＭＢＥ成長では、IV族元素のＳiは、(１１１)
Ａ基板上への成長では、Ａsと置換してアクセプタとし
て働くことが知られているが、従来、(１１１)Ａ基板上
の成長に対してp−n接合を平面的にしかも１つの不純物
で形成する方法は知られていなかった。
ＧaＡsのＭＢＥ成長では、IV族元素のＳiは、(１１１)
Ａ基板上への成長では、Ａsと置換してアクセプタとし
て働くことが知られているが、従来、(１１１)Ａ基板上
の成長に対してp−n接合を平面的にしかも１つの不純物
で形成する方法は知られていなかった。
【０００８】本発明の目的は、段差を設けたＩＩＩ−Ｖ
族化合物半導体(１１１)Ａ加工基板上に、ＭＢＥ法によ
りＳiドープＩＩＩ−Ｖ族化合物半導体膜を形成するこ
とにより、１つの不純物を用いて簡単に面内にp−n接合
を形成することができるＩＩＩ−Ｖ族化合物半導体成長
膜の伝導型制御方法を提供することである。
族化合物半導体(１１１)Ａ加工基板上に、ＭＢＥ法によ
りＳiドープＩＩＩ−Ｖ族化合物半導体膜を形成するこ
とにより、１つの不純物を用いて簡単に面内にp−n接合
を形成することができるＩＩＩ−Ｖ族化合物半導体成長
膜の伝導型制御方法を提供することである。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、III−V族化合物半導体（１１１）Ａ基板
を用意し、このIII−V族化合物半導体（１１１）Ａ基板
の基板面に正三角形状の段差を形成し、このIII−V族化
合物半導体（１１１）Ａ基板上に、分子線エピタキシー
（ＭＢＥ）法によりＳｉドープIII−V族化合物半導体膜
を成長させ、上記III−V族化合物半導体（１１１）Ａ基
板の平坦面上でｐ型の伝導型とする一方、上記段差によ
り形成される斜面上でｎ型の伝導型にし、１回の成長で
平面内にｐ−ｎ接合を形成することを特徴としている。
め、本発明は、III−V族化合物半導体（１１１）Ａ基板
を用意し、このIII−V族化合物半導体（１１１）Ａ基板
の基板面に正三角形状の段差を形成し、このIII−V族化
合物半導体（１１１）Ａ基板上に、分子線エピタキシー
（ＭＢＥ）法によりＳｉドープIII−V族化合物半導体膜
を成長させ、上記III−V族化合物半導体（１１１）Ａ基
板の平坦面上でｐ型の伝導型とする一方、上記段差によ
り形成される斜面上でｎ型の伝導型にし、１回の成長で
平面内にｐ−ｎ接合を形成することを特徴としている。
【００１０】
【発明の効果】本発明によれば、III−V族化合物半導体
（１１１）Ａ基板の基板面に正三角形状の段差を形成
し、このIII−V族化合物半導体（１１１）Ａ基板上に、
分子線エピタキシー（ＭＢＥ）法によりＳｉドープIII
−V族化合物半導体膜を成長させることにより、従来、
困難とされてきた１種類だけの不純物ドーピングによる
一回の結晶成長のみで、平面的にｐ−ｎ接合を作成する
ことができ、たとえば、光素子や電子素子の電流閉じ込
めに応用することができる。
（１１１）Ａ基板の基板面に正三角形状の段差を形成
し、このIII−V族化合物半導体（１１１）Ａ基板上に、
分子線エピタキシー（ＭＢＥ）法によりＳｉドープIII
−V族化合物半導体膜を成長させることにより、従来、
困難とされてきた１種類だけの不純物ドーピングによる
一回の結晶成長のみで、平面的にｐ−ｎ接合を作成する
ことができ、たとえば、光素子や電子素子の電流閉じ込
めに応用することができる。
【００１１】
【実施例】以下に、本発明の実施例を説明する。まず、
ＧaＡs(１１１)Ａ基板を用意した。そして、このＧaＡs
(１１１)Ａ基板の上に正三角形パターンをフォトリソグ
ラフィ法で形成し、ウエットエッチングにより上記Ｇa
Ａs(１１１)Ａ基板の基板表面に段差を形成し、この段
差により、基板表面と約２５度の角度を成す斜面を形成
した。その後、ＭＢＥ法で基板温度を６００℃、Ａs／
Ｇaフラックス比４,正孔濃度１×１０18cm-3の条件で、
ＳiドープＧaＡs膜を成長した。横方向p−n接合が形成
されているかどうかの確認をカソードルミネッセンス
(ＣＬ)で評価した。
ＧaＡs(１１１)Ａ基板を用意した。そして、このＧaＡs
(１１１)Ａ基板の上に正三角形パターンをフォトリソグ
ラフィ法で形成し、ウエットエッチングにより上記Ｇa
Ａs(１１１)Ａ基板の基板表面に段差を形成し、この段
差により、基板表面と約２５度の角度を成す斜面を形成
した。その後、ＭＢＥ法で基板温度を６００℃、Ａs／
Ｇaフラックス比４,正孔濃度１×１０18cm-3の条件で、
ＳiドープＧaＡs膜を成長した。横方向p−n接合が形成
されているかどうかの確認をカソードルミネッセンス
(ＣＬ)で評価した。
【００１２】図１のh１およびh２にそれぞれ、７８Ｋに
おける斜面部分および(１１１)Ａ面部分のＣＬスペクト
ルを示す。この図１から分かるように、ピーク波長は
(１１１)Ａ面部分の８３４nmに対して、斜面部分では８
１５nmと、それぞれp型およびn型で特徴的な発光波長を
示し、(１１１)Ａ面部分はp型、斜面部分はn型であるこ
とが確認された。
おける斜面部分および(１１１)Ａ面部分のＣＬスペクト
ルを示す。この図１から分かるように、ピーク波長は
(１１１)Ａ面部分の８３４nmに対して、斜面部分では８
１５nmと、それぞれp型およびn型で特徴的な発光波長を
示し、(１１１)Ａ面部分はp型、斜面部分はn型であるこ
とが確認された。
【００１３】図２に８１５nmに分光器の波長を合わせた
ときのＣＬ像を示す。この図２から斜面全体がn型に対
応していることが分かる。
ときのＣＬ像を示す。この図２から斜面全体がn型に対
応していることが分かる。
【図１】(１１１)Ａ面と斜面のＣＬ発光スペクトルであ
る。
る。
【図２】ＧａＡｓ（１１１）Ａ基板上に形成されたｐ−
ｎ接合の微細な三角形状のパターンを表わすＣＬ像の顕
微鏡写真（×８５０）、すなわち基板上に形成された微
細なパターンを表しているものの写真である。
ｎ接合の微細な三角形状のパターンを表わすＣＬ像の顕
微鏡写真（×８５０）、すなわち基板上に形成された微
細なパターンを表しているものの写真である。
h１ 斜面部分のＣＬスペクトル h２ (１１１)Ａ部分のＣＬスペクトル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 悌二 京都府相楽郡精華町大字乾谷小字三平谷 ５番地 株式会社エイ・ティ・アール光 電波通信研究所内 (72)発明者 繁田 光浩 京都府相楽郡精華町大字乾谷小字三平谷 ５番地 株式会社エイ・ティ・アール光 電波通信研究所内 (72)発明者 小林 規矩男 京都府相楽郡精華町大字乾谷小字三平谷 ５番地 株式会社エイ・ティ・アール光 電波通信研究所内 (72)発明者 藤本 勲 京都府相楽郡精華町大字乾谷小字三平谷 ５番地 株式会社エイ・ティ・アール光 電波通信研究所内 (56)参考文献 特開 平２−15687（ＪＰ，Ａ) 特公 平７−79183（ＪＰ，Ｂ２) ＪＡＰＡＮＥＳＥ ＪＯＵＲＮＡＬ ＯＦ ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＶＯＬ．29 ＮＯ．８（1990）ＰＰ. Ｌ1357〜Ｌ1359
Claims (1)
- 【請求項１】 III−V族化合物半導体（１１１）Ａ基板
を用意し、このIII−V族化合物半導体（１１１）Ａ基板
の基板面に正三角形状の段差を形成し、このIII−V族化
合物半導体（１１１）Ａ基板上に、分子線エピタキシー
（ＭＢＥ）法によりＳｉドープIII−V族化合物半導体膜
を成長させ、上記III−V族化合物半導体（１１１）Ａ基
板の平坦面上でｐ型の伝導型とする一方、上記段差によ
り形成される斜面上でｎ型の伝導型にし、１回の成長で
平面内にｐ−ｎ接合を形成することを特徴とするIII−V
族化合物半導体成長膜の伝導型制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063113A JP2509006B2 (ja) | 1991-03-27 | 1991-03-27 | Ｉｉｉ−ｖ族化合物半導体成長膜の伝導型制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063113A JP2509006B2 (ja) | 1991-03-27 | 1991-03-27 | Ｉｉｉ−ｖ族化合物半導体成長膜の伝導型制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05234888A JPH05234888A (ja) | 1993-09-10 |
| JP2509006B2 true JP2509006B2 (ja) | 1996-06-19 |
Family
ID=13219912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3063113A Expired - Lifetime JP2509006B2 (ja) | 1991-03-27 | 1991-03-27 | Ｉｉｉ−ｖ族化合物半導体成長膜の伝導型制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2509006B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4110417B2 (ja) | 2005-03-18 | 2008-07-02 | セイコーエプソン株式会社 | 面発光型装置及びその製造方法 |
| JP4110416B2 (ja) | 2005-03-18 | 2008-07-02 | セイコーエプソン株式会社 | 面発光型装置及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0215687A (ja) * | 1988-07-01 | 1990-01-19 | Sharp Corp | 半導体レーザ素子の製造方法 |
-
1991
- 1991-03-27 JP JP3063113A patent/JP2509006B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| ＪＡＰＡＮＥＳＥＪＯＵＲＮＡＬＯＦＡＰＰＬＩＥＤＰＨＹＳＩＣＳＶＯＬ．２９ＮＯ．８（１９９０）ＰＰ．Ｌ１３５７〜Ｌ１３５９ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05234888A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1735838B1 (en) | Optical devices featuring textured semiconductor layers | |
| US5366927A (en) | Method of fabricating epitaxially deposited ohmic contacts using group II-VI | |
| US5757024A (en) | Buried porous silicon-germanium layers in monocrystalline silicon lattices | |
| US6236060B1 (en) | Light emitting structures in back-end of line silicon technology | |
| JPH04219984A (ja) | 光子装置用の４元ｉｉ−ｖｉ族材料 | |
| US20070120254A1 (en) | Semiconductor device comprising a pn-heterojunction | |
| JP2009515340A (ja) | テクスチャ出しされた半導体層を特徴とする光学装置 | |
| JP2021073721A (ja) | 残留歪を相殺するｉｉｉ−ｖ族材料とシリコンウェハとの間の材料界面のエピタキシャル成長方法 | |
| US5242857A (en) | Method of manufacturing semiconductor structures | |
| JP2509006B2 (ja) | Ｉｉｉ−ｖ族化合物半導体成長膜の伝導型制御方法 | |
| Wang et al. | Optical and electrical properties of InP/InGaAs grown selectively on SiO2‐masked InP | |
| JP2001510281A (ja) | Ｉｉ−ｖｉ半導体構成素子の製造方法 | |
| JP2004515919A (ja) | 正極性にドープされた広い禁止帯を有する半導体の製法 | |
| Lin et al. | N-type doping of lattice-matched ZnCdSe and ZnxCdyMg1− x− ySe epilayers on InP using ZnCl2 | |
| JPH0658972B2 (ja) | ラテラルｐ−ｉ−ｎヘテロ接合デバイス及びその形成方法 | |
| JPH0247437B2 (ja) | ||
| JPH0834338B2 (ja) | 半導体レーザ | |
| JPH09307142A (ja) | 半導体装置及びその製造方法 | |
| JP2737748B2 (ja) | 化合物半導体の接合方法 | |
| JP3050826B2 (ja) | 半導体素子の水平方向ｐｎ接合アレイ製造方法 | |
| Nobuhara et al. | Slope angle influence on silicon doping in AlGaAs/GaAs MBE-grown on stepped surface of (100) GaAs substrate | |
| US7046708B2 (en) | Semiconductor laser device including cladding layer having stripe portion different in conductivity type from adjacent portions | |
| JPH05226778A (ja) | 面発光素子とその製造方法 | |
| Wu et al. | Selectively masked MBE regrowth | |
| JPH1053487A (ja) | 窒素化合物結晶の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |