JP2737748B2 - 化合物半導体の接合方法 - Google Patents
化合物半導体の接合方法Info
- Publication number
- JP2737748B2 JP2737748B2 JP16151096A JP16151096A JP2737748B2 JP 2737748 B2 JP2737748 B2 JP 2737748B2 JP 16151096 A JP16151096 A JP 16151096A JP 16151096 A JP16151096 A JP 16151096A JP 2737748 B2 JP2737748 B2 JP 2737748B2
- Authority
- JP
- Japan
- Prior art keywords
- group
- layer
- compound semiconductor
- bonding
- wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、化合物半導体の接
合方法に関する。
合方法に関する。
【０００２】
【従来の技術】近年、Ｓｉ基板あるいはＧａＡｓ基板上
に、ＩｎＰ基板上に成長した半導体発光素子のウエハを
貼り付けてからＩｎＰ基板をエッチングで取り去り、Ｓ
ｉ基板あるいはＧａＡｓ基板上に半導体発光素子を得る
手法が注目されている。これらの半導体ウエハを貼り合
わせる際には、ウエハを大気にさらし、表面を研磨して
平坦化させ、荷重をかけて貼り合わせ、熱アニールして
接合する手法が採られている。これは、Ｓｉウエハ同士
の直接接合では確立されている手法である。
に、ＩｎＰ基板上に成長した半導体発光素子のウエハを
貼り付けてからＩｎＰ基板をエッチングで取り去り、Ｓ
ｉ基板あるいはＧａＡｓ基板上に半導体発光素子を得る
手法が注目されている。これらの半導体ウエハを貼り合
わせる際には、ウエハを大気にさらし、表面を研磨して
平坦化させ、荷重をかけて貼り合わせ、熱アニールして
接合する手法が採られている。これは、Ｓｉウエハ同士
の直接接合では確立されている手法である。
【０００３】しかしながら、化合物半導体の表面は、Ｓ
ｉに較べると不純物を吸着しやすく、強固な酸化膜が形
成される特徴があるため、化合物半導体とＳｉあるいは
化合物半導体同士の接合は難しい。
ｉに較べると不純物を吸着しやすく、強固な酸化膜が形
成される特徴があるため、化合物半導体とＳｉあるいは
化合物半導体同士の接合は難しい。
【０００４】これらの問題に対する従来の技術として
は、特開平４−７２６０８号公報に「化合物半導体ウエ
ハの作製方法および製造装置」なる名称の発明がある。
図６はこの従来技術の化合物半導体の接合例の模式的断
面図である。この発明では、化合物半導体基板の酸化膜
を加熱蒸発させ、例えばｐ型ＺｎＳｅとｎ型のＺｎＳｅ
の化合物半導体基板を貼り合わせる際に、ｐ型ＺｎＳｅ
基板表面の１％以上をＳｅ原子で覆い、ｎ型ＺｎＳｅ基
板表面の１％以上をＺｎ原子で覆い、その後でこれらの
化合物半導体基板を貼り合わせる方法が示されている。
は、特開平４−７２６０８号公報に「化合物半導体ウエ
ハの作製方法および製造装置」なる名称の発明がある。
図６はこの従来技術の化合物半導体の接合例の模式的断
面図である。この発明では、化合物半導体基板の酸化膜
を加熱蒸発させ、例えばｐ型ＺｎＳｅとｎ型のＺｎＳｅ
の化合物半導体基板を貼り合わせる際に、ｐ型ＺｎＳｅ
基板表面の１％以上をＳｅ原子で覆い、ｎ型ＺｎＳｅ基
板表面の１％以上をＺｎ原子で覆い、その後でこれらの
化合物半導体基板を貼り合わせる方法が示されている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ウエハの接合技術では、接合すべき基板表面が厳密に原
子制御されていないため、その接合面で原子レベルでＺ
ｎ原子同士あるいはＳｅ原子同士が接触する部位が多数
含まれており、その為、電気的な反発力が生じ、ウエハ
間の結合力が弱められ、その結果、接合できないあるい
は接合できたとしても剥がれやすくなる等、十分に強固
な接合を得ることができなくなる。
ウエハの接合技術では、接合すべき基板表面が厳密に原
子制御されていないため、その接合面で原子レベルでＺ
ｎ原子同士あるいはＳｅ原子同士が接触する部位が多数
含まれており、その為、電気的な反発力が生じ、ウエハ
間の結合力が弱められ、その結果、接合できないあるい
は接合できたとしても剥がれやすくなる等、十分に強固
な接合を得ることができなくなる。
【０００６】また、従来のウエハの接合技術は接合面の
原子制御ができないため、半導体発光素子などの製造に
用いた場合、発光強度あるいは素子の歩留まりや信頼性
は著しく低下してしまう。
原子制御ができないため、半導体発光素子などの製造に
用いた場合、発光強度あるいは素子の歩留まりや信頼性
は著しく低下してしまう。
【０００７】本発明の目的は、高精度に化合物半導体表
面の原子被覆状態と面内結晶方位を制御し、強固に化合
物半導体を接合する方法を提供する事である。
面の原子被覆状態と面内結晶方位を制御し、強固に化合
物半導体を接合する方法を提供する事である。
【０００８】
【課題を解決するための手段】本発明は、基板上に化合
物半導体層を成長させて作製した２つのウエハを化合物
半導体表面同士で接合させる際に、これら２つのウエハ
の接合すべき表面の化学量論的組成を独立にかつ意図的
に制御して、機械的に接触させることにより２つのウエ
ハを貼り合わせることを特徴とする化合物半導体の接合
方法である。
物半導体層を成長させて作製した２つのウエハを化合物
半導体表面同士で接合させる際に、これら２つのウエハ
の接合すべき表面の化学量論的組成を独立にかつ意図的
に制御して、機械的に接触させることにより２つのウエ
ハを貼り合わせることを特徴とする化合物半導体の接合
方法である。
【０００９】具体的には、本発明は、基板上にIII−Ｖ
族化合物半導体層を成長させて作製した２つのウエハを
III−Ｖ族化合物半導体層表面同士で貼り合わせる際
に、III族元素およびＶ族元素の供給量を制御して２つ
のウエハの接合すべき表面をそれぞれ１原子層のIII族
原子で覆われたIII族安定化面と１原子層のＶ族原子で
覆われたＶ族安定化面にし、それらの表面を機械的に接
触させることで直接的に表面のIII族原子とＶ族原子を
化学結合させて２つのウエハを貼り合わせることを特徴
とする化合物半導体の接合方法、あるいは、上記のIII
−Ｖ族化合物半導体の接合方法において、接合する２つ
のウエハの面内の結晶方位を一致させて貼り合わせるこ
とを特徴とする化合物半導体の接合方法、あるいは、上
記のIII−Ｖ族化合物半導体の接合方法において、接合
する２つのウエハの化合物半導体表面の状態を観察でき
る高速反射電子線回折装置を備えた分子線エピタキシ結
晶成長装置を用い、III族安定化面とＶ族安定化面の高
速反射電子線回折装置の回折像の違いを利用して、高真
空中で化合物半導体を接合することを特徴とする上記の
化合物半導体の接合方法、あるいは、上記のIII−Ｖ族
化合物半導体の接合方法において、接合する２つのウエ
ハの温度差を５０℃以内に保ちつつ貼り合わせることを
特徴とする化合物半導体の接合方法、あるいは、基板上
にII−VI族化合物半導体層を成長させて作製した２つの
ウエハをII−VI族化合物半導体層表面同士で貼り合わせ
る際に、II族元素およびVI族元素の供給量を制御して２
つのウエハの接合すべき表面をそれぞれ１原子層のII族
原子で覆われたII族安定化面と１原子層のVI族原子で覆
われたVI族安定化面にし、それらの表面を機械的に接触
させることで直接的に表面のII族原子とVI族原子を化学
結合させて２つのウエハを貼り合わせることを特徴とす
る化合物半導体の接合方法、あるいは、上記のII−VI族
化合物半導体の接合方法において、接合する２つのウエ
ハの面内の結晶方位を一致させて貼り合わせることを特
徴とする化合物半導体の接合方法、あるいは、上記のII
−VI族化合物半導体の接合方法において、接合する２つ
のウエハの化合物半導体表面の状態を観察できる高速反
射電子線回析装置を備えた分子線エピタキシ結晶成長装
置を用い、II族安定化面とVI族安定化面の高速反射電子
線回折装置の回折像の違いを利用して、高真空中で化合
物半導体を接合することを特徴とする上記の化合物半導
体の接合方法、あるいは、上記のII−VI族化合物半導体
の接合方法において、接合する２つのウエハの温度差を
５０℃以内に保ちつつ貼り合わせることを特徴とする化
合物半導体の接合方法である。
族化合物半導体層を成長させて作製した２つのウエハを
III−Ｖ族化合物半導体層表面同士で貼り合わせる際
に、III族元素およびＶ族元素の供給量を制御して２つ
のウエハの接合すべき表面をそれぞれ１原子層のIII族
原子で覆われたIII族安定化面と１原子層のＶ族原子で
覆われたＶ族安定化面にし、それらの表面を機械的に接
触させることで直接的に表面のIII族原子とＶ族原子を
化学結合させて２つのウエハを貼り合わせることを特徴
とする化合物半導体の接合方法、あるいは、上記のIII
−Ｖ族化合物半導体の接合方法において、接合する２つ
のウエハの面内の結晶方位を一致させて貼り合わせるこ
とを特徴とする化合物半導体の接合方法、あるいは、上
記のIII−Ｖ族化合物半導体の接合方法において、接合
する２つのウエハの化合物半導体表面の状態を観察でき
る高速反射電子線回折装置を備えた分子線エピタキシ結
晶成長装置を用い、III族安定化面とＶ族安定化面の高
速反射電子線回折装置の回折像の違いを利用して、高真
空中で化合物半導体を接合することを特徴とする上記の
化合物半導体の接合方法、あるいは、上記のIII−Ｖ族
化合物半導体の接合方法において、接合する２つのウエ
ハの温度差を５０℃以内に保ちつつ貼り合わせることを
特徴とする化合物半導体の接合方法、あるいは、基板上
にII−VI族化合物半導体層を成長させて作製した２つの
ウエハをII−VI族化合物半導体層表面同士で貼り合わせ
る際に、II族元素およびVI族元素の供給量を制御して２
つのウエハの接合すべき表面をそれぞれ１原子層のII族
原子で覆われたII族安定化面と１原子層のVI族原子で覆
われたVI族安定化面にし、それらの表面を機械的に接触
させることで直接的に表面のII族原子とVI族原子を化学
結合させて２つのウエハを貼り合わせることを特徴とす
る化合物半導体の接合方法、あるいは、上記のII−VI族
化合物半導体の接合方法において、接合する２つのウエ
ハの面内の結晶方位を一致させて貼り合わせることを特
徴とする化合物半導体の接合方法、あるいは、上記のII
−VI族化合物半導体の接合方法において、接合する２つ
のウエハの化合物半導体表面の状態を観察できる高速反
射電子線回析装置を備えた分子線エピタキシ結晶成長装
置を用い、II族安定化面とVI族安定化面の高速反射電子
線回折装置の回折像の違いを利用して、高真空中で化合
物半導体を接合することを特徴とする上記の化合物半導
体の接合方法、あるいは、上記のII−VI族化合物半導体
の接合方法において、接合する２つのウエハの温度差を
５０℃以内に保ちつつ貼り合わせることを特徴とする化
合物半導体の接合方法である。
【００１０】
【発明の実施の形態】II−VI族化合物半導体の接合にお
いて、例えば、ＺｎＳｅ基板同士を強固に接合させるに
は、ＺｎおよびＳｅの供給量を制御して２つの基板の表
面をそれぞれ１原子層のＺｎ原子で覆われたII族安定化
面と１原子層のＳｅ原子で覆われたVI族安定化面にし、
それらのウエハ表面の面内の結晶方位を一致させて、ウ
エハ表面を機械的に接触させて接合することが必要であ
る。
いて、例えば、ＺｎＳｅ基板同士を強固に接合させるに
は、ＺｎおよびＳｅの供給量を制御して２つの基板の表
面をそれぞれ１原子層のＺｎ原子で覆われたII族安定化
面と１原子層のＳｅ原子で覆われたVI族安定化面にし、
それらのウエハ表面の面内の結晶方位を一致させて、ウ
エハ表面を機械的に接触させて接合することが必要であ
る。
【００１１】しかしながら、前記従来技術の発明では、
貼り合わせるウエハの面内の結晶方位が考慮されておら
ず、ＺｎＳｅ基板表面のＳｅ原子あるいはＺｎ原子の被
覆度を観測し制御する手段がないので、強固に化合物半
導体を接合させる事は困難である。
貼り合わせるウエハの面内の結晶方位が考慮されておら
ず、ＺｎＳｅ基板表面のＳｅ原子あるいはＺｎ原子の被
覆度を観測し制御する手段がないので、強固に化合物半
導体を接合させる事は困難である。
【００１２】図４は、化合物半導体の接合面の原子層制
御の必要性を示す説明図である。（ａ）は、接合面が制
御されていない場合、（ｂ）は接合面が制御されている
場合を示している。特にII−VI族化合物半導体はイオン
結合性が強いため、（ａ）で示されるように接合面が制
御されていない場合、接合の界面でＳｅ原子同士あるい
はＺｎ原子同士が接触するため電気的な反発力が生じ、
ウエハ間の結合力が弱くなる。その結果、ウエハを接合
することは困難になる、あるいは接合しても容易に剥が
れやすくなってしまう。
御の必要性を示す説明図である。（ａ）は、接合面が制
御されていない場合、（ｂ）は接合面が制御されている
場合を示している。特にII−VI族化合物半導体はイオン
結合性が強いため、（ａ）で示されるように接合面が制
御されていない場合、接合の界面でＳｅ原子同士あるい
はＺｎ原子同士が接触するため電気的な反発力が生じ、
ウエハ間の結合力が弱くなる。その結果、ウエハを接合
することは困難になる、あるいは接合しても容易に剥が
れやすくなってしまう。
【００１３】一方（ｂ）で示されるように高い精度で化
合物半導体の接合表面が制御されている場合、Ｚｎ原子
とＳｅ原子が接触して強固に接合されるため、ウエハ間
の強い結合力が得られる。
合物半導体の接合表面が制御されている場合、Ｚｎ原子
とＳｅ原子が接触して強固に接合されるため、ウエハ間
の強い結合力が得られる。
【００１４】図５は、化合物半導体ウエハの接合面の面
内結晶方位の合わせ方を示す説明図である。ＧａＡｓ
（１００）面のイグザクト基板２１０上にＧａＡｓ層を
成長させた２つのウエハを貼り合わせる場合、（ａ）は
２つのウエハの面内結晶方位の一つである＜０１１＞方
向２１２を一致させないで貼り合わせる場合、（ｂ）は
２つのウエハの面内結晶方位の一つである＜０１１＞方
向２１２を一致させて貼り合わせる場合を示している。
（ｂ）のように結晶方位を一致させる事で、接合面付近
の原子配列が乱れず、接合面の強固な単結晶ウエハが得
られる。
内結晶方位の合わせ方を示す説明図である。ＧａＡｓ
（１００）面のイグザクト基板２１０上にＧａＡｓ層を
成長させた２つのウエハを貼り合わせる場合、（ａ）は
２つのウエハの面内結晶方位の一つである＜０１１＞方
向２１２を一致させないで貼り合わせる場合、（ｂ）は
２つのウエハの面内結晶方位の一つである＜０１１＞方
向２１２を一致させて貼り合わせる場合を示している。
（ｂ）のように結晶方位を一致させる事で、接合面付近
の原子配列が乱れず、接合面の強固な単結晶ウエハが得
られる。
【００１５】本発明の化合物半導体の接合方法に起因す
る効果を生み出す作用についてIII−Ｖ族化合物半導体
を例にとって述べる。
る効果を生み出す作用についてIII−Ｖ族化合物半導体
を例にとって述べる。
【００１６】通常はＶ族原子を過剰に供給して成長させ
るので、成長表面あるいは成長中断時の表面はＶ族原子
で覆われて安定している。このとき表面のＶ族原子は特
有の表面再構成構造をとって規則正しく配列している。
そのため高速反射電子線回折（ＲＨＥＥＤ）装置を用い
てIII−Ｖ族化合物半導体の成長時の表面を観察した場
合、Ｖ族安定化面に特有の、例えば（２×４）などの、
表面再構成構造を反映する回折像が得られる。表面をII
I族原子で覆うには、基板表面へのＶ族原子の供給を止
め、分子線エピタキシ結晶成長（ＭＢＥ）装置の原料供
給シャッターを開閉して、III族原子を１原子層の分量
だけ供給すればよい。シャッターを開けて原料を供給す
る時間は、半導体層の成長速度から算出することができ
る。表面がIII族原子で覆われIII族安定化面ができた
ら、ＲＨＥＥＤの回折像はIII族安定化面に特有の、例
えば（４×２）の表面再構成構造を反映する回折像に変
化する。
るので、成長表面あるいは成長中断時の表面はＶ族原子
で覆われて安定している。このとき表面のＶ族原子は特
有の表面再構成構造をとって規則正しく配列している。
そのため高速反射電子線回折（ＲＨＥＥＤ）装置を用い
てIII−Ｖ族化合物半導体の成長時の表面を観察した場
合、Ｖ族安定化面に特有の、例えば（２×４）などの、
表面再構成構造を反映する回折像が得られる。表面をII
I族原子で覆うには、基板表面へのＶ族原子の供給を止
め、分子線エピタキシ結晶成長（ＭＢＥ）装置の原料供
給シャッターを開閉して、III族原子を１原子層の分量
だけ供給すればよい。シャッターを開けて原料を供給す
る時間は、半導体層の成長速度から算出することができ
る。表面がIII族原子で覆われIII族安定化面ができた
ら、ＲＨＥＥＤの回折像はIII族安定化面に特有の、例
えば（４×２）の表面再構成構造を反映する回折像に変
化する。
【００１７】本発明は、高速反射電子線回折装置を用い
て上記の方法により、III族安定化面とＶ族安定化面を
高精度に制御する事ができる。また回折像を見ながら２
つのウエハの面内結晶方位を合わせたり、基板ホルダー
への２つの基板の貼り付け方をあらかじめ接合時に結晶
方位が合うようにしておくことで、結晶の面内結晶方位
を合わせて接合できるので、接合界面付近の原子配列が
乱れない強固な接合が可能となる。
て上記の方法により、III族安定化面とＶ族安定化面を
高精度に制御する事ができる。また回折像を見ながら２
つのウエハの面内結晶方位を合わせたり、基板ホルダー
への２つの基板の貼り付け方をあらかじめ接合時に結晶
方位が合うようにしておくことで、結晶の面内結晶方位
を合わせて接合できるので、接合界面付近の原子配列が
乱れない強固な接合が可能となる。
【００１８】また、本発明ではIII−Ｖ族化合物半導
体、II−VI族化合物半導体のそれぞれの場合に、接合す
べき表面に形成するそれぞれの安定化面は１原子層とす
ることが重要である。例えば、III−Ｖ族化合物半導体
の場合、III族原子同士あるいはＶ族原子同士は結合せ
ずに反発し合うため、２原子層以上のIII族原子面ある
いはＶ族原子面を界面安定化層として用いることはでき
ない。II−VI族化合物半導体の場合にはさらにイオン性
が大きいため、II族原子同士やVI族原子同士はより強く
反発するため、界面安定化層は１原子層としなければな
らない。貼り合わせる２つのウエハの表面の一部あるい
は全体が同じ族の原子で覆われていたり、従来技術の原
子制御せずに層形成した場合ように多原子層表面になっ
ていたりすると、接合された半導体の電気的特性に対し
て抵抗増大等の悪影響を与えるために好ましくない。
体、II−VI族化合物半導体のそれぞれの場合に、接合す
べき表面に形成するそれぞれの安定化面は１原子層とす
ることが重要である。例えば、III−Ｖ族化合物半導体
の場合、III族原子同士あるいはＶ族原子同士は結合せ
ずに反発し合うため、２原子層以上のIII族原子面ある
いはＶ族原子面を界面安定化層として用いることはでき
ない。II−VI族化合物半導体の場合にはさらにイオン性
が大きいため、II族原子同士やVI族原子同士はより強く
反発するため、界面安定化層は１原子層としなければな
らない。貼り合わせる２つのウエハの表面の一部あるい
は全体が同じ族の原子で覆われていたり、従来技術の原
子制御せずに層形成した場合ように多原子層表面になっ
ていたりすると、接合された半導体の電気的特性に対し
て抵抗増大等の悪影響を与えるために好ましくない。
【００１９】また本発明では２つのウエハの温度差を５
０℃以下に制御して貼り合わせるため、同じ種類のウエ
ハであれば、ウエハ上に格子整合した半導体層の格子定
数は同程度であり、接合後、室温へ冷却した時に、２つ
のウエハの間に熱膨張に起因する大きな歪は生じない。
０℃以下に制御して貼り合わせるため、同じ種類のウエ
ハであれば、ウエハ上に格子整合した半導体層の格子定
数は同程度であり、接合後、室温へ冷却した時に、２つ
のウエハの間に熱膨張に起因する大きな歪は生じない。
【００２０】また本発明に用いられるＭＢＥ装置内の圧
力は１０-8Torr程度の高真空に保たれているので、接合
するウエハの表面は極めて清浄である。
力は１０-8Torr程度の高真空に保たれているので、接合
するウエハの表面は極めて清浄である。
【００２１】以上の作用は、II−VI族化合物半導体にお
いても同様に成り立つので、本発明の化合物半導体の接
合方法はII−VI族化合物半導体の接合に対しても有効で
ある。
いても同様に成り立つので、本発明の化合物半導体の接
合方法はII−VI族化合物半導体の接合に対しても有効で
ある。
【００２２】
【実施例】以下、実施例例により本発明を具体的に説明
するが、本発明はこれらの実施例により限定されるもの
ではない。
するが、本発明はこれらの実施例により限定されるもの
ではない。
【００２３】実施例１ 図１は本発明の第１の実施例の発光素子（ＬＤ）の断面
構造図である。第１実施例のＬＤは、ｎ電極１０、ｎ−
ＧａＡｓ基板１１、層厚３００ｎｍのｎ−ＧａＡｓバッ
ファ層１２、ｎ型バンド障壁緩和層３４、２分子層厚の
ｎ−ＧａＡｓ界面安定化層１６、層厚３０ｎｍのｎ−Ｚ
ｎＳｅ層１７、層厚１５０ｎｍのｎ−ＺｎＳＳｅ層１
８、層厚１μｍのｎ−Ｍｇ0.1Ｚｎ0.9Ｓ0.14Ｓｅ0.86ク
ラッド層１９、層厚１００ｎｍのｎ−ＺｎＳＳｅ光閉じ
込め層２０、層厚７ｎｍのＺｎ0.8Ｃｄ0.2Ｓｅウエル層
２１、層厚１０ｎｍのＺｎＳＳｅバリア層２２、層厚７
ｎｍのＺｎ0.8Ｃｄ0.2Ｓｅウエル層２３、層厚１００ｎ
ｍのｐ−ＺｎＳＳｅ光閉じ込め層２４、層厚０．８μｍ
のｐ−Ｍｇ0.1Ｚｎ0.9Ｓ0.14Ｓｅ0.86クラッド層２５、
層厚３００ｎｍのｐ−ＺｎＳＳｅ層２６、層厚４０ｎｍ
のｐ−ＺｎＳｅ層２７、２分子層厚のｐ−ＧａＡｓ界面
安定化層２８、ｐ型バンド障壁緩和層３５、ｐ+−Ｇａ
Ａｓコンタクト層３２、ｐ電極３３から成る。ｎ型バン
ド障壁緩和層３４は、層厚５０ｎｍのｎ−ＧａＩｎＰ層
１３、層厚５０ｎｍのｎ−（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ
0.5Ｐ層１４、層厚５０ｎｍのｎ−ＡｌＩｎＰ層１５か
ら成り、ｐ型バンド障壁緩和層３５は、層厚５０ｎｍの
ｐ−ＡｌＩｎＰ層２９、層厚５０ｎｍのｐ−（Ａｌ0.5
Ｇａ0.5）0.5Ｉｎ0.5Ｐ層３０、層厚５０ｎｍのｐ−Ｇ
ａＩｎＰ層３１から成る。
構造図である。第１実施例のＬＤは、ｎ電極１０、ｎ−
ＧａＡｓ基板１１、層厚３００ｎｍのｎ−ＧａＡｓバッ
ファ層１２、ｎ型バンド障壁緩和層３４、２分子層厚の
ｎ−ＧａＡｓ界面安定化層１６、層厚３０ｎｍのｎ−Ｚ
ｎＳｅ層１７、層厚１５０ｎｍのｎ−ＺｎＳＳｅ層１
８、層厚１μｍのｎ−Ｍｇ0.1Ｚｎ0.9Ｓ0.14Ｓｅ0.86ク
ラッド層１９、層厚１００ｎｍのｎ−ＺｎＳＳｅ光閉じ
込め層２０、層厚７ｎｍのＺｎ0.8Ｃｄ0.2Ｓｅウエル層
２１、層厚１０ｎｍのＺｎＳＳｅバリア層２２、層厚７
ｎｍのＺｎ0.8Ｃｄ0.2Ｓｅウエル層２３、層厚１００ｎ
ｍのｐ−ＺｎＳＳｅ光閉じ込め層２４、層厚０．８μｍ
のｐ−Ｍｇ0.1Ｚｎ0.9Ｓ0.14Ｓｅ0.86クラッド層２５、
層厚３００ｎｍのｐ−ＺｎＳＳｅ層２６、層厚４０ｎｍ
のｐ−ＺｎＳｅ層２７、２分子層厚のｐ−ＧａＡｓ界面
安定化層２８、ｐ型バンド障壁緩和層３５、ｐ+−Ｇａ
Ａｓコンタクト層３２、ｐ電極３３から成る。ｎ型バン
ド障壁緩和層３４は、層厚５０ｎｍのｎ−ＧａＩｎＰ層
１３、層厚５０ｎｍのｎ−（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ
0.5Ｐ層１４、層厚５０ｎｍのｎ−ＡｌＩｎＰ層１５か
ら成り、ｐ型バンド障壁緩和層３５は、層厚５０ｎｍの
ｐ−ＡｌＩｎＰ層２９、層厚５０ｎｍのｐ−（Ａｌ0.5
Ｇａ0.5）0.5Ｉｎ0.5Ｐ層３０、層厚５０ｎｍのｐ−Ｇ
ａＩｎＰ層３１から成る。
【００２４】第１の実施例のＬＤは、ＧａＡｓ基板上の
II−VI族化合物半導体ＬＤ素子であり、ｎ型およびｐ型
のバンド障壁緩和層３４および３５を備えたことを特徴
とする。
II−VI族化合物半導体ＬＤ素子であり、ｎ型およびｐ型
のバンド障壁緩和層３４および３５を備えたことを特徴
とする。
【００２５】本実施例のＬＤ素子用のウエハは、ＭＢＥ
法だけに限らず、ＭＯＭＢＥ及びガスソ−スＭＢＥ等の
気相成長法により作製できる。III−Ｖ族半導体原料に
は、Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ等の固体原料あるいは
Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐを含む有機金属原料もしく
はＡｓ、Ｐを含む水素化合物を用いる。II−VI族半導体
原料としては、Ｃｄ、Ｚｎ、Ｍｇ、Ｓ等の単体およびＣ
ｄＳ、ＺｎＳ、ＺｎＣｌ2等の化合物を用る。水素化合
物原料あるいは有機金属原料を高温でクラッキングして
原料元素を供給してもよい。III−Ｖ族半導体層のｐド
ーパントにはＢｅ、Ｍｇ、Ｚｎ等を用い、ｎドーパント
にはＳｉ、Ｓｎ等を用いる。II−VI族半導体層のｐドー
パントには、ＥＣＲプラズマガンあるいは熱分解セルに
より供給される、励起窒素あるいは中性ラジカルの窒素
プラズマ等を用い、ｎドーパントにはＺｎＣｌ2のＣｌ
または金属Ｇａ等を用いる。ｎ型のドービング濃度はす
べての層で約８×１０17ｃｍ-3、ｐ型のドーピング濃度
については、ｐ−ＭｇＺｎＳＳｅクラッド層２５は５×
１０17ｃｍ-3、ｐ−ＺｎＳＳｅ層２６、ｐ−ＺｎＳｅ層
２７、ｐ−ＧａＡｓ界面安定化層２８は８×１０17ｃｍ
-3、ｐ型バンド障壁緩和層３５は１×１０18ｃｍ-3、ｐ
+−ＧａＡｓコンタクト層３２は１×１０19ｃｍ-3程度
である。また発光層であるＺｎ0.8Ｃｄ0.2Ｓｅウエル層
２１およびＺｎＳＳｅバリア層２２はアンド−プ層であ
る。但し、ドービング濃度および３元混晶と４元混晶の
組成及び層厚は、本実施例に限定されず、利得が最大に
なるように調整できる。
法だけに限らず、ＭＯＭＢＥ及びガスソ−スＭＢＥ等の
気相成長法により作製できる。III−Ｖ族半導体原料に
は、Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ等の固体原料あるいは
Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐを含む有機金属原料もしく
はＡｓ、Ｐを含む水素化合物を用いる。II−VI族半導体
原料としては、Ｃｄ、Ｚｎ、Ｍｇ、Ｓ等の単体およびＣ
ｄＳ、ＺｎＳ、ＺｎＣｌ2等の化合物を用る。水素化合
物原料あるいは有機金属原料を高温でクラッキングして
原料元素を供給してもよい。III−Ｖ族半導体層のｐド
ーパントにはＢｅ、Ｍｇ、Ｚｎ等を用い、ｎドーパント
にはＳｉ、Ｓｎ等を用いる。II−VI族半導体層のｐドー
パントには、ＥＣＲプラズマガンあるいは熱分解セルに
より供給される、励起窒素あるいは中性ラジカルの窒素
プラズマ等を用い、ｎドーパントにはＺｎＣｌ2のＣｌ
または金属Ｇａ等を用いる。ｎ型のドービング濃度はす
べての層で約８×１０17ｃｍ-3、ｐ型のドーピング濃度
については、ｐ−ＭｇＺｎＳＳｅクラッド層２５は５×
１０17ｃｍ-3、ｐ−ＺｎＳＳｅ層２６、ｐ−ＺｎＳｅ層
２７、ｐ−ＧａＡｓ界面安定化層２８は８×１０17ｃｍ
-3、ｐ型バンド障壁緩和層３５は１×１０18ｃｍ-3、ｐ
+−ＧａＡｓコンタクト層３２は１×１０19ｃｍ-3程度
である。また発光層であるＺｎ0.8Ｃｄ0.2Ｓｅウエル層
２１およびＺｎＳＳｅバリア層２２はアンド−プ層であ
る。但し、ドービング濃度および３元混晶と４元混晶の
組成及び層厚は、本実施例に限定されず、利得が最大に
なるように調整できる。
【００２６】以下に本発明の第１の実施例のＬＤの作製
方法について述べる。図２は本実施例のＬＤの作製方法
を示す図である。
方法について述べる。図２は本実施例のＬＤの作製方法
を示す図である。
【００２７】先ずIII−Ｖ族専用のＭＢＥ成長室で、ｎ
−ＧａＡｓ基板１１上に、Ａｓビーム照射下で基板温度
を６３０℃にしてＧａＡｓ基板の酸化膜を蒸発させた
後、ｎ−ＧａＡｓバッファ層１２を成長させる。ｎ−Ｇ
ａＡｓバッファ層１２を成長させながら成長温度を５４
０℃に降下させ、ＡｌＧａＩｎＰ系のｎ型バンド障壁緩
和層３４、ｎ−ＧａＡｓ界面安定化層１６を成長させた
後に、基板温度を１５０℃に下げる。ｎ−ＧａＡｓ界面
安定化層１６は、その上に成長させるｎ−ＺｎＳｅの成
長を容易にする効果がある。次にそのウエハをII−VI族
専用のＭＢＥ成長室に高真空を維持したまま搬送し、成
長温度３００℃付近で、ｎ−ＺｎＳｅ層１７、ｎ−Ｚｎ
ＳＳｅ層１８、ｎ−ＭｇＺｎＳＳｅクラッド層１９、Ｚ
ｎＳＳｅ光閉じ込め層２０、ＺｎＣｄＳｅ／ＺｎＳＳｅ
量子井戸活性層３６、ＺｎＳＳｅ光閉じ込め層２４、ｐ
−ＭｇＺｎＳＳｅクラッド層２５、ｐ−ＺｎＳＳｅ層２
６、層厚２０ｎｍのｐ−ＺｎＳｅ層２７、を順次ＭＢＥ
成長させ、第１のウエハを作製する。但し、第１のウエ
ハの表面層であるｐ−ＺｎＳｅ層２７の表面はＳｅ安定
化面４２にする。これは、高速電子線回折装置で表面を
観測して、ウエハ表面がＳｅ原子の１原子層で覆われた
Ｓｅ安定化面の再構成表面に対応する（２×１）の電子
線回折パターンになるようにＳｅビーム強度を制御する
事で精密に実現できる。
−ＧａＡｓ基板１１上に、Ａｓビーム照射下で基板温度
を６３０℃にしてＧａＡｓ基板の酸化膜を蒸発させた
後、ｎ−ＧａＡｓバッファ層１２を成長させる。ｎ−Ｇ
ａＡｓバッファ層１２を成長させながら成長温度を５４
０℃に降下させ、ＡｌＧａＩｎＰ系のｎ型バンド障壁緩
和層３４、ｎ−ＧａＡｓ界面安定化層１６を成長させた
後に、基板温度を１５０℃に下げる。ｎ−ＧａＡｓ界面
安定化層１６は、その上に成長させるｎ−ＺｎＳｅの成
長を容易にする効果がある。次にそのウエハをII−VI族
専用のＭＢＥ成長室に高真空を維持したまま搬送し、成
長温度３００℃付近で、ｎ−ＺｎＳｅ層１７、ｎ−Ｚｎ
ＳＳｅ層１８、ｎ−ＭｇＺｎＳＳｅクラッド層１９、Ｚ
ｎＳＳｅ光閉じ込め層２０、ＺｎＣｄＳｅ／ＺｎＳＳｅ
量子井戸活性層３６、ＺｎＳＳｅ光閉じ込め層２４、ｐ
−ＭｇＺｎＳＳｅクラッド層２５、ｐ−ＺｎＳＳｅ層２
６、層厚２０ｎｍのｐ−ＺｎＳｅ層２７、を順次ＭＢＥ
成長させ、第１のウエハを作製する。但し、第１のウエ
ハの表面層であるｐ−ＺｎＳｅ層２７の表面はＳｅ安定
化面４２にする。これは、高速電子線回折装置で表面を
観測して、ウエハ表面がＳｅ原子の１原子層で覆われた
Ｓｅ安定化面の再構成表面に対応する（２×１）の電子
線回折パターンになるようにＳｅビーム強度を制御する
事で精密に実現できる。
【００２８】同様にして、ｐ−ＧａＡｓ基板４０上にｐ
−ＧａＡｓバッファ層３９、ｐ−ＧａＩｎＰエッチング
ストップ層３８、ｐ+−ＧａＡｓコンタクト層３２、ｐ
−ＧａＡｓ界面安定化層２８をIII−Ｖ族専用のＭＢＥ
成長室で成長させた後、層厚２０ｎｍのｐ−ＺｎＳｅ層
２７をII−VI族専用のＭＢＥ成長室で成長させ、第２の
ウエハを作製する。但し、第２のウエハの表面層である
ｐ−ＺｎＳｅ層２７の表面はＺｎ安定化面４３にする。
具体的には、Ｓｅ原子の供給を停止し、成長速度から見
積もった１原子層相当量のＺｎを供給することでＺｎ安
定化面を得ることができる。同様に、高速電子線回折装
置で、Ｚｎ安定化面の再構成表面に対応する（１×２）
の電子線回折パターンが観測できる。
−ＧａＡｓバッファ層３９、ｐ−ＧａＩｎＰエッチング
ストップ層３８、ｐ+−ＧａＡｓコンタクト層３２、ｐ
−ＧａＡｓ界面安定化層２８をIII−Ｖ族専用のＭＢＥ
成長室で成長させた後、層厚２０ｎｍのｐ−ＺｎＳｅ層
２７をII−VI族専用のＭＢＥ成長室で成長させ、第２の
ウエハを作製する。但し、第２のウエハの表面層である
ｐ−ＺｎＳｅ層２７の表面はＺｎ安定化面４３にする。
具体的には、Ｓｅ原子の供給を停止し、成長速度から見
積もった１原子層相当量のＺｎを供給することでＺｎ安
定化面を得ることができる。同様に、高速電子線回折装
置で、Ｚｎ安定化面の再構成表面に対応する（１×２）
の電子線回折パターンが観測できる。
【００２９】このようにして用意された２つのウエハ
を、ウエハの接合面の面内の結晶方位が一致するように
接合する。また高真空中で、例えば２８０℃程度のほぼ
同一の温度に保ち、同種類かつ同導電型の半導体層であ
るｐ−ＺｎＳｅ層２７のＳｅ安定化面４２とＺｎ安定化
面４３を機械的に直接接合４１することで貼り合わせ、
一体化したウエハを得る。
を、ウエハの接合面の面内の結晶方位が一致するように
接合する。また高真空中で、例えば２８０℃程度のほぼ
同一の温度に保ち、同種類かつ同導電型の半導体層であ
るｐ−ＺｎＳｅ層２７のＳｅ安定化面４２とＺｎ安定化
面４３を機械的に直接接合４１することで貼り合わせ、
一体化したウエハを得る。
【００３０】次に、ｐ−ＧａＡｓ基板４０とｐ−ＧａＡ
ｓバッファ層３９、ｐ−ＧａＩｎＰエッチングストップ
層３８のエッチング除去４４を行う。具体的には以下の
ように行う。先ず一体化したウエハをＭＢＥ装置から取
り出し、塩酸に浸して、ｎ側とｐ側表面に付着したＩｎ
を除去する。ｎ−ＧａＡｓ基板表面をワックスで覆い、
ｐ−ＧａＡｓ基板４０とｐ−ＧａＡｓバッファ層３９を
リン酸系のエッチング溶液（リン酸：過酸化水素：水＝
１：１：１０）を用いて除去する。ｐ−ＧａＩｎＰエッ
チングストップ層３８でリン酸系エッチングは自動的に
停止する。ｐ−ＧａＩｎＰエッチングストップ層３８を
塩酸を用いて除去し、ｐ+−ＧａＡｓコンタクト層３２
を表面に出す。
ｓバッファ層３９、ｐ−ＧａＩｎＰエッチングストップ
層３８のエッチング除去４４を行う。具体的には以下の
ように行う。先ず一体化したウエハをＭＢＥ装置から取
り出し、塩酸に浸して、ｎ側とｐ側表面に付着したＩｎ
を除去する。ｎ−ＧａＡｓ基板表面をワックスで覆い、
ｐ−ＧａＡｓ基板４０とｐ−ＧａＡｓバッファ層３９を
リン酸系のエッチング溶液（リン酸：過酸化水素：水＝
１：１：１０）を用いて除去する。ｐ−ＧａＩｎＰエッ
チングストップ層３８でリン酸系エッチングは自動的に
停止する。ｐ−ＧａＩｎＰエッチングストップ層３８を
塩酸を用いて除去し、ｐ+−ＧａＡｓコンタクト層３２
を表面に出す。
【００３１】以下の工程は通常のＬＤの電極形成プロセ
スと同様である。有機洗浄でワックスを剥がし、ｎ−Ｇ
ａＡｓ基板を研磨し、石英ガラスやレジストを用いてｐ
側にストライプを形成し、ｐ電極あるいはｎ電極を形成
する。
スと同様である。有機洗浄でワックスを剥がし、ｎ−Ｇ
ａＡｓ基板を研磨し、石英ガラスやレジストを用いてｐ
側にストライプを形成し、ｐ電極あるいはｎ電極を形成
する。
【００３２】実施例２ 図３は本発明の第２の実施例のＬＤの断面構造図であ
る。第２の実施例のＬＤは、ｎ電極１００、ｎ−ＧａＡ
ｓ基板１０１、層厚３００ｎｍのｎ−ＧａＡｓバッファ
層１０２、ｎ型バンド障壁緩和層１２４、２分子層厚の
ｎ−ＧａＩｎＰ界面安定化層１０６、層厚５０ｎｍのｎ
−ＧａＮ／ＩｎＮ超格子層１０７、層厚８００ｎｍのｎ
−Ｇａ0.8Ｉｎ0.2Ｎバッファ層１０８、層厚２００ｎｍ
のｎ−Ａｌ 0.12Ｇａ0.68Ｉｎ0.2Ｎクラッド層１０９、
層厚１００ｎｍのｎ−Ｇａ0.2Ｉｎ0. 2Ｎ光閉じ込め層１
１０、層厚７ｎｍのＧａ0.6Ｉｎ0.4Ｎウエル層１１１、
層厚１０ｎｍのＧａ0.8Ｉｎ0.2Ｎバリア層１１２、層厚
７ｎｍのＧａ0.6Ｉｎ0.4Ｎウエル層１１１、層厚１００
ｎｍのｐ−Ｇａ0.8Ｉｎ0.2Ｎ光閉じ込め層１１３、層厚
２００ｎｍのｐ−Ａｌ0.12Ｇａ0.68Ｉｎ0.2Ｎクラッド
層１１４、層厚４００ｎｍのｐ−Ｇａ0.8Ｉｎ0.2Ｎ層１
１５、層厚４００ｎｍのｐ−Ｇａ0.8Ｉｎ0.2Ｎバッファ
層１１６、層厚５０ｎｍのｐ−ＧａＮ／ＩｎＮ超格子層
１１７、２分子層厚のｐ−ＧａＩｎＰ界面安定化層１１
８、ｐ型バンド障壁緩和層１２５、ｐ+−ＧａＡｓコン
タクト層１２２、ｐ電極１２３から成る。ｎ型バンド障
壁緩和層１２４は、層厚５０ｎｍのｎ−ＧａＩｎＰ層１
０３、層厚５０ｎｍのｎ−（Ａｌ 0.5Ｇａ0.5）0.5Ｉｎ
0.5Ｐ層１０４、層厚５０ｎｍのｎ−ＡｌＩｎＰ層１０
５から成り、ｐ型バンド障壁緩和層１２５は、層厚５０
ｎｍのｐ−ＡｌＩｎＰ層１１９、層厚５０ｎｍのｐ−
（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐ層１２０、層厚５０ｎ
ｍのｐ−ＧａＩｎＰ層１２１から成る。
る。第２の実施例のＬＤは、ｎ電極１００、ｎ−ＧａＡ
ｓ基板１０１、層厚３００ｎｍのｎ−ＧａＡｓバッファ
層１０２、ｎ型バンド障壁緩和層１２４、２分子層厚の
ｎ−ＧａＩｎＰ界面安定化層１０６、層厚５０ｎｍのｎ
−ＧａＮ／ＩｎＮ超格子層１０７、層厚８００ｎｍのｎ
−Ｇａ0.8Ｉｎ0.2Ｎバッファ層１０８、層厚２００ｎｍ
のｎ−Ａｌ 0.12Ｇａ0.68Ｉｎ0.2Ｎクラッド層１０９、
層厚１００ｎｍのｎ−Ｇａ0.2Ｉｎ0. 2Ｎ光閉じ込め層１
１０、層厚７ｎｍのＧａ0.6Ｉｎ0.4Ｎウエル層１１１、
層厚１０ｎｍのＧａ0.8Ｉｎ0.2Ｎバリア層１１２、層厚
７ｎｍのＧａ0.6Ｉｎ0.4Ｎウエル層１１１、層厚１００
ｎｍのｐ−Ｇａ0.8Ｉｎ0.2Ｎ光閉じ込め層１１３、層厚
２００ｎｍのｐ−Ａｌ0.12Ｇａ0.68Ｉｎ0.2Ｎクラッド
層１１４、層厚４００ｎｍのｐ−Ｇａ0.8Ｉｎ0.2Ｎ層１
１５、層厚４００ｎｍのｐ−Ｇａ0.8Ｉｎ0.2Ｎバッファ
層１１６、層厚５０ｎｍのｐ−ＧａＮ／ＩｎＮ超格子層
１１７、２分子層厚のｐ−ＧａＩｎＰ界面安定化層１１
８、ｐ型バンド障壁緩和層１２５、ｐ+−ＧａＡｓコン
タクト層１２２、ｐ電極１２３から成る。ｎ型バンド障
壁緩和層１２４は、層厚５０ｎｍのｎ−ＧａＩｎＰ層１
０３、層厚５０ｎｍのｎ−（Ａｌ 0.5Ｇａ0.5）0.5Ｉｎ
0.5Ｐ層１０４、層厚５０ｎｍのｎ−ＡｌＩｎＰ層１０
５から成り、ｐ型バンド障壁緩和層１２５は、層厚５０
ｎｍのｐ−ＡｌＩｎＰ層１１９、層厚５０ｎｍのｐ−
（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐ層１２０、層厚５０ｎ
ｍのｐ−ＧａＩｎＰ層１２１から成る。
【００３３】第２の実施例のＬＤは、ＧａＡｓ基板上の
III−Ｖ族窒素化合物半導体ＬＤ素子であり、ｎ型およ
びｐ型のバンド障壁緩和層を備えたことを特徴とする。
III−Ｖ族窒素化合物半導体ＬＤ素子であり、ｎ型およ
びｐ型のバンド障壁緩和層を備えたことを特徴とする。
【００３４】本実施例のＬＤ素子用のウエハは、ＭＢＥ
法に限らず、ＭＯＭＢＥ及びガスソースＭＢＥ等の気相
成長法でも作製できる。III−Ｖ族半導体原料には、Ａ
ｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ等の固体原料あるいはＡｌ、
Ｇａ、Ｉｎ、Ａｓ、Ｐを含む有機金属原料もしくはＡ
ｓ、Ｐを含む水素化合物を用いる。III−Ｖ族窒素化合
物半導体原料としては、Ａｌ、Ｇａ、Ｉｎ、等の固体原
料あるいはＡｌ、Ｇａ、Ｉｎ、Ｎを含む有機金属原料も
しくはアンモニア等のＮを含む水素化合物を用いる。水
素化合物原料は高温でクラッキングして原料元素を供給
する。III−Ｖ族半導体層のｐドーパント原料にはＣＰ2
Ｍｇ等のＭｇ化合物を用い、ｎドーパントにはＳｉ等を
用いる。本実施例のＬＤ素子用の基板はＧａＡｓ基板に
限定されず、サファイア基板などでも良い。
法に限らず、ＭＯＭＢＥ及びガスソースＭＢＥ等の気相
成長法でも作製できる。III−Ｖ族半導体原料には、Ａ
ｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ等の固体原料あるいはＡｌ、
Ｇａ、Ｉｎ、Ａｓ、Ｐを含む有機金属原料もしくはＡ
ｓ、Ｐを含む水素化合物を用いる。III−Ｖ族窒素化合
物半導体原料としては、Ａｌ、Ｇａ、Ｉｎ、等の固体原
料あるいはＡｌ、Ｇａ、Ｉｎ、Ｎを含む有機金属原料も
しくはアンモニア等のＮを含む水素化合物を用いる。水
素化合物原料は高温でクラッキングして原料元素を供給
する。III−Ｖ族半導体層のｐドーパント原料にはＣＰ2
Ｍｇ等のＭｇ化合物を用い、ｎドーパントにはＳｉ等を
用いる。本実施例のＬＤ素子用の基板はＧａＡｓ基板に
限定されず、サファイア基板などでも良い。
【００３５】以下に本発明の第２の実施例のＬＤの作製
方法について述べる。本実施例のＬＤの作製方法は第１
の実施例のＬＤと基本的には同様である。但し、発光層
を含む半導体がII−VI族化合物半導体ではなくIII−Ｖ
族窒素化合物半導体である点が異なるので、それに適し
た作製方法を用いる。
方法について述べる。本実施例のＬＤの作製方法は第１
の実施例のＬＤと基本的には同様である。但し、発光層
を含む半導体がII−VI族化合物半導体ではなくIII−Ｖ
族窒素化合物半導体である点が異なるので、それに適し
た作製方法を用いる。
【００３６】図３に示されるように、ｎ−ＧａＡｓ基板
１０１上に、ｎ−ＧａＡｓバッファ層１０２を成長した
後、成長温度を約５４０℃に保ち、ＡｌＧａＩｎＰ系の
ｎ型バンド障壁緩和層１２４と２分子層のｎ−ＧａＩｎ
Ｐ界面安定化層１０６を成長させる。次に、供給するＶ
族元素をＰからＮに変え、表面を窒化した後、約５５０
℃の成長温度で層厚５０ｎｍのｎ−ＧａＮ／ＩｎＮ超格
子層１０７と層厚１５０ｎｍのｎ−Ｇａ0.8Ｉｎ0.2Ｎバ
ッファ層１０８を成長させる。その後、十分なＮ圧の下
で、成長温度を約８００℃に上げて、層厚６５０ｎｍの
ｎ−Ｇａ0.8Ｉｎ0.2Ｎバッファ層１０８から層厚４００
ｎｍのｐ−Ｇａ0.8Ｉｎ0.2Ｎ層１１５まで順に成長させ
て、第１のウエハを得る。一方、ｐ−ＧａＡｓ基板１０
１上に、ｐ−ＧａＡｓバッファ層、ｐ−ＧａＩｎＰエッ
チングストップ層、ｐ+−ＧａＡｓコンタクト層１２
２、ｐ型バンド障壁緩和層１２５、ｐ−ＧａＩｎＰ界面
安定化層１１８を順に成長させた後、同様にして、ｐ−
ＧａＮ／ＩｎＮ超格子層１１７と層厚４００ｎｍのｐ−
Ｇａ0.8Ｉｎ0.2Ｎバッファ層１１６を成長させて、第２
のウエハを得る。Ｎ加圧を維持した状態で、それぞれの
ウエハを６００℃以上で１時間程度熱アニールする。こ
れによって、窒素化合物半導体にドーピングしたＭｇが
活性化し、高濃度のｐ型窒素化合物半導体が得られる。
その後高速反射電子回折装置でウエハ表面を観察しなが
ら、第１のウエハの表面をＮ安定化面にし、第２のウエ
ハの表面を、１原子層のＧａ0.8Ｉｎ0.2を供給すること
で、ＧａＩｎ安定化面にする。２つのウエハを約８００
℃の基板温度に保ち、２つのウエハの接合面内の結晶方
位を合わせて、表面で直接接合して貼り合わせる。最後
に、軽く荷重をかけてウエハを貼り合わせた状態で６０
０℃以上で１時間程度熱アニールする。これによって、
２つのウエハが隙間なく接着し、かつ接合面近傍の窒素
化合物半導体層に活性化したＭｇが拡散し、均一かつ高
濃度のｐ型窒素化合物半導体が得られる。Ｎは蒸気圧が
高く結晶から昇華しやすいが、この方法では、２つのウ
エハがお互いに相手のウエハに対してキャップ層として
働き、熱アニール時のＮ抜けを防ぐ事ができる。一体化
したウエハをＭＢＥ結晶成長装置から取り出し、第１の
実施例と同様にして、ｐ−ＧａＡｓ基板１０１、ｐ−Ｇ
ａＡｓバッファ層、ｐ−ＧａＩｎＰエッチングストップ
層、をエッチング除去し、ｐ +−ＧａＡｓコンタクト層
１２２を表面に出して、ｐ電極１２３を形成する。
１０１上に、ｎ−ＧａＡｓバッファ層１０２を成長した
後、成長温度を約５４０℃に保ち、ＡｌＧａＩｎＰ系の
ｎ型バンド障壁緩和層１２４と２分子層のｎ−ＧａＩｎ
Ｐ界面安定化層１０６を成長させる。次に、供給するＶ
族元素をＰからＮに変え、表面を窒化した後、約５５０
℃の成長温度で層厚５０ｎｍのｎ−ＧａＮ／ＩｎＮ超格
子層１０７と層厚１５０ｎｍのｎ−Ｇａ0.8Ｉｎ0.2Ｎバ
ッファ層１０８を成長させる。その後、十分なＮ圧の下
で、成長温度を約８００℃に上げて、層厚６５０ｎｍの
ｎ−Ｇａ0.8Ｉｎ0.2Ｎバッファ層１０８から層厚４００
ｎｍのｐ−Ｇａ0.8Ｉｎ0.2Ｎ層１１５まで順に成長させ
て、第１のウエハを得る。一方、ｐ−ＧａＡｓ基板１０
１上に、ｐ−ＧａＡｓバッファ層、ｐ−ＧａＩｎＰエッ
チングストップ層、ｐ+−ＧａＡｓコンタクト層１２
２、ｐ型バンド障壁緩和層１２５、ｐ−ＧａＩｎＰ界面
安定化層１１８を順に成長させた後、同様にして、ｐ−
ＧａＮ／ＩｎＮ超格子層１１７と層厚４００ｎｍのｐ−
Ｇａ0.8Ｉｎ0.2Ｎバッファ層１１６を成長させて、第２
のウエハを得る。Ｎ加圧を維持した状態で、それぞれの
ウエハを６００℃以上で１時間程度熱アニールする。こ
れによって、窒素化合物半導体にドーピングしたＭｇが
活性化し、高濃度のｐ型窒素化合物半導体が得られる。
その後高速反射電子回折装置でウエハ表面を観察しなが
ら、第１のウエハの表面をＮ安定化面にし、第２のウエ
ハの表面を、１原子層のＧａ0.8Ｉｎ0.2を供給すること
で、ＧａＩｎ安定化面にする。２つのウエハを約８００
℃の基板温度に保ち、２つのウエハの接合面内の結晶方
位を合わせて、表面で直接接合して貼り合わせる。最後
に、軽く荷重をかけてウエハを貼り合わせた状態で６０
０℃以上で１時間程度熱アニールする。これによって、
２つのウエハが隙間なく接着し、かつ接合面近傍の窒素
化合物半導体層に活性化したＭｇが拡散し、均一かつ高
濃度のｐ型窒素化合物半導体が得られる。Ｎは蒸気圧が
高く結晶から昇華しやすいが、この方法では、２つのウ
エハがお互いに相手のウエハに対してキャップ層として
働き、熱アニール時のＮ抜けを防ぐ事ができる。一体化
したウエハをＭＢＥ結晶成長装置から取り出し、第１の
実施例と同様にして、ｐ−ＧａＡｓ基板１０１、ｐ−Ｇ
ａＡｓバッファ層、ｐ−ＧａＩｎＰエッチングストップ
層、をエッチング除去し、ｐ +−ＧａＡｓコンタクト層
１２２を表面に出して、ｐ電極１２３を形成する。
【００３７】
【発明の効果】本発明の化合物半導体の接合方法を用い
ることにより、ｎ電極およびｐ側電極のオーミックコン
タクトが容易に取れるようにＧａＡｓ基板と格子整合し
た高品質かつ高ド−ビング濃度のIII−Ｖ族化合物半導
体のコンタクト層を有し、またコンタクト層とバンド障
壁緩和層が格子整合層であるため、強歪コンタクト層の
転位増殖による劣化のない、高信頼動作が可能なII−VI
族半導体発光素子が提供できる。
ることにより、ｎ電極およびｐ側電極のオーミックコン
タクトが容易に取れるようにＧａＡｓ基板と格子整合し
た高品質かつ高ド−ビング濃度のIII−Ｖ族化合物半導
体のコンタクト層を有し、またコンタクト層とバンド障
壁緩和層が格子整合層であるため、強歪コンタクト層の
転位増殖による劣化のない、高信頼動作が可能なII−VI
族半導体発光素子が提供できる。
【００３８】また、基板と格子整合した高品質かつ高ド
−ビング濃度のIII−Ｖ族化合物半導体のバンド障壁緩
和層を有し、伝導体と価電子帯におけるＧａＡｓ基板と
II−VI族半導体層間のバンド障壁が徐々に緩和されて電
子とホールの発光層を含む半導体層への注入が容易であ
るため、本発明により接合されたII−VI族半導体発光素
子は低電圧動作が可能である。
−ビング濃度のIII−Ｖ族化合物半導体のバンド障壁緩
和層を有し、伝導体と価電子帯におけるＧａＡｓ基板と
II−VI族半導体層間のバンド障壁が徐々に緩和されて電
子とホールの発光層を含む半導体層への注入が容易であ
るため、本発明により接合されたII−VI族半導体発光素
子は低電圧動作が可能である。
【００３９】さらに本発明の接合方法では、接合する２
つのウエハの接合面をそれぞれ１原子層の界面安定化層
としたことにより、接合界面における電気的特性の劣化
を抑制できるという効果も有する。
つのウエハの接合面をそれぞれ１原子層の界面安定化層
としたことにより、接合界面における電気的特性の劣化
を抑制できるという効果も有する。
【００４０】以上述べた効果は、本発明のIII−Ｖ族窒
素化合物半導体発光素子にも当てはまる。従って、本発
明により、高精度に化合物半導体表面の原子被覆状態を
制御し、強固に化合物半導体を接合する事が可能となる
ので、従来にはない高信頼かつ低電圧動作のII−VI族化
合物半導体発光素子あるいはIII−Ｖ族窒素化合物半導
体発光素子が実現できる。
素化合物半導体発光素子にも当てはまる。従って、本発
明により、高精度に化合物半導体表面の原子被覆状態を
制御し、強固に化合物半導体を接合する事が可能となる
ので、従来にはない高信頼かつ低電圧動作のII−VI族化
合物半導体発光素子あるいはIII−Ｖ族窒素化合物半導
体発光素子が実現できる。
【図１】第１の実施例の半導体ＬＤの模式的断面図であ
る。
る。
【図２】第１の実施例の半導体ＬＤの製造方法の説明図
である。
である。
【図３】第２の実施例の半導体ＬＤの模式的断面図であ
る。
る。
【図４】化合物半導体の接合面の原子層制御の必要性を
示す説明図で、（ａ）は接合面が制御されていない場
合、（ｂ）は接合面が制御されている場合を示す。
示す説明図で、（ａ）は接合面が制御されていない場
合、（ｂ）は接合面が制御されている場合を示す。
【図５】化合物半導体ウエハの接合面の面内結晶方位の
合わせ方を示す説明図で、（ａ）は面内結晶方位が一致
していない場合、（ｂ）は面内結晶方位が一致している
場合を示す。
合わせ方を示す説明図で、（ａ）は面内結晶方位が一致
していない場合、（ｂ）は面内結晶方位が一致している
場合を示す。
【図６】従来技術の化合物半導体の接合例の模式的断面
図である。
図である。
１０ ｎ電極 １１ ｎ−ＧａＡｓ基板 １２ ｎ−ＧａＡｓバッファ層 １３ ｎ−ＧａＩｎＰ層 １４ ｎ−（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐ層 １５ ｎ−ＡｌＩｎＰ層 １６ ｎ−ＧａＡｓ界面安定化層 １７ ｎ−ＺｎＳｅ層 １８ ｎ−ＺｎＳＳｅ層 １９ ｎ−Ｍｇ0.1Ｚｎ0.9Ｓ0.14Ｓｅ0.86クラッド層 ２０ ｎ−ＺｎＳＳｅ光閉じ込め層 ２１ Ｚｎ0.8Ｃｄ0.2Ｓｅウエル層 ２２ ＺｎＳＳｅバリア層 ２３ Ｚｎ0.8Ｃｄ0.2Ｓｅウエル層 ２４ ｐ−ＺｎＳＳｅ光閉じ込め層 ２５ ｐ−Ｍｇ0.1Ｚｎ0.9Ｓ0.14Ｓｅ0.86クラッド層 ２６ ｐ−ＺｎＳＳｅ層 ２７ ｐ−ＺｎＳｅ層 ２８ ｐ−ＧａＡｓ界面安定化層 ２９ ｐ−ＡｌＩｎＰ層 ３０ ｐ−（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐ層 ３１ ｐ−ＧａＩｎＰ層 ３２ ｐ+−ＧａＡｓコンタクト層 ３３ ｐ電極 ３４ ｎ型バンド障壁緩和層 ３５ ｐ型バンド障壁緩和層 ３６ 量子井戸活性層 ３７ 接合界面 ３８ ｐ−ＧａＩｎＰエッチングストップ層 ３９ ｐ−ＧａＡｓバッファ層 ４０ ｐ−ＧａＡｓ基板 ４１ 直接接合 ４２ Ｓｅ安定化面 ４３ Ｚｎ安定化面 ４４ エッチング除去 ４５ Ｉｎ金属 １００ ｎ電極 １０１ ｎ−ＧａＡｓ基板 １０２ ｎ−ＧａＡｓバッファ層 １０３ ｎ−ＧａＩｎＰ層 １０４ ｎ−（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐ層 １０５ ｎ−ＡｌＩｎＰ層 １０６ ｎ−ＧａＩｎＰ界面安定化層 １０７ ｎ−ＧａＮ／ＩｎＮ超格子層 １０８ ｎ−Ｇａ0.8Ｉｎ0.2Ｎバッファ層 １０９ ｎ−Ａｌ0.12Ｇａ0.68Ｉｎ0.2Ｎクラッド層 １１０ ｎ−Ｇａ0.8Ｉｎ0.2Ｎ光閉じ込め層 １１１ Ｇａ0.6Ｉｎ0.4Ｎウエル層 １１２ Ｇａ0.8Ｉｎ0.2Ｎバリア層 １１３ ｐ−Ｇａ0.8Ｉｎ0.2Ｎ光閉じ込め層 １１４ ｐ−Ａｌ0.12Ｇａ0.68Ｉｎ0.2Ｎクラッド層 １１５ ｐ−Ｇａ0.8Ｉｎ0.2Ｎ層 １１６ ｐ−Ｇａ0.8Ｉｎ0.2Ｎバッファ層 １１７ ｐ−ＧａＮ／ＩｎＮ超格子層 １１８ ｐ−ＧａＩｎＰ界面安定化層 １１９ ｐ−ＡｌＩｎＰ層 １２０ ｐ−（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐ層 １２１ ｐ−ＧａＩｎＰ層 １２２ ｐ+−ＧａＡｓコンタクト層 １２３ ｐ電極 １２４ ｎ型バンド障壁緩和層 １２５ ｐ型バンド障壁緩和層 １２６ 接合界面 ２００ ＺｎＳｅ ２０１ ＺｎＳｅ ２０２ Ｚｎ原子 ２０３ Ｓｅ原子 ２０４ 接合界面 ２０５ 接合界面 ２０６ 弱い結合 ２０７ 強い結合 ２１０ ＧａＡｓイグザクト基板 ２１１ ＧａＡｓ（１００）面 ２１２ ＜０１１＞方向 ２１３ 貼り合わせ方向 ３００ ｐ−ＺｎＳｅ ３０１ Ｓｅ−原子層 ３０２ Ｚｎ−原子層 ３０３ ｎ−ＺｎＳｅ
Claims (9)
- 【請求項１】 基板上に化合物半導体層を成長させて作
製した２つのウエハを化合物半導体表面同士で接合させ
る際に、これら２つのウエハの接合すべき表面の化学量
論的組成を独立かつ意図的に制御して、機械的に接触さ
せることにより２つのウエハを貼り合わせることを特徴
とする化合物半導体の接合方法。 - 【請求項２】 基板上にIII−Ｖ族化合物半導体層を成
長させて作製した２つのウエハをIII−Ｖ族化合物半導
体層表面同士で貼り合わせる際に、III族元素およびＶ
族元素の供給量を制御して、２つのウエハの接合すべき
表面をそれぞれ１原子層のIII族原子で覆われたIII族安
定化面と１原子層のＶ族原子で覆われたＶ族安定化面と
し、それらの表面を機械的に接触させることで直接的に
表面のIII族原子とＶ族原子を化学結合させて２つのウ
エハを貼り合わせることを特徴とする化合物半導体の接
合方法。 - 【請求項３】 請求項２記載の接合方法において、接合
する２つのウエハの面内の結晶方位を一致させて貼り合
わせることを特徴とする化合物半導体の接合方法。 - 【請求項４】 請求項２または請求項３記載の接合方法
において、接合する２つのウエハの接合すべき化合物半
導体表面の状態を観察できる高速反射電子線回折装置を
備えた分子線エピタキシ結晶成長装置を用い、III族安
定化面とＶ族安定化面の高速反射電子線回折装置の回折
像の違いを利用して、高真空中で化合物半導体を接合す
ることを特徴とする化合物半導体の接合方法。 - 【請求項５】 請求項４記載の接合方法において、接合
する２つのウエハの温度差を５０℃以内に保ちつつ貼り
合わせることを特徴とする化合物半導体の接合方法。 - 【請求項６】 基板上にII−VI族化合物半導体層を成長
させて作製した２つのウエハをII−VI族化合物半導体層
表面同士で貼り合わせる際に、II族元素およびVI族元素
の供給量を制御して、２つのウエハの接合すべき表面を
それぞれ１原子層のII族原子で覆われたII族安定化面と
１原子層のVI族原子で覆われたVI族安定化面にし、それ
らの表面を機械的に接触させることで直接的に表面のII
族原子とVI族原子を化学結合させて２つのウエハを貼り
合わせることを特徴とする化合物半導体の接合方法。 - 【請求項７】 請求項６記載の接合方法において、接合
する２つのウエハの面内の結晶方位を一致させて貼り合
わせることを特徴とする化合物半導体の接合方法。 - 【請求項８】 請求項６または請求項７記載の接合方法
において、接合する２つのウエハの化合物半導体表面の
状態を観察できる高速反射電子線回折装置を備えた分子
線エピタキシ結晶成長装置を用い、II族安定化面とVI族
安定化面の高速反射電子線回折装置の回折像の違いを利
用して、高真空中で化合物半導体を接合することを特徴
とする化合物半導体の接合方法。 - 【請求項９】 請求項８記載のII−VI族化合物半導体の
接合方法において、接合する２つのウエハの温度差を５
０℃以内に保ちつつ貼り合わせることを特徴とする化合
物半導体の接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16151096A JP2737748B2 (ja) | 1996-06-21 | 1996-06-21 | 化合物半導体の接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16151096A JP2737748B2 (ja) | 1996-06-21 | 1996-06-21 | 化合物半導体の接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012506A JPH1012506A (ja) | 1998-01-16 |
| JP2737748B2 true JP2737748B2 (ja) | 1998-04-08 |
Family
ID=15736441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16151096A Expired - Fee Related JP2737748B2 (ja) | 1996-06-21 | 1996-06-21 | 化合物半導体の接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737748B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6537846B2 (en) * | 2001-03-30 | 2003-03-25 | Hewlett-Packard Development Company, L.P. | Substrate bonding using a selenidation reaction |
| US7407863B2 (en) * | 2003-10-07 | 2008-08-05 | Board Of Trustees Of The University Of Illinois | Adhesive bonding with low temperature grown amorphous or polycrystalline compound semiconductors |
| JP4225510B2 (ja) * | 2005-07-06 | 2009-02-18 | 昭和電工株式会社 | 化合物半導体発光ダイオードおよびその製造方法 |
| FR2959059A1 (fr) | 2010-04-19 | 2011-10-21 | Centre Nat Rech Scient | Bobine amelioree apte a generer un champ magnetique intense et procede de fabrication de ladite bobine |
-
1996
- 1996-06-21 JP JP16151096A patent/JP2737748B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1012506A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6555845B2 (en) | Method for manufacturing group III-V compound semiconductors | |
| JP3160914B2 (ja) | 窒化ガリウム系化合物半導体レーザダイオード | |
| JP3269558B2 (ja) | 青−緑レーザーダイオード | |
| JP3470623B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 | |
| US8222658B2 (en) | Semiconductor light emitting element and method of manufacturing therefor | |
| JP2000232238A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP2000286449A (ja) | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 | |
| JP3269344B2 (ja) | 結晶成長方法および半導体発光素子 | |
| JP3251046B2 (ja) | 化合物半導体の成長方法、化合物半導体発光素子及びその製造方法 | |
| JP2000091234A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法 | |
| JP2905667B2 (ja) | Ｉｉ−ｖｉ族化合物半導体薄膜の製造方法およびｉｉ−ｖｉ族化合物半導体装置 | |
| JP3898798B2 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| JP2003347660A (ja) | 窒化物半導体装置の製造方法 | |
| JP4002422B2 (ja) | 半導体素子およびその作製方法 | |
| JP2737748B2 (ja) | 化合物半導体の接合方法 | |
| JP2000058917A (ja) | Ｉｉｉ族窒化物半導体発光素子及びその製造方法 | |
| JP3333346B2 (ja) | 半導体装置 | |
| JP4006055B2 (ja) | 化合物半導体の製造方法及び化合物半導体装置 | |
| JP4002323B2 (ja) | 化合物半導体の製造方法 | |
| JP3681540B2 (ja) | 半導体の製造方法、半導体装置の製造方法及び半導体基板の製造方法 | |
| JP3561243B2 (ja) | 化合物半導体の成長方法及び化合物半導体発光素子 | |
| JP3061321B2 (ja) | 結晶改善された化合物半導体デバイスの製造方法 | |
| JP2001119105A (ja) | 半導体発光素子 | |
| JP2993167B2 (ja) | 面発光半導体レーザの製造方法 | |
| JPH11162849A (ja) | 積層構造体及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |