JP2955250B2 - 半導体発光素子とその製造方法 - Google Patents
半導体発光素子とその製造方法Info
- Publication number
- JP2955250B2 JP2955250B2 JP11793297A JP11793297A JP2955250B2 JP 2955250 B2 JP2955250 B2 JP 2955250B2 JP 11793297 A JP11793297 A JP 11793297A JP 11793297 A JP11793297 A JP 11793297A JP 2955250 B2 JP2955250 B2 JP 2955250B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- light emitting
- emitting device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、活性層の平担部
と、ファセット部を含む斜面部との間において伝導型の
違いで形成された横方向ｐ−ｎ接合を利用して、横方向
より電流を注入することにより発光させる半導体発光素
子とその製造方法に関する。
と、ファセット部を含む斜面部との間において伝導型の
違いで形成された横方向ｐ−ｎ接合を利用して、横方向
より電流を注入することにより発光させる半導体発光素
子とその製造方法に関する。
【０００２】
【従来の技術】従来の量子井戸レーザ（以下、第１の従
来例という。）が、例えば、従来技術文献１「H.C.Sun
et al.,“Properties of a Tunneling Injection Quant
um-Well Laser:Recipe for a"Cold"Device with a Larg
e Modulation Bandwidth",IEEEPhotonics Technology L
etters,vol.5,No.8,pp.870-872,1993年」において開示
されている。第１の従来例においては、共鳴トンネルに
よる電流注入を利用して量子井戸レーザにより発光させ
ており、従来のバリア層から電流を注入するタイプのも
のと比較して、利得を下げるようなオージェ再結合やホ
ットキャリア効果を減らし、速度に影響する注入電子と
ホールの緩和時間も小さくすることが期待されている。
来例という。）が、例えば、従来技術文献１「H.C.Sun
et al.,“Properties of a Tunneling Injection Quant
um-Well Laser:Recipe for a"Cold"Device with a Larg
e Modulation Bandwidth",IEEEPhotonics Technology L
etters,vol.5,No.8,pp.870-872,1993年」において開示
されている。第１の従来例においては、共鳴トンネルに
よる電流注入を利用して量子井戸レーザにより発光させ
ており、従来のバリア層から電流を注入するタイプのも
のと比較して、利得を下げるようなオージェ再結合やホ
ットキャリア効果を減らし、速度に影響する注入電子と
ホールの緩和時間も小さくすることが期待されている。
【０００３】また、反射型レーザ（以下、第２の従来例
という。）が、例えば、従来技術文献２「Jack L. Jewe
ll et al.,“Vertical-Cavity Surface-Emitting Laser
s:Design,Growth,Fabrication,Characterization",IEEE
Journal of Quantum Electronics,Vol.27,No.6,1991年
6月」において開示されている。第２の従来例において
は、活性層の上下に配置された比較的厚い分布反射膜
（Distributed Bragg Reflector；以下、ＤＢＲ膜とい
う。）間でファブリ・ペロー共振器を構成し、縦方向に
電流を注入して、活性層において光子を発生させ、ＤＢ
Ｒ膜間で光子を反射させて共振させることにより、より
大きな強度を有する光出力を発生して出力する。
という。）が、例えば、従来技術文献２「Jack L. Jewe
ll et al.,“Vertical-Cavity Surface-Emitting Laser
s:Design,Growth,Fabrication,Characterization",IEEE
Journal of Quantum Electronics,Vol.27,No.6,1991年
6月」において開示されている。第２の従来例において
は、活性層の上下に配置された比較的厚い分布反射膜
（Distributed Bragg Reflector；以下、ＤＢＲ膜とい
う。）間でファブリ・ペロー共振器を構成し、縦方向に
電流を注入して、活性層において光子を発生させ、ＤＢ
Ｒ膜間で光子を反射させて共振させることにより、より
大きな強度を有する光出力を発生して出力する。
【０００４】
【発明が解決しようとする課題】第１の従来例において
は、デバイス構造の依存性が大きいので最適設計するこ
とが難しく、その製造が極めて難しいという問題点があ
った。また、第２の従来例においては、縦方向でＤＢＲ
膜を介して電流を注入するので、バリア層におけるキャ
リアの損失が比較的大きく、消費電力が比較的大きいと
いう問題点があった。さらに、第２の従来例において、
各ＤＢＲ膜が比較的厚いので、キャリアを高速で転送さ
せることができず、変調速度が比較的遅いという問題点
があった。
は、デバイス構造の依存性が大きいので最適設計するこ
とが難しく、その製造が極めて難しいという問題点があ
った。また、第２の従来例においては、縦方向でＤＢＲ
膜を介して電流を注入するので、バリア層におけるキャ
リアの損失が比較的大きく、消費電力が比較的大きいと
いう問題点があった。さらに、第２の従来例において、
各ＤＢＲ膜が比較的厚いので、キャリアを高速で転送さ
せることができず、変調速度が比較的遅いという問題点
があった。
【０００５】本発明の目的は以上の問題点を解決し、従
来例に比較して低い消費電力でかつ高速で動作し、しか
も製造方法が簡単である半導体発光素子とその製造方法
を提供することにある。
来例に比較して低い消費電力でかつ高速で動作し、しか
も製造方法が簡単である半導体発光素子とその製造方法
を提供することにある。
【０００６】
【課題を解決するための手段】本発明に係る請求項１記
載の半導体発光素子は、面方位（３１１）Ａ面の平坦部
と面方位（５１１）Ａ面の斜面部とが形成されるように
段差加工された半絶縁性化合物半導体基板上に、所定の
化合物半導体にてなる活性層を、それぞれＡｌＡｓ層と
ＧａＡｓ層とが交互に積層されてなる下部と上部の分布
反射膜で挟設しかつ上記段差の斜面部上に面方位（４１
１）Ａ面のファセット部が形成されるように形成した
後、上記ＡｌＡｓ層を酸化させ、上記活性層の平坦部
と、ファセット部及び斜面部との間において伝導型の違
いにより形成された横型ｐ−ｎ接合を利用して、上記活
性層の横方向に形成された２つの電極を介して横方向で
電流を注入することにより発光させることを特徴とす
る。
載の半導体発光素子は、面方位（３１１）Ａ面の平坦部
と面方位（５１１）Ａ面の斜面部とが形成されるように
段差加工された半絶縁性化合物半導体基板上に、所定の
化合物半導体にてなる活性層を、それぞれＡｌＡｓ層と
ＧａＡｓ層とが交互に積層されてなる下部と上部の分布
反射膜で挟設しかつ上記段差の斜面部上に面方位（４１
１）Ａ面のファセット部が形成されるように形成した
後、上記ＡｌＡｓ層を酸化させ、上記活性層の平坦部
と、ファセット部及び斜面部との間において伝導型の違
いにより形成された横型ｐ−ｎ接合を利用して、上記活
性層の横方向に形成された２つの電極を介して横方向で
電流を注入することにより発光させることを特徴とす
る。
【０００７】また、請求項２記載の半導体発光素子は、
請求項１記載の半導体発光素子において、上記活性層
は、量子井戸層を、第１のＳｉドープＧａＡｓ層及び第
１のキャリア閉じ込め層と、第２のＳｉドープＧａＡｓ
層及び第２のキャリア閉じ込め層とにより挟設するよう
に形成されたことを特徴とする。
請求項１記載の半導体発光素子において、上記活性層
は、量子井戸層を、第１のＳｉドープＧａＡｓ層及び第
１のキャリア閉じ込め層と、第２のＳｉドープＧａＡｓ
層及び第２のキャリア閉じ込め層とにより挟設するよう
に形成されたことを特徴とする。
【０００８】本発明に係る請求項３記載の半導体発光素
子の製造方法は、半絶縁性化合物半導体基板上において
面方位（３１１）Ａ面の平坦部と面方位（５１１）Ａ面
の斜面部とが形成されるように段差を形成することと、
上記半導体基板上に、それぞれＡｌＡｓ層とＧａＡｓ層
とが交互に積層されてなる下部の分布反射膜を形成する
ことと、上記下部の分布反射膜上に、結晶成長法によっ
て上記段差の斜面部上に面方位（４１１）Ａ面のファセ
ット部が形成されるように、所定の化合物半導体にてな
る活性層を形成することと、上記段差によって形成され
る上記活性層の平担部と、ファセット部及び斜面部との
間において伝導型の違いで横方向ｐ−ｎ接合を形成する
ことと、上記活性層上に、ＡｌＡｓ層とＧａＡｓ層とが
交互に積層されてなる上部の分布反射膜を形成すること
と、上記上部と下部の分布反射膜の各ＡｌＡｓ層を酸化
させることと、上記活性層の横方向に配置されるよう
に、２つの電極を形成することとを含むことを特徴とす
る。
子の製造方法は、半絶縁性化合物半導体基板上において
面方位（３１１）Ａ面の平坦部と面方位（５１１）Ａ面
の斜面部とが形成されるように段差を形成することと、
上記半導体基板上に、それぞれＡｌＡｓ層とＧａＡｓ層
とが交互に積層されてなる下部の分布反射膜を形成する
ことと、上記下部の分布反射膜上に、結晶成長法によっ
て上記段差の斜面部上に面方位（４１１）Ａ面のファセ
ット部が形成されるように、所定の化合物半導体にてな
る活性層を形成することと、上記段差によって形成され
る上記活性層の平担部と、ファセット部及び斜面部との
間において伝導型の違いで横方向ｐ−ｎ接合を形成する
ことと、上記活性層上に、ＡｌＡｓ層とＧａＡｓ層とが
交互に積層されてなる上部の分布反射膜を形成すること
と、上記上部と下部の分布反射膜の各ＡｌＡｓ層を酸化
させることと、上記活性層の横方向に配置されるよう
に、２つの電極を形成することとを含むことを特徴とす
る。
【０００９】また、請求項４記載の半導体発光素子の製
造方法は、請求項３記載の半導体発光素子の製造方法に
おいて、上記活性層を形成することは、量子井戸層を、
第１のＳｉドープＧａＡｓ層及び第１のキャリア閉じ込
め層と、第２のＳｉドープＧａＡｓ層及び第２のキャリ
ア閉じ込め層とにより挟設するように形成することを含
むことを特徴とする。
造方法は、請求項３記載の半導体発光素子の製造方法に
おいて、上記活性層を形成することは、量子井戸層を、
第１のＳｉドープＧａＡｓ層及び第１のキャリア閉じ込
め層と、第２のＳｉドープＧａＡｓ層及び第２のキャリ
ア閉じ込め層とにより挟設するように形成することを含
むことを特徴とする。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明に係
る実施形態について説明する。
る実施形態について説明する。
【００１１】図１は、本発明に係る一実施形態である半
導体発光素子の構造を示す断面図であり、図２は、図１
の半導体発光素子の詳細な構造を示す断面図である。本
実施形態の半導体発光素子は、平坦部１０ａと斜面部１
０ｂにファセット部を有するように段差加工された半絶
縁性ＧａＡｓ化合物半導体にてなるＧａＡｓ半導体基板
（以下、半導体基板という。）１０上に、所定の化合物
半導体にてなる活性層１２を、ＡｌＡｓ層２１，４１と
ＧａＡｓ層２２，４２とが交互に積層されてなる下部と
上部のＤＢＲ膜１１，１３で挟設するように形成し、上
記ＡｌＡｓ層２１，４１を酸化させ、上記活性層１２の
平坦部と、ファセット部を含む斜面部との間において伝
導型の違いにより形成された横型ｐ−ｎ接合を利用し
て、上記活性層の横方向に形成された２つの電極１５，
１６を介して横方向で電流を注入することにより発光さ
せることを特徴とする。
導体発光素子の構造を示す断面図であり、図２は、図１
の半導体発光素子の詳細な構造を示す断面図である。本
実施形態の半導体発光素子は、平坦部１０ａと斜面部１
０ｂにファセット部を有するように段差加工された半絶
縁性ＧａＡｓ化合物半導体にてなるＧａＡｓ半導体基板
（以下、半導体基板という。）１０上に、所定の化合物
半導体にてなる活性層１２を、ＡｌＡｓ層２１，４１と
ＧａＡｓ層２２，４２とが交互に積層されてなる下部と
上部のＤＢＲ膜１１，１３で挟設するように形成し、上
記ＡｌＡｓ層２１，４１を酸化させ、上記活性層１２の
平坦部と、ファセット部を含む斜面部との間において伝
導型の違いにより形成された横型ｐ−ｎ接合を利用し
て、上記活性層の横方向に形成された２つの電極１５，
１６を介して横方向で電流を注入することにより発光さ
せることを特徴とする。
【００１２】図１に示すように、本実施形態の半導体発
光素子は、（３１１）Ａ面の平担部１０ａと（５１１）
面の斜面部１０ｂとを有するように段差加工されたＧａ
Ａｓ基板１０上に、下部ＤＢＲ膜１１と、活性層１２
と、上部ＤＢＲ膜１３とを形成してなる。ここで、下部
ＤＢＲ膜１１は約１．８μｍの膜厚を有し、図２に示す
ように、基板側から３．５周期でＡｌＡｓ層２１（厚さ
１８１．７ｎｍ）とＧａＡｓ層２２（厚さ６９．４ｎ
ｍ）とが交互に積層してなる。また、活性層１２は、図
２に示すように、１．５周期でＩｎ0.2Ｇａ0.8Ａｓ層５
１（厚さ８ｎｍ）とＧａＡｓ層５２（厚さ８ｎｍ）とが
交互に積層されなる量子井戸層３３を、第１のＳｉドー
プＧａＡｓ層３２及び第１のキャリア閉じ込め層３１
と、第２のＳｉドープＧａＡｓ層３４及び第２のキャリ
ア閉じ込め層３５とにより挟設するように形成してな
る。ここで、Ｉｎ0.2Ｇａ0.8Ａｓ層５１とＧａＡｓ層５
２は図１０に図示している。一方、各キャリア閉じ込め
層３１，３５は、厚さ５０ｎｍを有し、Ａｌ0.5Ｇａ0.5
Ａｓにてなる。また、各ＳｉドープＧａＡｓ層３２，３
４は、電流注入層として動作し、厚さ１００ｎｍのＧａ
Ａｓ層に対して両性不純物であるＳｉをキャリア濃度１
×１０18ｃｍ-3でドープすることにより形成される。さ
らに、上部ＤＢＲ膜１３は、下部ＤＢＲ膜１１と同様
に、約１．８μｍの膜厚を有し、図２に示すように、基
板側から３．５周期でＡｌＡｓ層４１（厚さ１８１．７
ｎｍ）とＧａＡｓ層４２（厚さ６９．４ｎｍ）とが交互
に積層してなる。そして、上部ＤＢＲ膜１３上に、厚さ
１００ｎｍのＧａＡｓキャップ層１４が形成されてい
る。
光素子は、（３１１）Ａ面の平担部１０ａと（５１１）
面の斜面部１０ｂとを有するように段差加工されたＧａ
Ａｓ基板１０上に、下部ＤＢＲ膜１１と、活性層１２
と、上部ＤＢＲ膜１３とを形成してなる。ここで、下部
ＤＢＲ膜１１は約１．８μｍの膜厚を有し、図２に示す
ように、基板側から３．５周期でＡｌＡｓ層２１（厚さ
１８１．７ｎｍ）とＧａＡｓ層２２（厚さ６９．４ｎ
ｍ）とが交互に積層してなる。また、活性層１２は、図
２に示すように、１．５周期でＩｎ0.2Ｇａ0.8Ａｓ層５
１（厚さ８ｎｍ）とＧａＡｓ層５２（厚さ８ｎｍ）とが
交互に積層されなる量子井戸層３３を、第１のＳｉドー
プＧａＡｓ層３２及び第１のキャリア閉じ込め層３１
と、第２のＳｉドープＧａＡｓ層３４及び第２のキャリ
ア閉じ込め層３５とにより挟設するように形成してな
る。ここで、Ｉｎ0.2Ｇａ0.8Ａｓ層５１とＧａＡｓ層５
２は図１０に図示している。一方、各キャリア閉じ込め
層３１，３５は、厚さ５０ｎｍを有し、Ａｌ0.5Ｇａ0.5
Ａｓにてなる。また、各ＳｉドープＧａＡｓ層３２，３
４は、電流注入層として動作し、厚さ１００ｎｍのＧａ
Ａｓ層に対して両性不純物であるＳｉをキャリア濃度１
×１０18ｃｍ-3でドープすることにより形成される。さ
らに、上部ＤＢＲ膜１３は、下部ＤＢＲ膜１１と同様
に、約１．８μｍの膜厚を有し、図２に示すように、基
板側から３．５周期でＡｌＡｓ層４１（厚さ１８１．７
ｎｍ）とＧａＡｓ層４２（厚さ６９．４ｎｍ）とが交互
に積層してなる。そして、上部ＤＢＲ膜１３上に、厚さ
１００ｎｍのＧａＡｓキャップ層１４が形成されてい
る。
【００１３】本実施形態において、ＤＢＲ膜１１，１３
の膜厚について以下のように計算して形成している。一
般に、電磁波が屈折率の高い物質から低い物質へ入射す
るとその位相は変化せず、屈折率の低い物質から高い物
質へ入射する場合にのみその位相はπだけ変化する。こ
のことから、屈折率をｎ、発振波長をλとするとき、
の膜厚について以下のように計算して形成している。一
般に、電磁波が屈折率の高い物質から低い物質へ入射す
るとその位相は変化せず、屈折率の低い物質から高い物
質へ入射する場合にのみその位相はπだけ変化する。こ
のことから、屈折率をｎ、発振波長をλとするとき、
【数１】λ／４ｎ の膜厚で屈折率の高い物質と低い物質を交互に積み重ね
ると各々の層における反射波の位相が揃うためその位相
整合を利用した高反射率の反射鏡（ＤＢＲ膜）を作製す
ることができる。従来、多層膜の反射鏡は屈折率の異な
る２種類の材質を１／４波長の光学的厚さで積み重ね、
このペア数を増加させることにより高い反射率の反射鏡
が得られるようになっているが、２つの材料の屈折率差
が大きい場合には少ないペア数で高反射率が得られると
いう特徴がある。
ると各々の層における反射波の位相が揃うためその位相
整合を利用した高反射率の反射鏡（ＤＢＲ膜）を作製す
ることができる。従来、多層膜の反射鏡は屈折率の異な
る２種類の材質を１／４波長の光学的厚さで積み重ね、
このペア数を増加させることにより高い反射率の反射鏡
が得られるようになっているが、２つの材料の屈折率差
が大きい場合には少ないペア数で高反射率が得られると
いう特徴がある。
【００１４】そこで、本実施形態の半導体発光素子の発
光波長は９８０ｎｍであり、ＧａＡｓ、ＡｌＡｓ、酸化
Ａｌの屈折率はそれぞれ３．５３，２．９５，１．５５
であることから、ＧａＡｓと酸化Ａｌとで多層膜を形成
することにより、従来のＧａＡｓとＡｌＡｓとの組み合
わせに比較して、少ないペア数で高反射率が得られるこ
とが分かる。酸化Ａｌの膜厚について上記数１から適当
な値は１５８．１ｎｍであるが、ここではＡｌＡｓ層２
１，４１を酸化させて形成しており、酸化後に膜厚が８
７％に減少するという実験結果から、ＡｌＡｓ層２１，
４１の膜厚としては１８１．７ｎｍとしている。なお、
ＧａＡｓ層２２，４２の膜厚については上記数１から６
９．４ｎｍに設定している。
光波長は９８０ｎｍであり、ＧａＡｓ、ＡｌＡｓ、酸化
Ａｌの屈折率はそれぞれ３．５３，２．９５，１．５５
であることから、ＧａＡｓと酸化Ａｌとで多層膜を形成
することにより、従来のＧａＡｓとＡｌＡｓとの組み合
わせに比較して、少ないペア数で高反射率が得られるこ
とが分かる。酸化Ａｌの膜厚について上記数１から適当
な値は１５８．１ｎｍであるが、ここではＡｌＡｓ層２
１，４１を酸化させて形成しており、酸化後に膜厚が８
７％に減少するという実験結果から、ＡｌＡｓ層２１，
４１の膜厚としては１８１．７ｎｍとしている。なお、
ＧａＡｓ層２２，４２の膜厚については上記数１から６
９．４ｎｍに設定している。
【００１５】図３乃至図８は、図１の半導体発光素子の
製造工程を示す断面図であり、図３乃至図８を参照して
当該製造工程について説明する。
製造工程を示す断面図であり、図３乃至図８を参照して
当該製造工程について説明する。
【００１６】まず、図３に示すように、半導体基板１０
において、面方位（３１１）Ａ面の平担部１０ａに対し
て所定の傾斜角θ（９０°＞θ≧５°）で傾斜する斜面
部１０ｂを、第１のマスクパターンを用いて、例えばウ
ェットエッチング法により段差加工して形成する。次い
で、段差加工された半導体基板１０上に、図４に示すよ
うに、図２に示した構造を有する下部ＤＢＲ膜１１と活
性層１２と上部ＤＢＲ膜１３とを、分子線エピタキシャ
ル（ＭＢＥ）装置を用いて分子線エピタキシャル法によ
り結晶成長させて形成する。このとき、斜面部１０ｂの
上部には、図４に示すように面方位（４１１）Ａ面のフ
ァセット部１７が生ずる。ここで、活性層１２に両性不
純物であるＳｉをドープして、平担部１０ａ上にｐ型活
性層１２ｐを形成する一方、斜面部１０ｂ上にファセッ
ト部１７を含むｎ型活性層１２ｎを形成することによ
り、横方向のｐ−ｎ接合を形成する。
において、面方位（３１１）Ａ面の平担部１０ａに対し
て所定の傾斜角θ（９０°＞θ≧５°）で傾斜する斜面
部１０ｂを、第１のマスクパターンを用いて、例えばウ
ェットエッチング法により段差加工して形成する。次い
で、段差加工された半導体基板１０上に、図４に示すよ
うに、図２に示した構造を有する下部ＤＢＲ膜１１と活
性層１２と上部ＤＢＲ膜１３とを、分子線エピタキシャ
ル（ＭＢＥ）装置を用いて分子線エピタキシャル法によ
り結晶成長させて形成する。このとき、斜面部１０ｂの
上部には、図４に示すように面方位（４１１）Ａ面のフ
ァセット部１７が生ずる。ここで、活性層１２に両性不
純物であるＳｉをドープして、平担部１０ａ上にｐ型活
性層１２ｐを形成する一方、斜面部１０ｂ上にファセッ
ト部１７を含むｎ型活性層１２ｎを形成することによ
り、横方向のｐ−ｎ接合を形成する。
【００１７】次いで、フォトリソグラフィー法及びウェ
ットエッチング法により、第２のマスクパターンを用い
て、図５に示すように１つの素子のみを素子分離し、引
き続いて、図６に示すように、ウェットエッチング法に
より、第３のマスクパターンを用いて、発光部（本実施
形態ではレーザ）に相当する上部ＤＢＲ膜１３のみを残
してエッチングする。さらには、詳細後述する酸化処理
装置を用いて、ＤＢＲ膜１１，１３を酸化処理する。最
後に、図７に示すように、ＡｕＧｅ（厚さ１００ｎｍ）
／Ｎｉ（厚さ２０ｎｍ）Ａｕ（厚さ１５０ｎｍ）にてな
るｎ型電極１５をリフトオフ法により形成する一方、図
８に示すように、Ｚｎ（厚さ２０ｎｍ）／Ａｕ（厚さ１
５０ｎｍ）にてなるｐ型電極１６をリフトオフ法により
形成し、４５０°Ｃ、１分間窒素ガス雰囲気中で合金化
する。以上の処理により、図１の半導体発光素子を得
る。そして、２つの電極１５，１６に電圧可変型直流電
源１５，１６が接続され、当該半導体発光素子に対して
順方向のバイアス電圧が印加される。
ットエッチング法により、第２のマスクパターンを用い
て、図５に示すように１つの素子のみを素子分離し、引
き続いて、図６に示すように、ウェットエッチング法に
より、第３のマスクパターンを用いて、発光部（本実施
形態ではレーザ）に相当する上部ＤＢＲ膜１３のみを残
してエッチングする。さらには、詳細後述する酸化処理
装置を用いて、ＤＢＲ膜１１，１３を酸化処理する。最
後に、図７に示すように、ＡｕＧｅ（厚さ１００ｎｍ）
／Ｎｉ（厚さ２０ｎｍ）Ａｕ（厚さ１５０ｎｍ）にてな
るｎ型電極１５をリフトオフ法により形成する一方、図
８に示すように、Ｚｎ（厚さ２０ｎｍ）／Ａｕ（厚さ１
５０ｎｍ）にてなるｐ型電極１６をリフトオフ法により
形成し、４５０°Ｃ、１分間窒素ガス雰囲気中で合金化
する。以上の処理により、図１の半導体発光素子を得
る。そして、２つの電極１５，１６に電圧可変型直流電
源１５，１６が接続され、当該半導体発光素子に対して
順方向のバイアス電圧が印加される。
【００１８】図９は、図６に示した、第３のマスクパタ
ーンを用いて上部ＤＢＲ膜のパターニング及びＤＢＲ膜
１１，１３内のＡｌＡｓ層２１，４１の酸化を行う第４
の工程において用いる酸化処理装置の構成を示す断面図
である。
ーンを用いて上部ＤＢＲ膜のパターニング及びＤＢＲ膜
１１，１３内のＡｌＡｓ層２１，４１の酸化を行う第４
の工程において用いる酸化処理装置の構成を示す断面図
である。
【００１９】図９において、Ｎ2ガスが充填されたＮ2ガ
スボンベ２０１から出射されたＮ２ガスは、ポンプ２０
２及びパイプ４０１を介して処理室１０１内に載置され
たビーカー２０３内の９０°Ｃに加熱した水中に導入さ
れ、これにより発生する湿ったＮ２ガスは、パイプ４０
２を介して処理室１０２内に導入される。これにより、
ヒーター３０１により４００°Ｃに加熱されたサンプル
３０２のＡｌＡｓ層２１，４１の側面から酸化処理を行
う。処理後のＮ2ガスはパイプ４０３を介して排出され
る。このときの酸化速度は水とサンプル３０２の加熱温
度、及び窒素ガスの流量によって適宜制御される。
スボンベ２０１から出射されたＮ２ガスは、ポンプ２０
２及びパイプ４０１を介して処理室１０１内に載置され
たビーカー２０３内の９０°Ｃに加熱した水中に導入さ
れ、これにより発生する湿ったＮ２ガスは、パイプ４０
２を介して処理室１０２内に導入される。これにより、
ヒーター３０１により４００°Ｃに加熱されたサンプル
３０２のＡｌＡｓ層２１，４１の側面から酸化処理を行
う。処理後のＮ2ガスはパイプ４０３を介して排出され
る。このときの酸化速度は水とサンプル３０２の加熱温
度、及び窒素ガスの流量によって適宜制御される。
【００２０】図１０は、図１の半導体発光素子の発光動
作を示すエネルギー準位図である。図１０に示すよう
に、直流電源１からの電流によるキャリアは、活性層１
２の横方向に配置された２つの電極１５，１６を介し
て、活性層１２内の量子井戸層３３内のＩｎ0.2Ｇａ0.8
Ａｓ層５１の伝導帯Ｅｃにトラップされた後、その価電
子帯Ｅｖに遷移して誘導放出により光子が発生し、上部
ＤＢＲ膜１３と下部ＤＢＲ膜１１との間で光子を反射さ
せて共振させることにより、より大きな強度を有する光
出力が発生されて出力される。
作を示すエネルギー準位図である。図１０に示すよう
に、直流電源１からの電流によるキャリアは、活性層１
２の横方向に配置された２つの電極１５，１６を介し
て、活性層１２内の量子井戸層３３内のＩｎ0.2Ｇａ0.8
Ａｓ層５１の伝導帯Ｅｃにトラップされた後、その価電
子帯Ｅｖに遷移して誘導放出により光子が発生し、上部
ＤＢＲ膜１３と下部ＤＢＲ膜１１との間で光子を反射さ
せて共振させることにより、より大きな強度を有する光
出力が発生されて出力される。
【００２１】以上のように構成された半導体発光素子の
駆動において、電流は、図１に示すように横方向のｐ−
ｎ接合を利用して注入する。当該ｐ−ｎ接合については
ＳｉドープＧａＡｓ層の伝導型が面方位に依存するとい
う性質を用いており、面方位（３１１）Ａ面上でｐ型と
なり、面方位（４１１）Ａ面のファセット部１７及び面
方位（５１１）面の斜面部１０ｂ上でｎ型になる。本構
造を用いることにより、伝導性がないことからＤＢＲ膜
を通して電流を注入するといった従来例の構造では不可
能であった酸化ＡｌをＤＢＲ膜１１，１３として用いる
ことができるだけでなく、ＧａＡｓとの屈折率差が大き
いため膜厚を従来の６μｍから２μｍと激減させること
ができる。しかも横方向ｐ−ｎ接合から電流を注入する
ことにより、従来問題となっていたＤＢＲ膜から電流注
入する場合のバリア層でのキャリアの損失も無いことか
ら、従来例に比較して低い低消費電力で動作し、かつ高
速変調を行うことができる。
駆動において、電流は、図１に示すように横方向のｐ−
ｎ接合を利用して注入する。当該ｐ−ｎ接合については
ＳｉドープＧａＡｓ層の伝導型が面方位に依存するとい
う性質を用いており、面方位（３１１）Ａ面上でｐ型と
なり、面方位（４１１）Ａ面のファセット部１７及び面
方位（５１１）面の斜面部１０ｂ上でｎ型になる。本構
造を用いることにより、伝導性がないことからＤＢＲ膜
を通して電流を注入するといった従来例の構造では不可
能であった酸化ＡｌをＤＢＲ膜１１，１３として用いる
ことができるだけでなく、ＧａＡｓとの屈折率差が大き
いため膜厚を従来の６μｍから２μｍと激減させること
ができる。しかも横方向ｐ−ｎ接合から電流を注入する
ことにより、従来問題となっていたＤＢＲ膜から電流注
入する場合のバリア層でのキャリアの損失も無いことか
ら、従来例に比較して低い低消費電力で動作し、かつ高
速変調を行うことができる。
【００２２】本実施形態の半導体発光素子は、ＡｌＡｓ
層２１，４１を酸化してなるＡｌ酸化膜と、ＧａＡｓ層
２２，４２との反射率差が大きいことを利用しており、
これによりＤＢＲ膜１１，１３においてＡｌＡｓ層２
１，４１とＧａＡｓ層２２，４２が交互に積層された積
層数を激減させることが可能である。さらに、従来この
ような構造を用いた場合には酸化Ａｌの抵抗が高くな
り、電流注入を出来ないという問題点があったが、横方
向のｐ−ｎ接合を用いることによりこの問題点を解決
し、しかもｐ−ｎ接合部から電流を注入することにより
ＤＢＲ膜を通した場合に問題であったキャリアの損失お
よび緩和時間を長くする要因を減らすことができる。従
って、従来例に比較して低い消費電力でかつ高速で動作
し、しかも製造方法が簡単である半導体発光素子とその
製造方法を提供することができる。
層２１，４１を酸化してなるＡｌ酸化膜と、ＧａＡｓ層
２２，４２との反射率差が大きいことを利用しており、
これによりＤＢＲ膜１１，１３においてＡｌＡｓ層２
１，４１とＧａＡｓ層２２，４２が交互に積層された積
層数を激減させることが可能である。さらに、従来この
ような構造を用いた場合には酸化Ａｌの抵抗が高くな
り、電流注入を出来ないという問題点があったが、横方
向のｐ−ｎ接合を用いることによりこの問題点を解決
し、しかもｐ−ｎ接合部から電流を注入することにより
ＤＢＲ膜を通した場合に問題であったキャリアの損失お
よび緩和時間を長くする要因を減らすことができる。従
って、従来例に比較して低い消費電力でかつ高速で動作
し、しかも製造方法が簡単である半導体発光素子とその
製造方法を提供することができる。
【００２３】＜変形例＞以上の実施形態において、Ｇａ
Ａｓ層及びＩｎＧａＡｓ層を分子線エピタキシャル法で
成長させているが、本発明はこれに限らず、有機金属化
学的気相成長法又は液相成長法などのその他の結晶成長
法で形成してもよい。
Ａｓ層及びＩｎＧａＡｓ層を分子線エピタキシャル法で
成長させているが、本発明はこれに限らず、有機金属化
学的気相成長法又は液相成長法などのその他の結晶成長
法で形成してもよい。
【００２４】以上の実施形態においては、半導体基板１
０の上面である面方位（３１１）Ａ面の平担部１０ａに
対して傾斜角θ（９０°＞θ≧６°）を有する、例えば
面方位（５１１）Ａ面（θ＝９．５゜）の斜面部１０ｂ
が形成されるようにウェットエッチング法によって段差
加工を行っているが、本発明はこれに限らず、以下のよ
うに形成してもよい。半導体基板１０の上面である面方
位（３１１）Ａ面の平担部１０ａに対して傾斜角θ（９
０°＞θ≧６°）を有する、例えば面方位（１００）面
（θ＝２５．３゜）の斜面部１０ｂが形成されるように
ウェットエッチング法によって段差加工を行ってもよ
い。また、半導体基板１０の上面である面方位（１１
１）Ａ面の平担部１０ａに対して傾斜角θ（９０°＞θ
≧３６°）を有する、例えば面方位（５１１）Ａ面（θ
＝３８．９゜）の斜面部１０ｂが形成されるようにウェ
ットエッチング法によって段差加工を行ってもよい。
０の上面である面方位（３１１）Ａ面の平担部１０ａに
対して傾斜角θ（９０°＞θ≧６°）を有する、例えば
面方位（５１１）Ａ面（θ＝９．５゜）の斜面部１０ｂ
が形成されるようにウェットエッチング法によって段差
加工を行っているが、本発明はこれに限らず、以下のよ
うに形成してもよい。半導体基板１０の上面である面方
位（３１１）Ａ面の平担部１０ａに対して傾斜角θ（９
０°＞θ≧６°）を有する、例えば面方位（１００）面
（θ＝２５．３゜）の斜面部１０ｂが形成されるように
ウェットエッチング法によって段差加工を行ってもよ
い。また、半導体基板１０の上面である面方位（１１
１）Ａ面の平担部１０ａに対して傾斜角θ（９０°＞θ
≧３６°）を有する、例えば面方位（５１１）Ａ面（θ
＝３８．９゜）の斜面部１０ｂが形成されるようにウェ
ットエッチング法によって段差加工を行ってもよい。
【００２５】
【発明の効果】以上詳述したように本発明に係る半導体
発光素子によれば、面方位（３１１）Ａ面の平坦部と面
方位（５１１）Ａ面の斜面部とが形成されるように段差
加工された半絶縁性化合物半導体基板上に、所定の化合
物半導体にてなる活性層を、それぞれＡｌＡｓ層とＧａ
Ａｓ層とが交互に積層されてなる下部と上部の分布反射
膜で挟設しかつ上記段差の斜面部上に面方位（４１１）
Ａ面のファセット部が形成されるように形成した後、上
記ＡｌＡｓ層を酸化させ、上記活性層の平坦部と、ファ
セット部及び斜面部との間において伝導型の違いにより
形成された横型ｐ−ｎ接合を利用して、上記活性層の横
方向に形成された２つの電極を介して横方向で電流を注
入することにより発光させる。ここで、上記活性層は、
量子井戸層を、第１のＳｉドープＧａＡｓ層及び第１の
キャリア閉じ込め層と、第２のＳｉドープＧａＡｓ層及
び第２のキャリア閉じ込め層とにより挟設するように形
成される。
発光素子によれば、面方位（３１１）Ａ面の平坦部と面
方位（５１１）Ａ面の斜面部とが形成されるように段差
加工された半絶縁性化合物半導体基板上に、所定の化合
物半導体にてなる活性層を、それぞれＡｌＡｓ層とＧａ
Ａｓ層とが交互に積層されてなる下部と上部の分布反射
膜で挟設しかつ上記段差の斜面部上に面方位（４１１）
Ａ面のファセット部が形成されるように形成した後、上
記ＡｌＡｓ層を酸化させ、上記活性層の平坦部と、ファ
セット部及び斜面部との間において伝導型の違いにより
形成された横型ｐ−ｎ接合を利用して、上記活性層の横
方向に形成された２つの電極を介して横方向で電流を注
入することにより発光させる。ここで、上記活性層は、
量子井戸層を、第１のＳｉドープＧａＡｓ層及び第１の
キャリア閉じ込め層と、第２のＳｉドープＧａＡｓ層及
び第２のキャリア閉じ込め層とにより挟設するように形
成される。
【００２６】本発明に係る半導体発光素子は、ＡｌＡｓ
層を酸化してなるＡｌ酸化膜と、ＧａＡｓ層との反射率
差が大きいことを利用しており、これにより分布反射膜
においてＡｌＡｓ層とＧａＡｓ層が交互に積層された積
層数を激減させることが可能である。さらに、従来この
ような構造を用いた場合には酸化Ａｌの抵抗が高くな
り、電流注入を出来ないという問題点があったが、横方
向のｐ−ｎ接合を用いることによりこの問題点を解決
し、しかもｐ−ｎ接合部から電流を注入することにより
分布反射膜を通した場合に問題であったキャリアの損失
および緩和時間を長くする要因を減らすことができる。
従って、従来例に比較して低い消費電力でかつ高速で動
作し、しかも製造方法が簡単である半導体発光素子を提
供することができる。
層を酸化してなるＡｌ酸化膜と、ＧａＡｓ層との反射率
差が大きいことを利用しており、これにより分布反射膜
においてＡｌＡｓ層とＧａＡｓ層が交互に積層された積
層数を激減させることが可能である。さらに、従来この
ような構造を用いた場合には酸化Ａｌの抵抗が高くな
り、電流注入を出来ないという問題点があったが、横方
向のｐ−ｎ接合を用いることによりこの問題点を解決
し、しかもｐ−ｎ接合部から電流を注入することにより
分布反射膜を通した場合に問題であったキャリアの損失
および緩和時間を長くする要因を減らすことができる。
従って、従来例に比較して低い消費電力でかつ高速で動
作し、しかも製造方法が簡単である半導体発光素子を提
供することができる。
【００２７】また、本発明に係る半導体発光素子の製造
方法によれば、半絶縁性化合物半導体基板上において面
方位（３１１）Ａ面の平坦部と面方位（５１１）Ａ面の
斜面部とが形成されるように段差を形成することと、上
記半導体基板上に、それぞれＡｌＡｓ層とＧａＡｓ層と
が交互に積層されてなる下部の分布反射膜を形成するこ
とと、上記下部の分布反射膜上に、結晶成長法によって
上記段差の斜面部上に面方位（４１１）Ａ面のファセッ
ト部が形成されるように、所定の化合物半導体にてなる
活性層を形成することと、上記段差によって形成される
上記活性層の平担部と、ファセット部及び斜面部との間
において伝導型の違いで横方向ｐ−ｎ接合を形成するこ
とと、上記活性層上に、ＡｌＡｓ層とＧａＡｓ層とが交
互に積層されてなる上部の分布反射膜を形成すること
と、上記上部と下部の分布反射膜の各ＡｌＡｓ層を酸化
させることと、上記活性層の横方向に配置されるよう
に、２つの電極を形成することとを含む。ここで、上記
活性層を形成することは、量子井戸層を、第１のＳｉド
ープＧａＡｓ層及び第１のキャリア閉じ込め層と、第２
のＳｉドープＧａＡｓ層及び第２のキャリア閉じ込め層
とにより挟設するように形成することを含む。
方法によれば、半絶縁性化合物半導体基板上において面
方位（３１１）Ａ面の平坦部と面方位（５１１）Ａ面の
斜面部とが形成されるように段差を形成することと、上
記半導体基板上に、それぞれＡｌＡｓ層とＧａＡｓ層と
が交互に積層されてなる下部の分布反射膜を形成するこ
とと、上記下部の分布反射膜上に、結晶成長法によって
上記段差の斜面部上に面方位（４１１）Ａ面のファセッ
ト部が形成されるように、所定の化合物半導体にてなる
活性層を形成することと、上記段差によって形成される
上記活性層の平担部と、ファセット部及び斜面部との間
において伝導型の違いで横方向ｐ−ｎ接合を形成するこ
とと、上記活性層上に、ＡｌＡｓ層とＧａＡｓ層とが交
互に積層されてなる上部の分布反射膜を形成すること
と、上記上部と下部の分布反射膜の各ＡｌＡｓ層を酸化
させることと、上記活性層の横方向に配置されるよう
に、２つの電極を形成することとを含む。ここで、上記
活性層を形成することは、量子井戸層を、第１のＳｉド
ープＧａＡｓ層及び第１のキャリア閉じ込め層と、第２
のＳｉドープＧａＡｓ層及び第２のキャリア閉じ込め層
とにより挟設するように形成することを含む。
【００２８】本発明に係る半導体発光素子は、ＡｌＡｓ
層を酸化してなるＡｌ酸化膜と、ＧａＡｓ層との反射率
差が大きいことを利用しており、これにより分布反射膜
においてＡｌＡｓ層とＧａＡｓ層が交互に積層された積
層数を激減させることが可能である。さらに、従来この
ような構造を用いた場合には酸化Ａｌの抵抗が高くな
り、電流注入を出来ないという問題点があったが、横方
向のｐ−ｎ接合を用いることによりこの問題点を解決
し、しかもｐ−ｎ接合部から電流を注入することにより
分布反射膜を通した場合に問題であったキャリアの損失
および緩和時間を長くする要因を減らすことができる。
従って、従来例に比較して低い消費電力でかつ高速で動
作し、しかも製造方法が簡単である半導体発光素子の製
造方法を提供することができる。
層を酸化してなるＡｌ酸化膜と、ＧａＡｓ層との反射率
差が大きいことを利用しており、これにより分布反射膜
においてＡｌＡｓ層とＧａＡｓ層が交互に積層された積
層数を激減させることが可能である。さらに、従来この
ような構造を用いた場合には酸化Ａｌの抵抗が高くな
り、電流注入を出来ないという問題点があったが、横方
向のｐ−ｎ接合を用いることによりこの問題点を解決
し、しかもｐ−ｎ接合部から電流を注入することにより
分布反射膜を通した場合に問題であったキャリアの損失
および緩和時間を長くする要因を減らすことができる。
従って、従来例に比較して低い消費電力でかつ高速で動
作し、しかも製造方法が簡単である半導体発光素子の製
造方法を提供することができる。
【図１】 本発明に係る一実施形態である半導体発光素
子の構造を示す断面図である。
子の構造を示す断面図である。
【図２】 図１の半導体発光素子の詳細な構造を示す断
面図である。
面図である。
【図３】 図１の半導体発光素子の製造工程のうちの第
１のマスクパターンを用いて半導体基板１０のパターニ
ングを行う第１の工程を示す断面図である。
１のマスクパターンを用いて半導体基板１０のパターニ
ングを行う第１の工程を示す断面図である。
【図４】 図１の半導体発光素子の製造工程のうちのエ
ピタキシャル成長を行う第２の工程を示す断面図であ
る。
ピタキシャル成長を行う第２の工程を示す断面図であ
る。
【図５】 図１の半導体発光素子の製造工程のうちの第
２のマスクパターンを用いてメサのパターニングを行う
第３の工程を示す断面図である。
２のマスクパターンを用いてメサのパターニングを行う
第３の工程を示す断面図である。
【図６】 図１の半導体発光素子の製造工程のうちの第
３のマスクパターンを用いて上部ＤＢＲ膜１３のパター
ニング及びＤＢＲ膜１１，１３の酸化を行う第４の工程
を示す断面図である。
３のマスクパターンを用いて上部ＤＢＲ膜１３のパター
ニング及びＤＢＲ膜１１，１３の酸化を行う第４の工程
を示す断面図である。
【図７】 図１の半導体発光素子の製造工程のうちの第
４のマスクパターンを用いてｎ型電極１５の蒸着を行う
第５の工程を示す断面図である。
４のマスクパターンを用いてｎ型電極１５の蒸着を行う
第５の工程を示す断面図である。
【図８】 図１の半導体発光素子の製造工程のうちの第
４のマスクパターンを用いてｐ型電極１６の蒸着を行う
第６の工程を示す断面図である。
４のマスクパターンを用いてｐ型電極１６の蒸着を行う
第６の工程を示す断面図である。
【図９】 図６に示した、第３のマスクパターンを用い
て上部ＤＢＲ膜１３のパターニング及びＤＢＲ膜１１，
１３内のＡｌＡｓ層２１，４１の酸化を行う第４の工程
において用いる酸化処理装置の構成を示す断面図であ
る。
て上部ＤＢＲ膜１３のパターニング及びＤＢＲ膜１１，
１３内のＡｌＡｓ層２１，４１の酸化を行う第４の工程
において用いる酸化処理装置の構成を示す断面図であ
る。
【図１０】 図１の半導体発光素子の発光動作を示すエ
ネルギー準位図である。
ネルギー準位図である。
【符号の説明】 １…電圧可変型直流電源、 １０…ＧａＡｓ半導体基板、 １０ａ…平担部、 １０ｂ…斜面部、 １１…下部ＤＢＲ膜、 １２…活性層、 １２ｐ…ｐ型活性層、 １２ｎ…ｎ型活性層、 １３…上部ＤＢＲ膜、 １４…ＧａＡｓキャップ層、 １５…ｎ型電極、 １６…ｐ型電極、 １７…ファセット部、 ２１…ＡｌＡｓ層、 ２２…ＧａＡｓ層、 ３１…キャリア閉じ込め層、 ３２…ＳｉドープＧａＡｓ層、 ３３…量子井戸層、 ３４…ＳｉドープＧａＡｓ層、 ３５…キャリア閉じ込め層、 ４１…ＡｌＡｓ層、 ４２…ＧａＡｓ層、 １０１，１０２…処理室、 ２０１…Ｎ2ガスボンベ、 ２０２…ポンプ、 ２０３…ビーカー、 ３０１…ヒーター、 ３０２…サンプル、 ４０１，４０２，４０３…パイプ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大西 一 京都府相楽郡精華町大字乾谷小字三平谷 ５番地 株式会社エイ・ティ・アール環 境適応通信研究所内 (72)発明者 江上 典文 京都府相楽郡精華町大字乾谷小字三平谷 ５番地 株式会社エイ・ティ・アール環 境適応通信研究所内 (56)参考文献 特開 平７−273399（ＪＰ，Ａ) 特開 平９−36345（ＪＰ，Ａ) 特開 平５−129717（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01S 3/18 H01L 33/00 H01L 21/203 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (4)
- 【請求項１】 面方位（３１１）Ａ面の平坦部と面方位
（５１１）Ａ面の斜面部とが形成されるように段差加工
された半絶縁性化合物半導体基板上に、所定の化合物半
導体にてなる活性層を、それぞれＡｌＡｓ層とＧａＡｓ
層とが交互に積層されてなる下部と上部の分布反射膜で
挟設しかつ上記段差の斜面部上に面方位（４１１）Ａ面
のファセット部が形成されるように形成した後、上記Ａ
ｌＡｓ層を酸化させ、上記活性層の平坦部と、ファセッ
ト部及び斜面部との間において伝導型の違いにより形成
された横型ｐ−ｎ接合を利用して、上記活性層の横方向
に形成された２つの電極を介して横方向で電流を注入す
ることにより発光させることを特徴とする半導体発光素
子。 - 【請求項２】 上記活性層は、量子井戸層を、第１のＳ
ｉドープＧａＡｓ層及び第１のキャリア閉じ込め層と、
第２のＳｉドープＧａＡｓ層及び第２のキャリア閉じ込
め層とにより挟設するように形成されたことを特徴とす
る請求項１記載の半導体発光素子。 - 【請求項３】 半絶縁性化合物半導体基板上において面
方位（３１１）Ａ面の平坦部と面方位（５１１）Ａ面の
斜面部とが形成されるように段差を形成することと、 上記半導体基板上に、それぞれＡｌＡｓ層とＧａＡｓ層
とが交互に積層されてなる下部の分布反射膜を形成する
ことと、 上記下部の分布反射膜上に、結晶成長法によって上記段
差の斜面部上に面方位（４１１）Ａ面のファセット部が
形成されるように、所定の化合物半導体にてなる活性層
を形成することと、 上記段差によって形成される上記活性層の平担部と、フ
ァセット部及び斜面部との間において伝導型の違いで横
方向ｐ−ｎ接合を形成することと、 上記活性層上に、ＡｌＡｓ層とＧａＡｓ層とが交互に積
層されてなる上部の分布反射膜を形成することと、 上記上部と下部の分布反射膜の各ＡｌＡｓ層を酸化させ
ることと、 上記活性層の横方向に配置されるように、２つの電極を
形成することとを含むことを特徴とする半導体発光素子
の製造方法。 - 【請求項４】 上記活性層を形成することは、量子井戸
層を、第１のＳｉドープＧａＡｓ層及び第１のキャリア
閉じ込め層と、第２のＳｉドープＧａＡｓ層及び第２の
キャリア閉じ込め層とにより挟設するように形成するこ
とを含むことを特徴とする請求項３記載の半導体発光素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11793297A JP2955250B2 (ja) | 1997-05-08 | 1997-05-08 | 半導体発光素子とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11793297A JP2955250B2 (ja) | 1997-05-08 | 1997-05-08 | 半導体発光素子とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10308559A JPH10308559A (ja) | 1998-11-17 |
| JP2955250B2 true JP2955250B2 (ja) | 1999-10-04 |
Family
ID=14723782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11793297A Expired - Lifetime JP2955250B2 (ja) | 1997-05-08 | 1997-05-08 | 半導体発光素子とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2955250B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4110416B2 (ja) | 2005-03-18 | 2008-07-02 | セイコーエプソン株式会社 | 面発光型装置及びその製造方法 |
| JP4110417B2 (ja) | 2005-03-18 | 2008-07-02 | セイコーエプソン株式会社 | 面発光型装置及びその製造方法 |
-
1997
- 1997-05-08 JP JP11793297A patent/JP2955250B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10308559A (ja) | 1998-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3783411B2 (ja) | 表面発光型半導体レーザ | |
| US6771680B2 (en) | Electrically-pumped, multiple active region vertical-cavity surface-emitting laser (VCSEL) | |
| JP2534444B2 (ja) | 集積化短キャビティ・レ―ザ | |
| KR100523484B1 (ko) | 전류 제한 구조를 갖는 반도체 광소자의 제조방법 | |
| JP4265875B2 (ja) | 面発光半導体レーザの製造方法 | |
| JP4034513B2 (ja) | 面発光型レーザ装置、これを用いた光モジュール、及び光システム | |
| US6277696B1 (en) | Surface emitting laser using two wafer bonded mirrors | |
| JPS61127192A (ja) | 表面放射発光装置 | |
| JPH09507339A (ja) | 一体型レーザ・パワー・モニタ | |
| JPH10107389A (ja) | 半導体光電子素子の製造方法およびこの方法によって製造される素子および素子マトリックス | |
| US6621843B2 (en) | Long wavelength surface-emitting semiconductor laser device and method for manufacturing the same | |
| JP2002299742A (ja) | 垂直空洞面発光レーザ及びその製造方法、並びに、通信システム | |
| CA2477541A1 (en) | Hybrid vertical cavity laser with buried interface | |
| JP2863773B2 (ja) | 面発光型半導体レーザ装置 | |
| JPS6412114B2 (ja) | ||
| US7907653B2 (en) | Vertical cavity surface emitting laser device and vertical cavity surface emitting laser array | |
| US20020146053A1 (en) | Surface emitting semiconductor laser device | |
| JP3837969B2 (ja) | 面発光型半導体レーザとその製造方法 | |
| JP2001068783A (ja) | 面発光レーザ及びその製造方法 | |
| JP2004031925A (ja) | ｎ型半導体分布ブラッグ反射器および面発光半導体レーザ素子および面発光レーザアレイおよび面発光レーザモジュールおよび光インターコネクションシステムおよび光通信システム | |
| JP2955250B2 (ja) | 半導体発光素子とその製造方法 | |
| JPH08181384A (ja) | 面発光レーザ及びその作製方法 | |
| JP3570094B2 (ja) | 面発光半導体レーザ及びその製造方法及び波長可変方法 | |
| JP2000277852A (ja) | 表面発光型半導体レーザ、及びその製造方法 | |
| JP2004063634A (ja) | 半導体分布ブラッグ反射器および面発光レーザ素子および面発光レーザアレイおよび光通信システムおよび光インターコネクションシステム |