JP2014022609A - 発光素子、発光素子ユニットおよび発光素子パッケージ - Google Patents
発光素子、発光素子ユニットおよび発光素子パッケージ Download PDFInfo
- Publication number
- JP2014022609A JP2014022609A JP2012160833A JP2012160833A JP2014022609A JP 2014022609 A JP2014022609 A JP 2014022609A JP 2012160833 A JP2012160833 A JP 2012160833A JP 2012160833 A JP2012160833 A JP 2012160833A JP 2014022609 A JP2014022609 A JP 2014022609A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- light emitting
- semiconductor layer
- type nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
【解決手段】発光素子1は、n型窒化物半導体層3と、n型窒化物半導体層3に積層された発光層4と、発光層4に積層されたp型窒化物半導体層5と、n型窒化物半導体層3に接続されたn型電極35と、p型窒化物半導体層5に接続されたp型電極40とを含む。p型電極40は、InxGa1−xO層45およびNb2O5層46を交互に積層した導電性多層反射鏡7を含み、導電性多層反射鏡7は、周期構造の異なる第1多層反射鏡部41および第2反射鏡部42を有している。
【選択図】図2
Description
p型電極において、光を反射させるために、反射率が高いAgやAlを用いた反射層を形成することが考えられる。Agは、イオン化してn型電極へ移動すること(マイグレーション)が懸念される。Agのマイグレーションが生じると、n型電極とp型電極との間で短絡が生じる虞がある。また、Alの場合には、ガルバニック腐食の懸念がある。そのため、反射層では、AgやAlを使用したくない。
請求項5記載の発明は、前記n型電極は、前記絶縁膜から露出したn側外部接続部を有し、前記p型電極は、前記絶縁膜から露出したp側外部接続部を有している、請求項4に記載の発光素子である。
請求項6記載の発明のように、前記絶縁膜が、SiO2、SiONおよびSiNのうちの一種以上を含んでいることが好ましい。
そして、請求項8記載の発明のように、主面を有するサブマウント基板と、前記p型窒化物半導体層を前記サブマウント基板の主面に対向させて当該サブマウント基板に接合された前記発光素子とを含む、発光素子ユニットを構成することができる。また、請求項9記載の発明のように、前記発光素子ユニットと、前記発光素子ユニットを収容した樹脂パッケージとを含む、発光素子パッケージを構成することができる。
p型電極には、導電性多層反射防止膜が設けられており、導電性多層反射防止膜は、InxGa1−xO層およびNb2O5層といった屈折率の異なる二種類の透明電極層を交互に積層することで構成されている。そのため、光は、p型電極において導電性多層反射防止膜を透過することによって、p型電極の表面で反射することなく、p型電極の表面から放出される。これにより、p型電極の表面からの光の取り出し効率が向上された発光素子を提供できる。
図1は、本発明の一実施形態に係る発光素子1の模式的な平面図である。図2は、図1の切断面線II−IIにおける断面図である。図3は、図1の切断面線III−IIIにおける断面図である。図4は、発光素子1の模式的な斜視図である。
発光素子1は、透明基板2と、n型窒化物半導体層3と、発光層4と、p型窒化物半導体層5と、n型電極35と、p型電極40と、絶縁膜8と、絶縁管層9と、バリア層15と、接合層16とを備えている。n型電極35は、n型窒化物半導体層3に接続されており、n側外部接続部10と、第1コンタクト11とを有している。p型電極40は、p型窒化物半導体層5に接続されており、透明導電膜6と、導電性多層反射鏡7と、p側外部接続部12と、第2コンタクト13と、エッチングストップ層14とを有している。
透明基板2は、発光層4の発光波長(たとえば450nm)に対して透明な材料(たとえばサファイア、GaNまたはSiC)からなり、所定の厚さを有している。透明基板2は、その厚さ方向から見た平面視において、図2における左右方向に長手方向を有し、図2における奥行き方向に短手方向を有する矩形形状に形成されている(図1参照)。透明基板2の長手方向寸法は、たとえば、約1000μmであり、透明基板2の短手方向寸法は、たとえば、約500μmである。透明基板2では、図2における下面が表面2Aであり、図2における上面が裏面2Bである。表面2Aは、光が取り出される光取出し面である。裏面2Bは、透明基板2におけるn型窒化物半導体層3との接合面である。透明基板2の裏面2Bには、n型窒化物半導体層3側へ突出する凸部17が複数形成されている。複数の凸部17は、離散配置されている。具体的には、複数の凸部17は、透明基板2の裏面2Bにおいて、互いに間隔を空けて行列状に配置されていてもよいし、千鳥状に配置されていてもよい。各凸部17は、SiNで形成されていてもよい。
図5は、発光素子における導電性多層反射鏡の模式的な断面図である。
導電性多層反射鏡7は、InxGa1−xOからなるInxGa1−xO層45とNb2O5(五酸化ニオブ)からなるNb2O5層46という二種類の透明電極層を交互に積層することで構成されている。InxGa1−xO層45は、Nb2O5層46よりも屈折率が低い。この実施形態におけるInxGa1−xO層45は、InGaO3で構成されている。InGaO3の屈折率は、約1.6であり、Nb2O5の屈折率は、約2.4である。
第1多層反射鏡部41、第2多層反射鏡部42および第3多層反射鏡部43のそれぞれは、InxGa1−xO層45およびNb2O5層46を交互に積層することで構成されている。DBRでは、InxGa1−xO層45およびNb2O5層46の各光路長(=InxGa1−xOまたはNb2O5の屈折率×層厚T)が、各多層反射鏡部で反射させたい光の波長の4分の1に一致している。そのため、各多層反射鏡部において、InxGa1−xO層45およびNb2O5層46の各層厚Tは、各多層反射鏡部で反射させたい光の波長の4分の1をInxGa1−xOまたはNb2O5の屈折率で割ることで得られる。
第1パターン:第1層厚T1と第3層厚T3と第5層厚T5とが異なり、第2層厚T2と第4層厚T4と第6層厚T6とが異なり、第1周期厚S1と第2周期厚S2と第3周期厚S3とが異なる。たとえば、第1層厚T1>第3層厚T3>第5層厚T5であり、第2層厚T2>第4層厚T4>第6層厚T6であり、第1周期厚S1>第2周期厚S2>第3周期厚S3である場合である。
図6では、第1多層反射鏡部41、第2多層反射鏡部42および第3多層反射鏡部43のそれぞれに対して厚さ方向から投光した場合における光の波長と各多層反射鏡部での光の反射率との関係を示している。
この実施形態において、第1多層反射鏡部41、第2多層反射鏡部42および第3多層反射鏡部43のそれぞれでは、InxGa1−xO層45およびNb2O5層46が交互に4周期積層されている。つまり、第1多層反射鏡部41、第2多層反射鏡部42および第3多層反射鏡部43のそれぞれは、InxGa1−xO層45およびNb2O5層46のペアを4つ有している。また、図6では、層厚T1〜T6が、前述した第1パターンに応じて定められている。具体的に、第1層厚T1は84.4nmであり、第2層厚T2は54.0nmであり、第3層厚T3は71.9nmであり、第4層厚T4は46.0nmであり、第5層厚T5は59.4nmであり、第6層厚T6は38.0nmである。各多層反射鏡部におけるInxGa1−xO層45およびNb2O5層46の層厚Tの比、つまり、層厚T1と層厚T2との比と、層厚T3と層厚T4との比と、層厚T5と層厚T6との比とは一致している。
導電性多層反射鏡7全体の導電性は良好である。
複数の絶縁管層9は、図1に示すように、平面視において交差する2方向(透明基板2の長手方向および短手方向)に沿って行列状に規則配列されていてもよいし、平面視で千鳥状に配列されていてもよい。この実施形態では、絶縁管層9の数は、15であり、3行5列の行列状に配置されている。この場合、行方向が透明基板2の短手方向に一致し、列方向が透明基板2の長手方向に一致している。
図1を参照して、平面視において、円管状の絶縁管層9の円中心と、絶縁管層9の中空部分に埋め込まれた円柱状の第1コンタクト11の円中心とは、一致している。したがって、平面視において、複数の第1コンタクト11は、複数の絶縁管層9と同じ配列パターンで配列されている。つまり、複数の第1コンタクト11は、平面視において、行列状をなすように、均等に分散配置されている。
エッチングストップ層14は、導電性多層反射鏡7上において、平面視で各第2コンタクト13と一致する位置に積層されており、平面視において第2コンタクト13よりも大きく形成されている。エッチングストップ層14は、導電性材料で形成されており、具体的には、Cr(クロム)およびPt(白金)を導電性多層反射鏡7側からこの順番で積層することで構成されている。エッチングストップ層14は、導電性多層反射鏡7と第2コンタクト13とに挟まれている。第2コンタクト13は、エッチングストップ層14を介して導電性多層反射鏡7に接続されている。そのため、第2コンタクト13につながったp側外部接続部12は、第2コンタクト13およびエッチングストップ層14を介して、導電性多層反射鏡7に電気的に接続されている。
接合層16は、n側外部接続部10上のバリア層15上に、n側外部接続部10と同一パターンで積層されているとともに、p側外部接続部12上のバリア層15上に、p側外部接続部12と同一パターンで積層されている。接合層16は、たとえば、Ag、TiもしくはPtまたはこれらの合金からなる。接合層16は、半田またはAuSn(金錫)からなってもよい。この実施形態では、接合層16は、AuSnからなる。バリア層15によって、接合層16からn側外部接続部10およびp側外部接続部12へのSn(錫)の拡散が抑えられている。
導電性多層反射鏡7は、マイグレーションの懸念があるAgやガルバニック腐食の懸念があるAlを使用せず、InxGa1−xO層45およびNb2O5層46といった屈折率の異なる二種類の透明電極層を交互に積層することで構成されている。導電性多層反射鏡7は、周期構造の異なる第1多層反射鏡部41、第2反射鏡部42および第3反射鏡部43を有している。そのため、透明電極層(InxGa1−xO層45およびNb2O5層46)の積層方向に沿う方向(導電性多層反射鏡7に垂直な方向)からの光だけでなく、当該積層方向に傾斜した方向からの光も反射させることができる。これにより、AgやAlを用いなくてもn型窒化物半導体層3からの光の取り出し効率(輝度)を向上しつつ、さらに、AgやAlを用いないことにより信頼性の高い長寿命の発光素子1を提供できる。
まず、図7Aに示すように、透明基板2の裏面2Bに、SiNからなる層(SiN層)を形成し、レジストパターン(図示せず)をマスクとするエッチングにより、このSiN層を、複数の凸部17に分離する。次いで、透明基板2を反応容器(図示せず)内に配置して反応容器内にガス(シランガス等)を流すことによって、透明基板2の裏面2B上に半導体層をエピタキシャル成長させる処理が行われる。その際、ガスの流量比を変えることで、透明基板2の裏面2B上に、n型窒化物半導体層3、発光層4およびp型窒化物半導体層5を、この順番で連続的に形成することができる。
この実施形態の場合、具体的には、まず、型窒化物半導体層5において各貫通穴19からが露出された部分の上の全域に亘って、第1層厚T1の厚さを有するInxGa1−xOの層(第1層)を形成する。次いで、当該第1層の上の全域に亘って、第2層厚T2の厚さを有するNb2O5の層(第2層)を形成して、第1層と第2層とのペアを1つ形成する。そして、最終的に、当該ペアを全部で4つ積層する。
図5を参照して、除去後に残った第1層が、第1InxGa1−xO層45Aとなって、透明導電膜6上に、透明導電膜6と同一パターンで形成される。また、除去後に残った第2層が、第1Nb2O5層46Aとなって、第1InxGa1−xO層45Aと同一パターンで形成される。また、除去後に残った第3層が、第2InxGa1−xO層45Bとなって、第1Nb2O5層46Aと同一パターンで形成される。また、除去後に残った第4層が、第2Nb2O5層46Bとなって、第2InxGa1−xO層45Bと同一パターンで形成される。また、除去後に残った第5層が、第3InxGa1−xO層45Cとなって、第2Nb2O5層46Bと同一パターンで形成される。また、除去後に残った第6層が、第3Nb2O5層46Cとなって、第3InxGa1−xO層45Cと同一パターンで形成される。
次いで、図7Dに示すように、レジストパターン20を除去してから、別のレジストパターン22を導電性多層反射鏡7上に形成する。レジストパターン22には、平面視で導電性多層反射鏡7の各貫通穴21と一致する位置に、貫通穴21と同じ大きさの開口23が形成されている。開口23は、平面視で同じ位置にある貫通穴19,21に連続している。また、平面視において、レジストパターン22は、n型窒化物半導体層3の段付部分3Cが位置する予定の部分には存在しない。
次いで、図7Fに示すように、導電性多層反射鏡7上およびエッチングストップ層14上に、たとえばCVD法によって、SiNからなる層(SiN層)26を形成する。SiN層26は、各トレンチ25内に埋め尽くされるとともに、平面視における発光層4、p型窒化物半導体層5、透明導電膜6および導電性多層反射鏡7のそれぞれの外側端面と、n型窒化物半導体層3の段付部分3Cとを全域に亘って覆うように形成される。SiN層26において、導電性多層反射鏡7上およびエッチングストップ層14上にある部分は、絶縁膜8の被覆部8Aとなり、平面視における発光層4、p型窒化物半導体層5、透明導電膜6および導電性多層反射鏡7のそれぞれの外側端面と、n型窒化物半導体層3の段付部分3Cとを覆っている部分は、延設部8Bとなる。また、SiN層26において、トレンチ25内に埋め込まれた部分は、絶縁管層9を形成することになる。
次いで、レジストパターン27をマスクとするドライエッチングにより、絶縁膜8と、各トレンチ25内のSiN層26とを選択的に除去する。これにより、平面視においてレジストパターン27の各開口28と一致する位置の絶縁膜8およびSiN層26がレジストパターン27側から除去される。このドライエッチングの条件は、n型窒化物半導体層3がエッチングされない条件になっている。そのため、各開口28におけるエッチングは、トレンチ25の底面におけるn型窒化物半導体層3の手前でストップする。これにより、平面視においてレジストパターン22の各開口28と一致する位置には、絶縁膜8およびSiN層26を貫通してn型窒化物半導体層3まで到達するトレンチ30が形成される。
次いで、バリア層15上の全域に、たとえば電解めっき法によって、AuSnからなる層(AuSn層)を形成する。AuSn層は、接合層16である。
第1コンタクト11が埋め込まれるトレンチ30は、第1コンタクト11と同じ大きさの円形状の断面を有しており、その直径(内径)は、20μm以上40μm以下である。これに対し、第2コンタクト13が埋め込まれるトレンチ31は、平面視においてトレンチ30よりも大きい(図1参照)。そのため、前述したように、絶縁膜8上にAl層32を形成する際に(図7H参照)、各トレンチ31内にAl層32を埋め尽くすと、絶縁膜8には、各トレンチ31の跡90が凹みとなって現れ、最終的には、第2電極12上の接合層16の接合面16Aにも現れる(図4参照)。しかし、複数のトレンチ31は、透明基板2の短手方向において間隔を隔てているので(図1参照)、これらのトレンチ31が1列につながっている場合に比べて、各トレンチ31の跡90は、とても小さく目立たない。そのため、第2電極12上の接合層16の接合面16Aはほとんど平坦になる。
図8に二点鎖線で示すように、発光素子1は、接合層16によってサブマウント50に接合され、発光素子1およびサブマウント50は、発光素子ユニット64を構成する。
サブマウント50は、サブマウント基板51と、絶縁層52と、電極層53と、接合層54とを備えている。
電極層53は、たとえばAlからなる。電極層53は、絶縁層52上において分離された2つの領域に設けられており、図8では、2つの電極層53が、左右に隔てた状態で絶縁層52上に形成されている。2つの電極層53のうち、図8における左側の電極層53を第1マウント電極層53Aといい、図8における右側の電極層53を第2マウント電極層53Bということにする。第1マウント電極層53Aと第2マウント電極層53Bとは、第1電極11および第2電極12の間隔とほぼ等しい間隔、たとえば、60μm程度の間隔を隔てて分離絶縁されて配置されている。
平面視において、第1マウント電極層53A上の接合層54は、発光素子1のn側外部接続部10上の接合層16と同じ大きさであり、第2マウント電極層53B上の接合層54は、発光素子1のp側外部接続部12上の接合層16と同じ大きさである(図1参照)。
図10Aを参照して、発光装置60は、発光素子ユニット64(発光素子1およびサブマウント50)と、支持基板61とを含んでいる。
支持基板61は、絶縁性材料で形成された絶縁基板62と、絶縁基板62の両端から露出するように設けられて、発光素子1と外部とを電気的に接続する金属製の一対のリード63とを有している。絶縁基板62は、たとえば平面視矩形に形成されており、その対向する一対の辺に沿って一対のリード63がそれぞれ帯状に形成されている。各リード63は、絶縁基板62の一対の端縁に沿って、上面から側面を渡って下面に至るように折り返され、横向きU字形断面を有するように形成されている。
発光素子パッケージ70は、図10Aに示した構造の発光装置60と樹脂パッケージ71と封止樹脂72とを含んでいる。
樹脂パッケージ71は、樹脂が充填されたリング状のケースであり、その内側に発光素子ユニット64を収容して(覆って)側方から包囲して保護した状態で、支持基板61に固定されている。樹脂パッケージ71の内壁面は、発光素子ユニット64の発光素子1から出射された光を反射させて外部へ取り出すための反射面71aを形成している。この実施形態では、反射面71aは、内方に向かうに従って支持基板61に近づくように傾斜した傾斜面からなり、発光素子1からの光を光取り出し方向(透明基板2の法線方向)に向かって反射するように構成されている。
図11には、支持基板61上に一つの発光素子ユニット64が実装されている構造を示したが、むろん、支持基板61上に複数個の発光素子ユニット64が共通に実装されていて、それらが封止樹脂72によって共通に封止されていてもよい。
図12は、本発明の別の実施形態に係る発光素子の模式的な断面図である。
前述した発光素子1では、InxGa1−xO層45およびNb2O5層46を交互に積層することによって、光を反射させる導電性多層反射鏡7を構成していたが、InxGa1−xO層45およびNb2O5層46を交互に積層することによって、光を透過させる導電性多層反射防止膜73(図12参照)を構成することもできる。導電性多層反射防止膜73は、いわゆるAR(Anti Reflect)膜である。
導電性多層反射防止膜73は、第1多層反射鏡部41、第2多層反射鏡部42および第3多層反射鏡部43のいずれか一つだけで構成されている。よって、導電性多層反射防止膜73は、一定の層厚Tを有するInxGa1−xO層45と、一定の層厚Tを有するNb2O5層46とが交互に積層されることで構成されている。そのため、導電性多層反射防止膜73におけるInxGa1−xO層45およびNb2O5層46の周期は単一である。
p型窒化物半導体層78は、発光層77と同一パターンで発光層77上に積層されている。そのため、平面視において、p型窒化物半導体層78の領域は、発光層77の領域と一致している。p型窒化物半導体層78は、p型の窒化物半導体(たとえば、GaN)からなっていて、発光層77の発光波長に対して透明である。このように、n型半導体層であるn型窒化物半導体層76とp型半導体層であるp型窒化物半導体層78とで発光層77を挟んだ発光ダイオード構造が形成されている。
導電性多層反射防止膜73において透明導電膜84側とは反対側の表面73A(p型電極80の表面80Aでもある)では、左側へ偏った位置に、パッド電極81が形成されている。パッド電極81は、表面73A側からCr(クロム)およびAuを積層することによって構成されている。
このような発光素子74において、パッド電極81とパッド電極82との間に順方向電圧を印加すると、p型電極80からn型電極79へ向かって電流が流れる。電流は、p型電極80からn型電極79へ向かって、導電性多層反射防止膜73および透明導電膜84を、この順番で流れる。導電性多層反射防止膜73は、導電性が良好なので、電流は、導電性多層反射防止膜73において平面視における全域に広がり、その後、透明導電膜84、p型窒化物半導体層78、発光層77、n型窒化物半導体層76およびn型電極79を、この順番で流れる。このように電流が流れることによって、n型窒化物半導体層76から発光層77に電子が注入され、p型窒化物半導体層78から発光層77に正孔が注入され、これらの正孔および電子が発光層77で再結合することにより、光が発生する。
前述したように、導電性多層反射防止膜73は、InxGa1−xO層45およびNb2O5層46といった屈折率の異なる二種類の透明電極層を交互に積層することで構成されている。そのため、光は、p型電極80において導電性多層反射防止膜73を透過することによって、p型電極80の表面80Aで反射することなく、p型電極40の表面80Aから放出される。これにより、p型電極80の表面80Aからの光の取り出し効率が向上された発光素子74を提供できる。
この発光素子74を作成する場合、まず、基板75の表面75Aにn型窒化物半導体層76を形成し、n型窒化物半導体層76の表面76Bの全域に発光層77、p型窒化物半導体層78および透明導電膜84をこの順番で形成し、透明導電膜84上に導電性多層反射防止膜73を形成する。次いで、エッチングまたはリフトオフによって、n型窒化物半導体層76、発光層77、p型窒化物半導体層78、透明導電膜84および導電性多層反射防止膜73のそれぞれをパターニングして、n型窒化物半導体層76の表面76Bのn側領域76Cを露出させる。次いで、n側領域76Cにn型電極79を形成する。そして、導電性多層反射防止膜73上にパッド電極81を形成し、n型電極79上にパッド電極82を形成する。その後、基板75の裏面75Bに反射層83を形成する。そして、基板75の元基板となる1枚のウエハを、レーザスクライバ等を用いてダイシングすると、発光素子74が個別に切り出される。
2 透明基板
3 n型窒化物半導体層
4 発光層
5 p型窒化物半導体層
6 透明導電膜
7 導電性多層反射鏡
8 絶縁膜
10 n側外部接続部
12 p側外部接続部
35 n型電極
40 p型電極
41 第1多層反射鏡部
42 第2多層反射鏡部
45 InxGa1−xO層
46 Nb2O5層
51 サブマウント基板
51A 主面
64 発光素子ユニット
70 発光素子パッケージ
71 樹脂パッケージ
73 導電性多層反射防止膜
74 発光素子
76 n型窒化物半導体層
77 発光層
78 p型窒化物半導体層
79 n型電極
80 p型電極
T(T1〜T6) 層厚
S(S1〜S3) 周期厚
Claims (10)
- n型窒化物半導体層と、
前記n型窒化物半導体層に積層された発光層と、
前記発光層に積層されたp型窒化物半導体層と、
前記n型窒化物半導体層に接続されたn型電極と、
前記p型窒化物半導体層に接続されたp型電極とを含み、
前記p型電極が、InxGa1−xO層およびNb2O5層を交互に積層した導電性多層反射鏡を含み、前記導電性多層反射鏡が周期構造の異なる第1多層反射鏡部および第2多層反射鏡部を有している、発光素子。 - 前記第1多層反射鏡部および前記第2多層反射鏡部は、InxGa1−xO層の層厚、Nb2O5層の層厚、ならびにInxGa1−xO層およびNb2O5層の各層厚を合計した周期厚のうちの少なくとも一つが異なる、請求項1に記載の発光素子。
- 前記p型窒化物半導体層と前記導電性多層反射鏡との間に、ITOまたはZnOからなる透明導電膜が配置されている、請求項1または2に記載の発光素子。
- 前記n型電極および前記p型電極を互いに絶縁する絶縁膜をさらに含み、前記絶縁膜が、前記導電性多層反射鏡の一部を覆っている、請求項1〜3のいずれか一項に記載の発光素子。
- 前記n型電極は、前記絶縁膜から露出したn側外部接続部を有し、
前記p型電極は、前記絶縁膜から露出したp側外部接続部を有している、請求項4に記載の発光素子。 - 前記絶縁膜が、SiO2、SiONおよびSiNのうちの一種以上を含む、請求項4または5に記載の発光素子。
- 透明基板をさらに含み、
前記n型窒化物半導体層が前記透明基板上に積層されている、請求項1〜6のいずれか一項に記載の発光素子。 - 主面を有するサブマウント基板と、
前記p型窒化物半導体層を前記サブマウント基板の主面に対向させて当該サブマウント基板に接合された請求項1〜7のいずれか一項に記載の発光素子と
を含む、発光素子ユニット。 - 請求項8に記載の発光素子ユニットと、前記発光素子ユニットを収容した樹脂パッケージとを含む、発光素子パッケージ。
- n型窒化物半導体層と、
前記n型窒化物半導体層に積層された発光層と、
前記発光層に積層されたp型窒化物半導体層と、
前記n型窒化物半導体層に接続されたn型電極と、
前記p型窒化物半導体層に接続されたp型電極とを含み、
前記p型電極が、InxGa1−xO層およびNb2O5層を交互に積層した導電性多層反射防止膜を含む、発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012160833A JP5950257B2 (ja) | 2012-07-19 | 2012-07-19 | 発光素子、発光素子ユニットおよび発光素子パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012160833A JP5950257B2 (ja) | 2012-07-19 | 2012-07-19 | 発光素子、発光素子ユニットおよび発光素子パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014022609A true JP2014022609A (ja) | 2014-02-03 |
JP5950257B2 JP5950257B2 (ja) | 2016-07-13 |
Family
ID=50197152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012160833A Expired - Fee Related JP5950257B2 (ja) | 2012-07-19 | 2012-07-19 | 発光素子、発光素子ユニットおよび発光素子パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5950257B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015176979A (ja) * | 2014-03-14 | 2015-10-05 | スタンレー電気株式会社 | 半導体発光装置 |
US9614126B2 (en) | 2015-04-27 | 2017-04-04 | Nichia Corporation | Light emitting device |
US9780261B2 (en) | 2015-09-18 | 2017-10-03 | Nichia Corporation | Light-emitting element and light-emitting device including a first p-side semiconductor layer and a second p-side semiconductor layer |
US9812627B2 (en) | 2016-01-27 | 2017-11-07 | Nichia Corporation | Light emitting device |
US9887334B1 (en) | 2016-08-03 | 2018-02-06 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device |
JP7505057B2 (ja) | 2017-01-26 | 2024-06-24 | 晶元光電股▲ふん▼有限公司 | 発光素子 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005136033A (ja) * | 2003-10-29 | 2005-05-26 | Matsushita Electric Ind Co Ltd | 半導体発光素子 |
JP2007258277A (ja) * | 2006-03-20 | 2007-10-04 | Matsushita Electric Works Ltd | 半導体発光素子 |
WO2012091042A1 (ja) * | 2010-12-27 | 2012-07-05 | ローム株式会社 | 発光素子、発光素子ユニットおよび発光素子パッケージ |
-
2012
- 2012-07-19 JP JP2012160833A patent/JP5950257B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005136033A (ja) * | 2003-10-29 | 2005-05-26 | Matsushita Electric Ind Co Ltd | 半導体発光素子 |
JP2007258277A (ja) * | 2006-03-20 | 2007-10-04 | Matsushita Electric Works Ltd | 半導体発光素子 |
WO2012091042A1 (ja) * | 2010-12-27 | 2012-07-05 | ローム株式会社 | 発光素子、発光素子ユニットおよび発光素子パッケージ |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015176979A (ja) * | 2014-03-14 | 2015-10-05 | スタンレー電気株式会社 | 半導体発光装置 |
US9614126B2 (en) | 2015-04-27 | 2017-04-04 | Nichia Corporation | Light emitting device |
US9780261B2 (en) | 2015-09-18 | 2017-10-03 | Nichia Corporation | Light-emitting element and light-emitting device including a first p-side semiconductor layer and a second p-side semiconductor layer |
US9812627B2 (en) | 2016-01-27 | 2017-11-07 | Nichia Corporation | Light emitting device |
US10069056B2 (en) | 2016-01-27 | 2018-09-04 | Nichia Corporation | Light emitting device |
US10411178B2 (en) | 2016-01-27 | 2019-09-10 | Nichia Corporation | Light emitting device |
US9887334B1 (en) | 2016-08-03 | 2018-02-06 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device |
US10128425B2 (en) | 2016-08-03 | 2018-11-13 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device |
JP7505057B2 (ja) | 2017-01-26 | 2024-06-24 | 晶元光電股▲ふん▼有限公司 | 発光素子 |
Also Published As
Publication number | Publication date |
---|---|
JP5950257B2 (ja) | 2016-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5777879B2 (ja) | 発光素子、発光素子ユニットおよび発光素子パッケージ | |
US9142729B2 (en) | Light emitting element | |
KR101546929B1 (ko) | 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈 | |
JP5915504B2 (ja) | 半導体発光素子 | |
JP5152133B2 (ja) | 発光素子 | |
JP6413460B2 (ja) | 発光装置及び発光装置の製造方法 | |
JP5333382B2 (ja) | 発光素子 | |
KR100887139B1 (ko) | 질화물 반도체 발광소자 및 제조방법 | |
CN108598251B (zh) | 半导体发光元件 | |
JP5950257B2 (ja) | 発光素子、発光素子ユニットおよび発光素子パッケージ | |
JP6041341B2 (ja) | 発光素子、発光素子ユニットおよび発光素子パッケージ | |
JP2014150245A (ja) | 発光素子および発光素子パッケージ | |
TW202036933A (zh) | 紅光發光二極體及其製造方法 | |
KR102256591B1 (ko) | 고효율 발광 장치 | |
JP5326957B2 (ja) | 発光素子の製造方法及び発光素子 | |
JP6016014B2 (ja) | 発光素子、発光素子ユニットおよび発光素子パッケージ | |
JP2018510508A (ja) | オプトエレクトロニクス半導体チップ、オプトエレクトロニクス半導体部品及びオプトエレクトロニクス半導体チップの生産方法 | |
JP6009041B2 (ja) | 発光素子、発光素子ユニットおよび発光素子パッケージ | |
JP2014022607A (ja) | 発光素子、発光素子ユニットおよび発光素子パッケージ | |
KR101363496B1 (ko) | 반도체 발광소자의 제조 방법 | |
JP5151758B2 (ja) | 発光素子 | |
JP5151764B2 (ja) | 発光素子及び発光素子の製造方法 | |
JP5543164B2 (ja) | 発光素子 | |
JP2018026597A (ja) | 発光素子および発光素子パッケージ | |
JP6654219B2 (ja) | 発光素子および発光素子パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160530 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5950257 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |