CN1139819A - 一种电介质，其制造方法，和半导体器件 - Google Patents

一种电介质，其制造方法，和半导体器件 Download PDF

Info

Publication number
CN1139819A
CN1139819A CN96102557A CN96102557A CN1139819A CN 1139819 A CN1139819 A CN 1139819A CN 96102557 A CN96102557 A CN 96102557A CN 96102557 A CN96102557 A CN 96102557A CN 1139819 A CN1139819 A CN 1139819A
Authority
CN
China
Prior art keywords
film
dielectric
sif
sih
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96102557A
Other languages
English (en)
Inventor
福田琢也
金井史幸
加藤圣隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1139819A publication Critical patent/CN1139819A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种具有Si-F键和Si-O键的氟氧化硅薄膜被用于半导体期间的布线绝缘。且利用SiH2X2(X＝H，Cl，Br，OCH3，OC2H5，和OC3H5)气体作为反应物质形成电介质薄膜。可制造出布线延迟小可靠性高的半导体器件，因为具有Si-F键和Si-O键的氟氧化硅薄膜比具有Si-Si键和O-F键的氟氧化硅薄膜的介电常数小。

Description

一种电介质，其制造方法，和半导体器件
本发明涉及一种电介质，其制造方法，和半导体器件，尤其涉及一种适于降低信号的布线延迟和改进半导体集成电路等的耐久性的介电常数小的电介质。
根据半导体器件的传统制造工艺，已经进行了如下降低信号布线延迟的尝试。信号通过布线传输而介电常数小的有机薄膜用来对布线绝缘。但是，因为有机薄膜的耐久性问题使得用有机薄膜对布线绝缘很少采用。
目前，为改善耐久性，开发了用于由硅、氧、和氟组成的电介质薄膜(以后称为SiOF薄膜)的形成方法。例如，如在“利用ECR等离子体化学气相淀积进行小介电常数SiOF薄膜的制备”一文中公开的利用四氟化硅(SiF4)和氧气作为反应气体的方法，刊登在《1993年固态器件和材料会议扩展文摘(1993)》第158页。此外，在《第16届干式工艺研讨会文集(1994)》第133页的“利用等离子体CVD的加氟SiO2薄膜形成机理”中公开了另一种向形成氧化硅薄膜所必须的气体中加入氟团中的气体的方法。
在常规SiOF薄膜方面，薄膜介电常数的变动很大以至不可能形成介电常数小的薄膜。该薄膜的抗湿性差。
考虑到以上问题提出了本发明。
本发明涉及的电介质由氟氧化硅化合物组成，具有氟原子和硅原子共价键。
另外，按照制造本发明涉及的电介质的方法，SiOF薄膜是通过向含有SiH2X2的气体供给不会使SiF2X2的氟原子和硅原子的共价键分离的一定能量而形成的。
再者，根据本发明涉及的半导体器件，在位于半导体器件基片上的多根布线间提供有由氟氧化硅化合物组成，具有氟原子和硅原子共价键的电介质体。
物质的介电常数是基于定向极化、离子极化、和电子极化的成分之和。诸如SiO2或SiOF薄膜这样的非定向物质的介电常数的主要成分几乎与基于电子极化的介电常数成分相同。基于电子极化的介电常数可通过组成原子的原子折射或原子之间的键的电子团折射来得到。
图1表示本发明涉及的SiOF薄膜的分子结构，而图2-8表示传统的已知SiO，SiO2，或SiOX(X＝OF，H，OH，Cl)薄膜的分子结构。在所述图2-8中，由本发明人从其原子折射分别计算出其特定的介电常数ε。F的原子折射是通过从CF4的分子折射中扣除C的原子折射而计算出的。Si的原子折射是通过从SiF4的分子折射中扣除F的原子折射而计算出的。如在图2-8所示及特定介电常数ε表示的，SiOF薄膜的特定介电常数小于SiO和SiO2的介电常数。另外，根据本发明人的研究，具有Si和F共价键的SiOF分子结构薄膜的介电常数ε小于具有Si和O共价键的SiOF薄膜分子结构的介电常数。
图9表示各种键的分离能量。O-F键较Si-F键弱约1/3。因此，具有Si-F键的SiOF薄膜具有较小的ε且在化学上比具有O-F键的SiOF薄膜更稳定。
为形成具有带Si-F键的分子结构的SiOF薄膜，采用SiF2X2分子。这些分子具有至少两个Si-F键和另外两个Si-X键，X是一个原子或原子团。Si-X键的键能比Si-F键的键能小。如图9所示，Si-H，Si-Cl，Si-O的键能均小于Si-F键的键能。相应地，Si-X分子(其中X为H，Cl，OCH3，OC2H5，OC3H7等其中之一)是理想的。当采用其中Si-X键的键能小于Si-F键的键能的分子时，可产生SiF2X2分子状况，在其中Si-F键仍保持连接而Si-X键分离。
实践中，热CVD设备的反应温度或等离子体处理设备的输入功率被控制为向每摩尔的SiF2X2分子中加入541kJ的能量，这不会使Si-F键分离。在上述情况下，氧气与具有两个Si-F键的Si原子结合并使X原子分离。另外，剩余的未结合的氧原子价与另一SiF2X2分子中类似的Si形成一个键。相应地，就可形成如图1所示的具有F与Si结合的分子结构的SiOF薄膜。
如图9所示，Si-H键的键能小于Si-Cl键和Si-O键的键能。因此，采用其中X为H的Si-X分子可以扩大工作工况的范围。
图1简要表示本发明的SiOF薄膜的分子结构。
图2简要表示传统的SiO(OF)薄膜的分子结构。
图3简要表示传统的SiO2薄膜的分子结构。
图4简要表示传统的SiOCl薄膜的分子结构。
图5简要表示传统的SiO薄膜的分子结构。
图6简要表示传统的SiOH薄膜的分子结构。
图7简要表示传统的SiOF薄膜的分子结构。
图8简要表示传统的SiO(OH)薄膜的分子结构。
图9表示各种键的分离能量。
图10为本发明中用来形成SiOF薄膜的ECR-CVD设备横截面示意图。
图11为本发明的SiOF薄膜的红外线吸收频谱。
图12为本发明中用来形成SiOF薄膜的平行板型RF-CVD设备横截面示意图。
图13为本发明中用来形成SiOF薄膜的ICP-CVD设备横截面示意图。
图14简要表示本发明中的一种工况，其中半导体基片上的布线被用SiOF薄膜覆盖。
图15简要表示本发明中的一种工况，其中半导体基片上的布线被用SiOF薄膜覆盖，由重叠溅射(overlapped spattering)形成。
图16简要表示本发明中的一种工况，其中半导体基片上的布线被用平面化的SiOF薄膜覆盖。
图17是本发明的SiOF薄膜的介电常数和HWHH(半高半宽(A Half Width at Half Hight))间的关系图。
图18是本发明的SiOF薄膜的特定介电常数和密度间的关系图。
图19是本发明的SiOF薄膜的密度和绝缘击穿电场间的关系图。
图20是本发明的SiOF薄膜的特定介电常数和解吸量间的关系图。
图21是本发明中利用SiOF薄膜的SRAM的横截面示意图。
图22是本发明中利用SiOF薄膜的DRAM的横截面示意图。
图23是图22所示的存储器片的平面图。
下面参照附图对本发明进行详细解释。
【实施例1】
图10是用于形成SiOF薄膜的CVD设备之一的电子回旋加速器共振(ECR)-CVD设备的横截面示意图。该设备包括具有微波注入窗1的等离子体发生室2、反应室3、磁场发生线圈4、反应气体入口5和6、支持基片7的支持器8、以及用来给基片提供高频波的高频功率源9。
首先，解释本发明中利用四氟化硅(SiF4)和氧气(O2)形成SiOF薄膜的过程。O2按200(ml/min)和SiF4按40(ml/min)从反应气体入口5和6分别注入反应室3。通过控制排气量将反应室3的压力调整为0.2(Pa)。图10中没有表示出排气系统。在等离子体发生室2内由磁场发生线圈4产生0.0875(T)的磁场，而通过注入2.45(GHz)的微波产生ECR等离子体，从而在基片表面由于O2和SiF4间的反应而形成所述SiOF薄膜。在该情况下，采用直径为126mm的p-型Si片作为基片。注入微波功率(Pμ)为600(W)。
薄膜淀积速率(D.R.)随微波功率(Pμ)按比例增大，例如，D.R.在Pμ为600(W)时为0.2(μm/min)。所形成的薄膜的特定介电常数ε约为3.5。所形成薄膜的共键状况为Si-Si键为O-O键的10％，Si-O-F键为Si-F键的30％。特定介电常数ε可通过在所形成的薄膜上形成一铝电极来测量。所形成薄膜的共键状况可通过荧光X射线(XPS)分析或核磁共振(NMR)分析来测量。
下面解释作为本发明的一实施例的用来通过注入二氟化硅烷(SiH2F2)来形成SiOF薄膜的方法。形成SiOF薄膜的条件与上面采用SiF4的过程相同。但薄膜淀积速率不决定于注入的微波功率，而是随着注入SiH2F2气体量而按比例增加。当SiH2F2气体以40(ml/min)的速率注入时，薄膜淀积速率(D.R.)等于0.38(μm/min)，约为采用SiF4的速率的两倍。利用SiH2F2气体时薄膜淀积速率高的原因是SiH2F2的分离能量低于SiF4的分离能量。
图11表示分别由SiH2F2和SiF4形成的SiOF薄膜的红外线吸收频谱。在SiF4的情况下(以下称为情况：B)，Si-O振动的中心是1065(cm-1)，且在低波数侧所述半高半宽(HWHH)为33(cm-1)，尽管可观察到略有潮气(O-H)。
另一方面，在SiH2F2的情况下(情况：A)，Si-O振动的中心是1080(cm-1)，且在低波数侧所述半高半宽(HWHH)为24(cm-1)。波数大表示Si-O键强，而HWHH小表示网络简单，键的类型少。
当通过荧光X射线(XPS)分析或核磁共振(NMR)分析来测量共键状况时，观察不到Si-Si键和Si-O-F键。相应地，薄膜结构如图1所示主要由Si-O键和Si-F键组成。在红外线频谱中观察不到O-H键的原因是该结构不合有Si-O-F弱键。
所形成薄膜的ε约为3.2。ε是通过用SiO2薄膜的ε(＝2.27)(从原子折射和所观察到的玻璃SiO2的ε(＝4.0)估计出)的转化比率η(＝1.76)去乘图1所示的SiOF薄膜估计的ε值(＝1.88)所得到的值。
如上面解释的，当SiOF薄膜由注入二氟化硅烷SiH2F2形成时，薄膜的淀积率得到提高，可形成具有诸如耐潮湿和介电常数小的理想的化学稳定性的电介质薄膜，因为所形成的SiOF薄膜主要由Si-O键和Si-F键组成。
【实施例2】
除注入二氯二氟化硅(SiF2Cl2)而不是SiH2F2外，薄膜形成条件与上述实施例1相同，这时可形成其中观察不到Cl的SiOF薄膜。薄膜淀积速率几乎与采用SiH2F2时一样，这时D.R.＝0.36(μm/min)。ε约为3.3，略高于采用SiH2F2的情况。这意味者当采用SiF2Cl2时，可形成比利用SiH2F2得到的绝缘薄膜的介电常数小的绝缘薄膜。
另外，当除注入二溴二氟化硅(SiF2Br2)而不是SiH2F2外，薄膜形成条件与上述实施例1相同时，这时可形成其中观察不到Br的SiOF薄膜。薄膜淀积速率几乎与采用SiF2Cl2时一样，这时D.R.＝0.36(μm/min)。因而，可形成介电常数ε小(如约为3.3)的绝缘薄膜。
【实施例3】
除注入二甲氧基二氟化硅(SiF2(OCH3)2)而不是SiH2F2外，薄膜形成条件与上述实施例1相同时，这时可形成其中观察不到C的SiOF薄膜。薄膜淀积速率几乎与采用SiH2F2时一样，这时D.R.＝0.36(μm/min)。ε略高于采用SiH2F2的情况，约为3.3。
除注入二乙氧基二氟化硅(SiF2(OC2H5)2)而不是SiH2F2外，薄膜形成条件与上述实施例1相同时，这时可形成其中几乎观察不到C的SiOF薄膜。薄膜淀积速率为D.R.＝0.36(μm/min)，低于采用SiH2F2时的情况。R.D.低的原因是在室温下SiF2(OC2H5)2的蒸汽压力低于SiH2F2。因此，如果源容器和管道的温度被升高到能够注入必要数量的SiF2(OC2H5)2，即40(ml/min)，D.R.就会增加到0.36(μm/min)。ε约为3.3。
除注入二丙氧基(dipropoxy)二氟化硅(SiF2(OC3H7)2)而不是SiH2F2外，薄膜形成条件与上述实施例1相同时，这时可形成SiOF薄膜。但是，源容器和管道的温度必须被升高到能够注入必要数量的SiF2(OC3H7)2，即40(ml/min)。在这种情况下，D.R.为0.36(μm/min)，ε约为3.3。
根据本发明人的研究，当在不均匀表面的基片上形成SiOF薄膜时，基片表面的涂敷条件依照所用的源材料的如下顺序而越来越理想：SiF2(OC3H7)2，SiF2(OC2H5)2，SiF2(OCH3)2和SiH2F2。
【实施例4】
图12简要表示用于形成SiOF薄膜的平行板型RF(RF：射频)-CVD设备的横截面。该设备包括反应室11，反应气体入口5和6，用来支撑和加热基片7的支撑器12，以及用来为产生等离子体提供高频波的频率功率源13。
首先，解释利用该设备由SiH2F2和一氧化氮(N2O)形成SiOF薄膜的过程。
通过N2O气体按800(ml/min)和SiH2F2按200(ml/min)从反应气体入口5和6分别注入而形成薄膜。通过控制排气量将反应室3的压力调整为200(Pa)(图中没有表示出排气系统)。通过向上部电极14注入400(W)的13.6(MHz)的高频波，以及N2O与SiH2F2的反应而产生等离子体而在基片上形成SiOF薄膜。基片的温度保持为350℃。
当采用SiF4时，几乎不形成薄膜。而当采用SiH2F2时，则能以D.R.为0.20(μm/min)的淀积速率形成薄膜。当和SiH2F2一起采用O2而不是N2O时，也可形成SiOF薄膜，但D.R.低于0.1(μm/min)。当采用SiF4时几乎不形成薄膜是因为Si-F的键能大。而采用SiH2F2则可由RF等离子体形成SiOF薄膜，这是因为SiH2F2具有弱键能的Si-H键。
如上面解释的，用N2O代替O2后淀积速率增加，这是因为N2O比O2的活性氧的产生能量低。所形成的SiOF薄膜的介电常数ε约为3.2。
如上所述，当采用SiH2F2时可利用RF等离子体形成介电常数小的SiOF薄膜。
【实施例5】
图13简要表示用于形成SiOF薄膜的ICP(ICP：感性藕合等离子体)-CVD设备的横截面。该设备包括由石英制成的反应室15，反应气体入口5和6，用来支撑基片7的支撑器16，以及用来为产生等离子体提供高频波的线圈17。
首先，为了与本发明比较，解释利用SiF4和氧气形成SiOF薄膜的过程。从反应气体入口5和6，O2按200(ml/min)和SiF4按40(ml/min)分别注入反应室15。通过控制排气量将反应室15的压力调整为0.2(Pa)(图中没有表示出排气系统)。通过向线圈17提供1(kW)的13.6(MHz)的高频波而产生等离子体，从而在基片表面由O2与SiF4的反应而形成SiOF薄膜。薄膜淀积速率(D.R.)为0.2(μm/min)，所形成薄膜的特定介电常数ε约为3.5。所形成薄膜的共键状况为Si-Si键为O-Si-O键的10％，Si-O-F键为SI-F键的30％。
下面解释本发明的一实施例，通过注入二氟化硅烷(SiH2F2)形成SiOF薄膜的方法。除了注入的气体外，其他薄膜形成工况与上述利用SiF4的过程相同。薄膜淀积速率D.R.为0.38(μm/min)，约为采用SiF4的情况的两倍。薄膜淀积速率增加的原因是SiH2F2的分离能量低于SiF4。
根据由SiH2F2和SiF4形成的SiOF薄膜的红外线吸收频谱，在和ECR等离子体相同的SiF4的情况下，Si-O振动的中心是1065(cm-1)，且在低波数侧半高半宽(HWHH)为33(cm-1)，尽管可观察到略有潮气(O-H)。而另一方面，在SiH2F2的情况(情况：A)，Si-O振动的中心是1080(cm-1)，且在低波数侧半高半宽(HWHH)为24(cm-1)。
另外，在由SiH2F2形成的薄膜中观察不到任何Si-Si键和Si-O-F键。相应地，薄膜结构主要由Si-O键和Si-F键组成。在红外线频谱中观察不到O-H键的原因是该结构不含有Si-O-F弱键。此外，ε约为3.2，与实施例4相同，因而可形成介电常数小的薄膜。此外，本实施例形成的薄膜具有理想的化学稳定性。
如上面解释的，如果采用二氟化硅烷(SiH2F2)，利用ICP等离子体可形成介电常数小的SiOF。
【实施例6】
在上面介绍的各实施例中，如图14所示当提供在半导体器件的半导体基片表面上的布线18被敷以SiOF薄膜时，所形成薄膜表面上的凹状部分的宽度比布线之间的间隔窄。因此，当为多层布线而在薄膜上进行第二层布线时，第二层布线的导线断裂的比例增大，相应地半导体器件的产量就会下降。为避免上述产量下降，在利用SiF4和O2形成SiOF薄膜时必须进行重叠溅射。
作为利用重叠溅射形成薄膜的一参考示例，下面解释利用图10的设备采用SiH4而不是SiF4形成SiO2的情况。但在上述情况中，从高频功率源9提供400(kHz)的高频波400(W)，而其他条件与实施例1相同。
当溅射没有重叠时薄膜淀积速率(D.R.)为0.38(μm/min)，而当溅射重叠时为0.27(μm/min)，降低了30％。薄膜淀积的减少量为溅射率(S.R.)，而在上述情况中S.R.为0.11(μm/min)。上述情况的薄膜形成状况如图15所示。薄膜形成状况由D.R.和S.R.的比率决定。通过增加SiH4的注入量可提高D.R.，但即使O2的注入量增加S.R.也不会提高。所形成薄膜的特定介电常数ε约为4.0。
另一方面，当作为本发明的一实施例利用SiH2F2和O2形成SiOF薄膜时，当溅射没有重叠时薄膜淀积速率(D.R.)为0.38(μm/min)，而当溅射重叠时为0.19(μm/min)，降低了50％。薄膜淀积的减少量0.19(μm/min)为S.R.，大于采用SiH4时的S.R.。这种溅射重叠时溅射率(S.R.)的可观的提高是因为SiH2F2中的F对薄膜的蚀刻。因此，通过增加SiH2F2的注入量可提高D.R.值以及同样数量的S.R.值。根据上面解释的方法，其中SiH2F2的注入量被控制为能得到0.66(μm/min)的D.R.值，在布线表面就形成一薄膜，即，当在布线表面以0.66(μm/min)的有效淀积速率形成薄膜时，薄膜就被按图15所示的状况形成。在上述情况中，所形成的薄膜的特定介电常数ε为3.2。
如上面解释的，如果采用SiH2F2以重叠溅射形成薄膜，不但可形成特定介电常数小的薄膜，还可在不增加设备的功率源等的情况下提高薄膜的有效淀积速率。
另外，为降低第二层布线的断裂比例并提高产量，在形成如图15所示的薄膜后，可通过将薄膜变平或通过回蚀刻(etching back)以避免额外凸出来形成图16所示的薄膜结构。也可用机械-化学抛光(CMP)来代替回蚀刻。
【实施例7】
图17为表示本发明人研究结果的曲线图，表示在各种形成条件下形成的SiOF薄膜的介电常数ε和在红外线频谱中Si-O尖峰的低波数侧的半高半宽(HWHH)之间的关系。该结果表明ε和HWHH间存在很强的相互关系。为形成介电常数小的SiOF薄膜，必须形成在红外线频谱中Si-O尖峰的低波数侧的半高半宽(HWHH)小于30cm-1的薄膜。
【实施例8】
实施例1中用SiF4形成的SiOF薄膜的击穿电压(B.V.)约为5(MV/cm)。一般传统SiOF薄膜的击穿电压(B.V.)约为9(MV/cm)。通过形成具有介于上述SiOF薄膜和传统SiO2薄膜之间的中间组成的薄膜可改善击穿电压。
作为一参考示例，一薄膜形成方法采用20(ml/min)的SiH4和20(ml/min)的SiF4来代替实施例1中40(ml/min)的SiF4。在此情况下，薄膜的薄膜淀积速率(D.R.)为0.19(μm/min)。如果所形成薄膜的组成位于SiOF薄膜和传统SiO2薄膜的范围内，薄膜的特定介电常数ε的值约为3.75。但用SiF4形成的SiOF薄膜的ε约为3.9。这意味着，即使利用SiF4作为氟F的掺杂气体也难以实现氟掺杂。因为SiF4中Si-F键的键能明显大于SiH4中Si-H键的键能，注入等离子体的能量难以用来分离SiF4，但可用来分离SiH4。
另外，一薄膜形成方法采用20(ml/min)的SiH4和20(ml/min)的SiH2F2来代替本发明的实施例1中40(ml/min)的SiF4。在此情况下，薄膜的薄膜淀积速率(D.R.)为0.38(μm/min)。特定介电常数ε的值约为3.75。这意味着所形成薄膜的组成位于SiOF薄膜和传统SiO2薄膜的中间范围。由于SiH2F2中Si-H键的键能与SiF4中Si-F键的键能基本相似，注入等离子体的能量可以平均地用来分离SiH2F2以及SiH4二者。特定介电常数ε在3.2-4.0范围内变化，是流速比(SiH2F2/SiH4)的一次函数。因此可容易地控制特定介电常数。
如上解释的，SiH2F2用来掺杂氟更为理想。
【实施例9】
图21简要表示采用根据本发明制造的绝缘薄膜的SRAM的横截面图。此SRAM按下述过程制造。
在利用一种可选的氧化方法(LOCOS)在p-型硅基片1上形成一氧化薄膜区域2后，在预定位置形成具有门7和n-型发散层4，5的第一晶体管和与支撑其间的氧化薄膜区域2的第一晶体管相邻的第二晶体管。接着，在发散层4，5上形成构成局部布线的硅化钛(TISi2)薄膜24。通过光刻法和刻蚀除去硅化钛薄膜24的不必要部分。然后，在基片的整个表面上形成诸如含有磷和硼的二氧化硅薄膜(BSPG)的绝缘薄膜。通过在750℃下回流(re-flow)使绝缘薄膜的台阶差变平缓。接着，在450℃下用等离子体CVD方法形成SiO2薄膜。平面化和钝化绝缘薄膜9由硅基片上的BPSG薄膜和BPSG上的SiO2薄膜构成。绝缘薄膜9由化学机械抛光(CMP)工艺形成。此外，通过光刻和蚀刻在硅化钛(TiSi2)薄膜24上形成接触孔。在接触孔内形成由钨形成的位线和布线层的连接点。接着，形成用来连接引线的焊接区(pad)和第一层布线层11。
在形成布线层11后，SiOF薄膜(特定介电常数3.3)被用等离子体CVD方法采用SiH2F2在基片的整个表面上形成。通过利用化学机械抛光(CMP)工艺处理SiOF薄膜而形成平面化的第一层绝缘薄膜12。在平面化的绝缘薄膜12上形成接触孔，在接触孔内形成由钨制成的连接点16，17。接着，在形成第二层布线层14后，利用SiH2F2形成由SiOF薄膜构成的绝缘薄膜15。贯通孔和由钨制成的连接点16，17在绝缘薄膜15上形成。
接着，利用和上面同样的过程，分别形成第三层布线层20，第三层平面化的绝缘薄膜19，连接点21，第四层布线层22，和第四层平面化的绝缘薄膜23。
根据本发明人的研究，上述SRAM的信号延迟时间为22ps。相对比，由利用SiH4形成的SiO2薄膜构成的绝缘薄膜的信号延迟时间为28ps，而由利用SiF4形成的SiOF薄膜构成的绝缘薄膜的信号延迟时间为25ps。在等价于100,000小时的加速测试中，传统SRAM的信号延迟时间在23-36ps的范围内显著波动，而本发明的SRAM的信号延迟时间却几乎没有变化。相应地，通过利用由SiH2F2形成的SiOF薄膜作为布线间的绝缘薄膜，可以降低SRAM的信号延迟和改善SRAM的可靠性。当SRAM的集成度增高和线间距离更细时，上述优点更加明显。
图22简要表示采用根据本发明制造的绝缘薄膜的DRAM的横截面图。图23为该DRAM的存储器片的平面图。在这些图中，BL和WL分别表示位线和字线。另外，SN cont.和BL cont.分别表示与存储节点的连接部分和与位线的连接部分。SA表示存储器片和其影子区域，X和Y表示存储器片的尺寸。在256兆位(MBit)DRAM的情况下，x和y分别为0.85μm和0.65μm。此DRAM按下述方法制造。
在利用一种可选的氧化方法(LOCOS)在p-型硅基片1上形成氧化薄膜区域2后，在预定位置形成具有门7和n-型发散层4，5的第一晶体管和与支撑其间的氧化薄膜区域2的第一晶体管相邻的第二晶体管。接着，在基片的整个表面上形成诸如含有磷和硼的二氧化硅薄膜(BSPG)的绝缘薄膜。接着，用等离子体CVD方法形成SiO2薄膜。通过化学机械抛光(CMP)工艺处理由SiO2薄膜构成的多层体和绝缘薄膜形成平面化和钝化绝缘薄膜9。此外，在平面化和钝化绝缘薄膜9上形成接触孔。在接触孔内形成由磷掺杂的硅构成的用来与位线BL、存储节点SN和布线层的第一层相连的连接点。接着，形成用来与位线BL、存储节点SN和布线层11连接的连接区。连接区和布线层均有TiN/Al/TiN多层结构，且被同时形成。
在形成布线层11后，SiOF薄膜被用等离子体CVD方法采用SiH2F2在基片的整个表面上形成。通过利用化学机械抛光(CMP)工艺处理SiOF薄膜而形成平面化的绝缘薄膜12的第一层。在平面化的绝缘薄膜12上形成接触孔，在接触孔内形成由钨制成的连接点13，14。
接着形成电容。电容形成部分的凸出区域的尺寸为0.65μm×0.65μm。电容具有0.5μm高的圆柱结构以增加电荷存储容量。该电容按如下过程形成。
利用光刻和干蚀刻制造可从由CVD方法形成的0.5μm厚的钨薄膜形成存储器节点SN的下电极。接着，为形成存储器节点SN的侧电极，淀积一0.3μm厚的SiO2薄膜。该SiO2薄膜被用光刻和干蚀刻制成0.4μm×0.4μm的柱状块。利用CVD方法在该柱状块上形成0.2μm厚的钨薄膜。利用回蚀刻将钨薄膜制成存储节点SN的侧壁。通过湿蚀刻除去不必要的柱状块。接着，利用CVD方法形成五氧化钽(Ta2O5)薄膜，且将五氧化钽薄膜的不必要的部分用光刻和干蚀刻除去。下面，在整个表面上形成0.2μm厚的氮化钛(TiN)薄膜。在氮化钛薄膜的板电极PL引出部分通过光刻法被涂上抗蚀剂后用回蚀刻形成板电极PL。此时，在连接点14上形成了0.5μm×0.5μm的电容器。接着，在依次形成TiN薄膜，Al薄膜，和TiN薄膜后，通过利用光刻和干蚀刻制造多层体就形成了周围回路的布线层。
接着，为保护电容器和绝缘第二层布线层形成一绝缘薄膜。绝缘薄膜由以有机硅烷形成的氧化薄膜构成。接着形成贯通孔和由钨构成的连接点16，17。通过利用钨的可选择的生长，可以形成分别具有不同高度的连接点16，17，如图22所示。
接着，形成第三层布线层18和连接区19。此外，利用前面介绍的方法形成第三层平面化的SiOF绝缘薄膜20。接着，根据上述步骤，形成连接点21，第四层布线层22以及第四层平面化的绝缘层23。
根据本发明人的研究，本发明涉及的上述DRAM在200小时的压力cooker测试中的缺陷比例是3％。对应地，当绝缘薄膜是用SiH4形成的SiOF薄膜时，缺陷比例约为38％，而当绝缘薄膜是用SiF4形成的SiOF薄膜时，缺陷比例约为62％。相应地，采用由SiH2F2形成的SiOF薄膜作为绝缘薄膜也可提高DRAM的可靠性。
另外，本发明人仔细研究了利用由SiH2F2形成的SiOF薄膜作为TFT-LCD的门绝缘薄膜的TFT的TFT特性，以及利用由传统的SiH4形成的SiO2薄膜的TFT特性。根据研究结果，在采用SiOF薄膜情况下的可动性(molibity)μ约为0.6(cm2/v.s)，在采用SiO2薄膜情况下的可动性μ约为0.4(cm2/v.s)。上述μ的差异是由当采用SiH2F2时隔离在等离子体内的氟造成的，它使得所形成的薄膜表面变平。
SiOF薄膜可理想地用作LSI、功率晶体管、以及TFT的钝化薄膜，因为它是憎水性的。
【实施例10】
本发明人研究了利用和实施例1相同的设备和方法在各种反应压力、输入功率、和气体流速下制造的SiOF薄膜。下面解释研究结果。
图18是表示特定介电常数和所形成薄膜密度间关系的曲线图。特定介电常数取决于密度，更特别地，当密度在1.8-2.4(g/cm3)范围内时，特定介电常数可近似表示为密度的一次函数。这意味着，通过降低密度可降低介电常数。
图19是表示击穿电压和所形成薄膜密度间关系的曲线图。在密度大于1.8(g/cm3)的区域内用作布线间的绝缘薄膜时，薄膜具有足够的击穿电压。
如上面解释的，密度在1.8-2.4(g/cm3)范围内的SiOF薄膜用作介电常数小的绝缘薄膜是理想的。
【实施例11】
下面解释本发明人对实施例10中的SiOF薄膜的解吸量的研究结果。
图20表示当薄膜被加热到600℃时所形成薄膜的特定介电常数和解吸量间的关系。解吸量的值根据实施例1中的由SiH2F2形成的薄膜的特定介电常数被标准化。如图20所表示的，当特定介电常数在2.8-3.2的范围内时，解吸量为常数。而当特定介电常数小于2.8或大于3.2时，解吸量则增加。当特定介电常数小于2.8时，由于密度低在所形成的薄膜上产生薄膜材料的粗糙部分，空气中的潮气会进入粗糙部分。结果解吸量就增加了。当特定介电常数大于3.2时，由于O-F键和Si-Si键的存在，空气中的潮气或潮气中的氢氧化物团易于进入薄膜。结果，解吸量就增加。
如上面解释的，为降低薄膜中的潮气含量，采用特定介电常数在2.8-3.2的范围内的薄膜是理想的。通过利用上述薄膜，可以改善诸如LSI这样的半导体器件的可靠性。
利用诸如如N2，或NH3的氮化气体代替氧化气体可形成SiNF薄膜。当用由SiH2F2和如N2，或NH3等氮化气体形成的SiN薄膜作为TFT门薄膜时，可得到比利用用SiH4形成的SiN薄膜作为门薄膜更为理想的特性。如上所述，SiH2F2用来形成半导体的门绝缘薄膜是理想的。
根据本发明，可形成介电常数小且可靠性高的电介质薄膜，相应地，可以制造出信号布线延迟少的半导体器件和具有理想特性的半导体器件。由于可有效地形成介电常数小和可靠性高的电介质薄膜，可以实现诸如降低半导体器件制造成本这样的优点。

Claims (16)

1.一种电介质，包括在氟原子和硅原子间具有共价键的氟氧化硅化合物。
2.根据权利要求1的电介质，其中，
所述氟氧化硅化合物在硅原子和氧原子间具有额外的共价键。
3.一种包括氟氧化硅化合物的电介质，在红外线频谱上低频波区域的半高半宽等于或小于30cm-1。
4.一种包括氟氧化硅化合物的电介质，具有1.8-2.4g/cm3范围内的密度。
5.一种包括氟氧化硅化合物的电介质，具有2.8-3.2范围内的特定介电常数。
6.一种制作电介质的方法，包括以下步骤：
向基片注入含有SiF2X2气体的气体，及
向所述含有SiF2X2气体的气体供应不会分离氟原子和所述SiF2X2气体内的硅原子间的共价键的能量。
7.根据权利要求6的用来制作电介质的方法，其中，
所述X是从包括H，Cl，Br，OCH3，OC2H5，和OC3H5的组中选出的任何一种。
8.根据权利要求6的用来制作电介质的方法，其中，
所述能量小于每摩尔SiF2X2中541kJ。
9.根据权利要求6的用来制作电介质的方法，其中，
所述能量由CVD设备供应。
10.根据权利要求6的用来制作电介质的方法，其中，
所述能量由等离子体处理设备供应。
11.根据权利要求9的用来制作电介质的方法，其中，
溅射过程被重叠。
12.根据权利要求10的用来制造电介质的方法，其中，
所述等离子体由无线电波产生。
13.一半导体器件，包括
位于半导体基片表面的多根布线，和
由在氟原子和硅原子间具有共价键的氟氧化硅化合物组成，位于所述多根布线的间隔之间的电介质。
14.一半导体器件，包括
位于半导体基片表面的多根布线，和
由氟氧化硅化合物组成的电介质，它在红外线频谱上低频波区域的半高半宽等于或小于30cm-1。
15.一半导体器件，包括
位于半导体基片表面的多根布线，和
由氟氧化硅化合物组成的电介质，它具有位于1.8-2.4g/cm3的范围内的密度。
16.一半导体器件，包括
位于半导体基片表面的多根布线，和
由氟氧化硅化合物组成的电介质，它具有位于2.8-3.2的范围内的特定介电常数。
CN96102557A 1995-02-28 1996-02-27 一种电介质，其制造方法，和半导体器件 Pending CN1139819A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP39687/95 1995-02-28
JP3968795 1995-02-28

Publications (1)

Publication Number Publication Date
CN1139819A true CN1139819A (zh) 1997-01-08

Family

ID=12559985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96102557A Pending CN1139819A (zh) 1995-02-28 1996-02-27 一种电介质，其制造方法，和半导体器件

Country Status (5)

Country Link
EP (1) EP0730298A3 (zh)
KR (1) KR960032507A (zh)
CN (1) CN1139819A (zh)
SG (1) SG44710A1 (zh)
TW (1) TW302525B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113892153A (zh) * 2019-07-09 2022-01-04 株式会社村田制作所 薄膜电容器以及薄膜电容器用薄膜
CN114394597A (zh) * 2022-01-24 2022-04-26 贵州理工学院 一种利用四氟化硅为原料制备硅薄膜的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3178375B2 (ja) * 1997-06-03 2001-06-18 日本電気株式会社 絶縁膜の形成方法
US5869149A (en) * 1997-06-30 1999-02-09 Lam Research Corporation Method for preparing nitrogen surface treated fluorine doped silicon dioxide films
US6440550B1 (en) 1999-10-18 2002-08-27 Honeywell International Inc. Deposition of fluorosilsesquioxane films
US6717181B2 (en) 2001-02-22 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Luminescent device having thin film transistor
US6780499B2 (en) * 2001-05-03 2004-08-24 International Business Machines Corporation Ordered two-phase dielectric film, and semiconductor device containing the same
US6716770B2 (en) * 2001-05-23 2004-04-06 Air Products And Chemicals, Inc. Low dielectric constant material and method of processing by CVD
US7074489B2 (en) * 2001-05-23 2006-07-11 Air Products And Chemicals, Inc. Low dielectric constant material and method of processing by CVD
EP1271643A1 (en) * 2001-06-22 2003-01-02 Infineon Technologies AG A method of forming a bitline and a bitline contact and a dynamic memory cell
WO2011052384A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2699695B2 (ja) * 1991-06-07 1998-01-19 日本電気株式会社 化学気相成長法
EP0562625B1 (en) * 1992-03-27 1997-06-04 Matsushita Electric Industrial Co., Ltd. A semiconductor device and process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113892153A (zh) * 2019-07-09 2022-01-04 株式会社村田制作所 薄膜电容器以及薄膜电容器用薄膜
CN114394597A (zh) * 2022-01-24 2022-04-26 贵州理工学院 一种利用四氟化硅为原料制备硅薄膜的方法

Also Published As

Publication number Publication date
KR960032507A (ko) 1996-09-17
EP0730298A3 (en) 1998-04-15
SG44710A1 (en) 1997-12-19
TW302525B (zh) 1997-04-11
EP0730298A2 (en) 1996-09-04

Similar Documents

Publication Publication Date Title
CN101577227B (zh) 氮化硅薄膜及mim电容的形成方法
US7732927B2 (en) Semiconductor device having a interlayer insulation film with low dielectric constant and high mechanical strength
CN1230878C (zh) 半导体装置及其制备方法
CN1210799C (zh) 半导体器件及其制造方法
JP3511024B2 (ja) 半導体装置のシリコン酸化膜形成方法およびこれを用いた素子分離方法
US6174808B1 (en) Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS
JP2001319927A (ja) スピンオンガラス組成物及びこれを利用した半導体装置のシリコン酸化膜の形成方法
JPH09307074A (ja) 誘電体容量素子を用いた記憶装置及び製造方法
CN1139819A (zh) 一种电介质，其制造方法，和半导体器件
JP3463416B2 (ja) 絶縁膜の製造方法および半導体装置
JPH11233513A (ja) 強誘電体膜を用いた装置の製造方法及び装置
US6165897A (en) Void forming method for fabricating low dielectric constant dielectric layer
CN1652309A (zh) 异质低介电常数质材与其形成方法
Takamatsu et al. Plasma‐Activated Deposition and Properties of Phosphosilicate Glass Film
KR100611115B1 (ko) 스핀온글래스 조성물 및 이를 이용한 실리콘 산화막형성방법
JPH08298260A (ja) 誘電体及びその製造方法並びに半導体装置
CN1096704C (zh) 包括绝缘膜的半导体器件及其制造方法
US20030198817A1 (en) Application of carbon doped silicon oxide film to flat panel industry
JPH09167765A (ja) 絶縁層およびこれを形成する方法
JP2757767B2 (ja) 半導体装置の製造方法
US7968408B2 (en) MIM capacitor and method of fabricating the same
US7199041B2 (en) Methods for fabricating an interlayer dielectric layer of a semiconductor device
US7253121B2 (en) Method for forming IMD films
JPH09129625A (ja) 半導体素子の層間絶縁膜形成方法
EP1460685A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication