JPH08298260A - 誘電体及びその製造方法並びに半導体装置 - Google Patents
誘電体及びその製造方法並びに半導体装置Info
- Publication number
- JPH08298260A JPH08298260A JP4092996A JP4092996A JPH08298260A JP H08298260 A JPH08298260 A JP H08298260A JP 4092996 A JP4092996 A JP 4092996A JP 4092996 A JP4092996 A JP 4092996A JP H08298260 A JPH08298260 A JP H08298260A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric
- sih
- sif
- siof
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】半導体装置の配線間を絶縁する誘電体膜の誘電
率を低減し、信号の配線遅延を緩和する。 【解決手段】Ｓｉ−Ｆ，Ｓｉ−Ｏ結合を有する酸化フッ
化珪素膜を、半導体装置の配線の絶縁に用いる。また、
ＳｉＦ2Ｘ2（Ｘ＝Ｈ，Ｃｌ，ＯＣＨ3，ＯＣ2Ｈ5，ＯＣ3
Ｈ7)を反応ガスとして用い、誘電体膜を形成する。 【効果】Ｓｉ−Ｆ，Ｓｉ−Ｏ結合を有する酸化フッ化珪
素膜は、Ｓｉ−Ｓｉ結合やＯ−Ｆ結合を含んだ酸化フッ
化珪素膜より誘電率が小さいので、配線遅延が少なくな
り信頼性の高い半導体装置が製造できる。
率を低減し、信号の配線遅延を緩和する。 【解決手段】Ｓｉ−Ｆ，Ｓｉ−Ｏ結合を有する酸化フッ
化珪素膜を、半導体装置の配線の絶縁に用いる。また、
ＳｉＦ2Ｘ2（Ｘ＝Ｈ，Ｃｌ，ＯＣＨ3，ＯＣ2Ｈ5，ＯＣ3
Ｈ7)を反応ガスとして用い、誘電体膜を形成する。 【効果】Ｓｉ−Ｆ，Ｓｉ−Ｏ結合を有する酸化フッ化珪
素膜は、Ｓｉ−Ｓｉ結合やＯ−Ｆ結合を含んだ酸化フッ
化珪素膜より誘電率が小さいので、配線遅延が少なくな
り信頼性の高い半導体装置が製造できる。
Description
【０００１】
【発明の属する技術分野】本発明は、誘電体及びその製
造方法並びに半導体装置に係り、特に半導体集積回路装
置等において、信号の配線遅延を緩和しかつ耐久性を向
上させるに最適な低誘電率の誘電体に関する。
造方法並びに半導体装置に係り、特に半導体集積回路装
置等において、信号の配線遅延を緩和しかつ耐久性を向
上させるに最適な低誘電率の誘電体に関する。
【０００２】
【従来の技術】従来の半導体装置製造プロセスにおい
て、電極配線を覆う絶縁膜に誘電率の低い有機膜を用い
て電極配線を伝わる信号の配線遅延を緩和する試みがな
されてきた。しかし、有機膜による電極配線の絶縁は、
有機膜の耐久性に問題があるため、殆ど実用化されてい
ない。
て、電極配線を覆う絶縁膜に誘電率の低い有機膜を用い
て電極配線を伝わる信号の配線遅延を緩和する試みがな
されてきた。しかし、有機膜による電極配線の絶縁は、
有機膜の耐久性に問題があるため、殆ど実用化されてい
ない。
【０００３】近年では、耐久性の面から、珪素，酸素，
フッ素からなる誘電体膜（以下SiOF膜と記す)の形成方
法の開発が進んできている。例えば、“Preparation of
SiOFFilms with Low Dielectric Constant by ECR Pla
sma Chemical Vapor Deposition”Extended Abstract o
f the 1993 Conference on Solid State Devices an
d Materials (1993) p. １５８に記載のように、反応ガ
スに４フッ化珪素（ＳｉＦ4）と酸素を用いる方法が知
られている。また、“Formation Mechanism of F−
added SiO2 Films using Plasma CVD”The 16th Procee
dingsof Symposium on Dry Process (1994)p.１３３に
記載のように、酸化珪素膜形成に必要なガスにフッ素系
のガスを添加する方法も知られている。
フッ素からなる誘電体膜（以下SiOF膜と記す)の形成方
法の開発が進んできている。例えば、“Preparation of
SiOFFilms with Low Dielectric Constant by ECR Pla
sma Chemical Vapor Deposition”Extended Abstract o
f the 1993 Conference on Solid State Devices an
d Materials (1993) p. １５８に記載のように、反応ガ
スに４フッ化珪素（ＳｉＦ4）と酸素を用いる方法が知
られている。また、“Formation Mechanism of F−
added SiO2 Films using Plasma CVD”The 16th Procee
dingsof Symposium on Dry Process (1994)p.１３３に
記載のように、酸化珪素膜形成に必要なガスにフッ素系
のガスを添加する方法も知られている。
【０００４】
【発明が解決しようとする課題】従来のＳｉＯＦ膜にお
いては、膜の誘電率のばらつきが大きく狙いどおりの低
誘電率の膜が形成されなかったり、耐水性が悪いという
問題がある。
いては、膜の誘電率のばらつきが大きく狙いどおりの低
誘電率の膜が形成されなかったり、耐水性が悪いという
問題がある。
【０００５】本発明の目的は、上記の問題を解決するこ
とにある。
とにある。
【０００６】
【課題を解決するための手段】本発明の誘電体は、フッ
素原子と珪素原子の共有結合を有する酸化フッ化珪素物
を含んでいる。
素原子と珪素原子の共有結合を有する酸化フッ化珪素物
を含んでいる。
【０００７】また、本発明の誘電体の製造方法において
は、ＳｉＦ2Ｘ2ガスを含むガスに、ＳｉＦ2Ｘ2が有する
フッ素原子と珪素原子の共有結合を解離させない大きさ
のエネルギーを与えてＳｉＯＦ膜を形成する。
は、ＳｉＦ2Ｘ2ガスを含むガスに、ＳｉＦ2Ｘ2が有する
フッ素原子と珪素原子の共有結合を解離させない大きさ
のエネルギーを与えてＳｉＯＦ膜を形成する。
【０００８】さらに、本発明の半導体装置においては、
半導体基板上に位置する複数の配線電極間に、フッ素原
子と珪素原子の共有結合を有する酸化フッ化珪素物を含
む誘電体を設ける。
半導体基板上に位置する複数の配線電極間に、フッ素原
子と珪素原子の共有結合を有する酸化フッ化珪素物を含
む誘電体を設ける。
【０００９】物質の誘電率は配向分極，イオン分極、及
び電子分極に基づくものの和になる。ＳｉＯ2 あるいは
ＳｉＯＦ膜のような無配向物質の誘電率の主成分は、ほ
ぼ電子分極に基づく誘電率になる。電子分極に基づく誘
電率は、構成原子の原子屈折、あるいは原子間結合の電
子グループ屈折より求められる。
び電子分極に基づくものの和になる。ＳｉＯ2 あるいは
ＳｉＯＦ膜のような無配向物質の誘電率の主成分は、ほ
ぼ電子分極に基づく誘電率になる。電子分極に基づく誘
電率は、構成原子の原子屈折、あるいは原子間結合の電
子グループ屈折より求められる。
【００１０】図１は本発明のＳｉＯＦ膜、図２〜図８は
従来知られているＳｉＯ，ＳｉＯ2あるいはＳｉＯＸ
（Ｘ＝ＯＦ，Ｈ，ＯＨ，Ｃｌ）膜の分子構造を示す。同
図内には、本発明者が原子屈折から求めた比誘電率εを
記載している。Ｆの原子屈折はＣＦ4 の分子屈折からＣ
の原子屈折を差し引いて求める。また、Ｓｉの原子屈折
はＳｉＦ4 の分子屈折からＦの原子屈折を差し引いて求
める。これらの図および比誘電率εが示すように、Ｓｉ
ＯＦ膜の比誘電率はＳｉＯ，ＳｉＯ2 膜より小さい。さ
らに、本発明者の検討によれば、ＦとＯの共有結合を有
する分子構造のＳｉＯＦ膜よりも、ＳｉとＦの共有結合
を有する分子構造のＳｉＯＦ膜の方がεが小さい。
従来知られているＳｉＯ，ＳｉＯ2あるいはＳｉＯＸ
（Ｘ＝ＯＦ，Ｈ，ＯＨ，Ｃｌ）膜の分子構造を示す。同
図内には、本発明者が原子屈折から求めた比誘電率εを
記載している。Ｆの原子屈折はＣＦ4 の分子屈折からＣ
の原子屈折を差し引いて求める。また、Ｓｉの原子屈折
はＳｉＦ4 の分子屈折からＦの原子屈折を差し引いて求
める。これらの図および比誘電率εが示すように、Ｓｉ
ＯＦ膜の比誘電率はＳｉＯ，ＳｉＯ2 膜より小さい。さ
らに、本発明者の検討によれば、ＦとＯの共有結合を有
する分子構造のＳｉＯＦ膜よりも、ＳｉとＦの共有結合
を有する分子構造のＳｉＯＦ膜の方がεが小さい。
【００１１】図９は結合の解離エネルギーを示す。Ｏ−
Ｆ結合は、Ｓｉ−Ｆ結合の１／３程度の弱い結合であ
る。このため、Ｏ−Ｆ結合を有するＳｉＯＦ膜よりも、
Ｓｉ−Ｆ結合を有するＳｉＯＦ膜の方が、εが小さくか
つ化学的に安定である。
Ｆ結合は、Ｓｉ−Ｆ結合の１／３程度の弱い結合であ
る。このため、Ｏ−Ｆ結合を有するＳｉＯＦ膜よりも、
Ｓｉ−Ｆ結合を有するＳｉＯＦ膜の方が、εが小さくか
つ化学的に安定である。
【００１２】Ｓｉ−Ｆ結合を有する分子構造のＳｉＯＦ
膜を形成するには、Ｓｉ−Ｆ結合が少なくとも２本あ
り、他の２本のＳｉ−Ｘ（Ｘは原子あるいは原子団）結
合エネルギーがＳｉ−Ｆ結合エネルギーよりも小さいＳ
ｉＦ2Ｘ2分子を用いる。図９に示すように、Ｓｉ−Ｈ，
Ｓｉ−Ｃｌ，Ｓｉ−Ｏ結合エネルギーはＳｉ−Ｆ結合エ
ネルギーよりも低い。従って、Ｘが、Ｈ，Ｃｌ，ＯＣＨ
3 ，ＯＣ2Ｈ5，ＯＣ3Ｈ7等である分子を用いることが良
い。
膜を形成するには、Ｓｉ−Ｆ結合が少なくとも２本あ
り、他の２本のＳｉ−Ｘ（Ｘは原子あるいは原子団）結
合エネルギーがＳｉ−Ｆ結合エネルギーよりも小さいＳ
ｉＦ2Ｘ2分子を用いる。図９に示すように、Ｓｉ−Ｈ，
Ｓｉ−Ｃｌ，Ｓｉ−Ｏ結合エネルギーはＳｉ−Ｆ結合エ
ネルギーよりも低い。従って、Ｘが、Ｈ，Ｃｌ，ＯＣＨ
3 ，ＯＣ2Ｈ5，ＯＣ3Ｈ7等である分子を用いることが良
い。
【００１３】Ｓｉ−Ｘの結合エネルギーがＳｉ−Ｆ結合
エネルギーより低い分子を用いる場合、ＳｉＦ2Ｘ2分子
のＳｉ−Ｆは結合しているがＳｉ−Ｘは解離するような
状況を作り出せる。具体的には、ＳｉＦ2Ｘ2分子１mol
につき、Ｓｉ−Ｆ結合が解離しない５４１ｋＪのエネル
ギーを与えるように、熱ＣＶＤ装置の反応温度やプラズ
マ処理装置の導入電力を制御する。このような場合、酸
素は、Ｓｉ−Ｆ結合を２個有しかつＸが解離したＳｉに
結合する。さらに、酸素の未結合手は、別のＳｉＦ2Ｘ2
分子における同様のＳｉに結合する。こうして、図１に
示すようなＳｉにＦが結合した分子構造を有するＳｉＯ
Ｆ膜を形成することができる。
エネルギーより低い分子を用いる場合、ＳｉＦ2Ｘ2分子
のＳｉ−Ｆは結合しているがＳｉ−Ｘは解離するような
状況を作り出せる。具体的には、ＳｉＦ2Ｘ2分子１mol
につき、Ｓｉ−Ｆ結合が解離しない５４１ｋＪのエネル
ギーを与えるように、熱ＣＶＤ装置の反応温度やプラズ
マ処理装置の導入電力を制御する。このような場合、酸
素は、Ｓｉ−Ｆ結合を２個有しかつＸが解離したＳｉに
結合する。さらに、酸素の未結合手は、別のＳｉＦ2Ｘ2
分子における同様のＳｉに結合する。こうして、図１に
示すようなＳｉにＦが結合した分子構造を有するＳｉＯ
Ｆ膜を形成することができる。
【００１４】なお、図９に示すように、Ｓｉ−Ｈ結合エ
ネルギーは他のＳｉ−Ｃｌ，Ｓｉ−Ｏ結合エネルギーよ
りも低い。従って、ＸがＨである分子を用いるとプロセ
スマージンを広くすることができる。
ネルギーは他のＳｉ−Ｃｌ，Ｓｉ−Ｏ結合エネルギーよ
りも低い。従って、ＸがＨである分子を用いるとプロセ
スマージンを広くすることができる。
【００１５】
【発明の実施の形態】以下、本発明を図面を用いて詳細
に説明する。
に説明する。
【００１６】（実施例１）図１０はＳｉＯＦ膜形成に用
いるＣＶＤ装置の１種である電子サイクロン共鳴（ＥＣ
Ｒ）−ＣＶＤ装置である。本装置はマイクロ波導入窓１
を有するプラズマ生成室２，反応室３，磁界発生コイル
４，反応ガス導入管５及び６，基板７を保持するホルダ
ー８，基板７に高周波を印加する高周波源９よりなる。
いるＣＶＤ装置の１種である電子サイクロン共鳴（ＥＣ
Ｒ）−ＣＶＤ装置である。本装置はマイクロ波導入窓１
を有するプラズマ生成室２，反応室３，磁界発生コイル
４，反応ガス導入管５及び６，基板７を保持するホルダ
ー８，基板７に高周波を印加する高周波源９よりなる。
【００１７】まず本発明との比較のために、４フッ化珪
素（ＳｉＦ4 ）と酸素（Ｏ2 ）ガスを用いるＳｉＯＦ膜
の成膜について説明する。反応ガス導入管５，６から、
それぞれＯ2 を２００（ｍｌ／min），ＳｉＦ4 を４０
（ｍｌ／min）導入する。反応室３の圧力は排気量を調
整することで０.２(Ｐａ）とする。なお、本図では排気
系は省略している。磁界発生コイル４でプラズマ生成室
２内に０.０８７５(Ｔ）の磁界をかけ、２.４５(ＧＨ
ｚ）のマイクロ波１０を導入してＥＣＲプラズマを生成
し、Ｏ2 とＳｉＦ4 を反応させることで基板にＳｉＯＦ
膜を成膜する。ここで、基板には１２５（mmφ）のｐ型
のＳｉ基板を用いる。また、導入マイクロ波パワー（Ｐ
μ）は６００（Ｗ）である。
素（ＳｉＦ4 ）と酸素（Ｏ2 ）ガスを用いるＳｉＯＦ膜
の成膜について説明する。反応ガス導入管５，６から、
それぞれＯ2 を２００（ｍｌ／min），ＳｉＦ4 を４０
（ｍｌ／min）導入する。反応室３の圧力は排気量を調
整することで０.２(Ｐａ）とする。なお、本図では排気
系は省略している。磁界発生コイル４でプラズマ生成室
２内に０.０８７５(Ｔ）の磁界をかけ、２.４５(ＧＨ
ｚ）のマイクロ波１０を導入してＥＣＲプラズマを生成
し、Ｏ2 とＳｉＦ4 を反応させることで基板にＳｉＯＦ
膜を成膜する。ここで、基板には１２５（mmφ）のｐ型
のＳｉ基板を用いる。また、導入マイクロ波パワー（Ｐ
μ）は６００（Ｗ）である。
【００１８】成膜速度(Ｄ.Ｒ）はＰμにほぼ比例して増
加するが、Ｐμ＝６００（Ｗ）では、Ｄ.Ｒ＝０.２（μ
ｍ／min ）である。形成膜のεは３.５ 程度である。ま
た、形成膜の結合状態は、Ｓｉ−Ｓｉ結合がＯ−Ｓｉ−
Ｏ結合の１０％，Ｓｉ−Ｏ−Ｆ結合がＳｉ−Ｆ結合の３
０％含まれる。なお、εは形成膜上にＡｌ電極を形成し
て測定することができ、形成膜の結合状態は螢光Ｘ線
（ＸＰＳ）や核磁気共鳴（ＭＮＲ）で調べることができ
る。
加するが、Ｐμ＝６００（Ｗ）では、Ｄ.Ｒ＝０.２（μ
ｍ／min ）である。形成膜のεは３.５ 程度である。ま
た、形成膜の結合状態は、Ｓｉ−Ｓｉ結合がＯ−Ｓｉ−
Ｏ結合の１０％，Ｓｉ−Ｏ−Ｆ結合がＳｉ−Ｆ結合の３
０％含まれる。なお、εは形成膜上にＡｌ電極を形成し
て測定することができ、形成膜の結合状態は螢光Ｘ線
（ＸＰＳ）や核磁気共鳴（ＭＮＲ）で調べることができ
る。
【００１９】次に、本発明の一実施例である、２フッ化
シラン（ＳｉＨ2Ｆ2）を導入してＳｉＯＦ膜を形成する
成膜方法について説明する。他の成膜条件は、ＳｉＦ4
の場合と同じである。成膜速度は導入マイクロ波パワー
に依存しないが、導入ＳｉＨ2Ｆ2ガス量にほぼ比例して
増加する。導入ＳｉＨ2Ｆ2ガス量が４０（ｍｌ／min ）
では、ＳｉＦ4 の時の場合の約２倍のＤ.Ｒ＝０.３８
（μｍ／min ）である。成膜速度の増加はＳｉＨ2Ｆ2の
方がＳｉＦ4 より分解エネルギーが低いためである。
シラン（ＳｉＨ2Ｆ2）を導入してＳｉＯＦ膜を形成する
成膜方法について説明する。他の成膜条件は、ＳｉＦ4
の場合と同じである。成膜速度は導入マイクロ波パワー
に依存しないが、導入ＳｉＨ2Ｆ2ガス量にほぼ比例して
増加する。導入ＳｉＨ2Ｆ2ガス量が４０（ｍｌ／min ）
では、ＳｉＦ4 の時の場合の約２倍のＤ.Ｒ＝０.３８
（μｍ／min ）である。成膜速度の増加はＳｉＨ2Ｆ2の
方がＳｉＦ4 より分解エネルギーが低いためである。
【００２０】図１１はＳｉＨ2Ｆ2とＳｉＦ4 を用いて形
成したＳｉＯＦ膜の赤外吸収スペクトルである。ＳｉＦ
4 の場合（Ｂ）、Ｓｉ−Ｏ振動の中心は１０６５（c
m-1），低波数側の半値半幅（ＨＷＨＨ）は３３（c
m-1）である。また、僅かながら、水分（Ｏ−Ｈ）も観
測される。
成したＳｉＯＦ膜の赤外吸収スペクトルである。ＳｉＦ
4 の場合（Ｂ）、Ｓｉ−Ｏ振動の中心は１０６５（c
m-1），低波数側の半値半幅（ＨＷＨＨ）は３３（c
m-1）である。また、僅かながら、水分（Ｏ−Ｈ）も観
測される。
【００２１】一方、ＳｉＨ2Ｆ2では（Ａ）、Ｓｉ−Ｏ振
動の中心は１０８０（cm-1），低波数側の半値半幅（Ｈ
ＷＨＨ）は２４（cm-1）である。なお、中心波数が大き
い程、Ｓｉ−Ｏ結合は強いことを示し、半値半幅が小さ
い程、結合のネットワークが単純、すなわち、結合の種
類が少ないことを示す。
動の中心は１０８０（cm-1），低波数側の半値半幅（Ｈ
ＷＨＨ）は２４（cm-1）である。なお、中心波数が大き
い程、Ｓｉ−Ｏ結合は強いことを示し、半値半幅が小さ
い程、結合のネットワークが単純、すなわち、結合の種
類が少ないことを示す。
【００２２】また、ＳｉＨ2Ｆ2による形成膜の結合状態
を螢光Ｘ線（ＸＰＳ），核磁気共鳴（ＭＮＲ）で調べる
と、Ｓｉ−Ｓｉ結合及び、Ｓｉ−Ｏ−Ｆ結合は観測され
ない。従って、形成膜構造は図１に示したように、ほぼ
Ｓｉ−ＯとＳｉ−Ｆ結合により構成されている。赤外ス
ペクトルでＯ−Ｈが観測されないのは、結合力の弱いＳ
ｉ−Ｏ−Ｆを含んでいないためである。
を螢光Ｘ線（ＸＰＳ），核磁気共鳴（ＭＮＲ）で調べる
と、Ｓｉ−Ｓｉ結合及び、Ｓｉ−Ｏ−Ｆ結合は観測され
ない。従って、形成膜構造は図１に示したように、ほぼ
Ｓｉ−ＯとＳｉ−Ｆ結合により構成されている。赤外ス
ペクトルでＯ−Ｈが観測されないのは、結合力の弱いＳ
ｉ−Ｏ−Ｆを含んでいないためである。
【００２３】この形成膜のεは３.２ 程度である。この
値は、原子屈折から見積もったSiO2膜のε＝２.２７と
実測されるガラス状態のＳｉＯ2 のε＝４.０との変換
比率η＝１.７６を、図１に示すＳｉＯＦ膜に対して見
積もったε＝１.８８に乗じた値となっている。
値は、原子屈折から見積もったSiO2膜のε＝２.２７と
実測されるガラス状態のＳｉＯ2 のε＝４.０との変換
比率η＝１.７６を、図１に示すＳｉＯＦ膜に対して見
積もったε＝１.８８に乗じた値となっている。
【００２４】このように、２フッ化シラン（ＳｉＨ
2Ｆ2）を導入してＳｉＯＦ膜を形成すると、成膜速度が
向上し、さらに形成されたＳｉＯＦ膜が殆どＳｉ−Ｏと
Ｓｉ−Ｆ結合により構成されるため、耐水性等の化学的
安定性に優れかつ低誘電率の誘電体膜が形成できる。
2Ｆ2）を導入してＳｉＯＦ膜を形成すると、成膜速度が
向上し、さらに形成されたＳｉＯＦ膜が殆どＳｉ−Ｏと
Ｓｉ−Ｆ結合により構成されるため、耐水性等の化学的
安定性に優れかつ低誘電率の誘電体膜が形成できる。
【００２５】（実施例２）ＳｉＨ2Ｆ2の代わりに２塩化
２フッ化珪素（ＳｉＦ2Ｃｌ2）を導入して、他の条件は
実施例１と同じ条件で成膜すると、形成された膜は、膜
中にＣｌは観測されず、ＳｉＯＦ膜となる。成膜速度
も、ＳｉＨ2Ｆ2を用いた時と殆ど同じで、Ｄ.Ｒ＝０.３
６（μｍ／min ）である。εは、ＳｉＨ2Ｆ2を用いた時
より僅かに高い３.３ 程度である。すなわち、ＳｉＦ2
Ｃｌ2を用いると、ＳｉＦ4 を用いるよりも低誘電率の
絶縁膜が形成できる。
２フッ化珪素（ＳｉＦ2Ｃｌ2）を導入して、他の条件は
実施例１と同じ条件で成膜すると、形成された膜は、膜
中にＣｌは観測されず、ＳｉＯＦ膜となる。成膜速度
も、ＳｉＨ2Ｆ2を用いた時と殆ど同じで、Ｄ.Ｒ＝０.３
６（μｍ／min ）である。εは、ＳｉＨ2Ｆ2を用いた時
より僅かに高い３.３ 程度である。すなわち、ＳｉＦ2
Ｃｌ2を用いると、ＳｉＦ4 を用いるよりも低誘電率の
絶縁膜が形成できる。
【００２６】また、ＳｉＨ2Ｆ2の代わりに２臭化２フッ
化珪素（ＳｉＦ2Ｂｒ2）を導入して、他の条件は実施例
１と同じ条件で成膜する場合も、形成された膜からはＢ
ｒは観測されず、ＳｉＯＦ膜が形成できる。ＳｉＦ2Ｃ
ｌ2を導入する場合と同様に、成膜速度はＤ.Ｒ＝０.３
６（μｍ／min ）となり、εが３.３ 程度である低誘電
率の誘電体膜が形成できる。
化珪素（ＳｉＦ2Ｂｒ2）を導入して、他の条件は実施例
１と同じ条件で成膜する場合も、形成された膜からはＢ
ｒは観測されず、ＳｉＯＦ膜が形成できる。ＳｉＦ2Ｃ
ｌ2を導入する場合と同様に、成膜速度はＤ.Ｒ＝０.３
６（μｍ／min ）となり、εが３.３ 程度である低誘電
率の誘電体膜が形成できる。
【００２７】（実施例３）ＳｉＨ2Ｆ2の代わりにジメト
キシ(Dimetoxy)２フッ化珪素(ＳiＦ2(ＯＣＨ3)2)を導入
して、他の条件は実施例１と同じ条件で成膜すると、形
成された膜は、膜中にＣは殆ど観測されず、ＳｉＯＦ膜
となる。成膜速度は、ＳｉＨ2Ｆ2を用いた時と殆ど同じ
で、Ｄ.Ｒ＝０.３６（μ／min ）である。εは、ＳｉＨ
2Ｆ2を用いるより僅かに高く３.３程度である。
キシ(Dimetoxy)２フッ化珪素(ＳiＦ2(ＯＣＨ3)2)を導入
して、他の条件は実施例１と同じ条件で成膜すると、形
成された膜は、膜中にＣは殆ど観測されず、ＳｉＯＦ膜
となる。成膜速度は、ＳｉＨ2Ｆ2を用いた時と殆ど同じ
で、Ｄ.Ｒ＝０.３６（μ／min ）である。εは、ＳｉＨ
2Ｆ2を用いるより僅かに高く３.３程度である。
【００２８】また、ＳiＨ2Ｆ2の代わりにジエトキシ(Di
etoxy)２フッ化珪素(SiF2(OC2H5)2)を導入して、他の条
件は実施例１と同じ条件で成膜しても、膜中にＣは殆ど
観測されず、ＳｉＯＦ膜を形成できる。成膜速度Ｄ.Ｒ
は０.１５(μｍ／min）であり、ＳｉＨ2Ｆ2を用いる場
合よりも低くなる。これは、ＳｉＦ2(ＯＣ2Ｈ5)2の方
が、常温での蒸気圧が低いためである。但し、ソース容
器と配管を加熱して、必要量の４０(ｍｌ／min）を導入
させるようにすれば、Ｄ.Ｒは０.３６(μｍ／min）に向
上する。なお、εは３.３程度である。
etoxy)２フッ化珪素(SiF2(OC2H5)2)を導入して、他の条
件は実施例１と同じ条件で成膜しても、膜中にＣは殆ど
観測されず、ＳｉＯＦ膜を形成できる。成膜速度Ｄ.Ｒ
は０.１５(μｍ／min）であり、ＳｉＨ2Ｆ2を用いる場
合よりも低くなる。これは、ＳｉＦ2(ＯＣ2Ｈ5)2の方
が、常温での蒸気圧が低いためである。但し、ソース容
器と配管を加熱して、必要量の４０(ｍｌ／min）を導入
させるようにすれば、Ｄ.Ｒは０.３６(μｍ／min）に向
上する。なお、εは３.３程度である。
【００２９】ＳｉＨ2Ｆ2の代わりにジプロトキシ(Dipro
toxy)２フッ化珪素(SiF2(OC3H7)2)を導入して、他の条
件は実施例１と同じ条件で成膜しても、同様にＳｉＯＦ
膜を形成できる。但し、ソース容器と配管を加熱するこ
とで、必要量の４０（ｍｌ／min）を導入させるように
する。この場合も、Ｄ.Ｒ＝０.３６(μｍ／min)，ε＝
３.３ 程度である。
toxy)２フッ化珪素(SiF2(OC3H7)2)を導入して、他の条
件は実施例１と同じ条件で成膜しても、同様にＳｉＯＦ
膜を形成できる。但し、ソース容器と配管を加熱するこ
とで、必要量の４０（ｍｌ／min）を導入させるように
する。この場合も、Ｄ.Ｒ＝０.３６(μｍ／min)，ε＝
３.３ 程度である。
【００３０】なお、本発明者の検討によれば、表面に凹
凸のある基板上にＳｉＯＦ膜を形成する場合の基板表面
の被覆状態は、用いるソースが、ＳｉＦ2（ＯＣ
3Ｈ7）2，ＳｉＦ2（ＯＣ2Ｈ5）2，ＳｉＦ2（ＯＣＨ3）
2 ，ＳｉＨ2Ｆ2の順に被覆状態が良い。
凸のある基板上にＳｉＯＦ膜を形成する場合の基板表面
の被覆状態は、用いるソースが、ＳｉＦ2（ＯＣ
3Ｈ7）2，ＳｉＦ2（ＯＣ2Ｈ5）2，ＳｉＦ2（ＯＣＨ3）
2 ，ＳｉＨ2Ｆ2の順に被覆状態が良い。
【００３１】（実施例４）図１２にＳｉＯＦ膜形成に用
いる、平行平板型のＲＦ(ＲＦ:Radio Frequency)−ＣＶ
Ｄ装置を示す。本装置は、反応室１１，反応ガス導入管
５及び６，基板７を保持しかつ基板を加熱できるホルダ
ー１２，プラズマ生成用の高周波を印加する高周波源１
３よりなる。
いる、平行平板型のＲＦ(ＲＦ:Radio Frequency)−ＣＶ
Ｄ装置を示す。本装置は、反応室１１，反応ガス導入管
５及び６，基板７を保持しかつ基板を加熱できるホルダ
ー１２，プラズマ生成用の高周波を印加する高周波源１
３よりなる。
【００３２】まず、本装置により、ＳｉＨ2Ｆ2と１酸化
窒素（Ｎ2Ｏ)ガスを用いてＳｉＯＦ膜を成膜する場合に
ついて説明する。成膜は反応ガス導入管５，６から、そ
れぞれＮ2Ｏ を８００（ｍｌ／min ），ＳｉＨ2Ｆ2を２
００（ｍｌ／min ）導入する。反応室３の圧力は排気量
を調整(排気系は図示省略)することで、２００(Ｐａ)と
する。１３.６(ＭＨｚ）の高周波４００（Ｗ）を上部電
極１４に印加してプラズマを生成し、Ｎ2Ｏ とＳｉＨ2
Ｆ2を反応させることで基板にＳｉＯＦ膜を成膜する。
基板温度は３５０（℃）とする。
窒素（Ｎ2Ｏ)ガスを用いてＳｉＯＦ膜を成膜する場合に
ついて説明する。成膜は反応ガス導入管５，６から、そ
れぞれＮ2Ｏ を８００（ｍｌ／min ），ＳｉＨ2Ｆ2を２
００（ｍｌ／min ）導入する。反応室３の圧力は排気量
を調整(排気系は図示省略)することで、２００(Ｐａ)と
する。１３.６(ＭＨｚ）の高周波４００（Ｗ）を上部電
極１４に印加してプラズマを生成し、Ｎ2Ｏ とＳｉＨ2
Ｆ2を反応させることで基板にＳｉＯＦ膜を成膜する。
基板温度は３５０（℃）とする。
【００３３】ＳｉＦ4を用いた場合には、膜形成は殆ど
できないが、ＳｉＨ2Ｆ2 を用いると形成速度Ｄ.Ｒ＝
０.２０(μ／min）で形成できる。ＳｉＨ2Ｆ2を用い、
Ｎ2Ｏ の代わりにＯ2 を用いてもＳｉＯＦ膜を形成でき
るが、Ｄ.Ｒ＝０.１(μ／min）以下となる。ＳｉＦ4 を
用いた場合には、Ｓｉ−Ｆの結合エネルギーが大きいた
め膜形成は殆どできないが、結合エネルギーが小さいＳ
ｉ−Ｈを有するＳｉＨ2Ｆ2を用いるとＲＦプラズマでも
ＳｉＯＦを成膜できる。
できないが、ＳｉＨ2Ｆ2 を用いると形成速度Ｄ.Ｒ＝
０.２０(μ／min）で形成できる。ＳｉＨ2Ｆ2を用い、
Ｎ2Ｏ の代わりにＯ2 を用いてもＳｉＯＦ膜を形成でき
るが、Ｄ.Ｒ＝０.１(μ／min）以下となる。ＳｉＦ4 を
用いた場合には、Ｓｉ−Ｆの結合エネルギーが大きいた
め膜形成は殆どできないが、結合エネルギーが小さいＳ
ｉ−Ｈを有するＳｉＨ2Ｆ2を用いるとＲＦプラズマでも
ＳｉＯＦを成膜できる。
【００３４】このようにＯ2 の代わりにＮ2Ｏを用いる
と成膜速度が向上するのは、Ｎ2Ｏの方がＯ2 よりも活
性酸素の生成エネルギーが低いためである。なお、形成
されたＳｉＯＦ膜の誘電率εは３.２程度である。
と成膜速度が向上するのは、Ｎ2Ｏの方がＯ2 よりも活
性酸素の生成エネルギーが低いためである。なお、形成
されたＳｉＯＦ膜の誘電率εは３.２程度である。
【００３５】上述のように、ＳｉＨ2Ｆ2を用いると、Ｒ
Ｆプラズマでも低誘電率のＳｉＯＦ膜を形成することが
できる。
Ｆプラズマでも低誘電率のＳｉＯＦ膜を形成することが
できる。
【００３６】（実施例５）図１３にＳｉＯＦ膜形成に用
いるＩＣＰ（ＩＣＰ：Inductively Coupled Plasma）−
ＣＶＤ装置を示す。本装置は、石英製の反応室１５，反
応ガス導入管５及び６，基板７を保持するホルダー１
６，プラズマ生成用の高周波を印加するコイル１７より
なる。
いるＩＣＰ（ＩＣＰ：Inductively Coupled Plasma）−
ＣＶＤ装置を示す。本装置は、石英製の反応室１５，反
応ガス導入管５及び６，基板７を保持するホルダー１
６，プラズマ生成用の高周波を印加するコイル１７より
なる。
【００３７】先ず、本発明との比較のために、本装置に
より、ＳｉＦ4 と酸素ガスを用いてＳｉＯＦ膜を成膜す
る場合について説明する。成膜は反応ガス導入管５，６
から、それぞれＯ2 を２００（ｍｌ／min），ＳｉＦ4
を４０（ｍｌ／min）導入する。反応室３の圧力は排気
量を調整(排気系は図示省略)することで、０.２(Ｐａ）
とする。１３.６(ＭＨｚ）の高周波１（ｋＷ）をコイル
１７に印加してプラズマを生成し、Ｏ2 とＳｉＦ4 を反
応させることで基板にＳｉＯＦ膜を成膜できる。Ｄ.Ｒ
＝０.２（μ／min）であり、形成膜のεは３.５程度で
ある。また形成膜の結合状態は、Ｓｉ−Ｓｉ結合がＯ−
Ｓｉ−Ｏ結合の１０％，Ｓｉ−Ｏ−Ｆ結合がＳｉ−Ｆ結
合の３０％含まれる。
より、ＳｉＦ4 と酸素ガスを用いてＳｉＯＦ膜を成膜す
る場合について説明する。成膜は反応ガス導入管５，６
から、それぞれＯ2 を２００（ｍｌ／min），ＳｉＦ4
を４０（ｍｌ／min）導入する。反応室３の圧力は排気
量を調整(排気系は図示省略)することで、０.２(Ｐａ）
とする。１３.６(ＭＨｚ）の高周波１（ｋＷ）をコイル
１７に印加してプラズマを生成し、Ｏ2 とＳｉＦ4 を反
応させることで基板にＳｉＯＦ膜を成膜できる。Ｄ.Ｒ
＝０.２（μ／min）であり、形成膜のεは３.５程度で
ある。また形成膜の結合状態は、Ｓｉ−Ｓｉ結合がＯ−
Ｓｉ−Ｏ結合の１０％，Ｓｉ−Ｏ−Ｆ結合がＳｉ−Ｆ結
合の３０％含まれる。
【００３８】次に、２フッ化シラン（ＳｉＨ2Ｆ2）を導
入してもＳｉＯＦ膜を形成する本発明の実施例について
説明する。他の成膜条件は、ＳｉＦ4 のときと同じであ
る。ＳｉＦ4 の時の場合の約２倍のＤ.Ｒ＝０.３８（μ
／min ）である。成膜速度の増加はＳｉＨ2Ｆ2の方がＳ
ｉＦ4 より分解エネルギーが低いためである。
入してもＳｉＯＦ膜を形成する本発明の実施例について
説明する。他の成膜条件は、ＳｉＦ4 のときと同じであ
る。ＳｉＦ4 の時の場合の約２倍のＤ.Ｒ＝０.３８（μ
／min ）である。成膜速度の増加はＳｉＨ2Ｆ2の方がＳ
ｉＦ4 より分解エネルギーが低いためである。
【００３９】ＳｉＨ2Ｆ2とＳｉＦ4 を用いて形成したＳ
ｉＯＦ膜の赤外吸収スペクトルにおいては、ＥＣＲプラ
ズマのときと同じく、ＳｉＦ4 の場合、Ｓｉ−Ｏ振動の
中心は１０６５（cm-1），低波数側の半値半幅（ＨＷＨ
Ｈ）は３３（cm-1）である。また、僅かながら、水分
（Ｏ−Ｈ）も観測される。一方、ＳｉＨ2Ｆ2では、Ｓｉ
−Ｏ振動の中心は１０８０（cm-1），低波数側の半値半
幅（ＨＷＨＨ）は２４cm-1）である。
ｉＯＦ膜の赤外吸収スペクトルにおいては、ＥＣＲプラ
ズマのときと同じく、ＳｉＦ4 の場合、Ｓｉ−Ｏ振動の
中心は１０６５（cm-1），低波数側の半値半幅（ＨＷＨ
Ｈ）は３３（cm-1）である。また、僅かながら、水分
（Ｏ−Ｈ）も観測される。一方、ＳｉＨ2Ｆ2では、Ｓｉ
−Ｏ振動の中心は１０８０（cm-1），低波数側の半値半
幅（ＨＷＨＨ）は２４cm-1）である。
【００４０】またＳｉＨ2Ｆ2による形成膜には、Ｓｉ−
Ｓｉ結合及び、Ｓｉ−Ｏ−Ｆ結合は観測されない。従っ
て、形成膜構造は、殆どＳｉ−ＯとＳｉ−Ｆ結合により
構成されている。赤外スペクトルでＯ−Ｈが観測されな
いのは、結合力の弱いＳｉ−Ｏ−Ｆを含んでいないため
である。なお、実施例４と同様に、εは３.２ 程度であ
り、低誘電率の膜が形成できる。また本形成膜は、化学
的安定性が高い。
Ｓｉ結合及び、Ｓｉ−Ｏ−Ｆ結合は観測されない。従っ
て、形成膜構造は、殆どＳｉ−ＯとＳｉ−Ｆ結合により
構成されている。赤外スペクトルでＯ−Ｈが観測されな
いのは、結合力の弱いＳｉ−Ｏ−Ｆを含んでいないため
である。なお、実施例４と同様に、εは３.２ 程度であ
り、低誘電率の膜が形成できる。また本形成膜は、化学
的安定性が高い。
【００４１】上述のように、ＳｉＨ2Ｆ2を用いると、Ｉ
ＣＰプラズマでも低誘電のＳｉＯＦ膜を形成することが
できる。
ＣＰプラズマでも低誘電のＳｉＯＦ膜を形成することが
できる。
【００４２】（実施例６）上記各実施例では、図１４に
示すように、半導体装置の半導体基板表面に設けられる
配線１８をＳｉＯＦ膜１９で被覆する場合、形成膜上の
凹部の幅が配線間の間隔よりも狭くなる。このため、多
層配線のために第２の配線を膜上に形成する場合、第２
の配線の断線率が高くなり歩留まりの低下を招く。これ
を防ぐためには、ＳｉＨ4とＯ2を用いたＳｉＯ2 成膜で
は、スパッタを重畳させればよい。スパッタを重畳する
成膜の参考例として、図１０の装置を用い、ＳｉＦ4 の
代わりにＳｉＨ4を用いてＳｉＯ2を成膜する場合につい
て説明する。ただし、この場合、基板には高周波電源９
から、４００（ＫＨｚ）を４００（Ｗ）を印加し、他の
条件は実施例１と同じにする。
示すように、半導体装置の半導体基板表面に設けられる
配線１８をＳｉＯＦ膜１９で被覆する場合、形成膜上の
凹部の幅が配線間の間隔よりも狭くなる。このため、多
層配線のために第２の配線を膜上に形成する場合、第２
の配線の断線率が高くなり歩留まりの低下を招く。これ
を防ぐためには、ＳｉＨ4とＯ2を用いたＳｉＯ2 成膜で
は、スパッタを重畳させればよい。スパッタを重畳する
成膜の参考例として、図１０の装置を用い、ＳｉＦ4 の
代わりにＳｉＨ4を用いてＳｉＯ2を成膜する場合につい
て説明する。ただし、この場合、基板には高周波電源９
から、４００（ＫＨｚ）を４００（Ｗ）を印加し、他の
条件は実施例１と同じにする。
【００４３】スパッタを重畳させない場合の成膜速度
は、Ｄ.Ｒ＝０.３８（μ／min ）であり、スパッタを重
畳させた場合の成膜速度は、３割減の０.２７（μ／mi
n）である。成膜速度の減少分がスパッタ速度Ｓ.Ｒであ
り、この場合はＳ.Ｒ＝０.１１(μ／min）となる。この
時の成膜状態を図１５に示す。成膜状態はＤ.ＲとＳ.Ｒ
の比で決定される。Ｄ.Ｒは導入ＳｉＨ4量を増やすこと
で増大させることができるが、Ｓ.Ｒは導入Ｏ2量を増や
しても増大させることはできない。なお、形成膜の比誘
電率εは４.０ 程度である。
は、Ｄ.Ｒ＝０.３８（μ／min ）であり、スパッタを重
畳させた場合の成膜速度は、３割減の０.２７（μ／mi
n）である。成膜速度の減少分がスパッタ速度Ｓ.Ｒであ
り、この場合はＳ.Ｒ＝０.１１(μ／min）となる。この
時の成膜状態を図１５に示す。成膜状態はＤ.ＲとＳ.Ｒ
の比で決定される。Ｄ.Ｒは導入ＳｉＨ4量を増やすこと
で増大させることができるが、Ｓ.Ｒは導入Ｏ2量を増や
しても増大させることはできない。なお、形成膜の比誘
電率εは４.０ 程度である。
【００４４】一方本発明の実施例であるＳｉＨ2Ｆ2とＯ
2 でＳｉＯＦ膜を形成する場合、スパッタを重畳させな
い場合の成膜速度は、Ｄ.Ｒ＝０.３８（μ／min ）であ
り、スパッタを重畳させた場合の成膜速度は、５割減の
０.１９（μ／min）である。減少分の０.１９（μ／mi
n）がＳ.Ｒであり、ＳｉＨ4を用いる場合よりも大きい
値を示す。スパッタを重畳させた場合のスパッタ速度
Ｓ.Ｒ の著しい向上は、ＳｉＨ2Ｆ2のＦが膜をエッチン
グするためである。Ｓ.Ｒが向上した分、Ｄ.Ｒを、Ｓｉ
Ｈ2Ｆ2量を増やすことにより増大させることができる。
このようにして、Ｄ.Ｒ＝０.６６（μ／min ）となるＳ
ｉＨ2Ｆ2量条件で配線上に膜形成したところ、すなわち
実効的な成膜速度が０.６６（μ／min）で配線上に膜形
成すると、成膜状態は図１５に示すようになる。このと
き、形成膜の比誘電率εは３.２ 程度である。
2 でＳｉＯＦ膜を形成する場合、スパッタを重畳させな
い場合の成膜速度は、Ｄ.Ｒ＝０.３８（μ／min ）であ
り、スパッタを重畳させた場合の成膜速度は、５割減の
０.１９（μ／min）である。減少分の０.１９（μ／mi
n）がＳ.Ｒであり、ＳｉＨ4を用いる場合よりも大きい
値を示す。スパッタを重畳させた場合のスパッタ速度
Ｓ.Ｒ の著しい向上は、ＳｉＨ2Ｆ2のＦが膜をエッチン
グするためである。Ｓ.Ｒが向上した分、Ｄ.Ｒを、Ｓｉ
Ｈ2Ｆ2量を増やすことにより増大させることができる。
このようにして、Ｄ.Ｒ＝０.６６（μ／min ）となるＳ
ｉＨ2Ｆ2量条件で配線上に膜形成したところ、すなわち
実効的な成膜速度が０.６６（μ／min）で配線上に膜形
成すると、成膜状態は図１５に示すようになる。このと
き、形成膜の比誘電率εは３.２ 程度である。
【００４５】このように、ＳｉＨ2Ｆ2を用いスパッタを
重畳させて成膜すると、低誘電率の膜を形成できるばか
りでなく、装置電源等の増大化を招くことなく、実効的
な成膜速度の向上が図れる。
重畳させて成膜すると、低誘電率の膜を形成できるばか
りでなく、装置電源等の増大化を招くことなく、実効的
な成膜速度の向上が図れる。
【００４６】さらに第２の配線の断線率を下げ、歩留ま
りの向上を図るには、図１５に示すような形状を形成し
た後、塗布膜を形成して平坦化したり、あるいはエッチ
ングバックをかけて余分な膜の凸部を除去して、図１６
に示すような膜構造を作っても良い。エッチングバック
の代わりに、機械的−化学的研磨（ＣＭＰ）をしても良
い。
りの向上を図るには、図１５に示すような形状を形成し
た後、塗布膜を形成して平坦化したり、あるいはエッチ
ングバックをかけて余分な膜の凸部を除去して、図１６
に示すような膜構造を作っても良い。エッチングバック
の代わりに、機械的−化学的研磨（ＣＭＰ）をしても良
い。
【００４７】（実施例７）図１７は、本発明者の検討結
果である、各種形成条件により成膜されるSiOF膜の誘電
率εと赤外スペクトルにおけるＳｉ−Ｏピークの低波数
側での半値半幅ＨＷＨＨの関係を示す。εとＨＷＨＨに
は強い相関関係がある。低誘電率のSiOF膜を作るには、
赤外スペクトルで得られるＳｉ−Ｏピークの低波数側で
の半値半幅ＨＷＨＨが３０cm-1以下のＳｉＯＦ膜を形成
すればよい。
果である、各種形成条件により成膜されるSiOF膜の誘電
率εと赤外スペクトルにおけるＳｉ−Ｏピークの低波数
側での半値半幅ＨＷＨＨの関係を示す。εとＨＷＨＨに
は強い相関関係がある。低誘電率のSiOF膜を作るには、
赤外スペクトルで得られるＳｉ−Ｏピークの低波数側で
の半値半幅ＨＷＨＨが３０cm-1以下のＳｉＯＦ膜を形成
すればよい。
【００４８】（実施例８）実施例１でＳｉＦ4を用いて
形成するＳｉＯＦ膜の絶縁破壊電界Ｂ.Ｖは５（ＭＶ／c
m）程度である。通常のＳｉＯ2膜では、Ｂ.Ｖ＝９（Ｍ
Ｖ／cm）である。これまで記述してきたＳｉＯＦ膜と通
常のＳｉＯ2 膜の間の組成を持った膜により、このＢ.
Ｖ を向上できる。
形成するＳｉＯＦ膜の絶縁破壊電界Ｂ.Ｖは５（ＭＶ／c
m）程度である。通常のＳｉＯ2膜では、Ｂ.Ｖ＝９（Ｍ
Ｖ／cm）である。これまで記述してきたＳｉＯＦ膜と通
常のＳｉＯ2 膜の間の組成を持った膜により、このＢ.
Ｖ を向上できる。
【００４９】参考例として、実施例１でのＳｉＦ4４０
の代わりに、ＳｉＨ4を２０（ｍｌ／min）とＳｉＦ4 を
２０(ｍｌ／min)用いる成膜方法がある。この場合、形
成膜の成膜速度Ｄ.Ｒは０.１９(μｍ／min）である。形
成される膜の組成が、ＳｉＯＦ膜と通常のＳｉＯ2膜の
間の組成であれば、ε＝３.７５近傍の値を示す。しか
し、ＳｉＦ4 を用いて形成したＳｉＯＦ膜のεは３.９
程度である。すなわち、ＳｉＦ4 をＦのドーピングガス
を用いても、殆どフッ素ドープできない。これは、Ｓｉ
Ｆ4 のＳｉ−Ｆ結合が、ＳｉＨ4 のＳｉ−Ｈ結合よりも
著しく高いため、プラズマへ投入したエネルギーが殆
ど、ＳｉＦ4 の解離に使われず、ＳｉＨ4 の解離に使わ
れてしまうためである。
の代わりに、ＳｉＨ4を２０（ｍｌ／min）とＳｉＦ4 を
２０(ｍｌ／min)用いる成膜方法がある。この場合、形
成膜の成膜速度Ｄ.Ｒは０.１９(μｍ／min）である。形
成される膜の組成が、ＳｉＯＦ膜と通常のＳｉＯ2膜の
間の組成であれば、ε＝３.７５近傍の値を示す。しか
し、ＳｉＦ4 を用いて形成したＳｉＯＦ膜のεは３.９
程度である。すなわち、ＳｉＦ4 をＦのドーピングガス
を用いても、殆どフッ素ドープできない。これは、Ｓｉ
Ｆ4 のＳｉ−Ｆ結合が、ＳｉＨ4 のＳｉ−Ｈ結合よりも
著しく高いため、プラズマへ投入したエネルギーが殆
ど、ＳｉＦ4 の解離に使われず、ＳｉＨ4 の解離に使わ
れてしまうためである。
【００５０】一方、本発明の実施例である、実施例１で
のＳｉＦ4４０（ｍｌ／min）の代わりに、ＳｉＨ4 を２
０（ｍｌ／min）とＳｉＨ2Ｆ2を２０（ｍｌ／min）を用
いる成膜方法がある。成膜速度Ｄ.Ｒは０.３８(μ／mi
n）である。形成したＳｉＯＦ膜の比誘電率を測定した
ところ、ε＝３.７５ であった。すなわち、形成膜はＳ
ｉＯＦ膜と通常のＳｉＯ2 膜の間の組成になる。これ
は、ＳｉＨ2Ｆ2のＳｉ−Ｈ結合エネルギーがＳｉＨ4 の
Ｓｉ−Ｈ結合エネルギーと同程度であるため、プラズマ
へ投入するエネルギーがＳｉＨ2Ｆ2とＳｉＨ4 の解離に
均等に使われるためである。ε＝３.２ からε＝４.０
までの範囲でεは流量比（ＳｉＨ2Ｆ2／ＳｉＨ4）の一
次関数となるので、εの制御が容易になる。
のＳｉＦ4４０（ｍｌ／min）の代わりに、ＳｉＨ4 を２
０（ｍｌ／min）とＳｉＨ2Ｆ2を２０（ｍｌ／min）を用
いる成膜方法がある。成膜速度Ｄ.Ｒは０.３８(μ／mi
n）である。形成したＳｉＯＦ膜の比誘電率を測定した
ところ、ε＝３.７５ であった。すなわち、形成膜はＳ
ｉＯＦ膜と通常のＳｉＯ2 膜の間の組成になる。これ
は、ＳｉＨ2Ｆ2のＳｉ−Ｈ結合エネルギーがＳｉＨ4 の
Ｓｉ−Ｈ結合エネルギーと同程度であるため、プラズマ
へ投入するエネルギーがＳｉＨ2Ｆ2とＳｉＨ4 の解離に
均等に使われるためである。ε＝３.２ からε＝４.０
までの範囲でεは流量比（ＳｉＨ2Ｆ2／ＳｉＨ4）の一
次関数となるので、εの制御が容易になる。
【００５１】このように、フッ素ドーピング用としても
ＳｉＨ2Ｆ2は好適である。
ＳｉＨ2Ｆ2は好適である。
【００５２】（実施例９）図２１は本発明を実施した絶
縁膜が用いられるＳＲＡＭの断面構造を示す。本ＳＲＡ
Ｍは、以下のプロセスにより、製造される。
縁膜が用いられるＳＲＡＭの断面構造を示す。本ＳＲＡ
Ｍは、以下のプロセスにより、製造される。
【００５３】ｐ型シリコン基板１に選択酸化法（ＬＯＣ
ＯＳ）によりフィールド酸化膜２が形成された後、所定
の場所に、ゲート７及びｎ型拡散層４，５を有する第１
のトランジスタと、フィールド酸化膜２を挟んで第１の
トランジスタに隣接する第２のトランジスタが形成され
る。次に、拡散層４，５上にローカル配線となるチタン
シリサイド（ＴｉＳｉ2）膜２４が形成される。この膜
の不要部分は、ホトリソグラフィー及びエッチングによ
って除去される。このあと、基板の全面に、燐と硼素を
含有する酸化珪素膜（ＢＳＰＧ）のような絶縁膜が形成
される。絶縁膜の段差が７５０℃でのリフローにより緩
和される。続いて、プラズマＣＶＤ法により、４５０℃
でＳｉＯ2膜が形成される。ＳｉＯ2膜とステップｄで形
成される絶縁膜の積層体に化学的機械的研磨（ＣＭＰ）
が施されることにより、平坦化パッシベーション絶縁膜
９が形成される。さらに、チタンシリサイド（ＴｉＳｉ
2)膜２４上に、ホトリソグラフィー及びエッチングによ
ってコンタクトホールが形成される。コンタクトホール
内には、タングステンからなる、ビットラインや配線層
の接続プラグが形成される。次に、引出線連結のための
パッド及び１層目の配線層１１が形成される。
ＯＳ）によりフィールド酸化膜２が形成された後、所定
の場所に、ゲート７及びｎ型拡散層４，５を有する第１
のトランジスタと、フィールド酸化膜２を挟んで第１の
トランジスタに隣接する第２のトランジスタが形成され
る。次に、拡散層４，５上にローカル配線となるチタン
シリサイド（ＴｉＳｉ2）膜２４が形成される。この膜
の不要部分は、ホトリソグラフィー及びエッチングによ
って除去される。このあと、基板の全面に、燐と硼素を
含有する酸化珪素膜（ＢＳＰＧ）のような絶縁膜が形成
される。絶縁膜の段差が７５０℃でのリフローにより緩
和される。続いて、プラズマＣＶＤ法により、４５０℃
でＳｉＯ2膜が形成される。ＳｉＯ2膜とステップｄで形
成される絶縁膜の積層体に化学的機械的研磨（ＣＭＰ）
が施されることにより、平坦化パッシベーション絶縁膜
９が形成される。さらに、チタンシリサイド（ＴｉＳｉ
2)膜２４上に、ホトリソグラフィー及びエッチングによ
ってコンタクトホールが形成される。コンタクトホール
内には、タングステンからなる、ビットラインや配線層
の接続プラグが形成される。次に、引出線連結のための
パッド及び１層目の配線層１１が形成される。
【００５４】この配線層１１が形成された後、ＳｉＦ2
Ｈ2を用いプラズマＣＶＤ法によりＳｉＯＦ膜（比誘電
率３．３）が基板上の全面に形成される。ＳｉＯＦ膜に
化学的機械的研磨（ＣＭＰ）が施されることにより、１
層目の平坦化絶縁膜１２が形成される。平坦化絶縁膜１
２にはコンタクトホールが形成され、そしてコンタクト
ホール内にタングステンからなるプラグ１６，１７が形
成される。続いて、２層目の配線層１４が形成された
後、ＳｉＦ2Ｈ2を用いて、ＳｉＯＦ膜からなる絶縁膜１
５が形成される。絶縁膜１５には、スルーホールと、タ
ングステンからなるプラグ１６，１７と、が形成され
る。
Ｈ2を用いプラズマＣＶＤ法によりＳｉＯＦ膜（比誘電
率３．３）が基板上の全面に形成される。ＳｉＯＦ膜に
化学的機械的研磨（ＣＭＰ）が施されることにより、１
層目の平坦化絶縁膜１２が形成される。平坦化絶縁膜１
２にはコンタクトホールが形成され、そしてコンタクト
ホール内にタングステンからなるプラグ１６，１７が形
成される。続いて、２層目の配線層１４が形成された
後、ＳｉＦ2Ｈ2を用いて、ＳｉＯＦ膜からなる絶縁膜１
５が形成される。絶縁膜１５には、スルーホールと、タ
ングステンからなるプラグ１６，１７と、が形成され
る。
【００５５】その後、同様のプロセスによって、３層目
の配線層２０，３層目の平坦化絶縁膜１９，プラグ２
１，４層目の配線層２２，４層目の平坦化絶縁膜２３が
形成される。
の配線層２０，３層目の平坦化絶縁膜１９，プラグ２
１，４層目の配線層２２，４層目の平坦化絶縁膜２３が
形成される。
【００５６】本発明者の検討によれば、上記のようなＳ
ＲＡＭにおいて、信号遅延時間は２２ｐｓである。これ
に対し、絶縁膜がＳｉＨ4を用いて形成されるＳｉＯ2膜
であると信号遅延時間は２８ｐｓであり、絶縁膜がＳｉ
Ｆ4 を用いて形成されるＳｉＯＦ膜であると信号遅延時
間は２５ｐｓである。また、100000時間に相当する加速
試験において、従来のＳＲＡＭでは信号遅延時間が２２
〜３６ｐｓ程度に大きくばらつくが、本発明を実施した
ＳＲＡＭでは信号遅延時間は殆ど変化しない。従って、
ＳｉＦ2Ｈ2を用いて形成されるＳｉＯＦ膜を配線間の絶
縁膜として使用すれば、ＳＲＡＭにおける信号遅延が低
減されるとともに、ＳＲＡＭの信頼性が向上する。この
ような効果は、集積度が大きくなり配線間の距離が微細
になるほど顕著である。
ＲＡＭにおいて、信号遅延時間は２２ｐｓである。これ
に対し、絶縁膜がＳｉＨ4を用いて形成されるＳｉＯ2膜
であると信号遅延時間は２８ｐｓであり、絶縁膜がＳｉ
Ｆ4 を用いて形成されるＳｉＯＦ膜であると信号遅延時
間は２５ｐｓである。また、100000時間に相当する加速
試験において、従来のＳＲＡＭでは信号遅延時間が２２
〜３６ｐｓ程度に大きくばらつくが、本発明を実施した
ＳＲＡＭでは信号遅延時間は殆ど変化しない。従って、
ＳｉＦ2Ｈ2を用いて形成されるＳｉＯＦ膜を配線間の絶
縁膜として使用すれば、ＳＲＡＭにおける信号遅延が低
減されるとともに、ＳＲＡＭの信頼性が向上する。この
ような効果は、集積度が大きくなり配線間の距離が微細
になるほど顕著である。
【００５７】図２２は本発明を実施した絶縁膜が用いら
れるＤＲＡＭの断面構造を示す。図２３は本ＤＲＡＭの
メモリセルの上面図である。これらの図中、ＢＬ，ＷＬ
はそれぞれビットライン，ワードラインを示す。ＳＮ c
ont，ＢＬ contはそれぞれストレージノードへの接続
部，ビットラインへの接続部を示す。ＳＡはメモリセル
と投影面積を示し、ｘ，ｙはメモリセルの寸法を示す。
２５６ＭビットDRAMの場合、ｘ，ｙはそれぞれ０.８５
μｍ，０.６５μｍである。本ＤＲＡＭは、以下のプロ
セスにより製造される。
れるＤＲＡＭの断面構造を示す。図２３は本ＤＲＡＭの
メモリセルの上面図である。これらの図中、ＢＬ，ＷＬ
はそれぞれビットライン，ワードラインを示す。ＳＮ c
ont，ＢＬ contはそれぞれストレージノードへの接続
部，ビットラインへの接続部を示す。ＳＡはメモリセル
と投影面積を示し、ｘ，ｙはメモリセルの寸法を示す。
２５６ＭビットDRAMの場合、ｘ，ｙはそれぞれ０.８５
μｍ，０.６５μｍである。本ＤＲＡＭは、以下のプロ
セスにより製造される。
【００５８】ｐ型シリコン基板１に選択酸化法（ＬＯＣ
ＯＳ）によりフィールド酸化膜２が形成された後、所定
の場所に、ゲート７及びｎ型拡散層４，５を有する第１
のトランジスタと、フィールド酸化膜２を挟んで第１の
トランジスタに隣接する第２のトランジスタが形成され
る。このあと、基板の全面に、燐と硼素を含有する酸化
珪素膜（ＢＳＰＧ）のような絶縁膜が形成される。続い
て、プラズマＣＶＤ法によりＳｉＯ2膜が形成される。
ＳｉＯ2膜と絶縁膜の積層体に化学的機械的研磨（ＣＭ
Ｐ）が施されることにより、平坦化パッシベーション絶
縁膜９が形成される。平坦化パッシベーション絶縁膜９
にはコンタクトホールが形成される。コンタクトホール
内には、燐ドープシリコンからなり、ビットラインＢ
Ｌ，ストレージノードＳＮ、及び１層目の配線層が接続
される接続プラグ１０が形成される。次に、ビットライ
ンＢＬおよびストレージノードＳＮが連結されるパッド
と、配線層１１とが形成される。パッド及び配線層は、
どちらもＴｉＮ／Ａｌ／ＴｉＮ積層構造を有し、同時に
形成される。
ＯＳ）によりフィールド酸化膜２が形成された後、所定
の場所に、ゲート７及びｎ型拡散層４，５を有する第１
のトランジスタと、フィールド酸化膜２を挟んで第１の
トランジスタに隣接する第２のトランジスタが形成され
る。このあと、基板の全面に、燐と硼素を含有する酸化
珪素膜（ＢＳＰＧ）のような絶縁膜が形成される。続い
て、プラズマＣＶＤ法によりＳｉＯ2膜が形成される。
ＳｉＯ2膜と絶縁膜の積層体に化学的機械的研磨（ＣＭ
Ｐ）が施されることにより、平坦化パッシベーション絶
縁膜９が形成される。平坦化パッシベーション絶縁膜９
にはコンタクトホールが形成される。コンタクトホール
内には、燐ドープシリコンからなり、ビットラインＢ
Ｌ，ストレージノードＳＮ、及び１層目の配線層が接続
される接続プラグ１０が形成される。次に、ビットライ
ンＢＬおよびストレージノードＳＮが連結されるパッド
と、配線層１１とが形成される。パッド及び配線層は、
どちらもＴｉＮ／Ａｌ／ＴｉＮ積層構造を有し、同時に
形成される。
【００５９】この配線層１１が形成された後、ＳｉＦ2
Ｈ2を用いプラズマＣＶＤ法によりＳｉＯＦ膜が基板上
の全面に形成される。ＳｉＯＦ膜に化学的機械的研磨(C
MP)が施されることにより、１層目の平坦化絶縁膜１２
が形成される。平坦化絶縁膜１２にはコンタクトホール
が形成され、そしてコンタクトホール内にタングステン
からなるプラグ１３，１４が形成される。
Ｈ2を用いプラズマＣＶＤ法によりＳｉＯＦ膜が基板上
の全面に形成される。ＳｉＯＦ膜に化学的機械的研磨(C
MP)が施されることにより、１層目の平坦化絶縁膜１２
が形成される。平坦化絶縁膜１２にはコンタクトホール
が形成され、そしてコンタクトホール内にタングステン
からなるプラグ１３，１４が形成される。
【００６０】次に、キャパシタが形成される。キャパシ
タ形成部の投影領域の寸法は、0.65μｍ×０.６５μｍ
である。キャパシタは、電荷蓄積容量を大きくするため
に、高さ０.５μｍ の筒状構造を有する。キャパシタ
は、以下のようにして形成される。
タ形成部の投影領域の寸法は、0.65μｍ×０.６５μｍ
である。キャパシタは、電荷蓄積容量を大きくするため
に、高さ０.５μｍ の筒状構造を有する。キャパシタ
は、以下のようにして形成される。
【００６１】ＣＶＤ法により形成される厚さ０.２μｍ
のタングステン膜がホトリソグラフィー及びドライエッ
チングにより加工されることにより、ストレージノード
ＳＮの下部電極が形成される。次に、ストレージノード
ＳＮの側面電極の形成のために、厚さ０.３μｍのＳｉ
Ｏ2膜が堆積される。本ＳｉＯ2 膜は、ホトリソグラフ
ィー及びドライエッチングにより、０.４μｍ×０.４μ
ｍの柱状ブロックに加工される。柱状ブロックの上には
ＣＶＤ法により厚さ０.２μｍ のタングステン膜が形成
される。タングステン膜は、エッチングバックにより加
工されて、ストレージノードＳＮの側壁となる。このあ
と、不要となった柱状ブロックは、ウェットエッチング
により除去される。続いて、５酸化タンタル(Ｔａ2Ｏ5)
膜がＣＶＤ法により形成された後、この膜の不要部分が
ホトリソグラフィー及びドライエッチングにより除去さ
れる。次に、厚さ０.２μｍ 窒化チタン（ＴｉＮ）膜を
全面に形成する。窒化チタン膜のプレート電極ＰＬ引出
部がホトリソグラフィーによりレジストで被われた後、
エッチングバックによりプレート電極ＰＬが形成され
る。この時点で、プラグ１４上に寸法０.５μｍ×０.５
μｍのキャパシタが形成される。次に、ＴｉＮ膜，Ａｌ
膜，ＴｉＮ膜を順次形成された後、この積層体がホトリ
ソグラフィーおよびドライエッチングにより加工される
ことにより、周辺回路の配線層が形成される。
のタングステン膜がホトリソグラフィー及びドライエッ
チングにより加工されることにより、ストレージノード
ＳＮの下部電極が形成される。次に、ストレージノード
ＳＮの側面電極の形成のために、厚さ０.３μｍのＳｉ
Ｏ2膜が堆積される。本ＳｉＯ2 膜は、ホトリソグラフ
ィー及びドライエッチングにより、０.４μｍ×０.４μ
ｍの柱状ブロックに加工される。柱状ブロックの上には
ＣＶＤ法により厚さ０.２μｍ のタングステン膜が形成
される。タングステン膜は、エッチングバックにより加
工されて、ストレージノードＳＮの側壁となる。このあ
と、不要となった柱状ブロックは、ウェットエッチング
により除去される。続いて、５酸化タンタル(Ｔａ2Ｏ5)
膜がＣＶＤ法により形成された後、この膜の不要部分が
ホトリソグラフィー及びドライエッチングにより除去さ
れる。次に、厚さ０.２μｍ 窒化チタン（ＴｉＮ）膜を
全面に形成する。窒化チタン膜のプレート電極ＰＬ引出
部がホトリソグラフィーによりレジストで被われた後、
エッチングバックによりプレート電極ＰＬが形成され
る。この時点で、プラグ１４上に寸法０.５μｍ×０.５
μｍのキャパシタが形成される。次に、ＴｉＮ膜，Ａｌ
膜，ＴｉＮ膜を順次形成された後、この積層体がホトリ
ソグラフィーおよびドライエッチングにより加工される
ことにより、周辺回路の配線層が形成される。
【００６２】この後、キャパシタの保護と２層目の配線
層の絶縁とのために、絶縁膜が形成される。本絶縁膜
は、有機シランを用いて形成される酸化膜からなる。次
に、スルーホールと、タングステンからなるプラグ１
６，１７とが形成される。なお、タングステンの選択成
長法により、図２２のような高さの異なるプラグ１６，
１７の形成が可能になる。
層の絶縁とのために、絶縁膜が形成される。本絶縁膜
は、有機シランを用いて形成される酸化膜からなる。次
に、スルーホールと、タングステンからなるプラグ１
６，１７とが形成される。なお、タングステンの選択成
長法により、図２２のような高さの異なるプラグ１６，
１７の形成が可能になる。
【００６３】次に、３層目の配線層１８およびパッド１
９が形成される。さらに、前述した方法により、３層目
の平坦化ＳｉＯＦ絶縁膜２０が形成される。その後、上
述した手順により、プラグ２１，４層目の配線層２２、
及び４層目の平坦化絶縁膜２３が形成される。
９が形成される。さらに、前述した方法により、３層目
の平坦化ＳｉＯＦ絶縁膜２０が形成される。その後、上
述した手順により、プラグ２１，４層目の配線層２２、
及び４層目の平坦化絶縁膜２３が形成される。
【００６４】本発明者の検討によれば、２００時間のプ
レッシャークッカー試験における不良発生率は、本発明
を実施した上記のようなＤＲＡＭでは３％程度である。
これに対し、絶縁膜がＳｉＨ4を用いて形成されるＳｉ
Ｏ2膜であると不良発生率は３８％程度であり、絶縁膜
がＳｉＦ4 を用いて形成されるＳｉＯＦ膜であると不良
発生率６２％程度である。従って、ＳｉＦ2Ｈ2を用いて
形成されるＳｉＯＦ膜を絶縁膜として使用すれば、ＤＲ
ＡＭの信頼性が向上する。
レッシャークッカー試験における不良発生率は、本発明
を実施した上記のようなＤＲＡＭでは３％程度である。
これに対し、絶縁膜がＳｉＨ4を用いて形成されるＳｉ
Ｏ2膜であると不良発生率は３８％程度であり、絶縁膜
がＳｉＦ4 を用いて形成されるＳｉＯＦ膜であると不良
発生率６２％程度である。従って、ＳｉＦ2Ｈ2を用いて
形成されるＳｉＯＦ膜を絶縁膜として使用すれば、ＤＲ
ＡＭの信頼性が向上する。
【００６５】さらに、本発明者は、ＳｉＨ2Ｆ2を用いて
形成したＳｉＯＦ膜をＴＦＴ−LCDのゲート絶縁膜とし
て用いてＴＦＴ特性について検討した。また、従来から
使用されていたＳｉＨ4 により形成したＳｉＯ2 膜をつ
けたＴＦＴについても検討した。これによると、ＳｉＯ
Ｆ膜を用いた場合、移動度μは０.６(cm2／ｖ.ｓ）程度
であり、一方、ＳｉＯ2 膜を用いた場合μ＝０.４(cm2
／ｖ.ｓ）程度である。このようなμの差は、ＳｉＨ2Ｆ
2を用いるとプラズマ中に遊離するフッ素が膜形成面を
平滑化するために生じる。
形成したＳｉＯＦ膜をＴＦＴ−LCDのゲート絶縁膜とし
て用いてＴＦＴ特性について検討した。また、従来から
使用されていたＳｉＨ4 により形成したＳｉＯ2 膜をつ
けたＴＦＴについても検討した。これによると、ＳｉＯ
Ｆ膜を用いた場合、移動度μは０.６(cm2／ｖ.ｓ）程度
であり、一方、ＳｉＯ2 膜を用いた場合μ＝０.４(cm2
／ｖ.ｓ）程度である。このようなμの差は、ＳｉＨ2Ｆ
2を用いるとプラズマ中に遊離するフッ素が膜形成面を
平滑化するために生じる。
【００６６】なお、ＳｉＯＦ膜には疎水性があるので、
ＬＳＩ，パワートランジスタ，TFT用のパッシベーショ
ン膜にも好適である。
ＬＳＩ，パワートランジスタ，TFT用のパッシベーショ
ン膜にも好適である。
【００６７】（実施例１０）実施例１のような装置及び
方法で、反応圧力，導入パワー、及びガス流量を変化さ
せて形成されるＳｉＯＦ膜について、本発明者が検討し
た結果を説明する。図１８は、形成膜の比誘電率と密度
の関係を示す。比誘電率は、密度に依存し、特に密度が
１.８〜２.４（ｇ／cm-3）でほぼ密度の一次関数とな
る。すなわち、この密度範囲では、密度を下げることで
低誘電率化が図れる。
方法で、反応圧力，導入パワー、及びガス流量を変化さ
せて形成されるＳｉＯＦ膜について、本発明者が検討し
た結果を説明する。図１８は、形成膜の比誘電率と密度
の関係を示す。比誘電率は、密度に依存し、特に密度が
１.８〜２.４（ｇ／cm-3）でほぼ密度の一次関数とな
る。すなわち、この密度範囲では、密度を下げることで
低誘電率化が図れる。
【００６８】図１９は、形成膜の絶縁破壊電界と密度の
関係を示す。密度が１.８(g／cm-3)以上では、配線間の
絶縁膜として十分な絶縁破壊電界を示す。
関係を示す。密度が１.８(g／cm-3)以上では、配線間の
絶縁膜として十分な絶縁破壊電界を示す。
【００６９】以上のように、密度が１.８(ｇ／cm-3）以
上２.４(ｇ／cm-3）以下のＳｉＯＦ膜が、低誘電率絶縁
膜として好ましい。
上２.４(ｇ／cm-3）以下のＳｉＯＦ膜が、低誘電率絶縁
膜として好ましい。
【００７０】（実施例１１）実施例１０のＳｉＯＦ膜の
脱水分量について、本発明者が検討した結果について説
明する。
脱水分量について、本発明者が検討した結果について説
明する。
【００７１】図２０は、形成膜の比誘電率と、膜を６０
０（℃）に加熱したときに出てくる脱水分量の関係を示
す。ただし、脱水分量の値は、実施例１のＳｉＨ2Ｆ2を
用いて形成する膜の比誘電率の値で規格化されている。
図が示すように、比誘電率が２.８〜３.２で、脱水分量
は一定であるが、比誘電率が２.８以下及び３.２以上で
増加する。比誘電率が２.８ 未満では、密度低下のため
膜内において膜物質が粗な位置が生じ、粗となる原因位
置に空気中の水分が取り込まれるために脱水分量が増加
する。また、比誘電率が３.２ よりも大きいと、Ｏ−Ｆ
結合やＳｉ−Ｓｉ結合があるために、空気中の水分ある
いは水分中の水酸基ＯＨが膜中に取り込まれやすいた
め、脱水分量が増加する。
０（℃）に加熱したときに出てくる脱水分量の関係を示
す。ただし、脱水分量の値は、実施例１のＳｉＨ2Ｆ2を
用いて形成する膜の比誘電率の値で規格化されている。
図が示すように、比誘電率が２.８〜３.２で、脱水分量
は一定であるが、比誘電率が２.８以下及び３.２以上で
増加する。比誘電率が２.８ 未満では、密度低下のため
膜内において膜物質が粗な位置が生じ、粗となる原因位
置に空気中の水分が取り込まれるために脱水分量が増加
する。また、比誘電率が３.２ よりも大きいと、Ｏ−Ｆ
結合やＳｉ−Ｓｉ結合があるために、空気中の水分ある
いは水分中の水酸基ＯＨが膜中に取り込まれやすいた
め、脱水分量が増加する。
【００７２】このように、膜の水分含有量を低減するた
めには、比誘電率が２.８〜３.２の膜を用いることが好
ましい。このような膜を用いれば、ＬＳＩ等の半導体装
置の信頼性が向上する。
めには、比誘電率が２.８〜３.２の膜を用いることが好
ましい。このような膜を用いれば、ＬＳＩ等の半導体装
置の信頼性が向上する。
【００７３】なお、酸化性ガスの代わりに、Ｎ2，ＮＨ3
等の窒化性ガスを用いると、SiNF膜が形成できる。Ｓｉ
Ｈ2Ｆ2と窒化性のＮ2，ＮＨ3等のガスからＳｉＮＦ膜を
形成し、これをＴＦＴゲート膜に用いると、ＳｉＨ4 を
用いて形成したＳｉＮ膜をゲート膜として用いるＴＦＴ
より良好な特性が得られる。このように、ＳｉＨ2Ｆ2は
半導体のゲート絶縁膜形成に好適である。
等の窒化性ガスを用いると、SiNF膜が形成できる。Ｓｉ
Ｈ2Ｆ2と窒化性のＮ2，ＮＨ3等のガスからＳｉＮＦ膜を
形成し、これをＴＦＴゲート膜に用いると、ＳｉＨ4 を
用いて形成したＳｉＮ膜をゲート膜として用いるＴＦＴ
より良好な特性が得られる。このように、ＳｉＨ2Ｆ2は
半導体のゲート絶縁膜形成に好適である。
【００７４】
【発明の効果】本発明によれば、低誘電率でかつ信頼性
の高い誘電体膜が形成できるため、信号の配線遅延の少
ない半導体装置や特性の優れた半導体装置の製造ができ
る。また、低誘電率でかつ信頼性の高い誘電体膜が効率
良く形成できるため、半導体装置の製造価格を低減でき
る効果もある。
の高い誘電体膜が形成できるため、信号の配線遅延の少
ない半導体装置や特性の優れた半導体装置の製造ができ
る。また、低誘電率でかつ信頼性の高い誘電体膜が効率
良く形成できるため、半導体装置の製造価格を低減でき
る効果もある。
【図面の簡単な説明】
【図１】本発明のＳｉＯＦ膜構造。
【図２】膜構造と誘電率。
【図３】膜構造と誘電率。
【図４】膜構造と誘電率。
【図５】膜構造と誘電率。
【図６】膜構造と誘電率。
【図７】膜構造と誘電率。
【図８】膜構造と誘電率。
【図９】結合エネルギーと活性酸素の生成エネルギー。
【図１０】成膜装置の一例。
【図１１】形成膜の赤外吸収スペクトル例。
【図１２】成膜装置の一例。
【図１３】成膜装置の一例。
【図１４】配線上の膜形成状況。
【図１５】配線上の膜形成状況。
【図１６】配線上の膜形成状況。
【図１７】誘電率と半値半幅の関係。
【図１８】形成膜の密度と比誘電率の関係。
【図１９】形成膜の密度と絶縁破壊電界の関係。
【図２０】形成膜の比誘電率と脱水分量の関係。
【図２１】本発明のＳｉＯＦ膜が用いられるＳＲＡＭの
断面構造。
断面構造。
【図２２】本発明のＳｉＯＦ膜が用いられるＤＲＡＭの
断面構造。
断面構造。
【図２３】図２２のＤＲＡＭにおけるメモリセルの上面
図。
図。
５，６…反応ガス導入管、７…基板、ＨＷＨＨ…半値半
幅、１４…上部電極、１７…コイル、１８…配線、１９
〜２１…ＳｉＯＦ膜。
幅、１４…上部電極、１７…コイル、１８…配線、１９
〜２１…ＳｉＯＦ膜。
Claims (16)
- 【請求項１】フッ素原子と珪素原子の共有結合を有する
酸化フッ化珪素物を含むことを特徴とする誘電体。 - 【請求項２】請求項１において、酸化フッ化珪素物がさ
らに珪素原子と酸素原子の共有結合を有することを特徴
とする誘電体。 - 【請求項３】赤外吸収スペクトルの低周波側の半値半幅
が３０cm-1以下であり、酸化フッ化珪素物を含むことを
特徴とする誘電体。 - 【請求項４】密度が１.８ｇ／cm3以上２.４ｇ／cm3以下
であり、酸化フッ化珪素物を含むことを特徴とする誘電
体。 - 【請求項５】比誘電率が２.８以上３.２以下であり、酸
化フッ化珪素物を含むことを特徴とする誘電体。 - 【請求項６】基板上にＳｉＦ2Ｘ2ガスを含むガスを導入
し、このガスにＳｉＦ2Ｘ2が有するフッ素原子と珪素原
子の共有結合を解離させないエネルギーを与えることを
特徴とする誘電体の製造方法。 - 【請求項７】請求項６において、Ｘが、Ｈ，Ｃｌ，Ｂ
ｒ，ＯＣＨ3，ＯＣ2Ｈ5，ＯＣ3Ｈ7 のいずれかであるこ
とを特徴とする誘電体の製造方法。 - 【請求項８】請求項６において、前記エネルギーが、Ｓ
ｉＦ2Ｘ2１mol あたり５４１ｋＪ未満であることを特徴
とする誘電体の製造方法。 - 【請求項９】請求項６において、前記エネルギーが、Ｃ
ＶＤ装置により与えることを特徴とする誘電体の製造方
法。 - 【請求項１０】請求項６において、前記エネルギーが、
プラズマ処理装置により与えることを特徴とする誘電体
の製造方法。 - 【請求項１１】請求項９において、スパッタを重畳する
ことを特徴とする誘電体の製造方法。 - 【請求項１２】請求項１０において、ラジオ波によりプ
ラズマを生成することを特徴とする誘電体の製造方法。 - 【請求項１３】半導体基板と、 半導体基板の表面上に位置する複数の電極配線と、 複数の配線電極間に位置し、フッ素原子と珪素原子の共
有結合を有する酸化フッ化珪素物を含む誘電体と、を有
することを特徴とする半導体装置。 - 【請求項１４】半導体基板と、 半導体基板の表面上に位置する複数の配線電極と、 複数の配線電極間に位置し、赤外吸収スペクトルの低周
波側の半値半幅が３０cm-1以下であり、酸化フッ化珪素
物を含む誘電体と、を有することを特徴とする半導体装
置。 - 【請求項１５】半導体基板と、 半導体基板の表面上に位置する複数の電極配線と、 複数の配線電極間に位置し、密度が１.８ｇ／cm3以上
２.４ｇ／cm3以下であり、酸化フッ化珪素物を含む誘電
体、を有することを特徴とする半導体装置。 - 【請求項１６】半導体基板と、 半導体基板の表面上に位置する複数の電極配線と、 複数の配線電極間に位置し、比誘電率が２.８以上３.２
以下であり、酸化フッ化珪素物を含む誘電体と、を有す
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4092996A JPH08298260A (ja) | 1995-02-28 | 1996-02-28 | 誘電体及びその製造方法並びに半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3968795 | 1995-02-28 | ||
| JP7-39687 | 1995-02-28 | ||
| JP4092996A JPH08298260A (ja) | 1995-02-28 | 1996-02-28 | 誘電体及びその製造方法並びに半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08298260A true JPH08298260A (ja) | 1996-11-12 |
Family
ID=26379062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4092996A Pending JPH08298260A (ja) | 1995-02-28 | 1996-02-28 | 誘電体及びその製造方法並びに半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08298260A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003045671A (ja) * | 2001-05-22 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| JP2006519496A (ja) * | 2003-02-26 | 2006-08-24 | ダウ・コーニング・コーポレイション | 水素化シリコンオキシカーバイド膜の生成方法。 |
| US7408191B2 (en) | 2001-05-22 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Luminescent device and process of manufacturing the same |
| JP2011119706A (ja) * | 2009-10-30 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2016178310A (ja) * | 2000-03-22 | 2016-10-06 | ジプトロニクス・インコーポレイテッド | 三次元デバイスの一体化方法および一体化されたデバイス |
| US10366962B2 (en) | 1999-10-01 | 2019-07-30 | Invensas Bonding Technologies, Inc. | Three dimensional device integration method and integrated device |
| JP2020031243A (ja) * | 2010-07-01 | 2020-02-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11760059B2 (en) | 2003-05-19 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Method of room temperature covalent bonding |
-
1996
- 1996-02-28 JP JP4092996A patent/JPH08298260A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10366962B2 (en) | 1999-10-01 | 2019-07-30 | Invensas Bonding Technologies, Inc. | Three dimensional device integration method and integrated device |
| JP2016178310A (ja) * | 2000-03-22 | 2016-10-06 | ジプトロニクス・インコーポレイテッド | 三次元デバイスの一体化方法および一体化されたデバイス |
| US9761645B2 (en) | 2001-05-22 | 2017-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Luminescent device having light emitting element and transistor |
| US8022404B2 (en) | 2001-05-22 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Luminescent device and process of manufacturing the same |
| US8450741B2 (en) | 2001-05-22 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Luminescent device and process of manufacturing the same |
| US8803152B2 (en) | 2001-05-22 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Luminescent device and process of manufacturing the same |
| US9368561B2 (en) | 2001-05-22 | 2016-06-14 | Semiconductor Enery Laboratory Co., Ltd. | Luminescent device having light-emitting element and transistor |
| US7408191B2 (en) | 2001-05-22 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Luminescent device and process of manufacturing the same |
| JP2003045671A (ja) * | 2001-05-22 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| US10103211B2 (en) | 2001-05-22 | 2018-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Luminescent device having light-emitting element and transistor |
| JP2006519496A (ja) * | 2003-02-26 | 2006-08-24 | ダウ・コーニング・コーポレイション | 水素化シリコンオキシカーバイド膜の生成方法。 |
| US11760059B2 (en) | 2003-05-19 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Method of room temperature covalent bonding |
| JP2011119706A (ja) * | 2009-10-30 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US10566459B2 (en) | 2009-10-30 | 2020-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a first region comprising silicon, oxygen and at least one metal element formed between an oxide semiconductor layer and an insulating layer |
| JP2020031243A (ja) * | 2010-07-01 | 2020-02-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0887864B1 (en) | Semiconductor device with capacitor and method for fabricating the same | |
| US6455417B1 (en) | Method for forming damascene structure employing bi-layer carbon doped silicon nitride/carbon doped silicon oxide etch stop layer | |
| US5503882A (en) | Method for planarizing an integrated circuit topography | |
| KR100624566B1 (ko) | 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법 | |
| JP3027941B2 (ja) | 誘電体容量素子を用いた記憶装置及び製造方法 | |
| TW557478B (en) | Semiconductor device and manufacturing method thereof | |
| TW410435B (en) | The metal interconnection manufacture by using the chemical mechanical polishing process | |
| US6277764B1 (en) | Interlayered dielectric layer of semiconductor device and method of manufacturing the same | |
| JP3236576B2 (ja) | 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置 | |
| JP2003059923A (ja) | 半導体装置及びその製造方法 | |
| JP3463416B2 (ja) | 絶縁膜の製造方法および半導体装置 | |
| JP3173426B2 (ja) | シリカ絶縁膜の製造方法及び半導体装置の製造方法 | |
| JPH08298260A (ja) | 誘電体及びその製造方法並びに半導体装置 | |
| JP3934343B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11233513A (ja) | 強誘電体膜を用いた装置の製造方法及び装置 | |
| TW302525B (ja) | ||
| JP3845061B2 (ja) | 半導体装置及びその製造方法 | |
| KR20040057623A (ko) | 캐패시터 형성 방법 | |
| US6294483B1 (en) | Method for preventing delamination of APCVD BPSG films | |
| JP2000307004A (ja) | 窒化珪素コンポジットｈｄｐ／ｃｖｄプロセス | |
| JP2659600B2 (ja) | 半導体装置の製造方法 | |
| JP2757767B2 (ja) | 半導体装置の製造方法 | |
| Treichel et al. | New dielectric materials and insulators for microelectronic applications | |
| JPH08227888A (ja) | 誘電体膜の形成方法 | |
| TW444343B (en) | Manufacturing method of inter-level dielectrics |