JP2003059923A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003059923A
JP2003059923A JP2001247936A JP2001247936A JP2003059923A JP 2003059923 A JP2003059923 A JP 2003059923A JP 2001247936 A JP2001247936 A JP 2001247936A JP 2001247936 A JP2001247936 A JP 2001247936A JP 2003059923 A JP2003059923 A JP 2003059923A
Authority
JP
Japan
Prior art keywords
insulating film
film
barrier insulating
copper
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001247936A
Other languages
English (en)
Other versions
JP3745257B2 (ja
Inventor
Yoshimi Shiotani
喜美 塩谷
Hiroko Nishimoto
裕子 西本
Kazuo Maeda
和夫 前田
Tomomi Suzuki
智美 鈴木
Hiroshi Ikakura
博志 猪鹿倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Original Assignee
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Laboratory Co Ltd, Canon Marketing Japan Inc filed Critical Semiconductor Process Laboratory Co Ltd
Priority to JP2001247936A priority Critical patent/JP3745257B2/ja
Priority to US10/176,588 priority patent/US6815824B2/en
Priority to TW091113931A priority patent/TW546694B/zh
Priority to EP02014072A priority patent/EP1284500A3/en
Priority to KR10-2002-0040664A priority patent/KR100484322B1/ko
Publication of JP2003059923A publication Critical patent/JP2003059923A/ja
Application granted granted Critical
Publication of JP3745257B2 publication Critical patent/JP3745257B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 銅膜を主とする配線を被覆する、リーク電流
が小さく、かつ銅に対する拡散防止能力が十分に高い、
低い比誘電率を有するバリア絶縁膜を有する半導体装置
を提供する。 【解決手段】 バリア絶縁膜３４ａは、シリコン、酸
素、窒素及び水素を含むか、或いはシリコン、酸素、窒
素、水素及び炭素を含む第１のバリア絶縁膜３４ａａ
と、シリコン、酸素及び水素を含むか、或いはシリコ
ン、酸素、水素及び炭素を含む第２のバリア絶縁膜３４
ａｂとから少なくとも構成される２層以上の積層構造を
有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、より詳しくは、基板上の銅膜或いは
銅膜を主とする配線を被覆してバリア絶縁膜が形成され
ている半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置の高集積度
化、高密度化とともに、データ転送速度の高速化が要求
されている。このため、銅膜或いは銅膜を主とする配線
を用いるとともに、銅の拡散阻止能力を有し、かつ低い
比誘電率を有するバリア絶縁膜が望まれている。
【０００３】バリア絶縁膜として、テトラメチルシラン
（SiH(CH3)4）とＣＨ4を含む成膜ガスを用いたプラズマ
ＣＶＤ法により形成されたシリコン酸化膜や、プラズマ
ＣＶＤ法により形成されたシリコン窒化膜が用いられて
いる。
【０００４】
【発明が解決しようとする課題】しかしながら、前者の
シリコン酸化膜は比誘電率は低いが、炭素量が多く、そ
のためにリーク電流を十分に抑制することが難しいとい
う問題がある。さらに、銅に対する拡散防止能力も十分
でないという問題もある。また、後者のシリコン窒化膜
はリーク電流は小さく、かつ銅に対する拡散防止能力は
十分に高いが、比誘電率が高いという問題がある。
【０００５】本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、銅膜或いは銅膜を主とする配線
を被覆する、リーク電流が小さく、かつ銅に対する拡散
防止能力が十分に高い、低い比誘電率を有するバリア絶
縁膜を有する半導体装置及びその製造方法を提供するも
のである。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、半導体装置に係り、基板上
の銅膜或いは銅膜を主とする配線を被覆するバリア絶縁
膜を有する半導体装置において、前記バリア絶縁膜は、
シリコン、酸素、窒素及び水素を含むか、或いはシリコ
ン、酸素、窒素、水素及び炭素を含む第１のバリア絶縁
膜と、シリコン、酸素及び水素を含むか、或いはシリコ
ン、酸素、水素及び炭素を含む第２のバリア絶縁膜とか
ら少なくとも構成されることを特徴とし、請求項２記載
の発明は、請求項１記載の半導体装置に係り、前記バリ
ア絶縁膜上に低誘電率を有する絶縁膜を有することを特
徴とし、請求項３記載の発明は、請求項２記載の半導体
装置に係り、前記バリア絶縁膜と前記低誘電率を有する
絶縁膜とは層間絶縁膜を構成し、前記低誘電率を有する
絶縁膜上に銅膜或いは銅膜を主とする配線が形成されて
いることを特徴としている。
【０００７】請求項４記載の発明は、半導体装置の製造
方法に係り、第１の成膜ガスをプラズマ化し、反応させ
てシリコン、酸素及び水素を含むか、或いはシリコン、
酸素、水素及び炭素を含む第１のバリア絶縁膜を形成す
る工程と、第２の成膜ガスをプラズマ化し、反応させて
シリコン、酸素、窒素及び水素を含むか、或いはシリコ
ン、酸素、窒素、水素及び炭素を含む第２のバリア絶縁
膜を形成する工程とを有し、前記第１のバリア絶縁膜と
前記第２のバリア絶縁膜とから少なくとも構成される２
層以上の積層構造を有する、基板上の銅膜或いは銅膜を
主とする配線を被覆するバリア絶縁膜を形成することを
特徴とし、請求項５記載の発明は、請求項４記載の半導
体装置の製造方法に係り、前記第１のバリア絶縁膜は、
シリコン、酸素、窒素及び水素を含む絶縁膜であり、前
記第１の成膜ガスは、シランと、Ｎ2Ｏ又はＨ2Ｏのうち
少なくとも何れか一と、Ｎ 2又はＮＨ3のうち少なくとも
何れか一とを含むことを特徴とし、請求項６記載の発明
は、請求項４記載の半導体装置の製造方法に係り、前記
第１のバリア絶縁膜は、シリコン、酸素、窒素、水素及
び炭素を含む絶縁膜であり、前記第１の成膜ガスは、シ
ロキサン又はメチルシラン（SiHn(CH3)4-n：ｎ＝０，
１，２，３）のうち少なくとも何れか一と、Ｎ2Ｏ、Ｈ2
Ｏ又はＣＯ2のうち少なくとも何れか一と、Ｎ2又はＮＨ
3のうち少なくとも何れか一とを含むことを特徴とし、
請求項７記載の発明は、請求項４記載の半導体装置の製
造方法に係り、前記第１のバリア絶縁膜は、シリコン、
酸素、窒素、水素及び炭素を含む絶縁膜であり、前記第
１の成膜ガスは、シロキサン又はメチルシラン（SiHn(C
H3)4-n：ｎ＝０，１，２，３）のうち少なくとも何れか
一と、Ｎ2又はＮＨ3のうち少なくとも何れか一とを含む
ことを特徴とし、請求項８記載の発明は、請求項４乃至
７の何れか一に記載の半導体装置の製造方法に係り、前
記第２のバリア絶縁膜はシリコン、酸素及び水素を含む
絶縁膜であり、前記第２の成膜ガスは、シランと、Ｎ2
Ｏ又はＨ2Ｏのうち少なくとも何れか一とを含むことを
特徴とし、請求項９記載の発明は、請求項４乃至７の何
れか一に記載の半導体装置の製造方法に係り、前記第２
のバリア絶縁膜は、シリコン、酸素、水素及び炭素を含
む絶縁膜であり、前記第２の成膜ガスは、シロキサン又
はメチルシラン（SiHn(CH3)4-n：ｎ＝０，１，２，３）
のうち少なくとも何れか一と、Ｎ2Ｏ、Ｈ2Ｏ又はＣＯ2
のうち少なくとも何れか一とを含むことを特徴とし、請
求項１０記載の発明は、請求項６、７又は９記載の半導
体装置の製造方法に係り、前記シロキサンは、ヘキサメ
チルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(C
H3)3）、オクタメチルシクロテトラシロキサン（ＯＭＣ
ＴＳ：((CH3)2)4Si 4O4
【０００８】
【化３】
【０００９】）、又はテトラメチルシクロテトラシロキ
サン（ＴＭＣＴＳ：(CH3H)4Si4O4
【００１０】
【化４】
【００１１】）のうち何れか一であることを特徴と
し、。請求項１１記載の発明は、請求項６、７又は９記
載の半導体装置の製造方法に係り、前記メチルシラン
（SiHn(CH3)4-n：ｎ＝０，１，２，３）は、モノメチル
シラン（SiH3(CH3)）、ジメチルシラン（SiH2(C
H3)2）、トリメチルシラン（SiH(CH3)3）、又はテトラ
メチルシラン（Si(CH3)4）のうち何れか一であることを
特徴とし、請求項１２記載の発明は、請求項４乃至１１
の何れか一に記載の半導体装置の製造方法に係り、前記
バリア絶縁膜を形成する前に、前記銅膜の表面をＮＨ3
ガスのプラズマに曝して、前記銅膜表面の酸化膜を除去
することを特徴とし、請求項１３記載の発明は、請求項
４乃至１２の何れか一に記載の半導体装置の製造方法に
係り、前記バリア絶縁膜上に、さらに低誘電率を有する
絶縁膜を形成することを特徴とする。
【００１２】請求項１４記載の発明は、請求項１３記載
の半導体装置の製造方法に係り、前記低誘電率を有する
絶縁膜上に銅膜或いは銅膜を主とする配線を形成するこ
とを特徴としている。次に、以上の構成により奏される
作用について説明する。シリコン、酸素、窒素及び水素
を含むか、或いはシリコン、酸素、窒素、水素及び炭素
を含む絶縁膜は、窒素を含むため、緻密でリーク電流が
小さく、かつ銅に対する拡散阻止能力が十分に高いが、
比誘電率が高い。また、プラズマＣＶＤ法により形成さ
れたＳｉＯ2膜に対するエッチング選択比は大きい。一
方で、シリコン、酸素及び水素を含むか、或いはシリコ
ン、酸素、水素及び炭素を含む絶縁膜は、比誘電率は低
いが、緻密性が比較的低く、リーク電流が大きい。かつ
銅に対する拡散阻止能力に対して十分な信頼をおけな
い。
【００１３】本願発明では、銅膜或いは銅膜を主とする
配線を被覆するバリア絶縁膜は、シリコン、酸素、窒素
及び水素を含むか、或いはシリコン、酸素、窒素、水素
及び炭素を含む第１のバリア絶縁膜と、シリコン、酸素
及び水素を含むか、或いはシリコン、酸素、水素及び炭
素を含む第２のバリア絶縁膜とから少なくとも構成され
る２層以上の多層構造を有している。第１及び第２のバ
リア絶縁膜のうちいずれが銅膜或いは銅膜を主とする配
線に接する層であってもよい。
【００１４】即ち、リーク電流が小さく、かつ銅に対す
る拡散阻止能力が十分に高いという機能を害さないよう
に、比較的に高い比誘電率を有する第１のバリア絶縁膜
の膜厚を薄い膜厚に設定し、比誘電率が低い第２のバリ
ア絶縁膜の膜厚をバリア絶縁膜全体の膜厚として必要な
十分に厚い膜厚に設定する。これにより、このような第
１及び第２のバリア絶縁膜から少なくとも構成されるバ
リア絶縁膜は、低い比誘電率を有し、かつリーク電流が
小さく、銅に対する拡散阻止能力も十分に高いという性
能を有することになる。
【００１５】上記第１のバリア絶縁膜は、シリコン、酸
素、窒素及び水素を含む絶縁膜であり、シラン（ＳｉＨ
4）と、Ｎ2Ｏ又はＨ2Ｏのうち少なくとも何れか一と、
Ｎ2又はＮＨ3のうち少なくとも何れか一とを含む第１の
成膜ガスをプラズマ化し、反応させて形成することがで
きる。また、上記第１のバリア絶縁膜は、シリコン、酸
素、窒素、水素及び炭素を含む絶縁膜であり、シロキサ
ン又はメチルシラン（SiHn(CH3)4-n：ｎ＝０，１，２，
３）のうち少なくとも何れか一と、Ｎ2Ｏ、Ｈ2Ｏ又はＣ
Ｏ2のうち少なくとも何れか一と、Ｎ2又はＮＨ3のうち
少なくとも何れか一とを含む第１の成膜ガスをプラズマ
化し、反応させて形成することができる。
【００１６】上記の第２のバリア絶縁膜はシリコン、酸
素及び水素を含む絶縁膜であり、シランと、Ｎ2Ｏ又は
Ｈ2Ｏのうち少なくとも何れか一とを含む第２の成膜ガ
スをプラズマ化し、反応させて形成することができる。
また、第２のバリア絶縁膜はシリコン、酸素、水素及び
炭素を含む絶縁膜であり、シロキサン又はメチルシラン
（SiHn(CH3)4-n：ｎ＝０，１，２，３）のうち少なくと
も何れか一と、Ｎ2Ｏ、Ｈ2Ｏ又はＣＯ2のうち少なくと
も何れか一とを含む第２の成膜ガスをプラズマ化し、反
応させて形成することができる。
【００１７】さらに、上記バリア絶縁膜上に低誘電率を
有する絶縁膜を形成してもよい。この場合、さらに低誘
電率を有する絶縁膜上に銅膜或いは銅膜を主とする新た
な配線を形成し、バリア絶縁膜と低誘電率を有する絶縁
膜とを層間絶縁膜として用いることもできる。
【００１８】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 （第１の実施の形態）図１は、本発明の実施の形態に係
る半導体装置の製造方法に用いられる平行平板型のプラ
ズマ成膜装置１０１の構成を示す側面図である。
【００１９】このプラズマ成膜装置１０１は、プラズマ
ガスにより被成膜基板２１上に絶縁膜を形成する場所で
ある成膜部１０１Ａと、成膜ガスを構成する複数のガス
の供給源を有する成膜ガス供給部１０１Ｂとから構成さ
れている。成膜部１０１Ａは、図１に示すように、減圧
可能なチャンバ１を備え、チャンバ１は排気配管４を通
して排気装置６と接続されている。排気配管４の途中に
はチャンバ１と排気装置６の間の導通／非導通を制御す
る開閉バルブ５が設けられている。チャンバ１にはチャ
ンバ１内の圧力を監視する不図示の真空計などの圧力計
測手段が設けられている。
【００２０】チャンバ１内には対向する一対の上部電極
２と下部電極３とが備えられ、上部電極２に周波数１
３．５６ＭＨｚの高周波電力を供給する高周波電力供給
電源（ＲＦ電源）７が接続され、下部電極３に周波数３
８０ｋＨｚの低周波電力を供給する低周波電力供給電源
８が接続されている。これらの電源７、８から上部電極
２及び下部電極３に電力を供給して、成膜ガスをプラズ
マ化する。上部電極２、下部電極３及び電源７、８が成
膜ガスをプラズマ化するプラズマ生成手段を構成する。
【００２１】上部電極２は成膜ガスの分散具を兼ねてい
る。上部電極２には複数の貫通孔が形成され、下部電極
３との対向面における貫通孔の開口部が成膜ガスの放出
口（導入口）となる。この成膜ガス等の放出口は成膜ガ
ス供給部１０１Ｂと配管９ａで接続されている。また、
場合により、上部電極２には図示しないヒータが備えら
れることもある。成膜中に上部電極２を温度凡そ１００
℃程度に加熱することにより、成膜ガス等の反応生成物
からなるパーティクルが上部電極２に付着するのを防止
するためである。
【００２２】下部電極３は被成膜基板２１の保持台を兼
ね、また、保持台上の被成膜基板２１を加熱するヒータ
１２を備えている。成膜ガス供給部１０１Ｂには、シロ
キサンの供給源と、メチルシラン（SiHn(CH3)4-n :ｎ＝
０，１，２，３）の供給源と、シラン（ＳｉＨ4）の供
給源と、酸素含有ガスであるＮ2Ｏ、Ｈ2Ｏ又はＣＯ2の
供給源と、アンモニア（ＮＨ3）の供給源と、窒素
（Ｎ2）の供給源とが設けられている。
【００２３】これらのガスは適宜分岐配管９ｂ乃至９ｇ
及びこれらすべての分岐配管９ｂ乃至９ｇが接続された
配管９ａを通して成膜部１０１Ａのチャンバ１内に供給
される。分岐配管９ｂ乃至９ｇの途中に流量調整手段１
１ａ乃至１１ｆや、分岐配管９ｂ乃至９ｇの導通／非導
通を制御する開閉手段１０ｂ乃至１０ｍが設置され、配
管９ａの途中に配管９ａの閉鎖／導通を行う開閉手段１
０ａが設置されている。
【００２４】また、Ｎ2ガスを流通させて分岐配管９ｂ
乃至９ｆ内の残留ガスをパージするため、Ｎ2ガスの供
給源と接続された分岐配管９ｇとその他の分岐配管９ｂ
乃至９ｆの間の導通／非導通を制御する開閉手段１０
ｎ、１０ｐ乃至１０ｓが設置されている。なお、Ｎ2ガ
スは分岐配管９ｂ乃至９ｆ内のほかに、配管９ａ内及び
チャンバ１内の残留ガスをパージする。他に、希釈ガス
として用いることもある。
【００２５】以上のような成膜装置１０１によれば、シ
ロキサン、メチルシラン及びシランの供給源と、酸素含
有ガスの供給源と、アンモニア又は窒素の供給源とを備
え、さらに成膜ガスをプラズマ化するプラズマ生成手段
２、３、７、８を備えている。これにより、下記の実施
の形態に示すように、Ｓｉ、Ｏ、Ｈ及び窒素（Ｎ）を含
むか、又はＳｉ、Ｏ、Ｈ、Ｎ及びＣを含む、銅に対する
拡散阻止能力が高く、リーク電流が小さい第１のバリア
絶縁膜と、シリコン（Ｓｉ）、酸素（Ｏ）及び水素
（Ｈ）を含むか、又はＳｉ、Ｏ、Ｈ及び炭素（Ｃ）を含
む、低い誘電率を有する第２のバリア絶縁膜とからなる
２層のバリア絶縁膜をプラズマＣＶＤ法により形成する
ことができる。
【００２６】そして、プラズマ生成手段として、例えば
平行平板型の上部電極２及び下部電極３によりプラズマ
を生成する手段があり、上部電極２に高い周波数の電力
を供給する電源７が接続され、下部電極３に低い周波数
の電力を供給する電源８が接続されている。従って、こ
れら高低２つの周波数の電力をそれぞれ各電極２、３に
印加してプラズマを生成することができる。特に、この
ようにして生成した絶縁膜は緻密であり、低誘電率を有
する。
【００２７】下部電極３及び上部電極２への電力印加の
組み合わせは、以下の通りである。第１に、上部電極２
に１ＭＨｚ以上の高周波電力を印加し、かつ下部電極３
に周波数１００ｋＨｚ以上、１ＭＨｚ未満の低周波電力
を印加する。第２に、下部電極３に低周波電力を印加せ
ずに、上部電極２に１ＭＨｚ以上の高周波電力を印加す
る。第３に、上部電極２に高周波電力を印加せずに、下
部電極３に低周波電力を印加する。
【００２８】次に、本発明が適用される成膜ガスである
シロキサン、メチルシラン、酸素含有ガスについては、
代表例として以下に示すものを用いることができる。 （ｉ）シロキサン ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-S
i(CH3)3） オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ：
((CH3)2)4Si4O4
【００２９】
【化５】）、
【００３０】テトラメチルシクロテトラシロキサン（Ｔ
ＭＣＴＳ：(CH3H)4Si4O4
【００３１】
【化６】）
【００３２】（ii）メチルシラン（SiHn(CH3)4-n：ｎ＝
０，１，２，３） モノメチルシラン（SiH3(CH3)） ジメチルシラン（SiH2(CH3)2） トリメチルシラン（SiH(CH3)3） テトラメチルシラン（Si(CH3)4） （iii）酸素含有ガス 一酸化窒素（Ｎ2Ｏ） 水（Ｈ2Ｏ） 炭酸ガス（ＣＯ2） 次に、本願発明者の行なった実験について説明する。
【００３３】成膜前のプラズマ表面処理と、成膜と、成
膜後のアニールとを行ない、実験用の試料を作成した。
プラズマ表面処理条件、成膜条件、アニール条件は以下
の通りである。下記の成膜条件１、１ａに基づき、プラ
ズマ励起ＣＶＤ法（ＰＥＣＶＤ法）によりＳｉ基板上及
び銅膜上にＳｉ、Ｏ、Ｈ、Ｎ及びＣを含む第１のバリア
絶縁膜を成膜した。また、下記の成膜条件２に基づき、
プラズマ励起ＣＶＤ法（ＰＥＣＶＤ法）によりＳｉ基板
上及び銅膜上にＳｉ、Ｏ、Ｈ及びＣを含む第２のバリア
絶縁膜を成膜した。
【００３４】なお、成膜においては、ガス導入から成膜
開始(プラズマ励起)までのチャンバ内のガスの置換に必
要な時間（安定化期間）を１分３０秒間とり、上部電極
２への反応生成物の付着を防止するため上部電極２を１
００℃で加熱している。まず、実験用試料に基づき、第
１のバリア絶縁膜（調査用絶縁膜）の調査結果について
説明する。
【００３５】プラズマ表面処理条件 処理ガス ＮＨ3流量：４００ sccm ガス圧力（パラメータ）：４ Torr プラズマ励起条件 下部電極：低周波電力（周波数３８０ｋＨｚ）：０Ｗ 上部電極：高周波電力（周波数１３．５６ＭＨｚ）：４
００Ｗ（０．９６３Ｗ／ｃｍ2） 基板加熱条件：３７５℃ 成膜条件１ 第１の成膜ガス ＨＭＤＳＯ流量：５０ sccm Ｎ2Ｏ流量：２００ sccm ＮＨ3流量（パラメータ）：０、５０、１００、２０
０、４００、６００、７５０ sccm ガス圧力（パラメータ）：１ Torr プラズマ励起条件 下部電極：低周波電力（周波数３８０ｋＨｚ）：１５０
Ｗ（０．３６Ｗ／ｃｍ2） 上部電極：高周波電力（周波数１３．５６ＭＨｚ）：０
Ｗ 基板加熱条件：３７５℃ アニール条件 基板加熱：４５０℃ 時間：４時間 （ａ）調査用絶縁膜の比誘電率及び屈折率 図２は、第１の成膜ガスのうちのＮＨ3流量とＳｉ基板
上に形成した膜の比誘電率及び屈折率との関係を示す図
である。左側の縦軸は線形目盛りで表した調査用絶縁膜
の比誘電率を示し、右側の縦軸は線形目盛りで表した調
査用絶縁膜の屈折率を示す。横軸は線形目盛りで表した
第１の成膜ガスのＮＨ3流量（sccm）を示す。
【００３６】調査用絶縁膜は、上記成膜条件１のパラメ
ータのうち、上部電極２への高周波電力の印加を行なわ
ず、第１の成膜ガスのＮＨ3流量０、５０、１００、２
００、４００、６００、７５０sccmの７条件でそれぞれ
Ｓｉ基板上に成膜した。比誘電率は、調査用絶縁膜表面
に水銀プローブを接触させ、水銀プローブとＳｉ基板と
の間に直流バイアス電圧を印加し、さらに周波数１ＭＨ
ｚの信号電圧を重畳して、Ｃ−Ｖ測定法により測定し
た。測定された比誘電率を、図２中、●印で示す。ま
た、屈折率は、エリプソメータで６３３８オングストロ
ームのＨｅ−Ｎｅレーザを用いて測定した。測定された
屈折率を、図２中、○印で示す。
【００３７】図２によれば、比誘電率はＮＨ3流量の増
加とともに増加し、ＮＨ3流量０sccmのとき、４．２程
度であった比誘電率が、ＮＨ3流量７５０sccmのとき、
５．２程度となった。後に説明する図７に示す窒素を含
まない調査用絶縁膜の場合と比べて、比誘電率は大き
い。屈折率はＮＨ3流量の増加とともに漸増する。ＮＨ3
流量０sccmのとき、１．６７程度であったものが、ＮＨ
3流量７５０sccmのとき、１．７２程度となった。図７
に示す窒素を含まない調査用絶縁膜（ＮＨ3流量０sccm
の場合に相当）の場合と比較して屈折率は大きい。この
場合には、屈折率が大きいということは、即ち、緻密で
あることを示している。
【００３８】（ｂ）調査用絶縁膜のリーク電流 図３は、アニール前後における、調査用絶縁膜に印加し
た電界強度とその調査用絶縁膜のリーク電流の関係を示
す図である。縦軸は線形目盛りで表した調査用絶縁膜の
リーク電流（Ａ／ｃｍ2）を示し、横軸は線形目盛りで
表した電界強度（ＭＶ／ｃｍ）を示す。第１の成膜ガス
のＮＨ3流量０、２００、６００sccmをパラメータとし
ている。
【００３９】調査用絶縁膜を銅膜の上に形成した。成膜
直後であって上記したアニール前に、及び上記したアニ
ール後に、銅膜を接地して、調査用絶縁膜表面に水銀プ
ローブを接触させ、水銀プローブに負の電圧を印加し
て、リーク電流を測定し、水銀プローブの面積からリー
ク電流密度を計算した。横軸の電界強度はそのときの負
の電圧に基づく電界強度である。電界強度の負の符号は
銅膜から水銀プローブの方向へ向かう電界であることを
示している。
【００４０】図３によれば、第１の成膜ガスのＮＨ3流
量６００sccmの試料以外では、ＮＨ3流量に対する依存
性は小さい。ＮＨ3流量６００sccmの試料以外、電界強
度が負の方向に大きくなるとともに増大し、−５ＭＶ／
ｃｍのとき、リーク電流密度は１０-6〜１０-5Ａ／ｃｍ
2であった。後に説明する、図５に示す窒素を含む他の
調査用絶縁膜や、図８に示す窒素を含まない調査用絶縁
膜のそれと比べて一桁程度小さい。
【００４１】なお、ＮＨ3流量が６００sccmの場合にお
いて、電界強度−５ＭＶ／ｃｍのときのリーク電流密度
の急激な増加が見られた。これは、絶縁膜の絶縁破壊を
示すが、同図の他の試料の絶縁破壊特性と併せて考えて
みても、銅の拡散による絶縁破壊とは考えにくい。絶縁
膜の欠陥等による特異なものと考えられる。 （ｃ）調査用絶縁膜の銅に対する拡散阻止能力 図４は、調査用絶縁膜の銅膜に対する拡散阻止能力につ
いて調査した結果を示すグラフである。第１の成膜ガス
のＮＨ3流量０、５０、１００、２００、４００、６０
０をパラメータとしている。
【００４２】縦軸は線形目盛りで表した銅の濃度（ｃｍ
-3）を示し、横軸は線形目盛りで表した調査用絶縁膜の
表面から銅膜の方向に測った距離ｄ(ｎｍ)を示す。調査
用絶縁膜を銅膜の上に形成した。図４中、点線がその境
界面を示す。その調査用絶縁膜の銅に対する拡散阻止能
力は、上記説明したアニール後に調査用絶縁膜中の銅の
濃度を測定することにより行なった。
【００４３】図４によれば、調査用絶縁膜中に銅が拡散
している試料は皆無であり、予想通り、調査用絶縁膜は
十分に高い銅に対する拡散阻止能力を有することが判明
した。次に、実験用試料に基づき、他の第１のバリア絶
縁膜（調査用絶縁膜）の調査結果について説明する。プ
ラスマ表面処理条件とアニール条件は上記と同じとし、
成膜条件を以下の通りとした。成膜条件１と比較して成
膜ガスにＮ2Ｏを添加していない。
【００４４】成膜条件１ａ 第１の成膜ガス ＨＭＤＳＯ流量：５０ sccm ＮＨ3流量（パラメータ）：０、５０、１００、２０
０、４００、６００sccm ガス圧力（パラメータ）：１ Torr プラズマ励起条件 下部電極：低周波電力（周波数３８０ｋＨｚ）：１５０
Ｗ（０．３６Ｗ／ｃｍ2） 上部電極：高周波電力（周波数１３．５６ＭＨｚ）：０
Ｗ 基板加熱条件：３７５℃ （ａ）調査用絶縁膜のリーク電流 図５は、アニール後における、調査用絶縁膜に印加した
電界強度とその調査用絶縁膜のリーク電流密度の関係を
示す図である。縦軸は線形目盛りで表した調査用絶縁膜
のリーク電流密度（Ａ／ｃｍ2）を示し、横軸は線形目
盛りで表した電界強度（ＭＶ／ｃｍ）を示す。第１の成
膜ガスのＮＨ3流量をパラメータとしている。
【００４５】調査用絶縁膜を銅膜の上に形成した。上記
したアニール条件でアニールした後に、銅膜を接地し
て、調査用絶縁膜表面に水銀プローブを接触させ、水銀
プローブに負の電圧を印加して、リーク電流を測定し、
水銀プローブの面積からリーク電流密度を計算した。横
軸の電界強度はそのときの負の電圧に基づく電界強度で
ある。電界強度の負の符号は銅膜から水銀プローブの方
向へ向かう電界であることを示している。
【００４６】図５によれば、第１の成膜ガスのＮＨ3流
量が０sccmでは、銅の拡散による絶縁破壊に至ったもの
と考えられる。それ以外のＮＨ3を含む成膜ガスで形成
した絶縁膜は破壊に至ったものはなかった。なお、リー
ク電流の値に関しては、ＮＨ3流量に対する依存性は小
さい。電界強度が負の方向に大きくなるとともに増大
し、−５ＭＶ／ｃｍのとき、リーク電流密度は１０-4〜
１０-2Ａ／ｃｍ2であった。後に説明する窒素を含まな
い第２のバリア絶縁膜のそれと比べてほぼ同程度であっ
た。
【００４７】（ｂ）調査用絶縁膜の銅に対する拡散阻止
能力 図６は、アニール後における、調査用絶縁膜の銅膜に対
する拡散阻止能力について調査した結果を示すグラフで
ある。第１の成膜ガスのＮＨ3流量をパラメータとして
いる。縦軸は線形目盛りで表した銅の濃度（ｃｍ-3）を
示し、横軸は線形目盛りで表した調査用絶縁膜の表面か
ら銅膜の方向に測った距離ｄ(ｎｍ)を示す。
【００４８】調査用絶縁膜を銅膜の上に形成した。図６
中、縦に引いた点線がその境界面を示す。調査用絶縁膜
の銅に対する拡散阻止能力は、上記説明したアニール後
に調査用絶縁膜中の銅の濃度を測定することにより行な
った。図６によれば、ＮＨ3流量が０sccm、即ち、ＮＨ3
を加えない場合に、調査用絶縁膜中に銅が拡散している
のが判明した。
【００４９】次に、実験用試料に基づき、第２のバリア
絶縁膜（調査用絶縁膜）の調査結果について説明する。
プラスマ表面処理条件とアニール条件は上記と同じと
し、成膜条件を以下の通りとした。 成膜条件２ 第２の成膜ガス ＨＭＤＳＯ流量：５０ sccm Ｎ2Ｏ流量（パラメータ）：０、５０、２００、４０
０、８００ sccm ガス圧力（パラメータ）：１ Torr プラズマ励起条件 下部電極：低周波電力（周波数３８０ｋＨｚ）：１５０
Ｗ（０．３６Ｗ／ｃｍ2） 上部電極：高周波電力（周波数１３．５６ＭＨｚ）：０
Ｗ 基板加熱条件：３７５℃ （ａ）調査用絶縁膜の比誘電率及び屈折率 図７は、第２の成膜ガスのうちのＮ2Ｏ流量とＳｉ基板
上に形成した膜の比誘電率及び屈折率の関係を示す図で
ある。左側の縦軸は線形目盛りで表した調査用絶縁膜の
比誘電率を示し、右側の縦軸は線形目盛りで表した調査
用絶縁膜の屈折率を示す。横軸は線形目盛りで表した第
２の成膜ガスのＮ2Ｏ流量（sccm）を示す。
【００５０】調査用絶縁膜は、上記成膜条件２のパラメ
ータのうち、上部電極２への高周波電力の印加を行なわ
ず、Ｎ2Ｏ流量０、５０、２００、４００、８００sccm
の５条件でＳｉ基板上に成膜した。比誘電率は、調査用
絶縁膜表面に水銀プローブを接触させ、水銀プローブと
Ｓｉ基板との間に直流バイアスを印加し、さらに周波数
１ＭＨｚの信号を重畳して、Ｃ−Ｖ測定法により測定し
た。測定された比誘電率を、図７中、●印で示す。ま
た、屈折率は、エリプソメータで６３３８オングストロ
ームのＨｅ−Ｎｅレーザを用いて測定した。測定された
屈折率を、図７中、○印で示す。
【００５１】図７によれば、比誘電率はＮ2Ｏ流量の増
加とともに漸増し、Ｎ2Ｏ流量０sccmのとき、３．９程
度であった比誘電率が、Ｎ2Ｏ流量８００sccmのとき、
４．１となった。屈折率はＮ2Ｏ流量０sccmから５０scc
mにかけて急激に減少し、以降Ｎ2Ｏ流量の増加とともに
漸減する。Ｎ2Ｏ流量０sccmのとき、１．７６程度であ
ったものが、Ｎ2Ｏ流量５０sccmのとき、１．６８にな
り、Ｎ2Ｏ流量８００sccmのとき、１．６２程度となっ
た。第１のバリア絶縁膜の調査結果に説明しているよう
に、窒素を含む第１のバリア絶縁膜の方が緻密であるこ
とを示している。
【００５２】（ｂ）調査用絶縁膜のリーク電流 図８は、アニール前後における、調査用絶縁膜に印加し
た電界強度とその調査用絶縁膜のリーク電流密度の関係
を示す図である。縦軸は線形目盛りで表した調査用絶縁
膜のリーク電流密度（Ａ／ｃｍ2）を示し、横軸は線形
目盛りで表した電界強度（ＭＶ／ｃｍ）を示す。第２の
成膜ガスのＮ2Ｏ流量０、２００、８００sccmをパラメ
ータとしている。
【００５３】調査用絶縁膜を銅膜の上に形成した。成膜
直後であって上記したアニール前に、及び上記したアニ
ール後に、銅膜を接地して、調査用絶縁膜表面に水銀プ
ローブを接触させ、水銀プローブに負の電圧を印加し
て、リーク電流を測定し、水銀プローブの面積からリー
ク電流密度を計算した。横軸の電界強度はそのときの負
の電圧に基づく電界強度である。電界強度の負の符号は
銅膜から水銀プローブの方向へ向かう電界であることを
示している。
【００５４】図８によれば、第２の成膜ガスのＮＯ2流
量が０sccmの試料では低電界で電流が急増しているが、
これは、アニール後に銅の拡散による絶縁破壊が生じた
ものと考えられる。それ以外のＮＯ2を含む成膜ガスで
形成した絶縁膜は破壊に至ったものはなかった。なお、
第２の成膜ガスのＮ2Ｏ流量が０sccm以外では、Ｎ2Ｏ流
量に対する依存性は小さい。電界強度が負の方向に大き
くなるとともに増大し、−５ＭＶ／ｃｍのとき、リーク
電流密度は１０-5〜１０-4Ａ／ｃｍ2であった。上記図
３で説明した窒素を含む第１のバリア絶縁膜のそれと比
べて一桁程度大きい。
【００５５】（ｃ）調査用絶縁膜の銅に対する拡散阻止
能力 図９は、アニール前後における、調査用絶縁膜の銅膜に
対する拡散阻止能力について調査した結果を示すグラフ
である。第２の成膜ガスのＮ2Ｏ流量をパラメータとし
ている。縦軸は線形目盛りで表した銅の濃度（ｃｍ-3）
を示し、横軸は線形目盛りで表した調査用絶縁膜の表面
から銅膜の方向に測った距離ｄ(ｎｍ)を示す。
【００５６】調査用絶縁膜を銅膜の上に形成した。図９
中、点線がその境界面を示す。調査用絶縁膜の銅に対す
る拡散阻止能力は、成膜直後であって上記説明したアニ
ール前に、及び上記説明したアニール後に調査用絶縁膜
中の銅の濃度を測定することにより行なった。図９によ
れば、Ｎ2Ｏ流量が０sccm、即ち、Ｎ2Ｏを加えない場合
に、調査用絶縁膜中に銅が拡散しているのが判明した。
なお、Ｎ2Ｏを加えた試料では銅の拡散は観察できなか
った。
【００５７】以上のように、この発明の第１の実施の形
態によれば、Ｓｉ、Ｏ、Ｈ、Ｎ及びＣを含む絶縁膜は、
窒素を含むことにより比誘電率は比較的高いが、緻密
で、リーク電流が小さいことがわかった。また、Ｓｉ、
Ｏ、Ｈ及びＣを含む絶縁膜は、緻密性は比較的低く、リ
ーク電流が比較的大きいが、低い誘電率を有する。
【００５８】銅に対する拡散防止能力に関しては、成膜
条件１ａ、１で形成した絶縁膜と、成膜条件２で形成し
た絶縁膜とは共に優れており、明確な差は出なかった。
総合的に評価して、Ｓｉ、Ｏ、Ｈ、Ｎ及びＣを含む絶縁
膜は、緻密性が優れているため、第１のバリア絶縁膜と
しての適性を有し、Ｓｉ、Ｏ、Ｈ及びＣを含む絶縁膜
は、第２のバリア絶縁膜としての適性を有する。
【００５９】これにより、バリア絶縁膜として、上記第
１及び第２のバリア絶縁膜から少なくとも構成される２
層以上の積層構造を用い、リーク電流が小さく、かつ銅
に対する拡散阻止能力が十分に高いという機能を害さな
いように、比較的に高い比誘電率を有する第１のバリア
絶縁膜の膜厚を薄い膜厚に設定し、比誘電率が低い第２
のバリア絶縁膜の膜厚をバリア絶縁膜全体の膜厚として
必要な十分に厚い膜厚に設定することで、バリア絶縁膜
全体では、低い比誘電率を有し、かつリーク電流が小さ
く、銅に対する拡散防止能力も十分に高くなる。
【００６０】以上、第１の実施の形態によりこの発明を
詳細に説明したが、この発明の範囲は上記実施の形態に
具体的に示した例に限られるものではなく、この発明の
要旨を逸脱しない範囲の上記実施の形態の変更はこの発
明の範囲に含まれる。例えば、上記第１の実施の形態で
は、Ｓｉ、Ｏ、Ｈ、Ｎ及びＣを含む絶縁膜を形成するた
めの第１の成膜ガスとして、ＨＭＤＳＯ＋Ｎ2Ｏ＋ＮＨ3
や、ＨＭＤＳＯ＋ＮＨ3を用いているが、シリコン含有
ガスとして、ＨＭＤＳＯの代わりに、（ｉ）項に記載の
他のシロキサン、例えばＯＭＣＴＳ又はＴＭＣＴＳを用
いることができる。また、シロキサンの代わりに、（i
i）項に記載のメチルシランのうち何れか一を用いるこ
とができる。また、酸素含有ガスとして、Ｎ2Ｏの代わ
りに、（iii）項に記載のＨ2Ｏ又はＣＯ2を用いること
ができる。窒素含有ガスとして、ＮＨ3の代わりに、Ｎ2
を用いることができる。即ち、第１の成膜ガスとして、
これらのガスから選択されたシリコン含有ガスと、酸素
含有ガスと、窒素含有ガスとの種々の組み合わせや、シ
リコン含有ガスと、窒素含有ガスとの種々の組み合わせ
が可能である。
【００６１】また、Ｓｉ、Ｏ、Ｈ及びＣを含む絶縁膜を
形成するための第２の成膜ガスとして、ＨＭＤＳＯ＋Ｎ
2Ｏを用いているが、シリコン含有ガスとして、ＨＭＤ
ＳＯの代わりに、（ｉ）項に記載の他のシロキサン、例
えばＯＭＣＴＳ又はＴＭＣＴＳを用いることができる。
また、シロキサンの代わりに、（ii）項に記載のメチル
シランのうち何れか一を用いることができる。また、酸
素含有ガスとして、Ｎ 2Ｏの代わりに、（iii）項に記載
のＨ2Ｏ又はＣＯ2を用いることができる。従って、第２
の成膜ガスとして、これらのガスから選ばれたシリコン
含有ガスと酸素含有ガスとの組み合わせが可能である。
【００６２】また、第１のバリア絶縁膜として、Ｓｉ、
Ｏ、Ｈ、Ｎ及びＣを含む絶縁膜を調査してその適性が得
られたが、Ｓｉ、Ｏ、Ｈ及びＮを含む絶縁膜でもその適
性を有する。この場合には、ＨＭＤＳＯの代わりに、シ
ラン（ＳｉＨ4）を用い、酸素含有ガスとしてＮ2Ｏ又は
Ｈ2Ｏのうち何れか一を用い、窒素含有ガスとしてＮ 2又
はＮＨ3のうち何れか一を用いることができる。
【００６３】また、第２のバリア絶縁膜として、Ｓｉ、
Ｏ、Ｈ及びＣを含む絶縁膜を調査してその適性が得られ
たが、Ｓｉ、Ｏ及びＨを含む絶縁膜でもその適性を有す
る。この場合には、ＨＭＤＳＯの代わりに、シラン（Ｓ
ｉＨ4）を用い、酸素含有ガスとしてＮ2Ｏ又はＨ2Ｏの
うち何れか一を用いることができる。 （第２の実施の形態）図１０（ａ）は、第２の実施の形
態である半導体装置の製造方法について示す断面図であ
る。図１０（ｂ）は、図１０（ａ）のＩ-Ｉ線に沿う断
面図である。
【００６４】図１０（ａ）、（ｂ）において、バリア絶
縁膜３４ａ、３４ｃを含む層間絶縁膜３４のうち、銅膜
を主とする下部配線を被覆するバリア絶縁膜３４ａと、
銅膜を主とする上部配線を被覆するバリア絶縁膜３８ａ
とにこの発明の製造方法を適用している。まず、半導体
基板３１上に、膜厚約１μｍのＳｉＯ2膜又はＳｉＯＣ
Ｈ膜からなる配線埋込絶縁膜３２を形成する。なお、Ｓ
ｉＯＣＨ膜は膜中にＳｉ，Ｏ，Ｃ，Ｈを含む絶縁膜であ
る。
【００６５】次いで、配線埋込絶縁膜３２をエッチング
して配線溝を形成した後、配線溝の内面に銅拡散防止膜
としてＴａＮ膜３３ａを形成する。続いて、ＴａＮ膜３
３ａ表面に図示しない銅シード層をスパッタ法により形
成した後、メッキ法により銅膜を埋め込む。ＣＭＰ法
（Chemical Mechanical Polishing 法）により、配線溝
から突出した銅膜及びＴａＮ膜３３ａを研磨して表面を
平坦化する。これにより、銅膜３３ｂ及びＴａＮ膜３３
ａからなる下部配線が形成される。以上が被成膜基板２
１を構成する。
【００６６】次いで、配線層間絶縁膜３４のうち銅膜３
３ｂと接するバリア絶縁膜３４ａをプラズマＣＶＤ法に
より形成する。以下にその詳細を説明する。まず、バリ
ア絶縁膜３４ａを形成する前に、被成膜基板２１の表面
をプラズマ処理する。処理ガス条件は第１の実施の形態
に示す条件と同じとする。このため、被成膜基板２１を
成膜装置１０１のチャンバ１内に導入し、基板保持具３
に保持する。続いて、被成膜基板２１を加熱し、温度３
７５℃に保持する。処理ガスをチャンバ１に導入し、ガ
ス圧力を１Torrに保持する。続いて、上部電極に高周波
電力４００Ｗ（０．９６３Ｗ／ｃｍ2）を印加する。下
部電極３には低周波電力を印加しない。これにより、処
理ガスがプラズマ化する。この状態を所定の時間保持し
て、銅膜３３ｂの表面の自然酸化膜を除去する。
【００６７】次に、バリア絶縁膜３４ａを形成するた
め、引き続き、基板温度３７５℃に保持する。ＨＭＤＳ
Ｏを流量凡そ５０sccmで、Ｎ2Ｏを流量凡そ２００sccm
で、ＮＨ3ガスを流量凡そ５０sccmで、図１に示すプラ
ズマ成膜装置１０１のチャンバ１内に導入し、圧力を１
Torrに保持する。次いで、下部電極３に周波数３８０ｋ
Ｈｚの低周波電力約１５０Ｗ（０．３６Ｗ／ｃｍ）を印
加する。上部電極２には高周波電力を印加しない。
【００６８】これにより、ＨＭＤＳＯとＮ2ＯとＮＨ3と
がプラズマ化する。この状態を１０秒間保持して、Ｓ
ｉ、Ｏ、Ｈ、Ｎ及びＣを含む膜厚２０ｎｍのPE-CVD SiO
2膜からなる第１のバリア絶縁膜３４ａａを形成する。
次に、基板温度３７５℃に保持したまま、ＨＭＤＳＯを
流量凡そ５０sccmで、Ｎ2Ｏを流量凡そ２００sccmで、
圧力を１Torrに保持する。
【００６９】次いで、下部電極３に周波数３８０ｋＨｚ
の低周波電力約１５０Ｗ（０．３６Ｗ／ｃｍ）を印加す
る。上部電極２には高周波電力を印加しない。これによ
り、ＨＭＤＳＯとＮ2Ｏとがプラズマ化する。この状態
を１０秒間保持して、Ｓｉ、Ｏ、Ｈ及びＣを含む膜厚２
０ｎｍのPE-CVD SiO2膜からなる第２のバリア絶縁膜３
４ａｂを形成する。
【００７０】以上により、第１のバリア絶縁膜３４ａａ
と第２のバリア絶縁膜３４ａｂからなるバリア絶縁膜３
４ａが形成される。次に、通常の良く知られた低誘電率
を有する絶縁膜の形成方法により、バリア絶縁膜３４ａ
上に絶縁膜３４ｂ及びバリア絶縁膜３４ｃを順次形成
し、配線層間絶縁膜３４を形成する。
【００７１】次いで、配線層間絶縁膜３４上にＳｉＯ2
膜又はＳｉＯＣＨ膜３２を形成したときと同じ方法によ
り膜厚約１μｍのＳｉＯ2膜又はＳｉＯＣＨ膜からなる
配線埋込絶縁膜３５を形成する。次に、よく知られたデ
ュアルダマシン法により銅膜を主とする接続導体３６
と、銅膜を主とする上部配線３７とを形成する。なお、
図中、符号３６ａ、３７ａはＴａＮ膜であり、符号３６
ｂ、３７ｂは銅膜である。
【００７２】次いで、バリア絶縁膜３４ａａ及び３４ａ
ｂと同じ成膜条件でそれぞれ、全面に第１のバリア絶縁
膜３８ａａと第２のバリア絶縁膜３８ａｂからなるバリ
ア絶縁膜３８ａを形成する。これにより、半導体装置が
完成する。以上のように、この第２の実施の形態によれ
ば、成膜ガスの構成ガスのうち、ＮＨ3を前半導入し、
後半停止することにより、容易に、全体としてリーク電
流が小さく、銅に対する拡散阻止能力が十分に高く、か
つ低い比誘電率を有する２層のバリア絶縁膜３４、３８
を形成することができる。
【００７３】これにより、特に、このバリア絶縁膜３
４、３８を層間絶縁膜の一部として銅配線３３、３７間
に介在させた場合に、信頼性の高い、高速の信号伝達が
可能な半導体装置を得ることが可能となる。以上、第２
の実施の形態によりこの発明を詳細に説明したが、この
発明の範囲は上記実施の形態に具体的に示した例に限ら
れるものではなく、この発明の要旨を逸脱しない範囲の
上記実施の形態の変更はこの発明の範囲に含まれる。
【００７４】例えば、第２の実施の形態では、バリア絶
縁膜３４、３８は窒素を含む第１のバリア絶縁膜３４ａ
ａ、３８ａａと窒素を含まない第２のバリア絶縁膜３４
ａｂ、３８ａｂとからなる２層の積層構造を有するが、
窒素を含む第１のバリア絶縁膜３４ａａ、３８ａａと窒
素を含まない第２のバリア絶縁膜３４ａｂ、３８ａｂと
を少なくとも含めば、３層以上の積層構造を用いてもよ
い。
【００７５】また、窒素を含む第１のバリア絶縁膜３４
ａａ、３８ａａを銅配線と接するように形成し、窒素を
含まない第２のバリア絶縁膜３４ａｂ、３４ａｂを第１
のバリア絶縁膜上に形成しているが、逆でもよい。
【００７６】
【発明の効果】以上のように、本発明によれば、銅膜を
被覆するバリア絶縁膜として、緻密性が高いため銅に対
する拡散阻止能力等に十分な信頼をおけるが比較的比誘
電率の高い窒素を含む第１のバリア絶縁膜と、緻密性が
多少劣るため銅に対する拡散阻止能力等に十分な信頼を
おけないが比誘電率の低い窒素を含まない第２のバリア
絶縁膜とを少なくとも有する２層以上の積層構造を用い
ている。
【００７７】この２層の積層構造により、それぞれが相
補いあって、全体として、リーク電流が小さく、銅に対
する拡散阻止能力が十分に高く、かつ低い比誘電率を有
するバリア絶縁膜を形成することができる。特に、この
バリア絶縁膜を層間絶縁膜の一部として銅配線間に介在
させた場合に、信頼性の高い、高速の信号伝達が可能な
半導体装置を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態である半導体装置の製造方
法に用いられるプラズマ成膜装置の構成を示す側面図で
ある。
【図２】本発明の第１の実施の形態である第１のバリア
絶縁膜の成膜ガスのうちＮＨ3流量に対する比誘電率及
び屈折率の関係を示すグラフである。
【図３】本発明の第１の実施の形態である第１のバリア
絶縁膜のリーク電流密度について示すグラフである。
【図４】本発明の第１の実施の形態である第１のバリア
絶縁膜の銅に対する拡散阻止能力について示すグラフで
ある。
【図５】本発明の第１の実施の形態である他の第１のバ
リア絶縁膜のリーク電流密度について示すグラフであ
る。
【図６】本発明の第１の実施の形態である他の第１のバ
リア絶縁膜の銅に対する拡散阻止能力について示すグラ
フである。
【図７】本発明の第１の実施の形態である第２のバリア
絶縁膜の成膜ガスのうちＮ2Ｏ流量に対する比誘電率及
び屈折率の関係を示すグラフである。
【図８】本発明の第１の実施の形態である第２のバリア
絶縁膜のリーク電流密度について示すグラフである。
【図９】本発明の第１の実施の形態である第２のバリア
絶縁膜の銅に対する拡散阻止能力について示すグラフで
ある。
【図１０】（ａ）、（ｂ）は、本発明の第２の実施の形
態である半導体装置及びその製造方法について示す断面
図である。
【符号の説明】
１ チャンバ ２ 上部電極 ３ 下部電極 ４ 排気配管 ５ バルブ ６ 排気装置 ７ 高周波電力供給電源（ＲＦ電源） ８ 低周波電力供給電源 ９ａ 配管 ９ｂ〜９ｇ 分岐配管 １０ａ〜１０ｎ，１０ｐ〜１０ｓ 開閉手段 １１ａ〜１１ｆ 流量調整手段 １２ ヒータ ２１ 被堆積基板 ３１ 基板 ３２ 下部配線埋込絶縁膜（ＳｉＯ2膜又はＳｉＯＣＨ
膜） ３３ 下部配線 ３３ａ、３６ａ、３７ａ ＴａＮ膜 ３３ｂ、３６ｂ、３７ｂ 銅膜 ３４ 配線層間絶縁膜 ３４ａ、３４ｃ、３８ａ バリア絶縁膜 ３４ａａ、３８ａａ 第１のバリア絶縁膜 ３４ａｂ、３８ａｂ 第２のバリア絶縁膜 ３４ｂ 低誘電率を有する絶縁膜 ３５ 上部配線埋込絶縁膜（ＳｉＯ2膜又はＳｉＯＣＨ
膜） ３６ 接続導体 ３７ 上部配線 １０１Ａ 成膜部 １０１Ｂ 成膜ガス供給部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年６月２４日（２００２．６．２
４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正内容】
【００５４】図８によれば、第２の成膜ガスのＮ2Ｏ流
量が０sccmの試料では低電界で電流が急増しているが、
これは、アニール後に銅の拡散による絶縁破壊が生じた
ものと考えられる。それ以外のＮ2Ｏを含む成膜ガスで
形成した絶縁膜は破壊に至ったものはなかった。なお、
第２の成膜ガスのＮ2Ｏ流量が０sccm以外では、Ｎ2Ｏ流
量に対する依存性は小さい。電界強度が負の方向に大き
くなるとともに増大し、−５ＭＶ／ｃｍのとき、リーク
電流密度は１０-5〜１０-4Ａ／ｃｍ2であった。上記図
３で説明した窒素を含む第１のバリア絶縁膜のそれと比
べて一桁程度大きい。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正内容】
【００７２】次いで、バリア絶縁膜３４ａａ及び３４ａ
ｂと同じ成膜条件でそれぞれ、全面に第１のバリア絶縁
膜３８ａａと第２のバリア絶縁膜３８ａｂからなるバリ
ア絶縁膜３８ａを形成する。これにより、半導体装置が
完成する。以上のように、この第２の実施の形態によれ
ば、成膜ガスの構成ガスのうち、ＮＨ3を前半導入し、
後半停止することにより、容易に、全体としてリーク電
流が小さく、銅に対する拡散阻止能力が十分に高く、か
つ低い比誘電率を有する２層のバリア絶縁膜３４ａ、３
８ａを形成することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正内容】
【００７３】これにより、特に、このバリア絶縁膜３４
ａ、３８ａを層間絶縁膜の一部として銅配線３３、３７
間に介在させた場合に、信頼性の高い、高速の信号伝達
が可能な半導体装置を得ることが可能となる。以上、第
２の実施の形態によりこの発明を詳細に説明したが、こ
の発明の範囲は上記実施の形態に具体的に示した例に限
られるものではなく、この発明の要旨を逸脱しない範囲
の上記実施の形態の変更はこの発明の範囲に含まれる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正内容】
【００７４】例えば、第２の実施の形態では、バリア絶
縁膜３４ａ、３８ａは窒素を含む第１のバリア絶縁膜３
４ａａ、３８ａａと窒素を含まない第２のバリア絶縁膜
３４ａｂ、３８ａｂとからなる２層の積層構造を有する
が、窒素を含む第１のバリア絶縁膜３４ａａ、３８ａａ
と窒素を含まない第２のバリア絶縁膜３４ａｂ、３８ａ
ｂとを少なくとも含めば、３層以上の積層構造を用いて
もよい。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/90 Ａ (72)発明者 西本 裕子 東京都港区港南２−13−29 株式会社半導 体プロセス研究所内 (72)発明者 前田 和夫 東京都港区港南２−13−29 株式会社半導 体プロセス研究所内 (72)発明者 鈴木 智美 東京都港区三田３−11−28 キヤノン販売 株式会社内 (72)発明者 猪鹿倉 博志 東京都港区三田３−11−28 キヤノン販売 株式会社内 Ｆターム(参考） 5F033 HH11 HH21 HH32 JJ11 JJ21 JJ32 KK11 KK21 KK32 MM01 MM02 MM12 MM13 NN06 NN07 PP15 PP27 QQ09 QQ37 QQ48 QQ74 QQ94 RR04 RR23 SS02 SS03 SS15 VV12 XX24 XX28 5F058 BA05 BD01 BD04 BD06 BD10 BD15 BD16 BF07 BF23 BF27 BF29 BF30 BH01 BJ02

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 基板上の銅膜或いは銅膜を主とする配線
    を被覆するバリア絶縁膜を有する半導体装置において、 前記バリア絶縁膜は、シリコン、酸素、窒素及び水素を
    含むか、或いはシリコン、酸素、窒素、水素及び炭素を
    含む第１のバリア絶縁膜と、シリコン、酸素及び水素を
    含むか、或いはシリコン、酸素、水素及び炭素を含む第
    ２のバリア絶縁膜とから少なくとも構成される２層以上
    の積層構造を有することを特徴とする半導体装置。
  2. 【請求項２】 前記バリア絶縁膜上に低誘電率を有する
    絶縁膜を有することを特徴とする請求項１記載の半導体
    装置。
  3. 【請求項３】 前記バリア絶縁膜と前記低誘電率を有す
    る絶縁膜とは層間絶縁膜を構成し、前記低誘電率を有す
    る絶縁膜上に銅膜或いは銅膜を主とする配線が形成され
    ていることを特徴とする請求項２記載の半導体装置。
  4. 【請求項４】 第１の成膜ガスをプラズマ化し、反応さ
    せてシリコン、酸素及び水素を含むか、或いはシリコ
    ン、酸素、水素及び炭素を含む第１のバリア絶縁膜を形
    成する工程と、 第２の成膜ガスをプラズマ化し、反応させてシリコン、
    酸素、窒素及び水素を含むか、或いはシリコン、酸素、
    窒素、水素及び炭素を含む第２のバリア絶縁膜を形成す
    る工程とを有し、 前記第１のバリア絶縁膜と前記第２のバリア絶縁膜とか
    ら少なくとも構成される２層以上の積層構造を有する、
    基板上の銅膜或いは銅膜を主とする配線を被覆するバリ
    ア絶縁膜を形成することを特徴とする半導体装置の製造
    方法。
  5. 【請求項５】 前記第１のバリア絶縁膜は、シリコン、
    酸素、窒素及び水素を含む絶縁膜であり、前記第１の成
    膜ガスは、シラン（ＳｉＨ4）と、Ｎ2Ｏ又はＨ2Ｏのう
    ち少なくとも何れか一と、Ｎ2又はＮＨ3のうち少なくと
    も何れか一とを含むことを特徴とする請求項４記載の半
    導体装置の製造方法。
  6. 【請求項６】 前記第１のバリア絶縁膜は、シリコン、
    酸素、窒素、水素及び炭素を含む絶縁膜であり、前記第
    １の成膜ガスは、シロキサン又はメチルシラン（SiHn(C
    H3)4-n：ｎ＝０，１，２，３）のうち少なくとも何れか
    一と、Ｎ2Ｏ、Ｈ2Ｏ又はＣＯ2のうち少なくとも何れか
    一と、Ｎ2又はＮＨ3のうち少なくとも何れか一とを含む
    ことを特徴とする請求項４記載の半導体装置の製造方
    法。
  7. 【請求項７】 前記第１のバリア絶縁膜は、シリコン、
    酸素、窒素、水素及び炭素を含む絶縁膜であり、前記第
    １の成膜ガスは、シロキサン又はメチルシラン（SiHn(C
    H3)4-n：ｎ＝０，１，２，３）のうち少なくとも何れか
    一と、Ｎ2又はＮＨ3のうち少なくとも何れか一とを含む
    ことを特徴とする請求項４記載の半導体装置の製造方
    法。
  8. 【請求項８】 前記第２のバリア絶縁膜は、シリコン、
    酸素及び水素を含む絶縁膜であり、前記第２の成膜ガス
    は、シラン（ＳｉＨ4）と、Ｎ2Ｏ又はＨ2Ｏのうち少な
    くとも何れか一とを含むことを特徴とする請求項４乃至
    ７の何れか一に記載の半導体装置の製造方法。
  9. 【請求項９】 第２のバリア絶縁膜は、シリコン、酸
    素、水素及び炭素を含む絶縁膜であり、前記第２の成膜
    ガスは、シロキサン又はメチルシラン（SiHn(CH3)4-n：
    ｎ＝０，１，２，３）のうち少なくとも何れか一と、Ｎ
    2Ｏ、Ｈ2Ｏ又はＣＯ2のうち少なくとも何れか一とを含
    むことを特徴とする請求項４乃至７の何れか一に記載の
    半導体装置の製造方法。
  10. 【請求項１０】 前記シロキサンは、ヘキサメチルジシ
    ロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）、オク
    タメチルシクロテトラシロキサン（ＯＭＣＴＳ：((CH3)
    2)4Si4O4 【化１】 ）、又はテトラメチルシクロテトラシロキサン（ＴＭＣ
    ＴＳ：(CH3H)4Si4O4 【化２】 ）のうち何れか一であることを特徴とする請求項６、７
    又は９記載の半導体装置の製造方法。
  11. 【請求項１１】 前記メチルシラン（SiHn(CH3)4-n：ｎ
    ＝０，１，２，３）は、モノメチルシラン（SiH3(C
    H3)）、ジメチルシラン（SiH2(CH3)2）、トリメチルシ
    ラン（SiH(CH3)3）、又はテトラメチルシラン（Si(CH3)
    4）のうち何れか一であることを特徴とする請求項６、
    ７又は９記載の半導体装置の製造方法。
  12. 【請求項１２】 前記バリア絶縁膜を形成する前に、前
    記銅膜の表面をＮＨ3ガスのプラズマに曝して、前記銅
    膜表面の酸化膜を除去することを特徴とする請求項４乃
    至１１の何れか一に記載の半導体装置の製造方法。
  13. 【請求項１３】 前記バリア絶縁膜上に、さらに低誘電
    率を有する絶縁膜を形成することを特徴とする請求項４
    乃至１２の何れか一に記載の半導体装置の製造方法。
  14. 【請求項１４】 前記低誘電率を有する絶縁膜上に銅膜
    或いは銅膜を主とする配線を形成することを特徴とする
    請求項１３記載の半導体装置の製造方法。
JP2001247936A 2001-08-17 2001-08-17 半導体装置及びその製造方法 Expired - Lifetime JP3745257B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001247936A JP3745257B2 (ja) 2001-08-17 2001-08-17 半導体装置及びその製造方法
US10/176,588 US6815824B2 (en) 2001-08-17 2002-06-24 Semiconductor device and method of manufacturing the same
TW091113931A TW546694B (en) 2001-08-17 2002-06-25 Semiconductor device and method of manufacturing the same
EP02014072A EP1284500A3 (en) 2001-08-17 2002-07-01 Semiconductor device and method of manufacturing the same
KR10-2002-0040664A KR100484322B1 (ko) 2001-08-17 2002-07-12 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001247936A JP3745257B2 (ja) 2001-08-17 2001-08-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003059923A true JP2003059923A (ja) 2003-02-28
JP3745257B2 JP3745257B2 (ja) 2006-02-15

Family

ID=19077174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001247936A Expired - Lifetime JP3745257B2 (ja) 2001-08-17 2001-08-17 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US6815824B2 (ja)
EP (1) EP1284500A3 (ja)
JP (1) JP3745257B2 (ja)
KR (1) KR100484322B1 (ja)
TW (1) TW546694B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054487A (ja) * 2005-10-13 2006-02-23 Fujitsu Ltd 半導体集積回路装置
JP2006165597A (ja) * 2006-02-10 2006-06-22 Renesas Technology Corp 半導体装置の製造方法
JP2006523954A (ja) * 2003-04-17 2006-10-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 超小型電子相互接続構造の多層キャップ障壁
US7777343B2 (en) 2003-03-25 2010-08-17 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US8012871B2 (en) 2002-10-17 2011-09-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040623A2 (en) * 2002-10-31 2004-05-13 Advanced Micro Devices, Inc. An improved barrier layer for a copper metallization layer including a low k dielectric
DE10250889B4 (de) 2002-10-31 2006-12-07 Advanced Micro Devices, Inc., Sunnyvale Verbesserte SiC-Barrierenschicht für eine Kupfermetallisierungsschicht mit einem Dielektrikum mit kleinem ε und Verfahren zur Herstellung derselben
JP4034197B2 (ja) * 2003-01-31 2008-01-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7276441B1 (en) * 2003-04-15 2007-10-02 Lsi Logic Corporation Dielectric barrier layer for increasing electromigration lifetimes in copper interconnect structures
JPWO2005013356A1 (ja) * 2003-07-18 2007-09-27 日本電気株式会社 溝配線を有する半導体装置および半導体装置の製造方法
JP4938222B2 (ja) * 2004-02-03 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2005294333A (ja) * 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
US7285842B2 (en) * 2004-04-27 2007-10-23 Polyset Company, Inc. Siloxane epoxy polymers as metal diffusion barriers to reduce electromigration
JP5096669B2 (ja) 2005-07-06 2012-12-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
DE102005035740A1 (de) * 2005-07-29 2007-02-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer isolierenden Barrierenschicht für eine Kupfermetallisierungsschicht
JP5196467B2 (ja) * 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
FR2926397B1 (fr) * 2008-01-16 2010-02-12 Commissariat Energie Atomique Procede de fabrication de films dielectriques permeables
FR2926294B1 (fr) * 2008-01-16 2010-08-13 Commissariat Energie Atomique Procede de realisation de cavites d'air dans des microstructures
JP4423379B2 (ja) * 2008-03-25 2010-03-03 合同会社先端配線材料研究所 銅配線、半導体装置および銅配線の形成方法
JP5554951B2 (ja) * 2008-09-11 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10147747B2 (en) * 2014-08-21 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
KR102399345B1 (ko) 2014-11-12 2022-05-19 삼성전자주식회사 반도체 장치의 제조 방법
US10546826B2 (en) * 2018-07-02 2020-01-28 Intel IP Corporation Device containing and method of providing carbon covered copper layer
JP6807420B2 (ja) * 2019-02-21 2021-01-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2020155591A (ja) 2019-03-20 2020-09-24 株式会社東芝 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040046A (en) * 1990-10-09 1991-08-13 Micron Technology, Inc. Process for forming highly conformal dielectric coatings in the manufacture of integrated circuits and product produced thereby
EP0519079B1 (en) * 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
JP2684942B2 (ja) * 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
JP2912174B2 (ja) 1994-12-27 1999-06-28 日本電気株式会社 ライブラリ群及びそれを用いた半導体集積回路
EP0720223B1 (en) 1994-12-30 2003-03-26 STMicroelectronics S.r.l. Process for the production of a semiconductor device having better interface adhesion between dielectric layers
US5942328A (en) * 1996-02-29 1999-08-24 International Business Machines Corporation Low dielectric constant amorphous fluorinated carbon and method of preparation
US6287990B1 (en) * 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
JP3365554B2 (ja) 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
US6417092B1 (en) * 2000-04-05 2002-07-09 Novellus Systems, Inc. Low dielectric constant etch stop films
JP3532830B2 (ja) 2000-05-24 2004-05-31 キヤノン販売株式会社 半導体装置及びその製造方法
US6726996B2 (en) * 2001-05-16 2004-04-27 International Business Machines Corporation Laminated diffusion barrier

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012871B2 (en) 2002-10-17 2011-09-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US20120015514A1 (en) * 2003-03-25 2012-01-19 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9818639B2 (en) 2003-03-25 2017-11-14 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8617981B2 (en) 2003-03-25 2013-12-31 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8810034B2 (en) 2003-03-25 2014-08-19 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8431480B2 (en) 2003-03-25 2013-04-30 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US10121693B2 (en) 2003-03-25 2018-11-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8053893B2 (en) 2003-03-25 2011-11-08 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9659867B2 (en) 2003-03-25 2017-05-23 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US10304726B2 (en) 2003-03-25 2019-05-28 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9490213B2 (en) 2003-03-25 2016-11-08 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US7777343B2 (en) 2003-03-25 2010-08-17 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US20140312499A1 (en) * 2003-03-25 2014-10-23 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9064870B2 (en) 2003-03-25 2015-06-23 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2006523954A (ja) * 2003-04-17 2006-10-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 超小型電子相互接続構造の多層キャップ障壁
JP4521349B2 (ja) * 2005-10-13 2010-08-11 富士通セミコンダクター株式会社 半導体集積回路装置
JP2006054487A (ja) * 2005-10-13 2006-02-23 Fujitsu Ltd 半導体集積回路装置
JP2006165597A (ja) * 2006-02-10 2006-06-22 Renesas Technology Corp 半導体装置の製造方法
JP4535505B2 (ja) * 2006-02-10 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3745257B2 (ja) 2006-02-15
US20030042613A1 (en) 2003-03-06
EP1284500A2 (en) 2003-02-19
US6815824B2 (en) 2004-11-09
TW546694B (en) 2003-08-11
KR100484322B1 (ko) 2005-04-20
KR20030015838A (ko) 2003-02-25
EP1284500A3 (en) 2004-02-04

Similar Documents

Publication Publication Date Title
JP2003059923A (ja) 半導体装置及びその製造方法
JP3545364B2 (ja) 半導体装置及びその製造方法
JP3926588B2 (ja) 半導体装置の製造方法
JP3419745B2 (ja) 半導体装置及びその製造方法
US6911405B2 (en) Semiconductor device and method of manufacturing the same
JP3600507B2 (ja) 半導体装置及びその製造方法
JP3701626B2 (ja) 半導体装置の製造方法
JP3532830B2 (ja) 半導体装置及びその製造方法
JP2005294333A (ja) 成膜方法及び半導体装置
JP3934343B2 (ja) 半導体装置及びその製造方法
JP3749162B2 (ja) 半導体装置の製造方法
WO2004038782A1 (ja) 半導体装置及びその製造方法
JP2002305242A (ja) 半導体装置の製造方法
JP2004015034A (ja) 成膜方法、成膜装置及び成膜装置のクリーニング方法
JP2004200713A (ja) 半導体装置及びその製造方法
JPH07183225A (ja) 薄膜形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3745257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131202

Year of fee payment: 8

EXPY Cancellation because of completion of term