JP2006165597A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】銅を主導体層とする配線間の絶縁破壊耐性を向上させる。
【解決手段】埋込第２層配線Ｌ２に対して還元性プラズマ処理する際に、ウエハを保持する第１電極に印加する電力を、ウエハに対向する第２電極よりも低くするか零にする。これにより、埋込第２層配線Ｌ２の導電性バリア膜１７ａの露出面が窒化されるので、その後の配線キャップ用の絶縁膜１５ｂの成膜時に導電性バリア膜１７ａの露出部が酸化されてしまうのを抑制または防止することができる。また、酸化バリア用の絶縁膜１５ｂ１を、酸素を用いないガス条件、特に酸化性の高いＮ_２Ｏガスを用いない条件でのプラズマＣＶＤ法等によって堆積する。これにより、導電性バリア膜１７ａの酸化を抑制または防止できる。
【選択図】図１３

Description

本発明は、半導体装置の製造方法および半導体装置技術に関し、特に、銅を主導体層とする埋込配線を有する半導体装置の製造方法および半導体装置に適用して有効な技術に関するものである。

埋込配線構造は、絶縁膜に形成された配線溝や孔等のような配線開口部内に、ダマシン（Damascene）技術（シングルダマシン（Single-Damascene）技術およびデュアルダマシン（Dual-Damascene）技術）と称する配線形成技術によって、配線材料を埋め込むことで形成される。

しかし、主配線材料が銅の場合、銅がアルミニウム等のような金属と比較して絶縁膜中に拡散され易いことから、その銅からなる埋込配線が絶縁膜と直接接しないように、その埋込配線の表面（底面および側面）を薄いバリア金属膜で覆うことにより、その埋込配線中の銅が絶縁膜中に拡散するのを抑制または防止するようにしている。また、配線開口部が形成された絶縁膜の上面上に、例えば窒化シリコン膜等からなる配線キャップ用絶縁膜して上記埋込配線の上面を覆うことにより、その埋込配線中の銅が埋込配線の上面から絶縁膜中に拡散するのを抑制または防止するようにしている。

なお、ダマシン配線技術としては、例えば特開平１１−１４５０８４号公報（特許文献１参照）に記載があり、配線キャップ用絶縁膜としてＳｉＯＮ膜を用いる技術が開示されている。また、例えば特開２０００−１３３７１０号公報（特許文献２参照）には、配線キャップ用絶縁膜としてＳｉ含有量の多い窒化シリコン膜を用いる技術が開示されている。また、例えば特開２０００−２５２２８６号公報（特許文献３参照）には、配線キャップ用絶縁膜として水素原子含有シリコン（誘電率ε＝４）を用いる技術が開示されている。また、例えば特開２０００−３３２１０２号公報（特許文献４参照）には、配線キャップ用絶縁膜としてＢＣＢ膜（ε＝２．７）を用いる技術が開示されている。また、例えば特開平１０−１５０１０５号公報（特許文献５参照）には、配線キャップ用絶縁膜として有機低誘電体膜（ε＝２．３〜２．６）を用いる技術が開示されている。さらに、例えば特開平１１−２４３１４７号公報（特許文献６参照）には、ダマシン配線構造の層間絶縁膜として、ＳｉＯＮ膜を用いる技術が開示されている。
特開平１１−１４５０８４号公報 特開２０００−１３３７１０号公報 特開２０００−２５２２８６号公報 特開２０００−３３２１０２号公報 特開平１０−１５０１０５号公報 特開平１１−２４３１４７号公報

ところで、近年は、高速動作が可能で高性能な半導体装置を実現するために、上記のように銅を主配線材料とする上、上記配線開口部が形成される絶縁膜の材料として誘電率の低い絶縁膜を使用する構造が採用されつつあるが、本発明者らの検討によれば、さらに高速動作を図るためには、上記配線キャップ用絶縁膜の材料としても誘電率の低い絶縁膜を使用することが必須となる。

そこで、本発明者らは、上記配線キャップ用絶縁膜の材料として誘電率が窒化シリコン膜よりも低い酸窒化シリコン膜（ＳｉＯＮ）の導入を検討している。ところが、上記配線キャップ用絶縁膜としてＳｉＯＮ膜を使用する技術においては、以下の課題があることを本発明者らが初めて見出した。

すなわち、ＳｉＯＮ膜の成膜にはＮ_２Ｏ等のような酸素を含むガスを用いるため、成膜初期に活性化した酸素が、成膜面に露出しているバリア金属膜に直撃し、バリア金属膜の露出部を酸化させる結果、配線キャップ用絶縁膜と埋込配線との界面付近でのバリア性が劣化し、ＴＤＤＢ寿命が短くなる、という問題である。

そこで、本発明の目的は、銅を主導体層とする配線間の絶縁破壊耐性を向上させることのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、本発明は、銅を主配線材料とする配線の導電性バリア膜が酸化されないように配線キャップ用絶縁膜を形成するものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

すなわち、銅を主配線材料とする配線の導電性バリア膜が酸化されないように配線キャップ用絶縁膜を形成することにより、導電性バリア膜の酸化に起因する銅の拡散バリア性の劣化を抑制または防止することができるので、銅を主配線材料とする配線間の絶縁破壊耐性を向上させることができ、その配線構造のＴＤＤＢ寿命を向上させることが可能となる。

本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。

１．ＴＤＤＢ（Time Dependence on Dielectric Breakdown）寿命とは、絶縁破壊の時間的依存性を客観的に計る尺度であって、所定の温度（例えば１４０℃）の測定条件下で電極間に比較的高い電圧を加え、電圧印加から絶縁破壊までの時間を印加電界に対してプロットしたグラフを作成し、このグラフから実際の使用電界強度（例えば０．２ＭＶ／ｃｍ）に外挿して求めた時間（寿命）をいう。

図１〜図３は、本願のＴＤＤＢ寿命測定に使用した試料の一例を示し、図１は平面図、図２および図３は図１におけるＢ−Ｂ’線断面およびＣ−Ｃ’線の断面を各々示している。この試料は実際にはウエハのＴＥＧ（Test Equipment Group）領域に形成できる。図示するように一対の櫛形配線Ｌを第２配線層Ｍ２に形成し、最上層のパットＰ１，Ｐ２に各々接続する。この櫛形配線Ｌ間に電界が印加され電流が測定される。パットＰ１，Ｐ２は測定端子である。櫛形配線Ｌの配線幅、配線間隔、配線厚さは何れも０．５μｍである。また、配線対向長は１．５８×１０^５μｍとした。

図４は、測定の概要を示した説明図である。試料は測定ステージＳに保持され、パッドＰ１，Ｐ２間に電流電圧測定器（Ｉ／Ｖ測定器）を接続する。測定ステージＳはヒータＨで加熱され試料温度が１４０℃に調整される。ＴＤＤＢ寿命測定には定電圧ストレス法と低電流ストレス法とがあるが、本願では絶縁膜に印加される平均電界が一定となる定電圧ストレス法を用いている。電圧印加の後、時間の経過とともに電流密度は減少し、その後、急激な電流増加（絶縁破壊）が観測される。ここでは、リーク電流密度が１μＡ／ｃｍ^２に達した時間をＴＤＤＢ寿命（５ＭＶ／ｃｍにおけるＴＤＤＢ寿命）とした。なお、本願において、ＴＤＤＢ寿命とは、特に言及しない限り０．２ＭＶ／ｃｍにおける破壊時間（寿命）をいうが、広義には所定の電界強度に言及した上で破壊までの時間としてＴＤＤＢ寿命の語を用いる場合もある。また、特に言及しない限り、ＴＤＤＢ寿命は、試料温度１４０℃の場合をいう。また、ＴＤＤＢ寿命は前記の櫛形配線Ｌで測定した場合をいうが、実際の配線間の破壊寿命を反映することは言うまでもない。

２．プラズマ処理とは、プラズマ状態にある環境に、基板表面、あるいは、基板上に絶縁膜、金属膜等のような部材が形成されている時にはその部材表面を暴露し、プラズマの化学的、機械的（ボンバードメント）作用を表面に与えて処理することをいう。一般にプラズマは特定のガス（処理ガス）に置換した反応室内に必要に応じて処理ガスを補充しつつ、高周波電界等の作用によりガスを電離させて生成するが、現実には完全に処理ガスで置換することはできない。よって、本実施の形態では、例えばアンモニアプラズマと称しても、完全なアンモニアプラズマを意図するものではなく、そのプラズマ内に含まれる不純物ガス（窒素、酸素、二酸化炭素、水蒸気等）の存在を排除するものではない。同様に、言うまでもないことであるが、プラズマ中に他の希釈ガスや添加ガスを含むことを排除するものではない。

３．還元性雰囲気のプラズマとは、還元作用、すなわち、酸素を引き抜く作用を有するラジカル、イオン、原子、分子等の反応種が支配的に存在するプラズマ環境をいい、ラジカル、イオンには、原子あるいは分子状のラジカルあるいはイオンが含まれる。また、環境内には単一の反応種のみならず、複数種の反応種が含まれていても良い。例えば水素ラジカルとＮＨ_３ラジカルとが同時に存在する環境でも良い。

４．本実施の形態において、例えば銅からなると表現した場合、主成分として銅が用いられていることを意図する。すなわち、一般に高純度な銅であっても、不純物が含まれることは当然であり、添加物や不純物も銅からなる部材に含まれることを排除するものではない。これは銅に限らず、その他の金属（窒化チタン等）でも同様である。

５．化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）とは、一般に被研磨面を相対的に軟らかい布様のシート材料等からなる研磨パッドに接触させた状態で、スラリを供給しながら面方向に相対移動させて研磨を行うことをいい、本実施の形態においては、その他、被研磨面を硬質の砥石面に対して相対移動させることによって研磨を行うＣＭＬ(Chemical Mechanical Lapping)、その他の固定砥粒を使用するもの、及び砥粒を使用しない砥粒フリーＣＭＰ等も含むものとする。

６．砥粒フリー化学機械研磨は、一般に砥粒の重量濃度が０．５％重量未満のスラリを用いた化学機械研磨をいい、有砥粒化学機械研磨とは、砥粒の重量濃度が０．５％重量よりも高濃度のスラリを用いた化学機械研磨をいう。しかし、これらは相対的なものであり、第１ステップの研磨が砥粒フリー化学機械研磨で、それに続く第２ステップの研磨が有砥粒化学機械研磨である場合、第１ステップの研磨濃度が第２ステップの研磨濃度よりも１桁以上、望ましくは２桁以上小さい場合などには、この第１ステップの研磨を砥粒フリー化学機械研磨という場合もある。本明細書中において、砥粒フリー化学機械研磨と言うときは、対象とする金属膜の単位平坦化プロセス全体を砥粒フリー化学機械研磨で行う場合の他、主要プロセスを砥粒フリー化学機械研磨で行い、副次的なプロセスを有砥粒化学機械研磨で行う場合も含むものとする。

７．研磨液（スラリ）とは、一般に化学エッチング薬剤に研磨砥粒を混合した懸濁液をいい、本願においては発明の性質上、研磨砥粒が混合されていないものを含むものとする。

８．砥粒（スラリ粒子）とは、一般にスラリに含まれるアルミナ、シリカ等のような粉末をいう。

９．防食剤とは、金属の表面に耐食性、疎水性あるいはその両方の性質を有する保護膜を形成することによって、上記ＣＭＰによる研磨の進行を阻止または抑制する薬剤をいい、一般にベンゾトリアゾール（ＢＴＡ）などが使用される（詳しくは特開平８−６４５９４号公報参照）。

１０．スクラッチフリーとは、上記ＣＭＰ法によって研磨されたウエハの研磨面の全面内または所定の単位面積内に、所定寸法以上の欠陥が検出されない状態を言う。この所定寸法は、半導体装置の世代や種類等によって変わるので一概には言えないが、本実施の形態では、インラインの比較欠陥検査において、例えば直径２００ｍｍのウエハの研磨面内に、例えば０．３μｍ以上の欠陥が検出されない状態されている。

１１．導電性バリア膜とは、一般に銅が層間絶縁膜内や下層へ拡散するのを防止するために、埋込み配線の側面または底面に比較的薄く形成される拡散バリア性を有する導電膜であり、一般に、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）等のような高融点金属またはその窒化物等が使用される。

１２．埋込み配線または埋込みメタル配線とは、一般にシングルダマシン(single damascene)やデュアルダマシン(dual damascene)等のように、絶縁膜に形成された溝や孔などのような配線開口部の内部に導電膜を埋め込んだ後、絶縁膜上の不要な導電膜を除去する配線形成技術によってパターニングされた配線をいう。また、一般に、シングルダマシンとは、プラグメタルと、配線用メタルとの２段階に分けて埋め込む、埋込み配線プロセスを言う。同様にデュアルダマシンとは、一般にプラグメタルと、配線用メタルとを一度に埋め込む、埋込み配線プロセスを言う。一般に、銅埋込み配線を多層構成で使用されることが多い。

１３．本願において半導体装置というときは、特に単結晶シリコン基板上に作られるものだけでなく、特にそうでない旨が明示された場合を除き、ＳＯＩ(Silicon On Insulator)基板やＴＦＴ(Thin Film Transistor)液晶製造用基板などといった他の基板上に作られるものを含むものとする。

１４．ウエハとは、半導体集積回路の製造に用いるシリコンその他の半導体単結晶基板（一般にほぼ円板形、半導体ウエハ）、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板を言う。

１５．半導体集積回路チップまたは半導体チップ（以下、単にチップという）とは、ウエハ工程（ウエハプロセスまたは前工程）が完了したウエハを単位回路群に分割したものを言う。

１６．シリコンナイトライド、窒化ケイ素または窒化シリコン膜というときは、Ｓｉ_３Ｎ_４のみではなく、シリコンの窒化物で類似組成の絶縁膜を含むものとする。

１７．低誘電率な絶縁膜（Ｌｏｗ−Ｋ絶縁膜）とは、パッシベーション膜に含まれる酸化シリコン膜（たとえばＴＥＯＳ（Tetraethoxysilane）酸化膜）の誘電率よりも低い誘電率を有する絶縁膜を例示できる。一般的には、ＴＥＯＳ酸化膜の比誘電率ε＝４．１〜４．２程度以下を低誘電率な絶縁膜と言う。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。

また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。

また、本実施の形態においては、電界効果トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）をＭＩＳと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略す。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
まず、本実施の形態１について説明する前に、本発明者らの実験によって初めて見出された銅配線を用いた埋込配線構造の問題について図２８〜図３０により説明する。

図２８は、本発明者らが検討した埋込配線構造の一例の要部断面図を示している。符号５０〜５５は絶縁膜を示し、符号５７は埋込配線を示している。特に限定されないが、本発明者らが検討した構造における材料は、次の通りである。絶縁膜５１，５４は、酸化シリコン膜よりも誘電率の低い有機材料からなる。その絶縁膜５１，５２の各々の上層の絶縁膜５２，５５は、絶縁キャップ用の絶縁膜で、例えば酸化シリコン膜からなる。埋込配線５７は、主導体膜５７ａと、その外周の導電性バリア膜５７ｂとを有している。主導体膜５７ａは銅（Ｃｕ）からなり、導電性バリア膜５７ｂは、例えば窒化チタン等からなる。

次に、図２９は、図２８の絶縁膜５５および埋込配線５７の上面上に配線キャップ用の絶縁膜を形成する工程中の要部断面図を模式的に示している。ここで、本発明者らは、半導体装置の動作速度の向上要求に伴い、配線キャップ用の絶縁膜についても低誘電率材料で形成することが必須となりつつあることを考慮した結果、配線キャップ用の絶縁膜として、例えばトリメトキシシラン（ＴＭＳ）ガスと酸化窒素（Ｎ_２Ｏ）を用いたプラズマＣＶＤ法によって成膜されるＳｉＯＮ膜（ε＝３．９程度）を用いることを検討した。しかし、この絶縁材料の成膜時には、Ｎ_２Ｏ等のような酸素を含むガスを用いるため、成膜初期に活性化した酸素が、導電性バリア膜５７ｂの露出部５８に直撃する結果、その導電性バリア膜５７ｂの露出部５８が酸化してしまうことが本発明者らによって初めて見出した。この結果、図３０に示すように、配線キャップ用の絶縁膜５９と絶縁キャップ用の絶縁膜５５との接触界面部分での銅の拡散バリア性が劣化し、矢印に示すように埋込配線５７中の銅が外部に拡散し易くなり、ＴＤＤＢ寿命が劣化する。したがって、配線キャップ用の絶縁膜として低誘電率の絶縁材料を採用することが困難となる。そこで、本発明者らは、埋込配線の導電性バリア膜の露出部が酸化されないように低誘電率な絶縁材料からなる配線キャップ用の絶縁膜を成膜するようにした。以下、その具体的な方法を説明する。

本実施の形態においては、例えばＣＭＩＳ（Complementary MIS）−ＬＳＩ（Large Scale Integrated circuit）の製造方法に本発明の技術思想を適用した場合について図５〜図１４により説明する。

まず、図５はＣＭＩＳ−ＬＳＩの製造工程中における要部平面図、図６は図５のＸ１−Ｘ１線の断面図を示している。ウエハ１Ｗを構成する半導体基板（以下、単に基板という）１Ｓは、例えば１〜１０Ωcm程度の比抵抗を有するｐ型の単結晶シリコンからなる。基板１Ｓの主面（デバイス形成面）には、溝形の分離部（ＳＧＩ（Shallow Groove Isolation）またはＳＴＩ（Shallow Trench Isolation））２が形成されている。この溝形の分離部２は、基板１Ｓの主面に形成された溝内に、例えば酸化シリコン膜が埋め込まれることで形成されている。また、基板１Ｓの主面側には、ｐ型ウエルＰＷＬおよびｎ型ウエルＮＷＬが形成されている。ｐ型ウエルＰＷＬには、例えばホウ素が導入され、ｎ型ウエルＮＷＬには、例えばリンが導入されている。このような分離部２に囲まれたｐ型ウエルＰＷＬおよびｎ型ウエルＮＷＬの活性領域には、ｎＭＩＳＱｎおよびｐＭＩＳＱｐが形成されている。

ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート絶縁膜３は、例えば厚さ６ｎｍ程度の酸化シリコン膜からなる。ここでいうゲート絶縁膜３の膜厚とは、二酸化シリコン換算膜厚（以下、単に換算膜厚という）であり、実際の膜厚と一致しない場合もある。ゲート絶縁膜３は、酸化シリコン膜に代えて酸窒化シリコン膜で構成しても良い。すなわち、ゲート絶縁膜３と基板１Ｓとの界面に窒素を偏析させる構造としても良い。酸窒化シリコン膜は、酸化シリコン膜に比べて膜中における界面準位の発生を抑制したり、電子トラップを低減したりする効果が高いので、ゲート絶縁膜３のホットキャリア耐性を向上でき、絶縁耐性を向上させることができる。また、酸窒化シリコン膜は、酸化シリコン膜に比べて不純物が貫通し難いので、酸窒化シリコン膜を用いることにより、ゲート電極材料中の不純物が基板１Ｓ側に拡散することに起因するしきい値電圧の変動を抑制することができる。酸窒化シリコン膜を形成するには、例えば基板１ＳをＮＯ、ＮＯ₂またはＮＨ₃といった含窒素ガス雰囲気中で熱処理すれば良い。また、ｐ型ウエルＰＷＬおよびｎ型ウエルＮＷＬのそれぞれの表面に酸化シリコンからなるゲート絶縁膜３を形成した後、基板１Ｓを上記した含窒素ガス雰囲気中で熱処理し、ゲート絶縁膜３と基板１Ｓとの界面に窒素を偏析させることによっても、上記と同様の効果を得ることができる。

また、ゲート絶縁膜３を、例えば窒化シリコン膜、あるいは酸化シリコン膜と窒化シリコン膜との複合絶縁膜で形成しても良い。酸化シリコン膜からなるゲート絶縁膜３を二酸化シリコン換算膜厚で５ｎｍ未満、特に３ｎｍ未満まで薄くすると、直接トンネル電流の発生やストレス起因のホットキャリア等による絶縁破壊耐圧の低下が顕在化する。窒化シリコン膜は、酸化シリコン膜よりも誘電率が高いためにその二酸化シリコン換算膜厚は実際の膜厚よりも薄くなる。すなわち、窒化シリコン膜を有する場合には、物理的に厚くても、相対的に薄い二酸化シリコン膜と同等の容量を得ることができる。従って、ゲート絶縁膜３を単一の窒化シリコン膜あるいはそれと酸化シリコン膜との複合膜で構成することにより、その実効膜厚を、酸化シリコン膜で構成されたゲート絶縁膜よりも厚くすることができるので、トンネル漏れ電流の発生やホットキャリアによる絶縁破壊耐圧の低下を改善することができる。

ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート電極４は、例えば低抵抗多結晶シリコン膜上に、例えばチタンシリサイド（ＴｉＳｉ_ｘ）層またはコバルトシリサイド（ＣｏＳｉ_ｘ）層を積層することで形成されている。ただし、ゲート電極構造は、これに限定されるものではなく、例えば低抵抗多結晶シリコン膜、ＷＮ（窒化タングステン）膜およびＷ（タングステン）膜の積層膜で構成される、いわゆるポリメタルゲート構造としても良い。ゲート電極４の側面には、例えば酸化シリコンからなるサイドウォール５が形成されている。

ｎＭＩＳＱｎのソースおよびドレイン用の半導体領域６は、チャネルに隣接するｎ⁻型半導体領域と、ｎ⁻型半導体領域に接続され、かつ、ｎ⁻型半導体領域分だけチャネルから離間する位置に設けられたｎ^＋型半導体領域とを有している。ｎ⁻型半導体領域およびｎ^＋型半導体領域には、例えばリンまたはヒ素が導入されている。一方、ｐＭＩＳＱｐのソースおよびドレイン用の半導体領域７は、チャネルに隣接するｐ⁻型半導体領域と、ｐ⁻型半導体領域に接続され、かつ、ｐ⁻型半導体領域分だけチャネルから離間する位置に設けられたｐ^＋型半導体領域とを有している。ｐ⁻型半導体領域およびｐ^＋型半導体領域には、例えばホウ素が導入されている。この半導体領域６，７の上面一部には、例えばチタンシリサイド層またはコバルトシリサイド層等のようなシリサイド層が形成されている。

このような基板１Ｓ上には絶縁膜８が堆積されている。この絶縁膜８は、ゲート電極４，４の狭いスペースを埋め込むことのできるリフロー性の高い膜、例えばＢＰＳＧ(Boron-doped Phospho Silicate Glass)膜からなる。また、スピン塗布法によって形成されるＳＯＧ(Spin On Glass) 膜で構成しても良い。絶縁膜８には、コンタクトホール９が形成されている。コンタクトホール９の底部からは半導体領域６，７の上面一部が露出されている。このコンタクトホール９内には、プラグ１０が形成されている。プラグ１０は、例えばコンタクトホール９の内部を含む絶縁膜８上にＣＶＤ法等で窒化チタン（ＴｉＮ）膜およびタングステン（Ｗ）膜を堆積した後、絶縁膜８上の不要な窒化チタン膜およびタングステン膜をＣＭＰ法またはエッチバック法によって除去し、コンタクトホール９内のみにこれらの膜を残すことで形成されている。

絶縁膜８上には、例えばタングステンからなる第１層配線Ｌ１が形成されている。第１層配線Ｌ１は、プラグ１０を通じてｎＭＩＳＱｎおよびｐＭＩＳＱｐのソース・ドレイン用の半導体領域６，７やゲート電極４と電気的に接続されている。第１層配線Ｌ１の材料は、タングステンに限定されるものではなく種々変更可能である。例えばアルミニウム（Ａｌ）またはアルミニウム合金等のような単体金属膜あるいはこれらの単体金属膜の上下層の少なくとも一方にチタン（Ｔｉ）や窒化チタン（ＴｉＮ）等のような金属膜を形成した積層金属膜としても良い。

また、絶縁膜８上には、第１層配線Ｌ１を覆うように、絶縁膜１１ａが堆積されている。絶縁膜１１ａは、例えば有機ポリマーまたは有機シリカガラス等のような低誘電率材料（いわゆるＬｏｗ−Ｋ材料）からなる。この有機ポリマーとしては、例えばＳｉＬＫ（米The Dow Chemical Co製、比誘電率＝２．７、耐熱温度＝４９０℃以上、絶縁破壊耐圧＝４．０〜５．０ＭＶ／Ｖｍ）またはポリアリルエーテル（ＰＡＥ）系材料のＦＬＡＲＥ（米Honeywell Electronic Materials製、比誘電率＝２．８、耐熱温度＝４００℃以上）等がある。このＰＡＥ系材料は、基本性能が高く、機械的強度、熱的安定性および低コスト性に優れるという特徴を有している。上記有機シリカガラス（ＳｉＯＣ系材料）としては、例えばＨＳＧ−Ｒ７（日立化成工業製、比誘電率＝２．８、耐熱温度＝６５０℃）、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（米Applied Materials，Inc製、比誘電率＝３．０〜２．４、耐熱温度＝４５０℃）またはｐ−ＭＴＥＳ（日立開発製、比誘電率＝３．２）等がある。この他のＳｉＯＣ系材料としては、例えばＣＯＲＡＬ（米Novellus Systems,Inc製、比誘電率＝２．７〜２．４、耐熱温度＝５００℃）、Ａｕｒｏｒａ２．７（日本エー・エス・エム社製、比誘電率＝２．７、耐熱温度＝４５０℃）等がある。

また、絶縁膜１１ａの低誘電率材料としては、例えばＦＳＧ（ＳｉＯＦ系材料）、ＨＳＱ（hydrogen silsesquioxane）系材料、ＭＳＱ（methyl silsesquioxane）系材料、ポーラスＨＳＱ系材料、ポーラスＭＳＱ材料またはポーラス有機系材料を用いることもできる。

上記ＨＳＱ系材料としては、例えばＯＣＤ Ｔ−１２（東京応化工業製、比誘電率＝３．４〜２．９、耐熱温度＝４５０℃）、ＦＯｘ（米Dow Corning Corp．製、比誘電率＝２．９）またはＯＣＬ Ｔ−３２（東京応化工業製、比誘電率＝２．５、耐熱温度＝４５０℃）等がある。

上記ＭＳＱ系材料としては、例えばＯＣＤ Ｔ−９（東京応化工業製、比誘電率＝２．７、耐熱温度＝６００℃）、ＬＫＤ−Ｔ２００（ＪＳＲ製、比誘電率＝２．７〜２．５、耐熱温度＝４５０℃）、ＨＯＳＰ（米Honeywell Electronic Materials製、比誘電率＝２．５、耐熱温度＝５５０℃）、ＨＳＧ−ＲＺ２５（日立化成工業製、比誘電率＝２．５、耐熱温度＝６５０℃）、ＯＣＬ Ｔ−３１（東京応化工業製、比誘電率＝２．３、耐熱温度＝５００℃）またはＬＫＤ−Ｔ４００（ＪＳＲ製、比誘電率＝２．２〜２、耐熱温度＝４５０℃）等がある。

上記ポーラスＨＳＱ系材料としては、例えばＸＬＫ（米Dow Corning Corp．製、比誘電率＝２．５〜２）、ＯＣＬ Ｔ−７２（東京応化工業製、比誘電率＝２．２〜１．９、耐熱温度＝４５０℃）、Ｎａｎｏｇｌａｓｓ（米Honeywell Electronic Materials製、比誘電率＝２．２〜１．８、耐熱温度＝５００℃以上）またはＭｅｓｏＥＬＫ（米Air Productsand Chemicals,Inc、比誘電率＝２以下）等がある。

上記ポーラスＭＳＱ系材料としては、例えばＨＳＧ−６２１１Ｘ（日立化成工業製、比誘電率＝２．４、耐熱温度＝６５０℃）、ＡＬＣＡＰ−Ｓ（旭化成工業製、比誘電率＝２．３〜１．８、耐熱温度＝４５０℃）、ＯＣＬ Ｔ−７７（東京応化工業製、比誘電率＝２．２〜１．９、耐熱温度＝６００℃）、ＨＳＧ−６２１０Ｘ（日立化成工業製、比誘電率＝２．１、耐熱温度＝６５０℃）またはｓｉｌｉｃａ ａｅｒｏｇｅｌ（神戸製鋼所製、比誘電率１．４〜１．１）等がある。

上記ポーラス有機系材料としては、例えばＰｏｌｙＥＬＫ（米Air Productsand Chemicals,Inc、比誘電率＝２以下、耐熱温度＝４９０℃）等がある。

上記ＳｉＯＣ系材料、ＳｉＯＦ系材料は、例えばＣＶＤ法（Chemical Vapor Deposition）によって形成されている。例えば上記Ｂｌａｃｋ Ｄｉａｍｏｎｄは、トリメチルシランと酸素との混合ガスを用いたＣＶＤ法等によって形成される。また、上記ｐ−ＭＴＥＳは、例えばメチルトリエトキシシランとＮ_２Ｏとの混合ガスを用いたＣＶＤ法等によって形成される。それ以外の上記低誘電率の絶縁材料は、例えば塗布法で形成されている。

このようなＬｏｗ−Ｋ材料からなる絶縁膜１１ａ上には、Ｌｏｗ−Ｋキャップ用の絶縁膜１２ａが堆積されている。この絶縁膜１２ａは、例えば二酸化シリコン（ＳｉＯ_２）に代表される酸化シリコン（ＳｉＯ_ｘ）膜からなり、例えば化学機械研磨処理（ＣＭＰ；Chemical Mechanical Polishing）時における絶縁膜１１ａの機械的強度の確保、表面保護および耐湿性の確保等のような機能を有している。絶縁膜１２ａの厚さは、絶縁膜１１ａよりも相対的に薄く、例えば２５ｎｍ〜１００ｎｍ程度、好ましくは、例えば５０ｎｍ程度である。ただし、絶縁膜１２ａは、酸化シリコン膜に限定されるものではなく種々変更可能であり、例えば窒化シリコン（Ｓｉ_ｘＮ_ｙ）膜、炭化シリコン（ＳｉＣ）膜または炭窒化シリコン（ＳｉＣＮ）膜を用いても良い。これら窒化シリコン膜、炭化シリコン膜または炭窒化シリコン膜は、例えばプラズマＣＶＤ法によって形成することができる。プラズマＣＶＤ法で形成された炭化シリコン膜としては、例えばＢＬＯｋ（ＡＭＡＴ社製、比誘電率＝４．３）がある。その形成に際しては、例えばトリメチルシランとヘリウム（またはＮ_２、ＮＨ_３）との混合ガスを用いる。

このような絶縁膜１１ａ，１２ａには、第１層配線Ｌ１の一部が露出するスルーホール１３が穿孔されている。このスルーホール１３内には、例えばタングステン等からなるプラグ１４が埋め込まれている。

まず、本実施の形態においては、上記の絶縁膜１２ａおよびプラグ１４上に絶縁膜（第１絶縁膜）１５ａをプラズマＣＶＤ法等によって堆積する。絶縁膜１５ａは、例えばＰＥ−ＴＭＳ（Ｃａｎｏｎ製、誘電率＝３．９）等のような酸窒化シリコン（ＳｉＯＮ）膜の単体膜からなり、その厚さは、例えば２５ｎｍ〜５０ｎｍ程度、好ましくは、例えば５０ｎｍ程度である。絶縁膜１５ａの形成に際しては、例えばトリメトキシシラン（ＴＭＳ）ガスと酸化窒素（Ｎ_２Ｏ）ガスとの混合ガスを用いた。一般的に絶縁膜１５ａは、窒化シリコン膜等で形成されているが、本実施の形態１では、酸窒化シリコン膜を用いることにより、誘電率を大幅に下げることができるので、配線容量を下げることができ、半導体集積回路装置の動作速度を向上させることができる。

続いて、絶縁膜１５ａ上に、絶縁膜１１ｂ，１２ｂを下層から順に堆積する。絶縁膜（第７絶縁膜）１１ｂは、上記絶縁膜１１ａと同じ低誘電率な絶縁膜からなる。また、その上層の絶縁膜（第８絶縁膜）１２ｂは、上記絶縁膜１２ａと同じ絶縁膜からなり、同じＬｏｗ−Ｋキャップ用の絶縁膜として機能する。その後、フォトレジスト膜をマスクにしたドライエッチング法により、絶縁膜１１ｂ，１２ｂを選択的に除去し、配線溝（配線開口部）１６ａを形成する。配線溝１６ａを形成するには、フォトレジスト膜から露出する絶縁膜１１ｂ，１２ｂを除去する際に、絶縁膜１１ｂ，１２ｂと、絶縁膜１５ａとのエッチング選択比を大きくとることで、絶縁膜１５ａをエッチングストッパとして機能させる。すなわち、この絶縁膜１５ａの表面でエッチングを一旦停止させた後、絶縁膜１５ａを選択的にエッチング除去する。これにより、配線溝１６ａの形成深さ精度を向上させることができ、配線溝１６ａの掘り過ぎを防止できる。このような配線溝１６ａは、その平面形状が、図５に示すように、例えば帯状に形成されている。配線溝１６ａの底面からは上記プラグ１４の上面が露出されている。

次に、図７は、図６に続く半導体装置の製造工程中における図５のＸ１−Ｘ１線に相当する部分の断面図を示している。また、図８は、図７に続く半導体装置の製造工程中における図５のＸ１−Ｘ１線に相当する部分の断面図を示している。

まず、図７に示すように、基板１Ｓの主面上の全面に、例えば窒化チタン（ＴｉＮ）等からなる厚さ５０ｎｍ程度の薄い導電性バリア膜（第１導体膜）１７ａをスパッタリング法等で堆積する。この導電性バリア膜１７ａは、例えば後述の主導体膜形成用の銅の拡散を防止する機能、その主導体膜と絶縁膜１１ｂ，１２ａ，１２ｂ，１５ａとの密着性を向上させる機能および主導体膜のリフロー時に銅の濡れ性を向上させる機能等を有している。このような導電性バリア膜１７ａとしては、上記窒化チタンに代えて、銅と殆ど反応しない窒化タングステン（ＷＮ）または窒化タンタル（ＴａＮ）等のような高融点金属窒化物を用いることが好ましい。また、その窒化チタンに代えて、高融点金属窒化物にシリコン（Ｓｉ）を添加した材料や、銅と反応し難いタンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）合金等のような高融点金属を用いることもできる。また、本実施の形態１によれば、導電性バリア膜１７ａの膜厚を、例えば１０ｎｍ、それよりも小さい６〜７ｎｍまたは５ｎｍ以下としても良好なＴＤＤＢ特性を得ることができる。

続いて、導電性バリア膜１７ａ上に、例えば厚さ８００〜１６００ｎｍ程度の相対的に厚い銅からなる主導体膜（第２導体膜）１８ａを堆積する。本実施の形態１では、主導体膜１８ａを、例えばメッキ法で形成した。メッキ法を用いることにより、良好な膜質の主導体膜１８ａを埋め込み性良く、かつ、低コストで形成することができる。この場合、まず、導電性バリア膜１７ａ上に、銅からなる薄い導体膜をスパッタリング法で堆積した後、その上に、銅からなる相対的に厚い導体膜を、例えば電解メッキ法または無電解メッキ法によって成長させることで主導体膜１８ａを堆積した。このメッキ処理では、例えば硫酸銅を基本とするメッキ液を使用した。ただし、上記主導体膜１８ａをスパッタリング法で形成することもできる。この導電性バリア膜１７ａおよび主導体膜１８ａを形成するためのスパッタリング法としては、通常のスパッタリング法でも良いが、埋込み性および膜質の向上を図る上では、例えばロングスロースパッタリング法やコリメートスパッタリング法等のような指向性の高いスパッタリング法を用いることが好ましい。また、主導体膜１８ａをＣＶＤ法で形成することもできる。その後、例えば４７５℃程度の非酸化性雰囲気（例えば水素雰囲気）中において基板１Ｓに対して熱処理を施すことにより主導体膜１８ａをリフローさせ、銅を配線溝１６ａの内部に隙間なく埋め込む。

次に、主導体膜１８ａおよび導電性バリア膜１７ａをＣＭＰ法によって研磨する。本実施の形態１においては、ＣＭＰ法として、例えば上記砥粒フリーＣＭＰ（第１ステップ）および有砥粒ＣＭＰ（第２ステップ）の２ステップＣＭＰ法を用いる。すなわち、例えば次の通りである。

まず、第１ステップは、銅からなる主導体膜１８ａを選択的に研磨することを目的とている。研磨液（スラリ）中には、保護膜形成用の防蝕剤、銅の酸化剤および銅の酸化膜をエッチングする成分が含まれているが、砥粒は含まれていない。研磨液中の砥粒の含有量は、例えば０．５重量％以下または０．１重量％以下のものが好ましく、特に０．０５重量％以下あるいは０．０１重量％以下のものはさらに好ましい。ただし、砥粒を研磨剤全体の３〜４％程度含ませても良い。研磨液としては、銅の腐食域に属するようにそのｐＨが調整されたものが使用され、さらに導電性バリア膜１７ａに対する主導体膜１８ａの研磨選択比が、例えば少なくとも５以上となるようにその組成が調整されたものが使用される。このような研磨液として、酸化剤と有機酸とを含んだスラリを例示することができる。酸化剤としては、過酸化水素（Ｈ_２Ｏ_２）、水酸化アンモニウム、硝酸アンモニウム、塩化アンモニウムなどを例示することができ、有機酸としては、クエン酸、マロン酸、フマル酸、リンゴ酸、アジピン酸、安息香酸、フタル酸、酒石酸、乳酸、コハク酸、シュウ酸などを例示することができる。これらのうち、過酸化水素は金属成分を含まず、かつ強酸ではないため、研磨液に用いて好適な酸化剤である。また、クエン酸は食品添加物としても一般に使用されており、毒性が低く、廃液としての害も低く、臭いもなく、水への溶解度も高いため、研磨液に用いて好適な有機酸である。本実施の形態では、例えば純水に５体積％の過酸化水素と０．０３重量％のクエン酸とを加え、砥粒の含有量を０．０１重量％未満にした研磨液を使用する。防蝕剤としては、例えばＢＴＡが用いられている。

この第１ステップの砥粒フリーＣＭＰでは、主導体膜１８ａの保護作用とエッチング作用との両方を生じさせながら主導体膜１８ａを主に化学的要素で研磨する。すなわち、上記研磨液で化学機械研磨を行うと、まず銅表面が酸化剤によって酸化され、表面に薄い酸化層が形成される。次に酸化物を水溶性化する物質が供給されると上記酸化層が水溶液となって溶出し、上記酸化層の厚さか減る。酸化層が薄くなった部分は再度酸化性物質に晒されて酸化層の厚さが増し、この反応を繰り返して化学機械研磨が進行する。保護膜の除去は主に研磨パッドとの接触で行われる。

研磨の条件は、一例として荷重＝２５０ｇ/cm^２、ウエハキャリア回転数＝３０rpm、定盤回転数＝２５rpm 、スラリ流量＝１５０cc/minとし、研磨パッドは、例えば米国ロデール(Rodel)社の硬質パッド（ＩＣ１４００）を使用した。この研磨パッドは、平坦性を上げる観点から硬質パッドを採用したが、軟質パッドを使用しても良い。研磨の終点は、主導体膜１６が除去されて下地の導電性バリア膜１７ａが露出した時点とし、終点の検出は、研磨対象が主導体膜１８ａから導電性バリア膜１７ａになったときに変化する定盤またはウエハキャリアの回転トルク信号強度を検出することによって行う。また、研磨パッドの一部に穴を開け、基板１Ｓの表面からの光反射スペクトル変化に基づいて終点を検出したり、スラリの光学的スペクトル変化に基づいて終点を検出したりしても良い。

このような研磨処理において、銅からなる主導体膜１８ａの研磨速度は、例えば５００ｎｍ／ｍｉｎ程度、導電性バリア膜１８ａの研磨速度は、例えば３ｎｍ／ｍｉｎ程度である。研磨時間は、主導体膜１８ａの膜厚によって異なるので一概には言えないが、例えば上記の膜厚で２〜４分程度である。なお、上記のような砥粒フリーの研磨液を使用した化学機械研磨については、本願発明者などによる日本特願平９−２９９９３７号および特願平１０−３１７２３３号に詳しく記載されている。

続く第２ステップは、導電性バリア膜１７ａを選択的に研磨することを目的としている。この第２ステップでは、導電性バリア膜１７ａを研磨パッドの接触により主として機械的要素で研磨する。ここでは、研磨液として上記防蝕剤、上記酸化剤および酸化膜をエッチングする成分の他に、砥粒が含まれている。本実施の形態１では、研磨液として、例えば純水に５体積％の過酸化水素、０．０３重量％のクエン酸および０．５〜０．８重量％の砥粒を混合したものを使用するが、これに限定されるものではない。この砥粒の添加量は、主として下地の絶縁膜１２ｂが削られないような量に設定されており、その量は、例えば１重量％以下にされている。砥粒としては、例えばコロイダルシリカ（ＳｉＯ_２）が使用されている。この砥粒としてコロイダルシリカを用いることにより、ＣＭＰ処理による絶縁膜１２ｂの研磨面の損傷を大幅に低減でき、スクラッチフリーを実現できる。また、この第２ステップでは、酸化剤の量を第１ステップ時の酸化剤の量よりも減らしている。すなわち、研磨液中の防蝕剤の量を相対的に増やしている。そして、導電性バリア膜１７ａに対する主導体膜１８ａの研磨選択比が前記砥粒フリー化学機械研磨のそれよりも低い条件、例えば選択比３以下の条件で研磨を行う。このような条件で研磨することにより、第２ステップにおいては、銅からなる主導体膜１８ａの酸化を抑えつつ、保護を強化することができるので、主導体膜１８ａが過剰に研磨されないようにすることができ、ディッシングやエロージョン等を抑制または防止することが可能となっている。これにより、配線抵抗の増大やバラツキを抑制または防止できるので、半導体集積回路装置の性能を向上させることができる。

第２ステップの研磨の条件は、一例として荷重＝１２０ｇ/cm²、ウエハキャリア回転数＝３０rpm 、定盤回転数＝２５rpm 、スラリ流量＝１５０cc/minとし、研磨パッドは、例えばロデール社のＩＣ１４００を使用した。研磨量は導電性バリア膜１７ａの膜厚相当分とし、研磨の終点は、導電性バリア膜１７ａの膜厚および研磨速度から算出した時間によって制御する。

このような研磨処理において、導電性バリア膜１７ａの研磨速度は、例えば８０ｎｍ／ｍｉｎ程度、銅からなる主導体膜１８ａの研磨速度は、例えば７ｎｍ／ｍｉｎ程度、下地の絶縁膜１２ｂの研磨速度は、例えば３ｎｍ／ｍｉｎ程度である。研磨時間は、導電性バリア膜１７ａの膜厚によって異なるので一概には言えないが、例えば上記の膜厚で１分程度である。また、上記砥粒は、コロイダルシリカに代えて、アルミナ（Ａｌ_２Ｏ_３）を用いることもできる。

上記の有砥粒化学機械研磨を行うことにより、配線溝１６ａの外部の導電性バリア膜１７ａは殆ど除去されて下層の絶縁膜１２ｂが露出する。しかし、下地段差に起因して生じた絶縁膜１２ｂの上面の小さな窪みなどには、上記の研磨で除去しきれなかった導電性バリア膜１７ａが残存する場合がある。この場合は、次のようなＣＭＰ処理を施すと良い。

すなわち、配線溝１６ａの内部の主導体膜１８ａの研磨を可能な限り抑制しつつ、配線溝１６ａの外部の絶縁膜１２ｂ上に局所的に残った導電性バリア膜１７ａを除去するための選択的ＣＭＰを行う。この選択的ＣＭＰは、主導体膜１８ａに対する導電性バリア膜１７ａの研磨選択比が少なくとも５以上となる条件で行う。また、このＣＭＰは、主導体膜１８ａの研磨速度に対する絶縁膜１２ｂの研磨速度の比が１よりも大きくなる条件で行う。

上記選択的ＣＭＰを行うには、一般に前記有砥粒ＣＭＰで使用したような０．５重量％よりも多い砥粒を含有する研磨液に防食剤を添加したものを使用する。防食剤とは、主導体膜１８ａの表面に耐食性の保護膜を形成することによって研磨の進行を阻止または抑制する薬剤をいい、ベンゾトリアゾール（ＢＴＡ）、ＢＴＡカルボン酸などのＢＴＡ誘導体、ドデシルメルカプタン、トリアゾール、トリルトリアゾールなどが使用されるが、特にＢＴＡを使用した場合に安定な保護膜を形成することができる。

防食剤としてＢＴＡを使用する場合、その濃度はスラリの種類にもよるが、通常は０．００１〜１重量％、より好ましくは０．０１〜１重量％、さらに好ましくは０．１〜１重量％（３段階）の添加で十分な効果が得られる。本実施の形態１では、研磨液として前記有砥粒ＣＭＰで使用した研磨液に防食剤として０．１重量％のＢＴＡを混合したものを使用するが、これに限定されるものではない。また、防食剤の添加による研磨速度の低下を避けるために、ポリアクリル酸、ポリメタクリル酸、これらのアンモニウム塩またはエチレンジアミン四酢酸（ＥＤＴＡ）などを必要に応じて添加しても良い。なお、このような防食剤を含むスラリを使用したＣＭＰについては、本願発明者などによる特願平１０−２０９８５７号、特願平９−２９９９３７号および特願平１０−３１７２３３号に詳しく記載されている。

この選択的ＣＭＰは、前記の有砥粒ＣＭＰが終了した後、引き続いてＣＭＰ装置の定盤の上で行われる。防食剤を添加した研磨液は、スラリ供給管を通じて研磨パッドの表面に供給される。研磨の条件は、一例として荷重＝１２０ｇ/cm^２、ウエハキャリア回転数＝３０rpm 、定盤回転数＝２５rpm、スラリ流量＝１９０cc/minとする。上記の選択的ＣＭＰを行うことにより、配線溝１６ａの外部の導電性バリア膜１７ａがすべて除去される。

以上のようなＣＭＰ処理により、図８に示すように、配線溝１６ａ内に埋込第２層配線Ｌ２を形成する。埋込第２層配線Ｌ２は、相対的に薄い導電性バリア膜１７ａと、相対的に厚い主導体膜１８ａとを有してなり、プラグ１４を通じて第１層配線Ｌ１と電気的に接続されている。本実施の形態１によれば、埋込第２層配線Ｌ２を形成するための研磨処理において、上記のようなＣＭＰ法を採用することにより、ＣＭＰ処理による絶縁膜１２ｂの研磨面の損傷を大幅に低減でき、上記スクラッチフリーな研磨が可能となる。上述の例では、Ｌｏｗ−Ｋ材料の絶縁膜１１ｂ上に、絶縁キャップ用の絶縁膜１２ｂを設けたが、本実施の形態１のＣＭＰ法によればスクラッチフリー研磨が可能なので、上記絶縁キャップ用の絶縁膜１２ｂを設けない構造とすることもできる。すなわち、ＣＭＰ面に絶縁膜１１ｂが露出される構造としても良い。

研磨が終了した基板１Ｓは、その表面に防蝕処理が施される。この防蝕処理部は、研磨処理部の構成と類似した構成になっており、ここでは、まず研磨盤（プラテン）の表面に取り付けた研磨パッドに基板１Ｓの主面が押し付けられて研磨スラリが機械的に除去された後、例えばベンゾトリアゾール（ＢＴＡ）などの防蝕剤を含んだ薬液が基板１Ｓの主面に供給されることによって、基板１Ｓの主面に形成された銅配線の表面部分に疎水性保護膜が形成される。

防蝕処理が終了した基板１Ｓは、その表面の乾燥を防ぐために、浸漬処理部に一時的に保管される。浸漬処理部は、防蝕処理が終了した基板１Ｓを後洗浄するまでの間、その表面が乾燥しないように維持するためのもので、例えば純水をオーバーフローさせた浸漬槽（ストッカ）の中に所定枚数の基板１Ｓを浸漬させて保管する構造になっている。このとき、埋込第２層配線Ｌ２の電気化学的腐蝕反応が実質的に進行しない程度の低温に冷却した純水を浸漬槽に供給することにより、埋込第２層配線Ｌ２の腐蝕をより一層確実に防止することができる。基板１Ｓの乾燥防止は、例えば純水シャワーの供給など、少なくとも基板１Ｓの表面を湿潤状態に保持することのできる方法であれば、上記した浸漬槽中での保管以外の方法で行っても良い。この浸漬処理部（基板保管部）を遮光構造にし、保管中の基板１Ｓの表面に照明光などが照射されないようにすることができる。これにより、光起電力効果による短絡電流の発生を防ぐようにできる。浸漬処理部を遮光構造にするには、具体的には浸漬槽（ストッカ）の周囲を遮光シートなどで被覆することによって、浸漬槽（ストッカ）の内部の照度を少なくとも５００ルクス以下、好ましくは３００ルクス以下、さらに好ましくは１００ルクス以下にする。なお、上記のようなＣＭＰ処理およびＣＭＰ装置については、例えば本発明者らによる特願平１１−２２６８７６号および特願２０００−３００８５３号に記載がある。

その後、基板１Ｓの表面の湿潤状態が保たれた状態で直ちにＣＭＰ後洗浄処理に移行する。まず、基板１Ｓに対してアルカリ洗浄処理を施す。この処理は、ＣＭＰ処理時のスラリ等の異物を除去する目的を有しており、ＣＭＰ処理により基板１Ｓに付着した酸性スラリを中和し、基板１Ｓと、異物と、洗浄用のブラシとのｚｅｔａ電位を方向を揃えて、それらの間の吸着力をなくすために、例えばｐｈ（ペーハー）８程度またはそれ以上の弱アルカリ薬液を供給しながら、基板１Ｓの表面をスクラブ洗浄（またはブラシ洗浄）する。アルカリ薬液として、例えばアミノエタノール（ＤＡＥ（Diluted Amino Ethanol）、組成：２−Aminoethanol、Ｈ_２ＮＣＨ_２ＣＨ_２ＯＨ、濃度：０．００１〜０．１％程度、好ましくは０．０１％）を用いた。この薬液は、銅のエッチング作用が少なく、ＮＨ_４ＯＨと同等の洗浄力を有する。この洗浄処理では、ロール型洗浄方式を採用した。ただし、これに限定されるものではなく種々変更可能であり、例えばアルカリ洗浄に際してディスク型洗浄方式を採用することもできる。また、酸洗浄に際してディスク型洗浄方式やペン型洗浄方式を採用することもできる。

次に、図９は、図８に続く半導体装置の製造工程中における図５のＸ１−Ｘ１線に相当する部分の断面図を示している。

ここでは、まず、基板１Ｓ（特に埋込第２層配線Ｌ２が露出するＣＭＰ研磨面）に対して還元処理を施す。すなわち、基板１Ｓ（特にＣＭＰ研磨面）に対して、例えば水素ガス雰囲気中で、例えば２００〜４７５℃、好ましくは３００℃、例えば０．５〜５分、好ましくは２分程度の熱処理を施した（水素（Ｈ_２）アニール処理）。これにより、ＣＭＰ時に発生した埋込第２層配線Ｌ２表面の酸化銅膜を銅に還元することができ、その後の酸洗浄による埋込第２層配線Ｌ２のエッチングを抑制または防止することができる。このため、配線抵抗の上昇、配線抵抗のばらつきおよび段差の発生を同時に抑制または防止でき、さらに、エッチコロージョンの発生も抑制または防止できる。また、還元処理を行わない場合、ＣＭＰ処理時に基板１Ｓの表面に付着したＢＴＡ等のような有機物が洗浄処理に際してマスクとなり絶縁膜１２ｂの表層を良好に削りとることができない場合があるが、本実施の形態のように還元処理を行うことにより、ＣＭＰ時に付着したＢＴＡ等の有機物を除去することができるので、絶縁膜１２ｂの表層を、充分に、かつ、均一に除去することができる。これらにより、半導体集積回路装置のＴＤＤＢ寿命を大幅に向上させることが可能となる。なお、場合によっては、上記のような水素アニールを施さなくても良い場合もある。

続いて、基板１Ｓに対して酸洗浄処理を施す。この処理は、ＴＤＤＢ特性の向上、残留金属除去、絶縁膜１２ｂ表面のダングリングボンドの低減および絶縁膜１２ｂ表面の凹凸除去等の目的を有しており、フッ酸水溶液を基板１Ｓの表面に供給してエッチングによる異物粒子（パーティクル）の除去を行う。フッ酸洗浄を挿入しただけでもＴＤＤＢ特性を改善できる。これは、酸処理により表面のダメージ層が除去されて界面の密着性が向上しためと考えられる。フッ酸（ＨＦ）洗浄は、例えばブラシスクラブ洗浄を用い、ＨＦ濃度を０．５％、洗浄時間を２０秒の条件が選択できる。その後、基板１Ｓに対してスピンドライヤ等のような乾燥処理を施し、次の工程に移行する。

本発明者らの実験によれば、アルカリ洗浄、水素アニールおよび酸洗浄のシーケンスのＴＤＤＢ特性は、アルカリ洗浄と酸洗浄との連続シーケンスのＴＤＤＢ特性と比較し、約２桁向上することが明らかとされた。層間絶縁膜に低誘電率の絶縁材料を用いた埋込み銅配線構造の信頼性を考慮すると、２桁のＴＤＤＢ寿命の向上は、非常に有効なプロセスである。アルカリ洗浄と酸洗浄との間に、水素アニールを挿入することにより、ＴＤＤＢ寿命が向上する理由として、ＣＭＰ時に付着するＢＴＡ等の有機物が除去されるため等が考えられる。有機物が付着したまま酸洗浄を行うと、ＴＤＤＢ寿命を左右する隣接絶縁膜表面のクリーニング（リフトオフ）が充分にできないと推定される。一方、本実施の形態１では水素アニール処理を行ってから洗浄処理を行うため、絶縁膜の表層を、充分に、かつ、均一にリフトオフすることができ、ＴＤＤＢ寿命を向上させることが可能となる。

上記の例では、アルカリ洗浄処理を行った後、還元処理を行い、さらに酸洗浄を行う場合について説明したが、これに限定されるものではなく種々変更可能である。例えばＣＭＰ処理後、上記還元処理を行い、その後、アルカリ洗浄処理、酸洗浄処理の順で後洗浄処理を行っても良い。また、アルカリ洗浄を行わず、酸洗浄のみを行っても良い。すなわち、ＣＭＰ処理、還元処理および酸洗浄処理のシーケンスでも良い。酸洗浄のみを行っただけでもＴＤＤＢ特性が改善する。これは、ダメージ層の除去により界面の特性を向上できたためと思われる。また、上記ＣＭＰ後洗浄処理に先行または並行して、基板１Ｓの表面を純水スクラブ洗浄、純水超音波洗浄、純水流水洗浄または純水スピン洗浄したり、基板１Ｓの裏面を純水スクラブ洗浄したりしても良い。

次に、図１０は、図９に続く半導体装置の製造工程中における図５のＸ１−Ｘ１線に相当する部分の断面図を示している。また、図１１は、図１０に続く半導体装置の製造工程中における図５のＸ１−Ｘ１線に相当する部分の断面図を示している。

ここでは、上記のようなＣＭＰ後洗浄処理（スピンドライヤー等による最終的な乾燥処理を含む）後に、基板１Ｓに対して、例えば次のような還元性プラズマ処理を施す。すなわち、基板１Ｓ（特に埋込第２層配線Ｌ２が露出するＣＭＰ面）に対して、水素プラズマ処理を施す。この水素プラズマ処理条件は、例えば基板１Ｓの直径を８インチ（＝約２００ｍｍ）とした場合、処理圧力を５．０Ｔｏｒｒ（＝６．６６６１×１０^２Ｐａ）、高周波（ＲＦ）電力を６００Ｗ、基板温度を４００℃、水素ガス流量を５００ｃｍ^３／ｍｉｎ、処理時間を１０〜３０秒とした。電極間距離は６００ｍｉｌｓ（１５．２４ｍｍ）とした。処理ガスは、例えば水素（Ｈ）の単体ガスまたは水素（Ｈ）と窒素（Ｎ）との混合ガスを用いた。

このような水素プラズマ処理を施すことにより、本発明者らによる特願平１１−２２６８７６号や特願２０００−３００８５３号でも述べたように、有機系の除去能力が非常に高い（後述のアンモニアプラズマ処理等に比べて高い）ため、ＣＭＰでのスラリに含まれているＢＴＡ、スラリ成分やＣＭＰ後洗浄の有機酸とプロセス中に生成した残留有機物をほぼ完全に除去し、界面のリーク電流を減少させることができる。その結果、ＴＤＤＢ寿命をさらに向上させることができる。

続いて、図１１では、上記水素プラズマ処理後、大気開放せず連続して、基板１Ｓに対して、例えば次のような還元処理を施す。すなわち、基板１Ｓ（特に埋込第２層配線Ｌ２が露出するＣＭＰ面）に対して、アンモニア（ＮＨ_３）プラズマ処理を施す。このアンモニアプラズマ処理条件は、例えば基板１Ｓの直径を８インチ（＝約２００ｍｍ）とした場合、処理圧力を０．５〜１．０Ｔｏｒｒ（＝６６．６６１２〜１３３．３３２Ｐａ）程度、プラズマ処理装置の上部電極の印加電力を５００〜１０００Ｗ程度、プラズマ処理装置の下部電極の印加電力を０〜１０００Ｗ程度（０が好ましい）、基板温度を３００℃〜４００℃程度、アンモニアガス流量を５００〜１５００ｃｍ^３／ｍｉｎ程度、処理時間を５〜６０秒程度とした。電極間距離は３００〜６００ｍｉｌｓ（７．６２ｍｍ〜１５．２４ｍｍ）とした。

このようなアンモニアプラズマ処理では、ＣＭＰで酸化された銅配線表面の酸化銅（ＣｕＯ、ＣｕＯ_２）を銅（Ｃｕ）に還元する。また、セットフロー時の銅のシリサイド化を防ぐ窒化銅（ＣｕＮ）層が埋込第２層配線Ｌ２の表面（ごく薄い領域）に形成される。配線間の絶縁膜１２ｂの上面（ごく薄い領域）では、ＳｉＮ化またはＳｉＨ化が進み、絶縁膜１２ｂ表面のダングリングボンドを補償し、また、後述のキャップ用の絶縁膜と埋込第２層配線Ｌ２および絶縁膜１２ｂとの密着性を向上させることができ、界面のリーク電流を低減することができる。このような効果により、ＴＤＤＢ寿命を向上させることができる。

したがって、この水素プラズマ処理とアンモニアプラズマ処理とを順に行うことにより、銅を主成分として有する埋込第２層配線Ｌ２表面の還元および耐シリサイドバリア層の形成と、絶縁膜１２ｂの界面のクリーニングおよびＳｉＨ効果、ＳｉＮ効果を得ることができ、さらなる信頼性の向上を実現できる。層間絶縁膜が、例えばＴＥＯＳ（Tetraethoxysilane）ガスを用いたプラズマＣＶＤ法で形成された酸化シリコン膜上に、プラズマＣＶＤ法で形成された窒化シリコン膜を堆積することで構成されている場合において、水素プラズマとアンモニアプラズマとを組み合わせて行ったサンプルでは、アンモニアプラズマ処理単独の場合と比較して、ＴＤＤＢ寿命が約２桁向上することが本発明者らによって明らかとされた。また、層間絶縁膜として上記ＳｉＬＫを用いた場合でも、水素プラズマおよびアンモニアプラズマを用いた場合には、例えば約０．１３〜０．１７ＭＶ／ｃｍ、１０年の動作環境でも充分な信頼度を確保できることが本発明者らの実験によって明らかとされた。

上記した還元性プラズマ処理条件は、これら例示した条件に限られないのはもちろんである。本発明者らの検討では、圧力が高いほどプラズマダメージを低減でき、基板温度が高いほどＴＤＤＢ寿命の基板内ばらつきの低減と長寿命化がはかれることが明らかとされた。また、基板温度が高く、ＲＦ電力が大きく、処理時間が長いほど銅の表面にヒロックが発生しやすい、という知見が得られている。これらの知見と装置構成等による条件のばらつきを考慮すると、例えば処理圧力は０．５〜６Ｔｏｒｒ（＝０．６６６６１×１０^２〜７．９９９３２×１０^２Ｐａ）、ＲＦ電力は３００〜６００Ｗ、基板温度は３５０〜４５０℃、水素ガス流量は５０〜１０００ｃｍ^３／ｍｉｎ、アンモニアガス流量は２０〜５００ｃｍ^３／ｍｉｎ、処理時間は５〜１８０秒、電極間距離は１５０〜１０００ｍｉｌｓ（３．８１〜２５．４ｍｍ）の範囲で設定することができる。

また、上記の例では、水素プラズマ処理後にアンモニアプラズマ処理を施す場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばアンモニアプラズマ処理後、真空状態を維持したまま水素プラズマ処理に連続的に移行しても良い。また、還元処理としてアンモニアプラズマ処理のみを行っても良い。これらの場合でも、ＴＤＤＢ寿命を向上させることができた。

次に、図１２は、図１１に続く半導体装置の製造工程中における図５のＸ１−Ｘ１線に相当する部分の断面図を示している。また、図１３は、図１２の要部拡大断面図を示している。

ここでは、上記アンモニアプラズマ処理後、大気開放せず連続して、埋込第２層配線Ｌ２および絶縁膜１２ｂの上面上に、配線キャップ用の絶縁膜（第２絶縁膜および第３絶縁膜、第４絶縁膜）１５ｂをＣＶＤ法等によって堆積する。この際、本実施の形態１においては、その絶縁膜１５ｂを、埋込第２層配線Ｌ２の導電性バリア膜１７ａの露出部分が酸化されないように堆積する。そのために、本実施の形態１においては、最初に導電性バリア膜１７ａの酸化を抑制または防止する、すなわち、酸化から保護する酸化バリア用の絶縁膜（第２絶縁膜、第５絶縁膜）１５ｂ１を絶縁膜１２ｂおよび埋込第２層配線Ｌ２上に堆積した後、大気開放せず、真空状態を維持したまま連続的に、その上に、例えばトリメトキシシラン（ＴＭＳ、化学式：ＳｉＨ（ＯＣＨ_３）_３））ガスと酸化窒素（Ｎ_２Ｏ）ガスとの混合ガスを用いたプラズマＣＶＤ法等によってＰＥ−ＴＭＳ（Ｃａｎｏｎ製、誘電率＝３．９）等のような酸窒化シリコン（ＳｉＯＮ）膜等からなる絶縁膜（第３絶縁膜、第６絶縁膜）１５ｂ２を堆積するようにした。これにより、ＰＥ−ＴＭＳ等のような酸窒化シリコン（ＳｉＯＮ）膜の堆積処理に際して導電性バリア膜１７ａの酸化を抑制または防止できるので、その導電性バリア膜１７ａの酸化に起因して主導体膜１８ａ中の銅が拡散してしまう不具合を抑制または防止できる。このため、ＴＤＤＢ寿命を向上させることができる。また、配線キャップ用の絶縁膜１５ｂの大半または全部を窒化シリコン膜よりも誘電率の低い材料で形成することにより、配線容量を低減できるので、半導体装置の動作速度を向上させることが可能となる。さらに、優れた耐湿性を有するＰＥ−ＴＭＳ等を埋込第２層配線Ｌ２の配線キャップ用の絶縁膜として使用できるので、半導体装置の信頼性を向上させることが可能となる。具体的には、例えば次のようにする。

第１の方法は、酸化バリア用の絶縁膜１５ｂ１を、例えば窒化シリコン膜、炭化シリコン（ＳｉＣ）膜または炭窒化シリコン（ＳｉＣＮ）膜等のような銅の拡散を抑制または防止する機能を有する絶縁膜によって形成する方法である。

この場合の酸化バリア用の絶縁膜１５ｂ１の厚さは、例えば１ｎｍ以上であるが、配線構造の全体的な誘電率を低く抑えたいので絶縁膜１５ｂ２よりは薄く形成されている。絶縁膜１５ｂ２の厚さは、例えば５０ｎｍ程度以下である。絶縁膜１５ｂ２中の窒素の含有率は、例えば１〜８％程度である。絶縁膜１５ｂ２の成膜時の処理室内の圧力は、例えば０．５〜１．０Ｔｏｒｒ（＝６６．６６１２〜１３３．３３２Ｐａ）程度、トリメトキシシランガスの流量は、例えば１００〜１５０ｃｍ^３／ｍｉｎ程度、Ｎ_２Ｏのガス流量は、例えば４０００ｃｍ^３／ｍｉｎ程度以下、プラズマＣＶＤ装置の上部電極および下部電極の印加電力は、例えば５００〜１０００Ｗ程度である。

この第１の方法において、酸化バリア用の絶縁膜１５ｂ１を、例えば炭化シリコン膜または炭窒化シリコン膜等によって形成した場合は、酸化バリア用の絶縁膜１５ｂ１を窒化シリコン膜で形成した場合よりも誘電率を下げることができ、配線容量を低減できるので、半導体装置の動作速度を向上させることが可能となる。

第２の方法は、酸化バリア用の絶縁膜１５ｂ１を、酸素を用いないガス条件、特に酸化性の高いＮ_２Ｏガスを用いない条件でのプラズマＣＶＤ法等によって堆積されたＰＥ−ＴＭＳ（Ｃａｎｏｎ製、誘電率＝３．９）等のような酸窒化シリコン（ＳｉＯＮ）膜等によって形成する方法である。この場合の絶縁膜１５ｂ１も、銅の拡散を抑制または防止する機能を有している。

酸素を用いないガス条件としては、例えばトリメトキシシラン（ＴＭＳ）ガスとアンモニア（ＮＨ_３）ガスとの混合ガス、または、トリメトキシシラン（ＴＭＳ）ガスと窒素（Ｎ_２）ガスとの混合ガス等を挙げることができる。この場合の酸化バリア用の絶縁膜１５ｂ１の厚さは、例えば１〜１０ｎｍ程度である。また、その上層の絶縁膜１５ｂ２の厚さは、上記第１の方法で説明したのと同じである。絶縁膜１５ｂ１，１５ｂ２中の窒素の含有率は、例えば１〜８％程度である。絶縁膜１５ｂ１の成膜時の処理室内の圧力は、例えば０．５〜１．０Ｔｏｒｒ（＝６６．６６１２〜１３３．３３２Ｐａ）程度、トリメトキシシランガスの流量は、例えば１００〜１５０ｃｍ^３／ｍｉｎ程度、Ｎ_２Ｏガスの流量は、例えば０ｃｍ^３／ｍｉｎ、Ｎ_２ガスを用いた場合のそのガス流量は、例えば４０００ｃｍ^３／ｍｉｎ程度以下、ＮＨ_３ガスを用いた場合のそのガス流量は、例えば１５００ｃｍ^３／ｍｉｎ程度以下、プラズマＣＶＤ装置の上部電極および下部電極の印加電力は、上記第１の方法と同じである。また、絶縁膜１５ｂ２の成膜条件は、上記第１の方法で説明したのと同じである。

この第２の方法においては、絶縁膜１５ｂ１，１５ｂ２を、共に、例えばＰＥ−ＴＭＳ等のような誘電率の低い酸窒化シリコン（ＳｉＯＮ）膜によって形成することができるので、上記第１の方法を用いた場合よりも配線容量を低減でき、半導体装置の動作速度を向上させることが可能となる。また、絶縁膜１５ｂの全体（絶縁膜１５ｂ１，１５ｂ２）を耐湿性に優れたＰＥ−ＴＭＳ等のような酸窒化シリコン（ＳｉＯＮ）膜によって形成することにより、半導体装置の信頼性を向上させることが可能となる。

第３の方法は、酸化バリア用の絶縁膜１５ｂ１を、例えば成膜処理に際して酸化性の低いＮ_２／Ｏ_２を併用し、酸素（特に酸化性の高いＮ_２Ｏ）を低減したガス条件でのプラズマＣＶＤ法等によって堆積されたＰＥ−ＴＭＳ（Ｃａｎｏｎ製、誘電率＝３．９）等のような酸窒化シリコン（ＳｉＯＮ）膜等によって形成する方法である。この場合も絶縁膜１５ｂ１は、銅の拡散を抑制または防止する機能を有している。

酸素を低減したガス条件としては、例えばトリメトキシシラン（ＴＭＳ）ガスとＮ_２ガスとＯ_２ガスとの混合ガス、トリメトキシシラン（ＴＭＳ）ガスとＮＨ_３ガスとＯ_２ガスとの混合ガス、トリメトキシシラン（ＴＭＳ）ガスとＮＨ_３ガスとＮ_２ガスとＯ_２ガスとの混合ガスまたはトリメトキシシラン（ＴＭＳ）ガスとＮ_２ＯガスとＮＨ_３ガスとの混合ガス等を挙げることができる。この場合、Ｎ_２ガスやＮＨ_３ガスは混合ガスにおける希釈ガスとしての役割を有している。

この場合の絶縁膜１５ｂ１、１５ｂ２の厚さおよび窒素の含有率は、上記第２の方法で説明したのと同じである。絶縁膜１５ｂ１の成膜時の処理室内の圧力およびプラズマＣＶＤ装置の上部電極および下部電極の印加電力は、上記第１，２の方法で説明したのと同じである。成膜処理ガスとして、例えばトリメトキシシラン（ＴＭＳ）ガスとＮ_２ガスとＯ_２ガスとの混合ガスを用いた場合のトリメトキシシランガスの流量は、例えば７５〜１５０ｃｍ^３／ｍｉｎ程度、Ｎ_２ガスの流量は、例えば４０００ｃｍ^３／ｍｉｎ程度以下、Ｏ_２ガスの流量は、例えば４０００ｃｍ^３／ｍｉｎ程度以下である。また、トリメトキシシラン（ＴＭＳ）ガスとＮＨ_３ガスとＯ_２ガスとの混合ガスを用いた場合のトリメトキシシランガスの流量は、例えば７５〜１５０ｃｍ^３／ｍｉｎ程度、ＮＨ_３ガスの流量は、例えば１５００ｃｍ^３／ｍｉｎ程度、Ｏ_２ガスの流量は、例えば４０００ｃｍ^３／ｍｉｎ程度である。トリメトキシシラン（ＴＭＳ）ガスとＮＨ_３ガスとＮ_２ガスとＯ_２ガスとの混合ガスを用いた場合のトリメトキシシランガスの流量は、例えば７５〜１５０ｃｍ^３／ｍｉｎ程度、ＮＨ_３のガス流量は、例えば１５００ｃｍ^３／ｍｉｎ程度以下、Ｎ_２ガスの流量は、例えば４０００ｃｍ^３／ｍｉｎ程度、Ｏ_２ガスの流量は、例えば４０００ｃｍ^３／ｍｉｎ程度である。さらに、トリメトキシシラン（ＴＭＳ）ガスとＮ_２ＯガスとＮＨ_３ガスとの混合ガスを用いた場合のトリメトキシシランガスの流量は、例えば７５〜１５０ｃｍ^３／ｍｉｎ程度、Ｎ_２Ｏガスの流量は、例えば４０００ｃｍ^３／ｍｉｎ程度、ＮＨ_３ガスの流量は、例えば１５００ｃｍ^３／ｍｉｎ程度である。また、絶縁膜１５ｂ２の成膜条件は、上記第１，２の方法と同じである。

この第３の方法の応用として、絶縁膜１５ｂの全部を、この第３の方法で形成しても良い。すなわち、絶縁膜１５ｂを、上記酸素を低減したガス条件でのプラズマＣＶＤ法等により堆積されたＰＥ−ＴＭＳ等のような酸窒化シリコン（ＳｉＯＮ）膜の単体膜によって形成しても良い。この場合、配線キャップ用の絶縁膜の成膜処理においてガスの変更やそのための制御を無くすことができる。このため、成膜制御を容易にできる。また、成膜処理時間を短縮できる。

ただし、上記の説明では、酸窒化シリコン（ＳｉＯＮ、窒素含有率１〜８％程度）膜の成膜に際してトリメトキシシランガスを用いた場合について説明したが、これに限定されるものではなく種々変更可能である。例えば第１の方法の絶縁膜１５ｂ２，１５ｄ２や上記第２の方法の絶縁膜１５ｂ１，１５ｂ２，１５ｄ１，１５ｄ２は、成膜処理において、例えばモノシラン、ジシランまたはＴＥＯＳ（Tetraethoxysilane）のうちの選択されたガスと、アンモニアガスと、酸素（またはＮ_２Ｏあるいはオゾン（Ｏ_３））ガスとの混合ガスまたはこの混合ガスに窒素を導入した混合ガスを用いても良い。また、トリメチルシラン（３ＭＳ）ガスまたはテトラメチルシラン（４ＭＳ）ガスのうちの選択されたガスと、酸化窒素（Ｎ_２Ｏ）ガス（または酸化窒素ガスおよびアンモニアガス（ＮＨ_３））との混合ガスあるいはこの混合ガスに窒素（Ｎ_２）ガス、窒素（Ｎ_２）ガスおよび酸素（Ｏ_２）ガスの混合ガスまたは窒素ガス、酸素ガスおよびアンモニアガスの混合ガスを添加した混合ガスを用いても良い。

これらの場合も絶縁膜１５ｂ２の下層に酸化バリア用の絶縁膜１５ｂ１を設けることにより、導電性バリア１７ａ露出部の酸化を抑制または防止できるので、銅の拡散を抑制または防止でき、ＴＤＤＢ寿命を向上させることができる。

なお、埋込第２層配線Ｌ２の側面には、図１３に示すように、下方から上方に向かって配線幅が次第に広くなるようなテーパが形成されている。この埋込第２層配線Ｌ２の側面と絶縁膜１１ａの上面との成す角αは、例えば８０°〜９０°の範囲内、具体的には、例えば８８．７°程度である。埋込第２層配線Ｌ２の上部側の幅（配線溝１６ａの上部側幅）および互いに隣接する埋込第２層配線Ｌ２の上部側の間隔（互いに隣接埋する埋込第２層配線Ｌ２の上部角間の距離）は、例えば０．２５μｍ以下、あるいは０．２μｍ以下である。また、互いに隣接する埋込第２層配線Ｌ２の最小隣接ピッチは、例えば０．５μｍ以下である。配線溝１６ａのアスペクト比は、例えば１である。

次に、図１４は、図１２および図１３に続く半導体装置の製造工程中における図５のＸ１−Ｘ１線に相当する部分の断面図を示している。ここには、埋込第３層配線Ｌ３が例示されている。

配線キャップ用の絶縁膜１５ｂ上には、絶縁膜（第７絶縁膜）１１ｃが堆積されている。絶縁膜１１ｃの材料および形成方法は、上記Ｌｏｗ−Ｋ材料で構成される絶縁膜１１ａ，１１ｂと同じである。この絶縁膜１１ｃ上には、絶縁膜（第８絶縁膜）１２ｃが堆積されている。絶縁膜１２ｃの材料、形成方法および機能は、上記絶縁膜１２ａ，１２ｂと同じである。この絶縁膜１２ｃ上には、絶縁膜（第１絶縁膜）１５ｃが堆積されている。絶縁膜１５ｃの材料、形成方法および機能は、上記絶縁膜１５ａと同じである。この絶縁膜１５ｃ上には、絶縁膜（第７絶縁膜）１１ｄが堆積されている。絶縁膜１１ｄの材料および形成方法は、上記Ｌｏｗ−Ｋ材料で構成される絶縁膜１１ａ〜１１ｃと同じである。この絶縁膜１１ｄ上には、絶縁膜（第８絶縁膜）１２ｄが堆積されている。絶縁膜１２ｄの材料、形成方法および機能は、上記絶縁膜１２ａ〜１２ｃと同じである。

この絶縁膜１５ｃ，１１ｄ，１２ｄには、平面帯状の配線溝（配線開口部）１６ｂが形成されている。この配線溝１６ｂ内には、導電性バリア膜１７ｂおよび主導体膜１８ｂが埋め込まれており、これにより埋込第３層配線Ｌ３が形成されている。また、絶縁膜（第１絶縁膜）１５ｂ，１１ｃ，１２ｃには、配線溝１６ｂの底面から埋込第２層配線Ｌ２の上面に延びる平面略円形状のスルーホール（配線開口部）１９が形成されている。埋込第３層配線Ｌ３は、スルーホール１９内に埋め込まれた導電性バリア膜１７ｂおよび主導体膜１８ｂを通じて埋込第２層配線Ｌ２と電気的に接続されている。この埋込第３層配線Ｌ３は、デュアルダマシン法によって形成されている。すなわち、絶縁膜１５ｃ，１１ｄ，１２ｄに配線溝１６ｂを形成し、絶縁膜１５ｂ，１１ｃ，１２ｃにスルーホール１９を形成した後、上記導電性バリア膜（第１導体膜）１７ｂおよび主導体膜（第２導体膜）１８ｂを順に堆積する。すなわち、配線溝１６ｂとスルーホール１９とを同時に導電性バリア膜１７ｂおよび主導体膜１８ｂで埋め込む。導電性バリア膜１７ｂおよび主導体膜１８ｂの堆積方法は、上記埋込第２層配線の導電性バリア膜１７ａおよび主導体膜１８ａと同じである。また、導電性バリア膜１７ｂおよび主導体膜１８ｂの材料も導電性バリア膜１７ａおよび主導体膜１８ａと同じである。その後、この導電性バリア膜１７ｂおよび主導体膜１８ｂを、上記埋込第２層配線Ｌ２の形成と同様にＣＭＰ法によって研磨することにより、埋込第３層配線Ｌ３を形成する。

このような絶縁膜１２ｄおよび埋込第３層配線Ｌ３上には、配線キャップ用の絶縁膜（第２絶縁膜および第３絶縁膜、第４絶縁膜）１５ｄが堆積されている。この絶縁膜１５ｄは、上記絶縁膜１５ｂと同じ構造とされている。すなわち、絶縁膜１５ｄは、絶縁膜１５ｄ１，１５ｄ２の積層構造とされている。絶縁膜１２ｄおよび埋込第３層配線Ｌ３に接する絶縁膜（第２絶縁膜、第５絶縁膜）１５ｄ１は、上記絶縁膜１５ｂ１と同じである。また、絶縁膜１５ｄ１上の絶縁膜（第３絶縁膜、第６絶縁膜）１５ｄ２は、上記絶縁膜１５ｂ２と同じである。したがって、ＰＥ−ＴＭＳ等のような酸窒化シリコン（ＳｉＯＮ）膜の堆積処理に際して埋込第３層配線Ｌ３の導電性バリア膜１７ｂの酸化を抑制または防止できるので、その導電性バリア膜１７ｂの酸化に起因して主導体膜１８ｂ中の銅が拡散してしまう不具合を抑制または防止でき、ＴＤＤＢ寿命を向上させることができる。また、配線キャップ用の絶縁膜１５ｄの大半または全部を窒化シリコン膜よりも誘電率の低い材料で形成することにより、配線容量を低減できるので、半導体装置の動作速度を向上させることが可能となる。さらに、優れた耐湿性を有するＰＥ−ＴＭＳ等を埋込第３層配線の配線キャップ用の絶縁膜として使用できるので、半導体装置の信頼性を向上させることが可能となる。

このように、本実施の形態１によれば、配線層の絶縁膜を全体的に誘電率の低い材料で形成することができるので、全体的な配線容量を低減でき、銅からなる埋込配線構造を有する半導体装置の動作速度を向上させることが可能となる。

ただし、上記の例では、ＣＭＰ後洗浄処理中に水素アニールを施す場合について説明したが、これに限定されるものではない。例えばＣＭＰ後洗浄処理後の乾燥処理の後、水素アニール処理、水素プラズマ処理、アンモニアプラズマ処理、配線キャップ膜形成処理の順に処理を行っても良い。この場合のアンモニアプラズマ処理と水素プラズマ処理との順序は逆でも良い。また、アンモニアプラズマ処理のみでも良い。いずれにおいても水素アニールの条件としては、処理温度は、例えば２００〜４７５℃、好ましくは３００℃程度、処理時間は、例えば０．５〜５分、好ましくは２分程度とした。この方法は、特に埋込配線用の銅からなる主導体膜をメッキ法で形成する場合に適している。また、後洗浄処理中またはその直前の還元処理に際して水素アニールを行わない場合に適している。このように水素アニール処理を施すことにより、メッキ法によって形成された銅を再結晶化させることができるので、配線抵抗を下げることが可能となる。また、この水素アニール処理を行わずにキャップ膜を堆積すると、熱応力によってキャップ膜の剥離が生じる場合があるが、水素アニール処理を施すことにより、それを抑制または防止することができる。

（実施の形態２）
本実施の形態２においては、配線キャップ用の絶縁膜の堆積する際に埋込配線の導電性バリア膜の露出部分が酸化されないように堆積するための他の方法を説明する。ここでは、還元性プラズマ処理の制御方法を工夫することにより、配線キャップ用の絶縁膜を堆積する方法を説明する。

本発明者らが上記還元性プラズマ処理および配線キャップ用の絶縁膜の成膜に際して用いたＣＶＤ装置の一例を図１５に示す。ＣＶＤ装置２０は、平行平板型のプラズマＣＶＤ装置であり、互いに平行に配置された下部電極（第１電極）ＬＦおよび上部電極（第２電極）ＨＦを有している。下部電極ＬＦおよび上部電極ＨＦには、それぞれ高周波電源ＲＦＬ，ＲＦＨが電気的に接続され、高周波電力を印加することが可能な構造とされている。ウエハ１Ｗは、その主面を上部電極ＨＦ側に向けた状態で下部電極ＬＦ上に載置される。処理ガス（例えば還元性プラズマであればＨ_２やＮＨ_３等、成膜処理であれば上記トリメトキシシランガス、Ｎ_２ＯガスまたはＮＨ_３ガス等）は、上部電極ＨＦの裏面側のガス導入管を通じて上部電極ＨＦの下面（ウエハ１Ｗに対向する面）から供給される構造とされている。

ところで、本発明者らの研究によれば、上記構造のＣＶＤ装置２０において、上記配線キャップ用の絶縁膜を堆積する際に、上部電極ＨＦおよび下部電極ＬＦの両方に、すなわち、下部電極ＬＦ側にも高周波電力を印加した状態で成膜処理を行うと、活性化したＮ_２Ｏ等が下部電極ＬＦ側に引っ張られ、埋込配線の導電性バリア膜の露出部に直撃する結果、導電性バリア膜がより酸化されてしまう可能性があることを初めて見い出した。その結果、銅の拡散が生じ易くなる問題が生じる。

そこで、本実施の形態２においては、図１６に示す絶縁膜１５ｂ、１５ｄ等のような配線キャップ用の絶縁膜を、次のように成膜する。

すなわち、まず、上記還元性プラズマ処理（例えばアンモニアプラズマ処理）に際して、ＣＶＤ装置２０の下部電極ＬＦへの印加電力を、還元性プラズマ処理時に下部電極ＬＦに印加する通常の電力（すなわち、上部電極ＨＦに印加する電力で７５０Ｗ程度）よりも下げるか、好ましくは０（零）にした状態でプラズマ処理を施す。これにより、埋込第２層配線Ｌ２、埋込第３層配線Ｌ３および絶縁膜１２ｂ，１２ｄの上面（露出面、ＣＭＰ面）に対して良好な窒化処理が施される結果、それら上面に形成される窒化膜の均一性を向上させることができる。また、導電性バリア膜１７ａ，１７ｂの上面（露出面，ＣＭＰ面）の窒化も促すことができる。

続いて、同一のＣＶＤ装置２０内において真空状態を維持したまま連続して、ＣＶＤ装置２０の上部電極ＨＦおよび下部電極ＬＦの両方に高周波電力を印加した状態で、例えばトリメトキシシラン（ＴＭＳ、化学式：ＳｉＨ（ＯＣＨ_３）_３）ガスと酸化窒素（Ｎ_２Ｏ）ガスとの混合ガスを用いたプラズマＣＶＤ処理を施すことにより、例えばＰＥ−ＴＭＳ（Ｃａｎｏｎ製、誘電率＝３．９）等のような酸窒化シリコン（ＳｉＯＮ）膜等からなる配線キャップ用の絶縁膜１５ｂ，１５ｄの単体膜を成膜する。この際、本実施の形態２においては、上記したように埋込第２層配線Ｌ２、埋込第３層配線Ｌ３および絶縁膜１２ｂ，１２ｄの上面に均一性の良い窒化膜が形成されていること、また、導電性バリア膜１７ａ，１７ｂの上面も窒化されガードされていることから、導電性バリア膜１７ａ，１７ｂの上面を保護することができるので、配線キャップ用の絶縁膜の成膜時に、その導電性バリア膜１７ａ，１７ｂの露出部が酸化されてしまうのを抑制または防止することができる。

上記還元性プラズマ処理および成膜処理時に上部電極ＨＦに印加される高周波電力の周波数は、例えば１３．５６ＭＨｚである。また、還元性プラズマ処理および成膜処理時に上部電極ＨＦに印加される電力は、例えば５００〜１０００Ｗ、例えば７５０Ｗ程度である。また、成膜時に下部電極ＬＦに印加される高周波電力の周波数は、例えば３８０ｋＨｚである。また、成膜時に下部電極に印加される電力は、例えば１０００Ｗ以下、例えば７５０Ｗ程度である。

このようにすることにより、絶縁耐圧およびＴＤＤＢ寿命を向上させることが可能となる。図１７は、ＣＶＤ装置２０の下部電極ＬＦに高周波電力を印加した場合（白丸）と、印加しない場合（黒い四角）とにおける電界強度と破壊時間との関係のグラフを示している。なお、成膜処理温度は、例えば１４０°程度、ラインアンドスペースＬ／Ｓは、例えば０．２５μｍ／０．２５μｍ程度、櫛形配線Ｌの配線長は、例えば４０ｃｍ程度である。成膜中に下部電極ＬＦに高周波電力を印加しない場合の方が、互いに隣接する埋込配線間の絶縁破壊耐圧を＋１ＶＭＶ／ｃｍ程度向上させることができた。また、ＴＤＤＢ寿命を＋２桁も向上させることができた。

また、本実施の形態２においては、配線キャップ用の絶縁膜を単体膜とした場合について説明したが、これに限定されるものではなく、例えば配線キャップ用の絶縁膜を、前記実施の形態１で説明した第１、第２の方法（すなわち、配線キャップ用の絶縁膜を多層構造とする技術）により形成しても良い。これにより、導電性バリア膜１７ａ，１７ｂの酸化をさらに抑制または防止できるので、ＴＤＤＢ寿命をさらに向上させることが可能となる。その際の処理ガスの流量、処理室内の圧力も、前記実施の形態１で説明したのと同じなので説明を省略する。

（実施の形態３）
本実施の形態３においては、埋込配線の上面を、その埋込配線が形成された絶縁膜の上面よりも突出させる構造について説明する。

図１８は、本実施の形態３の半導体装置の要部断面図、図１９は図１８の要部拡大断面図を示している。ここでは、配線層のみを示した。素子については前記実施の形態１で用いた図１４等と同じである。

本実施の形態３においては、埋込第２層配線Ｌ２および埋込第３層配線Ｌ３の上面が全体的に絶縁膜１２ｂ，１２ｄの上面（ＣＭＰ面、絶縁膜１２ｂと絶縁膜１５ｂとの接触界面、絶縁膜１２ｄと絶縁膜１５ｄとの接触界面）よりも上方に突出している。ここでは、埋込第２層配線Ｌ２および埋込第３層配線Ｌ３を構成するそれぞれ導電性バリア膜１７ａ，１７ｂおよび主導体膜１８ａ，１８ｂの両方の上面、特に上部角が、これに近接する絶縁膜１２ｂ，１２ｄの上面よりも長さｄ１だけ上方に離れている。すなわち、埋込第２層配線Ｌ２および埋込第３層配線Ｌ３の上面と、それぞれ絶縁膜１２ｂ，１２ｄの上面との間に小さな段差が生じており、拡散係数の高い銅からなる主導体膜１８ａ，１８ｂが、絶縁膜１２ｂ，１２ｄの上面（ＣＭＰ面）に接しないようにされている。この長さｄ１は、例えば５０ｎｍ以下、本実施の形態３においては、例えば１０ｎｍ程度である。

このような構造を形成するには、前記ＣＭＰ処理後洗浄処理の後、配線キャップ用の絶縁膜１５ｂ，１５ｄの成膜処理（還元性プラズマ処理）前に、絶縁膜１２ｂ，１２ｄの上層部が選択的にエッチング除去される条件で基板１Ｓに対してエッチング処理を施せば良い。この場合、ＣＭＰ処理により損傷を受け、化学的に不安定となっている絶縁膜１２ｂ，１２ｄの上層部分をエッチング除去してしまうので、このエッチング処理後の絶縁膜１２ｂ，１２ｄの表面を、化学的安定性および清浄度の高い状態とすることができる。このため、互いに隣接する埋込第２層配線Ｌ２，Ｌ２間および埋込第３層配線Ｌ３，Ｌ３間にリークパスが形成されるのをさらに抑制または防止することが可能となる。

また、上記酸洗浄処理に際して、例えばｐＨ値、薬液濃度または処理時間等を所定の値に設定することにより、絶縁膜１２ｂ，１２ｄの上層をエッチング除去することにより、上記埋込第２層配線Ｌ２および埋込第３層配線Ｌ３の上部を突出させることもできる。この場合の酸洗浄の薬液としては、例えばフッ酸（ＨＦ）、フマル酸または有機酸等を用いることができる。この場合、新たにエッチング工程を追加しなくて済むので、製造工程の簡略化および製造時間の短縮が可能となる。

このような本実施の形態３においては、前記実施の形態１、２の効果が得られる他に、以下の効果を得ることが可能となる。すなわち、本実施の形態３の構造においては、埋込第２層配線Ｌ２および埋込第３層配線Ｌ３の上部角の電界集中領域Ｅ１内に銅からなる主導体膜１８ａ，１８ｂの上部角が存在するが、その電界集中領域Ｅ１を、リークパスが形成され易い絶縁膜１２ｂ，１２ｄの上面（ＣＭＰ面）から遠ざけることができる。このため、仮に埋込第２層配線Ｌ２および埋込第３層配線Ｌ３の上部角に電界が集中することで主導体膜１８ａ，１８ｂの銅がイオン化したとしても、そのイオン化された銅が絶縁膜１２ｂ，１２ｄの上面を通じて拡散してしまう現象をさらに抑制または防止できる。すなわち、上記電界集中に起因する銅の拡散を抑制または防止することができ、互いに隣接する埋込第２層配線Ｌ２，Ｌ２間および埋込第３層配線Ｌ３，Ｌ３間にリークパスが形成されるのを抑制または防止することが可能となる。したがって、ＴＤＤＢ寿命をさらに向上させることが可能となる。

なお、埋込配線の上面とその周囲の絶縁膜上面との間に段差を生じさせる技術については、本願発明者による特願２００１−１３１９４１号（平成１３年４月２７日出願）に記載されている。

（実施の形態４）
本実施の形態４においては、前記実施の形態３の構造においてＬｏｗ−Ｋ材料からなる絶縁膜上に絶縁キャップ用の絶縁膜を設けない構造について説明する。

図２０は、本実施の形態４の半導体装置の要部断面図、図２１は図２０の要部拡大断面図を示している。ここでは、配線層のみを示した。素子については前記実施の形態１で用いた図１４等と同じである。

本実施の形態４においては、埋込第２層配線Ｌ２および埋込第３層配線Ｌ３の上面が全体的に絶縁膜１１ｂ，１１ｄの上面（ＣＭＰ面、絶縁膜１１ｂと絶縁膜１５ｂとの接触界面、絶縁膜１１ｄと絶縁膜１５ｄとの接触界面）よりも上方に突出しているとともに、Ｌｏｗ−Ｋ材料からなる絶縁膜１１ｂ，１１ｃ，１１ｄとそれぞれ絶縁膜１５ｂ，１５ｃ，１５ｄとの間に絶縁キャップ用の絶縁膜が介在されていない。すなわち、絶縁膜１５ｂ，１５ｃ，１５ｄが、それぞれＬｏｗ−Ｋ材料からなる絶縁膜１１ｂ，１１ｃ，１１ｄに直接接した状態で堆積されている。ただし、このような絶縁キャップ用の絶縁膜を設けない構造においては、上記絶縁膜１１ｂ，１１ｄの材料として、例えばＦＳＧ（ＳｉＯＦ系材料）、ＨＳＱ（hydrogen silsesquioxane）系材料およびポーラスＨＳＱ系材料を用いない方が好ましい。これ以外の構造は、前記実施の形態３と基本的に同じである。このような構造とすることにより、本実施の形態４においては、前記実施の形態３の効果が得られる他に、以下の効果を得ることが可能となる。すなわち、絶縁キャップ用の絶縁膜を設けないことにより、配線容量をさらに低減させることができるので、半導体装置の動作速度をさらに向上させることが可能となる。

また、本実施の形態４においては、絶縁膜１１ｂ，１１ｄの上層を上記水素プラズマ処理およびアンモニアプラズマ処理により若干エッチング除去するようにした。これにより、本実施の形態４の構造を形成する際に新たなエッチング工程を追加することもないし、工程間の搬送も不要とすることができるので、半導体装置の製造工程の簡略化が可能となる。また、異物の付着等を低減できるので、半導体装置の信頼性および歩留まりを向上させることが可能となる。ただし、このようなエッチング方法を採用する際に、絶縁膜１１ｂ，１１ｄの材料として、上記ＭＳＱを用いた場合には、上記水素プラズマ処理またはアンモニアプラズマ処理の少なくとも一方の処理ガス中に、例えばＣ_４Ｆ_８等のようなカーボンフロライド系ガス（フッ素（Ｆ）を含むガス）を添加する。このようにしないと、絶縁膜１１ｂ，１１ｄの上層をエッチング除去することができないからである。なお、このような段差構造を採用することを考慮して、予め配線溝１６ａ，１６ｂの深さ（絶縁膜１５ａ，１１ｂ，１２ｂの総厚、絶縁膜１５ｃ，１１ｄ，１２ｄの総厚）を段差形状を採用しない場合よりも若干深く（厚く）しておく。

なお、絶縁キャップ用の絶縁膜を設けず、還元性プラズマ処理時にＬｏｗ−Ｋ材料からなる絶縁膜の上層を若干エッチング除去し、埋込配線の上部を突出させる技術および絶縁キャップ用の絶縁膜を設けないでも良い理由については、本願発明者による特願２００１−３１６５５７号（平成１３年１０月１５日出願）に記載がある。

（実施の形態５）
本実施の形態５においては、埋込配線の上面を、その埋込配線が形成された絶縁膜の上面よりも窪ませる構造について説明する。

図２２は、本実施の形態５の半導体装置の要部断面図、図２３は図２２の要部拡大断面図を示している。ここでは、配線層のみを示した。素子については前記実施の形態１で用いた図１４等と同じである。

本実施の形態５においては、埋込第２層配線Ｌ２および埋込第３層配線Ｌ３の上面が全体的に絶縁膜１２ｂ，１２ｄの上面（ＣＭＰ面、絶縁膜１２ｂと絶縁膜１５ｂとの接触界面、絶縁膜１２ｄと絶縁膜１５ｄとの接触界面）よりも下方に窪んでいる。ここでは、埋込第２層配線Ｌ２および埋込第３層配線Ｌ３を構成するそれぞれ導電性バリア膜１７ａ，１７ｂおよび主導体膜１８ａ，１８ｂの両方の上面、特に上部角が、これに近接する絶縁膜１２ｂ，１２ｄの上面よりも長さｄ１だけ下方に離れている。すなわち、埋込第２層配線Ｌ２および埋込第３層配線Ｌ３の上面と、それぞれ絶縁膜１２ｂ，１２ｄの上面との間に小さな段差が生じており、拡散係数の高い銅からなる主導体膜１８ａ，１８ｂが、絶縁膜１２ｂ，１２ｄの上面（ＣＭＰ面）に接しないようにされている。

本実施の形態５のような構造を形成するには、前記ＣＭＰ処理後洗浄処理の後、配線キャップ用の絶縁膜１５ｂ，１５ｄの成膜処理（還元性プラズマ処理）前に、導電性バリア膜１７ａ，１７ｂおよび主導体膜１８ａ，１８ｂが選択的にエッチングされる条件で基板１Ｓに対してエッチング処理を施せば良い。これ以外は、前記実施の形態１，２と同じである。

このような本実施の形態５によれば、前記実施の形態１、２の効果を得られる他に、前記実施の形態３と同様の作用で同様の効果を得ることが可能となる。

（実施の形態６）
本実施の形態６においては、前記実施の形態５の構造においてＬｏｗ−Ｋ材料からなる絶縁膜上に絶縁キャップ用の絶縁膜を設けない構造について説明する。

図２４は、本実施の形態６の半導体装置の要部断面図、図２５は図２４の要部拡大断面図を示している。ここでは、配線層のみを示した。素子については前記実施の形態１で用いた図１４等と同じである。

本実施の形態６においては、前記実施の形態５の配線構造と、前記実施の形態４の絶縁膜構造とを組み合わせたものである。すなわち、埋込第２層配線Ｌ２および埋込第３層配線Ｌ３の上面が全体的に絶縁膜１１ｂ，１１ｄの上面（ＣＭＰ面）よりも下方に窪んでいるとともに、絶縁膜１５ｂ，１５ｃ，１５ｄが、それぞれＬｏｗ−Ｋ材料からなる絶縁膜１１ｂ，１１ｃ，１１ｄに直接接した状態で堆積されている。この場合も、上記絶縁膜１１ｂ，１１ｄの材料は、前記実施の形態４で説明したのと同じである。このような構造とすることにより、本実施の形態６においては、前記実施の形態５の効果が得られる他に、前記実施の形態４と同様の効果を得ることが可能となる。

また、本実施の形態６においても、前記実施の形態４と同様に、絶縁膜１１ｂ，１１ｄの上層を上記水素プラズマ処理およびアンモニアプラズマ処理により若干エッチング除去するようにした。絶縁膜１１ｂ，１１ｄの材料として、上記ＭＳＱを用いた場合の上記水素プラズマ処理またはアンモニアプラズマ処理の少なくとも一方の処理ガスについても前記実施の形態４と同じである。これにより、前記本実施の形態４と製造工程上の同様の効果を得ることが可能となる。

（実施の形態７）
本実施の形態７においては、埋込配線の上面を、その埋込配線が形成された絶縁膜の上面よりも窪ませる構造の他の一例について説明する。

図２６は、本実施の形態７の半導体装置の要部拡大断面図を示している。埋込配線上部の要部拡大図のみを示した。埋込配線の全体構造および素子は前記実施の形態１で用いた図１４等と同じである。

本実施の形態７においては、埋込第２層配線Ｌ２および埋込第３層配線Ｌ３のうちの主導体膜１８ａ，１８ｂの上面のみが絶縁膜１２ｂ，１２ｄの上面（ＣＭＰ面、絶縁膜１２ｂと絶縁膜１５ｂとの接触界面、絶縁膜１２ｄと絶縁膜１５ｄとの接触界面）よりも下方に窪んでおり、導電性バリア膜１７ａ，１７ｂの上面は絶縁膜１２ｂ，１２ｄの上面とほぼ同じままとされている。すなわち、埋込第２層配線Ｌ２および埋込第３層配線Ｌ３の主導体膜１８ａ，１８ｂの上面と、それぞれ絶縁膜１２ｂ，１２ｄの上面との間に小さな段差が生じており、拡散係数の高い銅からなる主導体膜１８ａ，１８ｂが、絶縁膜１２ｂ，１２ｄの上面（ＣＭＰ面）に接しないようにされている。

このような本実施の形態７においては、埋込第２層配線Ｌ２および埋込第３層配線Ｌ３の上部角において電界が集中する領域Ｅ１から埋込第２層配線Ｌ２および埋込第３層配線Ｌ３の銅からなる主導体膜１８ａ，１８ｂの上部角が遠ざけられていることにより、電界集中に起因する銅の拡散を抑制または防止することができるので、隣接埋込み配線間で生じるリーク電流を抑制または防止でき、ＴＤＤＢ寿命をさらに向上させることが可能となっている。

このような本実施の形態７のような構造を形成するには、前記ＣＭＰ処理後洗浄処理の後、配線キャップ用の絶縁膜１５ｂ，１５ｄの成膜処理（還元性プラズマ処理）前に、主導体膜１８ａ，１８ｂが選択的にエッチングされる条件で基板１Ｓに対してエッチング処理を施せば良い。これ以外は、前記実施の形態１，２と同じである。

このような本実施の形態７によれば、前記実施の形態１、２の効果が得られる他に、前記実施の形態３と同様の効果を得ることが可能となる。

（実施の形態８）
本実施の形態８においては、前記実施の形態７の構造においてＬｏｗ−Ｋ材料からなる絶縁膜上に絶縁キャップ用の絶縁膜を設けない構造について説明する。

図２７は、本実施の形態８の半導体装置の要部拡大断面図を示している。また、本実施の形態８の特徴部分以外の配線構造は図２０と同じである。また、素子は前記実施の形態１で用いた図１４等と同じである。

本実施の形態８は、前記実施の形態７の配線構造と前記実施の形態４の絶縁膜構造とを組み合わせたものである。すなわち、埋込第２層配線Ｌ２および埋込第３層配線Ｌ３のうちの主導体膜１８ａ，１８ｂの上面のみが絶縁膜１１ｂ，１１ｄの上面（ＣＭＰ面）よりも下方に窪んでいるとともに、絶縁膜１５ｂ，１５ｃ，１５ｄが、それぞれＬｏｗ−Ｋ材料からなる絶縁膜１１ｂ，１１ｃ，１１ｄに直接接した状態で堆積されている。この場合も、上記絶縁膜１１ｂ，１１ｄの材料は、前記実施の形態４で説明したのと同じである。このような構造とすることにより、本実施の形態８においては、前記実施の形態７の効果が得られる他に、前記実施の形態４と同様の効果を得ることが可能となる。

また、本実施の形態８においても、前記実施の形態４と同様に、絶縁膜１１ｂ，１１ｄの上層を上記水素プラズマ処理およびアンモニアプラズマ処理により若干エッチング除去するようにした。絶縁膜１１ｂ，１１ｄの材料として、上記ＭＳＱを用いた場合についての処理ガスについても前記実施の形態４と同じである。
これにより、前記本実施の形態４と製造工程上の同様の効果を得ることが可能となる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発
明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可
能であることは言うまでもない。

例えば前記実施の形態１〜８においては、キャップ膜を後処理（プラズマ処理）後に真空破壊することなく連続的に形成する場合について説明したが、後処理の後、一旦真空破壊をして、その後、キャップ膜を形成しても良い。真空破壊しない方が本発明の効果をより効果的に奏することができるが、後処理におけるアンモニアプラズマ処理により薄い窒化層が形成されるため、真空破壊を行い大気雰囲気に暴露しても酸化層の形成を抑制できる。よって、真空破壊した場合であっても、本実施の形態の効果をある程度奏することは可能である。

また、前記実施の形態１〜８においては、Ｌｏｗ−Ｋ材料を層間絶縁膜材料として用いた場合について説明したが、これに限定されるものではなく、本発明の技術思想は、酸化シリコン膜を層間絶縁膜とする一般的な埋込配線構造にも適用できる。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＣＭＩＳ回路を有する半導体装置技術に適用した場合について説明したが、それに限定されるものではなく、例えばＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、フラッシュメモリ（ＥＥＰＲＯＭ；Electric Erasable Programmable Read Only Memory）またはＦＲＡＭ（Ferro electric Random Access Memory）等のようなメモリ回路を有する半導体装置、マイクロプロセッサ等のような論理回路を有する半導体装置または上記メモリ回路と論理回路とを同一半導体基板に設けている混載型の半導体装置にも適用できる。本発明は、少なくとも埋込銅配線構造を有する半導体装置、半導体集積回路装置、電子回路装置、電子装置またはマイクロマシン等に適用可能である。

本発明は、半導体装置の製造業に適用できる。

本実施の形態のＴＤＤＢ寿命測定に使用した試料の平面図である。 図１のＢ−Ｂ’線の断面図である。 図１のＣ−Ｃ’線の断面図である。 図１の試料を用いた場合の測定の概要を示した説明図である。 本発明の一実施の形態である半導体装置の製造工程中における要部平面図である。 図５のＸ１−Ｘ１線の断面図である。 図６に続く半導体装置の製造工程中における図５のＸ１−Ｘ１線に相当する部分の断面図である。 図７に続く半導体装置の製造工程中における図５のＸ１−Ｘ１線に相当する部分の断面図である。 図８に続く半導体装置の製造工程中における図５のＸ１−Ｘ１線に相当する部分の断面図である。 図９に続く半導体装置の製造工程中における図５のＸ１−Ｘ１線に相当する部分の断面図である。 図１０に続く半導体装置の製造工程中における図５のＸ１−Ｘ１線に相当する部分の断面図である。 図１１に続く半導体装置の製造工程中における図５のＸ１−Ｘ１線に相当する部分の断面図である。 図１２の半導体装置の要部拡大断面図である。 図１２および図１３に続く半導体装置の製造工程中における図５のＸ１−Ｘ１線に相当する部分の断面図である。 本発明の一実施の形態である半導体装置の製造で用いた成膜装置の一例の説明図である。 本発明の他の実施の形態である半導体装置の製造工程中における図５のＸ１−Ｘ１線に相当する部分の断面図である。 図１６の成膜装置の下部電極に高周波電力を印加した場合（白丸）と、印加しない場合（黒い四角）とにおける電界強度と破壊時間との関係を示すグラフ図である。 本発明のさらに他の実施の形態である半導体装置の製造工程中における図５のＸ１−Ｘ１線に相当する部分の断面図である。 図１８の要部拡大断面図である。 本発明の他の実施の形態である半導体装置の製造工程中における要部断面図である。 図２０の半導体装置の要部拡大断面図である。 本発明の他の実施の形態である半導体装置の製造工程中における要部断面図である。 図２２の半導体装置の要部拡大断面図である。 本発明の他の実施の形態である半導体装置の製造工程中における要部断面図である。 図２２の半導体装置の要部拡大断面図である。 本発明の他の実施の形態である半導体装置の製造工程中の要部拡大断面図である。 本発明の他の実施の形態である半導体装置の製造工程中の要部拡大断面図である。 本発明者らが検討した埋込配線構造の一例の要部断面図である。 図２８に続く半導体装置の製造工程中の要部断面図である。 図２９に続く半導体装置の製造工程中の要部断面図である。

符号の説明

１Ｗ ウエハ
１Ｓ 半導体基板
２ 分離部
３ ゲート絶縁膜
４ ゲート電極
５ サイドウォール
６，７ 半導体領域
８ 絶縁膜
９ コンタクトホール
１０ プラグ
１１ａ 絶縁膜
１１ｂ 絶縁膜（第７絶縁膜）
１１ｃ 絶縁膜（第７絶縁膜）
１１ｄ 絶縁膜（第７絶縁膜）
１２ａ 絶縁膜
１２ｂ 絶縁膜（第８絶縁膜）
１２ｃ 絶縁膜（第８絶縁膜）
１２ｄ 絶縁膜（第８絶縁膜）
１３ スルーホール
１４ プラグ
１５ａ 絶縁膜（第１絶縁膜）
１５ｂ 絶縁膜（第２絶縁膜および第３絶縁膜、第４絶縁膜）
１５ｂ１ 絶縁膜（第２絶縁膜、第５絶縁膜）
１５ｂ２ 絶縁膜（第３絶縁膜、第６絶縁膜）
１５ｃ 絶縁膜（第１絶縁膜）
１５ｄ 絶縁膜（第２絶縁膜および第３絶縁膜、第４絶縁膜）
１５ｄ１ 絶縁膜（第２絶縁膜、第５絶縁膜）
１５ｄ２ 絶縁膜（第３絶縁膜、第６絶縁膜）
１６ａ 配線溝（配線開口部）
１６ｂ 配線溝（配線開口部）
１７ａ 導電性バリア膜（第１導体膜）
１７ｂ 導電性バリア膜（第１導体膜）
１８ａ 主導体膜（第２導体膜）
１８ｂ 主導体膜（第２導体膜）
１９ スルーホール（配線開口部）
２０ 成膜装置
５０〜５５ 絶縁膜
５７ 埋込配線
５７ａ 主導体膜
５７ｂ 導電性バリア膜
５８ 露出部分
５９ 絶縁膜
Ｌ 櫛形配線
Ｍ２ 第２配線層
Ｐ１，Ｐ２ パッド
Ｓ 測定ステージ
Ｈ ヒータ
Ｑｐ ｐチャネル型のＭＩＳ・ＦＥＴ
Ｑｎ ｎチャネル型のＭＩＳ・ＦＥＴ
ＰＷＬ ｐ型ウエル
ＮＷＬ ｎ型ウエル
ＬＦ 下部電極（第１電極）
ＨＦ 上部電極（第２電極）

Claims (15)

1. （ａ）ウエハ上に堆積された第１絶縁膜に配線開口部を形成する工程、（ｂ）前記配線開口部内に、銅の拡散に対してバリア性を有する第１導体膜および銅を主成分とする第２導体膜を含む配線を形成する工程、（ｃ）前記配線に対して還元性プラズマ処理する工程、（ｄ）前記第１絶縁膜および配線上に第４絶縁膜を堆積する工程を有し、
   前記還元性プラズマ処理において、前記ウエハを保持する第１電極に対して印加する第１電力は、前記ウエハに対向する第２電極に印加する第２電力よりも低いかまたは零であることを特徴とする半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、
   前記第４絶縁膜は、トリメトキシシランガスと酸化窒素ガスとを含む混合ガスを用いたプラズマ化学気相成長法により形成された酸窒化シリコン膜の単体膜からなることを特徴とする半導体装置の製造方法。
3. 請求項１記載の半導体装置の製造方法において、
   前記第４絶縁膜は、前記配線および第１絶縁膜上に堆積された第５絶縁膜およびその上に堆積された第６絶縁膜とを有し、前記第５絶縁膜は、トリメトキシシランガスと窒素ガスまたはアンモニアガスとの混合ガスを用いたプラズマ化学気相成長法により形成された酸窒化シリコン膜からなることを特徴とする半導体装置の製造方法。
4. 請求項３記載の半導体装置の製造方法において、
   前記第６絶縁膜は、トリメトキシシランガスおよび酸化窒素ガスを含む混合ガスを用いたプラズマ化学気相成長法により形成された酸窒化シリコン膜からなることを特徴とする半導体装置の製造方法。
5. 請求項３記載の半導体装置の製造方法において、前記第５絶縁膜の厚さは、前記第６絶縁膜よりも薄いことを特徴とする半導体装置の製造方法。
6. 請求項１記載の半導体装置の製造方法において、
   前記第４絶縁膜は、前記配線および第１絶縁膜上に堆積された第５絶縁膜およびその上に堆積された第６絶縁膜とを有し、前記第５絶縁膜は、トリメトキシシランと、酸素を含むガスと、希釈ガスとを含む混合ガスを用いたプラズマ化学気相成長法により形成された酸窒化シリコン膜からなることを特徴とする半導体装置の製造方法。
7. 請求項６記載の半導体装置の製造方法において、前記希釈ガスは、窒素ガスまたはアンモニアガスであることを特徴とする半導体装置の製造方法。
8. 請求項６記載の半導体装置の製造方法において、前記第５絶縁膜の形成時に用いる酸素を含むガスは、酸素または酸化窒素であることを特徴とする半導体装置の製造方法。
9. 請求項６記載の半導体装置の製造方法において、
   前記第６絶縁膜は、トリメトキシシランガスおよび酸化窒素ガスを含む混合ガスを用いたプラズマ化学気相成長法により形成された酸窒化シリコン膜からなることを特徴とする半導体装置の製造方法。
10. 請求項６記載の半導体装置の製造方法において、前記第５絶縁膜の厚さは、前記第６絶縁膜よりも薄いことを特徴とする半導体装置の製造方法。
11. 以下の工程を有することを特徴とする半導体装置の製造方法；
    （ａ）ウエハ上に堆積された第１絶縁膜に配線開口部を形成する工程、（ｂ）前記配線開口部内に、銅の拡散に対してバリア性を有する第１導体膜および銅を主成分とする第２導体膜を含む配線を形成する工程、（ｃ）前記配線に対して還元性プラズマ処理を施す工程、（ｄ）前記（ｃ）工程後、前記第１絶縁膜および配線上に、前記第１導体膜を酸化から保護する第２絶縁膜を酸素を含まないガスを用いて堆積した後、前記第２絶縁膜上に、酸素を含むガスを用いた化学気相成長法によって第３絶縁膜を堆積する工程。
12. 請求項１１記載の半導体装置の製造方法において、前記還元性プラズマ処理は、アンモニアガス雰囲気中におけるプラズマ処理であることを特徴とする半導体装置の製造方法。
13. 請求項１１記載の半導体装置の製造方法において、前記還元性プラズマ処理は、水素ガス雰囲気中におけるプラズマ処理であることを特徴とする半導体装置の製造方法。
14. 請求項１１記載の半導体装置の製造方法において、前記還元性プラズマ処理は、水素ガス雰囲気中においてプラズマ処理を施す工程と、アンモニアガス雰囲気中においてプラズマ処理を施す工程とを有することを特徴とする半導体装置の製造方法。
15. 請求項１１記載の半導体装置の製造方法において、前記還元性プラズマ処理後、大気開放せずに連続して、前記第２絶縁膜および第３絶縁膜を前記第１絶縁膜および前記配線上に堆積することを特徴とする半導体装置の製造方法。

Images