KR20030015838A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20030015838A
KR20030015838A KR1020020040664A KR20020040664A KR20030015838A KR 20030015838 A KR20030015838 A KR 20030015838A KR 1020020040664 A KR1020020040664 A KR 1020020040664A KR 20020040664 A KR20020040664 A KR 20020040664A KR 20030015838 A KR20030015838 A KR 20030015838A
Authority
KR
South Korea
Prior art keywords
insulating film
film
copper
barrier insulating
sih
Prior art date
Application number
KR1020020040664A
Other languages
English (en)
Other versions
KR100484322B1 (ko
Inventor
시오야요시미
니시모토유코
마에다가즈오
스즈끼도모미
이카쿠라히로시
Original Assignee
캐논 한바이 가부시끼가이샤
가부시끼가이샤 한도따이 프로세스 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 한바이 가부시끼가이샤, 가부시끼가이샤 한도따이 프로세스 켄큐쇼 filed Critical 캐논 한바이 가부시끼가이샤
Publication of KR20030015838A publication Critical patent/KR20030015838A/ko
Application granted granted Critical
Publication of KR100484322B1 publication Critical patent/KR100484322B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 기판 위의 구리막 또는 구리막을 주로 하는 배선을 피복하여 배리어 절연막이 형성되어 있는 반도체 장치에 관한 것이다. 그 구성은, 배리어 절연막(34a, 38a)은 실리콘, 산소, 질소 및 수소를 함유하거나, 또는 실리콘, 산소, 질소, 수소 및 탄소를 함유하는 제 1 배리어 절연막(34aa, 38aa)과, 실리콘, 산소 및 수소를 함유하거나, 또는 실리콘, 산소, 수소 및 탄소를 함유하는 제 2 배리어 절연막(34ab, 38ab)으로 적어도 구성되는 2층 이상의 적층 구조를 갖는다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 기판 위의 구리막 또는 구리막을 주로 하는 배선을 피복하여 배리어 절연막이 형성되어 있는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 반도체 집적회로 장치의 고집적도화 및 고밀도화와 함께, 데이터 전송 속도의 고속화가 요구되고 있다. 따라서, 구리막 또는 구리막을 주로 하는 배선을 사용하는 동시에, 구리의 확산 저지 능력을 가지며, 낮은 비유전율을 갖는 배리어 절연막이 요망되고 있다.
배리어 절연막으로서, 테트라메틸실란(SiH(CH3)4)과 CH4을 함유하는 성막 가스를 사용한 플라즈마 CVD법에 의해 형성된 실리콘 산화막, 또는 플라즈마 CVD법에 의해 형성된 실리콘 질화막이 사용되고 있다.
그러나, 전자의 실리콘 산화막은 비유전율은 낮지만 탄소량이 많기 때문에, 누설 전류를 충분히 억제하는 것이 어렵다는 문제가 있다. 또한, 구리에 대한 확산 방지 능력이 충분하지 않다는 문제도 있다. 또한, 후자의 실리콘 질화막은 누설 전류는 작으면서 구리에 대한 확산 방지 능력은 충분히 높지만, 비유전율이 높다는 문제가 있다.
본 발명은 구리막 또는 구리막을 주로 하는 배선을 피복하고, 누설 전류가 작으면서 구리에 대한 확산 방지 능력이 충분히 높으며, 낮은 비유전율을 갖는 배리어 절연막을 갖는 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 하는 것이다.
실리콘, 산소, 질소 및 수소를 함유하거나, 또는 실리콘, 산소, 질소, 수소 및 탄소를 함유하는 절연막은, 질소를 함유하기 때문에, 치밀하여 누설 전류가 작으며, 구리에 대한 확산 저지 능력이 충분히 높지만, 비유전율이 높다. 또한, 그 절연막은 플라즈마 CVD법에 의해 형성된 SiO2막에 대한 에칭 선택비는 크다. 한편, 실리콘, 산소 및 수소를 함유하거나, 또는 실리콘, 산소, 수소 및 탄소를 함유하는 절연막은, 비유전율은 낮지만, 치밀성이 비교적 낮고, 누설 전류가 크다. 또한, 그 절연막은 구리에 대한 확산 저지 능력에 대하여 충분한 신뢰성을 둘 수 없다.
도 1은 본 발명의 실시형태인 반도체 장치의 제조 방법에 사용되는 플라즈마 성막 장치의 구성을 나타내는 측면도.
도 2는 본 발명의 제 1 실시형태인 제 1 배리어 절연막의 성막 가스 중의 NH3유량에 대한 비유전율 및 굴절률의 관계를 나타내는 그래프.
도 3은 본 발명의 제 1 실시형태인 제 1 배리어 절연막의 누설 전류 밀도에 대해서 나타내는 그래프.
도 4는 본 발명의 제 1 실시형태인 제 1 배리어 절연막의 구리에 대한 확산 저지 능력에 대해서 나타내는 그래프.
도 5는 본 발명의 제 1 실시형태인 다른 제 1 배리어 절연막의 누설 전류 밀도에 대해서 나타내는 그래프.
도 6은 본 발명의 제 1 실시형태인 다른 제 1 배리어 절연막의 구리에 대한 확산 저지 능력에 대해서 나타내는 그래프.
도 7은 본 발명의 제 1 실시형태인 제 2 배리어 절연막의 성막 가스 중의 N2O 유량에 대한 비유전율 및 굴절률의 관계를 나타내는 그래프.
도 8은 본 발명의 제 1 실시형태인 제 2 배리어 절연막의 누설 전류 밀도에 대해서 나타내는 그래프.
도 9는 본 발명의 제 1 실시형태인 제 2 배리어 절연막의 구리에 대한 확산 저지 능력에 대해서 나타내는 그래프.
도 10의 (a) 및 (b)는 본 발명의 제 2 실시형태인 반도체 장치의 제조 방법에 대해서 나타내는 단면도.
※ 도면의 주요부분에 대한 부호의 설명 ※
1: 챔버
2: 상부 전극
3: 하부 전극
4: 배기 배관
5: 개폐 밸브
6: 배기 장치
7: 고주파 전력 공급 전원(RF 전원)
8: 저주파 전력 공급 전원
9a: 배관
9b~9g: 분기 배관
10a~10n, 10p~10s: 개폐 수단
11a~11f: 유량 조정 수단
12: 히터
21: 피성막 기판
31: 기판
32: 하부 배선 매립 절연막(SiO2막 또는 SiOCH막)
33: 하부 배선
33a, 36a, 37a: TaN막
33b, 36b, 37b: 구리막
34: 배선 층간절연막
34a, 34c, 38a: 배리어 절연막
34aa, 38aa: 제 1 배리어 절연막
34ab, 38ab: 제 2 배리어 절연막
34b: 저유전율을 갖는 절연막
35: 상부 배선 매립 절연막(SiO2막 또는 SiOCH막)
36: 접속 도체
37: 상부 배선
101A: 성막부
101B: 성막 가스 공급부
본 발명에서는, 구리막 또는 구리막을 주로 하는 배선을 피복하는 배리어 절연막은, 제 1 배리어 절연막과 제 2 배리어 절연막으로 적어도 구성되는 2층 이상의 다층 구조를 갖고 있다. 제 1 배리어 절연막은 실리콘, 산소, 질소 및 수소를 함유하거나, 또는 실리콘, 산소, 질소, 수소 및 탄소를 함유한다. 제 2 배리어 절연막은 실리콘, 산소 및 수소를 함유하거나, 또는 실리콘, 산소, 수소 및 탄소를 함유한다. 제 1 및 제 2 배리어 절연막 중의 어느 하나가 구리막 또는 구리막을 주로 하는 배선에 접하는 층일 수도 있다.
즉, 누설 전류가 작으며, 구리에 대한 확산 저지 능력이 충분히 높다는 기능을 저해하지 않도록 비교적 높은 비유전율을 갖는 제 1 배리어 절연막의 막 두께를 얇은 막 두께로 설정하고, 비유전율이 낮은 제 2 배리어 절연막의 막 두께를 배리어 절연막 전체의 막 두께로 하여 필요한 충분히 두꺼운 막 두께로 설정한다. 이것에 의해, 이러한 제 1 및 제 2 배리어 절연막으로 적어도 구성되는 배리어 절연막은, 낮은 비유전율을 가지면서 누설 전류가 작고, 구리에 대한 확산 저지 능력도 충분히 높다는 성능을 갖게 된다.
상기 제 1 배리어 절연막은 실리콘, 산소, 질소 및 수소를 함유하는 절연막이다. 실란(SiH4)과, N2O 또는 H2O 중의 적어도 어느 하나와, N2또는 NH3중의 적어도 어느 하나를 함유하는 제 1 성막 가스를 플라즈마화하고, 반응시켜 형성할 수 있다. 또한, 상기 제 1 배리어 절연막은 실리콘, 산소, 질소, 수소 및 탄소를 함유하는 절연막이다. 실록산 또는 메틸실란(SiHn(CH3)4-n: n=0, 1, 2, 3) 중의 적어도 어느 하나와, N2O, H2O 또는 CO2중의 적어도 어느 하나와, N2또는 NH3중의 적어도 어느 하나를 함유하는 제 1 성막 가스를 플라즈마화하고, 반응시켜 형성할 수 있다.
상기 제 2 배리어 절연막은 실리콘, 산소 및 수소를 함유하는 절연막이다. 실란과, N2O 또는 H2O 중의 적어도 어느 하나를 함유하는 제 2 성막 가스를 플라즈마화하고, 반응시켜 형성할 수 있다. 또한, 제 2 배리어 절연막은 실리콘, 산소, 수소 및 탄소를 함유하는 절연막이다. 그 절연막은 실록산 또는 메틸실란(SiHn(CH3)4-n: n=0, 1, 2, 3) 중의 적어도 어느 하나와, N2O, H2O 또는 CO2중의 적어도 어느 하나를 함유하는 제 2 성막 가스를 플라즈마화하고, 반응시켜 형성할 수 있다.
또한, 상기 배리어 절연막 위에 저유전율을 갖는 절연막을 형성할 수도 있다. 이 경우, 저유전율을 갖는 절연막 위에 구리막 또는 구리막을 주로 하는 새로운 배선을 더 형성하고, 배리어 절연막과 저유전율을 갖는 절연막을 층간절연막으로서 사용하는 것도 가능하다.
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다.
(제 1 실시형태)
도 1은 본 발명의 실시형태에 따른 반도체 장치의 제조 방법에 사용되는 평행 평판형 플라즈마 성막 장치(101)의 구성을 나타내는 측면도이다.
이 플라즈마 성막 장치(101)는, 플라즈마 가스에 의해 피성막 기판(21) 위에 절연막을 형성하는 장소인 성막부(101A)와, 성막 가스를 구성하는 복수의 가스 공급원을 갖는 성막 가스 공급부(101B)로 구성되어 있다.
성막부(101A)는, 도 1에 나타낸 바와 같이, 감압 가능한 챔버(1)를 구비하고 있다. 챔버(1)는 배기 배관(4)을 통하여 배기 장치(6)와 접속되어 있다. 배기 배관(4)의 도중에는 챔버(1)와 배기 장치(6) 사이의 도통/비도통을 제어하는 개폐 밸브(5)가 설치되어 있다. 챔버(1)에는 챔버(1) 내의 압력을 감시하는 진공계(도시 생략) 등의 압력 계측수단이 설치되어 있다.
챔버(1) 내에는 대향하는 한쌍의 상부 전극(2)과 하부 전극(3)이 구비되어 있다. 상부 전극(2)에 주파수 13.56㎒의 고주파 전력을 공급하는 고주파 전력 공급 전원(RF 전원)(7)이 접속되고, 하부 전극(3)에 주파수 380㎑의 저주파 전력을공급하는 저주파 전력 공급 전원(8)이 접속되어 있다. 이들 전원(7, 8)으로부터 상부 전극(2) 및 하부 전극(3)에 전력을 공급하여, 성막 가스를 플라즈마화한다. 상부 전극(2), 하부 전극(3) 및 전원(7, 8)이 성막 가스를 플라즈마화하는 플라즈마 생성수단을 구성한다.
상부 전극(2)은 성막 가스의 분산도구를 겸하고 있다. 상부 전극(2)에는 복수의 관통구멍이 형성되고, 하부 전극(3)과의 대향면에서의 관통구멍 개구부가 성막 가스의 방출구(도입구)로 된다. 이 성막 가스 등의 방출구는 성막 가스 공급부(101B)와 배관(9a)에 의해 접속되어 있다. 또한, 경우에 따라, 상부 전극(2)에는 히터(도시 생략)가 구비되는 경우도 있다. 성막 중에 상부 전극(2)을 대략 100℃ 정도의 온도로 가열함으로써, 성막 가스 등의 반응 생성물로 이루어진 파티클(particle)이 상부 전극(2)에 부착되는 것을 방지하기 위함이다.
하부 전극(3)은 피성막 기판(21)의 유지대를 겸하며, 유지대 위의 피성막 기판(21)을 가열하는 히터(12)를 구비하고 있다.
성막 가스 공급부(101B)에는, 실록산의 공급원과, 메틸실란(SiHn(CH3)4-n: n=0, 1, 2, 3)의 공급원과, 실란(SiH4)의 공급원과, 산소 함유 가스인 N2O, H2O 또는 CO2의 공급원과, 암모니아(NH3)의 공급원과, 질소(N2)의 공급원이 마련되어 있다.
이들 가스는 분기 배관(9b∼9g) 및 이들 모든 분기 배관(9b∼9g)이 접속된 배관(9a)을 통하여 성막부(101A)의 챔버(1) 내에 적절히 공급된다. 분기 배관 (9b∼9g)의 도중에 유량 조정수단(11a∼11f), 또는 분기 배관(9b∼9g)의 도통/비도통을 제어하는 개폐수단(10b∼10m)이 설치되어 있다. 배관(9a)의 도중에 배관(9a)의 폐쇄/도통을 행하는 개폐수단(10a)이 설치되어 있다.
또한, N2가스를 유통시켜 분기 배관(9b∼9f) 내의 잔류 가스를 제거하기 위해, N2가스의 공급원과 접속된 분기 배관(9g)과 그 이외의 분기 배관(9b∼9f) 사이의 도통/비도통을 제어하는 개폐수단(10n, 10p∼10s)이 설치되어 있다.
또한, N2가스는 분기 배관(9b∼9f) 내 이외에, 배관(9a) 내 및 챔버(1) 내의 잔류 가스를 제거한다. 또한, N2가스는 희석 가스로서 사용하는 경우도 있다.
이상과 같은 성막 장치(101)에 의하면, 실록산, 메틸실란 및 실란의 공급원과, 산소 함유 가스의 공급원과, 암모니아 또는 질소의 공급원을 구비하고, 성막 가스를 플라즈마화하는 플라즈마 생성수단(2, 3, 7, 8)을 더 구비하고 있다.
이것에 의해, 하기의 실시형태에 나타낸 바와 같이, 낮은 유전율을 갖는 제 1 배리어 절연막과, 구리에 대한 확산 저지 능력이 높고, 누설 전류가 작은 제 2 배리어 절연막으로 이루어진 2층의 배리어 절연막을 플라즈마 CVD법에 의해 형성할 수 있다. 제 1 배리어 절연막은 실리콘(Si), 산소(O) 및 수소(H)를 함유하거나, 또는 Si, O, H 및 탄소(C)를 함유한다. 제 2 배리어 절연막은 Si, O, H 및 질소(N)를 함유하거나, 또는 Si, O, H, N 및 C를 함유한다.
그리고, 플라즈마 생성수단으로서, 예를 들어, 평행 평판형 상부 전극(2) 및 하부 전극(3)에 의해 플라즈마를 생성하는 수단이 있다. 상부 전극(2)에 높은 주파수의 전력을 공급하는 전원(7)이 접속되고, 하부 전극(3)에 낮은 주파수의 전력을 공급하는 전원(8)이 접속되어 있다. 따라서, 이들 고저 2개의 주파수의 전력을 각각 각 전극(2, 3)에 인가하여 플라즈마를 생성할 수 있다. 특히, 이와 같이 하여 생성한 절연막은 치밀하며, 저유전율을 갖는다.
하부 전극(3) 및 상부 전극(2)에 대한 전력 인가의 조합은 다음과 같다.
첫째로, 상부 전극(2)에 1㎒ 이상의 고주파 전력을 인가하며, 하부 전극(3)에 주파수 100㎑ 이상 1㎒ 미만의 저주파 전력을 인가한다. 둘째로, 하부 전극(3)에 저주파 전력을 인가하지 않고, 상부 전극(2)에 1㎒ 이상의 고주파 전력을 인가한다. 셋째로, 상부 전극(2)에 고주파 전력을 인가하지 않고, 하부 전극(3)에 저주파 전력을 인가한다.
다음으로, 본 발명이 적용되는 성막 가스인 실록산, 메틸실란, 산소 함유 가스에 대해서는 대표적인 예로서 이하에 나타낸 것을 사용할 수 있다.
(i) 실록산
헥사메틸디실록산(HMDSO: (CH3)3Si-O-Si(CH3)3)
옥타메틸시클로테트라실록산(OMCTS: ((CH3)2)4Si4O4)
테트라메틸시클로테트라실록산(TMCTS: (CH3H)4Si4O4)
(ii) 메틸실란(SiHn(CH3)4-n:n=0, 1, 2, 3)
모노메틸실란(SiH3(CH3))
디메틸실란(SiH2(CH3)2)
트리메틸실란(SiH(CH3)3)
테트라메틸실란(Si(CH3)4)
(iii) 산소 함유 가스
일산화질소(N2O)
물(H2O)
탄산 가스(CO2)
다음으로, 본원 발명자가 행한 실험에 대해서 설명한다.
성막 전의 플라즈마 표면 처리와, 성막과, 성막 후의 어닐링을 행하고, 실험용 시료를 제작했다. 플라즈마 표면 처리 조건, 성막 조건, 어닐링 조건은 다음과같다.
하기의 성막 조건 1 및 1a에 의거하여, 플라즈마 여기(勵起) CVD법(PECVD법)에 의해 Si 기판 위 및 구리막 위에 Si, O, H 및 C를 함유하는 제 1 배리어 절연막을 성막했다. 또한, 하기의 성막 조건 2에 의거하여, 플라즈마 여기 CVD법(PECVD법)에 의해 Si 기판 위 및 구리막 위에 Si, O, H, N 및 C를 함유하는 제 2 배리어 절연막을 성막했다.
또한, 성막에 있어서는, 가스 도입으로부터 성막 개시(플라즈마 여기)까지의 챔버 내의 가스 치환에 필요한 시간(안정화 기간)을 1분 30초간 취했다. 또한, 그 동안에, 상부 전극(2)에 대한 반응 생성물의 부착을 방지하기 위해 상부 전극(2)을 100℃에서 가열하고 있다.
먼저, 실험용 시료에 의거하여, 제 1 배리어 절연막(조사용 절연막)의 조사 결과에 대해서 설명한다.
(i) 플라즈마 표면 처리 조건
(a) 처리 가스
NH3유량: 400sccm
가스 압력(파라미터): 4Torr
(b) 플라즈마 여기 조건
하부 전극: 저주파 전력(주파수 380㎑): 0W
상부 전극: 고주파 전력(주파수 13.56㎒): 400W(0.963W/㎠)
(c) 기판 가열 조건: 375℃
(ii) 성막 조건 1
(a) 제 1 성막 가스
HMDSO 유량: 50sccm
N2O 유량: 200sccm
NH3유량(파라미터): 0, 50, 100, 200, 400, 600, 750sccm
가스 압력(파라미터): 1Torr
(b) 플라즈마 여기 조건
하부 전극: 저주파 전력(주파수 380㎑): 150W(0.36W/㎠)
상부 전극: 고주파 전력(주파수 13.56㎒): 0W
(c) 기판 가열 조건: 375℃
(iii) 어닐링 조건
(a) 기판 가열: 450℃
(b) 시간: 4시간
(a) 조사용 절연막의 비유전율 및 굴절률
도 2는 제 1 성막 가스 중의 NH3유량과 Si 기판 위에 형성한 막의 비유전율 및 굴절률과의 관계를 나타내는 도면이다. 왼쪽의 종축(縱軸)은 선형 눈금으로 표현한 조사용 절연막의 비유전율을 나타내고, 오른쪽의 종축은 선형 눈금으로 표현한 조사용 절연막의 굴절률을 나타낸다. 횡축은 선형 눈금으로 표현한 제 1 성막 가스의 NH3유량(sccm)을 나타낸다.
조사용 절연막은, 상기 성막 조건 1의 파라미터 중에서, 상부 전극(2)에 대한 고주파 전력의 인가를 행하지 않고, 제 1 성막 가스의 NH3유량이 0, 50, 100, 200, 400, 600, 750sccm인 7가지 조건으로 각각 Si 기판 위에 성막했다. 비유전율은 이하와 같이 하여 측정했다. 조사용 절연막 표면에 수은 프로브(probe)를 접촉시키고, 수은 프로브와 Si 기판 사이에 직류 바이어스 전압을 인가하며, 주파수 1㎒의 신호 전압을 중첩하여, C-V 측정을 행하였다. 측정된 비유전율을 도 2 중에서 ● 마크로 나타낸다. 또한, 굴절률은 엘립소미터에 의해 6338Å의 He-Ne 레이저를 사용하여 측정했다. 측정된 굴절률을 도 2 중에서 ○ 마크로 나타낸다. 도 2에 의하면, 비유전율은 NH3유량의 증가와 함께 증가했다. NH3유량이 0sccm일 때에 4.2 정도였던 비유전율이 NH3유량이 750sccm일 때에 5.2 정도로 되었다. 후술하는 도 7에 나타낸 질소를 함유하지 않는 조사용 절연막의 경우와 비교하여, 비유전율은 크다.
굴절률은 NH3유량의 증가와 함께 점차적으로 증가한다. NH3유량이 0sccm일 때에 1.67 정도였던 굴절률은, NH3유량이 750sccm일 때에 1.72 정도로 되었다. 도 7에 나타낸 질소를 함유하지 않는 조사용 절연막(NH3유량이 0sccm인 경우에 상당)의 경우와 비교하여 굴절률은 크다. 이 경우에는, 굴절률이 크다는 것은, 즉, 치밀함을 나타내고 있다.
(b) 조사용 절연막의 누설 전류
도 3은 어닐링 전후에 있어서 조사용 절연막에 인가한 전계 강도와 그 조사용 절연막의 누설 전류의 관계를 나타내는 도면이다. 종축은 선형 눈금으로 표현한 조사용 절연막의 누설 전류(A/㎠)를 나타낸다. 횡축은 선형 눈금으로 표현한 전계 강도(MV/㎝)를 나타낸다. 제 1 성막 가스의 NH3유량 0, 200, 600sccm을 파라미터로 하고 있다.
조사용 절연막을 구리막 위에 형성했다. 성막 직후로서 상기한 어닐링 전 및 상기한 어닐링 후에, 구리막을 접지하여, 조사용 절연막 표면에 수은 프로브를 접촉시켰다. 이어서, 수은 프로브에 부의 전압을 인가하여, 누설 전류를 측정하고, 수은 프로브의 면적으로부터 누설 전류 밀도를 계산했다. 횡축의 전계 강도는 그 때의 부의 전압에 의거한 전계 강도이다. 전계 강도의 부의 부호는 구리막으로부터 수은 프로브 방향으로 향하는 전계임을 나타내고 있다.
도 3에 의하면, 제 1 성막 가스의 NH3유량이 600sccm인 시료 이외에서는, 누설 전류 밀도는 NH3유량에 대한 의존성은 작다. 누설 전류 밀도는 NH3유량이 600sccm인 시료 이외에서는, 전계 강도가 부의 방향으로 커지는 동시에 증대하고, -5MV/㎝일 때에 10-6∼10-5A/㎠였다. 그 누설 전류 밀도는, 후술하는 도 5에 나타낸 질소를 함유하는 다른 조사용 절연막, 또는 도 8에 나타낸 질소를 함유하지 않는 조사용 절연막의 그것과 비교하여 1자리수 정도 작다.
또한, NH3유량이 600sccm인 경우에 있어서, 전계 강도가 -5MV/㎝일 때에 누설 전류 밀도의 급격한 증가가 나타났다. 이것은 절연막의 절연 파괴를 나타내지만, 상기 도면의 다른 시료의 절연 파괴 특성과 함께 생각하여 보아도, 구리의 확산에 의한 절연 파괴라고는 생각하기 어렵다. 절연막의 결함 등에 의한 특이한 것이라고 생각된다.
(c) 조사용 절연막의 구리에 대한 확산 저지 능력
도 4는 조사용 절연막의 구리막에 대한 확산 저지 능력에 대해서 조사한 결과를 나타내는 그래프이다. 제 1 성막 가스의 NH3유량 0, 50, 100, 200, 400, 600을 파라미터로 하고 있다.
종축은 선형 눈금으로 표현한 구리의 농도(㎝-3)를 나타낸다. 횡축은 선형 눈금으로 표현한 조사용 절연막의 표면으로부터 구리막 방향으로 측정한 거리 d(㎚)를 나타낸다.
조사용 절연막을 구리막 위에 형성했다. 도 4 중의 점선이 그 경계면을 나타낸다. 그 조사용 절연막의 구리에 대한 확산 저지 능력은, 상술한 어닐링 후에 조사용 절연막 중의 구리의 농도를 측정함으로써 행하였다.
도 4에 의하면, 조사용 절연막 중에 구리가 확산되고 있는 시료는 전혀 없으며, 예상대로 조사용 절연막은 충분히 높은 구리에 대한 확산 저지 능력을 가짐이 판명되었다.
다음으로, 실험용 시료에 의거하여, 다른 제 1 배리어 절연막(조사용 절연막)의 조사 결과에 대해서 설명한다. 플라즈마 표면 처리 조건과 어닐링 조건은 상기와 동일하게 하고, 성막 조건을 다음과 같이 했다. 성막 조건 1과 비교하여 성막 가스에 N2O를 첨가하지 않았다.
성막 조건 1a
(a) 제 1 성막 가스
HMDSO 유량: 50sccm
NH3유량(파라미터): 0, 50, 100, 200, 400, 600sccm
가스 압력(파라미터): 1Torr
(b) 플라즈마 여기 조건
하부 전극: 저주파 전력(주파수 380㎑): 150W(0.36W/㎠)
상부 전극: 고주파 전력(주파수 13.56㎒): 0W
(c) 기판 가열 조건: 375℃
(a) 조사용 절연막의 누설 전류
도 5는 어닐링 후에 있어서 조사용 절연막에 인가한 전계 강도와 그 조사용 절연막의 누설 전류 밀도의 관계를 나타내는 도면이다. 종축은 선형 눈금으로 표현한 조사용 절연막의 누설 전류 밀도(A/㎠)를 나타낸다. 횡축은 선형 눈금으로 표현한 전계 강도(MV/㎝)를 나타낸다. 제 1 성막 가스의 NH3유량을 파라미터로 하고 있다.
조사용 절연막을 구리막 위에 형성했다. 상기한 어닐링 조건으로 어닐링한 후에, 구리막을 접지하여, 조사용 절연막 표면에 수은 프로브를 접촉시켰다. 그 후, 수은 프로브에 부의 전압을 인가하여, 누설 전류를 측정하고, 수은 프로브의 면적으로부터 누설 전류 밀도를 계산했다. 횡축의 전계 강도는 그 때의 부의 전압에 의거한 전계 강도이다. 전계 강도의 부의 부호는 구리막으로부터 수은 프로브 방향으로 향하는 전계임을 나타내고 있다.
도 5에 의하면, 제 1 성막 가스의 NH3유량이 0sccm인 시료는 절연 파괴했으나, 그것은 구리의 확산에 의한 것이라고 생각된다. 그 이외의 NH3를 함유하는 성막 가스로 형성한 절연막은 파괴에 도달하지 않았다.
또한, 누설 전류의 값에 관해서는, NH3유량에 대한 의존성은 작다. 누설 전류 밀도는 전계 강도가 부의 방향으로 커지는 동시에 증대하고, -5MV/㎝일 때에 10-4∼10-2A/㎠였다. 후술하는 질소를 함유하지 않는 제 2 배리어 절연막의 그것과 비교하여 대략 동일한 정도였다.
(b) 조사용 절연막의 구리에 대한 확산 저지 능력
도 6은 어닐링 후에 있어서 조사용 절연막의 구리막에 대한 확산 저지 능력에 대해서 조사한 결과를 나타내는 그래프이다. 제 1 성막 가스의 NH3유량을 파라미터로 하고 있다.
종축은 선형 눈금으로 표현한 구리의 농도(㎝-3)를 나타낸다. 횡축은 선형눈금으로 표현한 조사용 절연막의 표면으로부터 구리막 방향으로 측정한 거리 d(㎚)를 나타낸다.
조사용 절연막을 구리막 위에 형성했다. 도 6 중의 세로로 그린 점선이 그 경계면을 나타낸다. 조사용 절연막의 구리에 대한 확산 저지 능력은, 상술한 어닐링 후에 조사용 절연막 중의 구리의 농도를 측정함으로써 행하였다.
도 6에 의하면, NH3유량이 0sccm, 즉, NH3를 부가하지 않을 경우에, 조사용 절연막 중에 구리가 확산되고 있음이 판명되었다.
다음으로, 실험용 시료에 의거하여, 제 2 배리어 절연막(조사용 절연막)의 조사 결과에 대해서 설명한다. 플라즈마 표면 처리 조건과 어닐링 조건은 상기와 동일하게 하고, 성막 조건을 다음과 같이 했다.
성막 조건 2
(a) 제 2 성막 가스
HMDSO 유량: 50sccm
N2O 유량(파라미터): 0, 50, 200, 400, 800sccm
가스 압력(파라미터): 1Torr
(b) 플라즈마 여기 조건
하부 전극: 저주파 전력(주파수 380㎑): 150W(0.36W/㎠)
상부 전극: 고주파 전력(주파수 13.56㎒): 0W
(c) 기판 가열 조건: 375℃
(a) 조사용 절연막의 비유전율 및 굴절률
도 7은 제 2 성막 가스 중의 N2O 유량과 Si 기판 위에 형성한 막의 비유전율 및 굴절률의 관계를 나타내는 도면이다. 왼쪽의 종축은 선형 눈금으로 표현한 조사용 절연막의 비유전율을 나타내고, 오른쪽의 종축은 선형 눈금으로 표현한 조사용 절연막의 굴절률을 나타낸다. 횡축은 선형 눈금으로 표현한 제 2 성막 가스의 N2O 유량(sccm)을 나타낸다.
조사용 절연막은, 상기 성막 조건 2의 파라미터 중에서, 상부 전극(2)에 대한 고주파 전력의 인가를 행하지 않고, N2O 유량이 0, 50, 200, 400, 800sccm인 5가지 조건으로 Si 기판 위에 성막했다. 비유전율은 이하와 같이 하여 측정했다. 조사용 절연막 표면에 수은 프로브를 접촉시키고, 수은 프로브와 Si 기판 사이에 직류 바이어스를 인가했다. 또한, 주파수 1㎒의 신호를 중첩하여, C-V 측정을 행하였다. 측정된 비유전율을 도 7 중에서 ● 마크로 나타낸다. 또한, 굴절률은 엘립소미터에 의해 6338Å의 He-Ne 레이저를 사용하여 측정했다. 측정된 굴절률을 도 7 중에서 ○ 마크로 나타낸다.
도 7에 의하면, 비유전율은 N2O 유량의 증가와 함께 점차적으로 증가하고, N2O 유량이 0sccm일 때에 3.9 정도였던 비유전율이 N2O 유량이 800sccm일 때에 4.1로 되었다.
굴절률은 N2O 유량 0sccm으로부터 50sccm에 걸쳐 급격하게 감소하고, 이후 N2O 유량의 증가와 함께 점차적으로 감소한다. N2O 유량이 0sccm일 때에 1.76 정도였던 굴절률이 N2O 유량이 50sccm일 때에 1.68로 되고, N2O 유량이 800sccm일 때에 1.62 정도로 되었다. 제 1 배리어 절연막의 조사 결과에 설명하고 있는 바와 같이, 질소를 함유하는 제 1 배리어 절연막이 더 치밀함을 나타내고 있다.
(b) 조사용 절연막의 누설 전류
도 8은 어닐링 전후에 있어서 조사용 절연막에 인가한 전계 강도와 그 조사용 절연막의 누설 전류 밀도의 관계를 나타내는 도면이다. 종축은 선형 눈금으로 표현한 조사용 절연막의 누설 전류 밀도(A/㎠)를 나타낸다. 횡축은 선형 눈금으로 표현한 전계 강도(MV/㎝)를 나타낸다. 제 2 성막 가스의 N2O 유량 0, 200, 800sccm을 파라미터로 하고 있다.
조사용 절연막을 구리막 위에 형성했다. 성막 직후로서 상기한 어닐링 전 및 상기한 어닐링 후에, 구리막을 접지하여, 조사용 절연막 표면에 수은 프로브를 접촉시켰다. 그 후, 수은 프로브에 부의 전압을 인가하여, 누설 전류를 측정하고, 수은 프로브의 면적으로부터 누설 전류 밀도를 계산했다. 횡축의 전계 강도는 그 때의 부의 전압에 의거한 전계 강도이다. 전계 강도의 부의 부호는 구리막으로부터 수은 프로브 방향으로 향하는 전계임을 나타내고 있다.
도 8에 의하면, 제 2 성막 가스의 N2O 유량이 0sccm인 시료에서는 저전계에서 전류가 급증하고 있다. 이것은 어닐링 후에 구리의 확산에 의한 절연 파괴가 발생한 것이라고 생각된다. 그 이외의 N2O를 함유하는 성막 가스로 형성한 절연막은 파괴에 도달하지 않았다.
또한, 누설 전류 밀도는 제 2 성막 가스의 N2O 유량이 0sccm 이외에서는, N2O 유량에 대한 의존성은 작다. 누설 전류 밀도는 전계 강도가 부의 방향으로 커지는 동시에 증대하고, -5MV/㎝일 때에 누설 전류 밀도는 10-5∼10-4A/㎠였다. 누설 전류 밀도는 상기 도 3에서 설명한 질소를 함유하는 제 1 배리어 절연막의 그것과 비교하여 1자리수 정도 크다.
(c) 조사용 절연막의 구리에 대한 확산 저지 능력
도 9는 어닐링 전후에 있어서 조사용 절연막의 구리막에 대한 확산 저지 능력에 대해서 조사한 결과를 나타내는 그래프이다. 제 2 성막 가스의 N2O 유량을 파라미터로 하고 있다.
종축은 선형 눈금으로 표현한 구리의 농도(㎝-3)를 나타낸다. 횡축은 선형 눈금으로 표현한 조사용 절연막의 표면으로부터 구리막 방향으로 측정한 거리 d(㎚)를 나타낸다.
조사용 절연막을 구리막 위에 형성했다. 도 9 중의 점선이 그 경계면을 나타낸다. 성막 직후로서 상술한 어닐링 전후에, 조사용 절연막 중의 구리의 농도를 측정함으로써, 조사용 절연막의 구리에 대한 확산 저지 능력을 평가했다.
도 9에 의하면, N2O 유량이 0sccm, 즉, N2O를 부가하지 않을 경우에, 조사용 절연막 중에 구리가 확산되고 있음이 판명되었다. 또한, N2O를 부가한 시료에서는 구리의 확산을 관찰할 수 없었다.
이상과 같이, 본 발명의 제 1 실시형태에 의하면, Si, O, H, N 및 C를 함유하는 절연막은, 질소를 함유함으로써 비유전율은 비교적 높지만, 치밀하며, 누설 전류가 작음을 알 수 있었다.
또한, Si, O, H 및 C를 함유하는 절연막은, 치밀성은 비교적 낮고 누설 전류가 비교적 크지만, 낮은 유전율을 갖는다.
구리에 대한 확산 방지 능력에 관해서는, 제 1 성막 가스 1a 및 1로 형성한 절연막과 N2O를 함유하는 제 2 성막 가스 2로 형성한 절연막은 모두 우수하며, 명확한 차는 나타나지 않았다.
종합적으로 평가하여, Si, O, H, N 및 C를 함유하는 절연막은 치밀성이 우수하기 때문에, 제 1 배리어 절연막으로서의 적합한 성질을 갖는다. Si, O, H 및 C를 함유하는 절연막은 제 2 배리어 절연막으로서의 적합한 성질을 갖는다.
이상과 같이, 배리어 절연막으로서, 상기 제 1 및 제 2 배리어 절연막으로 적어도 구성되는 2층 이상의 적층 구조를 사용한다. 그리고, 누설 전류가 작으며, 구리에 대한 확산 저지 능력이 충분히 높다는 기능을 저해하지 않도록 비교적 높은 비유전율을 갖는 제 1 배리어 절연막의 막 두께를 얇은 막 두께로 설정하고, 비유전율이 낮은 제 2 배리어 절연막의 막 두께를 배리어 절연막 전체의 막 두께로서필요한 충분히 두꺼운 막 두께로 설정한다. 이것에 의해, 배리어 절연막 전체에서는, 낮은 비유전율을 가지면서 누설 전류가 작고, 구리에 대한 확산 방지 능력도 충분히 높아진다.
이상, 제 1 실시형태에 의해 본 발명을 상세하게 설명했으나, 본 발명의 범위는 상기 실시형태에 구체적으로 나타낸 예에 한정되지 않고, 본 발명의 요지를 일탈하지 않는 범위의 상기 실시형태의 변경은 본 발명의 범위에 포함된다.
예를 들면, 상기 제 1 실시형태에서는, Si, O, H, N 및 C를 함유하는 절연막을 형성하기 위한 제 1 성막 가스로서, HMDSO+N2O+NH3또는 HMDSO+NH3를 사용하고 있으나, 실리콘 함유 가스로서, HMDSO 대신에 (i)항에 기재된 다른 실록산, 예를 들어, OMCTS 또는 TMCTS을 사용할 수 있다. 또한, 실록산 대신에 (ii)항에 기재된 메틸실란 중의 어느 하나를 사용할 수 있다. 또한, 산소 함유 가스로서, N2O 대신에 (iii)항에 기재된 H2O 또는 CO2를 사용할 수 있다. 질소 함유 가스로서, NH3대신에 N2를 사용할 수 있다. 즉, 제 1 성막 가스로서, 이들 가스에서 선택된 실리콘 함유 가스와 산소 함유 가스와 질소 함유 가스와의 다양한 조합, 또는 실리콘 함유 가스와 질소 함유 가스와의 다양한 조합이 가능하다.
또한, Si, O, H 및 C를 함유하는 절연막을 형성하기 위한 제 2 성막 가스로서, HMDSO+N2O를 사용하고 있으나, 실리콘 함유 가스로서, HMDSO 대신에 (i)항에 기재된 다른 실록산, 예를 들어, OMCTS 또는 TMCTS을 사용할 수 있다. 또한, 실록산대신에 (ii)항에 기재된 메틸실란 중의 어느 하나를 사용할 수 있다. 또한, 산소 함유 가스로서, N2O 대신에 (iii)항에 기재된 H2O 또는 CO2를 사용할 수 있다. 따라서, 제 2 성막 가스로서, 이들 가스에서 선택된 실리콘 함유 가스와 산소 함유 가스와의 조합이 가능하다.
또한, 제 1 배리어 절연막으로서, Si, O, H, N 및 C를 함유하는 절연막을 조사하여 그 적합한 성질이 얻어졌으나, Si, O, H 및 N를 함유하는 절연막에서도 그 적합한 성질을 갖는다. 이 경우에는, HMDSO 대신에 실란(SiH4)을 사용하고, 산소 함유 가스로서 N2O 또는 H2O 중의 어느 하나를 사용하며, 질소 함유 가스로서 N2또는 NH3중의 어느 하나를 사용할 수 있다.
또한, 제 2 배리어 절연막으로서, Si, O, H 및 C를 함유하는 절연막을 조사하여 그 적합한 성질이 얻어졌으나, Si, O 및 H를 함유하는 절연막에서도 그 적합한 성질을 갖는다. 이 경우에는, HMDSO 대신에 실란(SiH4)을 사용하고, 산소 함유 가스로서 N2O 또는 H2O 중의 어느 하나를 사용할 수 있다.
(제 2 실시형태)
도 10의 (a)는 제 2 실시형태인 반도체 장치의 제조 방법에 대해서 나타낸 단면도이다. 도 10의 (b)는 도 10의 (a)의 I-I선에 따른 단면도이다.
도 10의 (a) 및 (b)에 있어서, 본 발명의 제조 방법은, 배리어 절연막(34a,34c)을 포함하는 층간절연막(34) 중의 구리막을 주로 하는 하부 배선을 피복하는 배리어 절연막(34a)과 구리막을 주로 하는 상부 배선을 피복하는 배리어 절연막(38a)에 적용된다.
먼저, 반도체 기판(31) 위에 막 두께 약 1㎛의 SiO2막 또는 SiOCH막으로 이루어진 배선 매립 절연막(32)을 형성한다. 또한, SiOCH막은 막 중에 Si, O, C, H를 함유하는 절연막이다.
이어서, 배선 매립 절연막(32)을 에칭하여 배선 홈을 형성한 후, 배선 홈의 내면에 구리 확산 방지막으로서 TaN막(33a)을 형성한다. 이어서, TaN막(33a) 표면에 구리 시드층(도시 생략)을 스퍼터링법에 의해 형성한 후, 도금법에 의해 구리막을 매립한다. CMP법(Chemical Mechanical Polishing법)에 의해, 배선 홈으로부터 돌출된 구리막 및 TaN막(33a)을 연마하여 표면을 평탄화한다. 이것에 의해, 구리막(33b) 및 TaN막(33a)으로 이루어진 하부 배선이 형성된다. 이상이 피성막 기판(21)을 구성한다.
이어서, 배선 층간절연막(34) 중의 구리막(33b)과 접하는 배리어 절연막(34a)을 플라즈마 CVD법에 의해 형성한다. 이하에 그 상세를 설명한다.
먼저, 배리어 절연막(34a)를 형성하기 전에, 피성막 기판(21)의 표면을 플라즈마 처리한다. 처리 가스 조건은 제 1 실시형태에 나타낸 조건과 동일하게 한다.
따라서, 피성막 기판(21)을 성막 장치(101)의 챔버(1) 내에 도입하고, 기판 유지도구(3)에 의해 유지한다. 이어서, 피성막 기판(21)을 가열하여, 온도 375℃로 유지한다. 처리 가스를 챔버(1)에 도입하고, 가스 압력을 1Torr로 유지한다. 이어서, 상부 전극에 고주파 전력 400W(0.963W/㎠)를 인가한다. 하부 전극(3)에는 저주파 전력을 인가하지 않는다. 이것에 의해, 처리 가스가 플라즈마화한다. 이 상태를 소정 시간 유지하여, 구리막(33b) 표면의 자연산화막을 제거한다.
다음으로, 배리어 절연막(34a)을 형성하기 위해, 계속하여 기판 온도 375℃로 유지한다. HMDSO을 대략 50sccm의 유량으로, N2O를 대략 200sccm의 유량으로, NH3가스를 대략 50sccm의 유량으로 도 1에 나타낸 플라즈마 성막 장치(101)의 챔버(1) 내에 도입하고, 압력을 1Torr로 유지한다.
이어서, 하부 전극(3)에 주파수 380㎑의 저주파 전력 약 150W(0.36W/㎝)를 인가한다. 상부 전극(2)에는 고주파 전력을 인가하지 않는다.
이것에 의해, HMDSO과 N2O와 NH3가 플라즈마화한다. 이 상태를 10초간 유지하여, Si, O, H, N 및 C를 함유하는 막 두께 20㎚의 PE-CVD SiO2막으로 이루어진 제 1 배리어 절연막(34aa)을 형성한다.
다음으로, 기판 온도 375℃로 유지한 상태에서, HMDSO을 대략 50sccm의 유량으로, N2O를 대략 200sccm의 유량으로 도입하여, 압력을 1Torr로 유지한다.
이어서, 하부 전극(3)에 주파수 380㎑의 저주파 전력 약 150W(0.36W/㎝)를 인가한다. 상부 전극(2)에는 고주파 전력을 인가하지 않는다.
이것에 의해, HMDSO과 N2O가 플라즈마화한다. 이 상태를 10초간 유지하여,Si, O, H 및 C를 함유하는 막 두께 20㎚의 PE-CVD SiO2막으로 이루어진 제 2 배리어 절연막(34ab)을 형성한다.
이상에 의해, 제 1 배리어 절연막(34aa)과 제 2 배리어 절연막(34ab)으로 이루어진 배리어 절연막(34a)이 형성된다.
다음으로, 통상의 잘 알려진 저유전율을 갖는 절연막의 형성 방법에 의해, 배리어 절연막(34a) 위에 절연막(34b) 및 배리어 절연막(34c)을 차례로 형성하고, 배선 층간절연막(34)을 형성한다.
이어서, 배선 층간절연막(34) 위에 SiO2막 또는 SiOCH막(32)을 형성했을 때와 동일한 방법에 의해 막 두께 약 1㎛의 SiO2막 또는 SiOCH막으로 이루어진 배선 매립 절연막(35)을 형성한다.
다음으로, 잘 알려진 듀얼 다마신법에 의해 구리막을 주로 하는 접속 도체(36)와 구리막을 주로 하는 상부 배선(37)을 형성한다. 또한, 도면 중의 부호 36a 및 37a는 TaN막이고, 부호 36b 및 37b는 구리막이다.
이어서, 배리어 절연막(34aa, 34ab)과 동일한 성막 조건으로 각각 전면에 제 1 배리어 절연막(38aa)과 제 2 배리어 절연막(38ab)으로 이루어진 배리어 절연막(38a)을 형성한다. 이것에 의해, 반도체 장치가 완성된다.
이상과 같이, 이 제 2 실시형태에 의하면, 성막 가스의 구성 가스 중의 NH3를 전반 도입하고, 후반 정지시킨다. 이것에 의해, 전체적으로 누설 전류가 작고, 구리에 대한 확산 저지 능력이 충분히 높으며, 낮은 비유전율을 갖는 2층의 배리어절연막(34a, 38a)을 용이하게 형성할 수 있다.
이것에 의해, 특히, 이 배리어 절연막(34a, 38a)을 층간절연막의 일부로 하여 구리 배선(33, 37) 사이에 개재시킨 경우에, 신뢰성이 높고, 고속의 신호 전달이 가능한 반도체 장치를 얻는 것이 가능해진다.
이상, 제 2 실시형태에 의해 본 발명을 상세하게 설명했으나, 본 발명의 범위는 상기 실시형태에 구체적으로 나타낸 예에 한정되지 않고, 본 발명의 요지를 일탈하지 않는 범위의 상기 실시형태의 변경은 본 발명의 범위에 포함된다.
예를 들면, 제 2 실시형태에서는, 배리어 절연막(34a, 38a)은 질소를 함유하는 제 1 배리어 절연막(34aa, 38aa)과 질소를 함유하지 않는 제 2 배리어 절연막(34ab, 38ab)으로 이루어진 2층의 적층 구조를 가지나, 질소를 함유하는 제 1 배리어 절연막(34aa, 38aa)과 질소를 함유하지 않는 제 2 배리어 절연막(34ab, 38ab)을 적어도 포함하면, 3층 이상의 적층 구조를 사용할 수도 있다.
또한, 질소를 함유하는 제 1 배리어 절연막(34aa, 38aa)을 구리 배선과 접하도록 형성하고, 질소를 함유하지 않는 제 2 배리어 절연막(34ab, 38ab)을 제 1 배리어 절연막(34aa, 38aa) 위에 형성하고 있으나, 반대로 할 수도 있다.
또한, 제 2 실시형태에서는, 절연막(34b) 위에 배리어 절연막(34c)을 형성하고 있으나, 배리어 절연막(34c)을 생략하여 절연막(34b) 위에 직접 구리막(37b) 또는 구리막(37b)을 주로 하는 배선(37)을 형성할 수도 있다.
이상과 같이, 본 발명에 의하면, 구리막을 피복하는 배리어 절연막으로서,치밀성이 높기 때문에 구리에 대한 확산 저지 능력 등을 충분히 신뢰할 수 있지만 비교적 비유전율이 높은 질소를 함유하는 제 1 배리어 절연막과, 치밀성이 다소 뒤떨어지기 때문에 구리에 대한 확산 저지 능력 등을 충분히 신뢰할 수 없지만 비유전율이 낮은 질소를 함유하지 않는 제 2 배리어 절연막을 적어도 갖는 2층 이상의 적층 구조를 사용하고 있다.
이 2층의 적층 구조에 의해, 각각이 상호 보완되어, 전체적으로 누설 전류가 작고, 구리에 대한 확산 저지 능력이 충분히 높으며, 낮은 비유전율을 갖는 배리어 절연막을 형성할 수 있다.
특히, 이 배리어 절연막을 층간절연막의 일부로 하여 구리 배선 사이에 개재시킨 경우에, 신뢰성이 높고, 고속의 신호 전달이 가능한 반도체 장치를 얻는 것이 가능해진다.

Claims (18)

  1. 기판 위의 구리막 또는 구리막을 주로 하는 배선을 피복하는 배리어 절연막을 갖는 반도체 장치에 있어서,
    상기 배리어 절연막은, 실리콘, 산소, 질소 및 수소를 함유하거나 또는 실리콘, 산소, 질소, 수소 및 탄소를 함유하는 제 1 배리어 절연막과, 실리콘, 산소 및 수소를 함유하거나 또는 실리콘, 산소, 수소 및 탄소를 함유하는 제 2 배리어 절연막으로 적어도 구성되는 2층 이상의 적층 구조를 갖는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 배리어 절연막 위에 저유전율을 갖는 절연막을 갖는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 배리어 절연막과 상기 저유전율을 갖는 절연막은 층간절연막을 구성하고, 상기 저유전율을 갖는 절연막 위에 구리막 또는 구리막을 주로 하는 배선이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제 1 성막 가스를 플라즈마화하고 반응시켜 실리콘, 산소 및 수소를 함유하거나 또는 실리콘, 산소, 수소 및 탄소를 함유하는 제 1 배리어 절연막을 형성하는 공정과,
    제 2 성막 가스를 플라즈마화하고 반응시켜 실리콘, 산소, 질소 및 수소를 함유하거나 또는 실리콘, 산소, 질소, 수소 및 탄소를 함유하는 제 2 배리어 절연막을 형성하는 공정을 가지며,
    상기 제 1 배리어 절연막과 상기 제 2 배리어 절연막으로 적어도 구성되는 2층 이상의 적층 구조를 갖고, 기판 위의 구리막 또는 구리막을 주로 하는 배선을 피복하는 배리어 절연막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 제 1 배리어 절연막은 실리콘, 산소, 질소 및 수소를 함유하는 절연막이고, 상기 제 1 성막 가스는 실란(SiH4)과, N2O 또는 H2O 중의 적어도 어느 하나와, N2또는 NH3중의 적어도 어느 하나를 함유하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 4 항에 있어서,
    상기 제 1 배리어 절연막은 실리콘, 산소, 질소, 수소 및 탄소를 함유하는 절연막이고, 상기 제 1 성막 가스는 실록산 또는 메틸실란(SiHn(CH3)4-n: n=0, 1, 2, 3) 중의 적어도 어느 하나와, N2O, H2O 또는 CO2중의 적어도 어느 하나와, N2또는NH3중의 적어도 어느 하나를 함유하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 실록산은 헥사메틸디실록산(HMDSO: (CH3)3Si-O-Si(CH3)3), 옥타메틸시클로테트라실록산(OMCTS: ((CH3)2)4Si4O4),
    )
    또는 테트라메틸시클로테트라실록산(TMCTS: (CH3H)4Si4O4)
    )
    중의 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 6 항에 있어서,
    상기 메틸실란(SiHn(CH3)4-n: n=0, 1, 2, 3)은 모노메틸실란(SiH3(CH3)), 디메틸실란(SiH2(CH3)2), 트리메틸실란(SiH(CH3)3) 또는 테트라메틸실란(Si(CH3)4) 중의 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 4 항에 있어서,
    상기 제 1 배리어 절연막은 실리콘, 산소, 질소, 수소 및 탄소를 함유하는 절연막이고, 상기 제 1 성막 가스는 실록산 또는 메틸실란(SiHn(CH3)4-n: n=0, 1, 2, 3) 중의 적어도 어느 하나와, N2또는 NH3중의 적어도 어느 하나를 함유하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 실록산은 헥사메틸디실록산(HMDSO: (CH3)3Si-O-Si(CH3)3), 옥타메틸시클로테트라실록산(OMCTS: ((CH3)2)4Si4O4),
    )
    또는 테트라메틸시클로테트라실록산(TMCTS: (CH3H)4Si4O4)
    )
    중의 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 9 항에 있어서,
    상기 메틸실란(SiHn(CH3)4-n: n=0, 1, 2, 3)은 모노메틸실란(SiH3(CH3)), 디메틸실란(SiH2(CH3)2), 트리메틸실란(SiH(CH3)3), 또는 테트라메틸실란(Si(CH3)4) 중의 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 4 항에 있어서,
    상기 제 2 배리어 절연막은 실리콘, 산소 및 수소를 함유하는 절연막이고, 상기 제 2 성막 가스는 실란(SiH4)과, N2O 또는 H2O 중의 적어도 어느 하나를 함유하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 4 항에 있어서,
    상기 제 2 배리어 절연막은 실리콘, 산소, 수소 및 탄소를 함유하는 절연막이고, 상기 제 2 성막 가스는 실록산 또는 메틸실란(SiHn(CH3)4-n: n=0, 1, 2, 3) 중의 적어도 어느 하나와, N2O, H2O 또는 CO2중의 적어도 어느 하나를 함유하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 실록산은 헥사메틸디실록산(HMDSO: (CH3)3Si-O-Si(CH3)3), 옥타메틸시클로테트라실록산(OMCTS: ((CH3)2)4Si4O4),
    )
    또는 테트라메틸시클로테트라실록산(TMCTS: (CH3H)4Si4O4)
    )
    중의 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 13 항에 있어서,
    상기 메틸실란(SiHn(CH3)4-n: n=0, 1, 2, 3)은 모노메틸실란(SiH3(CH3)), 디메틸실란(SiH2(CH3)2), 트리메틸실란(SiH(CH3)3), 또는 테트라메틸실란(Si(CH3)4) 중의 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 4 항에 있어서,
    상기 배리어 절연막을 형성하기 전에, 상기 구리막의 표면을 NH3가스의 플라즈마에 노출시켜, 상기 구리막 표면의 산화막을 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 4 항에 있어서,
    상기 배리어 절연막 위에 저유전율을 갖는 절연막을 더 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 17 항에 있어서,
    상기 저유전율을 갖는 절연막 위에 구리막 또는 구리막을 주로 하는 배선을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2002-0040664A 2001-08-17 2002-07-12 반도체 장치 및 그 제조 방법 KR100484322B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001247936A JP3745257B2 (ja) 2001-08-17 2001-08-17 半導体装置及びその製造方法
JPJP-P-2001-00247936 2001-08-17

Publications (2)

Publication Number Publication Date
KR20030015838A true KR20030015838A (ko) 2003-02-25
KR100484322B1 KR100484322B1 (ko) 2005-04-20

Family

ID=19077174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0040664A KR100484322B1 (ko) 2001-08-17 2002-07-12 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6815824B2 (ko)
EP (1) EP1284500A3 (ko)
JP (1) JP3745257B2 (ko)
KR (1) KR100484322B1 (ko)
TW (1) TW546694B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658479B1 (ko) * 2004-03-31 2006-12-19 가부시끼가이샤 한도따이 프로세스 켄큐쇼 성막 방법 및 반도체 장치의 제조 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100352036C (zh) 2002-10-17 2007-11-28 株式会社瑞萨科技 半导体器件及其制造方法
AU2003291348A1 (en) * 2002-10-31 2004-05-25 Advanced Micro Devices, Inc. An improved barrier layer for a copper metallization layer including a low k dielectric
DE10250889B4 (de) 2002-10-31 2006-12-07 Advanced Micro Devices, Inc., Sunnyvale Verbesserte SiC-Barrierenschicht für eine Kupfermetallisierungsschicht mit einem Dielektrikum mit kleinem ε und Verfahren zur Herstellung derselben
JP4034197B2 (ja) * 2003-01-31 2008-01-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4454242B2 (ja) 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7276441B1 (en) * 2003-04-15 2007-10-02 Lsi Logic Corporation Dielectric barrier layer for increasing electromigration lifetimes in copper interconnect structures
US7081673B2 (en) * 2003-04-17 2006-07-25 International Business Machines Corporation Multilayered cap barrier in microelectronic interconnect structures
JPWO2005013356A1 (ja) * 2003-07-18 2007-09-27 日本電気株式会社 溝配線を有する半導体装置および半導体装置の製造方法
JP4938222B2 (ja) * 2004-02-03 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置
US7285842B2 (en) * 2004-04-27 2007-10-23 Polyset Company, Inc. Siloxane epoxy polymers as metal diffusion barriers to reduce electromigration
JP5096669B2 (ja) 2005-07-06 2012-12-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
DE102005035740A1 (de) * 2005-07-29 2007-02-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer isolierenden Barrierenschicht für eine Kupfermetallisierungsschicht
JP4521349B2 (ja) * 2005-10-13 2010-08-11 富士通セミコンダクター株式会社 半導体集積回路装置
JP4535505B2 (ja) * 2006-02-10 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5196467B2 (ja) * 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
FR2926294B1 (fr) * 2008-01-16 2010-08-13 Commissariat Energie Atomique Procede de realisation de cavites d'air dans des microstructures
FR2926397B1 (fr) * 2008-01-16 2010-02-12 Commissariat Energie Atomique Procede de fabrication de films dielectriques permeables
JP4423379B2 (ja) * 2008-03-25 2010-03-03 合同会社先端配線材料研究所 銅配線、半導体装置および銅配線の形成方法
JP5554951B2 (ja) 2008-09-11 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10147747B2 (en) * 2014-08-21 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
KR102399345B1 (ko) 2014-11-12 2022-05-19 삼성전자주식회사 반도체 장치의 제조 방법
US10546826B2 (en) * 2018-07-02 2020-01-28 Intel IP Corporation Device containing and method of providing carbon covered copper layer
JP6807420B2 (ja) * 2019-02-21 2021-01-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2020155591A (ja) 2019-03-20 2020-09-24 株式会社東芝 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040046A (en) 1990-10-09 1991-08-13 Micron Technology, Inc. Process for forming highly conformal dielectric coatings in the manufacture of integrated circuits and product produced thereby
EP0519079B1 (en) 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
JP2684942B2 (ja) 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
JP2912174B2 (ja) 1994-12-27 1999-06-28 日本電気株式会社 ライブラリ群及びそれを用いた半導体集積回路
EP0720223B1 (en) 1994-12-30 2003-03-26 STMicroelectronics S.r.l. Process for the production of a semiconductor device having better interface adhesion between dielectric layers
US5942328A (en) * 1996-02-29 1999-08-24 International Business Machines Corporation Low dielectric constant amorphous fluorinated carbon and method of preparation
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
JP3365554B2 (ja) 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
US6417092B1 (en) * 2000-04-05 2002-07-09 Novellus Systems, Inc. Low dielectric constant etch stop films
JP3532830B2 (ja) 2000-05-24 2004-05-31 キヤノン販売株式会社 半導体装置及びその製造方法
US6726996B2 (en) * 2001-05-16 2004-04-27 International Business Machines Corporation Laminated diffusion barrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658479B1 (ko) * 2004-03-31 2006-12-19 가부시끼가이샤 한도따이 프로세스 켄큐쇼 성막 방법 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US20030042613A1 (en) 2003-03-06
EP1284500A2 (en) 2003-02-19
JP2003059923A (ja) 2003-02-28
TW546694B (en) 2003-08-11
EP1284500A3 (en) 2004-02-04
JP3745257B2 (ja) 2006-02-15
US6815824B2 (en) 2004-11-09
KR100484322B1 (ko) 2005-04-20

Similar Documents

Publication Publication Date Title
KR100484322B1 (ko) 반도체 장치 및 그 제조 방법
KR100494480B1 (ko) 반도체 장치의 제조 방법
KR100407012B1 (ko) 반도체 장치 및 그 제조 방법
JP3545364B2 (ja) 半導体装置及びその製造方法
KR100546958B1 (ko) 반도체 장치 및 그 제조 방법
KR20060044992A (ko) 성막 방법 및 반도체 장치의 제조 방법
KR100376170B1 (ko) 반도체 장치 및 그 제조 방법
JP3934343B2 (ja) 半導体装置及びその製造方法
KR100399633B1 (ko) 반도체 장치 및 그 제조 방법
KR20020009440A (ko) 성막 방법, 반도체 장치 및 그 제조 방법
KR20040111079A (ko) 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치
KR100771122B1 (ko) 반도체 장치 및 그 제조 방법
JP3749162B2 (ja) 半導体装置の製造方法
KR20020079412A (ko) 반도체 장치의 제조 방법
JP2004200713A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140326

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee