KR20060044992A - 성막 방법 및 반도체 장치의 제조 방법 - Google Patents

성막 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20060044992A
KR20060044992A KR1020050026389A KR20050026389A KR20060044992A KR 20060044992 A KR20060044992 A KR 20060044992A KR 1020050026389 A KR1020050026389 A KR 1020050026389A KR 20050026389 A KR20050026389 A KR 20050026389A KR 20060044992 A KR20060044992 A KR 20060044992A
Authority
KR
South Korea
Prior art keywords
film
insulating film
wiring
gas
dielectric constant
Prior art date
Application number
KR1020050026389A
Other languages
English (en)
Other versions
KR100658479B1 (ko
Inventor
요시미 시오야
하루오 시모다
가즈오 마에다
Original Assignee
가부시끼가이샤 한도따이 프로세스 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 한도따이 프로세스 켄큐쇼 filed Critical 가부시끼가이샤 한도따이 프로세스 켄큐쇼
Publication of KR20060044992A publication Critical patent/KR20060044992A/ko
Application granted granted Critical
Publication of KR100658479B1 publication Critical patent/KR100658479B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D4/00—Coating compositions, e.g. paints, varnishes or lacquers, based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; Coating compositions, based on monomers of macromolecular compounds of groups C09D183/00 - C09D183/16
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 배리어 절연막이나 그 위의 주절연막에 있어서 기계적 강도를 높임과 함께, 흡습성을 개선하고, 또한, 더 저유전율화를 더 도모함, 특히 배리어 절연막에서는 구리 확산 방지 기능을 유지하면서, 비유전율을 더욱 저감시킬 수 있는 성막 방법 및 반도체 장치의 제조 방법을 제공함을 과제로 한다.
본 발명은 성막 가스를 플라즈마화하여 반응시켜, 저유전율을 갖는 절연막을 형성하는 성막 방법에 있어서, 성막 가스는, 환상 실록산 결합, 및 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 제1 실리콘 함유 유기 화합물과, 직쇄상 실록산 결합, 및 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 제2 실리콘 함유 유기 화합물을 주요 구성 가스로 한다.
성막 방법, 반도체 장치, 성막 가스, 플라즈마화, 저유전율, 환상 실록산 결합, 쇄상 실록산 결합, 메틸기, 메톡시기, 산화성 가스, 알코올, 희석 가스.

Description

성막 방법 및 반도체 장치의 제조 방법{DEPOSITION METHOD AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
도 1은 본 발명의 제1 실시 형태인 성막 방법에 사용되는 플라즈마 성막 장치의 구성을 나타내는 측면도.
도 2는 본 발명의 제1 실시 형태인 성막 방법에 사용되는 성막 가스 중의 구성 가스의 조합에 대하여 나타내는 표.
도 3의 (a), (b), (c)는 각각, 본 발명의 제1 실시 형태인 성막 방법에 의해 성막 조건 I로 성막된 절연막에 대하여, HMDSO 유량에 대한 비유전율, 절연 파괴 전계, 퇴적 레이트의 관계를 나타내는 그래프.
도 4의 (a), (b), (c)는 각각, 본 발명의 제1 실시 형태인 성막 방법에 의해 성막 조건 I로 성막된 절연막에 대하여, H2O 유량에 대한 비유전율, 절연 파괴 전계, 퇴적 레이트의 관계를 나타내는 그래프.
도 5의 (a), (b), (c)는 각각, 본 발명의 제1 실시 형태인 성막 방법에 의해 성막 조건 I로 성막된 절연막에 대하여, 가스 압력에 대한 비유전율, 절연 파괴 전계, 퇴적 레이트의 관계를 나타내는 그래프.
도 6의 (a), (b), (c)는 각각, 본 발명의 제1 실시 형태인 성막 방법에 의해 성막 조건 I로 성막된 절연막에 대하여, 인가 전력에 대한 비유전율, 절연 파괴 전계, 퇴적 레이트의 관계를 나타내는 그래프.
도 7의 (a), (b), (c)는 각각, 본 발명의 제1 실시 형태인 성막 방법에 의해 성막 조건 II로 성막된 절연막에 대하여, H2O 유량에 대한 비유전율, 절연 파괴 전계, 퇴적 레이트의 관계를 나타내는 그래프.
도 8의 (a), (b), (c)는 각각, 본 발명의 제1 실시 형태인 성막 방법에 의해 성막 조건 II로 성막된 절연막에 대하여, 가스 압력에 대한 비유전율, 절연 파괴 전계, 퇴적 레이트의 관계를 나타내는 그래프.
도 9의 (a)∼(c)는 본 발명의 제2 실시 형태인 반도체 장치 및 그 제조 방법에 대하여 나타내는 단면도(그 1).
도 10의 (a)∼(c)는 본 발명의 제2 실시 형태인 반도체 장치 및 그 제조 방법에 대하여 나타내는 단면도(그 2).
도 11의 (a), (b)는 본 발명의 제2 실시 형태인 반도체 장치 및 그 제조 방법에 대하여 나타내는 단면도(그 3).
도 12는 본 발명의 제3 실시 형태인 반도체 장치 및 그 제조 방법에 대하여 나타내는 단면도.
도 13은 본 발명의 제4 실시 형태인 반도체 장치 및 그 제조 방법에 대하여 나타내는 단면도.
[부호의 설명]
1　 챔버
2　 상부 전극
3 하부 전극
4　 배기 배관
5　 밸브
6　 배기 장치
7　 고주파 전력 공급 전원(RF전원)
8　 저주파 전력 공급 전원
9a　 배관
9b∼9h　 분기 배관
10a∼10u　 개폐 수단
11a∼11g　 유량 조정 수단
12　 히터
31　 피성막 기판
32, 40, 43, 64, 67, 69　 주절연막
33, 39, 41, 44, 65, 66, 68, 70, 71　 배리어 절연막
34, 61　 하부 배선 매립 절연막
34a, 34b　 하부 배선 홈
36a, 36b, 52a, 52b　 TaN막
37a, 37b, 53a, 53b　 구리막
38a, 38b　 하부 배선
42, 62　 배선층간 절연막
45, 63　 상부 배선 매립 절연막
49a, 49b　 상부 배선 홈
51a, 51b　 배선 접속 구멍
54a, 54b　 접속 도체
55a, 55b　 상부 배선
101　 성막 장치
101A　 성막부
101B　 성막 가스 공급부
본 발명은, 성막 방법 및 반도체 장치의 제조 방법에 관한 것이며, 보다 자세하게는, 구리막을 주로 하는 배선을 피복하여 저유전율을 갖는 절연막을 형성하는 성막 방법 및 반도체 장치의 제조 방법에 관한 것이다.
최근, 반도체 집적 회로 장치의 고집적도화, 고밀도화와 함께, 데이터 전송 속도의 고속화가 요구되어, RC 딜레이(delay)가 작은 다층 배선 구조가 요망되고 있다. 이러한 다층 배선 구조를 달성하기 위해, 배선으로서 전기 저항이 작은 구리를 주로 하는 배선이 사용되며, 구리를 주로 하는 배선을 피복하는 배리어 절연 막이나 배리어 절연막 위의 주절연막으로서 저유전율을 갖는 절연막(이하, "저유전율 절연막"이라 함)이 사용되고 있다.
저유전율 절연막을 형성하는 성막 방법으로서, 도포법에 의한 성막 방법이나, 플라즈마 CVD법에 의한 성막 방법이 알려져 있다. 플라즈마 CVD법에 의해 성막된 절연막은, 도포법에 의해 성막된 절연막과 비교하여 비유전율은 크지만, 기계적 강도가 높고, 또 수분 함유량이 적어서, 예의, 플라즈마 CVD법에 의한 저유전율 절연막의 성막 방법의 연구 개발이 행해지고 있다.
플라즈마 CVD법에 의한 배리어 절연막이나 배리어 절연막 위의 주절연막 등의 저유전율 절연막의 성막 방법에 관해서는, 예를 들면, 특허 문헌 1, 2, 3 등에 기재되어 있다.
[특허 문헌 1] 일본 특개2002－164346호 공보
[특허 문헌 2] 일본 특개2002－252228호 공보
[특허 문헌 3] 일본 특개2002－164429호 공보
그러나, 최근에 구동 주파수나 데이터 전송 속도의 더욱 고속화가 요구되고, 또한 배선 패턴의 미세화가 진전함에 따라, 비유전율이 더 낮은 층간 절연막의 형성이 필요하게 된다. 예를 들면, 구동 주파수가 GHz를 넘고, 배선 패턴의 치수가 65 nm 이하로 되면, 2.6 이하, 바람직하게는 2.4 이하의 비유전율이 필요하게 된다. 이 경우, 구리를 피복하는 배리어 절연막은 구리 확산 방지 기능을 유지하면서, 비유전율을 더욱 저감시킬 필요가 있다. 아울러, 비유전율이 낮아도 기계적 강도가 높은 막이 요망되고 있다.
본 발명은, 상기 종래 기술의 문제점을 감안하여 창작된 것이며, 배리어 절연막이나 그 위의 주절연막에 있어서 기계적 강도를 높임과 함께, 흡습성을 개선하고, 또한, 더 저유전율화를 도모함, 특히 배리어 절연막에서는 구리 확산 방지 기능을 유지하면서, 비유전율을 더욱 저감시킬 수 있는 성막 방법 및 반도체 장치의 제조 방법을 제공하는 것이다.
상기 과제를 해결하기 위해,
제1 발명은, 성막 방법에 관한 것이며, 성막 가스를 플라즈마화하여 반응시켜, 저유전율을 갖는 절연막을 형성하는 성막 방법에 있어서, 상기 성막 가스는, 환상 실록산 결합, 및 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 제1 실리콘 함유 유기 화합물과, 직쇄상 실록산 결합, 및 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 제2 실리콘 함유 유기 화합물을 주요 구성 가스로 하는 것을 특징으로 하고,
제2 발명은, 제1 발명의 성막 방법에 관한 것이며, 상기 주요 구성 가스는, 상기 제1 실리콘 함유 유기 화합물과, 상기 제2 실리콘 함유 유기 화합물과, 이에 더하여, H2O, O2, N2O, 혹은 CO2 중 어느 하나로 되는 산화성 가스로 이루어지는 것을 특징으로 하고,
제3 발명은, 제1 발명의 성막 방법에 관한 것이며, 상기 주요 구성 가스는, 상기 제1 실리콘 함유 유기 화합물과, 상기 제2 실리콘 함유 유기 화합물과, 이에 더하여, 알코올로 이루어지는 것을 특징으로 하고,
제4 발명은, 제1 발명의 성막 방법에 관한 것이며, 상기 주요 구성 가스는, 상기 제1 실리콘 함유 유기 화합물과, 상기 제2 실리콘 함유 유기 화합물과, 이에 더하여, H2O, O2, N2O, 혹은 CO2 중 어느 하나로 되는 산화성 가스와, 알코올로 이루어지는 것을 특징으로 하고,
제5 발명은, 제1 발명의 성막 방법에 관한 것이며, 상기 제2 실리콘 함유 유기 화합물은,
헥사메틸디실록산(HMDSO: (CH3)3Si-O-Si(CH3)3)
Figure 112005016792318-PAT00001
디메톡시테트라메틸디실록산(DMTMDSO: (OCH3)(CH3)2Si-O-Si(CH3)2(OCH3))
Figure 112005016792318-PAT00002
옥타메틸트리실록산(OMTSO: (CH3)3Si-O-Si(CH3)2-O-Si(CH3)3)
Figure 112005016792318-PAT00003
디메톡시헥사메틸트리실록산(DMHMTSO:(OCH3)(CH3)2Si-O-Si(CH3)2-O-Si(OCH3)(CH3)2)
Figure 112005016792318-PAT00004
헥사메톡시디메틸트리실록산(HMDMTSO: (OCH3)2(CH3)Si-O-Si(OCH3)2-O-Si(OCH3)2(CH3))
Figure 112005016792318-PAT00005
테트라메틸디플루오로디실록산(TMDFDSO: F(CH3)2Si-O-SiF(CH3)2)
Figure 112005016792318-PAT00006
디메톡시디메틸디플루오로디실록산(DMDMDFDSO: F(OCH3)(CH3)Si-O-SiF(CH3)(OCH3))
Figure 112005016792318-PAT00007
펜타메틸모노플루오로디실록산(PMMFDSO: (CH3)3Si-O-SiF(CH3)2)
Figure 112005016792318-PAT00008
디메톡시트리메틸모노플루오로디실록산(DMTMMFDSO: (CH3)3Si-O-SiF(OCH3)2)
Figure 112005016792318-PAT00009
트리메틸트리플루오로디실록산(TMTFDSO: F(CH3)2Si-O-SiF2(CH3))
Figure 112005016792318-PAT00010
모노메톡시디메틸트리플루오로디실록산(MMDMTFDSO: F(CH3)2Si-O-SiF2(OCH3))
Figure 112005016792318-PAT00011
디메틸테트라플루오로디실록산(DMTFDSO: F2(CH3)Si-O-SiF2(CH3))
Figure 112005016792318-PAT00012
모노메톡시모노메틸테트라플루오로디실록산(MMMMTFDSO: F2(CH3)Si-O-SiF2(OCH3))
Figure 112005016792318-PAT00013
중 어느 하나인 것을 특징으로 하고,
제6 발명은, 성막 방법에 관한 것으로, 성막 가스를 플라즈마화하여 반응시켜, 저유전율을 갖는 절연막을 형성하는 성막 방법에 있어서, 상기 성막 가스는, 환상 실록산 결합, 및 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 제1 실리콘 함유 유기 화합물과, 메틸기 혹은 메톡시기 중 적어도 어느 하나가 실리콘과 결합한 유기 실란을 주요 구성 가스로 하는 것을 특징으로 하고,
제7 발명은, 제6 발명의 성막 방법에 관한 것으로, 상기 주요 구성 가스는, 상기 제1 실리콘 함유 유기 화합물과, 상기 유기 실란과, 이에 더하여, H2O, O2, N2O, 혹은 CO2 중 어느 하나로 되는 산화성 가스로 이루어지는 것을 특징으로 하고,
제8 발명은, 제6 발명의 성막 방법에 관한 것으로, 상기 유기 실란은,
모노메틸실란(SiH3(CH3)),
Figure 112005016792318-PAT00014
디메틸실란(SiH2(CH3)2),
Figure 112005016792318-PAT00015
트리메틸실란(SiH(CH3)3),
Figure 112005016792318-PAT00016
테트라메틸실란(Si(CH3)4),
Figure 112005016792318-PAT00017
모노메틸트리메톡시실란(Si(CH3)(OCH3)3),
Figure 112005016792318-PAT00018
디메틸디메톡시실란(Si(CH3)2(OCH3)2),
Figure 112005016792318-PAT00019
또는 트리메틸모노메톡시실란(Si(CH3)3(OCH3))
Figure 112005016792318-PAT00020
중 어느 하나인 것을 특징으로 하고,
제9 발명은, 제1 또는 제6 발명의 성막 방법에 관한 것이며, 상기 제1 실리콘 함유 유기 화합물은,
옥타메틸시클로테트라실록산(OMCTS: ((CH3)2)4Si4O4),
Figure 112005016792318-PAT00021
테트라메틸시클로테트라실록산(TMCTS: (CH3H)4Si4O4),
Figure 112005016792318-PAT00022
또는 테트라메톡시테트라메틸시클로테트라실록산(TMTMCTS: ((OCH3)(CH3))4Si4O4)
Figure 112005016792318-PAT00023
중 어느 하나인 것을 특징으로 하고,
제10 발명은, 반도체 장치의 제조 방법에 관한 것이며, 구리막을 주로 하는 배선을 매립한 배선 매립 절연막이 형성된 반도체 장치의 제조 방법으로서, 상기 배선 매립 절연막은 1층의 절연막으로 구성되며, 제1 발명 또는 제6 발명 기재의 성막 방법에 의해 성막한 저유전율을 갖는 절연막인 것을 특징으로 하고,
제11 발명은, 반도체 장치의 제조 방법에 관한 것이며, 구리막을 주로 하는 배선을 매립한 배선 매립 절연막이 형성된 반도체 장치의 제조 방법으로서, 상기 배선 매립 절연막이 적어도 주절연막과 그 위의 배리어 절연막의 2층으로 구성되며, 이들 절연막 중 어느 하나는 제1 발명 또는 제6 발명 기재의 성막 방법에 의해 성막한 저유전율을 갖는 절연막인 것을 특징으로 하고,
제12 발명은, 반도체 장치의 제조 방법에 관한 것이며, 구리막을 주로 하는 배선 위에, 그 구리막을 주로 하는 배선에 접하는 절연막이 형성된 반도체 장치의 제조 방법으로서, 상기 절연막은 제1 발명 또는 제6 발명 기재의 성막 방법에 의해 성막한 저유전율을 갖는 절연막인 것을 특징으로 하고,
제13 발명은, 제12 발명의 반도체 장치의 제조 방법에 관한 것이며, 상기 절연막은, 구리막을 주로 하는 배선에 의해 끼인 배선층간 절연막을 구성하는 것을 특징으로 하고,
제14 발명은, 반도체 장치의 제조 방법에 관한 것이며, 구리막을 주로 하는 배선 위에, 그 구리막을 주로 하는 배선과 접하는 배리어 절연막과, 그 배리어 절연막 위의 주절연막이 적어도 형성된 반도체 장치의 제조 방법으로서, 상기 배리어 절연막은 제1 발명 또는 제6 발명 기재의 성막 방법에 의해 성막한 저유전율을 갖는 절연막인 것을 특징으로 하고,
제15 발명은, 제14 발명의 반도체 장치의 제조 방법에 관한 것이며, 상기 구리막을 주로 하는 배선 위에 형성된, 그 구리막을 주로 하는 배선과 접하는 배리어 절연막과 그 배리어 절연막 위의 주절연막은, 구리막을 주로 하는 배선에 의해 끼인 배선층간 절연막을 구성하는 것을 특징으로 하고,
제16 발명은, 반도체 장치의 제조 방법에 관한 것이며, 구리막을 주로 하는 배선 위에, 그 구리막을 주로 하는 배선과 접하는 배리어 절연막과, 그 배리어 절연막 위의 주절연막이 적어도 형성된 반도체 장치의 제조 방법으로서, 상기 주절연막은 제1 발명 또는 제6 발명 기재의 성막 방법에 의해 성막한 저유전율을 갖는 절연막인 것을 특징으로 하고,
제17 발명은, 제16 발명의 반도체 장치의 제조 방법에 관한 것이며, 상기 구리막을 주로 하는 배선 위에 형성된, 그 구리막을 주로 하는 배선과 접하는 배리어 절연막과 그 배리어 절연막 위의 주절연막은, 구리막을 주로 하는 배선에 의해 끼인 배선층간 절연막을 구성하는 것을 특징으로 한다.
이하에, 상기 구성에 의해 발휘되는 작용을 설명한다.
본원 발명자의 실험에 의하면, 실리콘 함유 유기 화합물을 주요 구성 가스로 하는 성막 가스나, 또는 실리콘 함유 유기 화합물과 산화성 가스를 주요 구성 가스로 하는 성막 가스를 플라즈마화하여 저유전율 절연막을 성막하는 방법에 있어서, 실리콘 함유 유기 화합물로서, 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 환상 실록산만을 사용하여 성막하면, 비유전율은 낮지만 백탁이 생겨 기계적 강도가 낮고, 흡습성도 높은 절연막밖에 얻어지지 않는다. 한편, 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 환상 실록산에, 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 쇄상 실록산 또는 유기 실란을 첨가해가면 첨가량에 따라 유전율은 높아지지만 백탁이 생기지 않음을 알아냈다. 그래서, 환상 실록산에 대하여 쇄상 실록산 또는 유기 실란의 유량을 조정함으로써, 기계적 강도를 높임과 함께, 흡습성을 개선하고, 또한 비유전율을 낮게 유지할 수 있음을 알았다. 또한, 구리 확산 방지 기능도 가짐을 알았다. 특히, 기계적 강도의 향상에 관해서는, 메톡시기를 갖는 실록산 또는 유기 실란을 사용함이 유효함을 알았다.
본원 발명에 있어서는, 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 환상 실록산과, 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 쇄상 실록산을 조합한 혼합 가스를 주요 구성 가스로 하는 성막 가스나, 혹은 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 환상 실록산과, 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 유기 실란을 조합한 혼합 가스를 주요 구성 가스로 하는 성막 가 스나, 또는 이들 혼합 가스에 H2O 등의 산화성 가스를 더 가한 성막 가스를 사용한 플라즈마 CVD법에 의해 성막한다.
따라서, 형성하는 절연막(형성막)의 백탁을 방지하여 기계적 강도를 높게 유지함과 함께, 형성막의 흡습성을 개선하고, 또한 형성막의 비유전율을 2.6 이하로 낮게 할 수 있다. 또한, 아울러 그 절연막에 구리 확산 방지 기능을 갖게 할 수 있다.
이 경우, 상기 가스의 조합에 메틸 알코올이나 에틸 알코올 등을 더 가함으로써, 형성막 중에 CH3, C2H5 등을 취입하여 비유전율을 보다 저감시킴과 함께, OH기에 의한 산화에 의해 형성막의 가교를 도모하여 형성막의 기계적 강도를 보다 높게 할 수 있다.
또한, 상기 성막 가스에 희석 가스로서 불활성 가스를 가함으로써, 성막 가스의 급격한 반응을 억제하여 기상 반응을 억제할 수 있다. 이에 의해, 형성막의 기계적 강도나 밀착력의 저하를 방지하고, 파티클의 발생을 방지할 수 있다. 또한, 불활성 가스를 너무 가하면 비유전율이 높아지므로, 적당한 양을 첨가하는 것이 바람직하다.
이 경우, 구리 배선 등이 형성된 반도체 장치에 이 성막 방법을 적용하여, 상기와 같은 성질을 갖는 절연막을, 구리 배선 등을 피복하는 배리어 절연막으로서, 혹은, 구리 배선 등을 직접 피복하는 절연막으로서, 혹은 구리 배선 등을 피복하는 배리어 절연막 위의 주절연막으로서 사용하고, 또한, 상기 절연막, 또는 배리 어 절연막 및 주절연막을, 배선층간 절연막이나 배선 매립 절연막을 구성하는 절연막으로서 사용함으로써, 반도체 장치의 고속 성능을 향상시킬 수 있다.
이하에, 본 발명의 실시 형태에 대하여 도면을 참조하면서 설명한다.
(제1 실시 형태)
도 1은 본 발명의 실시 형태에 의한 성막 방법에 사용되는 평행 평판형의 플라즈마 성막 장치(101)의 구성을 나타내는 측면도이다.
이 플라즈마 성막 장치(101)는, 플라즈마 가스에 의해 피성막 기판(31) 위에 절연막을 형성하는 장소인 성막부(101A)와, 성막 가스를 구성하는 복수의 가스의 공급원을 갖는 성막 가스 공급부(101B)로 구성되어 있다.
성막부(101A)는, 도 1에 나타내는 바와 같이, 감압 가능한 챔버(1)를 구비하며, 챔버(1)는 배기 배관(4)을 통해 배기 장치(6)와 접속되어 있다. 배기 배관(4)의 도중에는 챔버(1)와 배기 장치(6)의 사이의 도통／비도통을 제어하는 개폐 밸브(5)가 마련되어 있다. 챔버(1)에는 챔버(1) 내의 압력을 감시하는, 도면에 나타내지 않은 진공계 등의 압력 계측 수단이 마련되어 있다.
챔버(1) 내에는 대향하는 한 쌍의 상부 전극(제1 전극)(2)과 하부 전극(제2 전극)(3)이 구비되며, 상부 전극(2)에 주파수 13.56 MHz의 고주파 전력을 공급하는 고주파 전력 공급 전원(RF 전원)(7)이 접속되고, 하부 전극(3)에 주파수 380 kHz의 저주파 전력을 공급하는 저주파 전력 공급 전원(8)이 접속되어 있다. 이들 전원 (7, 8)으로부터 상부 전극(2) 및 하부 전극(3)에 전력을 공급하여, 성막 가스를 플 라즈마화한다. 상부 전극(2), 하부 전극(3) 및 전원(7, 8)이 성막 가스를 플라즈마화하는 플라즈마 생성 수단을 구성한다.
상부 전극(2)은 성막 가스의 분산구(分散具)를 겸하고 있다. 상부 전극(2)에는 복수의 관통공이 형성되어, 하부 전극(3)과의 대향면에서의 관통공의 개구부가 성막 가스의 방출구(도입구)로 된다. 이 성막 가스 등의 방출구는 성막 가스 공급부(101B)와 배관(9a)으로 접속되어 있다. 또한, 경우에 따라, 상부 전극(2)에는, 도면에 나타내지 않은 히터가 구비되는 경우도 있다. 이 히터는 성막 중에 상부 전극(2)을 온도 대략 100∼200℃ 정도로 가열함으로써, 성막 가스 등의 반응 생성물로 이루어지는 파티클이 상부 전극(2)에 부착하는 것을 방지한다.
하부 전극(3)은 피성막 기판(31)의 유지대를 겸하고, 또한, 유지대 위의 피성막 기판(31)을 가열하는 히터(12)를 구비하고 있다.
성막 가스 공급부(101B)에는, 메틸기 혹은 메톡시기 중 적어도 어느 하나를갖는 환상 실록산(제1 실리콘 함유 유기 화합물)의 공급원과, 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 쇄상 실록산(제2 실리콘 함유 유기 화합물)의 공급원과, 메틸기 혹은 메톡시기 중 적어도 어느 하나가 실리콘과 결합한 유기 실란의 공급원과, H2O, O2, N2O, 혹은 CO2 중 어느 하나로 되는 산화성 가스의 공급원과, 메틸 알코올(CH3OH)이나 에틸 알코올(C2H5OH) 등 알코올의 공급원과, 희석 가스의 공급원과, 질소(N2)의 공급원이 마련되어 있다.
이들 가스는 적의 분기 배관(9b∼9h) 및 이들 모든 분기 배관(9b∼9h)이 접 속된 배관(9a)를 통해 성막부(101A)의 챔버(1) 내에 공급된다. 분기 배관(9b∼9h)의 도중에 유량 조정 수단(11a∼11g)이나, 분기 배관(9b∼9h)의 도통／비도통을 제어하는 개폐 수단(10b∼10o)이 설치되고, 배관(9a)의 도중에 배관(9a)의 폐쇄／도통을 행하는 개폐 수단(10a)이 설치되어 있다.
또한, N2 가스를 유통시켜 분기 배관(9b∼9g) 내의 잔류 가스를 퍼지하기 위해, N2 가스의 공급원과 접속된 분기 배관(9h)과 기타의 분기 배관(9b∼9g)의 사이의 도통／비도통을 제어하는 개폐 수단(10p∼10u)이 설치되어 있다. 또한, N2 가스는 분기 배관(9b∼9g) 내 이외에, 배관(9a) 내 및 챔버(1) 내의 잔류 가스를 퍼지한다. 그 밖에, 희석 가스로서 사용하는 경우도 있다.
이상과 같은 성막 장치(101)에 의하면, 환상 실록산의 공급원과, 쇄상 실록산의 공급원과, 유기 실란의 공급원과, 산화성 가스의 공급원과, 알코올의 공급원과, 희석가스의 공급원을 구비하며, 성막 가스를 플라즈마화하는 플라즈마 생성 수단(2, 3, 7, 8)을 더 구비하고 있다.
이에 의해, 하기의 실시 형태에 나타내는 바와 같이, 기계적 강도를 향상시킴과 함께, 흡습성을 개선하고, 또한 구리 확산 방지 기능을 유지하면서, 비유전율을 2.6 이하로 저하시킨 배리어 절연막 또는 저유전율 절연막을 형성할 수 있다.
또한, 플라즈마 생성 수단으로서, 예를 들면 평행 평판형의 상부 전극(2) 및 하부 전극(3)에 의해 플라즈마를 생성하는 수단이 있으며, 상부 전극(2) 및 하부 전극(3)에 각각 고저 2개의 주파수의 전력을 공급하는 전원(7, 8)이 접속되어 있 다. 따라서, 이들 고저 2개의 주파수의 전력을 각각 각 전극(2, 3)에 인가하여 플라즈마를 생성할 수 있다. 이 중, 적어도 저주파수의 전력을 인가하여 형성한 절연막은 한층 더 치밀하며, 적어도 고주파수의 전력을 인가하여 형성한 절연막은 한층 더 낮은 유전율을 갖는다.
다음에, 본 발명에 사용하는 성막 가스인, 환상 실록산 결합, 및 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 제1 실리콘 유기 화합물, 직쇄상 실록산 결합, 및 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 제2 실리콘 유기 화합물, 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 유기 실란, 산화성 가스, 알코올 및 희석 가스에 대해서는, 대표예로서, 이하에 나타내는 것을 사용할 수 있다.
(i) 환상 실록산 결합, 및 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 제1 실리콘 유기 화합물
이하는, 환상 실록산의 예이다.
옥타메틸시클로테트라실록산(OMCTS: ((CH3)2)4Si4O4))
Figure 112005016792318-PAT00024
테트라메틸시클로테트라실록산(TMCTS: (CH3H)4Si4O4))
Figure 112005016792318-PAT00025
테트라메톡시테트라메틸시클로테트라실록산(TMTMCTS: ((OCH3)(CH3))4Si4O4)
Figure 112005016792318-PAT00026
(ii) 직쇄상 실록산 결합, 및 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 제2 실리콘 유기 화합물
이하는, 쇄상 실록산의 예이다.
헥사메틸디실록산(HMDSO: (CH3)3Si-O-Si(CH3)3)
Figure 112005016792318-PAT00027
디메톡시테트라메틸디실록산(DMTMDSO: (OCH3)(CH3)2Si-O-Si(CH3)2(OCH3))
Figure 112005016792318-PAT00028
옥타메틸트리실록산(OMTSO: (CH3)3Si-O-Si(CH3)2-O-Si(CH3)3)
Figure 112005016792318-PAT00029
디메톡시헥사메틸트리실록산(DMHMTSO:(OCH3)(CH3)2Si-O-Si(CH3)2-OSi(OCH3)(CH3)2)
Figure 112005016792318-PAT00030
헥사메톡시디메틸트리실록산(HMDMTSO:(OCH3)2(CH3)Si-O-Si(OCH3)2-O-Si(OCH3)2(CH3))
Figure 112005016792318-PAT00031
테트라메틸디플루오로디실록산(TMDFDSO: F(CH3)2Si-O-SiF(CH3)2)
Figure 112005016792318-PAT00032
디메톡시디메틸디플루오로디실록산(DMDMDFDSO: F(OCH3)(CH3)Si-O-SiF(CH3)(OCH3))
Figure 112005016792318-PAT00033
펜타메틸모노플루오로디실록산(PMMFDSO: (CH3)3Si-O-SiF(CH3)2)
Figure 112005016792318-PAT00034
디메톡시트리메틸모노플루오로디실록산(DMTMMFDSO: (CH3)3Si-O-SiF(OCH3)2)
Figure 112005016792318-PAT00035
트리메틸트리플루오로디실록산(TMTFDSO: F(CH3)2Si-O-SiF2(CH3))
Figure 112005016792318-PAT00036
모노메톡시디메틸트리플루오로디실록산(MMDMTFDSO: F(CH3)2Si-O-SiF2(OCH3))
Figure 112005016792318-PAT00037
디메틸테트라플루오로디실록산(DMTFDSO: F2(CH3)Si-O-SiF2(CH3))
Figure 112005016792318-PAT00038
모노메톡시모노메틸테트라플루오로디실록산(MMMMTFDSO: F2(CH3)Si-O-SiF2(OCH3))
Figure 112005016792318-PAT00039
(iii) 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 유기 실란
모노메틸실란(SiH3(CH3)),
Figure 112005016792318-PAT00040
디메틸실란(SiH2(CH3)2),
Figure 112005016792318-PAT00041
트리메틸실란(SiH(CH3)3),
Figure 112005016792318-PAT00042
테트라메틸실란(Si(CH3)4),
Figure 112005016792318-PAT00043
모노메틸트리메톡시실란(Si(CH3)(OCH3)3),
Figure 112005016792318-PAT00044
디메틸디메톡시실란(Si(CH3)2(OCH3)2),
Figure 112005016792318-PAT00045
또는 트리메틸모노메톡시실란(Si(CH3)3(OCH3))
Figure 112005016792318-PAT00046
(iv) 산화성 가스
산소(O2)
물(H2O)
일산화질소(N2O)
탄산 가스(CO2)
(v) 알코올
메틸 알코올(CH3OH)
에틸 알코올(C2H5OH)
또한, 알코올은 상온에서 혹은 가열하여 증발시킨 가스를 사용한다.
(vi) 희석 가스
헬륨(He)
아르곤(Ar)
질소(N2)
이하에, 상기 각 가스를 사용하는 의의를 설명한다.
본원 발명자의 실험에 의하면, 실리콘 함유 유기 화합물을 주요 구성 가스로 하는 성막 가스나, 또는 실리콘 함유 유기 화합물과 산화성 가스를 주요 구성 가스로 하는 성막 가스를 플라즈마화하여 저유전율 절연막을 성막하는 방법에 있어서, 이하의 사실을 알았다.
즉, 실리콘 함유 유기 화합물로서, 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 환상 실록산만을 사용하여 성막하면, 비유전율은 낮지만 백탁이 생겨 기계적 강도가 낮고, 흡습성도 높은 절연막밖에 얻어지지 않는다. 한편, 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 환상 실록산에, 메틸기 혹은 메톡시기의 적어도 어느 하나를 갖는 쇄상 실록산 또는 유기 실란을 첨가해가면 첨가량에 따라 비유전율은 높아지지만 백탁이 생기지 않게 된다.
이러한 실험을 거듭한 결과, 환상 실록산에 대하여 쇄상 실록산 또는 유기 실란의 첨가량을 조정함으로써, 기계적 강도를 향상시킴과 함께, 흡습성을 개선하고, 또한 비유전율을 낮게 유지할 수 있음을 알았다. 또한, 구리 확산 방지 기능도 부여할 수 있음을 알았다.
특히, 기계적 강도의 향상에 관해서는, 메톡시기를 갖는 실록산 또는 유기 실란을 사용하는 것이 유효함을 알았다.
또한, 불소(F)를 갖는 화합물을 사용한 경우, 비유전율을 한층 더 낮출 수 있음과 함께, 기계적 강도를 한층 더 높일 수 있음을 알았다.
이 경우, 상기 가스의 조합에 메틸 알코올이나 에틸 알코올 등을 더 가함으 로써, 형성막 중에 CH3, C2H5 등을 취입하여 비유전율을 보다 저감시킴과 함께, OH기에 의한 산화에 의해 형성막의 가교를 도모하여 형성막의 기계적 강도를 보다 높일 수 있다.
또한, 불활성 가스를 가함으로써, 급격한 반응을 억제하여 기상 반응을 억제할 수 있다. 만약, 기상 반응이 일어나면, 형성막의 막질은 현저하게 저하한다. 예를 들면, 형성막의 기계적 강도나 밀착력이 저하한다. 또한, 파티클의 발생 원인으로 되어, 바람직하지 않다. 기상 반응을 억제함으로써 이들을 방지할 수 있다. 또한, 불활성 가스를 너무 가하면 비유전율이 높아지므로, 적당한 양을 첨가함이 바람직하다.
다음에, 도 2를 참조하여 성막 가스 중의 구성 가스의 조합에 대하여 설명한다. 가능한 조합은 이하와 같다. 각 조합이 하나의 성막 가스이며, 본 발명에 사용할 수 있다.
(1-a) 제1 실리콘 함유 유기 화합물／제2 실리콘 함유 유기 화합물
(1-b) 제1 실리콘 함유 유기 화합물／제2 실리콘 함유 유기 화합물／알코올
(2-a) 제1 실리콘 함유 유기 화합물／제2 실리콘 함유 유기 화합물／희석 가스
(2-b) 제1 실리콘 함유 유기 화합물／제2 실리콘 함유 유기 화합물／희석 가스／알코올
(3-a) 제1 실리콘 함유 유기 화합물／제2 실리콘 함유 유기 화합물／산화성 가스
(3-b) 제1 실리콘 함유 유기 화합물／제2 실리콘 함유 유기 화합물／산화성 가스／알코올
(4-a) 제1 실리콘 함유 유기 화합물／제2 실리콘 함유 유기 화합물／산화성 가스／희석 가스
(4-b) 제1 실리콘 함유 유기 화합물／제2 실리콘 함유 유기 화합물／산화성 가스／희석 가스／알코올
(5-a) 제1 실리콘 함유 유기 화합물／유기 실란
(5-b) 제1 실리콘 함유 유기 화합물／유기 실란／알코올
(6-a) 제1 실리콘 함유 유기 화합물／유기 실란／희석 가스
(6-b) 제1 실리콘 함유 유기 화합물／유기 실란／희석 가스／알코올
(7-a) 제1 실리콘 함유 유기 화합물／유기 실란／산화성 가스
(7-b) 제1 실리콘 함유 유기 화합물／유기 실란／산화성 가스／알코올
(8-a) 제1 실리콘 함유 유기 화합물／유기 실란／산화성 가스／희석 가스
(8-b) 제1 실리콘 함유 유기 화합물／유기 실란／산화성 가스／희석 가스／알코올
다음에, 본원의 발명자가 행한 성막 실험에 대하여 설명한다.
이하의 성막 조건 I에 의해, 플라즈마 여기 CVD법(PECVD법)에 의해 Si 기판 위에 실리콘 산화막을 성막했다. 성막 가스는 상기 4-a의 조합에 해당한다. 구체적으로는, 제1 실리콘 함유 유기 화합물로서 OMCTS를 사용하고, 제2 실리콘 함유 유기 화합물로서 HMDSO를 사용하며, 산화성 가스로서 H2O를 사용하고, 희석 가스로서 He을 사용했다.
또한, 성막에 있어서는, 가스 도입에서 성막 개시(플라즈마 여기)까지의 챔버 내의 가스의 치환에 필요한 시간(안정화 기간)을 1분 30초간으로 잡고, 상부 전극(2)에의 반응 생성물의 부착을 방지하기 위해 상부 전극(2)을 100℃로 가열했다.
성막 조건 I
성막 가스
OMCTS 유량: 75 sccm
HMDSO 유량: 75 sccm
H2O 유량: 500 sccm
He 유량: 100 sccm
가스 압력: 1.7 Torr
플라즈마 여기 조건
상부 전극(제1 전극)
고주파 전력(주파수 13.56 MHz): 562 W(약 0.6 W／cm2에 상당)
하부 전극(제2 전극)
저주파 전력(주파수 380 kHz): 0 W
기판 가열 조건: 350℃
HMDSO 유량 이외의 성막 조건을 성막 조건 I과 같이 일정하게 하고, HMDSO 유량을 20∼80 sccm의 범위로 변화시켜 데이터 취득한 결과를 도 3(a)∼(c)에 나타낸다. 또한, H2O 유량 이외의 성막 조건을 성막 조건 I과 같이 일정하게 하고, H2O 유량을 200∼1000 sccm의 범위로 변화시켜 데이터 취득한 결과를 도 4(a)∼(c)에 나타낸다. 또한, 가스 압력 이외의 성막 조건을 성막 조건 I과 같이 일정하게 하고, 가스 압력을 1.0∼2.0 Torr의 범위로 변화시켜 데이터 취득한 결과를 도 5(a)∼(c)에 나타낸다. 또한, 고주파 전력(주파수 13.56 MHz) 이외의 성막 조건을 성막 조건 I과 같이 일정하게 하고, 고주파 전력(주파수 13.56 MHz)을 350∼650 W 범위로 변화시켜 데이터 취득한 결과를 도 6(a)∼(c)에 나타낸다.
(i) 성막 가스의 HMDSO 유량과 Si 기판 위에 형성한 절연막의 비유전율, 절연 파괴 전계 및 퇴적 레이트의 관계　　
(a) 성막 가스의 HMDSO 유량과 형성막의 비유전율의 관계
도 3(a)은 성막 가스의 HMDSO 유량과 형성막의 비유전율 및 굴절율의 관계를 나타내는 도면이다. 좌측 세로축은 선형 눈금으로 표시한 형성막의 비유전율을 나타내고, 우측 세로축은 선형 눈금으로 표시한 형성막의 굴절율을 나타내며, 가로축은 선형 눈금으로 표시한 HMDSO 유량(sccm)을 나타낸다.
도 3(a)에 의하면, HMDSO 유량의 변화에 대하여, 형성막의 비유전율은 점증한다. HMDSO 유량 20 sccm인 때에 2.25 정도였던 비유전율이, HMDSO 유량 30 sccm인 때에 대략 2.55로 되어, 이후는 거의 일정하며, HMDSO 유량 80 sccm인 때에 대략 2.55로 되었다.
이와 같이, HMDSO 유량 20∼80 sccm의 전 조사 범위에서, 비유전율은 2.6 이하로 낮은 값을 얻었다.
또한, 굴절율은 형성막의 치밀성의 지표로서 기재한다. 굴절율이 높을수록 치밀함을 나타낸다. 이하에서도 같으며, 이하에서는 설명을 생략한다.
(b) 성막 가스의 HMDSO 유량과 형성막의 절연 파괴 전계의 관계
도 3(b)은 성막 가스의 HMDSO 유량과 형성막의 절연 파괴 전계의 관계를 나타내는 도면이다. 세로축은 선형 눈금으로 표시한 형성막의 절연 파괴 전계(MV／cm)를 나타내고, 가로축은 선형 눈금으로 표시한 HMDSO 유량(sccm)을 나타낸다.
도 3(b)에 의하면, HMDSO 유량의 변화에 대하여 절연 파괴 전계는 점증하고, HMDSO 유량 20∼80 sccm의 전 조사 범위에서 5 MV／cm 이상으로 되었다. 배리어 절연막으로서 충분한 절연 파괴 내압을 가짐을 알았다.
(c) 성막 가스의 HMDSO 유량과 형성막의 퇴적 레이트의 관계
도 3(c)은 성막 가스의 HMDSO 유량과 형성막의 퇴적 레이트의 관계를 나타내는 도면이다. 세로축은 선형 눈금으로 표시한 형성막의 퇴적 레이트(nm/min)를 나타내며, 가로축은 선형 눈금으로 표시한 성막 가스의 HMDSO 유량(sccm)을 나타낸다.
도 3(c)에 의하면, HMDSO 유량의 증가에 거의 반비례하여, 퇴적 레이트도 감소한다. HMDSO 유량 20 sccm인 때에 퇴적 레이트는 약 700 nm/min이며, 80 sccm인 때에 약 70 nm/min였다. 실용 레벨(300 nm/min 정도로 생각됨)은 HMDSO 유량이 작은 곳에 있음을 알았다.
(ii) 성막 가스의 H2O 유량과 Si 기판 위에 형성한 절연막의 비유전율, 절연 파괴 전계 및 퇴적 레이트의 관계
(a) 성막 가스의 H2O 유량과 형성막의 비유전율의 관계
도 4(a)는 성막 가스의 H2O 유량과 형성막의 비유전율 및 굴절율의 관계를 나타내는 도면이다. 좌측 세로축은 선형 눈금으로 표시한 형성막의 비유전율을 나타내고, 우측 세로축은 선형 눈금으로 표시한 형성막의 굴절율을 나타내며, 가로축은 선형 눈금으로 표시한 H2O 유량(sccm)을 나타낸다.
도 4(a)에 의하면, H2O 유량의 변화에 대하여, 형성막의 비유전율은 점감한다. H2O 유량 200 sccm인 때에 2.65 정도였던 비유전율이, H2O 유량 1000 sccm인 때에 약 2.55로 되었다. H2O 유량 약 500∼1000 sccm의 범위에서, 비유전율은 2.6 이하로 낮은 값을 얻었다.
(b) 성막 가스의 H2O 유량과 형성막의 절연 파괴 전계의 관계
도 4(b)는 성막 가스의 H2O 유량과 형성막의 절연 파괴 전계의 관계를 나타내는 도면이다. 세로축은 선형 눈금으로 표시한 형성막의 절연 파괴 전계(MV／cm)를 나타내며, 가로축은 선형 눈금으로 표시한 H2O 유량(sccm)을 나타낸다. 구리막위에 조사하는 절연막을 형성하고, 구리막을 한 쪽 전극으로 사용하여 절연 파괴 전계를 측정한 것이다. 이하의 절연 파괴 전계의 측정에 있어서도 같다.
도 4(b)에 의하면, H2O 유량의 변화에 대하여 점증하고, H2O 유량 200∼1000 sccm의 전 조사 범위에서, 5 MV／cm 이상으로 되었다. 배리어 절연막으로서 충분한 절연 파괴 내압을 가짐을 알았다. 이는, 이 절연막이 충분한 구리 확산 방지 기능을 가짐을 나타내고 있다.
(c) 성막 가스의 H2O 유량과 형성막의 퇴적 레이트의 관계
도 4(c)는 성막 가스의 H2O 유량과 형성막의 퇴적 레이트의 관계를 나타내는 도면이다. 세로축은 선형 눈금으로 표시한 형성막의 퇴적 레이트(nm/min)를 나타내며, 가로축은 선형 눈금으로 표시한 성막 가스의 H2O 유량(sccm)을 나타낸다.
도 4(c)에 의하면, H2O 유량의 증가에 비례하여, 퇴적 레이트도 거의 단조롭게 증대한다. H2O 유량 200 sccm인 때에 퇴적 레이트는 대략 30 nm/min이며, 1000 sccm인 때에 대략 500 nm/min였다. 실용 레벨은 H2O 유량이 큰 곳에 있음을 알았다.
(iii) 성막 가스의 가스 압력과 형성막의 비유전율, 절연 파괴 전계 및 퇴적 레이트의 관계
(a) 성막 가스의 가스 압력과 Si 기판 위에 형성한 절연막의 비유전율의 관계
도 5(a)는 성막 가스의 가스 압력과 형성막의 비유전율 및 굴절율의 관계를 나타내는 도면이다. 좌측 세로축은 선형 눈금으로 표시한 형성막의 비유전율을 나 타내고, 우측 세로축은 선형 눈금으로 표시한 형성막의 굴절율을 나타내며, 가로축은 선형 눈금으로 표시한 가스 압력(Torr)을 나타낸다.
도 5(a)에 의하면, 가스 압력의 변화에 대하여 형성막의 비유전율의 변화는 작고, 가스압력의 증대에 반비례하여 형성막의 비유전율은 점감한다. 형성막의 비유전율은, 가스 압력 1.0 Torr인 때에 2.6이며, 2.0 Torr인 때에 2.4였다.
이와 같이, 가스 압력 1.0∼2.0 Torr의 전 조사 범위에서, 비유전율은 2.6 이하로 낮은 값을 얻었다.
(b) 성막 가스의 가스 압력과 형성막의 절연 파괴 전계의 관계
도 5(b)는 성막 가스의 가스 압력과 형성막의 절연 파괴 전계의 관계를 나타내는 도면이다. 세로축은 선형 눈금으로 표시한 형성막의 절연 파괴 전계(MV／cm)를 나타내며, 가로축은 선형 눈금으로 표시한 가스 압력(Torr)을 나타낸다.
도 5(b)에 의하면, 가스 압력의 변화에 대하여 형성막의 절연 파괴 전계의 변화는 작고, 가스 압력의 증대에 반비례하여 형성막의 절연 파괴 전계는 점감한다. 형성막의 절연 파괴 전계는, 가스 압력 1.0 Torr인 때에 6 MV／cm이며, 2.0 Torr인 때에 대략 5.2 MV／cm였다.
이와 같이, 가스 압력 1.0∼2.0 Torr의 전 조사 범위에서, 5 MV／cm 이상으로 되었다. 배리어 절연막으로서 충분한 절연 파괴 내압을 가짐을 알았다.
(c) 성막 가스의 가스 압력과 형성막의 퇴적 레이트의 관계
도 5(c)는 성막 가스의 가스 압력과 형성막의 퇴적 레이트의 관계를 나타내는 도면이다. 세로축은 선형 눈금으로 표시한 형성막의 퇴적 레이트(nm/min)를 나 타내며, 가로축은 선형 눈금으로 표시한 성막 가스의 가스 압력(Torr)을 나타낸다.
도 5(c)에 의하면, 가스 압력의 증가에 거의 비례하여, 퇴적 레이트도 증대한다. 가스 압력 1.0 Torr인 때에 퇴적 레이트는 100 nm/min이며, 가스 압력 2.0 Torr인 때에 대략 290 nm/min였다. 실용 레벨로는 조금 낮을지도 모른다.
(iv) 성막 가스에 인가하는 고주파 전력(주파수 13.56 MHz)과 Si 기판 위에 형성한 절연막의 비유전율, 절연 파괴 전계 및 퇴적 레이트의 관계
(a) 고주파 전력(주파수 13.56 MHz)과 형성막의 비유전율의 관계
도 6(a)은 성막 가스를 플라즈마화하는 고주파 전력과 형성막의 비유전율 및 굴절율의 관계를 나타내는 도면이다. 좌측 세로축은 선형 눈금으로 표시한 형성막의 비유전율을 나타내고, 우측 세로축은 선형 눈금으로 표시한 형성막의 굴절율을 나타내며, 가로축은 선형 눈금으로 표시한 고주파 전력(W)을 나타낸다. 또한, 고주파 전력을 인가하는 전극은 340mmφ의 것을 사용하고 있다.
도 6(a)에 의하면, 고주파 전력의 변화에 대하여 형성막의 비유전율의 변화는 작고, 고주파 전력의 증대에 비례하여 형성막의 비유전율은 점감한다. 형성막의 비유전율은, 고주파 전력 340 W인 때에 2.65이며, 700 W인 때에 2.5였다. 450 W∼700 W의 범위에서, 비유전율 2.6 이하로 낮은 값을 얻었다.
(b) 고주파 전력(주파수 13.56 MHz)과 형성막의 절연 파괴 전계의 관계
도 6(b)은 고주파 전력과 형성막의 절연 파괴 전계의 관계를 나타내는 도면이다. 세로축은 선형 눈금으로 표시한 형성막의 절연 파괴 전계(MV／cm)를 나타내며, 가로축은 선형 눈금으로 표현한 가스 압력(Torr)을 나타낸다.
도 6(b)에 의하면, 고주파 전력의 변화에 대하여 형성막의 절연 파괴 전계의 변화는 거의 일정했다. 형성막의 절연 파괴 전계는, 대략 5.5∼6 MV／cm였다. 이와 같이, 고주파 전력 340 W∼700 W의 전 조사 범위에서, 5 MV／cm 이상으로 되었다. 배리어 절연막으로서 충분한 절연 파괴 내압을 가짐을 알았다.
(c) 고주파 전력(주파수 13.56 MHz)과 형성막의 퇴적 레이트의 관계
도 6(c)은 고주파 전력과 형성막의 퇴적 레이트의 관계를 나타내는 도면이다. 세로축은 선형 눈금으로 표시한 퇴적 레이트(nm/min)를 나타내며, 가로축은 선형 눈금으로 표시한 고주파 전력(W)을 나타낸다.
도 6(c)에 의하면, 고주파 전력의 증가에 거의 비례하여, 퇴적 레이트도 증대한다. 고주파 전력 340 W인 때에 퇴적 레이트는 40 nm/min이며, 700 W인 때에 대략 330 nm/min였다.
다음에, 이하의 성막 조건 II에 의해, 플라즈마 여기 CVD법(PECVD법)에 의해 Si 기판 위에 실리콘 산화막을 성막했다. 성막 가스 중, 제2 실리콘 함유 유기 화합물로서 메톡시기를 갖는 쇄상 실록산인 DMTMDSO를 사용했다. 그 성막 실험 결과에 대하여 이하에 나타낸다.
성막 조건 II
성막 가스
OMCTS 유량: 75 sccm
DMTMDSO 유량: 75 sccm
H2O 유량: 500 sccm
He 유량: 100 sccm
가스 압력: 1.7 Torr
플라즈마 여기 조건
상부 전극(제1 전극)
고주파 전력(주파수 13.56 MHz): 562 W(약 0.6 W／cm2에 상당)
하부 전극(제2 전극)
저주파 전력(주파수 380 kHz): 0 W
기판 가열 조건: 350℃
H2O 유량 이외의 성막 조건을 성막 조건 II와 같이 일정하게 하고, H2O 유량을 200∼1000 sccm의 범위로 변화시켜 데이터 취득한 결과를 도 7(a)∼(c)에 나타낸다. 또한, 가스 압력 이외의 성막 조건을 성막 조건 II와 같이 일정하게 하고, 가스 압력을 1.0∼2.0 Torr의 범위로 변화시켜 데이터 취득한 결과를 도 8(a)∼(c)에 나타낸다.
(v) 성막 가스의 H2O 유량과 Si 기판 위에 형성한 절연막의 비유전율, 절연 파괴 전계 및 퇴적 레이트의 관계
(a) 성막 가스의 H2O 유량과 형성막의 비유전율의 관계
도 7(a)은 성막 가스의 H2O 유량과 형성막의 비유전율 및 굴절율의 관계를 나타내는 도면이다. 좌측 세로축은 선형 눈금으로 표시한 형성막의 비유전율을 나타내고, 우측 세로축은 선형 눈금으로 표시한 형성막의 굴절율을 나타내며, 가로축은 선형 눈금으로 표시한 H2O 유량(sccm)을 나타낸다.
도 7(a)에 의하면, H2O 유량의 변화에 대하여, 형성막의 비유전율은 점감한다. H2O 유량 200 sccm인 때에 2.7 정도였던 비유전율이, H2O 유량 1000 sccm인 때에 2.5로 되었다. H2O 유량 300∼1000 sccm의 범위에서, 비유전율 2.6 이하로 낮은 값을 얻었다.
(b) 성막 가스의 H2O 유량과 형성막의 절연 파괴 전계의 관계
도 7(b)은 성막 가스의 H2O 유량과 형성막의 절연 파괴 전계의 관계를 나타내는 도면이다. 세로축은 선형 눈금으로 표시한 형성막의 절연 파괴 전계(MV／cm)를 나타내며, 가로축은 선형 눈금으로 표시한 H2O 유량(sccm)을 나타낸다.
도 7(b)에 의하면, H2O 유량 200∼1000 sccm의 전 조사 범위에서 거의 일정하게 6 MV／cm를 얻었다. 배리어 절연막으로서 충분한 절연 파괴 내압을 가짐을 알았다.
(c) 성막 가스의 H2O 유량과 형성막의 퇴적 레이트의 관계
도 7(c)은 성막 가스의 H2O 유량과 형성막의 퇴적 레이트의 관계를 나타내는 도면이다. 세로축은 선형 눈금으로 표시한 형성막의 퇴적 레이트(nm/min)를 나타 내며, 가로축은 선형 눈금으로 표시한 성막 가스의 H2O 유량(sccm)을 나타낸다.
도 7(c)에 의하면, H2O 유량의 증가에 거의 비례하여, 퇴적 레이트도 증대한다. H2O 유량 200 sccm인 때에 퇴적 레이트는 40 nm/min이며, 1000 sccm인 때에 520 nm/min였다. 실용적인 레벨은 H2O 유량이 큰 곳에 있음을 알았다.
(vi) 성막 가스의 가스 압력과 Si 기판 위에 형성한 절연막의 비유전율, 절연 파괴 전계 및 퇴적 레이트의 관계
(a) 성막 가스의 가스 압력과 형성막의 비유전율의 관계
도 8(a)은 성막 가스의 가스 압력과 형성막의 비유전율 및 굴절율의 관계를 나타내는 도면이다. 좌측 세로축은 선형 눈금으로 표시한 형성막의 비유전율을 나타내고, 우측 세로축은 선형 눈금으로 표한 형성막의 굴절율을 나타내며, 가로축은 선형 눈금으로 표시한 가스 압력(Torr)을 나타낸다.
도 8(a)에 의하면, 가스 압력의 변화에 대하여 형성막의 비유전율의 변화는 작고, 가스압력의 증대에 비례하여 형성막의 비유전율은 점감한다. 형성막의 비유전율은, 가스 압력 1.0 Torr인 때에 2.7이며, 2.0 Torr인 때에 2.6 이하였다. 가스 압력 1.6∼2.0 Torr의 범위에서, 비유전율 2.6 이하의 낮은 값을 얻었다.
(b) 성막 가스의 가스 압력과 형성막의 절연 파괴 전계의 관계
도 8(b)은 성막 가스의 가스 압력과 형성막의 절연 파괴 전계의 관계를 나타내는 도면이다. 세로축은 선형 눈금으로 표시한 형성막의 절연 파괴 전계(MV／cm)를 나타내며, 가로축은 선형 눈금으로 표시한 가스 압력(Torr)을 나타낸다.
도 8(b)에 의하면, 가스 압력의 증대에 거의 반비례하여 형성막의 절연 파괴 전계는 점감한다. 형성막의 절연 파괴 전계는, 가스 압력 1.0 Torr인 때에 6.2 MV／cm이며, 2.0 Torr인 때에 대략 5.2 MV／cm였다. 이와 같이, 가스 압력의 전 조사 범위 1.0∼2.0 Torr에서 5 MV／cm 이상을 얻었다. 배리어 절연막으로서 충분한 절연 파괴 내압을 가짐을 알았다.
(c) 성막 가스의 가스 압력과 형성막의 퇴적 레이트의 관계
도 8(c)은 성막 가스의 가스 압력과 형성막의 퇴적 레이트의 관계를 나타내는 도면이다. 세로축은 선형 눈금으로 표시한 형성막의 퇴적 레이트(nm/min)를 나타내며, 가로축은 선형 눈금으로 표현한 성막 가스의 가스 압력(Torr)을 나타낸다.
도 8(c)에 의하면, 가스 압력의 증가에 거의 비례하여, 형성막의 퇴적 레이트도 증대한다. 가스 압력 1.0 Torr인 때에 성막 레이트는 100 nm/min이며, 2.0 Torr인 때에 대략 340 nm/min였다.
(d) 기타
성막 조건 II에 의한 성막에서는 성막 조건 I에 의한 성막과 달리, 제2 실리콘 함유 화합물로서, 메톡시기를 갖는 DMTMDSO를 사용하고 있기 때문에, 형성막의 기계적 강도의 향상을 한층 더 도모할 수 있다. 이것은 메톡시기에 함유되는 산소의 작용에 의한다고 생각된다.
이상과 같이, 제1 실시 형태에 의하면, 실리콘 함유 화합물로서 메틸기를 갖는 OMCTS(환상 실록산)와, 메틸기를 갖는 HMDSO 또는 메톡시기를 갖는 DMTMDSO(쇄상 실록산)를 함유하는 성막 가스를 사용한 플라즈마 CVD법에 의해 성막함으로써, 형성하는 절연막의 백탁을 방지하여 기계적 강도를 향상시킴과 함께, 흡습성을 개선하고, 또한 비유전율 2.6 이하를 유지할 수 있다.
이상, 제1 실시 형태에 의해 이 발명을 상세히 설명했지만, 이 발명의 범위는 상기 실시 형태에 구체적으로 나타낸 예에 한정되는 것이 아니고, 이 발명의 요지를 일탈하지 않는 범위의 상기 실시 형태의 변경은 이 발명의 범위에 포함된다.
예를 들면, 제1 실시 형태에서는, 제1 실리콘 함유 유기 화합물의 유량에 대한 제2 실리콘 함유 유기 화합물의 유량의 비율을 1:1로 하고 있지만, 그 비율을 적의 변경할 수 있다. 이 경우, 그 비율을 작게 하면, 제1 실리콘 함유 유기 화합물이 상대적으로 많아지기 때문에 비유전율은 작아지지만, 백탁이 생긴다. 역으로, 그 비율을 크게 하면, 제2 실리콘 함유 유기 화합물이 상대적으로 많아지기 때문에 백탁이 생기지 않고 기계적 강도는 높아지지만, 비유전율이 커진다. 따라서, 그 비율은 불량이 생기지 않도록 하는 적당한 범위로 하는 것이 바람직하다.
또한, 제1 실시 형태에서 사용한 HMDSO나 DMTMDSO 대신에, 제1 실시 형태에서 기재한 다른 실록산 결합을 갖는 화합물이나, 메틸실란(SiHn(CH3)4-n: n＝0, 1, 2, 3)을 사용할 수 있다. 다른 실록산 결합을 갖는 화합물이나 메틸실란의 종류는 제1 실시 형태에 나타냈으므로, 여기서는 생략한다.
또한, 성막 가스는, 메틸 알코올(CH3OH) 또는 에틸 알코올(C2H5OH)을 함유한 것이라도 좋다.
또한, 성막 가스는, 희석 가스로서, 헬륨(He) 대신에, 아르곤(Ar) 또는 질소 (N2) 중 어느 하나를 포함하는 불활성 가스를 가해도 좋다.
(제2 실시 형태)
다음에, 도 9(a)∼(c), 도 10(a), (b), 도 11(a), (b)를 참조하여, 본 발명의 제2 실시 형태에 의한 반도체 장치 및 그 제조 방법을 설명한다.
도 11(b)은 본 발명의 제2 실시 형태에 의한 반도체 장치의 제조 방법에 의해 작성된 반도체 장치를 나타내는 단면도이다.
그 반도체 장치는, 도 11(b)에 나타내는 바와 같이, 듀얼 다마신(dual damascene) 구조를 갖는다. 기판(31) 위에, 하부 배선(38a, 38b)이 매립된 하부 배선 매립 절연막(34)과, 상부 배선(55a, 55b)이 매립된 상부 배선 매립 절연막(45)과, 그들 사이에 끼인, 하부 배선(38a, 38b)과 상부 배선(55a, 55b)을 접속하는 접속 도체(54a, 54b)가 매립된 배선층간 절연막(42)으로 구성된다. 하부 배선(38a, 38b), 접속 도체(54a, 54b), 상부 배선(55a, 55b)은 구리막을 주요 구성으로 하고 있다. 하부 배선 매립 절연막(34)은 주절연막과 그 위의 배리어 절연막으로 구성되고, 배선층간 절연막(42)은 하부 배리어 절연막과 주절연막과 상부 배리어 절연막으로 구성되며, 상부 배선 매립 절연막(45)은 주절연막과 그 위의 배리어 절연막으로 구성되어 있다.
이 실시 형태에서는 하부 배선 매립 절연막(34), 배선층간 절연막(42), 상부 배선 매립 절연막(45) 각각에 속하는 각 주절연막의 성막에 성막 조건 I을 적용하고 있다.
그 반도체 장치의 제조 방법에 있어서는, 우선, 기판(31)을 성막 장치(101)의 챔버(1) 내에 반입하고, 기판 유지구(3)로 유지한다. 이어서, 기판(31)을 가열하고, 온도 350℃로 유지한다. 또한, 도 9(a)에 나타내는 바와 같이, OMCTS를 유량 75 sccm, HMDSO를 유량 75 sccm, H2O 가스를 유량 500 sccm, He가스를 유량 100 sccm로, 도 1에 나타내는 플라즈마 성막 장치(101)의 챔버(1) 내에 도입하고, 압력을 1.7 Torr로 유지한다. 다음에, 상부 전극(2)에 주파수 13.56 MHz의 고주파 전력 562 W(약 0.6 W／cm2에 상당)를 인가한다. 이 때, 하부 전극(3)에는 주파수 380 kHz의 저주파 전력을 인가하지 않는다.
이에 의해, OMCTS와 HMDSO와 H2O와 He가 플라즈마화한다. 이 상태를 소정시간 유지하여, 기판(피성막 기판)(31) 위에 하부 배선 매립 절연막(34)을 구성하는 막두께 대략 1 ㎛의 SiOCH막으로 이루어지는 주절연막(32)을 형성한다. 또한, SiOCH막은 막 중에 Si, O, C, H를 함유하는 절연막이다.
이어서, 플라즈마 CVD법에 의해, 주절연막(32) 위에 하부 배선 매립 절연막(34)을 구성하는 배리어 절연막(33)을 형성한다. 배리어 절연막(33)으로서, 다른 성막 조건으로 성막된, 비유전율은 다소 높지만 구리 확산 방지 기능이나 기계적 강도가 보다 높은 실리콘 산화막을 비롯해서, 실리콘 산화질화막이나 실리콘 질화막을 사용할 수 있다. 이하에서 성막하는 배리어 절연막도 같다.
다음에, 도 9(b)에 나타내는 바와 같이, 하부 배선 매립 절연막(34)을 에칭 하여 하부 배선 홈(34a, 34b)을 형성한 후, 도 9(c)에 나타내는 바와 같이, 하부 배선 홈(34a, 34b)의 내면에 구리 확산 방지막으로서 TaN막을 형성한다. 다음에, TaN막 표면에 도면에 나타내지 않은 구리 시드층(seed layer)을 스퍼터링법에 의해 형성한 후, 도금법에 의해 구리막을 매립한다. 이어서, CMP법(Chemical Mechanical Polishing법)에 의해, 배선 홈(34a, 34b)으로부터 돌출한 구리막 및 TaN막을 연마하여 표면을 평탄화한다. 이렇게 하여, 구리막(37a, 37b) 및 TaN막(36a, 36b)으로 이루어지는, 구리막을 주로 하는 하부 배선(38a, 38b)이 형성된다.
다음에, 도 10(a)에 나타내는 바와 같이, 도 9(c)에 나타내는 하부 배선 매립 절연막(34) 위에 배선층간 절연막(42)과 배선 매립 절연막(45)을 형성한다. 이하에 그 상세한 것을 설명한다.
즉, 배선층간 절연막(42)을 형성함에 있어서는, 우선, 도 9(c)에 나타내는 기판(31)을 성막 장치(101)의 챔버(1) 내에 반입하고, 기판 유지구(3)로 유지한다. 이어서, 기판(31)을 가열하고, 온도 350℃로 유지한다. 성막 가스를 챔버(1) 내에 도입하여 플라즈마화하고, 반응시켜, 하부 배선(38a, 38b)에 접촉하여, 하부 배선(38a, 38b) 및 하부 배선 매립 절연막(34)을 피복하는 막두께 대략 100 nm의 배리어 절연막(39)을 형성한다.
다음에, 도 9(a)의 주절연막(32)의 성막 조건과 같은 성막 조건으로, 배리어 절연막(39) 위에, 막두께 대략 500 nm의 SiOCH막으로 이루어지는 주절연막(40)을 형성한다. 이어서, 플라즈마 CVD법에 의해, 주절연막(40) 위에 막두께 대략 100 nm의 배리어 절연막(41)을 형성한다.
이상에 의해, 배리어 절연막(39)과 주절연막(40)과 배리어 절연막(41)으로 이루어지는 배선층간 절연막(42)이 형성된다.
다음에, 배선층간 절연막(42) 위에 상부 배선 매립 절연막(45)을 형성한다. 즉, 상부 배선 매립 절연막(45)을 형성함에는, 우선, 도 9(a)의 주절연막(32)의 성막 조건과 같은 성막 조건으로, 배리어 절연막(41) 위에, 저비유전율을 갖는 막두께 대략 500 nm의 SiOCH막으로 이루어지는 주절연막(43)을 형성한다. 이어서, 플라즈마 CVD법에 의해, 주절연막(43) 위에 막두께 대략 100 nm의 배리어 절연막(44)을 형성한다.
이상에 의해, 주절연막(43)과 배리어 절연막(44)으로 이루어지는 상부 배선 매립 절연막(45)이 형성된다.
다음에, 주지의 듀얼 다마신법에 의해 구리막을 주로 하는 접속 도체와 상부 배선을 형성하는 방법에 대하여 설명한다.
우선, 도 10(b)에 나타내는 바와 같이, 상부 배선 매립 절연막(45)을 구성하는 배리어 절연막(44) 위에, 하부 배선(38a, 38b) 윗쪽에 개구부(46a, 46b)를 갖는 레지스트 마스크(46)를 노광법에 의해 형성한다. 다음에, 개구부(46a, 46b)를 통해 배리어 절연막(44)과 주절연막(43)과 배리어 절연막(41)과 주절연막(40)을 순서대로 에칭하여, 배리어 절연막(39)에 이르는 개구부(47a, 47b)를 형성한다.
다음에, 도 11(a)에 나타내는 바와 같이, 레지스트 마스크(46)를 제거한 후, 상부 배선 매립 절연막(45)을 구성하는 배리어 절연막(44) 위에, 노광법에 의해 개구부(48a, 48b)를 갖는 새로운 레지스트 마스크(48)를 형성한다. 레지스트 마스크(48)의 개구부(48a, 48b)는, 개구부(47a, 47b)보다도 개구폭이 크고, 또한 그 내측 에 개구부(47a, 47b)를 포함하도록 형성한다. 이어서, 개구부(48a, 48b) 내의 개구부(47a, 47b)의 주위에 노출되어 있는 배리어 절연막(44)과 주절연막(43)을, 개구부(48a, 48b)를 통해 순차 에칭한다. 배리어 절연막(44)을 에칭할 때, 도 10(b)의 공정에서 이미 형성되어 있는 개구부(47a, 47b)의 저부에 노출하는 배리어 절연막(39)도 에칭되어 하부 배선(38a, 38b)을 구성하는 구리막(37a, 37b)이 개구부(47a, 47b)의 저부에 표출한다. 또한, 도면 중의 부호 50a, 50b는, 배리어 절연막(39)에 형성된, 개구부(47a, 47b)와 같은 형상 치수를 갖는 개구부이다. 이에 의해, 배선 매립 절연막(45)을 관통하는 개구폭이 큰 개구부(상부 배선 홈)(49a, 49b)와, 이 개구부(49a, 49b)와 연결되어 배선층간 절연막(42)을 관통하는 개구폭이 작은 개구부(배선 접속 구멍)(51a, 51b)가 형성된다.
다음에, 도 11(b)에 나타내는 바와 같이, 배선 접속 구멍(51a, 51b) 및 상부 배선 홈(49a, 49b)의 내면에 구리 확산 방지막으로서 TaN막을 형성한다. 다음에, TaN막 표면에, 도면에 나타내지 않은 구리 시드층을 스퍼터링법에 의해 형성한 후, 도금법에 의해 구리막을 매립한다. 이어서, CMP법에 의해, 상부 배선 홈(49a, 49b)으로부터 돌출한 구리막 및 TaN막을 연마하여 표면을 평탄화한다. 이에 의해, 구리막(53a, 53b) 및 TaN막(52a, 52b)으로 이루어지는 접속 도체(54a, 54b) 및 상부 배선(55a, 55b)이 형성된다. 이에 의해, 하부 배선(38a, 38b)은 접속 도체(54a, 54b)를 거쳐 상부 배선(55a, 55b)과 접속된다.
다음에, 전면(全面)에 배리어 절연막(56)을 형성한다. 이에 의해, 반도체 장치가 완성된다.
이상과 같이, 이 제2 실시 형태에 의하면, 하부 배선(38a, 38b)이 매립된 하부 배선 매립 절연막(34)과, 상부 배선(55a, 55b)이 매립된 상부 배선 매립 절연막(45)과, 그들 사이에 끼인 배선층간 절연막(42)을 형성하는 반도체 장치의 제조 방법에 있어서, 메틸기를 갖는 OMCTS(환상 실록산)와, 메틸기를 갖는 HMDSO(쇄상 실록산)를 조합한 혼합 가스와, 그들의 혼합 가스에 H2O(산화성 가스)와 He(희석 가스)을 더 가한 성막 가스를 사용한 플라즈마 CVD법에 의해, 하부 배선 매립 절연막(34), 배선층간 절연막(42) 및 상부 배선 매립 절연막(45)의 각 주절연막(32, 40, 43)을 성막한다.
따라서, 형성한 주절연막(32, 40, 43)의 백탁을 방지하여 기계적 강도를 높임과 함께, 주절연막(32, 40, 43)의 흡습성을 개선하고, 또한 주절연막(32, 40, 43)의 비유전율을 2.6 이하로 낮게 유지할 수 있다. 이에 의해, 반도체 장치의 고속 성능을 향상시킬 수 있다.
또한, 상기 성막 가스에 희석 가스로서 불활성 가스를 가함으로써, 성막 가스의 급격한 반응을 억제하여 기상 반응을 억제할 수 있다. 이에 의해, 형성막의 기계적 강도나 밀착력의 저하를 방지함과 함께, 파티클의 발생을 방지할 수 있다. 또한, 불활성 가스를 너무 가하면 비유전율이 높아지므로, 적당한 양을 첨가하는 것이 바람직하다.
이상, 제2 실시 형태에 의해 이 발명을 상세히 설명했지만, 이 발명의 범위는 상기 실시 형태에 구체적으로 나타낸 예에 한정되지 않고, 이 발명의 요지를 일 탈하지 않는 범위의 상기 실시 형태의 변경은 이 발명의 범위에 포함된다.
예를 들면, 주절연막(32, 40, 43)의 성막 조건으로서, 성막 조건 I을 사용하고 있지만, 성막 조건 II나 제1 실시 형태에서 조사한 기타의 성막 조건을 사용해도 좋다.
(제3 실시 형태)
도 12는 제3 실시 형태인 반도체 장치에 대하여 나타내는 단면도이다.
도 12에 있어서, 도 11(b)과 다른 곳은, 하부 배선 매립 절연막(34), 배선층간 절연막(42) 및 상부 배선 매립 절연막(45) 각각에 있어서, 배리어 절연막(33, 39, 41, 44)을 형성하지 않고, 하부 배선 매립 절연막(34), 배선층간 절연막(42) 및 상부 배선 매립 절연막(45)을 구성하는 절연막이 주절연막(61, 62, 63)뿐인 점이다. 또한, 도 12 중, 도 9(a)∼(c), 도 10(a), (b), 도 11(a), (b) 중의 부호와 같은 부호로 나타내는 것은, 도 9(a)∼(c), 도 10(a), (b), 도 11(a), (b) 중의 것과 같은 기능을 갖거나 혹은 동일한 것을 나타낸다.
다음에, 제3 실시 형태인 반도체 장치의 제조 방법에 대하여 설명한다.
제3 실시 형태의 도 12에 나타내는 반도체 장치는, 제2 실시 형태의 도 11(b)에 나타내는 반도체 장치의 하부 배선 매립 절연막(34), 배선층간 절연막(42) 및 상부 배선 매립 절연막(45) 각각으로부터 배리어 절연막을 제거한 구조를 갖는다. 이 때문에, 제3 실시 형태인 반도체 장치의 제조 방법에 있어서는, 제2 실시 형태의 제조 공정으로부터 배리어 절연막의 성막 공정을 생략한 것이 된다. 이 경우, 절연막(61, 62, 63)의 성막 조건은 제2 실시 형태의 성막 조건 I, 성막 조건 II 또는 제1 실시 형태에서 조사한 기타의 성막 조건을 적용할 수 있다. 단, 각 절연막(61, 62, 63)의 막두께는 하부 배선 매립 절연막(34), 배선층간 절연막(42) 및 상부 배선 매립 절연막(45)에 필요한 막두께로 할 필요가 있다.
이상과 같이, 이 제3 실시 형태에 의하면, 하부 배선(38a, 38b)이 매립된 하부 배선 매립 절연막(34)과, 상부 배선(55a, 55b)이 매립된 상부 배선 매립 절연막(45)과, 그들 사이에 끼인 배선층간 절연막(42)을 형성하는 반도체 장치의 제조 방법에 있어서, 하부 배선 매립 절연막(34), 배선층간 절연막(42) 및 상부 배선 매립 절연막(45)을 구성하는 단층의 각 절연막(61, 62, 63)을, 실리콘 함유 유기 화합물로서, 메틸기를 갖는 환상 실록산과, 메틸기를 갖는 쇄상 실록산 혹은 유기 실란을 조합한 혼합 가스를 함유하는 성막 가스를 사용한 플라즈마 CVD법에 의해 성막한다.
따라서, 제1 실시 형태와 마찬가지로, 형성하는 절연막(61, 62, 63)의 백탁을 방지하고 기계적 강도를 높임과 함께, 형성막의 흡습성을 개선하고, 또한 주절연막(61, 62, 63)의 비유전율을 2.6 이하로 낮게 유지할 수 있다. 이에 의해, 반도체 장치의 고속 성능을 향상시킬 수 있다. 또한, 형성된 절연막(61, 62, 63)은 구리 확산 방지 기능을 갖기 때문에, 저유전율을 갖는 주절연막인 동시에, 구리에 대한 배리어 절연막으로서도 기능한다.
따라서, 하부 배선 매립 절연막(34), 배선층간 절연막(42) 및 상부 배선 매립 절연막(45)으로서 단층의 절연막(61, 62, 63)만으로 좋고, 배리어 절연막의 성막을 생략할 수 있다. 이 때문에, 제조 공정의 간략화를 도모할 수 있다.
(제4 실시 형태)
도 13은 제4 실시 형태인 반도체 장치에 대하여 나타내는 단면도이다. 또한, 도 13 중, 도 9(a)∼(c), 도 10(a), (b), 도 11(a), (b) 중의 부호와 같은 부호로 나타내는 것은, 도 9(a)∼(c), 도 10(a), (b), 도 11(a), (b) 중의 것과 같은 기능을 갖거나 혹은 동일한 것을 나타낸다.
제4 실시 형태인 반도체 장치에 있어서, 제2 실시 형태인 도 11(b)에 나타내는 반도체 장치와 동일한 적층 구조를 갖는다. 즉, 그 반도체 장치는, 도 13에 나타내는 바와 같이, 듀얼 다마신 구조를 가지며, 기판(31) 위에, 하부 배선(38a, 38b)이 매립된 하부 배선 매립 절연막(34)과, 상부 배선(55a, 55b)이 매립된 상부 배선 매립 절연막(45)과, 그들 사이에 끼인, 하부 배선(38a, 38b)과 상부 배선(55a, 55b)을 접속하는 접속 도체(54a, 54b)가 매립된 배선층간 절연막(42)으로 구성된다. 하부 배선(38a, 38b), 접속 도체(54a, 54b), 상부 배선(55a, 55b)은 구리막을 주요 구성으로 하고 있다. 하부 배선 매립 절연막(34)은 주절연막(64)과 그 위의 배리어 절연막(65)으로 구성되며, 배선층간 절연막(42)은 하부 배리어 절연막(66)과 주절연막(67)과 상부 배리어 절연막(68)으로 구성되며, 상부 배선 매립 절연막(45)은 주절연막(69)과 그 위의 배리어 절연막(70)으로 구성되어 있다.
한편, 제4 실시 형태인 반도체 장치의 제조 방법에 있어서는, 제2 실시 형태와 달리, 하부 배선 매립 절연막(34), 배선층간 절연막(42), 상부 배선 매립 절연막(45) 각각에 속하는 각 배리어 절연막(65, 66, 68, 70, 71)의 성막에, 본 발명의 실시 형태의 성막 조건 I, 성막 조건 II 또는 제1 실시 형태에서 조사한 기타의 성 막 조건을 사용한다. 이 경우, 주절연막(64, 67, 69)으로서, 보다 저유전율을 갖는 절연막을 사용할 수 있다. 예를 들면, CVD법에 의한 성막과, 가열 등 후처리에 의한 형성막의 다공질화의 일련의 공정에 의해 형성된 다공질 절연막이나, 도포법에 의해 형성된 도포 절연막을 사용할 수 있다.
이상과 같이, 이 제4 실시 형태에 의하면, 하부 배선 매립 절연막(34)과, 상부 배선 매립 절연막(45)과, 그들 사이에 끼인 배선층간 절연막(42)을 형성하는 반도체 장치의 제조 방법에 있어서, 하부 배선 매립 절연막(34), 배선층간 절연막(42) 및 상부 배선 매립 절연막(45)을 구성하는 각 배리어 절연막(65, 66, 68, 70, 71)을, 실리콘 함유 유기 화합물로서, 메틸기를 갖는 환상 실록산과, 메틸기를 갖는 쇄상 실록산 혹은 유기 실란을 조합한 혼합 가스를 함유하는 성막 가스를 사용한 플라즈마 CVD법에 의해, 성막한다.
따라서, 제1 실시 형태에서 설명한 바와 같이, 하부 배선 매립 절연막(34), 배선층간 절연막(42) 및 상부 배선 매립 절연막(45)을 구성하는 각 배리어 절연막 (65, 66, 68, 70, 71)에 대하여 구리 확산 방지 기능을 갖게 하면서, 비유전율을 2.6 이하로 낮게 유지할 수 있다. 이 때문에, 주절연막에도 더 비유전율이 낮은 것을 사용함으로써, 주절연막과 아울러 하부 배선 매립 절연막(34), 배선층간 절연막(42) 및 상부 배선 매립 절연막(45)의 비유전율을 한층 더 저감할 수 있다. 이에 의해, 반도체 장치의 고속 성능을 향상시킬 수 있다.
이상, 제4 실시 형태에 의해 이 발명을 상세히 설명했지만, 이 발명의 범위는 상기 실시 형태에 구체적으로 나타낸 예에 한정되지 않고, 이 발명의 요지를 일 탈하지 않는 범위에서 상기 실시 형태의 변경은 이 발명의 범위에 포함된다.
이상과 같이, 본 발명에 의하면, 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 환상 실록산과 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 쇄상 실록산을 조합한 혼합 가스를 주요 구성 가스로 하는 성막 가스, 또는 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 환상 실록산과 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 유기 실란을 조합한 혼합 가스를 주요 구성 가스로 하는 성막 가스, 또는 이들 혼합 가스에 H2O 등의 산화성 가스를 더 가한 성막 가스를 사용한 플라즈마 CVD법에 의해 성막함으로써, 형성하는 절연막의 백탁을 방지하여 기계적 강도의 향상을 도모함과 함께, 흡습성을 개선하고, 또한 구리 확산 방지 기능을 유지하면서, 비유전율을 2.6 이하로 저하시킬 수 있다.
구리 배선 등이 형성된 반도체 장치에 이 성막 방법을 적용하여, 상기와 같은 성질을 갖는 절연막을, 구리 배선 등을 피복하는 배리어 절연막으로서, 혹은, 구리 배선 등을 직접 피복하는 절연막으로서, 혹은 구리 배선 등을 피복하는 배리어 절연막 위의 주절연막으로서 사용할 수 있다. 또한, 상기 절연막, 또는 배리어 절연막 및 주절연막을, 배선층간 절연막이나 배선 매립 절연막을 구성하는 절연막으로서 사용할 수도 있다.
이에 의해, 구동 주파수가 GHz를 넘고, 배선 패턴의 치수가 65 nm 이하로 되어도, 반도체 장치의 성능을 저하시키지 않고 대응할 수 있다.

Claims (17)

  1. 성막 가스를 플라즈마화하여 반응시켜, 저유전율을 갖는 절연막을 형성하는 성막 방법에 있어서,
    상기 성막 가스는, 환상 실록산 결합, 및 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 제1 실리콘 함유 유기 화합물과, 직쇄상 실록산 결합, 및 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 제2 실리콘 함유 유기 화합물을 주요 구성 가스로 하는 것을 특징으로 하는 성막 방법.
  2. 제1항에 있어서,
    상기 주요 구성 가스는, 상기 제1 실리콘 함유 유기 화합물과, 상기 제2 실리콘 함유 유기 화합물과, 이에 더하여, H2O, O2, N2O, 혹은 CO2 중 어느 하나로 되는 산화성 가스로 이루어지는 것을 특징으로 하는 성막 방법.
  3. 제1항에 있어서,
    상기 주요 구성 가스는, 상기 제1 실리콘 함유 유기 화합물과, 상기 제2 실리콘 함유 유기 화합물과, 이에 더하여, 알코올로 이루어지는 것을 특징으로 하는 성막 방법.
  4. 제1항에 있어서,
    상기 주요 구성 가스는, 상기 제1 실리콘 함유 유기 화합물과, 상기 제2 실리콘 함유 유기 화합물과, 이에 더하여, H2O, O2, N2O, 혹은 CO2 중 어느 하나로 되는 산화성 가스와, 알코올로 이루어지는 것을 특징으로 하는 성막 방법.
  5. 제1항에 있어서,
    상기 제2 실리콘 함유 유기 화합물은,
    헥사메틸디실록산(HMDSO: (CH3)3Si-O-Si(CH3)3)
    Figure 112005016792318-PAT00047
    디메톡시테트라메틸디실록산(DMTMDSO: (OCH3)(CH3)2Si-O-Si(CH3)2(OCH3))
    Figure 112005016792318-PAT00048
    옥타메틸트리실록산(OMTSO: (CH3)3Si-O-Si(CH3)2-O-Si(CH3)3)
    Figure 112005016792318-PAT00049
    디메톡시헥사메틸트리실록산(DMHMTSO:(OCH3)(CH3)2Si-O-Si(CH3)2-O-Si(OCH3)(C H3)2)
    Figure 112005016792318-PAT00050
    헥사메톡시디메틸트리실록산(HMDMTSO: (OCH3)2(CH3)Si-O-Si(OCH3)2-O-Si(OCH3)2(CH3))
    Figure 112005016792318-PAT00051
    테트라메틸디플루오로디실록산(TMDFDSO: F(CH3)2Si-O-SiF(CH3)2)
    Figure 112005016792318-PAT00052
    디메톡시디메틸디플루오로디실록산(DMDMDFDSO: F(OCH3)(CH3)Si-O-SiF(CH3)(OCH3))
    Figure 112005016792318-PAT00053
    펜타메틸모노플루오로디실록산(PMMFDSO: (CH3)3Si-O-SiF(CH3)2)
    Figure 112005016792318-PAT00054
    디메톡시트리메틸모노플루오로디실록산(DMTMMFDSO: (CH3)3Si-O-SiF(OCH3)2)
    Figure 112005016792318-PAT00055
    트리메틸트리플루오로디실록산(TMTFDSO: F(CH3)2Si-O-SiF2(CH3))
    Figure 112005016792318-PAT00056
    모노메톡시디메틸트리플루오로디실록산(MMDMTFDSO: F(CH3)2Si-O-SiF2(OCH3))
    Figure 112005016792318-PAT00057
    디메틸테트라플루오로디실록산(DMTFDSO: F2(CH3)Si-O-SiF2(CH3))
    Figure 112005016792318-PAT00058
    모노메톡시모노메틸테트라플루오로디실록산(MMMMTFDSO: F2(CH3)Si-O- SiF2(OCH3))
    Figure 112005016792318-PAT00059
    중 어느 하나인 것을 특징으로 하는 성막 방법.
  6. 성막 가스를 플라즈마화하여 반응시켜, 저유전율을 갖는 절연막을 형성하는 성막 방법에 있어서,
    상기 성막 가스는, 환상 실록산 결합, 및 메틸기 혹은 메톡시기 중 적어도 어느 하나를 갖는 제1 실리콘 함유 유기 화합물과, 메틸기 혹은 메톡시기 중 적어도 어느 하나가 실리콘과 결합한 유기 실란을 주요 구성 가스로 하는 것을 특징으로 하는 성막 방법.
  7. 제6항에 있어서,
    상기 주요 구성 가스는, 상기 제1 실리콘 함유 유기 화합물과, 상기 유기 실란과, 이에 더하여, H2O, O2, N2O, 혹은 CO2 중 어느 하나로 되는 산화성 가스로 이루어지는 것을 특징으로 하는 성막 방법.
  8. 제6항에 있어서,
    상기 유기 실란은,
    모노메틸실란(SiH3(CH3)),
    Figure 112005016792318-PAT00060
    디메틸실란(SiH2(CH3)2),
    Figure 112005016792318-PAT00061
    트리메틸실란(SiH(CH3)3),
    Figure 112005016792318-PAT00062
    테트라메틸실란(Si(CH3)4),
    Figure 112005016792318-PAT00063
    모노메틸트리메톡시실란(Si(CH3)(OCH3)3),
    Figure 112005016792318-PAT00064
    디메틸디메톡시실란(Si(CH3)2(OCH3)2),
    Figure 112005016792318-PAT00065
    또는 트리메틸모노메톡시실란(Si(CH3)3(OCH3))
    Figure 112005016792318-PAT00066
    중 어느 하나인 것을 특징으로 하는 성막 방법.
  9. 제1항 또는 제6항에 있어서,
    상기 제1 실리콘 함유 유기 화합물은,
    옥타메틸시클로테트라실록산(OMCTS: ((CH3)2)4Si4O4),
    Figure 112005016792318-PAT00067
    테트라메틸시클로테트라실록산(TMCTS: (CH3H)4Si4O4),
    Figure 112005016792318-PAT00068
    또는 테트라메톡시테트라메틸시클로테트라실록산(TMTMCTS: ((OCH3)(CH3))4Si4O4)
    Figure 112005016792318-PAT00069
    중 어느 하나인 것을 특징으로 하는 성막 방법.
  10. 구리막을 주로 하는 배선을 매립한 배선 매립 절연막이 형성된 반도체 장치의 제조 방법으로서, 상기 배선 매립 절연막은 1층의 절연막으로 구성되며, 제1항 또는 제6항 기재의 성막 방법에 의해 성막한 저유전율을 갖는 절연막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 구리막을 주로 하는 배선을 매립한 배선 매립 절연막이 형성된 반도체 장치 의 제조 방법으로서, 상기 배선 매립 절연막이 적어도 주절연막과 그 위의 배리어 절연막의 2층으로 구성되며, 이들 절연막 중 어느 하나는 제1항 또는 제6항 기재의 성막 방법에 의해 성막한 저유전율을 갖는 절연막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 구리막을 주로 하는 배선 위에, 그 구리막을 주로 하는 배선에 접하는 절연막이 형성된 반도체 장치의 제조 방법으로서, 상기 절연막은 제1항 또는 제6항 기재의 성막 방법에 의해 성막한 저유전율을 갖는 절연막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 절연막은, 구리막을 주로 하는 배선에 의해 끼인 배선층간 절연막을 구성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 구리막을 주로 하는 배선 위에, 그 구리막을 주로 하는 배선과 접하는 배리어 절연막과, 그 배리어 절연막 위의 주절연막이 적어도 형성된 반도체 장치의 제조 방법으로서, 상기 배리어 절연막은 제1항 또는 제6항 기재의 성막 방법에 의해 성막한 저유전율을 갖는 절연막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 구리막을 주로 하는 배선 위에 형성된, 그 구리막을 주로 하는 배선과 접하는 배리어 절연막과 그 배리어 절연막 위의 주절연막은, 구리막을 주로 하는 배선에 의해 끼인 배선층간 절연막을 구성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 구리막을 주로 하는 배선 위에, 그 구리막을 주로 하는 배선과 접하는 배리어 절연막과, 그 배리어 절연막 위의 주절연막이 적어도 형성된 반도체 장치의 제조 방법으로서, 상기 주절연막은 제1항 또는 제6항 기재의 성막 방법에 의해 성막한 저유전율을 갖는 절연막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 구리막을 주로 하는 배선 위에 형성된, 그 구리막을 주로 하는 배선과 접하는 배리어 절연막과 그 배리어 절연막 위의 주절연막은, 구리막을 주로 하는 배선에 의해 끼인 배선층간 절연막을 구성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020050026389A 2004-03-31 2005-03-30 성막 방법 및 반도체 장치의 제조 방법 KR100658479B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004103466A JP2005294333A (ja) 2004-03-31 2004-03-31 成膜方法及び半導体装置
JPJP-P-2004-00103466 2004-03-31

Publications (2)

Publication Number Publication Date
KR20060044992A true KR20060044992A (ko) 2006-05-16
KR100658479B1 KR100658479B1 (ko) 2006-12-19

Family

ID=34880034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050026389A KR100658479B1 (ko) 2004-03-31 2005-03-30 성막 방법 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US20050221622A1 (ko)
EP (1) EP1583142A3 (ko)
JP (1) JP2005294333A (ko)
KR (1) KR100658479B1 (ko)
CN (1) CN100347831C (ko)
TW (1) TW200537644A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150014053A (ko) * 2013-07-26 2015-02-06 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 제조 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3616605B2 (ja) * 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
US8513448B2 (en) 2005-01-31 2013-08-20 Tosoh Corporation Cyclic siloxane compound, a material for forming Si-containing film, and its use
WO2006080205A1 (ja) * 2005-01-31 2006-08-03 Tosoh Corporation 環状シロキサン化合物、Ｓｉ含有膜形成材料、およびその用途
WO2007032261A1 (ja) * 2005-09-13 2007-03-22 Nec Corporation 多孔質絶縁膜の形成方法および半導体装置
US8080282B2 (en) * 2006-08-08 2011-12-20 Asm Japan K.K. Method for forming silicon carbide film containing oxygen
JP5170445B2 (ja) * 2007-02-14 2013-03-27 Ｊｓｒ株式会社 ケイ素含有膜形成用材料、ならびにケイ素含有絶縁膜およびその形成方法
US8637396B2 (en) * 2008-12-01 2014-01-28 Air Products And Chemicals, Inc. Dielectric barrier deposition using oxygen containing precursor
US9330974B2 (en) * 2010-10-27 2016-05-03 Infineon Technologies Ag Through level vias and methods of formation thereof
JP5946361B2 (ja) * 2011-11-30 2016-07-06 株式会社Adeka １，３−ジフルオロジシロキサン化合物の製造方法
CN103130825B (zh) * 2011-11-30 2016-12-21 株式会社艾迪科 1,3‑二氟二硅氧烷化合物的制造方法
CN104752633A (zh) * 2013-12-31 2015-07-01 中国科学院微电子研究所 一种薄膜封装方法
US10262892B2 (en) * 2016-11-08 2019-04-16 Globalfoundries Inc. Skip via structures
KR20210039489A (ko) 2018-08-29 2021-04-09 어플라이드 머티어리얼스, 인코포레이티드 비-uv 고경도 저 k 막 증착
CN110828578B (zh) * 2019-10-16 2022-11-08 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法与显示装置
CN112779519A (zh) * 2019-11-11 2021-05-11 夏泰鑫半导体(青岛)有限公司 低介电常数的氧化硅膜层及其制备方法及半导体元器件
CN116490640A (zh) * 2020-10-20 2023-07-25 弗萨姆材料美国有限责任公司 烷氧基二硅氧烷和由其制备的致密有机硅膜
JPWO2022230944A1 (ko) * 2021-04-29 2022-11-03

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395908A (en) * 1994-06-20 1995-03-07 Dow Corning Corporation Method of preparing in situ reinforced silicone elastomer
US7064088B2 (en) * 1998-02-05 2006-06-20 Asm Japan K.K. Method for forming low-k hard film
US6593247B1 (en) * 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
JP3600507B2 (ja) * 2000-05-18 2004-12-15 キヤノン販売株式会社 半導体装置及びその製造方法
JP2002009069A (ja) * 2000-06-22 2002-01-11 Canon Sales Co Inc 成膜方法
US6835669B2 (en) * 2000-07-21 2004-12-28 Canon Sales Co., Inc. Film forming method, semiconductor device and semiconductor device manufacturing method
US6500752B2 (en) * 2000-07-21 2002-12-31 Canon Sales Co., Inc. Semiconductor device and semiconductor device manufacturing method
KR100486333B1 (ko) * 2000-07-21 2005-04-29 가부시끼가이샤 한도따이 프로세스 켄큐쇼 반도체 장치 및 그 제조 방법
JP4167388B2 (ja) * 2000-09-27 2008-10-15 株式会社東芝 半導体装置の製造方法
JP3516941B2 (ja) * 2000-11-30 2004-04-05 キヤノン販売株式会社 半導体装置及びその製造方法
KR100392840B1 (ko) * 2000-12-02 2003-07-28 주식회사 우광케미칼 저온 플라즈마 중합법을 이용한 중합박막의 형성방법
JP3545364B2 (ja) * 2000-12-19 2004-07-21 キヤノン販売株式会社 半導体装置及びその製造方法
US6486082B1 (en) * 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
JP3745257B2 (ja) * 2001-08-17 2006-02-15 キヤノン販売株式会社 半導体装置及びその製造方法
JP4152619B2 (ja) * 2001-11-14 2008-09-17 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US20030194495A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric
US20030211244A1 (en) * 2002-04-11 2003-11-13 Applied Materials, Inc. Reacting an organosilicon compound with an oxidizing gas to form an ultra low k dielectric
EP1504138A2 (en) * 2002-05-08 2005-02-09 Applied Materials, Inc. Method for using low dielectric constant film by electron beam
JP4217870B2 (ja) * 2002-07-15 2009-02-04 日本電気株式会社 有機シロキサン共重合体膜、その製造方法、成長装置、ならびに該共重合体膜を用いた半導体装置
JP2006516302A (ja) * 2002-09-18 2006-06-29 フジフィルム・エレクトロニック・マテリアルズ・ユーエスエイ・インコーポレイテッド アルキル−水素シロキサンの分解を防止する添加剤
JP4032044B2 (ja) * 2003-06-17 2008-01-16 株式会社半導体プロセス研究所 成膜方法、半導体装置の製造方法及び半導体装置
JP3984611B2 (ja) * 2004-02-13 2007-10-03 松下電器産業株式会社 有機無機ハイブリッド絶縁膜の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150014053A (ko) * 2013-07-26 2015-02-06 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 제조 방법

Also Published As

Publication number Publication date
EP1583142A3 (en) 2007-05-02
TW200537644A (en) 2005-11-16
CN1677625A (zh) 2005-10-05
CN100347831C (zh) 2007-11-07
US20050221622A1 (en) 2005-10-06
JP2005294333A (ja) 2005-10-20
EP1583142A2 (en) 2005-10-05
KR100658479B1 (ko) 2006-12-19

Similar Documents

Publication Publication Date Title
KR100658479B1 (ko) 성막 방법 및 반도체 장치의 제조 방법
KR100494480B1 (ko) 반도체 장치의 제조 방법
KR101230326B1 (ko) 낮은 ｋ 유전체의 전도성 재료들에 대한 접착 개선
US6632478B2 (en) Process for forming a low dielectric constant carbon-containing film
US7226876B2 (en) Method of modifying interlayer adhesion
JP3745257B2 (ja) 半導体装置及びその製造方法
EP1217648A2 (en) Method of manufacturing an interlayer dielectric layer with low dielectric constant
KR20050062596A (ko) 차세대 다마신 배리어 용도를 위한 양호한 내산화성의두-층 필름
KR100546958B1 (ko) 반도체 장치 및 그 제조 방법
KR20040068586A (ko) 다마신 분야에서 유전체 재료를 증착하는 방법
KR20020042468A (ko) 반도체 장치 및 그 제조 방법
JP5174435B2 (ja) ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
KR100746679B1 (ko) 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치
KR100399633B1 (ko) 반도체 장치 및 그 제조 방법
US20070237970A1 (en) Diffusion barrier with low dielectric constant and semiconductor device containing same
KR100771122B1 (ko) 반도체 장치 및 그 제조 방법
JP3749162B2 (ja) 半導体装置の製造方法
JP2006339506A (ja) 成膜方法及び半導体装置の製造方法
KR20020079412A (ko) 반도체 장치의 제조 방법
EP1128421A2 (en) Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices
JP2004200713A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee