JP2002009069A - 成膜方法 - Google Patents

成膜方法

Info

Publication number
JP2002009069A
JP2002009069A JP2000188287A JP2000188287A JP2002009069A JP 2002009069 A JP2002009069 A JP 2002009069A JP 2000188287 A JP2000188287 A JP 2000188287A JP 2000188287 A JP2000188287 A JP 2000188287A JP 2002009069 A JP2002009069 A JP 2002009069A
Authority
JP
Japan
Prior art keywords
gas
film
film forming
dielectric constant
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000188287A
Other languages
English (en)
Inventor
Yoichi Yamamoto
陽一 山本
Hiroshi Ikakura
博志 猪鹿倉
Tomomi Suzuki
智美 鈴木
Yuichiro Kotake
勇一郎 小竹
Yoshimi Shiotani
喜美 塩谷
Koichi Ohira
浩一 大平
Shoji Ogawara
昭司 大河原
Kazuo Maeda
和夫 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Original Assignee
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Laboratory Co Ltd, Canon Marketing Japan Inc filed Critical Semiconductor Process Laboratory Co Ltd
Priority to JP2000188287A priority Critical patent/JP2002009069A/ja
Priority to US09/863,382 priority patent/US6645883B2/en
Priority to TW090112777A priority patent/TW531835B/zh
Priority to EP01112991A priority patent/EP1168426A3/en
Priority to KR1020010033196A priority patent/KR20020001532A/ko
Publication of JP2002009069A publication Critical patent/JP2002009069A/ja
Priority to KR1020040045073A priority patent/KR20040065193A/ko
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds

Abstract

(57)【要約】 【課題】 成膜の表面荒れを防止し、或いは膜厚の厚い
成膜のクラックの発生を防止しつつ、その成膜が比誘電
率２．７台或いはそれ以下の低い誘電率を得ることがで
きる成膜方法を提供する。 【解決手段】 シロキサンとＮ2Ｏとからなる主要な成
膜用ガス成分に希釈用の不活性ガス又は窒素ガス
（Ｎ2）を加えて構成される成膜ガスをプラズマ化し、
反応させて、被成膜基板２１上に絶縁膜２２を形成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、成膜方法に関し、
より詳しくは、低誘電率を有する絶縁膜を形成する成膜
方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置の高集積度
化、高密度化とともに、データ転送速度の高速化が要求
されている。このため、ＲＣディレイの小さい低誘電率
を有する絶縁膜（以下、低誘電率絶縁膜と称する。）が
盛んに開発されている。低誘電率絶縁膜は、ソースガス
としてメチルシラン（Si(CH3)4, SiH(CH3)3又はCH3SiH3
等）と一酸化窒素（Ｎ2Ｏ）とからなる成膜ガス、又は
ヘキサメチルジシロキサン（ＨＭＤＳＯ）と一酸化窒素
（Ｎ2Ｏ）とからなる成膜ガスを用いたプラズマＣＶＤ
法（ＰＥ−ＣＶＤ法）が知られている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記成
膜ガスを用いて低誘電率絶縁膜、例えば比誘電率２．７
台の膜を安定して形成するのは難しいという問題があ
る。即ち、比誘電率を下げようとすると、低誘電率絶縁
膜の表面が荒れるという問題がある。また、膜厚２μｍ
以上のものを成膜しようとすると、成膜にクラックを生
じるという問題がある。
【０００４】本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、絶縁膜の表面荒れを防止し、或
いは膜厚の厚い絶縁膜のクラックの発生を防止しつつ、
その絶縁膜が２．７台或いはそれ以下の低い比誘電率を
得ることができる成膜方法を提供するものである。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、本願発明は、成膜方法に係り、シロキサンとＮ2Ｏ
とからなる主要な成膜用ガス成分に希釈用の不活性ガス
又は窒素ガス（Ｎ2）を加えて構成される成膜ガスをプ
ラズマ化し、反応させて、被成膜基板上に絶縁膜を形成
することを特徴とする。特に、前記不活性ガスはアルゴ
ン（Ａｒ）又はヘリウム（Ｈｅ）のうち少なくとも何れ
か一であることを特徴としている。
【０００６】以下に、上記本発明の構成により奏される
作用を説明する。本願発明者の実験によれば、シロキサ
ンとＮ2Ｏからなる主要な成膜ガス成分に、Ａｒ、Ｈｅ
又はＮ2を加えて希釈した成膜ガスを用いて、ＰＥ−Ｃ
ＶＤにより形成した絶縁膜については、図３又は図４に
示すように、シロキサンとＮ2Ｏとのみからなる成膜ガ
スを用いて同じくＰＥ−ＣＶＤにより成膜された絶縁膜
と比べて、絶縁膜の表面荒れが大幅に減少し、かつ絶縁
膜のクラックの発生が大幅に抑制された。
【０００７】シロキサン結合を有するアルキル化合物と
して、ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3
Si-O-Si(CH3)3）、オクタメチルシクロテトラシロキサ
ン（ＯＭＣＴＳ：
【０００８】
【化３】 ）、
【０００９】又はテトラメチルシクロテトラシロキサン
（ＴＭＣＴＳ：
【００１０】
【化４】 ）
【００１１】のうち何れか一を用いることができる。
【００１２】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 （第１の実施の形態）図１は、本発明の実施の形態に係
る半導体装置の製造方法に用いられる平行平板型のプラ
ズマ成膜装置１０１の構成を示す側面図である。
【００１３】このプラズマ成膜装置１０１は、プラズマ
ガスにより被成膜基板２１上に絶縁膜、特に低誘電率を
有する絶縁膜を形成する場所である成膜部１０１Ａと、
成膜ガスを構成する複数のガスの供給源を有する成膜ガ
ス供給部１０１Ｂとから構成されている。成膜部１０１
Ａは、図１に示すように、減圧可能なチャンバ１を備
え、チャンバ１は排気配管４を通して排気装置６と接続
されている。排気配管４の途中にはチャンバ１と排気装
置６の間の導通／非導通を制御する開閉バルブ５が設け
られている。チャンバ１にはチャンバ１内の圧力を監視
する不図示の真空計などの圧力計測手段が設けられてい
る。
【００１４】チャンバ１内には対向する一対の上部電極
（第１の電極）２と下部電極（第２の電極）３とが備え
られ、上部電極２にはインピーダンスマッチングボック
ス１３を介して周波数１３．５６ＭＨｚの高周波電力を
供給する高周波電力供給電源（ＲＦ電源）７が接続さ
れ、下部電極３にはインピーダンスマッチングボックス
１４を介して周波数３８０ｋＨｚの低周波電力を供給す
る低周波電力供給電源８が接続されている。これらの電
源７、８から上部電極２及び下部電極３に電力を供給し
て、成膜ガスをプラズマ化する。上部電極２、下部電極
３及び電源７、８が成膜ガスをプラズマ化するプラズマ
生成手段を構成する。上下部電極２、３の間隔は、絶縁
膜の性質を決める上で重要なパラメータの一つであり、
特により緻密な絶縁膜を形成する上ではその間隔を基板
の厚さ以上、３０ｍｍ以下とすることが好ましい。
【００１５】なお、下部電極３には、周波数３８０ｋＨ
ｚのみならず、周波数１００ｋＨｚ乃至１ＭＨｚの低周
波電力を印加することができるし、また、下部電極３に
対向する上部電極２には、周波数１３．５６ＭＨｚのみ
ならず、周波数１ＭＨｚ以上の高周波電力を印加しても
よい。上部電極２は成膜ガスの分散具を兼ねている。上
部電極２には複数の貫通孔が形成され、下部電極３との
対向面における貫通孔の開口部が成膜ガスの放出口（導
入口）となる。この成膜ガス等の放出口は成膜ガス供給
部１０１Ｂと配管９ａで接続されている。また、場合に
より、上部電極２には図示しないヒータが備えられるこ
ともある。成膜中に上部電極２を温度凡そ１００℃程度
に加熱しておくことにより、成膜ガス等の反応生成物か
らなるパーティクルが上部電極２に付着するのを防止す
るためである。
【００１６】下部電極３は被成膜基板２１の保持台を兼
ね、また、保持台上の被成膜基板２１を加熱するヒータ
１２を備えている。成膜ガス供給部１０１Ｂには、ヘキ
サメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH
3)3）等のシロキサンの供給源と、一酸化窒素（Ｎ2Ｏ）
の供給源と、希釈用の不活性ガスであるアルゴン（Ａ
ｒ）或いはヘリウム（Ｈｅ）の供給源と、希釈用及びパ
ージ用の窒素（Ｎ2）の供給源とが設けられている。
【００１７】これらのガスは適宜分岐配管９ｂ乃至９ｅ
及びこれらすべての分岐配管９ｂ乃至９ｅが接続された
配管９ａを通して成膜部１０１Ａのチャンバ１内に供給
される。分岐配管９ｂ乃至９ｅの途中に流量調整手段１
１ａ乃至１１ｄや、分岐配管９ｂ乃至９ｅの導通／非導
通を制御する開閉手段１０ｂ乃至１０ｅが設置され、配
管９ａの途中に配管９ａの閉鎖／導通を行う開閉手段１
０ａが設置されている。また、Ｎ2ガスを流通させて分
岐配管９ｂ乃至９ｄ内の残留ガスをパージするため、Ｎ
2ガスの供給源と接続された分岐配管９ｅとその他の分
岐配管９ｂ乃至９ｄの間の導通／非導通を制御する開閉
手段１０ｊ乃至１０ｍが設置されている。なお、Ｎ2ガ
スは、分岐配管９ｂ乃至９ｄ内をパージするほかに、配
管９ａ内及びチャンバ１内の残留ガスをパージするため
に用いる。また、Ｎ2ガスは成膜ガスの希釈ガスとして
用いる。
【００１８】本発明が適用される、成膜ガスの主要成分
ガスであるシロキサンについては、代表例として以下に
示すものを用いることができる。 （ｉ）ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3
Si-O-Si(CH3)3） （ii）オクタメチルシクロテトラシロキサン（ＯＭＣＴ
Ｓ：
【００１９】
【化５】 ）
【００２０】(iii)テトラメチルシクロテトラシロキサ
ン（ＴＭＣＴＳ：
【００２１】
【化６】 ）
【００２２】以上のような成膜装置１０１によれば、ヘ
キサメチルジシロキサン（ＨＭＤＳＯ）等のシロキサン
の供給源と、一酸化窒素（Ｎ2Ｏ）の供給源と、希釈用
の不活性ガスであるアルゴン（Ａｒ）或いはヘリウム
（Ｈｅ）の供給源と、希釈用及びパージ用の窒素
（Ｎ2）の供給源とを備え、さらに成膜ガスをプラズマ
化するプラズマ生成手段２、３、７、８を備えている。
【００２３】このＣＶＤ装置を使用して、シロキサンと
一酸化窒素（Ｎ2Ｏ）を含む成膜ガスを用いたプラズマ
励起化学気相成長法（ＰＥ−ＣＶＤ法）により成膜した
絶縁膜はＣＨ3を含むため、低誘電率を有し、かつ緻密
な絶縁膜を形成することができる。また、実験によれ
ば、シロキサンと、一酸化窒素（Ｎ2Ｏ）とから構成さ
れる主要な成膜用ガス成分のほかに、これらの成膜ガス
の主要成分を不活性ガスであるアルゴン（Ａｒ）或いは
ヘリウム（Ｈｅ）、又は窒素（Ｎ2）により希釈するこ
とにより、成膜の表面荒れを防止し、かつ成膜のクラッ
クの発生を抑制することができる。
【００２４】また、プラズマ生成手段のうち平行平板型
の第１及び第２の電極２、３にそれぞれ高低２つの周波
数の電力を供給する電源７、８が接続されている。従っ
て、これら高低２つの周波数の電力をそれぞれ各電極
２、３に印加してプラズマを生成することができる。特
に、このようにして生成した絶縁膜はより一層緻密であ
る。
【００２５】なお、プラズマ生成手段として、例えば平
行平板型の第１及び第２の電極２、３によりプラズマを
生成する手段のほかに、ＥＣＲ（Electron Cyclotron R
esonance）法によりプラズマを生成する手段、アンテナ
からの高周波電力の放射によりヘリコンプラズマを生成
する手段等を用いることができる。次に、上記ガスを用
いたこの発明の実施の形態の成膜方法、及びこの方法に
より作成された成膜の表面状態及び比誘電率等の膜特性
を説明する。
【００２６】図２は、シロキサンと、一酸化窒素（Ｎ2
Ｏ）と、希釈用の不活性ガスであるアルゴン（Ａｒ）或
いはヘリウム（Ｈｅ）、又は窒素（Ｎ2）により成膜す
る方法に係るタイミングチャートである。図８（ａ）
は、本発明の実施の形態に係る成膜方法を用い、かつ図
２のタイミングチャートに従って基板上に成膜した低誘
電率を有する絶縁膜（以下、低誘電率絶縁膜と称するこ
ともある。）を示す断面図である。同図（ｂ）は図８
（ａ）の低誘電率絶縁膜上に比誘電率測定用の電極を形
成した膜特性調査用試料の断面図である。
【００２７】ここで、３種類の希釈用ガスの各々につい
て所定のパラメータ（希釈用ガス流量Ｚ、成膜ガスの圧
力Ｐ）を変化させて低誘電率絶縁膜を作成した。３種類
の希釈用ガスと変化させたパラメータの組み合わせを以
下の表１〜３にそれぞれ示す。また、他の変化させてい
ない成膜パラメータも同じ表中に示す。また、比較のた
め、主要な成膜ガス成分は同じで希釈用ガスを含まない
成膜ガスを用いて絶縁膜を形成し、比較用試料とした。
【００２８】ＨＭＤＳＯ＋Ｎ2Ｏ＋Ａｒの成膜ガスにつ
いて変化させたパラメータをＡｒ流量Ｚとし、成膜条件
を表１に示す。調査したＡｒ流量Ｚは０、５０、１０
０、１５０ｓｃｃｍの４点である。
【００２９】
【表１】
【００３０】ＨＭＤＳＯ＋Ｎ2Ｏ＋Ｈｅの成膜ガスにつ
いて変化させたパラメータをガス圧力Ｐとし、成膜条件
を表２に示す。調査したガス圧力Ｐは０．９、１．１、
１．３、１．４Ｔｏｒｒの４点である。
【００３１】
【表２】
【００３２】ＨＭＤＳＯ＋Ｎ2Ｏ＋Ｎ2の成膜ガスについ
て変化させたパラメータをガス圧力とし、成膜条件を表
３に示す。調査したガス圧力Ｐは０．９、１．０、１．
１、１．２、１．３、１．４Ｔｏｒｒの６点である。
【００３３】
【表３】
【００３４】まず、図１のプラズマＣＶＤ装置のチャン
バ１内にｐ形のシリコン基板（被成膜基板）２１を搬入
し、基板載置台（下部電極）３上に置く。
【００３５】次いで、ヘキサメチルジシロキサン（ＨＭ
ＤＳＯ）を流量Ｘsccmで、一酸化窒素（Ｎ2Ｏ）を流量
Ｙsccmで、希釈用の不活性ガスであるアルゴン（Ａｒ）
或いはヘリウム（Ｈｅ）、又は窒素（Ｎ2）を流量Ｚscc
mで、チャンバ１内に導入し、チャンバ１内のガス圧力
をＰTorrに保持する。次いで、上部電極２に周波数１
３．５６ＭＨｚの電力２５０Ｗを印加する。これによ
り、成膜ガスにエネルギが付与されてプラズマ化する。
この状態を所定の時間保持すると、図８（ａ）に示すよ
うに、シリコン基板２１上に膜厚約２．５〜３．０μｍ
の低誘電率絶縁膜が形成される。なお、成膜中に、被成
膜基板２１を３５０℃〜４００℃に加熱し、保持する。
【００３６】以上により、シリコン基板２１上に低誘電
率絶縁膜２２が形成される。次に、成膜した低誘電率絶
縁膜２２の表面観察を行なった。その結果を図３乃至図
４に示す。図３（ａ）は、ＨＭＤＳＯ＋Ｎ2Ｏ＋Ａｒか
らなる成膜ガスを用いてこの実施の形態の成膜方法によ
り成膜した低誘電率絶縁膜２２の表面を観察した写真、
図３（ｂ）はＨＭＤＳＯ＋Ｎ2Ｏからなる成膜ガスを用
いて作成した比較用試料の低誘電率絶縁膜の表面を観察
した写真である。
【００３７】同図に示すように、希釈用のＡｒを加えた
成膜ガスにより成膜した試料は、比較用試料と比べて、
表面の荒れをほぼ完全に防止することができた。図４
（ａ）はＨＭＤＳＯ＋Ｎ2Ｏ＋Ａｒからなる成膜ガスを
用いてこの実施の形態の成膜方法により成膜した低誘電
率絶縁膜の表面を観察した写真、図４（ｂ）はＨＭＤＳ
Ｏ＋Ｎ2Ｏからなる成膜ガスを用いて作成した比較用試
料の低誘電率絶縁膜の表面を観察した写真である。
【００３８】同図に示すように、希釈用のアルゴンを加
えた成膜ガスにより成膜した試料は、比較用試料と比べ
て、クラックの発生をほぼ完全に抑制することができ
た。次に、ＨＭＤＳＯ＋Ｎ2Ｏ＋Ａｒの成膜ガスにより
作成した絶縁膜の膜応力、膜密度及び堆積速度を調査し
た。さらに、希釈用ガスが異なる３種類の低誘電率絶縁
膜について屈折率を測定するとともに、図８（ｂ）に示
すように、それら３種類の低誘電率絶縁膜２２上にそれ
ぞれ比誘電率測定用の電極を形成し、３種類の低誘電率
絶縁膜２２について比誘電率を調査した。
【００３９】屈折率を測定する場合は、エリプソメータ
で６３３８オングストロームのＨｅ−Ｎｅレーザを用い
る。また、膜応力を測定する場合、オプティレバーレー
ザースキャン方式を用い、膜密度を測定する場合、Ｘ線
反射率法（ＸＲＲ（X Ray Reflectmetry））を用いる。
また、比誘電率を測定する場合は、直流バイアスに１Ｍ
Ｈｚの高周波の信号を重畳したＣ−Ｖ測定法を用いた。
【００４０】比誘電率、屈折率の測定結果を図５乃至図
７に示す。図５は、成膜ガスとしてＨＭＤＳＯ＋Ｎ2Ｏ
＋Ａｒを用いて作成した低誘電率絶縁膜に関し、比誘電
率とＡｒ流量との関係について示すグラフである。縦軸
は線型目盛りで表した比誘電率を示し、横軸は線型目盛
りで表したＡｒ流量（ｓｃｃｍ）を示す。
【００４１】図５に示す結果によれば、Ａｒを加えない
場合、比誘電率が約２．６２であり、Ａｒ流量５０ｓｃ
ｃｍで極小の２．５９となり、以降Ａｒ流量の増加とと
もに比誘電率は大きくなり、Ａｒ流量１５０ｓｃｃｍの
とき２．７２となった。いずれもＡｒ流量の調査範囲１
５０以下で、２．７台或いはそれ以下の比誘電率が得ら
れた。調査はしていないが、Ａｒ流量１５０ｓｃｃｍ以
上でもある程度の範囲までは、２．７台或いはそれ以下
の比誘電率が得られることは明らかである。
【００４２】また、ＨＭＤＳＯ＋Ｎ2Ｏ＋Ａｒの成膜ガ
スにより作成した絶縁膜について、屈折率は１．４０８
であり、膜応力は４．０×１０8（dyne/cm2）であり、
膜密度は１．３（g/cm3）であり、堆積速度は２００（n
m/min）であった。このときの成膜条件は、表１のうち
Ａｒ流量Ｚ＝５０ｓｃｃｍの場合であり、ＨＭＤＳＯ流
量８０ｓｃｃｍであり、Ｎ2Ｏの流量１２０ｓｃｃｍで
ある。
【００４３】図６は、成膜ガスとしてＨＭＤＳＯ＋Ｎ2
Ｏ＋Ｈｅを用いて作成した低誘電率絶縁膜に関し、比誘
電率及び屈折率とガス圧力との関係について示すグラフ
である。左側の縦軸は線型目盛りで表した比誘電率を示
し、右側の縦軸は線型目盛りで表した屈折率を示す。横
軸は線型目盛りで表したチャンバ内のガス圧力（Ｔｏｒ
ｒ）を示す。
【００４４】図６に示す結果によれば、ガス圧力が０．
９Ｔｏｒｒのとき、比誘電率が約２．７７となり、以降
ガス圧力の増大とともに比誘電率は小さくなり、ガス圧
力が１．４Ｔｏｒｒのとき比誘電率は約２．６４となっ
た。いずれもガス圧力の調査範囲０．９乃至１．４の範
囲で、２．７台或いはそれ以下の比誘電率が得られた。
調査はしていないが、ガス圧力１．４以上、または０．
９以下でもある程度の範囲までは、２．７台或いはそれ
以下の比誘電率が得られることは明らかである。
【００４５】同じく、屈折率については、ガス圧力が
０．９Ｔｏｒｒのとき、約１．４４となり、以降ガス圧
力の増大とともに小さくなり、ガス圧力が１．４Ｔｏｒ
ｒのとき約１．３６となった。図７は、成膜ガスとして
ＨＭＤＳＯ＋Ｎ2Ｏ＋Ｎ2を用いて作成した低誘電率絶縁
膜に関し、比誘電率及び屈折率とガス圧力との関係につ
いて示すグラフである。左側の縦軸は線型目盛りで表し
た比誘電率を示し、右側の縦軸は線型目盛りで表した屈
折率を示す。横軸は線型目盛りで表したチャンバ内のガ
ス圧力（Ｔｏｒｒ）を示す。
【００４６】図７に示す結果によれば、ガス圧力が０．
９Ｔｏｒｒのとき、比誘電率が約２．６７となり、以降
ガス圧力の増大とともに比誘電率は小さくなる傾向にあ
り、ガス圧力が１．４Ｔｏｒｒのとき比誘電率は約２．
５８となった。いずれもガス圧力の調査範囲、即ち０．
９乃至１．４の範囲で、２．７台或いはそれ以下の比誘
電率が得られた。調査はしていないが、ガス圧力１．４
以上、または０．９以下でもある程度の範囲までは、
２．７台或いはそれ以下の比誘電率が得られることは明
らかである。
【００４７】同じく、屈折率については、ガス圧力が
０．９Ｔｏｒｒのとき、約１．３９となり、以降ガス圧
力の増大とともに小さくなり、ガス圧力が１．４Ｔｏｒ
ｒのとき約１．３８となった。以上のように、この発明
の実施の形態によれば、シロキサンとＮ2Ｏからなる主
要な成膜ガス成分に、Ａｒ、Ｈｅ又はＮ2を加えて希釈
した成膜ガスを用いて、ＰＥ−ＣＶＤにより絶縁膜を形
成している。これにより、シロキサンとＮ2Ｏとのみか
らなる成膜ガスを用いて同じくＰＥ−ＣＶＤにより絶縁
膜を形成する方法と比べて、絶縁膜の表面荒れを大幅に
減少させ、かつ絶縁膜のクラックの発生を大幅に抑制す
ることができる。
【００４８】以上、実施の形態によりこの発明を詳細に
説明したが、この発明の範囲は上記実施の形態に具体的
に示した例に限られるものではなく、この発明の要旨を
逸脱しない範囲の上記実施の形態の変更はこの発明の範
囲に含まれる。例えば、シロキサンとしてヘキサメチル
ジシロキサン（ＨＭＤＳＯ）を用いているが、上記した
他のシリコン化合物、例えばオクタメチルシクロテトラ
シロキサン（ＯＭＣＴＳ）又はテトラメチルシクロテト
ラシロキサン（ＴＭＣＴＳ）を用いることも可能であ
る。
【００４９】また、被成膜基板としてシリコン基板を用
いているが、表面に絶縁膜が露出している被成膜基板を
用いてもよいし、下地絶縁膜上に配線が形成された被成
膜基板を用いてもよい。
【００５０】
【発明の効果】以上のように、本発明によれば、シロキ
サンとＮ2Ｏからなる主要な成膜ガス成分に、Ａｒ、Ｈ
ｅ又はＮ2を加えて希釈した成膜ガスを用いて、ＰＥ−
ＣＶＤにより絶縁膜を形成している。このため、２．７
台或いはそれ以下の低い比誘電率を得ることができると
ともに、シロキサンとＮ2Ｏとのみからなる成膜ガスを
用いて同じくＰＥ−ＣＶＤにより絶縁膜を形成する方法
と比べて、絶縁膜の表面荒れを大幅に減少させ、かつ絶
縁膜のクラックの発生を大幅に抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態である成膜方法に用いられ
るプラズマ成膜装置の構成を示す側面図である。
【図２】本発明の実施の形態である成膜方法に用いられ
る成膜ガスのプラズマ成膜装置のチャンバ内への導入に
ついて示すタイミングチャートである。
【図３】（ａ）は、ＨＭＤＳＯ＋Ｎ2Ｏ＋Ａｒからなる
成膜ガスを用いてこの実施の形態の成膜方法により成膜
した低誘電率絶縁膜２２の表面を観察した写真であり、
（ｂ）はＨＭＤＳＯ＋Ｎ2Ｏからなる成膜ガスを用いて
作成した比較用試料の低誘電率絶縁膜の表面を観察した
写真である。
【図４】（ａ）はＨＭＤＳＯ＋Ｎ2Ｏ＋Ａｒからなる成
膜ガスを用いてこの実施の形態の成膜方法により成膜し
た低誘電率絶縁膜の表面を観察した写真であり、（ｂ）
はＨＭＤＳＯ＋Ｎ2Ｏからなる成膜ガスを用いて作成し
た比較用試料の低誘電率絶縁膜の表面を観察した写真で
ある。
【図５】本発明の実施の形態である成膜方法により作成
された絶縁膜について、比誘電率とＡｒ流量との関係に
ついて示すグラフである。
【図６】本発明の実施の形態である成膜方法により作成
された絶縁膜について、比誘電率及び屈折率とガス圧力
との関係について示すグラフである。
【図７】本発明の実施の形態である成膜方法により作成
された絶縁膜について、比誘電率及び屈折率とガス圧力
との関係について示すグラフである。
【図８】（ａ）、（ｂ）は本発明の実施の形態である成
膜方法により作成された絶縁膜の特性調査に用いた試料
の構成を示す断面図である。
【符号の説明】
１ チャンバ ２ 上部電極 ３ 下部電極 ４ 排気配管 ５ バルブ ６ 排気装置 ７ 高周波電力供給電源（ＲＦ電源） ８ 低周波電力供給電源 ９ａ 配管 ９ｂ〜９ｅ 分岐配管 １０ａ〜１０ｍ 開閉手段 １１ａ〜１１ｄ 流量調整手段 １２ ヒータ ２１ シリコン基板（被成膜基板） ２２ 低誘電率絶縁膜 ２３ 水銀プローブ １０１ 成膜装置 １０１Ａ 成膜部 １０１Ｂ 成膜ガス供給部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 猪鹿倉 博志 東京都港区三田３−11−28 キヤノン販売 株式会社内 (72)発明者 鈴木 智美 東京都港区三田３−11−28 キヤノン販売 株式会社内 (72)発明者 小竹 勇一郎 東京都港区港南２−13−29 アルキヤンテ ック株式会社内 (72)発明者 塩谷 喜美 東京都港区港南２−13−29 株式会社半導 体プロセス研究所内 (72)発明者 大平 浩一 東京都港区港南２−13−29 株式会社半導 体プロセス研究所内 (72)発明者 大河原 昭司 東京都港区三田３−11−28 キヤノン販売 株式会社内 (72)発明者 前田 和夫 東京都港区港南２−13−29 株式会社半導 体プロセス研究所内 Ｆターム(参考） 4K030 AA06 AA16 AA17 AA18 BA44 CA04 FA02 FA03 LA02 5F033 RR21 RR23 SS01 SS15 XX17 XX24 5F058 AA10 AC03 AF02 BA20 BC02 BC04 BF27 BF29

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 シロキサンとＮ2Ｏとからなる主要な成
    膜用ガス成分に希釈用の不活性ガス又は窒素ガス
    （Ｎ2）を加えて構成される成膜ガスをプラズマ化し、
    反応させて、被成膜基板上に絶縁膜を形成することを特
    徴とする成膜方法。
  2. 【請求項２】 前記不活性ガスはアルゴン（Ａｒ）又は
    ヘリウム（Ｈｅ）のうち少なくとも何れか一であること
    を特徴とする請求項１記載の成膜方法。
  3. 【請求項３】 前記シロキサンは、ヘキサメチルジシロ
    キサン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）、オクタ
    メチルシクロテトラシロキサン（ＯＭＣＴＳ： 【化１】 ）、又はテトラメチルシクロテトラシロキサン（ＴＭＣ
    ＴＳ： 【化２】 ）のうち何れか一であることを特徴とする請求項１又は
    ２記載の半導体装置の製造。
JP2000188287A 2000-06-22 2000-06-22 成膜方法 Pending JP2002009069A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000188287A JP2002009069A (ja) 2000-06-22 2000-06-22 成膜方法
US09/863,382 US6645883B2 (en) 2000-06-22 2001-05-24 Film forming method, semiconductor device and manufacturing method of the same
TW090112777A TW531835B (en) 2000-06-22 2001-05-28 Film forming method, semiconductor device and manufacturing method of the same
EP01112991A EP1168426A3 (en) 2000-06-22 2001-06-08 Method of plasma depositing a low dielectric constant insulating film
KR1020010033196A KR20020001532A (ko) 2000-06-22 2001-06-13 성막 방법, 반도체 장치 및 그 제조 방법
KR1020040045073A KR20040065193A (ko) 2000-06-22 2004-06-17 성막 방법, 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000188287A JP2002009069A (ja) 2000-06-22 2000-06-22 成膜方法

Publications (1)

Publication Number Publication Date
JP2002009069A true JP2002009069A (ja) 2002-01-11

Family

ID=18688099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000188287A Pending JP2002009069A (ja) 2000-06-22 2000-06-22 成膜方法

Country Status (5)

Country Link
US (1) US6645883B2 (ja)
EP (1) EP1168426A3 (ja)
JP (1) JP2002009069A (ja)
KR (2) KR20020001532A (ja)
TW (1) TW531835B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006265350A (ja) * 2005-03-23 2006-10-05 Ulvac Japan Ltd 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
US8394457B2 (en) 2006-06-02 2013-03-12 Ulvac, Inc. Precursor composition for porous thin film, method for preparation of the precursor composition, porous thin film, method for preparation of the porous thin film, and semiconductor device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660656B2 (en) * 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6764958B1 (en) * 2000-07-28 2004-07-20 Applied Materials Inc. Method of depositing dielectric films
US6537733B2 (en) * 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
US6663627B2 (en) * 2001-04-26 2003-12-16 Medtronic, Inc. Ablation system and method of use
US6656837B2 (en) * 2001-10-11 2003-12-02 Applied Materials, Inc. Method of eliminating photoresist poisoning in damascene applications
CN100373559C (zh) * 2002-01-15 2008-03-05 东京毅力科创株式会社 形成含硅绝缘膜的cvd方法和装置
US6913992B2 (en) 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
US20040253378A1 (en) * 2003-06-12 2004-12-16 Applied Materials, Inc. Stress reduction of SIOC low k film by addition of alkylenes to OMCTS based processes
US20050037153A1 (en) * 2003-08-14 2005-02-17 Applied Materials, Inc. Stress reduction of sioc low k films
US20050214457A1 (en) * 2004-03-29 2005-09-29 Applied Materials, Inc. Deposition of low dielectric constant films by N2O addition
JP2005294333A (ja) * 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
KR101393695B1 (ko) * 2012-03-14 2014-05-13 명지대학교 산학협력단 반도체 소자용 절연막 재료 및 이를 사용한 절연막의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ZA884511B (en) * 1987-07-15 1989-03-29 Boc Group Inc Method of plasma enhanced silicon oxide deposition
JP2899600B2 (ja) 1994-01-25 1999-06-02 キヤノン販売 株式会社 成膜方法
JPH09237785A (ja) 1995-12-28 1997-09-09 Toshiba Corp 半導体装置およびその製造方法
AU7371898A (en) 1997-05-07 1998-11-27 Mark J. Hampden-Smith Low density film for low dielectric constant applications
KR19980087552A (ko) 1997-05-28 1998-12-05 윌리엄 버. 켐플러 집적 회로 유전체 및 그 방법
JPH118236A (ja) * 1997-06-13 1999-01-12 Sony Corp 低誘電率膜の形成方法
JP3726226B2 (ja) 1998-02-05 2005-12-14 日本エー・エス・エム株式会社 絶縁膜及びその製造方法
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6107184A (en) * 1998-12-09 2000-08-22 Applied Materials, Inc. Nano-porous copolymer films having low dielectric constants
JP3348084B2 (ja) 1999-12-28 2002-11-20 キヤノン販売株式会社 成膜方法及び半導体装置
US6197706B1 (en) * 2000-06-30 2001-03-06 Taiwan Semiconductor Manufacturing Company Low temperature method to form low k dielectric

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006265350A (ja) * 2005-03-23 2006-10-05 Ulvac Japan Ltd 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
US8394457B2 (en) 2006-06-02 2013-03-12 Ulvac, Inc. Precursor composition for porous thin film, method for preparation of the precursor composition, porous thin film, method for preparation of the porous thin film, and semiconductor device

Also Published As

Publication number Publication date
KR20040065193A (ko) 2004-07-21
KR20020001532A (ko) 2002-01-09
US6645883B2 (en) 2003-11-11
TW531835B (en) 2003-05-11
EP1168426A2 (en) 2002-01-02
US20020013068A1 (en) 2002-01-31
EP1168426A3 (en) 2002-12-18

Similar Documents

Publication Publication Date Title
US6184572B1 (en) Interlevel dielectric stack containing plasma deposited fluorinated amorphous carbon films for semiconductor devices
TW518693B (en) In situ deposition and integration of silicon nitride in a high density plasma reactor
US10388524B2 (en) Film forming method, boron film, and film forming apparatus
JP3545364B2 (ja) 半導体装置及びその製造方法
US6593655B1 (en) Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US5869149A (en) Method for preparing nitrogen surface treated fluorine doped silicon dioxide films
US6767836B2 (en) Method of cleaning a CVD reaction chamber using an active oxygen species
US6649495B2 (en) Manufacturing method of semiconductor device
EP0934433B1 (en) Method for depositing fluorine doped silicon dioxide films
KR100283007B1 (ko) 저유전율 불소화 비정질 탄소 유전체 및 그 제조 방법
JP2002009069A (ja) 成膜方法
KR20050034566A (ko) 실리콘 탄화물막을 제조하는 방법
KR20010075566A (ko) 반도체 장치 및 그 제조 방법
JP2003059923A (ja) 半導体装置及びその製造方法
US6436822B1 (en) Method for making a carbon doped oxide dielectric material
JP3532830B2 (ja) 半導体装置及びその製造方法
JP3934343B2 (ja) 半導体装置及びその製造方法
WO2004038782A1 (ja) 半導体装置及びその製造方法
EP1321975A2 (en) Method for plasma depositing an insulating film with low dielectric constant for a semiconductor device
US20040161946A1 (en) Method for fluorocarbon film depositing
US20240096616A1 (en) Deposition of Thick Layers of Silicon Dioxide
JP2002305242A (ja) 半導体装置の製造方法
JP2004200713A (ja) 半導体装置及びその製造方法
JP2001196365A (ja) 成膜方法、成膜装置及び半導体装置の製造方法
TW202242179A (zh) 用於先進技術節點之單一前驅物低k薄膜沉積及uv固化

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050329