KR101393695B1 - 반도체 소자용 절연막 재료 및 이를 사용한 절연막의 제조방법 - Google Patents

반도체 소자용 절연막 재료 및 이를 사용한 절연막의 제조방법 Download PDF

Info

Publication number
KR101393695B1
KR101393695B1 KR1020120026042A KR20120026042A KR101393695B1 KR 101393695 B1 KR101393695 B1 KR 101393695B1 KR 1020120026042 A KR1020120026042 A KR 1020120026042A KR 20120026042 A KR20120026042 A KR 20120026042A KR 101393695 B1 KR101393695 B1 KR 101393695B1
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor device
coating
cyclosiloxane
present
Prior art date
Application number
KR1020120026042A
Other languages
English (en)
Other versions
KR20130104504A (ko
Inventor
이현호
정헌상
김민근
오세욱
김예진
Original Assignee
명지대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 명지대학교 산학협력단 filed Critical 명지대학교 산학협력단
Priority to KR1020120026042A priority Critical patent/KR101393695B1/ko
Publication of KR20130104504A publication Critical patent/KR20130104504A/ko
Application granted granted Critical
Publication of KR101393695B1 publication Critical patent/KR101393695B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment

Abstract

본 발명은 시클로실록산을 포함하는 반도체 소자용 절연막 재료 및 이를 사용한 절연막의 제조방법에 관한 것이다. 본 발명에 따른 시클로실록산을 포함하는 반도체 소자용 절연막 재료는 기계적 물성 및 고유전성이 우수하여 고집적화 반도체 소자의 절연막으로 적합하게 사용할 수 있으며, 저온 공정을 통해 제조가 가능하여 플렉시블 반도체 소자에 적용될 수 있다는 장점이 있다.

Description

반도체 소자용 절연막 재료 및 이를 사용한 절연막의 제조방법{INSULATING FILM MATERIAL FOR SEMICONDUCTOR DEVICE AND METHOD FOR PREPARING INSULATING FILM USING THE SAME}
본 발명은 신규한 반도체 소자의 절연막 재료에 관한 것으로서, 더욱 상세하게는 시클로실록산을 포함하는 반도체 소자용 절연막 재료 및 이를 사용한 절연막의 제조방법에 관한 것이다.
최근 반도체 장치에서 플렉시블 기판, 즉, 유연기판의 이용이 증가되고 있는 추세이다. 일반적으로 반도체 장치의 속도는 반도체층 하부 또는 상부에 게이트 절연체로 쓰이는 물질의 고유전율과 낮은 누설전류가 중요한 요소로 결정된다. 차후 유연기판의 도입이 본격화될 경우, 이러한 게이트 절연체의 개발은 절실하다고 할 수 있다.
유연기판에 알맞은 고유전율 및 낮은 누설전류의 게이트 절연막 재료로서는, 이산화규소, 질화규소 등의 무기계 재료와 폴리메틸메타크릴레이트, 폴리비닐알콜, 폴리비닐피롤리돈 등의 유기계 재료가 이용되어 왔다. 유기계 재료는 대부분 유전상수가 1.0~6.0으로, 대체로 선팽창 계수가 매우 높고, 낮은 유리전이온도로 인하여 고온에서 탄성률이 현저히 저하되는 등의 열적 불안정성을 나타내며, 이러한 열적 불안정성이 반도체 장치의 신뢰성을 저하시킨다.
이와 같은 절연막 재료는 고온의 열처리 공정이 필요한 도포법을 사용하거나, 고가의 증착 기기가 필요한 복잡한 공정의 CVD법을 사용하여 절연막을 형성하였다. 고온에서의 열처리 공정은 유연기판 소자에는 적용이 불가능하고, 고가의 증착 기기의 사용은 공정의 경제성에 있어 불리하다는 단점이 있다. 또한, 종래 기술에 따른 절연막 재료로부터 제조된 저밀도 절연막의 강도가 충분치않으며, 유기물질이 완전 분해되지 않고 잔류할 가능성이 있고, 상용성이 떨어질 경우 기공의 크기가 증가하는 등의 문제점이 있다.
본 발명의 목적은 간단한 저온 공정에 의해 성막화가 가능하고, 유전율이 우수한 반도체 소자용 절연막 재료를 제공하는 것이다.
본 발명의 다른 목적은 저온 공정을 실현하여 플렉시블 소자에 적용이 가능하며, 공정의 용이성, 효율성 및 경제성이 우수한 본 발명의 절연막 재료를 사용하는 반도체 소자용 절연막의 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명은 하기 화학식 1로 표시되는 시클로실록산을 포함하는 반도체 소자용 절연막 재료를 제공한다:
[화학식 1]
(R1R2SiO)n
식 중, R1 및 R2는 서로 독립적으로 탄소 수 1 내지 5의 알킬기 또는 하이드록시기이며, n은 3 내지 6이다.
또한, 본 발명은 (S1) 하기 화학식 1로 표시되는 시클로실록산 함유 코팅액을 기판에 코팅하는 단계; 및 (S2) 상기 코팅액에 의해 형성된 막을 100∼500℃의 온도에서 열처리하는 단계를 포함하는 반도체 소자용 절연막의 제조방법을 제공한다:
[화학식 1]
(R1R2SiO)n
식 중, R1 및 R2는 서로 독립적으로 탄소 수 1 내지 5의 알킬기 또는 하이드록시기이며, n은 3 내지 6이다.
또한, 본 발명의 방법에 의해 제조된 반도체 소자용 절연막 및 이를 포함하는 반도체 소자를 제공한다.
본 발명에 따라 시클로실록산 함유 코팅액을 기판에 도포하여 형성된 절연막은 기계적 물성 및 고유전성이 우수하여 고집적화 반도체 소자에 적합하게 사용할 수 있다.
또한, 본 발명에 따른 시클로실록산으로 이루어진 절연막은 저온 공정을 통해 제조가 가능하여 플렉시블 반도체 소자에 적용될 수 있다는 장점이 있다.
또한, 본 발명에 따른 시클로실록산으로 이루어진 절연막은 가교제의 첨가 혹은, 가교제 첨가 없이도 우수한 성능의 절연막을 제조할 수 있다는 점에서 장점이 있다.
도 1은 실시예 1에서 제조한 박막 트랜지스터의 작동 데이터를 나타낸 그래프이다.
도 2는 실시예 2에서 제조한 캐패시터의 작동 데이터를 나타낸 그래프이다.
이하, 본 발명을 상세하게 설명한다.
반도체 소자에서 절연막은 게이트 절연막, 전자소자 보호막 등으로 필요한데, 본 발명은 반도체 소자용 절연막 재료로서, 하기 화학식 1로 표시되는 시클로실록산을 포함하는 것을 특징으로 한다:
[화학식 1]
(R1R2SiO)n
식 중, R1 및 R2는 서로 독립적으로 탄소 수 1 내지 5의 알킬기 또는 하이드록시기이며, n은 3 내지 6이다.
바람직하게는, R1 및 R2는 메틸기이다.
본 발명의 시클로실록산으로서, 데카메틸시클로펜타실록산, 옥타메틸시클로테트라실록산 또는 헥사메틸시클로트리실록산을 사용하는 것이 가장 바람직하다.
또한, 본 발명의 반도체 소자용 절연막의 제조방법은,
(S1) 본 발명의 시클로실록산 함유 코팅액을 기판에 코팅하는 단계; 및 (S2) 상기 코팅액에 의해 형성된 막을 100∼500℃의 온도에서 열처리하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 S1 단계에서는, 화학식 1로 표시되는 시클로실록산 함유 코팅액을 스핀코팅법, 스프레이 코팅법, 딥 코팅법, 잉크젯 프린팅법 또는 직접 패터닝 방법을 사용하여 기판 상에 코팅할 수 있다. 이때 사용되는 기판은 폴리카보네이트, 폴리이미드 등의 고분자 기판, 또는 실리콘 기판 등을 사용할 수 있으며, 특별히 한정되지는 않는다.
본 발명의 화학식 1로 표시되는 시클로실록산 함유 코팅액은 액체 상태인 시클로실록산을 바로 사용할 수 있거나, 또는 화학식 1로 표시되는 시클로실록산과 유기용매를 혼합한 것을 사용할 수 있다. 이때 사용되는 유기용매는 디메틸에테르를 사용할 수 있으나, 이에 한정되지는 않고 통상의 기술자가 적절히 선택하여 사용할 수 있다.
본 단계에서 사용되는 스핀코팅법, 스프레이 코팅법, 딥 코팅법, 잉크젯 프린팅법 또는 직접 패터닝 방법 등과 같은 코팅 방법은 특별히 한정되지는 않고, 본 기술 분야에서 공지된 방식에 따라 수행할 수 있다. 이와 같은 용액상의 코팅 방법은 종래 기술의 기상화학증착법에 비해 더 간단한 방식으로 막을 형성할 수 있다는 장점이 있다.
한편, S1 단계의 시클로실록산 함유 코팅액은 가교제를 더 포함할 수 있다. 본 발명에 따른 가교제는 시클로실록산과 가교 반응하는 것으로서, 절연막 제조에 사용되는 것이면 특별히 제한되지 않는다. 바람직하게는 1,6-비스(트리클로로실릴)헥산, 헥사클로로실록산, 또는 1,12-비스(트리클로로실린)도데칸을 사용할 수 있다.
본 발명의 S2 단계에서는, S1 단계의 시클로실록산 함유 코팅액을 코팅하여 형성된 막을 100∼500℃의 온도에서 열처리하여 절연막을 제조할 수 있다.
본 발명에 따라, 화학식 1로 표시되는 시클로실록산을 절연막 재료로 사용하면 저온 공정뿐만 아니라 고온 공정으로 성막화가 가능하다. 저온 공정에서 성막화가 가능하다는 것은 플렉시블 소자의 절연막으로서의 사용 가능성을 확인시켜 주는 것이다. 플렉시블 소자의 절연막으로 적용하기 위해서는, 열처리 온도를 100∼200℃ 범위로 하는 것이 바람직하다.
본 발명의 방법에 의해 제조된 절연막은 광범위한 반도체 소자에 적용되어 우수한 절연 성능을 나타낼 수 있으며, 특히 반도체 소자로서는 트랜지스터 또는 캐패시터를 예로 들 수 있다.
이하에서 본 발명을 실시예에 의해 구체적으로 설명한다. 다만 실시예는 본 발명을 예시하기 위한 것일 뿐 이에 의하여 본 발명의 범위가 제한되는 것은 아니다.
실시예 1 : 박막 트랜지스터의 제조
폴리카보네이트 기판상에 게이트 전극으로 사용되는 알루미늄을 스퍼터링법으로 1000Å 두께로 증착하였다. 이 기판 상에 액체 상태의 옥타메틸시클로테트라실록산을 4000 rpm으로 스핀코팅하고 1시간 동안 100℃에서 열처리하여 두께 200 nm의 절연막을 형성하였다. 절연막 상에 아연 주석 산화물을 스퍼터하여 반도체층을 형성하였다. 반도체층 상에 금을 진공증착법으로 새도우 마스크를 이용하여 증착하여 소스 드레인 전극을 형성하여 박막 트랜지스터를 제조하였다. 제조한 박막 트랜지스터의 작동 데이터를 도 1에 나타낸다. 도 1은 소스-드레인 전류(IDS)를 다양한 게이트 전압 값(VG)에 대하여 소스-드레인 전압(VDS)의 함수로서 측정한 것이다.
실시예 2: 금속-절연막-실리콘 구조의 캐패시터 제조
붕소(B)를 도핑한 p형 실리콘 단결정 기판 위에, 옥타메틸시클로테트라실록산과 디메틸에티르를 1:1 부피비로 혼합한 용액을 스핀코팅하여, 300℃에서 열처리한 후, 전극 패턴을 가지고 있는 섀도우 마스크를 이용하여 알루미늄 전극을 증착하여, Metal-insulator-silicon(MIS) 구조체를 형성하여 캐패시터를 제조하였다. 제조한 캐패시터의 작동 데이터를 도 2에 나타낸다. 도 2는 알루미늄 전극과 실리콘 웨이퍼 사이에 인가하는 전압(V)에 따른 옥타메틸시클로테트라실록산 절연체에 축전되는 전하를 측정한 것이다.
도 1 및 도 2로부터, 본 발명에 따른 시클로실록산을 반도체 소자의 절연막으로 사용할 수 있음을 확인하였다.

Claims (11)

  1. 삭제
  2. 삭제
  3. (S1) 하기 화학식 1로 표시되는 시클로실록산 함유 코팅액을 기판에 코팅하는 단계; 및
    [화학식 1]
    (R1R2SiO)n
    (식 중, R1 및 R2는 서로 독립적으로 탄소 수 1 내지 5의 알킬기 또는 하이드록시기이며, n은 3 내지 6임)
    (S2) 상기 코팅액에 의해 형성된 막을 100∼500℃의 온도에서 열처리하는 단계를 포함하고,
    상기 S1 단계의 코팅액은 가교제를 더 포함하고, 상기 가교제는 1,6-비스(트리클로로실릴)헥산, 헥사클로로실록산, 또는 1,12-비스(트리클로로실린)도데칸인 것을 특징으로 하는 반도체 소자용 절연막의 제조방법.
  4. 청구항 3에 있어서,
    상기 S1 단계는 스핀코팅법, 스프레이 코팅법, 딥 코팅법, 잉크젯 프린팅법 또는 직접 패터닝 방법을 사용하여 코팅을 수행하는 것을 특징으로 하는 반도체 소자용 절연막의 제조방법.
  5. 청구항 3에 있어서,
    상기 S1 단계의 시클로실록산은 데카메틸시클로펜타실록산, 옥타메틸시클로테트라실록산 또는 헥사메틸시클로트리실록산인 것을 특징으로 하는 반도체 소자용 절연막의 제조방법.
  6. 삭제
  7. 삭제
  8. 청구항 3에 있어서,
    상기 S2 단계는 100∼200℃의 온도에서 열처리를 수행하는 것을 특징으로 하는 반도체 소자용 절연막의 제조방법.
  9. 청구항 3 내지 5 및 8 중 어느 한 항에 의해 제조된 반도체 소자용 절연막.
  10. 청구항 9에 기재된 절연막을 포함하는 반도체 소자.
  11. 청구항 10에 있어서,
    상기 반도체 소자는 박막 트랜지스터 또는 캐패시터인 것을 특징으로 하는 반도체 소자.
KR1020120026042A 2012-03-14 2012-03-14 반도체 소자용 절연막 재료 및 이를 사용한 절연막의 제조방법 KR101393695B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120026042A KR101393695B1 (ko) 2012-03-14 2012-03-14 반도체 소자용 절연막 재료 및 이를 사용한 절연막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120026042A KR101393695B1 (ko) 2012-03-14 2012-03-14 반도체 소자용 절연막 재료 및 이를 사용한 절연막의 제조방법

Publications (2)

Publication Number Publication Date
KR20130104504A KR20130104504A (ko) 2013-09-25
KR101393695B1 true KR101393695B1 (ko) 2014-05-13

Family

ID=49453335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120026042A KR101393695B1 (ko) 2012-03-14 2012-03-14 반도체 소자용 절연막 재료 및 이를 사용한 절연막의 제조방법

Country Status (1)

Country Link
KR (1) KR101393695B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0665746A (ja) * 1992-08-25 1994-03-08 Nec Corp 半導体装置及びその製造方法
KR20040065193A (ko) * 2000-06-22 2004-07-21 캐논 한바이 가부시끼가이샤 성막 방법, 반도체 장치 및 그 제조 방법
KR20050024721A (ko) * 2003-09-01 2005-03-11 삼성전자주식회사 신규 실록산계 수지 및 이를 이용한 반도체 층간 절연막
JP2005336391A (ja) 2004-05-28 2005-12-08 Tosoh Corp Ｓｉ含有膜形成材料、およびその用途

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0665746A (ja) * 1992-08-25 1994-03-08 Nec Corp 半導体装置及びその製造方法
KR20040065193A (ko) * 2000-06-22 2004-07-21 캐논 한바이 가부시끼가이샤 성막 방법, 반도체 장치 및 그 제조 방법
KR20050024721A (ko) * 2003-09-01 2005-03-11 삼성전자주식회사 신규 실록산계 수지 및 이를 이용한 반도체 층간 절연막
JP2005336391A (ja) 2004-05-28 2005-12-08 Tosoh Corp Ｓｉ含有膜形成材料、およびその用途

Also Published As

Publication number Publication date
KR20130104504A (ko) 2013-09-25

Similar Documents

Publication Publication Date Title
EP1442487B1 (en) Organic thin film transistor with siloxane polymer interface
US7553706B2 (en) TFT fabrication process
KR101880838B1 (ko) 박막 트랜지스터용 하이브리드 유전 재료
KR100702555B1 (ko) 실리콘 산화막의 형성 방법
Xu et al. Organic field-effect transistors with cross-linked high-k cyanoethylated pullulan polymer as a gate insulator
EP2975649A1 (en) Field effect transistor
Ko et al. Electrically and thermally stable gate dielectrics from thiol–ene cross-linked systems for use in organic thin-film transistors
de Urquijo-Ventura et al. PVP-SiO2 and PVP-TiO2 hybrid films for dielectric gate applications in CdS-based thin film transistors
KR101364293B1 (ko) 유전박막 조성물, 이를 이용한 금속산화물 유전박막 및그의 제조방법
TW201425481A (zh) 改質氫化聚矽氧氮烷、含有其的用於形成以氧化矽爲主的絕緣層之組合物、用於形成以氧化矽爲主的絕緣層之組合物的製備方法、以氧化矽爲主的絕緣層、及以氧化矽爲主的絕緣層的製造方法
EP2157614B1 (en) Gate insulating film forming agent for thin-film transistor
JP2007273938A (ja) 半導体素子の製造方法
Zhu et al. A simple, low cost ink system for drop-on-demand printing high performance metal oxide dielectric film at low temperature
Song et al. One‐Step Fabricated and Solution‐Processed Hybrid Gate Dielectrics for Low‐Voltage Organic Thin‐Film Transistors
Liu et al. Comproportionation reaction synthesis to realize high‐performance water‐induced metal‐oxide thin‐film transistors
JP4462215B2 (ja) 有機半導体の脱ドープ方法
KR101649553B1 (ko) 유기 전계 효과 트랜지스터의 제조방법
US20070181873A1 (en) Organic-inorganic hybrid polymer and organic insulator composition having the same and methods thereof
Choudhary et al. Study on dielectric properties of PVP and Al 2 O 3 thin films and their implementation in low-temperature solution-processed IGZO-based thin-film transistors
US20070145357A1 (en) Thin-film transistor
KR102259939B1 (ko) 절연체 표면 개질용 조성물, 절연체의 표면 개질 방법, 절연체, 및 박막 트랜지스터
KR101393695B1 (ko) 반도체 소자용 절연막 재료 및 이를 사용한 절연막의 제조방법
US10727426B2 (en) Thin film transistor, method of manufacturing the same, and electronic device including the same
Choe et al. High-k and high-temperature-resistant polysilsesquioxane: Potential for solution-processed metal oxide semiconductor transistors operating at low voltage
JP2012119423A (ja) ゲート絶縁材料、ゲート絶縁膜、および電界効果型トランジスタ。

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190503

Year of fee payment: 6