KR101364293B1 - 유전박막 조성물, 이를 이용한 금속산화물 유전박막 및그의 제조방법 - Google Patents

유전박막 조성물, 이를 이용한 금속산화물 유전박막 및그의 제조방법 Download PDF

Info

Publication number
KR101364293B1
KR101364293B1 KR1020070048233A KR20070048233A KR101364293B1 KR 101364293 B1 KR101364293 B1 KR 101364293B1 KR 1020070048233 A KR1020070048233 A KR 1020070048233A KR 20070048233 A KR20070048233 A KR 20070048233A KR 101364293 B1 KR101364293 B1 KR 101364293B1
Authority
KR
South Korea
Prior art keywords
group
thin film
metal
dielectric thin
metal oxide
Prior art date
Application number
KR1020070048233A
Other languages
English (en)
Other versions
KR20080030454A (ko
Inventor
선종백
정현담
이상윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US11/831,380 priority Critical patent/US7989361B2/en
Priority to JP2007246266A priority patent/JP5451967B2/ja
Publication of KR20080030454A publication Critical patent/KR20080030454A/ko
Application granted granted Critical
Publication of KR101364293B1 publication Critical patent/KR101364293B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/10Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances metallic oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 저온 공정이 가능한 유전박막 조성물, 상기 조성물을 이용하여 형성된 금속산화물 유전박막 및 그의 제조방법, 상기 유전박막을 포함하는 트랜지스터 소자 및 상기 트랜지스터 소자를 포함하는 전자소자에 관한 것으로, 본 발명에 의한 유전박막을 적용한 전자소자는 낮은 구동전압 및 높은 전하이동도 등을 동시에 만족하는 우수한 전기적 특성을 나타낼 수 있다.
유전박막, 절연층, 고유전율, 금속산화물, 비가수분해 졸-겔, 용액 공정

Description

유전박막 조성물, 이를 이용한 금속산화물 유전박막 및 그의 제조방법{Composition for Dielectric Thin Film, Metal Oxide Dielectric Thin Film Using the Same and Preparation Method Thereof}
도 1은 본 발명의 일실시예에 의한 탑 컨택(top contact) 구조의 박막 트랜지스터의 단면 개략도,
도 2는 본 발명의 일실시예에 의한 바텀 컨택(bottom contact) 구조의 박막 트랜지스터의 단면 개략도,
도 3은 실시예 7에 의한 탑 컨택 구조의 박막 트랜지스터의 단면 개략도,
도 4는 실시예 8에 의한 탑 컨택 구조의 박막 트랜지스터의 단면개략도,
도 5는 실시예 3 내지 실시예 6에서 제작한 유전박막의 조성을 분석한 결과를 나타낸 그래프,
도 6은 실시예 1에 의해 제작한 유전박막의 전기적 특성을 측정하기 위한 소자의 단면개략도,
도 7은 도 6의 소자의 전기적 특성을 측정한 결과를 나타낸 그래프,
도 8a 및 도 8b는 각각 실시예 6 및 비교예 1에서 제작한 박막 트랜지스터의 전기적 특성을 측정한 결과를 나타낸 그래프,
도 9a 및 도 9b는 각각 실시예 8에서 제작한 박막 트랜지스터의 전기적 특성을 측정한 결과를 나타낸 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
1: 기판 2: 게이트 전극 3 : 게이트 절연층
4 : 소스 전극 5 : 드레인 전극 6: 반도체층
본 발명은 유전박막 조성물, 이를 이용한 금속산화물 유전박막 및 그의 제조방법에 관한 것으로, 보다 상세하게는 저온 공정이 가능할 뿐만 아니라, 고유전율(high-k)의 특성을 갖는 유전박막 조성물, 상기 조성물을 이용하여 형성된 금속산화물 유전박막 및 그의 제조방법, 유전박막을 포함하는 트랜지스터 소자 및 상기 트랜지스터 소자를 포함하고 있어 낮은 구동전압 및 높은 전하이동도 등과 같은 우수한 전기적 특성을 지닌 전자소자에 관한 것이다.
박막 트랜지스터(thin film transistor: TFT)는 액정 디스플레이 장치(LCD)나 전계발광 디스플레이 장치(ELD: electroluminescence display device) 등의 평판 디스플레이 장치에서 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동소자로 사용되고 있다. 이 밖에도 박막 트랜지스터는 스마트 카드(smart card) 또는 인벤토리 태그(inventory tag)용 플라스틱 칩에 그 활용이 예상되고 있다.
박막 트랜지스터의 게이트 절연막으로는 고유전율 (high-k) 재료가 이용되는데, 이러한 고유전율 유전박막을 제조하는 방법으로는 화학기상증착(CVD)법, 원자층 증착(ALD)법과 같은 진공증착 공정(vacuum deposition process), 가수분해 졸-겔(hydrolytic sol-gel)법을 이용한 용액 공정(solution process) 등이 있다. 진공 증착 방법은 고가의 장비를 필요로 하고 고온고진공의 조건에서 수행되므로, 최근에는 저비용으로 실시가능한 용액공정인 가수분해 졸겔법이 주목을 받고 있다.
가수분해 졸-겔법은 금속 알콕사이드 혹은 금속염이 용액 상에서 가수분해되어 생성된 졸(sol)이 축중합 반응에 의해 겔화하는 공정을 이용하는 기술이다. 졸-겔 방법은 가수분해(hydrolysis), 알콜 응축(alcohol producing condensation), 물 응축(water producing condensation)의 3 단계의 반응을 거쳐 진행된다. 상기 물 응측 단계에서는 수산화기를 갖고 있는 산화물이 최종 산화물 형태로 변환되는데, 이러한 변환 과정은 저온에서는 진행되지 않고, 400 ~ 500℃ 이상의 고온에서만 진행된다. 400℃ 이상의 고온에서 진행되는 고온공정은 통상적인 기판의 변형및 손상을 야기하는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 저온 공정이 가능할 뿐만 아니라, 고유전율의 특성을 갖는 유전박막 조성물을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 상기 조성물을 이용하여 형성된 금속산화물 유전박막 및 그의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 금속산화물 유전박막을 포함하는 트랜지스터 소자 및 상기 트랜지스터 소자를 포함하고 있어 낮은 구동전압 및 높은 전하이동도 등과 같은 우수한 전기적 특성을 지닌 전자소자를 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 하나의 양상은, 금속 산화물 전구체인 화학식 1로 표시되는 금속 할로겐화물; 금속 알콕사이드과 에테르 화합물 중 하나 이상 및 유기용매를 포함하는 유전박막 조성물에 관한 것이다.
MaXb
상기 식에서,
M은 1족 내지 14족의 금속이고,
X는 할로겐 원소이고,
a는 1 내지 3의 정수이며,
b는 1 내지 10의 정수이다.
상술한 목적을 달성하기 위한 본 발명의 다른 양상은
(a) 금속 산화물 전구체인 화학식 1로 표시되는 금속 할로겐화물: 및 금속 알콕사이드과 에테르 화합물 중 하나 이상을 유기 용매에 용해시켜 금속 산화물 전구체 용액을 제조하는 단계;
(b) 전단계에서 제조된 금속 산화물 전구체 용액을 기판 상에 코팅하는 단계; 및
(c) 상기 코팅된 기판을 열처리하여 박막을 수득하는 단계를 포함하는 금속산화물 유전박막의 제조방법에 관한 것이다.
[화학식 1]
MaXb
상기 식에서,
M은 1족 내지 14족의 금속이고,
X는 할로겐 원소이고,
a는 1 내지 3의 정수이며,
b는 1 내지 10의 정수이다.
상술한 목적을 달성하기 위한 본 발명의 다른 양상은 상기의 조성물을 박막화하여 제조되는 금속산화물 유전박막에 관한 것이다.
상술한 목적을 달성하기 위한 본 발명의 또 다른 양상은 상기의 금속산화물 유전박막을 포함하는 트랜지스터 소자에 관한 것이다.
상술한 목적을 달성하기 위한 본 발명의 또 다른 양상은 상기의 트랜지스터 소자를 포함하는 전자소자에 관한 것이다.
이하, 첨부 도면을 참조하여 본 발명에 대해서 더욱 상세히 설명한다.
본 발명의 일구현예의 유전박막 조성물은 금속 산화물 전구체인 화학식 1로 표시되는 금속 할로겐화물; 금속 알콕사이드과 에테르 화합물 중 하나 이상 및 유기용매를 포함하는 것을 특징으로 한다.
[화학식 1]
MaXb
상기 식에서,
M은 1족 내지 14족의 금속이고,
X는 할로겐 원소이고,
a는 1 내지 3의 정수이며,
b는 1 내지 10의 정수이다.
본 발명의 유전 박막 조성물을 기판 위에 도포한 후 열처리하면 고유전율을 갖는 유전박막을 제조할 수 있다. 본 발명의 유전 박막 조성물은 비가수분해 졸겔법으로 박막을 형성하므로 저온공정이 가능한 이점을 가진다. 본 발명의 조성물을 이용하여 제조되는 유전 박막은 산화 실리콘을 대체하는 차세대 고용량 메모리 재료, 트랜지스터 게이트 절연막 재료 등으로 응용이 가능하다.
본 발명에서 상기 금속 전구체의 금속은 1족 내지 14족에 속하는 것으로서, 금속산화물이 절연체인 경우이면 제한없이 사용될 수 있다. 이러한 금속의 바람직한 예들은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 알루미늄(Al), 탄탈륨(Ta) 및 실리콘(Si) 등을 포함하나, 반드시 이들로 제한되는 것은 아니다.
본 발명의 유전 박막 조성물의 금속 알콕사이드는 하기 화학식 2로 표시될 수 있다.
Ma(OR1)n
상기 식에서,
Ma는 1족 내지 14족의 금속이고,
a는 1 내지 3의 정수이며,
R1은 수소원자, 탄소수 1~10 알킬기, 탄소수 3~10의 시클로알킬기 또는 탄소수 6~15의 아릴기, 탄소수 2~30의 아크릴로일기, 탄소수 1~10 아크릴로일옥시기, 탄소수 1~10 에폭시기가 치환된 알킬기 또는 시클로알킬기, 탄소수 1~10 비닐기, 탄소수 1~10 알릴기, 탄소수 1~10 에폭시기 또는 탄소수 1~10의 알콕시기이고,
n은 1 내지 6의 정수이다.
본 발명에서 상기 에테르 화합물은 하기 화학식 3으로 표시되는 것일 수 있다.
R2OR1
상기 식에서,
R1 및 R2은 각각 독립적으로 수소원자, 탄소수 1~10 알킬기, 탄소수 3~10의 시클로알킬기 또는 탄소수 6~15의 아릴기, 탄소수 2~30의 아크릴로일기, 탄소수 1~10 아크릴로일옥시기, 탄소수 1~10 에폭시기가 치환된 알킬기 또는 시클로알킬기, 탄소수 1~10 비닐기, 탄소수 1~10 알릴기, 탄소수 1~10 에폭시기 또는 탄소수 1~10의 알콕시기이다.
본 발명에서 유기용매로는 통상의 유기용매를 특별한 제한 없이 사용할 수 있다. 바람직하게는 헥산 등의 탄화수소 용매(aliphatic hydrocarbon solvent); 아니솔(anisol), 메시틸렌(mesitylene) 또는 자일렌(xylene)등의 방향족계 탄화수소 용매(aromatic hydrocarbon solvent); 메틸 이소부틸 케톤(methyl isobutyl ketone), 1-메틸-2-피롤리디논(1-methyl-2-pyrrolidinone), 아세톤(acetone)등의 케톤계 용매(ketone-based solvent); 디(프로필렌글리콜)메틸에테르(Di(propylene glycol)methyl ether), 시클로헥산온(cyclohexanone), 테트라히드로퓨란(tetrahydrofuran), 이소프로필 에테르(isopropyl ether)등의 에테르계 용매(ether-based solvent); 에틸 아세테이트(ethyl acetate), 부틸 아세테이트(butyl acetate), 프로필렌 글리콜 메틸 에테르 아세테이트(propylene glycol methyl ether acetate) 등의 아세테이트계 용매(acetate-based solvent); 알콕시 알코올(alkoxy alcohol), 부틸 알코올(butyl alcohol) 등의 알코올계 용매(alcohol-based solvent); 디메틸아세트아미드(dimethylacetamide), 디메틸포름아미드(dimethylformamide) 등의 아미드계 용매; 실리콘계 용매(silicon-based solvent); 및 이들의 혼합물로 구성되는 군으로부터 선택되는 1종 이상인 것을 사용하는 것이 바람직하다. 더욱 바람직한 유기용매로는 2-메톡시 에탄올(2-methoxy ethanol)과 같은 알콕시 알코올, 디(프로필렌글리콜)메틸에테르(Di(propylene glycol)methyl ether)과 같은 에테르계 용매를 들 수 있다.
본 발명의 유전박막 조성물의 조성비는 경우에 따라 당업자가 적절히 판단하여 선택할 수 있으나, 상기 유전박막 조성물의 용해도 측면에서, 상기 금속 할로겐화물 0.1 내지 50 중량% ; 금속 알콕사이드 또는 에테르 화합물 0.1 내지 50 중량% 및 잔량의 용매를 포함하는 것이 바람직하다. 더욱 바람직하게, 상기 금속 할로겐화물 1 내지 20 중량% ; 금속 알콕사이드 또는 에테르 화합물 1 내지 20 중량% 및 잔량의 용매를 포함하는 것이 좋다.
또한 유전 박막 조성물의 용해도 및 저장성 등을 증가시키기 위하여, 본 발명의 목적을 해하지 않는 범위 내에서 용도 및 필요에 따라 당업자가 적절히 판단하여 유기 바인더, 감광성 모노머, 광개시제, 점도 조절제, 저장 안정제, 습윤제 등의 기타 첨가제를 1종 이상 추가로 첨가할 수도 있다. 상기 유기 바인더 등의 기타 첨가제는 각각 종래 전자소자 분야에서 알려져 있는 공지의 물질을 제한없이 사용할 수 있다.
본 발명의 또 다른 측면은 상기의 조성물을 이용하는 금속산화물 유전박막의 제조방법에 관한 것이다. 본 발명의 방법에 의해서 유전 박막을 제조하는 경우에는 먼저 하기 화학식 1로 표시되는 금속 할겐화물 및 금속 알콕사이드과 에테르 화합물 중 하나 이상을 유기 용매에 용해시켜 금속 산화물 전구체 용액을 제조한다.
[화학식 1]
MaXb
상기 식에서,
M은 1족 내지 14족의 금속이고,
X는 할로겐 원소이고,
a는 1 내지 3의 정수이며,
b는 1 내지 10의 정수이다.
이어서 금속산화물 전구체 용액을 기판 상에 코팅한다. 끝으로 졸겔공정을 위해 코팅된 기판을 열처리하여 금속산화물 박막을 수득한다. 이러한 졸겔 공정에서는 비가수분해 졸겔법에 의해서 금속산화물 박막이 형성된다.
본 발명에서 상기 비가수분해 졸-겔 공정은 하기 반응식 1로 표시되는 금속할로겐화물(metal halide)과 금속알콕사이드(metal alkoxide)의 반응(알콕사이드 루트 ; alkoxide route)에 의해 수행될 수 있다.
MaXb + Ma(OR1)b → 2MaO b/2 + bR1X
상기 식에서, Ma는 1족 내지 14족의 금속이고,
Xb는 할로겐 원소이며, a는 1 내지 3의 정수이고,
b는 1 내지 10의 정수이며,
R1은 수소원자, 탄소수 1~10 알킬기, 탄소수 3~10의 시클로알킬기 (cycloalkyl group) 또는 탄소수 6~15의 아릴기, 탄소수 2~30의 아크릴로일기, 탄소수 1~10 아크릴로일옥시기, 탄소수 1~10 에폭시기가 치환된 알킬기 또는 시클로알킬기, 탄소수 1~10 비닐기, 탄소수 1~10 알릴기, 탄소수 1~10 에폭시기, 또는 탄소수 1~10의 알콕시기이고,
n은 1 내지 6의 정수이다.
다만 상기 식에서 금속 할로겐화물과 금속 알콕사이드의 금속 성분이 동일한 것으로 표시하였으나, 상기 반응식과 달리 달라질 수도 있고, 금속 할로겐화물의 금속은 둘 이상의 금속원소로 구성될 수도 있다.
상기 반응식 1에서, 금속으로는 1족 내지 14족에 속하는 것으로서, 상기 화학식 1로 표시되는 금속산화물이 절연체인 경우이면 제한없이 사용될 수 있으나, 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 알루미늄(Al), 탄탈륨(Ta) 및 실리콘(Si)으로 구성되는 군에서 선택된 어느 하나의 금속이 바람직하다.
또한, 할로겐 원소로는 불소(F), 염소(Cl), 브롬(Br), 요오드(I) 등 할로겐 원소이면 제한없이 사용될 수 있으나, 불소, 염소 또는 브롬이 바람직하다.
본 발명에서 비가수분해 졸-겔법은 하기 반응식 2로 표시되는 금속할로겐화물과 에테르 화합물의 반응(에테르 루트; ether route)에 의해서도 수행될 수 있다. 이러한 반응에서는 금속 할로겐화물과 에테르 화합물이 반응하여 금속 알콕사이드를 생성하고, 생성된 금속 알콕사이드는 다시 금속할로겐화물과 반응하여 금속산화물을 형성할 수 있다.
MaXb + b/2R2OR1 → 1/2 Ma(OR1)b + b/2R2Xa (+1/2MaXb)
1/2MaXb + 1/2Ma(OR1)b → MaOb/2 + R1Xb
상기 반응식에서,
Ma은 1족 내지 14족의 금속이고,
Xb는 할로겐 원소이며,
a는 1 내지 3의 정수이고,
b는 1 내지 10의 정수이며,
R1 및 R2은 각각 독립적으로 수소원자, 탄소수 1~10 알킬기, 탄소수 3~10의 시클로알킬기 또는 탄소수 6~15의 아릴기, 탄소수 2~30의 아크릴로일기, 탄소수 1~10 아크릴로일옥시기, 탄소수 1~10 에폭시기가 치환된 알킬기 또는 시클로알킬기, 탄소수 1~10 비닐기, 탄소수 1~10 알릴기, 탄소수 1~10
에폭시기 또는 탄소수 1~10의 알콕시기이고,
n은 1 내지 6의 정수이다.
상기 반응식 2에서, 금속으로는 1족 내지 14족에 속하는 것은 어느 것이나 사용할 수 있다. 바람직한 금속의 예들은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 알루미늄(Al), 탄탈륨(Ta) 및 실리콘(Si) 등을 포함할 수 있다. 따라서 비가수분해 졸겔법에 의해서는 TiO2, SiO2, ZrO2, HfO2, Al2O3, Ta2O3 등의 절연 박막이 수득될 수 있다.
이상의 설명에서는 금속 할로겐화물을 금속 알콕사이드과 에테르 화합물 중 어느 하나와 반응시키는 방법에 대해서 설명하였으나, 금속 할로겐화물을 금속 알콕사이드과 에테르 화합물과 함께 동시에 반응시키는 것도 상정할 수 있다.
가수분해 졸-겔법의 경우 저온에서는 수산화기(-OH)를 가진 산화물을 최종 산화물로 변환시킬 수 없기 때문에, 400 ~ 500℃ 이상의 고온 공정을 필요로 한다. 이데 반하여, 본 발명에 사용되는 비가수분해 졸-겔(non-hydrolytic sol-gel)법에 의하면 반응과정에서 히드록시기가 배제될 수 있기 때문에, 저온 공정이 가능하게 된다.
본 발명의 각 단계에 대해서 더욱 상세하게 설명하면 다음과 같다.
금속 전구체 용액 제조 단계에서는 화학식 1로 표시되는 금속 할겐화물 및 금속 알콕사이드과 에테르 화합물 중 하나 이상을 유기 용매에 용해시켜 제조한다.
본 발명의 금속 전구체 용액의 조성비는 특별히 제한되지 않고, 경우에 따라 당업자가 적절히 판단하여 선택할 수 있다. 일례로 상기 금속전구체 용액은 금속 할로겐화물 0.1 내지 50 중량% ; 금속 알콕사이드 또는 에테르 화합물 0.1 내지 50 중량% 및 잔량의 용매의 비율로 통상의 방법으로 혼합하여 제조할 수 있다.
상기 유기용매로는 통상의 유기용매를 특별한 제한 없이 사용할 수 있다. 바람직하게는 헥산등의 탄화수소 용매; 아니솔, 메스틸렌 또는 자일렌등의 방향족계 탄화수소 용매; 메틸 이소부틸 케톤, 1-메틸-2-피롤리디논, 아세톤 등의 케톤계 용매; 디(프로필렌글리콜)메틸에테르, 시클로헥산온, 테트라히드로퓨란, 이소프로필 에테르 등의 에테르계 용매; 에틸 아세테이트, 부틸 아세테이트, 프로필렌 글리콜 메틸 에테르 아세테이트 등의 아세테이트계 용매; 알콕시 알코올, 부틸 알코올 등의 알코올계 용매; 디메틸아세트아미드, 디메틸포름아미드 등의 아미드계 용매; 실리콘계 용매; 및 이들의 혼합물로 구성되는 군으로부터 선택되는 1종 이상인 것을 사용할 수 있다.
상기 (b)단계의 코팅 단계에 사용되는 기판으로는 유리, 실리콘 웨이퍼, 폴리에틸렌테레프탈레이트, 폴리카보네이트, 폴리에테르설폰 또는 폴리에틸렌나프탈레이트 등과 같은 임의의 기판을 사용할 수 있다.
상기 금속전구체 용액의 코팅 방법으로는 스핀 코팅, 딥 코팅, 롤 코팅, 스크린 코팅, 분무코팅, 스핀 캐스팅, 흐름 코팅, 스크린 인쇄, 잉크 젯팅 및 드롭 캐스팅 등을 사용할 수 있다. 편의성 및 균일성의 측면에서 스핀 코팅 또는 잉크 젯팅을 사용하는 것이 가장 바람직하다. 스핀 코팅을 행하는 경우, 스핀 속도는 100 내지 10,000 rpm의 범위 내에서 적절하게 조절하는 것이 바람직하다.
상기 (c)단계의 열처리 방법으로는 기판 위에 코팅된 상기 조성물을 베이킹한 후 경화시키는 단계를 포함한다. 상기 베이킹 단계는 50 내지 250℃의 온도에서 1초 내지 5분 동안 질소 또는 에어 또는 진공 분위기에서 가열하고, 상기 경화 단계는 100 내지 1,000℃의 온도에서 10분 내지 10시간 동안 질소, 에어 또는 진공 분위기 하에서 수행하는 것이 바람직하다.
이와 같이 열처리를 행하면 화학식 4로 표시되는 금속산화물의 박막이 수득된다.
MxOy
상기 식에서 M은 1족 내지 14족의 금속이고,
x는 1 또는 2이고,
1 ≤ y ≤ 10이다.
이러한 금속산화물의 바람직한 예들은 TiO2, SiO2, ZrO2, HfO2, Al2O3, Ta2O5 등을 포함하나, 반드시 이들로 제한되는 것은 아니다.
본 발명의 유전 박막의 두께는 특별히 제한되지 않으나, 약 10 내지 약 10,000 Å의 범위 내인 것이 바람직하다.
이와 같이 본 발명에 따른 유전박막은 비가수분해 졸-겔법에 의해 제조된 금속산화물을 포함함으로써, 반응과정에서 히드록시기가 배제될 수 있어 저온 공정이 가능할 뿐만 아니라, 유전율(dielectric ratio)이 10 이상인 고유전율의 특성을 지닐 수 있어, 상기 유전박막을 적용한 전자소자의 경우 낮은 구동전압 및 높은 전하이동도 등을 동시에 만족하는 우수한 전기적 특성을 나타낸다. 따라서, 상기 본 발명의 유전박막은 각종 전자소자에 효과적으로 적용될 수 있다. 즉, 본 발명의 또 다른 측면은 상기한 금속산화물 유전박막을 포함하는 트랜지스터 소자 및 상기 트랜지스터 소자를 포함하는 전자소자에 관한 것이다.
상기 트랜지스터 소자는 프린팅이 가능한 저구동전압 소자에 이용될 수 있는데, 예컨대 기판, 게이트 전극, 상기의 유전박막을 포함하는 게이트 절연층, 반도체층 및 소스/드레인 전극쌍을 포함하여 이루어지는 박막 트랜지스터를 그 일예로 들 수 있다.
본 발명에 의한 박막 트랜지스터의 구조는 특별히 제한되는 것은 아니고, 탑 컨택 구조, 바텀 컨택 구조, 또는 탑 게이트 구조 등 임의의 구조를 가질 수 있다. 본 발명의 금속산화물 유전박막을 이용하여 제조할 수 있는 박막 트랜지스터의 구조의 예들을 도 1 및 도 2에 개략적으로 나타내었다.
도 1은 탑 컨택(top contact) 구조의 박막 트랜지스터의 단면 개략도이고, 도 2는 바텀 컨택(bottom contact) 구조의 박막 트랜지스터의 단면 개략도이다.
예를 들어, 본 발명의 박막 트랜지스터는, 도 1에 도시한 바와 같이, 기판(1) 위에 게이트 전극(2), 게이트 절연층(3), 반도체층(6), 소스 전극(4)/드레인 전극(5)이 차례로 적층된 구조를 가지거나, 도 2에 도시한 바와 같이, 기판(1) 위에 게이트 전극(2), 게이트 절연층(3), 소스 전극(4)/드레인 전극(5) 및 반도체 층(6)이 차례로 적층된 구조를 가질 수 있다.
상기 박막 트랜지스터의 기판(1)으로는 유리, 실리콘 웨이퍼, 폴리에틸렌테레프탈레이트, 폴리카보네이트, 폴리에테르설폰 또는 폴리에틸렌나프탈레이트 등이 사용될 수 있으나, 이에 한정되는 것은 아니다.
상기 게이트 전극(2) 및 소스/드레인 전극(5, 6)의 소재로는 통상 사용되는 금속 또는 전도성 고분자가 사용될 수 있다. 구체적으로는 도핑된 규소 또는 금, 은, 알루미늄, 구리, 니켈, 크롬, 몰리브덴, 텅스텐, 인듐틴산화물 등의 금속을 예로 들 수 있으나, 이에 한정되는 것은 아니다.
상기 게이트 절연층(3)으로는 위에서 설명한 바와 같이 본 발명에 따른 금속산화물 유전박막을 사용하고, 또한 반도체층(6)으로는 통상적으로 사용되는 유기반도체 재료와 무기반도체 재료를 제한없이 사용할 수 있다. 상기 유기반도체 재료의 구체적인 예로서 펜타센, 구리 프탈로시아닌, 폴리티오펜, 폴리아닐린, 폴리아세틸렌, 폴리피롤, 폴리페닐렌비닐렌 또는 이들의 유도체를 들 수 있으나, 반드시 이들로 제한되는 것은 아니다. 또한 상기 무기반도체 재료의 구체적인 예로서 실리콘(Si), 셀렌화 카드뮴 (CdSe), 황화 카드뮴(CdS), 텔루르화 카드뮴(CdTe), 산화아연(ZnO), 이산화주석(SnO2), 황화아연(ZnS) 등을 들 수 있으나, 반도체의 성질을 갖는 것이면 제한없이 사용할 수 있다.
상기의 트랜지스터 소자는 프린팅이 가능한 저구동전압의 전자소자라면 당업계에 알려진 통상적인 공정에 의하여 제한없이 적용될 수 있는데, 상기 전자소자로 는 디스플레이 소자, 메모리 소자(DRAMs), 상보형 금속산화물 반도체 소자(CMOS), 광전변환 소자(photovoltaic devices), 유기발광 소자(OLED), 센서 또는 집적회로 등을 예로 들 수 있으나, 이에 국한되는 것은 아니다.
즉, 본 발명에 의한 금속산화물 유전박막은 상기 메모리 소자의 정보저장 또는 상보형 금속산화물 반도체 소자용 커패시터 절연층(capacitor dielectrics)이나, 디스플레이 소자의 박막 트랜지스터용 절연층으로도 사용될 수 있다.
이하에서 실시예를 통하여 본 발명을 보다 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명의 목적을 위한 것으로 본 발명을 제한하기 위한 것은 아니다.
제조예 1 : 유전박막 조성물의 제조(1)
지르코늄 테트라클로라이드(ZrCl4) 1몰과 지르코늄(4) 이소프로폭사이드 이소프로판올 복합체 [Zr(OiPr)4(iPrOH)] 1몰을 혼합한 전구체 혼합물을 2-메톡시에탄올(2-methoxy ethanol)에 용해시켜 상기 전구체 혼합물의 함량이 5중량%인 산화 지르코늄 유전박막 조성물을 제조하였다.
제조예 2 : 유전박막 조성물의 제조(2)
전구체 혼합물의 함량을 15 중량%로 한 것 이외에는 제조예 1과 동일하게 실시하여 산화 지르코늄 유전박막 조성물을 제조하였다.
실시예 1: 산화 지르코늄 유전박막의 제작(1)
상기 제조예 1에서 제조한 조성물을 실온에서 실리콘 웨이퍼에 주입하고 500 rpm으로 30초간 스핀코팅한 후, 에어 분위기 하에서 100℃에서 1분간 열처리한 후, 다시 300℃에서 1시간 동안 열처리하고 경화시켜 416Å 두께의 산화 지르코늄(ZrO2) 유전박막을 제작하였다.
실시예 2: 산화 지르코늄 유전박막의 제작(2)
경화조건을 에어 분위기 하에서, 100℃에서 1분간 열처리하고, 200℃에서 5분간 열처리한 후, 다시 400℃에서 30분 동안 열처리한 것을 제외하고는 실시예 1과 동일하게 실시하여 338Å 두께의 산화 지르코늄 유전박막을 제작하였다.
실시예 3: 산화 지르코늄 유전박막의 제작(3)
최종 경화조건을 질소분위기 하에서, 100℃에서 1분간 열처리하고, 300℃에서 5분간 열처리한 것을 제외하고는 실시예 1과 동일하게 실시하여 산화 지르코늄 유전박막을 제작하였다.
실시예 4: 산화 지르코늄 유전박막의 제작(4)
최종 경화조건을 질소분위기 하에서, 100℃에서 1분간 열처리하고, 300℃에 서 10분간 열처리한 것을 제외하고는 실시예 1과 동일하게 실시하여 산화 지르코늄 유전박막을 제작하였다.
실시예 5: 산화 지르코늄 유전박막의 제작(5)
최종 경화조건을 질소분위기 하에서, 100℃에서 1분간 열처리하고, 300℃에서 3시간 동안 열처리한 것을 제외하고는 실시예 1과 동일하게 실시하여 산화 지르코늄 유전박막을 제작하였다.
실시예 6: 산화 지르코늄 유전박막의 제작(6)
최종 경화조건을 질소분위기 하에서, 100℃에서 1분간 열처리하고, 300℃에서 1시간 동안 열처리한 것을 제외하고는 실시예 1과 동일하게 실시하여 산화 지르코늄 유전박막을 제작하였다.
실시예 7 : 박막 트랜지스터의 제작(1)
게이트 전극으로 n-형 도핑된 실리콘 웨이퍼를 사용하고, 그 위에 상기 제조예 2에서 제조한 유전박막 조성물을 스핀코팅법을 사용하여 1500Å 두께의 필름을 형성하고, 질소분위기 하에서 100℃의 조건으로 1분간 열처리하여 상기 용매를 제거한 다음, 300℃에서 1시간 동안 열처리하고 경화시켜 게이트 절연층을 형성하였다.
반도체층의 형성은 상기 게이트 절연층 상에 스핀코팅 방법을 이용하여 500 Å 두께의 황화 카드뮴(CdS) 박막을 형성하였다. 상기와 같이 형성된 반도체층 상에 포토 리소그래피를 이용해 리프트-오프(lift-off) 방식으로 채널길이 20㎛, 채널폭 2㎜인 알루미늄(Al) 소스/드레인 전극을 형성하여, 도 3과 같은 탑 컨택(top contact) 구조의 박막 트랜지스터를 제작하였다.
실시예 8 : 박막 트랜지스터의 제작(2)
유리기판 위에 텅스텐/몰리브덴(W/Mo) 합금을 증착하여 2000Å 두께의 게이트 전극을 형성하고, 그 위에 상기 제조예 2에서 제조한 유전박막 조성물을 스핀코팅법을 사용하여 1500Å 두께의 필름을 형성하고, 질소분위기 하에서 100℃의 조건으로 1분간 열처리하여 상기 용매를 제거한 다음, 300℃에서 1시간 동안 열처리하고 경화시켜 게이트 절연층을 형성하였다.
반도체층의 형성은 상기 게이트 절연층 상에 열 증착(thermal evaporation) 방법을 이용하여 700Å 두께의 펜타센층을 형성하였다. 상기와 같이 형성된 반도체층 상에 채널길이 160㎛, 채널폭 1㎜인 새도우 마스크에 의해 진공증착법으로 금(Au) 소스/드레인 전극을 형성하여, 도 4와 같은 탑 컨택 구조의 박막 트랜지스터를 제작하였다.
비교예 1 : 박막 트랜지스터의 제작
실리콘 옥사이드(SiO2)를 이용하여 PECVD법에 의해 3,000Å 두께의 게이트 절연층을 형성한 것 이외에는 상기 실시예 7과 동일하게 실시하여 탑 컨택 구조의 박막 트랜지스터를 제작하였다.
실험예 1 : 박막의 조성 분석
본 발명에 의한 금속산화물 유전박막 내부의 히드록시기 잔존 여부를 분석하기 위하여, FT-IR 분석장치를 이용하여 최종 경화온도가 300℃인 상기 실시예 3 내지 실시예 6에서 제조한 박막의 조성을 분석한 결과를 도 5에 도시하였다.
도 5를 참조하면, 경화시간에 관계없이 3500 cm-1의 파장수 부근에서 잔존 히드록시기에 의한 폭이 넓은 피크(broad peak)가 나타나기는 하지만, 경화 시간이 3시간인 경우(실시예 5), 3500cm-1 부근에서 피크의 크기가 다른 조건에 비해 크게 감소되어 피크가 거의 사라져 300℃ 온도의 저온 공정에서 효과가 있다고 할 수 있다.
실험예 3 : 박막의 전기적 특성 측정
본 발명에 의한 금속산화물 유전박막의 누설전류(leakage current), 유전율(dielectric ratio) 등과 같은 전기적 특성을 측정하기 위하여, 실리콘(Si)으로 도핑된 n-타입의 실리콘 웨이퍼 위에 상기 제조예 1에서 제조한 산화 지르코늄 유전박막 조성물을 도포한 다음 스핀 코팅하고, 100℃ 1분, 300℃ 30분의 조건으로 열처리하여 400Å 두께의 절연층을 형성한 다음, 그 위에 이-빔 증착(e-beam evaporation)법으로 알루미늄 박막 1500Å을 증착하여 상부전극을 형성시킴으로써, 도 6과 같은 전기적 특성 측정용 소자를 제작하였다.
상기에서 제작된 소자를 이용하여 누설전류, 유전율 및 절연파괴 전압(breakdown voltage)을 측정한 결과를 도 7에 도시하였다. 상기에서 누설전류는 전기장이 1MV/cm일 때 단위 면적당 흐르는 전류값으로 구하였다.
또한, 유전율은 Probe station(Micromanipulatior 6200 probe station)이 장착된 PRECISION LCR METER(HP4284A)를 이용하여 약 100 kHz의 주파수에서 정전용량(capacitance)을 측정하였는데, 박막의 두께를 spectroscopic ellipsometer로 측정하여 다음과 같은 계산식으로 유전율을 계산하였다.
k = C x d / εo x A
k : 유전율 (dielectric ratio)
C : 정전용량
d : 저유전 박막의 두께
εo: 진공의 유전 상수
A : 전극의 접촉 단면적
도 7을 참조하면, 300℃의 경화공정에서 차단누설전류는 5 X 10-8 A/㎠ 이하이고, 절연파괴가 4.8 MV/cm 이내에서는 나타나지 않는 것으로 보아 절연파괴 전압은 4.8 MV/cm 이상임을 알 수 있고, 상기의 식으로 계산한 유전율은 11 정도로서, 300℃의 저온공정에서 상당히 우수한 절연특성 및 고유전율 값을 가짐을 확인할 수 있다.
실험예 4 : 박막 트랜지스터의 전기적 특성 측정(1)
본 발명에 의한 박막 트랜지스터의 전기적 특성을 측정하기 위하여, Keithley Semiconductor Analyzer (4200-SCS)를 이용하여 상기 실시예 7 및 비교예 1에서 제조한 박막 트랜지스터의 문턱전압, 전하이동도 및 구동전압 등의 구동특성을 다음과 같이 측정하였다.
전하이동도는 하기 포화영역 (saturation region) 전류식으로부터 추출하는 바, 하기 식으로부터 (ISD)1/2 과 VG를 변수로 한 그래프를 얻고 그 기울기로부터 구하였다.
Figure 112007036447162-pat00001
상기 식에서, ISD는 소스-드레인 전류이고, μ 또는 μFET는 전하이동도이며, C0는 산화막 정전용량이고, W는 채널 폭이며, L은 채널 길이이고, VG는 게이트 전압이고, VT는 문턱전압이다.
문턱전압은 (ID)1/2 와 VG간의 그래프에서 선형부분의 연장선과 VG축과의 교점으로부터 구하였다. 문턱전압은 절대값이 0에 가까워야 전력이 적게 소모된다.
도 8a는 게이트 절연층으로 산화 지르코늄을, 반도체층으로 CdS를 사용한 실시예 7에 의해 제작한 박막 트랜지스터의 구동특성을 나타내는 것이고, 도 9b는 게이트 절연층으로 PECVD SiO2를 사용한 비교예 1에 의해 제작한 종래의 박막 트랜지스터의 구동특성을 나타낸 것이다.
도 8a 및 도 8b를 참조하면, 실시예 7에 의한 박막 트랜지스터의 경우, 문턱전압은 2V 이하로서, 비교예 1에 의한 종래의 박막 트랜지스터의 문턱전압인 80V 이하 보다 월등히 낮아지고, 전하이동도는 37.9 ㎠/VS 이하로서 종래의 박막 트랜지스터 보다 상당히 향상되며, 구동전압 또한 급격히 감소함을 알 수 있다.
실험예 5 : 박막 트랜지스터의 전기적 특성 측정(2)
본 발명에 의한 박막 트랜지스터의 전기적 특성을 측정하기 위하여, 상기 실시예 8에서 제조한 박막 트랜지스터의 문턱전압, 전하이동도 및 Ion/Ioff 전류비 등의 구동특성을 상기 실험예 4와 같이 측정하였다.
상기에서 Ion/Ioff는 온(On) 상태의 최대 전류 값과 오프(Off) 상태의 최소 전 류 값의 비로 구해지며, 하기 관계를 가진다:
Figure 112007036447162-pat00002
상기 식에서 Ion은 최대 전류 값이고, Ioff는 차단누설전류(off-stae leakage current) 이며, μ는 전하 이동도이고, σ는 박막의 전도도이며, q는 전하량이고 NA는 전하밀도이며, t는 반도체 막의 두께이고, C0는 산화막 정전용량이고, VD는 드레인 전압이다
도 9a 및 도 9b는 게이트 절연층으로 산화 지르코늄을, 반도체층으로 펜타센을 사용한 실시예 8에 의해 제작한 박막 트랜지스터의 구동특성을 나타내는 것이다.
도 9a 및 도 9b를 참조하면, 문턱전압은 -1.8V 이하이고, Ion/Ioff 전류비는 2.14 X 105 이하이며, 전하이동도는 7.6 ㎠/VS 이하로서, 고유전율의 유전박막을 적용한 본 발명에 의한 박막 트랜지스터의 경우, 낮은 전압구동 및 높은 전하이동도의 특성을 지님을 확인할 수 있다.
이상에서 본 발명의 바람직한 실시예를 참고로 본 발명에 대해서 상세하게 설명하였으나, 이들은 단지 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다. 예를 들어, 본 발명의 금속산화물 유전 박막 제조방법은 2종 이상의 금속원소로 구성되는 복합 금속 산화물 박막의 제조 시에도 적용될 수 있다.
상술한 바와 같이, 본 발명에 의한 유전박막 조성물은 비가수분해 졸-겔법에 의해 박막화가 가능하므로, 본 발명의 유전 박막 조성물을 이용하면 저온 공정에 의해 유전 박막을 형성할 수 있어 제조비용을 절감할 수 있다. 또한 본 발명에 의해 수득되는 유전 박막은 낮은 누설 전류 특성 및 고유전율 (high-k)의 특성을 지니기 때문에, 이러한 유전박막을 적용한 본 발명에 의한 전자소자의 경우 낮은 구동전압 및 높은 전하이동도 등을 동시에 만족하는 우수한 전기적 특성을 나타낼 수 있다.

Claims (22)

  1. 금속 산화물 전구체인 하기 화학식 1로 표시되는 금속 할로겐화물; 및 금속 알콕사이드와 에테르 화합물 중 하나 이상 및 유기용매를 포함하고,
    상기 에테르 화합물이 하기 화학식 3으로 표시되는 것임을 특징으로 하는 유전 박막 조성물:
    [화학식 1]
    MaXb
    상기 식에서,
    M은 1족 내지 14족의 금속이고,
    X는 할로겐 원소이고,
    a는 1 내지 3의 정수이며,
    b는 1 내지 10의 정수이며,
    [화학식 3]
    R2OR1
    상기 식에서,
    R1 및 R2은 각각 독립적으로 수소원자, 탄소수 1~10 알킬기, 탄소수 3~10의 시클로알킬기 또는 탄소수 6~15의 아릴기, 탄소수 2~30의 아크릴로일기, 아크릴로일옥시기, 에폭시기가 치환된 알킬기 또는 시클로알킬기, 비닐기, 알릴기, 에폭시기 또는 탄소수 1~10의 알콕시기임.
  2. 제 1항에 있어서, 상기 금속(M)은 티타늄, 지르코늄, 하프늄(Hf), 알루미늄, 탄탈륨(Ta) 및 실리콘으로 구성되는 군에서 선택된 어느 하나인 것을 특징으로 하는 유전박막 조성물.
  3. 제 1항에 있어서, 상기 금속 알콕사이드는 하기 화학식 2로 표시되는 것임을 특징으로 하는 유전 박막 조성물.
    [화학식 2]
    Ma(OR1)n
    상기 식에서,
    Ma은 1족 내지 14족의 금속이고,
    R1은 수소원자, 탄소수 1~10 알킬기, 탄소수 3~10의 시클로알킬기 또는 탄소수 6~15의 아릴기, 탄소수 2~30의 아크릴로일기, 탄소수 1~10 아크릴로일옥시기, 탄소수 1~10 에폭시기가 치환된 알킬기 또는 시클로알킬기, 탄소수 1~10 비닐기, 탄소수 1~10 알릴기, 탄소수 1~10 에폭시기 또는 탄소수 1~10의 알콕시기이고,
    n은 1 내지 6의 정수이다.
  4. 삭제
  5. 제 1항에 있어서, 상기 조성물이
    금속 할로겐화물 0.1 내지 50 중량%:
    금속 알콕사이드와 에테르 화합물 중 하나 이상 0.1 내지 50 중량%; 및
    잔량의 유기 용매를 포함하는 것을 특징으로 하는 유전박막 조성물.
  6. (a) 하기 화학식 1로 표시되는 금속 할로겐화물: 및 금속 알콕사이드와 에테르 화합물 중 하나 이상을 유기 용매에 용해시켜 금속 산화물 전구체 용액을 제조하는 단계;
    (b) 전단계에서 제조된 금속 산화물 전구체 용액을 기판 상에 코팅하는 단계; 및
    (c) 상기 코팅된 기판을 열처리하여 박막을 수득하는 단계를 포함하고,
    상기 열처리 단계는 비가수분해 졸-겔(non-hydrolytic sol-gel) 법에 의해 화학식 4로 표시되는 금속산화물을 제조하는 단계임을 특징으로 하는 금속산화물 유전박막의 제조방법:
    [화학식 1]
    MaXb
    상기 식에서,
    M은 1족 내지 14족의 금속이고,
    X는 할로겐 원소이고,
    a는 1 내지 3의 정수이며,
    b는 1 내지 10의 정수이며,
    [화학식 4]
    MxOy
    상기 식에서 M은 1족 내지 14족의 금속이고,
    x는 1 또는 2이고, 1 ≤ y ≤ 10임.
  7. 제 6항에 있어서, 상기 금속(M)은 티타늄, 지르코늄, 하프늄, 알루미늄, 탄탈륨 및 실리콘으로 구성되는 군에서 선택된 어느 하나인 것을 특징으로 하는 금속산화물 유전박막의 제조방법.
  8. 제 6항에 있어서, 상기 금속 알콕사이드는 하기 화학식 2로 표시되는 것임을 특징으로 하는 금속산화물 유전박막의 제조방법.
    [화학식 2]
    Ma(OR1)n
    상기 식에서,
    Ma은 1족 내지 14족의 금속이고,
    a는 1 내지 3의 정수이며,
    R1은 수소원자, 탄소수 1~10 알킬기, 탄소수 3~10의 시클로알킬기 또는 탄소 수 6~15의 아릴기, 탄소수 2~30의 아크릴로일기, 탄소수 1~10 아크릴로일옥시기, 탄소수 1~10 에폭시기가 치환된 알킬기 또는 시클로알킬기, 탄소수 1~10 비닐기, 탄소수 1~10 알릴기, 탄소수 1~10 에폭시기 또는 탄소수 1~10의 알콕시기이고,
    n은 1 내지 6의 정수이다.
  9. 제 6항에 있어서, 상기 에테르 화합물은 하기 화학식 3으로 표시되는 것임을 특징으로 하는 금속산화물 유전박막의 제조방법.
    [화학식 3]
    R2OR1
    상기 식에서,
    R1 및 R2은 각각 독립적으로 수소원자, 탄소수 1~10 알킬기, 탄소수 3~10의 시클로알킬기 또는 탄소수 6~15의 아릴기, 탄소수 2~30의 아크릴로일기, 아크릴로일옥시기, 에폭시기가 치환된 알킬기 또는 시클로알킬기, 비닐기, 알릴기, 에폭시기 또는 탄소수 1~10의 알콕시기이다.
  10. 제 6항에 있어서, 상기 용매는 지방족 탄화수소 용매; 방향족계 탄화수소 용매; 케톤계 용매; 에테르계 용매; 아세테이트계 용매; 알코올계 용매; 아미드계 용매; 실리콘계 용매; 및 이들의 혼합물로 구성되는 군으로부터 선택되는 1종 이상의 용매인 것을 특징으로 하는 금속산화물 유전박막의 제조방법.
  11. 제6항에 있어서, 상기 유기용매는 2-메톡시 에탄올(2-methoxy ethanol) 또는 디(프로필렌글리콜)메틸에테르(Di(propylene glycol)methyl ether)인 것을 특징으로 하는 금속산화물 유전박막의 제조방법.
  12. 제 6항에 있어서, 상기 금속 산화물 전구체 용액은
    금속 산화물 전구체 0.1 내지 50 중량%:
    금속 알콕사이드와 에테르 화합물 중 하나 이상 0.1 내지 50 중량%; 및
    잔량의 유기 용매를 포함하는 것을 특징으로 하는 금속산화물 유전박막의 제조방법.
  13. 삭제
  14. 제 6항에 있어서, 상기 코팅 단계는 스핀 코팅, 딥 코팅, 롤 코팅, 스크린 코팅, 분무 코팅, 스핀 캐스팅, 흐름 코팅, 스크린 인쇄, 잉크 젯팅 및 드롭 캐스팅으로 구성되는 군으로부터 선택된 방법에 의해 형성되는 것을 특징으로 하는 금속산화물 유전박막의 제조방법.
  15. 제 6항에 있어서, 상기 열처리는 코팅된 기판을 베이킹한 후, 경화하는 단계임을 특징으로 하는 금속산화물 유전박막의 제조방법.
  16. 제 15항에서, 상기 베이킹 단계는 50 내지 250℃의 온도에서 1초 내지 5분 동안, 질소, 에어 및 진공분위기 중에서 선택된 어느 하나의 조건으로 가열하는 것을 특징으로 하는 금속산화물 유전박막의 제조방법.
  17. 제 15항에 있어서, 상기 경화 단계는 100 내지 1,000℃의 온도에서 10분 내지 3시간 동안, 질소, 에어 및 진공분위기 중에서 선택된 어느 하나의 조건으로 수행하는 것을 특징으로 하는 금속산화물 유전박막의 제조방법.
  18. 제1항 내지 제3항 및 제5항 중 어느 하나의 항의 유전 박막 조성물을 박막화하여 수득되는 금속산화물 유전 박막.
  19. 제 18항의 금속산화물 유전박막을 포함하는 트랜지스터 소자.
  20. 제 19항에 있어서, 상기 소자는 기판; 게이트 전극; 금속산화물 유전박막을 포함하는 절연층; 반도체층; 및 소스/드레인 전극쌍을 포함하여 이루어지는 박막 트랜지스터인 것을 특징으로 하는 트랜지스터 소자.
  21. 제 20항의 트랜지스터 소자를 포함하는 전자소자.
  22. 제 21항에 있어서, 상기 전자소자는 디스플레이 소자, 메모리 소자(DRAMs), 상보형 금속산화물 반도체 소자(CMOS), 광전변환 소자(photovoltaic devices), 유기발광 소자(OLED), 센서 및 집적회로로 구성되는 군으로부터 선택되는 것을 특징으로 하는 전자소자.
KR1020070048233A 2006-09-30 2007-05-17 유전박막 조성물, 이를 이용한 금속산화물 유전박막 및그의 제조방법 KR101364293B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/831,380 US7989361B2 (en) 2006-09-30 2007-07-31 Composition for dielectric thin film, metal oxide dielectric thin film using the same and preparation method thereof
JP2007246266A JP5451967B2 (ja) 2006-09-30 2007-09-21 誘電薄膜組成物、これを用いた金属酸化物誘電薄膜およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060096650 2006-09-30
KR20060096650 2006-09-30

Publications (2)

Publication Number Publication Date
KR20080030454A KR20080030454A (ko) 2008-04-04
KR101364293B1 true KR101364293B1 (ko) 2014-02-18

Family

ID=39256146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070048233A KR101364293B1 (ko) 2006-09-30 2007-05-17 유전박막 조성물, 이를 이용한 금속산화물 유전박막 및그의 제조방법

Country Status (2)

Country Link
KR (1) KR101364293B1 (ko)
CN (1) CN101154588A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019098639A1 (ko) * 2017-11-15 2019-05-23 에스케이트리켐 주식회사 박막 증착용 전구체 용액 및 이를 이용한 박막 형성 방법.

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965434B1 (ko) * 2008-01-29 2010-06-24 한국과학기술연구원 졸-겔 및 광경화 반응에 의해 광경화 투명고분자 내에금속산화물 나노입자를 포함하는 게이트 절연층을 이용한유기박막 트랜지스터 및 그의 제조방법
CN100543941C (zh) * 2008-05-29 2009-09-23 南京大学 一种制备超薄HfO2或ZrO3栅介质薄膜的软化学法
US9123818B2 (en) 2009-05-26 2015-09-01 Industry-Academic Cooperation Foundation, Yonsei University Compositions for solution process, electronic devices fabricated using the same, and fabrication methods thereof
KR101587550B1 (ko) * 2009-10-26 2016-01-22 삼성전자주식회사 미엘린 막을 채용하는 트랜지스터
WO2011138958A1 (ja) * 2010-05-07 2011-11-10 独立行政法人科学技術振興機構 機能性デバイスの製造方法、強誘電体材料層の製造方法、電界効果トランジスタの製造方法、並びに薄膜トランジスタ、電界効果トランジスタ、及び圧電式インクジェットヘッド
KR101275856B1 (ko) 2011-06-21 2013-06-18 한국과학기술연구원 금속 산화물 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법
KR102100290B1 (ko) 2012-08-14 2020-05-27 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 표시 장치
CN105283926B (zh) * 2013-03-15 2019-05-10 克林伏特能源有限公司 利用有机和有机金属高介电常数材料改进能量存储设备中的电极和电流及其改进方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050277274A1 (en) 2004-06-15 2005-12-15 Braggone Oy Method of synthesizing hybrid metal oxide materials and applications thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050277274A1 (en) 2004-06-15 2005-12-15 Braggone Oy Method of synthesizing hybrid metal oxide materials and applications thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019098639A1 (ko) * 2017-11-15 2019-05-23 에스케이트리켐 주식회사 박막 증착용 전구체 용액 및 이를 이용한 박막 형성 방법.

Also Published As

Publication number Publication date
CN101154588A (zh) 2008-04-02
KR20080030454A (ko) 2008-04-04

Similar Documents

Publication Publication Date Title
JP5451967B2 (ja) 誘電薄膜組成物、これを用いた金属酸化物誘電薄膜およびその製造方法
KR101364293B1 (ko) 유전박막 조성물, 이를 이용한 금속산화물 유전박막 및그의 제조방법
US7553706B2 (en) TFT fabrication process
KR101139052B1 (ko) 불소를 포함하는 유기절연체 조성물 및 이를 이용한 유기박막 트랜지스터
JP3304299B2 (ja) 薄膜トランジスタ・デバイスの構造
US5946551A (en) Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
KR101130404B1 (ko) 고차가지형 고분자에 분산된 고유전율 절연체를 포함하는유기 절연체 조성물 및 이를 이용한 유기박막 트랜지스터
CA2524969C (en) Dielectric materials for electronic devices
JP5054885B2 (ja) 多層構造のゲート絶縁膜を含んだ有機薄膜トランジスタ
KR101151106B1 (ko) 유기 절연 고분자, 이를 이용하여 제조된 유기 절연층 및유기 박막 트랜지스터
KR101353824B1 (ko) 유기 절연체 형성용 조성물 및 이를 이용하여 제조된 유기절연체
KR100981558B1 (ko) 양극성 유기 전계 효과 박층 트랜지스터 및 그의 제조 방법
EP1958972A1 (en) Copolymer, organic insulating layer composition, and organic insulating layer and organic thin film transistor manufactured using the same
US7646014B2 (en) Organic thin film transistor comprising fluorine-based polymer thin film and method for fabricating the same
US8395146B2 (en) Composition and organic insulating film prepared using the same
US20070181873A1 (en) Organic-inorganic hybrid polymer and organic insulator composition having the same and methods thereof
Rao et al. ZrHfO2-PMMA hybrid dielectric layers for high-performance all solution-processed In2O3-based TFTs
KR20090017127A (ko) 다층 구조의 게이트 절연체를 포함하는 박막 트랜지스터
Boukhili et al. Organic insulator layer influence on the electrical properties of N, N’-di (2-ethylhexyl)-3, 4, 9, 10-perylene diimide organic thin-film transistors: Experiment and modeling
US7727703B2 (en) Methods of fabricating an electronic device and an sililation polyvinyl phenol for a dielectric layer of an electronic device
KR101386908B1 (ko) 유기박막 트랜지스터용 게이트 절연막 조성물 및 그의 제조방법
KR101393695B1 (ko) 반도체 소자용 절연막 재료 및 이를 사용한 절연막의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200120

Year of fee payment: 7