JP3304299B2 - 薄膜トランジスタ・デバイスの構造 - Google Patents

薄膜トランジスタ・デバイスの構造

Info

Publication number
JP3304299B2
JP3304299B2 JP07620198A JP7620198A JP3304299B2 JP 3304299 B2 JP3304299 B2 JP 3304299B2 JP 07620198 A JP07620198 A JP 07620198A JP 7620198 A JP7620198 A JP 7620198A JP 3304299 B2 JP3304299 B2 JP 3304299B2
Authority
JP
Japan
Prior art keywords
solution
thin film
gate
film transistor
titanate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07620198A
Other languages
English (en)
Other versions
JPH10270712A (ja
Inventor
クリストス・ディミトリオス・ディミトラコポウラス
ピーター・リチャード・ダンコーム
ブルース・ケイ・ファーマン
ロバート・ビー・レイボウイッツ
デボラ・アン・ヌーメイヤー
サンパス・プルショサマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/827,015 external-priority patent/US5946551A/en
Priority claimed from US08/827,018 external-priority patent/US5981970A/en
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10270712A publication Critical patent/JPH10270712A/ja
Application granted granted Critical
Publication of JP3304299B2 publication Critical patent/JP3304299B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チタン酸バリウム
ストロンチウム・クラスの化学溶液処理されたゲート誘
電体を有する有機薄膜電界効果トランジスタ（ＴＦＴ）
の分野に関するものである。特に、このようなトランジ
スタを用いるフラットパネル液晶ディスプレイの分野に
関するものである。
【０００２】
【従来の技術】液晶ディスプレイ（ＬＣＤ）応用に用い
られる薄膜電界効果トランジスタ（ＴＦＴ）は、典型的
に、半導体としてアモルファスシリコン（ａ−Ｓｉ：
Ｈ）を用い、およびゲート絶縁体として酸化シリコンお
よび／または窒化シリコンを用いている。最近の材料の
発達は、薄膜電界効果トランジスタの半導体としてのア
モルファスシリコンに対する可能性のある代替物質とし
て、ヘキサチオフェンおよびその誘導体のような有機オ
リゴマー、およびペンタシンのような有機分子が探求さ
れている（Ｇ．Ｈｏｒｏｗｉｔｚ，Ｄ．Ｆｉｃｈｏｕ，
Ｘ．Ｐｅｎｇ，Ｚ．Ｘｕ，Ｆ．Ｇａｒｎｉｅｒ，Ｓｏｌ
ｉｄ Ｓｔａｔｅ Ｃｏｍｍｕｎ．Ｖｏｌｕｍｅ ７
２，ｐｇ．３８１，１９８９；Ｆ．Ｇａｒｎｉｅｒ，
Ｇ．Ｈｏｒｏｗｉｔｚ，Ｄ．Ｆｉｃｈｏｕ，Ｕ．Ｓ．Ｐ
ａｔｅｎｔ ５，３４７，１４４）。
【０００３】チオフェン・オリゴマーを基材とするＴＦ
Ｔの最大の電界効果移動度は、通常、約０．０６ｃｍ2
Ｖ-1ｓｅｃ-1（Ｆ．Ｇａｒｎｉｅｒ，Ｒ．Ｈａｊｌａｏ
ｕｉ，Ａ．Ｙａｓｓａｒ，Ｐ．Ｓｒｉｖａｓｔａｖａ，
Ｓｃｉｅｎｃｅ，Ｖｏｌｕｍｅ ２６５，ｐｇ．１６８
４，１９９４）である。これは、標準的なａ−Ｓｉ：Ｈ
のＴＦＴの移動度よりもかなり小さい。有機絶縁体であ
るシアノエチルプルレンが用いられた場合にのみ、高い
電界効果移動度が測定された（０．４ｃｍ2 Ｖ-1ｓｅｃ
-1，Ｆ．Ｇａｒｎｉｅｒ，Ｇ．Ｈｏｒｏｗｉｔｚ，Ｄ．
Ｆｉｃｈｏｕ，米国特許５，３４７，１４４）。しか
し、この絶縁体は、低い絶縁耐力，移動電荷（Ｇ．Ｈｏ
ｒｏｗｉｔｚ，Ｆ．Ｄｅｌｏｆｆｒｅ，Ｆ．Ｇａｒｎｉ
ｅｒ，Ｒ．Ｈａｊｌａｏｕｉ，Ｍ．Ｈｍｙｅｎｅ，Ａ．
Ｙａｓｓａｒ，ＳｙｎｔｈｅｔｉｃＭｅｔａｌｓ，Ｖｏ
ｌｕｍｅ ５４，ｐｇ．４３５，１９９３），および湿
度に対する感度のようないくつかの不所望な特性を示
す。したがって、シアノエチルプルレンは、実際のＴＦ
Ｔデバイスの製造にゲート絶縁体として用いるには適し
ていない。
【０００４】最近、ゲート絶縁体としてＳｉＯ2 を有す
るペンタセンを基材としたＴＦＴにおいて、最大０．６
ｃｍ2 Ｖ-1ｓｅｃ-1の電界効果移動度が、実現された
（Ｙ．Ｙ．Ｌｉｎ，Ｄ．Ｊ．Ｇｕｎｄｌａｃｈ，Ｔ．
Ｎ．Ｊａｃｋｓｏｎ，５４ｔｈＡｎｎｕａｌ Ｄｅｖｉ
ｃｅ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ Ｄｉ
ｇｅｓｔ，１９９６ ｐｇ．８０）。このことは、これ
らＴＦＴをこのような応用に対し、可能性のある候補と
する。ペンタセンを基材とするこれらのＴＦＴの主な欠
点は、高いスレショルド電圧、高い移動度を実現し同時
に高い電流変調を実現するのに要求される高い動作電圧
（０．４μｍ厚さのＳｉＯ2 絶縁体が用いられるときに
は、典型的に約１００Ｖ）、および高いサブスレショル
ド傾斜Ｓである。サブスレショルド傾斜Ｓは、ａ−Ｓ
ｉ：Ｈを基材とするＴＦＴにおいて実現された１デケー
ド（１０進桁単位）の電流変調あたり約０．３Ｖ（Ｃ．
−Ｙ．Ｃｈｅｎ，Ｊ．Ｋａｎｉｃｋｉ，５４ｔｈ Ａｎ
ｎｕａｌ Ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ Ｃｏｎｆ
ｅｒｅｎｃｅ Ｄｉｇｅｓｔ，１９９６，ｐｇ．６８）
に比べて、１デケードの電流変調あたり約１４Ｖである
（Ｙ．Ｙ．Ｌｉｎ，Ｄ．Ｊ．Ｇｕｎｄｌａｃｈ，Ｔ．
Ｎ．Ｊａｃｋｓｏｎ，５４ｔｈ Ａｎｎｕａｌ Ｄｅｖ
ｉｃｅ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ Ｄ
ｉｇｅｓｔ，１９９６，ｐｇ．８０）。ゲート絶縁体の
厚さを小さくすることは、上述した特性を改善するが、
絶縁体の厚さを減少させることには限界がある。この限
界は、製造の容易性および信頼性の問題により課され
る。例えば、ＴＦＴ ＬＣＤデバイスの電流生成におい
ては、ＴＦＴゲート絶縁体の厚さは、典型的に０．４μ
ｍである。
【０００５】半導体としてペンタセンを、ゲート電極と
して高ドープＳｉウェハを、ゲート絶縁体としてＳｉウ
ェハ上に熱成長されたＳｉＯ2 を、およびＡｕソース電
極とドレイン電極を有するＴＦＴの電気特性は、標準の
電界効果トランジスタ方程式によって適切にモデル化さ
れる（Ｓ．Ｍ．Ｓｚｅ“Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ”，Ｗｉｌｅ
ｙ，Ｎｅｗ Ｙｏｒｋ，１９８１，ｐｇ．４４２）ａｓ
ｓｈｏｗｎ ｐｒｅｖｉｏｕｓｌｙ（Ｇ．Ｈｏｒｏｗ
ｉｔｚ，Ｄ．Ｆｉｃｈｏｕ，Ｘ．Ｐｅｎｇ，Ｚ．Ｘｕ，
Ｆ．Ｇａｒｎｉｅｒ，Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｏｍ
ｍｕｎ．Ｖｏｌｕｍｅ ７２，ｐｇ．３８１，１９８
９；Ｃ．Ｄ．Ｄｉｍｉｔｒａｋｏｐｏｕｌｏｓ，Ａ．
Ｒ．Ｂｒｏｗｎ，Ａ．Ｐｏｍｐ，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．Ｖｏｌｕｍｅ ８０，ｐｇ．２５０１，１９９
６）。これらのデバイスに用いられるペンタセンは、ｐ
形半導体としてふるまう。図１は、Ｙ．Ｙ．Ｌｉｎ，
Ｄ．Ｊ．Ｇｕｎｄｌａｃｈ，Ｔ．Ｎ．Ｊａｃｋｓｏｎ，
５４ｔｈ Ａｎｎｕａｌ Ｄｅｖｉｃｅ Ｒｅｓｅａｒ
ｃｈ Ｃｏｎｆｅｒｅｎｃｅ Ｄｉｇｅｓｔ，１９９
６，ｐｇ．８０から引用したものであり、図１は、ゲー
ト電極に与えられる個別の電圧（ＶG ）で、ソース電極
とドレイン電極との間を流れる電流（ＩD ）の、ドレイ
ン電極に与えられる電圧（ＶD ）への依存性を示してい
る。ゲート電極が、接地されたソース電極に対して負に
バイアスされると、ペンタセンを基材とするＴＦＴは、
蓄積モードで動作し、蓄積されるキャリアは正孔であ
る。低いＶD では、ＩD はＶD に対して直線状に増大し
（線形領域）、次式によりほぼ与えられる。
【０００６】
【数１】
【０００７】ここにＬはチャンネル長、Ｗはチャンネル
幅、Ｃi は絶縁層の単位面積あたりのキャパシタンスで
ある。電界効果移動度μは、相互コンダクタンス
【０００８】
【数２】
【０００９】から、次のようにして与えられる。すなわ
ち、一定の低いＶD でＩD 対ＶG をプロットし、このプ
ロットの傾きの値をｇm とする。
【００１０】ソース電極が接地されているときに（すな
わち、ＶS ＝０）、ドレイン電極が、ゲート電極より
も、より負にバイアスされると（すなわち、−ＶD ≧−
ＶG ）、ソース電極とドレイン電極との間を流れる電流
（ＩD ）は、蓄積層（飽和層）のピンチオフにより、飽
和しようとし（さらに増大しない）、次式によってモデ
ル化される。
【００１１】
【数３】
【００１２】図２は、飽和状態における、ＩD のＶG に
対する依存性を示している（Ｙ．Ｙ．Ｌｉｎ，Ｄ．Ｊ．
Ｇｕｎｄｌａｃｈ，Ｔ．Ｎ．Ｊａｃｋｓｏｎ，５４ｔｈ
Ａｎｎｕａｌ Ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ Ｃ
ｏｎｆｅｒｅｎｃｅ Ｄｉｇｅｓｔ，１９９６，ｐｇ．
８０）。電界効果移動度は、｜ＩD ｜の平方根対ＶGの
プロットの傾きから計算することができる。図３は、Ｉ
D の平方根対ＶG のプロットを示す。サブスレショルド
傾斜Ｓは、１デケードの電流変調あたり約１４ボルトで
ある（Ｙ．Ｙ．Ｌｉｎ，Ｄ．Ｊ．Ｇｕｎｄｌａｃｈ，
Ｔ．Ｎ．Ｊａｃｋｓｏｎ，５４ｔｈ Ａｎｎｕａｌ Ｄ
ｅｖｉｃｅ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｆｅｎｃｅ
Ｄｉｇｅｓｔ，１９９６，ｐｇ．８０）。
【００１３】
【発明が解決しようとする課題】本発明の目的は、有機
半導体（例えば、ペンタセン）と組合さって、無機の高
誘電率のゲート絶縁体層（例えば、チタン酸バリウムス
トロンチウム）を含むＴＦＴ構造を作製する方法を提供
することにある。
【００１４】本発明の他の目的は、次のような有機ＴＦ
Ｔ構造を提供することにある。この構造では、高誘電率
のゲート絶縁体層を、化学溶液処理で付着し、続いて、
ガラス基板およびプラスチック基板に適合する温度（１
５０〜４００℃）で処理する。この温度は、これら材料
がメモリ応用（最大６５０℃）に用いられるときの材料
の処理温度よりもかなり低い。
【００１５】特に、本発明の他の目的は、次のような有
機ＴＦＴ構造を提供することにある。この構造では、高
誘電率のゲート絶縁体が、金属酸化物薄膜、好ましくは
チタン酸バリウムストロンチウム，チタン酸バリウム，
チタン酸ビスマス，チタン酸ストロンチウム，ジルコニ
ウム酸チタン酸バリウム，チタン酸ストロンチウムビス
マス，タンタル酸ニオブ酸ストロンチウムビスマス，タ
ンタル酸ストロンチウムビスマスよりなる。この金属酸
化物は、アルコキシアルコキシド金属溶液、好ましくは
ブトキシエトキシド金属を用いる化学溶液処理によって
付着される。
【００１６】
【課題を解決するための手段】本発明が提案するＴＦＴ
構造および製造方法は、チタン酸バリウムストロンチウ
ム（ＢＳＴ）のような高誘電率の薄膜ゲート絶縁体と、
ペンタセンのような有機半導体と、ゲート，ソース，ド
レイン電極としての、金属，導電性ポリマ，高ドープ高
導電率材料，またはそれらの組合せを利用している。
【００１７】上記構造においてゲート絶縁体層として用
いることのできる高誘電率の多くの候補材料が存在し、
これら材料は、Ｔａ2 Ｏ5 、Ｙ2 Ｏ3 、ＴｉＯ2 、およ
びＰｂＺｒx Ｔｉ1-x Ｏ3 （ＰＺＴ），Ｂｉ4 Ｔｉ3 Ｏ
12，ＢａＭｇＦ4 ，ＳｒＢｉ2 （Ｔａ1-x Ｎｂx ）2 Ｏ
9 ，Ｂａ（Ｚｒ1-x Ｔｉx ）Ｏ3 （ＢＺＴ），ＢａxＳ
ｒ1-x ＴｉＯ3 （ＢＳＴ），ＢａＴｉＯ3 ，ＳｒＴｉＯ
3 ，Ｂｉ4 Ｔｉ3 Ｏ12を含む強誘電絶縁体の群を含む
が、これらに限定されるものではない。
【００１８】一般に、本発明の構造は、ＴＦＴ構造にお
いて、有機半導体（例えば、ペンタセン）と組合せて、
無機の高誘電率ゲート絶縁体を用いている。高誘電率ε
の絶縁体は、４００℃でアニールされて、ε≧１５を実
現する。これは、ガラスまたはプラスチックの基板を用
いることを可能にする。
【００１９】本発明のＴＦＴ構造の製造に用いられる代
表的なシーケンスは、以下の工程を含んでいる。
【００２０】（１）ゲート電極を作製する。ゲート電極
は、基板自体（このような場合、高ドープシリコン）、
または基板上に付着されパターニングされた金属（また
は導電性ポリマまたは他の導電性材料）ゲートとするこ
とができる。
【００２１】（２）ゲート電極上に、ゾルゲル・スピン
コーティングによって、高誘電率のゲート絶縁体を付着
する。
【００２２】（３）１５０〜４００℃の範囲の適切な温
度で、誘電体膜を任意選択的にアニールして、膜品質を
改善し、誘電率を増大させる。
【００２３】（４）蒸着，溶液によるスピンコーティン
グ，または溶液による層のセルフ・アセンブリ（これら
に限定されるものではない）を含む種々のプロセスの１
つによって、ゲート絶縁体の上に有機半導体を付着す
る。
【００２４】（５）有機半導体上に、導電性のソース電
極およびドレイン電極を作製する。
【００２５】（６）化学的蒸着（ＣＶＤ），物理的蒸
着，またはスピンコーティングおよび硬化によって、絶
縁体のパシベーション被覆を任意選択的に与える。
【００２６】有機半導体の付着、およびソース／ドレイ
ン電極の作製を含む工程のシーケンスを逆にして、プロ
セスの互換性および製造の容易性を可能にできる。
【００２７】
【発明の実施の形態】図４は、半導体層としてペンタセ
ン（ＦＬＵＫＡ Ｃｈｅｍｉｃａｌ Ｃｏ．から購入し
た９７＋％純度のもの）と、ゲート電極として高ドープ
Ｓｉウェハと、ゲート絶縁体として１２０ｎｍ厚さの熱
成長したＳｉＯ2 と、Ａｕのソースおよびドレイン電極
とを有するデバイスにおいて、ゲート電極に与えられる
個別の電圧（ＶG ）で、ソース電極とドレイン電極との
間を流れる電流（ＩD ）の、ドレイン電極に与えられる
電圧（ＶD ）への依存性を示している。プロットの線形
領域（すなわち、低いＶD ）で、前述した数式１によっ
てモデル化することができる。
【００２８】図５および図６は、上記と同一のデバイス
において、飽和領域でＩD のＶG への依存性を示してい
る。電界効果移動度μは、｜ＩD ｜の平方根対ＶG プロ
ットの傾斜（図７）から、０．５２ｃｍ2 Ｖ-1ｓｅｃ-1
と計算される。図６から求められるサブスレショルド傾
斜Ｓは、１デケード（１０進桁単位）の電流変調あたり
１３．７ボルトである。これらデータは、従来技術とし
て前述した同様のＴＦＴ構造のものに匹敵している。前
述したように、この移動度は、実際のＴＦＴ応用に対し
て受け入れることができるが、動作電圧およびサブスレ
ショルド傾斜は、ａ−Ｓｉ：Ｈ ＴＦＴと比べて非常に
大きい。図４〜図７に対応するＴＦＴデバイスのような
デバイスで測定された電界効果移動度は、ゲート電圧依
存性を示している。特に、高移動度が、高ゲート電圧で
得られる。このことは、許容できる移動度を得るのに、
これらデバイスにおいて実現できそうもない高い動作電
圧を用いることを必要とする。この問題を解決するため
に、図４〜図７に対応するようなＴＦＴデバイスで測定
された電界効果移動度μの、与えられたゲート電圧ＶG
に対する依存性を詳細に調べた。図８は、種々のゲート
電圧揺動実験で用いられた最大ＶG に対するμの依存性
を示している。この場合、ＶD は−１００ボルトに一定
に保たれ、ＶS は常に０ボルトにセットされた。
【００２９】観察されたふるまいは、ゲート電界Ｅへの
移動度の依存性として説明することができる。ここに、
Ｅ＝ｄＶ／ｄｙであり、ｙは絶縁体の厚さである。この
場合、高いゲート電界は、より薄いゲート絶縁層を用い
ることによって実現することができる。これは典型的に
無機半導体ＴＦＴデバイスについて従来技術で用いられ
ている方法であるが、薄い絶縁体がピンホール欠陥を生
じがちであり、低い破壊電圧および高い漏洩電流を示
す。したがって、この手法は、ペンタセンを基材とする
ＴＦＴのゲート電圧依存の移動度を利用する有利な手法
ではない。
【００３０】あるいはまた、予測されなかったことであ
るが、ゲート電圧依存性が、半導体／絶縁体界面での蓄
積電荷濃度の変化の表れであるとすることも可能であ
る。有機半導体では、電荷キャリアの余分な蓄積は、捕
獲状態の充てんを容易にし、これにより追加のキャリア
が、捕獲プロセスによって妨げられることなく、さらに
容易に移動できるようになる可能性がある。本願発明者
らは、ＳｉＯ2 を、同様の厚さを有するが、かなり高い
誘電率を有する絶縁体で置き換えることによって、電荷
蓄積が容易になるものと考えた。この場合、同様の蓄積
されたキャリア濃度は、ＳｉＯ2 におけるように実現さ
れるが、かなり小さいゲート電界、したがってゲート電
圧で実現され、他のすべてのパラメータは同一に保たれ
る。
【００３１】この仮説が正しければ、匹敵する厚さのＳ
ｉＯ2 を用いるＴＦＴに比べて、より低い電圧で、これ
らデバイスにおいて大きい移動度を実現できるであろ
う。逆の場合、言い換えれば、移動度が電界に依存する
が、キャリア濃度には依存しないならば、後者の試料の
場合に用いられる低いゲート電圧で、比較的低い移動度
が観察されるであろう。以下に説明するように、匹敵す
る厚さを有するが、異なる誘電率を有する２種類の異な
る絶縁体に基づくデバイスで測定された電界効果移動度
の比較は、発明者らの仮説を支持している。以下では、
ゲート絶縁体として高い誘電率の無機膜を用いるペンタ
センを基材とするＴＦＴの製造、および低い動作電圧で
得られる高い電界効果移動度を詳しく述べる。
【００３２】本発明は、有機半導体と、ゲート絶縁体と
して、チタン酸バリウムストロンチウム，チタン酸ビス
マス，タンタル酸ストロンチウムビスマス，チタン酸バ
リウム，チタン酸ストロンチウムのような金属酸化物膜
とからなる薄膜電界効果トランジスタの製造方法を、広
く意図している。これらのゲート絶縁体は、アルコキシ
アルコキシド金属を溶液で用いて作製した。アルコキシ
アルコキシド金属溶液は、溶媒にアルコキシアルコキシ
ド金属を溶解することにより形成される。アルコキシア
ルコキシド金属溶液は、基板に供給されて加熱され、金
属酸化物膜を形成する。
【００３３】アルコキシアルコキシド金属は、式ＭＬa
で表される化合物である。ここに、Ｍは金属であり、Ｌ
はアルコキシアルコキシド配位子であり、ａは原子価の
要件を満たすのに必要なアルコキシアルコキシド配位子
のユニットの数を示す添字である。アルコキシアルコー
ルは、アルコキシアルコールの炭化水素バックボーン中
のエーテル結合Ｃ−Ｏ−Ｃの存在によって、アルコール
とは区別される。使用できる金属は、バリウム，ストロ
ンチウム，チタン，ビスマス，タンタル，マグネシウ
ム，鉛，イットリウム，ランタン，カルシウム，ジルコ
ニウム，ニオブ，および他の元素を含んでいる。使用で
きるアルコキシアルコールは、メトキシエタノール，エ
トキシエタノール，プロポキシエタノール，ブトキシエ
タノール，ペントキシエタノール，ヘプトキシエタノー
ル，メトキシプロパノール，エトキシプロパノール，プ
ロポキシプロパノール，ブトキシプロパノール，ペント
キシプロパノール，およびヘプトキシプロパノールを含
むが、ブトキシエタノールが好ましい。上記したアルコ
キシアルコールのいずれかと共に上記した金属のいずれ
かを用いて、アルコキシアルコキシド金属を形成するこ
とができる。アルコキシアルコキシド金属溶液は、混和
性溶媒を用いて合成される。用いることのできる混和性
溶媒は、キシレン、トルエン、クロロホルムのようなハ
ロゲン化溶媒、メタノール，エタノール，プロパノー
ル，イソプロパノール，ブタノール，イソブタノール，
メトキシエタノール，エトキシエタノール，プロポキシ
エタノール，ブトキシエタノール，ペントキシエタノー
ル，ヘプトキシエタノール，メトキシプロパノール，エ
トキシプロパノール，プロポキシプロパノール，ブトキ
シプロパノール，ペントキシプロパノール，ヘプトキシ
プロパノール，好ましくはブトキシエタノールのような
アルコールを含んでいる。
【００３４】アルコキシアルコキシド金属は、金属を十
分なアルコキシアルコールと反応させることによって、
あるいはアルコキシド金属を十分なアルコキシアルコー
ルと反応させることによって、あるいはハロゲン化金属
塩を、アルコキシアルコールのリチウム，ナトリウム，
またはカリウムの塩と反応させることによって、合成さ
れる。
【００３５】アルカリ金属（１Ａ族；Ｌｉ，Ｎａ，Ｋ，
Ｒｂ，Ｃｓ，Ｆｒ）またはアルカリ土類金属（２Ａ族；
Ｂｅ，Ｍｇ，Ｃａ，Ｓｒ，Ｂａ，Ｒａ）を、十分なアル
コキシアルコールに加えて、加熱すると、次の反応が生
じる。
【００３６】
【化１】Ｍ＋Ｌ → ＭＬa ＋１／２Ｈ2
【００３７】アルコキシド金属を、過剰なアルコキシア
ルコールに加えて、加熱すると、次の反応が生じる。
【００３８】
【化２】ＭＡa ＋Ｌ → ＭＬa ＋ａＡ
【００３９】ここに、Ａはアルコキシドである。十分に
反応性のハロゲン化金属塩を、アルコキシアルコールの
アルカリ金属（１Ａ族；Ｌｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓ，
Ｆｒ）塩に加えて加熱すると、次の反応が生じる。
【００４０】
【化３】ＭＸa ＋ａＮＬ → ＭＬa ＋ａＮＸ
【００４１】ここにＸはハロゲン化物、Ｎはアルカリ金
属（１Ａ族；Ｌｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓ，Ｆｒ）であ
る。上記反応式は、一般化され、発生する固有反応は、
用いられる金属，アルコキシド，アルコキシアルコール
に依存する。詳細な実施例を、以下に説明する。
【００４２】アルコキシアルコキシド金属が形成される
と、それは混和性溶媒に溶け、基板に供給される。被覆
された基板は、熱的に処理されて、膜を高密度化する。
被覆された基板を、アニールして、膜を結晶化すること
ができる。詳細な実施例を以下に示す。
【００４３】本発明による前駆物質の例、および前駆物
質を利用する本発明の方法は、以下に説明する。
【００４４】
【実施例１】 Ｂａ（ブトキシエトキシド）2 の作成 窒素の下で、２５．２ｇのバリウム金属を、１２３ｍｌ
のブトキシエタノールに加えた。スラリーを１時間還流
し、反応を完全にした。溶液を室温に冷却し、フィルタ
・ベッドを通して減圧ろ過した。フィルタ・ベッドは、
目詰まりを防止し３過性能を向上させるために、シリカ
または珪藻土などの粒状物質からなるろ過助剤（ｃｅｌ
ｉｔｅ）を用いたものが好ましい。ろ液は、１．４２モ
ル／リットルまたは２２．６９重量％の濃度のバリウム
を含有するブトキシエトキシドバリウム貯蔵溶液であっ
た。
【００４５】
【実施例２】 Ｓｒ（ブトキシエトキシド）2 の作成 窒素の下で、２６．１ｇのストロンチウム金属を、２９
３ｇのブトキシエタノールに加えた。スラリーを１時間
還流し、反応を完全にした。溶液を室温に冷却し、フィ
ルタ・ベッドを通して減圧ろ過した。ろ液は、０．９１
９モル／リットルまたは８．９２重量％の濃度のストロ
ンチウムを含有するブトキシエトキシドストロンチウム
貯蔵溶液であった。
【００４６】
【実施例３】 Ｔｉ（ブトキシエトキシド）4 の作成 窒素の下で、１１０ｇのイソプロポキシドチタン（Ｉ
Ｖ）を、１００ｍｌのブトキシエタノールに加えた。イ
ソプロパノールを蒸留で除去し、１００ｍｌのブトキシ
エタノールを加え、１時間還流した。溶液を室温に冷却
し、フィルタ・ベッドを通して減圧ろ過した。ろ液は、
１．５３モル／リットルまたは７．９１重量％の最終濃
度のチタンを含有するブトキシエトキシドチタン貯蔵溶
液であった。
【００４７】
【実施例４】 Ｂａ，Ｓｒ，Ｔｉブトキシエトキシド溶液によるＢａ
0.7 Ｓｒ0.3 ＴｉＯ3 膜の作製 窒素の下で、１１．１１ｇ（０．０１７５モル）のブト
キシエトキシドバリウム貯蔵溶液（実施例１）、８．５
７ｇ（０．００７５モル）のブトキシエトキシドストロ
ンチウム貯蔵溶液（実施例２）、１５．１４ｇ（０．０
２５モル）のブトキシエトキシドチタン貯蔵溶液（実施
例３）を、ブトキシエタノールに溶解した。溶液を、室
温で夜通し撹拌し、ろ過し５０ｍｌに希釈した。得られ
た０．５Ｍ貯蔵溶液は、分解することなく、数箇月間、
窒素下で貯蔵することができる。４００Å／層の膜を与
えるスピン溶液を、１部のＢａ0.7 Ｓｒ0.3 Ｔｉ貯蔵溶
液を３部のブトキシエタノールで希釈することによって
作成した。スピン溶液を、注入器に入れ、０．４５μｍ
および０．２μｍ Ｗｈａｔｍａｎ注入器フィルタを取
り付けた。溶液を、Ｐｔ／Ｔｉ／ＳｉＯ2 ／Ｓｉ基板上
に注入した。これは、基板が完全に濡れるまで行った。
次に、基板を、２５００ｒｐｍで６０秒間スピンさせ
た。被覆された基板を、３００℃のホットプレート上で
乾燥し、４００℃で１０分間、Ｏ2 内でアニールした。
同じ膜よりなる追加の層を付着させて、より厚い膜を作
製した。アニーリング後、Ｐｔドットを膜上に蒸着し、
膜のキャパシタンスを測定した。得られた試料は、１６
〜１７の誘電率を有した。被覆された基板を、３００℃
のホットプレート上で乾燥させ、続いて各層の付着の
後、７００℃で２分間、急速熱処理によってアニールし
た。得られた３つおよび４つの層試料は、２００〜３４
０の誘電率を有した。
【００４８】
【実施例５】 Ｚｒ（ブトキシエトキシド）4 の作成 窒素の下で、１１０ｇのイソプロポキシドジルコニウム
（ＩＶ）を、１００ｍｌのブトキシエタノールに加え
た。イソプロパノールを蒸留で除去し、１００ｍｌのブ
トキシエタノールを加え、１時間還流した。溶液を室温
に冷却し、フィルタ・ベッドを通して減圧ろ過した。ろ
液は、ブトキシエトキシドジルコニウム貯蔵溶液であっ
た。
【００４９】
【実施例６】 Ｂａ，Ｚｒ，Ｔｉブトキシエトキシド溶液によるＢａ
（Ｚｒ0.5 Ｔｉ0.5 ）Ｏ3膜の製造 窒素の下で、０．０２５モルのブトキシエトキシドバリ
ウム貯蔵溶液（実施例１）、０．０１２５モルのブトキ
シエトキシドジルコニウム貯蔵溶液（実施例４）、０．
０１２５モルのブトキシエトキシドチタン貯蔵溶液（実
施例３）を、ブトキシエタノールに溶解した。溶液を、
室温で夜通し撹拌し、ろ過し５０ｍｌに希釈した。得ら
れた０．５Ｍ貯蔵溶液は、分解することなく、数箇月
間、窒素下で貯蔵することができる。スピンコーティン
グのための溶液を、１部のＢａＺｒＴｉ貯蔵溶液を３部
のブトキシエタノールで希釈することによって作成し
た。スピン溶液を、注入器に入れ、０．４５μｍおよび
０．２μｍ Ｗｈａｔｍａｎ注入器フィルタを取り付け
た。溶液を、Ｐｔ／Ｔｉ／ＳｉＯ2 ／Ｓｉ基板上に注入
した。これは、基板が完全に濡れるまで行った。次に、
基板を、２５００ｒｐｍで６０秒間スピンさせた。被覆
された基板を、３００℃のホットプレート上で乾燥し、
４００℃の酸素内で１０分間アニールした。追加の層を
付着させて、より厚い膜を作製した。
【００５０】
【実施例７】 Ｂａ（メトキシエトキシド）2 の作成 窒素の下で、２５．１ｇのバリウム金属を、２５０ｍｌ
のメトキシエタノールに加えた。スラリーを１時間還流
し、反応を完全にした。溶液を室温に冷却し、フィルタ
・ベッドを通して減圧ろ過した。ろ液は、０．５８モル
／ｌまたは８．２７重量％の濃度のバリウムとの、バリ
ウムメトキシエトキシド貯蔵溶液であった。
【００５１】
【実施例８】 Ｓｒ（メトキシエトキシド）2 の作成 窒素の下で、２５．４ｇのストロンチウム金属を、１８
５ｇのメトキシエタノールに加えた。スラリーを１時間
還流し、反応を完全にした。溶液を室温に冷却し、フィ
ルタ・ベッドを通して減圧ろ過した。ろ液は、１．５１
モル／リットルまたは１３．７５重量％の濃度のストロ
ンチウムを含有するメトキシエトキシドストロンチウム
貯蔵溶液であった。
【００５２】
【実施例９】 Ｔｉ（メトキシエトキシド）4 の作成 窒素の下で、７１．０６ｇのイソプロポキシドチタン
（ＩＶ）を、１００ｍｌのメトキシエタノールに加え
た。イソプロパノールを蒸留で除去し、１００ｍｌのメ
トキシエタノールを加え１時間還流した。溶液を室温に
冷却し、フィルタ・ベッドを通して減圧ろ過した。ろ液
は、１．０９モル／リットルまたは５．４２重量％の最
終濃度のチタンを含有するメトキシエトキシドチタン貯
蔵溶液であった。
【００５３】
【実施例１０】 Ｂａ，Ｓｒ，Ｔｉメトキシエトキシド溶液によるＢａ
0.7 Ｓｒ0.3 ＴｉＯ3 膜の製造 撹拌される窒素の下で、５８．１２ｇ（０．０３５モ
ル）のメトキシエトキシドバリウム貯蔵溶液（実施例
７）、１０．０７ｇ（０．０１５モル）のメトキシエト
キシドストロンチウム貯蔵溶液（実施例８）、４４．１
９ｇ（０．０５０モル）のメトキシエトキシドチタン貯
蔵溶液（実施例９）を、２−メトキシエタノールに共に
溶解した。溶液を、室温で夜通し撹拌し、ろ過し２５０
ｍｌのメスフラスコ内でマークまで希釈した。０．２Ｍ
貯蔵溶液は、分解することなく、数箇月間、窒素下で貯
蔵することができる。２００Å／層の膜を与えるスピン
溶液を、１部のメトキシエトキシドＢａ0.7 Ｓｒ0.3 Ｔ
ｉ貯蔵溶液を１部のイソプロパノールで希釈することに
よって作成した。スピン溶液を、注入器に入れ、０．４
５μｍおよび０．２μｍ Ｗｈａｔｍａｎ注入器フィル
タを取り付けた。溶液を、Ｐｔ／Ｔｉ／ＳｉＯ2 ／Ｓｉ
基板上に注入した。これは、基板が完全に濡れるまで行
った。次に、基板を、２５００ｒｐｍで６０秒間スピン
させた。被覆された基板を、２００〜４００℃のホット
プレート上で乾燥し、４００℃の酸素内で１０分間アニ
ールした。追加の層を付着させて、より厚い膜を作製し
た。
【００５４】
【実施例１１】 Ｔａ（ブトキシエトキシド）5 の作成 撹拌される窒素の下で、５３．１３ｇのエトキシドタン
タル（Ｖ）を、１５０ｍｌのブトキシエタノールに加え
た。エタノールを蒸留で除去し、５０ｍｌのブトキシエ
タノールを加え、１時間還流した。溶液を室温に冷却
し、フィルタ・ベッドを通して減圧ろ過した。ろ液は、
ブトキシエトキシドタンタル貯蔵溶液であった。
【００５５】
【実施例１２】 Ｔａ（メトキシエトキシド）5 の作成 撹拌される窒素の下で、４．０６ｇのエトキシドタンタ
ル（Ｖ）を、１００ｍｌのメトキシエタノールに加え
た。この溶液を、エタノールを蒸留で除去する前に、１
時間還流した。１００ｍｌのメトキシエタノールを加
え、シーケンスを２回以上繰り返した。溶液を室温に冷
却し、フィルタ・ベッドを通して減圧ろ過した。ろ液
は、０．０７９モル／リットルまたは１．５重量％の最
終濃度のタンタルを含有するメトキシエトキシドタンタ
ル貯蔵溶液であった。
【００５６】
【実施例１３】 Ｚｒ（メトキシエトキシド）5 の作成 撹拌される窒素の下で、９６．９２ｇのイソプロポキシ
ドジルコニウム（ＩＶ）を、１００ｍｌのメトキシエタ
ノールに加えた。エタノールを蒸留で除去する前に、溶
液を１時間還流した。１００ｍｌのメトキシエタノール
を加え、シーケンスを２回以上繰り返した。溶液を室温
に冷却し、フィルタ・ベッドを通して減圧ろ過した。ろ
液は、０．９４モル／リットルまたは８．８９重量％の
最終濃度のジルコニウムを含有するメトキシエトキシド
ジルコニウム貯蔵溶液であった。
【００５７】
【実施例１４】 メトキシエトキシドＢａ，Ｚｒ，Ｔｉ溶液によるＢａ
（Ｚｒ0.5 Ｔｉ0.5 ）Ｏ3膜の作製 窒素の下で、０．０２モルのメトキシエトキシドバリウ
ム貯蔵溶液（実施例１）、０．０１モルのブトキシエト
キシドジルコニウム貯蔵溶液（実施例４）、０．０１モ
ルのメトキシエトキシドチタン貯蔵溶液（実施例３）
を、メトキシエタノールに溶解した。溶液を、室温で夜
通し撹拌し、ろ過し１００ｍｌに希釈した。得られた
０．２Ｍ貯蔵溶液は、分解することなく、数箇月間、窒
素下で貯蔵することができる。スピン溶液を、１部のＢ
ａＺｒＴｉ貯蔵溶液を１部のメトキシエタノールで希釈
することによって作成した。スピン溶液を、注入器に入
れ、０．４５μｍおよび０．２μｍ Ｗｈａｔｍａｎ注
入器フィルタを取り付けた。溶液を、Ｐｔ／Ｔｉ／Ｓｉ
Ｏ2 ／Ｓｉ基板上に注入した。これは、基板が完全に濡
れるまで行った。次に、基板を、２５００ｒｐｍで６０
秒間スピンさせた。被覆された基板を、３００℃のホッ
トプレート上で乾燥し、４００℃の酸素内で１０分間ア
ニールした。追加の層を付着させて、より厚い膜を作製
した。
【００５８】
【実施例１５】 Ｂｉ（ブトキシエトキシド）3 の作成 不活性雰囲気下で、２８．９ｇ（０．２４４モル）のブ
トキシエタノールを、１００ｍｌのテトラヒドロフラン
に９．４５ｇ（０．３９４モル）の水素化ナトリウムを
含む撹拌懸濁液に、滴下した。３０分間撹拌した後、ス
ラリーをフィルタ・ベッドでろ過した。ろ液に、１００
ｍｌのテトラヒドロフランに溶けた２５．０ｇ（０．０
７９３モル）のＢｉＣｌ3 を加えた。１２時間撹拌した
後、テトラヒドロフランを、真空中で除去すると、濁っ
た黄色のスラリーが得られ、これから２５０ｍｌの無水
トルエンが抽出された。抽出物を、フィルタ・ベッドで
ろ過した。真空中で、トルエンをろ液から除去すると、
薄い黄色の油が得られ、これから５００ｍｌのペンタン
が抽出された。ペンタン抽出物を、フィルタ・ベッドで
ろ過し、真空中でろ液からペンタンを除去し、薄い黄色
の液体を得た。
【００５９】
【実施例１６】 Ｎｂ（ブトキシエトキシド）5 の作成 撹拌される窒素の下で、５０．２２ｇのエトキシドニオ
ブ（Ｖ）を、１５０ｍｌのブトキシエタノールに加え
た。エタノールを蒸留で除去し、５０ｍｌのブトキシエ
タノールを加え、１時間還流した。溶液を室温に冷却
し、フィルタ・ベッドを通して減圧ろ過した。ろ液は、
ブトキシエトキシドニオブ貯蔵溶液であった。
【００６０】
【実施例１７】Ｓｒ，Ｂｉ，Ｔａブトキシエトキシド溶
液によるＳｒＢｉ2 Ｔａ2 Ｏ9 膜の作製 窒素の下で、０．０２モルのブトキシエトキシドストロ
ンチウム貯蔵溶液（実施例２）、０．０４モルのブトキ
シエトキシドビスマス貯蔵溶液（実施例１５）、０．０
４モルのブトキシエトキシドタンタル貯蔵溶液（実施例
１１）を加えた。溶液を、室温で夜通し撹拌し、ろ過し
１００ｍｌに希釈した。スピンの溶液を、１部のＳｒＢ
ｉ2 Ｔａ2 の貯蔵溶液を１部のブトキシエタノールで希
釈することによって作成した。このスピン溶液を、注入
器に入れ、０．４５μｍおよび０．２μｍ Ｗｈａｔｍ
ａｎ注入器フィルタを取り付けた。溶液を、Ｐｔ／Ｔｉ
／ＳｉＯ2 ／Ｓｉ基板上に注入した。これは、基板が完
全に濡れるまで行った。次に、基板を、２５００ｒｐｍ
で６０秒間スピンさせた。被覆された基板を、３００℃
のホットプレート上で乾燥し、４００℃また７５０℃で
３０分間アニールした。追加の層を付着させて、より厚
い膜を作製した。
【００６１】
【実施例１８】 ブトキシエトキシドＳｒ，Ｂｉ，Ｔａ溶液によるＳｒ
0.8 Ｂｉ2.2 Ｔａ2 Ｏ9 膜の作製 窒素の下で、０．０１６モルのブトキシエトキシドスト
ロンチウム貯蔵溶液（実施例２）、０．０４４モルのブ
トキシエトキシドビスマス貯蔵溶液（実施例１５）、
０．０４モルのブトキシエトキシドタンタル貯蔵溶液
（実施例１１）を加えた。溶液を、室温で夜通し撹拌
し、ろ過し１００ｍｌに希釈した。スピン溶液を、１部
のＳｒ0.8 Ｂｉ2.2 Ｔａ2 貯蔵溶液を１部のブトキシエ
タノールで希釈することによって作成した。スピン溶液
を、注入器に入れ、０．４５μｍおよび０．２μｍ Ｗ
ｈａｔｍａｎ注入器フィルタを取り付けた。溶液を、Ｐ
ｔ／Ｔｉ／ＳｉＯ2 ／Ｓｉ基板上に注入した。これは、
基板が完全に濡れるまで行った。次に、基板を、２５０
０ｒｐｍで６０秒間スピンさせた。被覆された基板を、
３００℃のホットプレート上で乾燥し、４００℃または
７５０℃で３０分間アニールした。追加の層を付着させ
て、より厚い膜を作製した。
【００６２】
【実施例１９】 ブトキシエトキシドＳｒ，Ｂｉ，Ｔａ，Ｎｂ溶液による
ＳｒＢｉ2 （Ｔａ1.5 Ｎｂ0.5 ）Ｏ9 膜の作製 窒素の下で、０．０２モルのブトキシエトキシドストロ
ンチウム貯蔵溶液（実施例２）、０．０４モルのブトキ
シエトキシドビスマス貯蔵溶液（実施例１５）、０．０
３モルのブトキシエトキシドタンタル貯蔵溶液（実施例
１１），０．０１モルのブトキシエトキシドニオブ酸貯
蔵液（実施例１６）を加えた。溶液を、室温で夜通し撹
拌し、ろ過し１００ｍｌに希釈した。スピン溶液を、１
部のＳｒ0.8 Ｂｉ2.2 Ｔａ2 貯蔵溶液を１部のブトキシ
エタノールで希釈することによって作成した。スピン溶
液を、注入器に入れ、０．４５μｍおよび０．２μｍ
Ｗｈａｔｍａｎ注入器フィルタを取り付けた。溶液を、
Ｐｔ／Ｔｉ／ＳｉＯ2 ／Ｓｉ基板上に注入した。これ
は、基板が完全に濡れるまで行った。次に、基板を、２
５００ｒｐｍで６０秒間スピンさせた。被覆された基板
を、３００℃のホットプレート上で乾燥し、４００℃ま
たは７５０℃で３０分間アニールした。追加の層を付着
させて、より厚い膜を作製した。
【００６３】
【実施例２０】 Ｂａ，Ｔｉブトキシエトキシド溶液によるＢｉ4 Ｔｉ3
Ｏ12 膜の作製 窒素の下で、０．０２モルのブトキシエトキシドビスマ
ス貯蔵溶液（実施例１５）と、０．０１５モルのブトキ
シエトキシドチタン貯蔵溶液（実施例３）とを混合し、
室温で夜通し撹拌した。溶液をろ過し、ブトキシエタノ
ールで１００ｍｌに希釈した。溶液を、室温で夜通し撹
拌し、ろ過し１００ｍｌに希釈した。スピン溶液を、１
部のＢｉ4 Ｔｉ3 貯蔵溶液を１部のブトキシエタノール
で希釈することによって作成した。スピン溶液を、注入
器に入れ、０．４５μｍおよび０．２μｍ Ｗｈａｔｍ
ａｎ注入器フィルタを取り付けた。溶液を、Ｐｔ／Ｔｉ
／ＳｉＯ2 ／Ｓｉ基板上に注入した。これは、基板が完
全に濡れるまで行った。次に、基板を、２５００ｒｐｍ
で６０秒間スピンさせた。被覆された基板を、３００℃
のホットプレート上で乾燥し、４００℃または７００℃
で１０分間アニールした。追加の層を付着させて、より
厚い膜を作製した。
【００６４】
【実施例２１】 Ｂａ，Ｓｒ，Ｔｉイソプロパノール／酢酸溶液によるＢ
ａ0.7 Ｓｒ0.3 ＴｉＯ3 膜の作製 グローブボックス内で、ＩＰＡに含まれる２３．９８５
ｇ（０．０３５モル）の２０．０４重量％ＢａＩＰＡ2
と、ＩＰＡに含まれる１３．８９３ｇ（０．０１５モ
ル）の９．４６重量％ＳｒＩＰＡ2 と、１４．２１３ｇ
（０．０５モル）のＴＩＰとを混合した。撹拌される窒
素の下で、２００ｍｌの無水ＩＰＡおよび５０ｍｌの氷
酢酸を加えた。撹拌で再溶解する白い沈殿物が生じた。
フィルタ・ベッドで減圧ろ過する前に、室温で夜通し撹
拌した。窒素の下で貯蔵し、バリウム種の析出が観察さ
れる前の約１箇月間は、貯蔵溶液は安定していた。スピ
ン溶液を、貯蔵溶液と同容積のＩＰＡと１：１で希釈す
ることによって形成した。スピン溶液を、注入器に入
れ、０．４５μｍおよび０．２μｍ Ｗｈａｔｍａｎ注
入器フィルタを取り付けた。溶液を、Ｐｔ／Ｔｉ／Ｓｉ
Ｏ2 ／Ｓｉ基板上に注入した。これは、基板が完全に濡
れるまで行った。次に、基板を、２５００ｒｐｍで６０
秒間スピンさせた。被覆された基板を、３５０℃のホッ
トプレート上で乾燥し、４００℃で１０分間アニールし
た。追加の層を付着させて、より厚い膜を作製した。Ｐ
ｔドットを、アニールされた膜の上面に蒸着し、膜のキ
ャパシタンスを測定した。
【００６５】
【実施例２２】 化学溶液から付着したゲート絶縁体を有する有機薄膜ト
ランジスタの製造 ゲート絶縁体としてチタン酸バリウムストロンチウムの
薄膜を有するＴＦＴを製造した。この薄膜は、化学溶液
付着を用いて付着した。これらのデバイスで用いられた
有機半導体は、真空昇華によって付着されたペンタセン
であった。ゲート電極は、アルミニウムまたはＰｔ／Ｔ
ｉの２層であり、ソース電極およびゲート電極は、Ａｕ
よりなっていた。用いた基板は、熱成長したＳｉＯ2 層
で被覆されたＳｉウェハまたは石英ディスクであった。
【００６６】酸化されたシリコンまたは石英の基板を、
超音波撹拌を用いてイソプロパノール浴内で洗浄し、窒
素で乾燥した。次に、これら基板を、ゲートラインに対
応する開口を有する金属マスクと組合せて、電子ビーム
蒸着装置内に置き、高真空に排気した。４０ｎｍのアル
ミニウム、または１５ｎｍのチタンと３０ｎｍのＰｔと
の２層のゲート・メタライゼーションを、電子ビーム蒸
着によって基板上に付着した。試料をアセンブリから取
り出して、前記した実施例で説明した化学溶液プロセス
により、高誘電率の絶縁体よりなる層で被覆した。
【００６７】このプロセスでは、イソプロポキシド金属
（これに限定されない）によって例示される短鎖アルコ
キシド金属、または他の種類の有機金属前駆物質溶液を
含む前駆物質を用いて、金属酸化物膜を作成した。溶液
を、液体付着（例えば、スピンコーティング）によっ
て、基板上に供給する。被覆された基板をベークして、
前駆物質を乾燥し、アニールする。具体的にいうと、ス
ピン溶液を、注入器に入れ、０．４５μｍおよび０．２
μｍ Ｗｈａｔｍａｎ注入器フィルタを取り付けた。溶
液を、基板上に注入した。これは、基板が完全に濡れる
まで行った。次に、基板を、２５００ｒｐｍで４５秒間
スピンさせた。被覆された基板を、２００〜４００℃の
ホットプレート上で乾燥し、最大４００℃の温度で１０
〜２０分間アニールした。このプロセスを繰り返し、連
続する被覆工程およびアニール工程によって、より厚い
膜を作製できる。膜を適当な温度（最大４００℃）で意
図的にベークして、ガラス基板およびプラスチック基板
と適合できるようにした。その結果、アモルファス絶縁
体が得られる。この絶縁体は、膜が結晶化する６５０℃
で熱処理されたときに得られる３００程度またはそれ以
上の値に比べ、約１６の誘電率を有する。すぐにわかる
ように、これらのアモルファス膜を用いることによって
得られる誘電率の適度の増大は、有機ＴＦＴ応用のため
には適切である。しかし、本発明の範囲は、このような
付着プロセスのみに限定されるものではない。ＢＳＴ
膜、および前述した高誘電率のゲート絶縁体の大半の膜
を、スパッタ付着法，レーザアブレーション，またはＣ
ＶＤ付着を用いて付着することもできる。これらの方法
は、本発明の趣旨から逸脱することなく用いることがで
きる。
【００６８】有機半導体層（ペンタセン）を、超高真空
（ＵＨＶ）チャンバ内で、蒸着を用いて付着した。ま
た、安価な高真空チャンバ内での付着を用いて、この場
合、匹敵しうる結果が得られた。あるいはまた、この膜
は、ペンタセンの可溶性先駆物質を用いて付着させるこ
とができた。この可溶性先駆物質は、真空中で最大１４
０℃まで加熱することによって、ペンタセンに変換され
る（Ａ．Ｒ．Ｂｒｏｗｎ，Ａ．Ｐｏｍｐ，Ｄ．Ｍ．ｄｅ
Ｌｅｅｕｗ，Ｄ．Ｂ．Ｍ．Ｋｌａａｓｓｅｎ，Ｅ．
Ｅ．Ｈａｖｉｎｇａ，Ｐ．Ｈｅｒｗｉｇ，Ｋ．Ｍｕｌｌ
ｅｎ Ｊｏｕｒａｎｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙ
ｓｉｃｓ，Ｖｏｌｕｍｅ ７９，ｐｇ．２１３６，１９
９６）。次に、試料を、ソースおよびドレイン・コンタ
クト電極のための開口が設けられたマスクと組合せて、
電子ビーム蒸着装置内に置き、排気し、６０ｎｍの金で
被覆して、ソース／ドレイン・コンタクトを作製した。
得られたＴＦＴ構造を、図９に略図的に示す。クロム，
チタン，銅，アルミニウム，モリブデン，タングステ
ン，ニッケル，金，白金，パラジウム，導電性ポリマ，
オリゴマー，有機分子のような他のソース・ドレイン・
コンタクト材料を、本発明の趣旨から逸脱することなく
用いることができる。
【００６９】次に、完成したＴＦＴ試料を、Ｈｅｗｌｅ
ｔｔ Ｐａｃｋａｒｄ Ｍｏｄｅｌ４１４５Ｂ半導体パ
ラメータ分析器を用いて電気的にテストして、それらの
動作特性を調べた。
【００７０】図１０および図１１は、図１のペンタセン
を基材としたＴＦＴの代表的な動作特性である。ＢＳＴ
ゲート絶縁体の厚さは、約９０ｎｍであり、その誘電率
は、ε≒１６である。絶縁体は、前述したイソプロポキ
シドを基材としたイソプロパノール溶液から付着した。
ソース・ドレイン分離（チャネル長Ｌ）は、８３μｍで
あり、チャネル幅Ｗは１５００μｍであった。図１０お
よび図１１は、飽和状態にあるＶG に対するＩD の依存
性を示している。図１２は、ＩD の平方根対ＶG のプロ
ットを示す。電界効果移動度μは、｜ＩD ｜の平方根対
ＶG プロットの傾斜から、０．３８ｃｍ2 Ｖ-1ｓｅｃ-1
と計算される。図１１から求められる電流変調は、４ボ
ルトのゲート電圧変動に対して、３×１０5 より大き
い。図１１から求められるサブスレショルド傾斜Ｓは、
１デケード（１０進桁単位）の電流変調あたり約０．４
ボルトである。
【００７１】図１３は、上記段落で説明したデバイスに
ついて、ゲート電極（ＶG ）に与えられた個別の電圧に
ついて、ソース電極とドレイン電極との間に流れる電流
（ＩD ）の、ドレイン電極に与えられた電圧（ＶD ）に
対する依存性を示している。
【００７２】図１４および図１５は、図１に示したペン
タセンを基材としたＴＦＴに関係している。ＢＳＴゲー
ト絶縁体層の単位面積あたりのキャパシタンスは、前述
したデバイスのＢＳＴ膜とほぼ同じであった。ＢＳＴ層
は、実施例４で説明したように付着した。図１４および
図１５は、飽和状態のＶG に対するＩD の依存性を示し
ている。図１６は、ＩD の平方根対ＶG のプロットを示
す。電界効果移動度μは、｜ＩD ｜の平方根対ＶG プロ
ットの傾斜から、０．６２ｃｍ2 Ｖ-1ｓｅｃ-1と計算さ
れる。サブスレショルド傾斜Ｓは、１デケードの電流変
調あたり約０．４ボルトである。チャネル長は１０９μ
ｍであり、チャネル幅Ｗは２５０μｍであった。
【００７３】したがって、ゲート絶縁体として高誘電率
の膜を用いるとき、ペンタセンを基材とするＴＦＴにお
いて、高移動度および低サブスレショルド傾斜を実現で
きることは明らかである。このことは、与えられるゲー
ト電界が非常に低く保たれたので、これらデバイスにお
けるゲート電圧依存性が、これら絶縁体で実現された電
荷キャリアの高濃度の結果であるという仮説を立証して
いる。
【００７４】いかにして特徴が実現されるかの特定のメ
カニズムにかかわらず、ペンタセンを基材とする有機Ｔ
ＦＴ構造において、高電界効果移動度，高電流変調，低
サブスレショルド傾斜を実現するＴＦＴ構造およびＴＦ
Ｔを製造する方法を説明した。本発明を好適な実施例に
基づいて説明したが、本発明の趣旨と範囲から逸脱する
ことなく、当業者であれば、多くの変更，変形，改良が
可能である。
【００７５】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）複数の導電性ゲート電極が設けられた基板と、前
記ゲート電極上に設けられた高誘電率のゲート絶縁体よ
りなる層と、前記絶縁体上に、かつ前記ゲート電極をほ
ぼ覆って設けられた有機半導体よりなる層と、前記複数
のゲート電極の各々に位置合わせして、前記有機半導体
上に設けられた、導電性のソース電極とドレイン電極と
からなる複数の組と、を備える、ことを特徴とする薄膜
トランジスタ・デバイス構造。 （２）前記構造上に設けられ、さらなる処理露光および
外部雰囲気から前記構造を保護する絶縁パシベーション
層をさらに備える、ことを特徴とする上記（１）に記載
の薄膜トランジスタ・デバイス構造。 （３）前記基板は、ガラス，プラスチック，石英，アン
ドープ・シリコン，高ドープ・シリコンよりなる群から
選択される、ことを特徴とする上記（１）に記載の薄膜
トランジスタ・デバイス構造。 （４）前記プラスチック基板は、ポリカーボネート，マ
イラー，ポリイミドを含む群から選択される、ことを特
徴とする上記（３）に記載の薄膜トランジスタ・デバイ
ス構造。 （５）前記ゲート電極の材料は、クロム，チタン，銅，
アルミニウム，モリブデン，タングステン，ニッケル，
金，白金，導電性ポリアニリン，導電性ポリピロール，
これらの組合せよりなる群から選択される、ことを特徴
とする上記（１）に記載の薄膜トランジスタ・デバイ
ス。 （６）前記ゲート電極は、３０ｎｍ〜５００ｎｍの厚さ
を有し、蒸着，スパッタリング，化学蒸着，電着，スピ
ンコーティング，無電解メッキよりなる群から選択され
たプロセスで形成される、ことを特徴とする上記（１）
に記載の薄膜トランジスタ・デバイス構造。 （７）前記高誘電率のゲート絶縁体は、チタン酸バリウ
ムストロンチウム，ジルコニウム酸チタン酸バリウム，
ジルコニウム酸チタン酸鉛，チタン酸鉛ランタン，チタ
ン酸ストロンチウム，チタン酸バリウム，フッ化バリウ
ムマグネシウム，チタン酸ビスマス，チタン酸ストロン
チウムビスマス，タンタル酸ストロンチウムビスマス，
タンタル酸ニオブ酸ビスマス，ペントオキサイドタンタ
ル，ジオキサイドチタン，トリオキサイドイットリウム
よりなる群から選択される、ことを特徴とする上記
（１）に記載の薄膜トランジスタ・デバイス構造。 （８）前記絶縁体は、８０ｎｍ〜１０００ｎｍの厚さを
有する、ことを特徴とする上記（７）に記載の薄膜トラ
ンジスタ・デバイス構造。 （９）前記金属酸化物ゲート絶縁体は、アルコキシアル
コキシド金属を含む前駆物質から作成される、ことを特
徴とする上記（７）に記載の薄膜トランジスタ・デバイ
ス構造。 （１０）前記金属酸化物ゲート絶縁体は、アルコキシド
金属を含む前駆物質から作成される、ことを特徴とする
上記（７）に記載の薄膜トランジスタ・デバイス構造。 （１１）上記（９）に記載の前記前駆物質を溶媒に溶解
し、前記基板上に溶液を被覆して、熱処理することを含
む化学溶液処理によって、前記金属酸化物ゲート絶縁体
膜を作製する方法。 （１２）上記（１０）に記載の前記前駆物質を溶媒に溶
解し、前記基板上に溶液を被覆して、熱処理することを
含む化学溶液処理によって、前記金属酸化物ゲート絶縁
体膜を作製する方法。 （１３）前記金属は、Ｂａ，Ｓｒ，Ｔｉ，Ｂｉ，Ｔａ，
Ｚｒ，Ｆｅ，Ｎｉ，Ｍｎ，Ｐｂ，Ｌａ，Ｌｉ，Ｎａ，
Ｋ，Ｒｂ，Ｃｓ，Ｆｒ，Ｂｅ，Ｍｇ，Ｃａ，Ｎｂ，Ｔ
ｌ，Ｈｇ，Ｃｕ，Ｃｏ，Ｒｈ，Ｓｃ，Ｙの群から選択さ
れる、ことを特徴とする上記（９）に記載の前駆物質。 （１４）前記金属は、Ｂａ，Ｓｒ，Ｔｉ，Ｂｉ，Ｔａ，
Ｚｒ，Ｆｅ，Ｎｉ，Ｍｎ，Ｐｂ，Ｌａ，Ｌｉ，Ｎａ，
Ｋ，Ｒｂ，Ｃｓ，Ｆｒ，Ｂｅ，Ｍｇ，Ｃａ，Ｎｂ，Ｔ
ｌ，Ｈｇ，Ｃｕ，Ｃｏ，Ｒｈ，Ｓｃ，Ｙの群から選択さ
れる、ことを特徴とする上記（１０）に記載の前駆物
質。 （１５）前記アルコキシアルコキシドは、メトキシエタ
ノール，エトキシエタノール，プロポキシエタノール、
ブトキシエタノール，ペントキシエタノール，ヘプトキ
シエタノール，メトキシプロパノール，エトキシプロパ
ノール，プロポキシプロパノール，ブトキシプロパノー
ル，ペントキシプロパノール，ヘプトキシプロパノール
を含むアルコキシアルコールから誘導される、ことを特
徴とする上記（９）に記載の前駆物質。 （１６）前記アルコキシドは、メタノール，エタノー
ル，プロパノール、イソプロパノール，ブタノール，イ
ソブタノールを含むアルコールから誘導される、ことを
特徴とする上記（１０）に記載の前駆物質。 （１７）金属と、上記（１５）に記載された十分なアル
コキシアルコールとの反応を含み、金属は、Ｌｉ，Ｎ
ａ，Ｋ，Ｒｂ，Ｃｓ，Ｆｒ，Ｂｅ，Ｍｇ，Ｃａ，Ｓｒ，
Ｂａ，Ｒａの群から選択される、ことを特徴とする上記
（９）に記載のアルコキシアルコキシド金属を作成する
方法。 （１８）アルコキシド金属と、上記（１５）に記載され
た十分なアルコキシアルコールとの反応を含み、金属は
上記（１３）に記載された金属である、ことを特徴とす
る上記（９）に載のアルコキシアルコキシド金属を作成
する方法。 （１９）ハロゲン化金属と、上記（１５）に記載された
アルコキシアルコールのナトリウム塩との反応を含み、
金属は、遷移金属，ランタノイド，または主族元素から
選択される、ことを特徴とするアルコキシアルコキシド
金属を作成する方法。 （２０）上記（１１）に記載の膜を作製する前に、前記
溶媒に少量の所望のアルコキシアルコキシド金属を加え
ることによって、少量成分で、上記（１１）に記載の金
属酸化物を均一にドーピングする、ことを特徴とする方
法。 （２１）前記有機半導体は、ゲート電圧が増加するに従
って、電界効果移動度の増大を示すポリマ半導体または
オリゴマー半導体である、ことを特徴とする上記（１）
に記載の薄膜トランジスタ・デバイス構造。 （２２）前記有機半導体は、ナフタレン，アントラセ
ン，テトラセン，ペンタセン，ヘキサセン，およびその
誘導体のうちの１種以上よりなる群から選択されたアセ
ン分子材料である、ことを特徴とする上記（２１）に記
載の薄膜トランジスタ・デバイス構造。 （２３）前記アセンは、ペンタセンである、ことを特徴
とする上記（２２）に記載の薄膜トランジスタ・デバイ
ス構造。 （２４）前記有機半導体層は、１単分子層〜４００ｎｍ
の厚さを有する、ことを特徴とする上記（２１）に記載
の薄膜トランジスタ・デバイス構造。 （２５）前記有機半導体層は、蒸着，化学蒸着，スピン
コーティングおよびベーキング，エレクトロポリマライ
ンゼーション，分子ビーム付着，溶液からのセルフ・ア
センブリ，これらの組合せよりなる群から選択されたプ
ロセスによって、付着される、ことを特徴とする上記
（２１）に記載の薄膜トランジスタ・デバイス構造。 （２６）前記有機半導体層は、マスクを介した付着，ス
クリーン印刷，スタンピング，ブランケット膜のパター
ニングよりなる群から選択されたプロセスによって任意
にセグメント化され、隣接するＴＦＴデバイス間の漏洩
および漂遊電流を最小にする、ことを特徴とする上記
（２１）に記載の薄膜トランジスタ・デバイス構造。 （２７）前記ソース電極およびドレイン電極は、クロ
ム，チタン，銅，アルミニウム，モリブデン，タングス
テン，ニッケル，金，パラジウム，白金，導電性ポリ
マ，これらの組合せよりなる群から選択される材料で作
られる、ことを特徴とする上記（１）に記載の薄膜トラ
ンジスタ・デバイス構造。 （２８）金，白金，パラジウム，導電性ポリマおよびオ
リゴマー，半導電性ポリマおよびオリゴマー，それらの
組合せよりなる群から選択された材料で作られた任意の
オーミック・コンタクト層が、前記ソース／ドレイン電
極と前記有機半導体層との間に付着される、ことを特徴
とする上記（２７）に記載の薄膜トランジスタ・デバイ
ス構造。 （２９）前記ソース電極およびドレイン電極の厚さは、
３０ｎｍ〜５００ｎｍである、ことを特徴とする上記
（２７）に記載の薄膜トランジスタ・デバイス構造。 （３０）前記ソース電極およびドレイン電極は、シャド
ウマスクによる付着およびリソグラフィ・パターニング
方法よりなる群から選択された方法によって、パターニ
ングされる、ことを特徴とする上記（２７）に記載の薄
膜トランジスタ・デバイス構造。 （３１）前記パシベーション層は、ポリイミド，パリレ
ン，アンドープポリアニリンよりなる群から選択された
ポリマである、ことを特徴とする上記（２）に記載の薄
膜トランジスタ・デバイス構造。
【図面の簡単な説明】
【図１】ＳｉＯ2 ゲート絶縁体を有する、ペンタセンを
基材とするＴＦＴデバイスの動作特性を示す図であり、
ソース・ドレイン電圧の関数としてドレイン電流の依存
性を、ゲート電圧の個別の値に対して示している。
【図２】図１と同じデータに基いて、飽和状態でのゲー
ト電圧の関数としてドレイン電流の依存性を示すように
再プロットしたグラフである。
【図３】電界効果移動度を計算するために、飽和状態で
のゲート電圧の関数として、図２のドレイン電流の平方
根をプロットしたグラフである。
【図４】半導体として（９７＋％純度）ペンタセンを、
ゲート絶縁体として１２０ｎｍ厚さのＳｉＯ2 を用いる
ＴＦＴデバイスの測定された動作特性を示す図である。
【図５】飽和領域でのゲート電圧に対するドレイン電流
の依存性を示すため図４のデータを再プロットした図で
ある。
【図６】電流変調およびサブスレショルド傾斜を計算す
るのに用いられる半対数スケールで図５のデータをプロ
ットした図である。
【図７】電界効果移動度を計算するために、図５のドレ
イン電流の平方根のプロットを、飽和状態でのゲート電
圧の関数として示す図である。
【図８】ゲート電圧は異なるが、同一のソース・ドレイ
ン電圧（−１０００Ｖ）で図４によって特徴づけられる
デバイスに対し計算された電界効果移動度のプロットを
示す図であり、ゲート電圧への移動度の強い依存性を示
している。
【図９】本発明の提案に係る高誘電率のゲート絶縁体を
有する、ペンタセンを基材とするＴＦＴデバイスの略図
である。
【図１０】半導体として（９７＋％純度）ペンタセン
と、ゲート絶縁体としてチタン酸バリウムストロンチウ
ム膜（イソプロポキシドを基材とした前駆物質溶液から
ゾルゲル処理によって付着された）よりなる９０ｎｍ厚
の層とを用いたＴＦＴデバイスの測定された動作特性を
示す図であり、一定のソース・ドレイン電圧で、ゲート
電圧へのドレイン電流の依存性を示している。
【図１１】電流変調およびサブスレショルド傾斜を計算
するのに用いられる半対数スケールで図１０のデータを
プロットした図である。
【図１２】電界効果移動度を計算するために、図１０の
ドレイン電流の平方根のプロットを、飽和状態でのゲー
ト電圧の関数として示す図である。
【図１３】半導体として（９７＋％純度）ペンタセン
と、ゲート絶縁体としてチタン酸バリウムストロンチウ
ム膜（アルコキシドを基材とした前駆物質溶液からゾル
ゲル処理によって付着された）とを用いたＴＦＴデバイ
スの測定された動作特性を示す図であり、異なるゲート
電圧で、ソース・ドレイン電圧へのドレイン電流の依存
性を示している。
【図１４】ペンタセン半導体層と、図１０〜図１３の試
料で用いられた溶液とは異なる溶液をスピン・コーティ
ングすることによって設けられたＢＳＴゲート絶縁体層
とを有するＴＦＴから、一定のソース・ドレイン電圧で
ゲート電圧の関数としてドレイン電流を示す図である。
【図１５】電流変調およびサブスレショルド傾斜を計算
するのに用いられる半対数スケールで図１４のデータを
プロットした図である。
【図１６】電界効果移動度を計算するために、図１５の
ドレイン電流の平方根のプロットを、飽和状態でのゲー
ト電圧の関数として示す図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６１９Ｂ ６２６Ｃ ６２７Ｃ 29/28 (72)発明者 ピーター・リチャード・ダンコーム アメリカ合衆国 10566 ニューヨーク 州 ピークスキル リングゴールド・ス トリート 401 (72)発明者 ブルース・ケイ・ファーマン アメリカ合衆国 12508 ニューヨーク 州 ビーコングリーンウッド・ドライブ 66 (72)発明者 ロバート・ビー・レイボウイッツ アメリカ合衆国 10566 ニューヨーク 州 ピークスキル ファーネイス ドッ ク・ロード・407 (72)発明者 デボラ・アン・ヌーメイヤー アメリカ合衆国 06811 コネティカッ ト州 ダンベリー オーク・レーン ３ (72)発明者 サンパス・プルショサマン アメリカ合衆国 10598 ニューヨーク 州 ヨークタウン・ハイツ ラヴォワイ エ・コート 2075 (56)参考文献 特開 平８−191162（ＪＰ，Ａ) 特開 平８−228034（ＪＰ，Ａ) 特開 平４−199638（ＪＰ，Ａ) 特開 昭62−85224（ＪＰ，Ａ) 川合知二，消えないＩＣメモリーＦＲ ＡＭのすべて，日本，工業調査会，1996 年７月６日，Ｐ．37−39，Ｐ．41−43, Ｐ．66−68 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 H01L 51/00

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】複数の導電性ゲート電極が設けられた基板
    と、 前記ゲート電極上に直接設けられた、高誘電率の無機ゲ
    ート絶縁体よりなる層と、 前記ゲート絶縁体に接して、かつ前記ゲート電極を実質
    的に覆うように設けられた有機半導体よりなる層と、 前記複数のゲート電極の各々に位置合わせして、前記有
    機半導体上に設けられた、導電性のソース電極とドレイ
    ン電極とからなる複数の組とを備え、 上記高誘電率の無機ゲート絶縁体が、チタン酸バリウム
    ストロンチウム、ジルコニウム酸チタン酸バリウム、ジ
    ルコニウム酸チタン酸鉛、チタン酸鉛ランタン、チタン
    酸ストロンチウム、チタン酸バリウム、フッ化バリウム
    マグネシウム、チタン酸ビスマス、チタン酸ストロンチ
    ウムビスマス、タンタル酸ストロンチウムビスマス、お
    よびタンタル酸ニオブ酸ストロンチウムビスマスよりな
    る群から選択されることを特徴とする薄膜トランジスタ
    ・デバイス構造。
  2. 【請求項２】前記高誘電率の無機ゲート絶縁体が、アル
    コキシアルコキシド金属を含む前駆物質から作成される
    ことを特徴とする請求項１記載の薄膜トランジスタ・デ
    バイス構造。
  3. 【請求項３】前記高誘電率の無機ゲート絶縁体が、アル
    コキシド金属を含む前駆物質から作成されることを特徴
    とする請求項１記載の薄膜トランジスタ・デバイス構
    造。
  4. 【請求項４】前記金属が、Ｂａ、Ｓｒ、Ｔｉ、Ｂｉ、Ｔ
    ａ、Ｚｒ、Ｆｅ、Ｎｉ、Ｍｎ、Ｐｂ、Ｌａ、Ｌｉ、Ｎ
    ａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｍｇ、Ｃａ、Ｎｂ、
    Ｔｌ、Ｈｇ、Ｃｕ、Ｃｏ、Ｒｈ、Ｓｃ、Ｙの群から選択
    されることを特徴とする請求項２または４記載の薄膜ト
    ランジスタ・デバイス構造。
  5. 【請求項５】前記有機半導体が、ペンタセンであること
    を特徴とする請求項１〜４のいずれか１項に記載の薄膜
    トランジスタ・デバイス構造。
JP07620198A 1997-03-25 1998-03-24 薄膜トランジスタ・デバイスの構造 Expired - Fee Related JP3304299B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/827,015 US5946551A (en) 1997-03-25 1997-03-25 Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
US08/827015 1997-03-25
US08/827018 1997-03-25
US08/827,018 US5981970A (en) 1997-03-25 1997-03-25 Thin-film field-effect transistor with organic semiconductor requiring low operating voltages

Publications (2)

Publication Number Publication Date
JPH10270712A JPH10270712A (ja) 1998-10-09
JP3304299B2 true JP3304299B2 (ja) 2002-07-22

Family

ID=27125053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07620198A Expired - Fee Related JP3304299B2 (ja) 1997-03-25 1998-03-24 薄膜トランジスタ・デバイスの構造

Country Status (2)

Country Link
JP (1) JP3304299B2 (ja)
KR (1) KR100303934B1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207472B1 (en) * 1999-03-09 2001-03-27 International Business Machines Corporation Low temperature thin film transistor fabrication
KR100600827B1 (ko) * 1999-09-15 2006-07-14 한국전자통신연구원 강유전체를 이용한 유기물 반도체 전계효과 트랜지스터를 사용한 능동구동형 디스플레이의 화소 구동회로
US6136702A (en) * 1999-11-29 2000-10-24 Lucent Technologies Inc. Thin film transistors
JP3515507B2 (ja) * 2000-09-29 2004-04-05 株式会社東芝 トランジスタおよびその製造方法
KR100477394B1 (ko) * 2000-11-01 2005-03-17 인터내셔널 비지네스 머신즈 코포레이션 저 동작 전압을 요하는 유기-무기 하이브리드 반도체를갖춘 박막 전계 효과 트랜지스터
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
JP2003187983A (ja) 2001-12-17 2003-07-04 Ricoh Co Ltd 有機ｅｌトランジスタ
JP4224578B2 (ja) * 2002-03-26 2009-02-18 独立行政法人産業技術総合研究所 有機薄膜トランジスタ
JP4254123B2 (ja) * 2002-04-08 2009-04-15 コニカミノルタホールディングス株式会社 有機薄膜トランジスタおよびその製造方法
WO2003092085A1 (en) 2002-04-26 2003-11-06 Canon Kabushiki Kaisha Organic semiconductor device, rf modulation circuit, and ic card
JP2004031933A (ja) * 2002-05-09 2004-01-29 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び、それにより製造された有機薄膜トランジスタと有機薄膜トランジスタシート
JP2003347624A (ja) * 2002-05-27 2003-12-05 Konica Minolta Holdings Inc 有機半導体材料の精製方法、該精製方法を用いて得られた有機半導体材料及びそれを用いた半導体素子
US7002176B2 (en) 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
US6852996B2 (en) * 2002-09-25 2005-02-08 Stmicroelectronics, Inc. Organic semiconductor sensor device
JP4554881B2 (ja) * 2002-11-08 2010-09-29 旭化成株式会社 有機半導体素子の製造方法
US7494896B2 (en) * 2003-06-12 2009-02-24 International Business Machines Corporation Method of forming magnetic random access memory (MRAM) devices on thermally-sensitive substrates using laser transfer
US20070178710A1 (en) * 2003-08-18 2007-08-02 3M Innovative Properties Company Method for sealing thin film transistors
CN100428521C (zh) 2003-11-17 2008-10-22 富士施乐株式会社 有机半导体晶体管元件
JP4415653B2 (ja) * 2003-11-19 2010-02-17 セイコーエプソン株式会社 薄膜トランジスタの製造方法
KR100977229B1 (ko) * 2003-12-30 2010-08-23 엘지디스플레이 주식회사 유기 ｔｆｔ 및 그 제조방법, 그리고 이를 적용한액정표시소자
KR101039024B1 (ko) 2004-06-14 2011-06-03 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
JP2006028055A (ja) * 2004-06-17 2006-02-02 Konica Minolta Holdings Inc 有機半導体材料、有機トランジスタ、電界効果トランジスタ及びスイッチング素子
KR100560796B1 (ko) 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
KR100626051B1 (ko) * 2004-12-24 2006-09-21 삼성에스디아이 주식회사 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 평판디스플레이 장치
KR100730179B1 (ko) * 2005-12-09 2007-06-19 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법
KR100788758B1 (ko) * 2006-02-06 2007-12-26 양재우 저전압 유기 박막 트랜지스터 및 그 제조 방법
KR100737383B1 (ko) 2006-09-11 2007-07-09 한국전자통신연구원 절연막, 이를 이용한 유기박막 트랜지스터 및 제조방법
KR101275927B1 (ko) * 2006-10-10 2013-06-14 엘지디스플레이 주식회사 절연막, 이를 구비하는 박막트랜지스터 및 이들의 제조방법
JP5151122B2 (ja) 2006-11-22 2013-02-27 ソニー株式会社 電極被覆材料、電極構造体、及び、半導体装置
CN101657458B (zh) * 2007-03-07 2014-07-02 肯塔基大学研究基金会 甲硅烷基乙炔化杂并苯和由其制造的电子器件
JP2010225758A (ja) 2009-03-23 2010-10-07 Fuji Xerox Co Ltd 有機半導体トランジスタ
JP4893767B2 (ja) 2009-03-24 2012-03-07 富士ゼロックス株式会社 有機半導体トランジスタ
JP5347690B2 (ja) 2009-04-30 2013-11-20 富士ゼロックス株式会社 有機電界発光素子、及び表示媒体
CN102067320B (zh) 2009-05-19 2014-03-19 松下电器产业株式会社 柔性半导体装置的制造方法
GB201112548D0 (en) * 2011-07-21 2011-08-31 Cambridge Display Tech Ltd Method of forming a top-gate transistor
JP5681809B2 (ja) 2011-10-20 2015-03-11 パナソニック株式会社 薄膜トランジスタ装置及びその製造方法
JP5842008B2 (ja) 2011-10-24 2016-01-13 パナソニック株式会社 薄膜トランジスタ、有機ｅｌ発光素子及び薄膜トランジスタの製造方法
JP5966353B2 (ja) 2011-12-26 2016-08-10 富士ゼロックス株式会社 有機半導体トランジスタ
EP3550595B1 (en) 2016-11-30 2024-04-10 Ricoh Company, Ltd. Coating liquid for forming oxide or oxynitride insulator film and a method for manufacturing using the coating liquid

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349203A (en) * 1991-12-09 1994-09-20 Mitsubishi Denki Kabushiki Kaisha Organic electric-field switching device
US6278127B1 (en) * 1994-12-09 2001-08-21 Agere Systems Guardian Corp. Article comprising an organic thin film transistor adapted for biasing to form a N-type or a P-type transistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
川合知二，消えないＩＣメモリーＦＲＡＭのすべて，日本，工業調査会，１９９６年７月６日，Ｐ．３７−３９，Ｐ．４１−４３，Ｐ．６６−６８

Also Published As

Publication number Publication date
KR100303934B1 (ko) 2001-09-29
KR19980080190A (ko) 1998-11-25
JPH10270712A (ja) 1998-10-09

Similar Documents

Publication Publication Date Title
JP3304299B2 (ja) 薄膜トランジスタ・デバイスの構造
US5946551A (en) Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
EP1679754B1 (en) Organic thin film transistor including fluorine-based polymer thin film
US6344662B1 (en) Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages
US6344660B1 (en) Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
JP4304033B2 (ja) 有機ゲート絶縁膜およびこれを用いた有機薄膜トランジスタ
KR102079230B1 (ko) 축합다환 헤테로방향족 화합물, 이를 포함하는 유기 박막 및 상기 유기 박막을 포함하는 전자 소자
KR101151106B1 (ko) 유기 절연 고분자, 이를 이용하여 제조된 유기 절연층 및유기 박막 트랜지스터
KR100477394B1 (ko) 저 동작 전압을 요하는 유기-무기 하이브리드 반도체를갖춘 박막 전계 효과 트랜지스터
KR101130404B1 (ko) 고차가지형 고분자에 분산된 고유전율 절연체를 포함하는유기 절연체 조성물 및 이를 이용한 유기박막 트랜지스터
US7675059B2 (en) Copolymer, organic insulating layer composition, and organic insulating layer and organic thin film transistor manufactured using the same
US7646014B2 (en) Organic thin film transistor comprising fluorine-based polymer thin film and method for fabricating the same
KR102459389B1 (ko) 축합다환 헤테로방향족 화합물, 이를 포함하는 유기 박막 및 상기 유기 박막을 포함하는 전자 소자
JP2008537330A (ja) 薄膜トランジスタのための半導体材料
KR101364293B1 (ko) 유전박막 조성물, 이를 이용한 금속산화물 유전박막 및그의 제조방법
JP2006319337A (ja) 新規有機高分子半導体、これを用いた有機高分子半導体薄膜の形成方法及びこれを用いた有機薄膜トランジスタ
US9721697B2 (en) Organic polymeric bi-metallic composites
KR100889020B1 (ko) 다층 구조의 게이트 절연체를 포함하는 박막 트랜지스터
JP2003086805A (ja) 薄膜トランジスタ、電気絶縁膜及びそれらの製造方法
KR101254106B1 (ko) 비대칭 구조를 가지는 유기 반도체 화합물 및 이를 구동층으로 채용하고 있는 유기 박막 트렌지스터
KR101102222B1 (ko) 전기장 처리를 이용한 유기 박막 트랜지스터의 제조방법
KR20080045993A (ko) 실리콘 박막 조성물, 이를 이용한 실리콘 박막 및 그의제조방법
US8816330B2 (en) Organic semiconductor composition, and transistor and electronic device including a polymer therefrom
JP2008311637A (ja) 有機薄膜トランジスタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees