KR100981558B1 - 양극성 유기 전계 효과 박층 트랜지스터 및 그의 제조 방법 - Google Patents

양극성 유기 전계 효과 박층 트랜지스터 및 그의 제조 방법 Download PDF

Info

Publication number
KR100981558B1
KR100981558B1 KR1020060026884A KR20060026884A KR100981558B1 KR 100981558 B1 KR100981558 B1 KR 100981558B1 KR 1020060026884 A KR1020060026884 A KR 1020060026884A KR 20060026884 A KR20060026884 A KR 20060026884A KR 100981558 B1 KR100981558 B1 KR 100981558B1
Authority
KR
South Korea
Prior art keywords
layer
organic
field effect
transistor
type
Prior art date
Application number
KR1020060026884A
Other languages
English (en)
Other versions
KR20060103224A (ko
Inventor
도모지 가와이
마사떼루 다니구찌
에리꼬 미즈노
이꾸오 후꾸이
Original Assignee
고꾸리쯔 다이가꾸 호우징 오사까 다이가꾸
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고꾸리쯔 다이가꾸 호우징 오사까 다이가꾸, 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 고꾸리쯔 다이가꾸 호우징 오사까 다이가꾸
Publication of KR20060103224A publication Critical patent/KR20060103224A/ko
Application granted granted Critical
Publication of KR100981558B1 publication Critical patent/KR100981558B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 금속/절연체/반도체 구조(MIS)를 갖는 박막 전계 효과 트랜지스터에 있어서, 반도체층을 형성하는 물질이 유기 화합물이고, 절연체층을 형성하는 물질이 유기 용제에 용해 가능하며 강유전체와 유사한 자발 분극을 나타내는 유기 화합물이고, 상기 절연체층을 형성하는 유기 화합물의 항전계 이상 내전압 이하의 전압을 소스 및 게이트 전극간에 인가하는 폴링을 행한 경우 n형의 트랜지스터 특성을 나타내고, 폴링을 행하지 않은 경우에는 p형의 트랜지스터 특성을 나타내는 것을 특징으로 하는 양극성 유기 전계 효과 박층 트랜지스터에 관한 것이다.
본 발명에 따르면, 반도체층 및 절연체층을 형성하는 물질을 유기 화합물로 한 유기 전계 효과 트랜지스터로는 통상적으로 얻어지지 않는 n형의 특성이 얻어지기 때문에, p형 및 n형의 양쪽 트랜지스터 특성을 나타내는 양극성 유기 전계 효과 박층 트랜지스터를 얻을 수 있다.
박막 전계 효과 트랜지스터, 반도체층, 절연체층, 양극성 유기 전계 효과 박층 트랜지스터

Description

양극성 유기 전계 효과 박층 트랜지스터 및 그의 제조 방법{AMBIPOLAR ORGANIC THIN-FILM FIELD-EFFECT TRANSISTOR AND METHOD FOR MAKING THE SAME}
도 1은 본 발명의 양극성 유기 전계 효과 박층 트랜지스터의 한 양태를 나타내는 사시도이다.
도 2는 시아노에틸플루란의 P-E 곡선이다.
도 3은 폴링을 행한 후의 본 발명의 실시예 1의 양극성 유기 전계 효과 박층 트랜지스터의 ISD-VSD 곡선을 나타내는 도면이며, 도 3a는 p형의 트랜지스터 특성을 나타낸 경우, 도 3b는 n형의 트랜지스터 특성을 나타낸 경우이다.
도 4는 폴링을 행한 후의 본 발명의 실시예 2의 양극성 유기 전계 효과 박층 트랜지스터의 ISD-VSD 곡선을 나타내는 도면이며, 도 4a는 p형의 트랜지스터 특성을 나타낸 경우, 도 4b는 n형의 트랜지스터 특성을 나타낸 경우이다.
<도면의 주요 부분에 대한 부호의 설명>
1: 기판 2: 금속층(게이트 전극)
3: 절연체층 4: 반도체층
5: 소스 전극 6: 드레인 전극
[문헌 1] Appl, Phys. Lett, Vol. 85, p3899(2004)
본 발명은 금속/절연체/반도체 구조(MIS)를 갖는 박막 전계 효과 트랜지스터에 있어서, 절연체층의 재료로서 유전체 특성을 갖는, 특히 강유전체와 유사한 히스테리시스를 갖는 특정한 유기 화합물을 이용한 p형 및 n형의 양쪽 트랜지스터 특성을 나타내는 양극성 유기 전계 효과 박층 트랜지스터 및 그의 제조 방법에 관한 것이다.
종래 형태의 실리콘 반도체나 화합물 반도체를 이용한 박층 전계 효과 트랜지스터(TFT)는 일반적인 집적 회로 이외에도 그 이용 분야가 확대되고 있다. 한편, 이들 장치를 적용하고자 하는 새로운 용도가 증가하기 시작하여, 보다 저렴하고 굴곡이 가능한 장치의 요구가 증대하고 있다. 이에 대응하기 위해, 저비용, 유연성 등 다양한 기능성을 장치에 응용할 수 있다는 점에서 유기 반도체에 관한 연구가 활발하게 행해지고 있다. 이 실용화에 의해, 인쇄가능한 집적 회로나 전자 종이 등의 실현이 예상되고 있지만, 대부분의 유기 반도체가 p형의 거동을 나타내며, n형의 거동을 나타내는 것은 C60 등, 극히 소량의 물질밖에 없다.
n형 유기 반도체는 p-n 접합을 비롯한 유기 전자 장치의 실현에 매우 중요한 물질이다.
유기 반도체가 일반적으로 p형으로부터 n형으로의 극성 반전을 나타내지 않 는 것은, 실리콘 반도체에 비하여 밴드 갭이 크기 때문에, 매우 큰 게이트 전압을 걸어 밴드를 구부려도 반전층이 형성되지 않기 때문이다. 반전층을 형성하기 위해서는 게이트 절연막과 유기 반도체의 계면에 많은 캐리어를 유발시키면 되는데, 종래의 게이트 절연막을 사용하는 경우에는 높은 게이트 전압에 의해 절연 파괴를 일으켜 극성 반전을 일으키는 데 충분한 캐리어량을 유발하는 것이 곤란하였다.
예를 들면, 절연막으로서 높은 내전압ㆍ높은 유전율ㆍ낮은 누설 전류를 갖는 산화알루미늄 박막을 사용하고, 유기 반도체로서 단결정을 사용하는 것이 제안되어 있다(문헌 [Appl, Phys. Lett, Vol. 85, p3899(2004)]). 여기에는 유기 반도체로서 단결정을 사용함으로써, 반도체 박막에서의 미세 입자나 트랩 준위에 의한 영향을 없앨 수 있기 때문에, 높은 이동도가 얻어지는 것을 기대할 수 있다고 기재되어 있다. 그러나, 산화물 절연체는 박막화하기 쉽고, 유전율이 높다는 이점이 있는 반면, 산소 결손이 반드시 존재하여 내전압이 떨어지게 된다.
본 발명은 상기 사정을 감안하여 이루어진 것이며, 비교적 간편한 방법으로 p형 및 n형의 양쪽 트랜지스터 특성을 나타내는 양극성 유기 전계 효과 박층 트랜지스터 및 그의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은 상기 목적을 달성하기 위해 예의 검토한 결과, 반도체층을 형성하는 물질이 유기 화합물이고, 절연체층을 형성하는 물질이 유기 용제에 용해 가능하며 강유전체와 유사한 자발 분극을 나타내는 유기 화합물을 사용함으로써, 상 기 절연체층을 형성하는 유기 화합물의 항전계 이상 내전압 이하의 전압을 소스 및 게이트 전극간에 인가하는 폴링을 행한 경우 n형의 트랜지스터 특성을 나타내는 한편, 폴링을 행하지 않은 경우에는 p형의 트랜지스터 특성을 나타내며, 이러한 비교적 간편한 방법으로 p형 및 n형의 양쪽 트랜지스터 특성을 나타내는 양극성 유기 전계 효과 박층 트랜지스터를 얻을 수 있다는 것을 발견하고, 본 발명을 완성하기에 이른 것이다.
따라서, 본 발명은 이하에 나타내는 양극성 유기 전계 효과 박층 트랜지스터 및 그의 제조 방법을 제공하는 것이다.
(1) 금속/절연체/반도체 구조(MIS)를 갖는 박막 전계 효과 트랜지스터에 있어서, 반도체층을 형성하는 물질이 유기 화합물이고, 절연체층을 형성하는 물질이 유기 용제에 용해 가능하며 강유전체와 유사한 자발 분극을 나타내는 유기 화합물이며, 상기 절연체층을 형성하는 유기 화합물의 항전계 이상 내전압 이하의 전압을 소스 및 게이트 전극간에 인가하는 폴링을 행한 경우 n형의 트랜지스터 특성을 나타내고, 폴링을 행하지 않은 경우에는 p형의 트랜지스터 특성을 나타내는 것을 특징으로 하는 양극성 유기 전계 효과 박층 트랜지스터.
(2) 상기 (1)에 있어서, 절연체층을 형성하는 유기 화합물이 중량 평균 분자량 2,500 내지 1,000,000의 고분자 화합물인 것을 특징으로 하는 양극성 유기 전계 효과 박층 트랜지스터.
(3) 상기 (1) 또는 (2)에 있어서, 절연체층을 형성하는 유기 화합물이 시아노기를 갖는 절연성 고분자 화합물인 것을 특징으로 하는 양극성 유기 전계 효과 박층 트랜지스터.
(4) 상기 (3)에 있어서, 절연체층을 형성하는 유기 화합물이 시아노에틸기를 갖는 절연성 고분자 화합물인 것을 특징으로 하는 양극성 유기 전계 효과 박층 트랜지스터.
(5) 상기 (4)에 있어서, 절연체층을 형성하는 유기 화합물이 시아노에틸플루란인 것을 특징으로 하는 양극성 유기 전계 효과 박층 트랜지스터.
(6) 상기 (1) 내지 (5) 중 어느 하나에 있어서, 절연체층을 형성하는 유기 화합물이 내전압 1 MV/cm 이상, 항전계 50 kV/cm 이상, 자발 분극 Pr=1.5 μC/cm2 이상인 양극성 유기 전계 효과 박층 트랜지스터.
(7) 금속층을 포함하는 게이트 전극 상에, 유기 용제에 용해 가능한 유기 화합물을 유기 용제에 용해시킨 용액을 도착, 건조시켜 절연체층을 형성한 후, 반도체층을 적층하는 것을 특징으로 하는 양극성 유기 전계 효과 박층 트랜지스터의 제조 방법.
<발명을 실시하기 위한 최선의 형태>
본 발명의 양극성 유기 전계 효과 박층 트랜지스터는, 예를 들면 도 1에 나타낸 바와 같이 SiO2 등의 기판 (1) 상에 게이트 전극이 되는 금속층 (2)가 형성되고, 그 위에 절연체층 (3)이 형성되며, 또한 그 위에 반도체층 (4)가 형성됨과 동시에, 이 반도체층 (4) 상에 소스 전극 (5) 및 드레인 전극 (6)이 형성된 것이다. 또한, 기판으로서는 유리나 중합체 시트 등이 사용된다.
이 경우, 금속층으로서는 일반적인 ITO(Indium Tin Oxide)막 또는 물리적 기상 증착법(Physical Vapor Deposition)이나 유기 금속 화학 기상 증착법(Metal Organic CVD=MOCVD)에 의한 Au, Cu, Al 등의 단독 금속 또는 Au/Ti, Cu/Ti, Al/Ti 등의 적층 금속을 사용할 수 있지만, 본 발명의 목적으로부터 인쇄에 의해 제조할 수 있는 것이 바람직하기 때문에, 실용상 문제가 없다면 도전성 금속 페이스트의 사용이 바람직하다.
반도체의 극성 반전이라는 현상은, 반도체와 절연체의 밴드 얼라인먼트와 계면에 축적되는 전하량에 크게 의존하기 때문에, 극성 반전이라는 관점에서는 절연체의 특성이 보다 중요한 포인트가 된다. 따라서, 트랜지스터 동작을 나타내고, 계면에 거대한 전하를 축적할 수 있는 박막이 극성 반전을 행하는 데 있어서 요구되고 있었다.
따라서, 본 발명자들은 유기 절연체가 일반적으로 높은 내전압을 갖고, 낮은 누설 전류를 나타낸다는 점에 착안하여 검토를 행하였다. 절연막으로서의 산화알루미늄 박막에 있어서 산소 결손을 피할수 없다는 것은 상술한 바와 같다. 유기 화합물에도 분자의 결손이 존재하지만, 산화물의 산소 결손이 절연체의 전자 상태를 바꾸어 버리는 데 비하여, 유기 화합물에서는 분자 상에서의 결손이 전자 상태에 관여하지 않기 때문에 낮은 누설 전류를 나타낸다. 그러나, 유기 절연체는 유전율이 낮기 때문에 계면에 다수의 전하를 축적할 수 없다. 따라서, 본 발명자들은 더욱 검토를 진행시킨 결과, 절연체층을 형성하는 물질로서 높은 내전압과 높은 유전율을 갖는 특정한 유기 화합물을 사용함으로써, p형 및 n형의 양쪽 트랜지스터 특성을 나타내는 양극성 유기 전계 효과 박층 트랜지스터를 얻을 수 있다는 것을 발견한 것이다.
이러한 절연체층을 형성하는 물질로서는 유기 용제에 용해 가능하고, 강유전체와 유사한 자발 분극을 나타내며, 바람직하게는 내전압이 1 MV/cm 이상, 항전계가 50 kV/cm 이상, 자발 분극이 Pr=1.5 μC/cm2 이상인 유기 화합물을 들 수 있다. 이러한 유기 화합물로서는 겔 투과 크로마토그래피(GPC)에 의한 폴리스티렌 환산 중량 평균 분자량이 2,500 내지 1,000,000인 고분자 화합물, 바람직하게는 시아노기, 특히 시아노에틸기를 갖는 절연성 고분자 화합물을 들 수 있다. 구체적으로는 시아노에틸플루란, 시아노에틸화 디히드록시프로필플루란, 시아노에틸셀룰로오스, 시아노에틸폴리비닐알코올, 폴리아크릴로니트릴 등을 들 수 있으며, 특히 시아노에틸플루란이 바람직하다. 이들 시아노기를 갖는 절연성 고분자 화합물은, 예를 들면 시아노에틸플루란의 경우, 미생물 산출 다당류인 플루란 수지의 수산기를 알칼리 촉매의 존재하에서 아크릴로니트릴과 반응시켜 시아노에틸기로 치환함으로써 얻을 수 있다(일본 특허 공고 (소)59-31521호 공보 참조). 이 측쇄에 도입된 시아노기(시아노에틸플루란의 경우, 시아노에틸기)는 큰 극성 모멘트를 갖기 때문에, 도입량이 증가함에 따라 비유전율이 증가하고, 손실 인자인 유전 정접이 감소한다.
따라서, 본 발명의 시아노기를 갖는 절연성 고분자 화합물의 시아노기의 치환율(시아노에틸플루란의 경우, 플루란 수지의 수산기에 대한 시아노에틸기의 치환율)은 80 몰％ 이상, 바람직하게는 85 몰％ 이상이며, 그 상한은 특별히 제한되지 않지만, 이론적으로는 100 몰％이다. 시아노에틸플루란의 경우, 상기 치환율에서는 100 Hz 내지 1 kHz에서의 비유전율이 19가 되어, 고분자 화합물로서는 큰 값을 나타낸다. 또한, 1 MV/cm 이상의 높은 내전압을 갖고, 우수한 절연 특성을 나타내는 유전체이다.
시아노에틸플루란에 의해 제조한 절연막의 유전 특성을 1 mHz에서 측정하면, 도 2에 나타낸 바와 같이 P-E 곡선이 히스테리시스 루프를 나타내고, 자발 분극에서의 전하량(P)이 Pr=1.5 μC/cm2, 항전계가 50 kV/cm였다. 히스테리시스 루프의 -10 kV/cm 내지 10 kV/cm에서의 직선 영역에서는 C=17.7 nF/cm2의 높은 정전 용량(C)를 갖는다. 이 P-E 곡선에서의 히스테리시스 루프는 강유전체와 유사한 특성을 나타낸다. 따라서, 예를 들면 시아노에틸플루란을 게이트 절연막에 사용하여 항전계 이상의 전압(V)을 인가하여 폴링을 행하면, Q=P+CV에 따른 큰 전하량(Q)을 계면에 축적할 수 있다.
본 발명의 양극성 유기 전계 효과 박층 트랜지스터에 있어서, 반도체층을 형성하는 물질은 유기 화합물이며, 구체적으로는 펜타센, 구리 프탈로시아닌, 철 프탈로시아닌 등의 금속 프탈로시아닌, α-섹시티에닐 등의 저분자 화합물, 폴리티오펜류, 폴리피롤류, 폴리아닐린류, 폴리아세틸렌류, 폴리티에닐렌비닐렌류, 폴리페닐렌비닐렌류 등의 고분자 화합물을 들 수 있다. 그러나, 저분자 물질의 경우, 이른바 인쇄 기술에 의해 제막하는 것이 곤란한 경우가 있기 때문에, 이 경우의 반도체층은 유기 용제에 용해 가능한 GPC에 의한 폴리스티렌 환산 중량 평균 분자량이 2,000 내지 1,000,000인 고분자 화합물이 바람직하고, 구체적으로는 폴리티오펜류, 폴리피롤류, 폴리아닐린류, 폴리아세틸렌류, 폴리티에닐렌비닐렌류, 폴리페닐렌비닐렌류 등을 들 수 있다. 또한, 유기 용제에의 가용성, 양호한 가공성 등의 점을 고려하면, 특히 폴리(3-헥실티오펜) 등의 폴리티오펜류가 특히 바람직하다.
또한, 절연체층 상에 반도체층을 형성하는 경우, 반도체층을 형성하는 물질이 저분자 화합물에서는 진공 증착 등의 일반적인 방법이 이용된다. 반도체층을 형성하는 유기 화합물이 저분자 화합물이든 고분자 화합물이든 유기 용제에 용해되는 성질을 갖는 경우에는, 절연체층 상에 용액 도포ㆍ건조에 의한 적층을 행할 수 있지만, 이 경우에는 절연체층이 용해되지 않는 유기 용매에 용해시킬 필요가 있다. 이것은 적층에 의해 반도체층 및 절연체층을 형성하고자 하면, 일반적으로는 계면 상태가 균일해지지 않는다고 여겨지기 때문이다.
예를 들면, 절연체층을 형성하는 유기 화합물이 시아노기를 갖는 절연성 고분자 화합물인 경우, 용해하는 유기 용매로서는 N-메틸-2-피롤리돈, N,N'-디메틸포름아미드, 아세톤, 아세토니트릴, γ-부티로락톤 등이 사용되고, 한편 반도체층을 형성하는 물질을 용해하는 유기 용매로서는 시아노기를 갖는 절연성 고분자 화합물을 용해하지 않는 용매, 예를 들면 클로로포름, 톨루엔, 헥산, 알코올류 등이 사용된다. 어떠한 경우든 1종 또는 2종 이상을 혼합하여 사용할 수 있다.
본 발명에 있어서, 양극성 유기 전계 효과 박층 트랜지스터의 제조 방법은 공지된 방법을 이용할 수 있다. 예를 들면, 유리 또는 일반적인 중합체 시트 등으로부터 선택된 기판 상에 게이트 전극이 되는 금속층을 스퍼터링으로 형성하거나, 또는 금속 페이스트나 도전성 고분자 등을 스핀 코팅, 스크린 인쇄, 잉크젯 인쇄에 의해 도포, 건조하여 형성한다. 또한, 일반적으로 입수 가능한 ITO막 부착 유리를 사용할 수도 있다.
형성된 게이트 전극 상에 절연체층을 형성하는 물질을 유기 용매에 용해시킨 용액을 스핀 코팅, 스크린 인쇄, 잉크젯 인쇄에 의해 도포, 건조하여 절연체층을 형성한다.
그 후, 상기 절연체층을 형성하는 물질이 용해되지 않는 유기 용제에 반도체층을 형성하는 물질을 용해시킨 용액을, 절연체층 상에 스핀 코팅, 스크린 인쇄, 잉크젯 인쇄에 의해 도포, 건조하거나, 진공 기화에 의해 증착하여 반도체층을 제조한다. 또한, 이 때 절연체층-반도체층간의 계면에서 반도체 분자를 배향시키기 위해 절연체층 표면에 공지된 러빙 처리 등, 물리적 처리를 행할 수도 있다.
마지막으로, 반도체층 상에 소스 및 드레인 전극을 스퍼터링으로 형성하거나, 금속 페이스트나 도전성 고분자 등을 스크린 인쇄, 잉크젯 인쇄에 의해 도포, 건조한다.
또한, 절연체층의 두께는 0.2 내지 10 ㎛, 특히 0.5 내지 3 ㎛인 것이 바람직하고, 반도체층의 두께는 50 내지 300 nm, 특히 50 내지 100 nm인 것이 바람직하며, 금속층의 두께는 30 내지 50 nm인 것이 바람직하지만, 이것으로 한정되는 것이 아니다.
본 발명의 유기 전계 효과 박층 트랜지스터는 절연체층을 형성하는 유기 화합물의 항전계 이상 내전압 이하의 전압을 소스 및 게이트 전극간에 인가하는 폴링 을 행한 경우 n형의 트랜지스터 특성을 나타내고, 폴링을 행하지 않은 경우에는 p형의 트랜지스터 특성을 나타내는 것이다.
<실시예>
이하, 실시예 및 비교예를 들어 본 발명을 구체적으로 설명하지만, 본 발명은 하기 실시예로 제한되는 것이 아니다.
<실시예 1>
절연체층을 형성하는 물질로서 시아노에틸기 치환율이 85.2 몰％인 시아노에틸플루란(CyEPL, 신에츠 가가꾸 고교(주) 제조, CR-S, 중량 평균 분자량 49,000)을 사용하고, 반도체층을 형성하는 물질로서 구리 프탈로시아닌(알드리치사(ALDRICH) 제조)을 사용하여, 하기에 나타낸 방법으로 양극성 유기 전계 효과 박층 트랜지스터를 제조하여 평가하였다. 열 산화 실리콘 기판 상에 실온, 배압 10-4 Pa의 조건으로 RF 스퍼터링법에 의해 Ti을 20 nm 증착하고, 이어서 Au을 60 nm 증착함으로써 게이트 전극을 제조하였다.
이어서, 게이트 전극 Au 표면 상에 시아노에틸플루란의 N-메틸-2-피롤리돈 15 질량％ 용액을 0.2 ㎛ 멤브레인 필터로 여과한 후, 스핀 코팅하여 100 ℃에서 1 시간 건조하고, 2 ㎛의 절연체층을 형성하였다. 이 절연막의 1 mHz에서의 정전 용량은 17.7 nF/cm2였다.
이어서, 진공 증착법에 의해 막 두께가 70 nm인 구리 프탈로시아닌막을 제조하였다. X선 회절 측정 결과, 2θ=6.8°에서 피크가 관측되어, 구리 프탈로시아닌 박막이 α 구조인 것을 알 수 있었다.
이어서, 기판을 -20 ℃로 냉각하고, 반도체층에 금속 마스크를 통해 배압 10-5 Pa 이하의 조건으로 RF 스퍼터링법에 의해 Au을 300 nm 증착하였다. 소스ㆍ드레인간의 거리와 전극폭은 각각 38 ㎛의 간격(도 1에 있어서 L=38 ㎛), 3.9 mm의 폭(도 1에 있어서 W=3.9 mm)이었다.
제조한 전계 효과 트랜지스터의 전기 특성 평가는 1.3×10-3 Pa 이하의 진공ㆍ차광하에서 행하였다.
절연막에 폴링을 행하지 않고, 전류-전압(ISD-VSD) 특성을 실온(25 ℃)에서 측정했더니, 음의 게이트 전압시에는 전형적인 p형의 성질을 나타내었다. 한편, 양의 게이트 전압시에는 게이트 전압의 증가와 함께 소스ㆍ드레인 전류가 작아져 공핍층이 형성될 뿐이었다.
이어서, 큰 축적 전하량을 얻기 위해, 항전계 이상의 소스ㆍ게이트 전압(│VSG│=20 V)을 2,000 초 이상 인가하여 폴링을 행한 후, 장치의 전류-전압(ISD-VSD) 특성을 실온에서 측정하였다. 도 3과 같이 음의 게이트 전압을 인가한 경우에는, 게이트 전압의 증가와 함께 전류치가 증가하는, 전형적인 p형의 트랜지스터 특성을 나타내었다(도 3a). 한편, 양의 게이트 전압을 인가한 경우에는, 게이트 전압을 인가하면 공핍화가 진행되어 전류치가 감소되었지만, 20 V 이상에서는 반전층이 형성되고, 전류치가 증가하는 n형의 특성을 나타내었다(도 3b). 구리 프탈로시아닌 층이 p형이고, 또한 밴드 갭이 1.5 eV로 크기 때문에, 다량의 전하를 축적하고 있음에도 불구하고 약한 반전 상태라고 생각된다. 따라서, n형의 소스ㆍ드레인 전류치는 p형의 소스ㆍ드레인 전류치에 비하여 2,000분의 1(│Vg│=50 V일 때)의 작은 값을 나타내었다. 전계 효과 이동도는 통상적으로 포화 전류치로부터 구해지는데, 이 장치에서는 정전 용량이 Q=CV에서 결정되지 않기 때문에, 소스ㆍ드레인 전류-소스ㆍ드레인 전압 곡선의 채널 컨덕턴스로부터 이동도(∫)를 견적하였다. VT는 소스ㆍ드레인 전류가 상승하는 임계치 전압이고, ISD=(W/L)μ[P+C(VSG-VT)]VSD의 식을 이용하였다. p형의 이동도는 4.1×10-3 cm2/Vs여서, 산화실리콘을 게이트 절연막으로 한 전계 효과 트랜지스터에 있어서 얻어지는 값과 거의 동일한 정도였다.
한편, n형에서의 전계 효과 이동도는 p형의 약 1,000분의 1인 3.5×10-6 cm2/Vs였다. 또한, │VSD│=10 V에서의 p형, n형의 On/Off비는 각각 6×104, 70이고, VT는 각각 -0.1 V, 0.9 V였다.
<실시예 2>
절연체층을 형성하는 물질로서, 시아노에틸기 치환율이 85.2 몰％인 시아노에틸플루란(CyEPL, 신에츠 가가꾸 고교(주) 제조, CR-S, 중량 평균 분자량 49,000)을 사용하고, 반도체층을 형성하는 물질로서 철 프탈로시아닌(알드리치사 제조)을 사용하여, 하기에 나타낸 방법으로 양극성 유기 전계 효과 박층 트랜지스터를 제조 하여 평가하였다. 열 산화 실리콘 기판상에 실온, 배압 10-4 Pa의 조건으로 RF 스퍼터링법에 의해 Ti을 20 nm 증착하고, 이어서 Au을 60 nm 증착함으로써 게이트 전극을 제조하였다.
이어서, 게이트 전극 Au 표면 상에 시아노에틸플루란의 N-메틸-2-피롤리돈 15 질량％ 용액을 0.2 ㎛ 멤브레인 필터로 여과한 후, 스핀 코팅하여 100 ℃에서 1 시간 건조하고, 2 ㎛의 절연체층을 형성하였다. 이 절연막의 1 mHz에서의 정전 용량은 17.7 nF/cm2였다.
이어서, 진공 증착법에 의해 막 두께가 36 nm인 철 프탈로시아닌막을 제조하였다.
이어서, 기판을 -20 ℃로 냉각하고, 반도체층에 금속 마스크를 통해 배압 10-5 Pa 이하의 조건으로 RF 스퍼터링법에 의해 Au을 300 nm 증착하였다. 소스ㆍ드레인간의 거리와 전극폭은 각각 38 ㎛의 간격(도 1에 있어서 L=38 ㎛), 3.9 mm의 폭(도 1에 있어서 W=3.9 mm)이었다.
제조한 전계 효과 트랜지스터의 전기 특성 평가는 1.3×10-3 Pa 이하의 진공ㆍ차광하에서 행하였다.
절연막에 폴링을 행하지 않고, 전류-전압(ISD-VSD) 특성을 실온(25 ℃)에서 측정했더니, 음의 게이트 전압시에는 전형적인 p형의 성질을 나타내었다. 한편, 양의 게이트 전압시에는 게이트 전압의 증가와 함께 소스ㆍ드레인 전류가 작아져 공핍층이 형성될 뿐이었다.
이어서, 큰 축적 전하량을 얻기 위해, 항전계 이상의 소스ㆍ게이트 전압(│VSG│=20 V)을 2,000 초 이상 인가하여 폴링을 행한 후, 장치의 전류-전압(ISD-VSD) 특성을 실온에서 측정하였다. 도 4와 같이 음의 게이트 전압을 인가한 경우에는, 게이트 전압의 증가와 함께 전류치가 증가하는, 전형적인 p형의 트랜지스터 특성을 나타내었다(도 4a). 한편, 양의 게이트 전압을 인가한 경우에는, 게이트 전압을 인가하면 공핍화가 진행되어 전류치가 감소되었지만, 60 V 이상에서는 반전층이 형성되고, 전류치가 증가하는 n형의 특성을 나타내었다(도 4b). 철 프탈로시아닌층이 p형이고, 또한 밴드 갭이 1.4 eV로 크기 때문에, 다량의 전하를 축적하고 있음에도 불구하고 약한 반전 상태라고 생각된다. 따라서, n형의 소스ㆍ드레인 전류치는 p형의 소스ㆍ드레인 전류치에 비하여 4,000분의 1(│Vg│=80 V일 때)의 작은 값을 나타내었다. 전계 효과 이동도는 통상적으로 포화 전류치로부터 구해지는데, 이 장치에서는 정전 용량이 Q=CV에서 결정되지 않기 때문에, 소스ㆍ드레인 전류-소스ㆍ드레인 전압 곡선의 채널 컨덕턴스로부터 이동도(∫)를 견적하였다. VT는 소스ㆍ드레인 전류가 상승하는 임계치 전압이고, ISD=(W/L)μ[P+C(VSG-VT)]VSD의 식을 이용하였다. p형의 이동도는 1.1×10-4 cm2/Vs이고, 산화실리콘을 게이트 절연막으로 한 전계 효과 트랜지스터에 있어서 얻어지는 값과 거의 동일한 정도였다.
한편, n형에서의 전계 효과 이동도는 p형의 약 65분의 1인 1.7×10-6 cm2/Vs 였다. 또한, │VSD│=40 V에서의 p형, n형의 On/Off비는 각각 3.5×103, 70이고, VT는 각각 -4.3 V, 4.0 V였다.
본 발명에 따르면, 금속/절연체/반도체 구조(MIS)를 갖는 박막 전계 효과 트랜지스터에 있어서, 반도체층 및 절연체층을 형성하는 물질을 유기 화합물로 한 유기 전계 효과 트랜지스터로는 통상적으로 얻어지지 않는 n형의 특성이 얻어지기 때문에, p형 및 n형의 양쪽 트랜지스터 특성을 나타내는 양극성 유기 전계 효과 박층 트랜지스터를 얻을 수 있다. 이로부터 p-n 접합, 인버터 회로 및 레이저로의 응용이 가능하다.
또한, 반도체층 및 절연체층을 형성하는 물질이 유기 화합물이기 때문에, 종래의 금속/절연체/반도체 구조의 전계 효과 트랜지스터 등이 금속계 반도체 및 절연체의 사용에서의 회로 형성 기술에서 포토레지스트 등에 의한 패턴화 및 에칭 등의 처리를 필요로 하는 데 비하여, 주로 용제 공정에서의 제조가 가능하기 때문에, 잉크젯을 비롯한 인쇄 기술 등에 의해 쉽게 제조할 수 있고, 제조 비용의 감소를 도모할 수도 있다.

Claims (7)

  1. 금속/절연체/반도체 구조(MIS)를 갖는 박막 전계 효과 트랜지스터에 있어서, 반도체층을 형성하는 물질이 유기 화합물이고, 절연체층을 형성하는 물질이 유기 용제에 용해 가능하며 내전압 1 MV/cm 이상, 항전계 50 kV/cm 이상, 자발 분극 Pr=1.5 μC/cm2 이상인 유기 화합물이고, 상기 절연체층을 형성하는 유기 화합물의 항전계 이상 내전압 이하의 전압을 소스 및 게이트 전극간에 인가하는 폴링을 행한 경우 n형의 트랜지스터 특성을 나타내고, 폴링을 행하지 않은 경우에는 p형의 트랜지스터 특성을 나타내는 것을 특징으로 하는 양극성 유기 전계 효과 박층 트랜지스터.
  2. 제1항에 있어서, 절연체층을 형성하는 유기 화합물이 중량 평균 분자량 2,500 내지 1,000,000의 고분자 화합물인 것을 특징으로 하는 양극성 유기 전계 효과 박층 트랜지스터.
  3. 제1항 또는 제2항에 있어서, 절연체층을 형성하는 유기 화합물이 시아노기를 갖는 절연성 고분자 화합물인 것을 특징으로 하는 양극성 유기 전계 효과 박층 트랜지스터.
  4. 제3항에 있어서, 절연체층을 형성하는 유기 화합물이 시아노에틸기를 갖는 절연성 고분자 화합물인 것을 특징으로 하는 양극성 유기 전계 효과 박층 트랜지스 터.
  5. 제4항에 있어서, 절연체층을 형성하는 유기 화합물이 시아노에틸플루란인 것을 특징으로 하는 양극성 유기 전계 효과 박층 트랜지스터.
  6. 삭제
  7. 금속층을 포함하는 게이트 전극 상에, 유기 용제에 용해 가능한 유기 화합물을 유기 용제에 용해시킨 용액을 도착, 건조시켜 절연체층을 형성한 후, 반도체층을 적층하는 것을 특징으로 하는 양극성 유기 전계 효과 박층 트랜지스터의 제조 방법.
KR1020060026884A 2005-03-25 2006-03-24 양극성 유기 전계 효과 박층 트랜지스터 및 그의 제조 방법 KR100981558B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005088914 2005-03-25
JPJP-P-2005-00088914 2005-03-25

Publications (2)

Publication Number Publication Date
KR20060103224A KR20060103224A (ko) 2006-09-28
KR100981558B1 true KR100981558B1 (ko) 2010-09-10

Family

ID=36636378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060026884A KR100981558B1 (ko) 2005-03-25 2006-03-24 양극성 유기 전계 효과 박층 트랜지스터 및 그의 제조 방법

Country Status (5)

Country Link
US (2) US7265380B2 (ko)
EP (1) EP1705726B1 (ko)
KR (1) KR100981558B1 (ko)
CN (1) CN1855572B (ko)
TW (1) TWI390727B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
JP5152493B2 (ja) * 2007-03-26 2013-02-27 国立大学法人大阪大学 有機電界効果トランジスター及びその製造方法
US8551809B2 (en) * 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
JP5334039B2 (ja) * 2008-09-01 2013-11-06 国立大学法人大阪大学 有機電界効果トランジスター及びその製造方法
WO2010068619A1 (en) 2008-12-08 2010-06-17 The Trustees Of The University Of Pennsylvania Organic semiconductors capable of ambipolar transport
US9147715B2 (en) 2014-02-19 2015-09-29 International Business Machines Corporation Hybrid bipolar junction transistor
US9166181B2 (en) 2014-02-19 2015-10-20 International Business Machines Corporation Hybrid junction field-effect transistor and active matrix structure
US9502435B2 (en) 2015-04-27 2016-11-22 International Business Machines Corporation Hybrid high electron mobility transistor and active matrix structure
CN106058046B (zh) * 2016-08-09 2019-01-01 苏州华莱德电子科技有限公司 一种有机金属配合物p-n结纳米晶制备方法
CN108172628B (zh) * 2016-12-07 2020-11-06 清华大学 一种逻辑电路
CN108630760B (zh) * 2017-03-24 2021-11-30 中国科学院苏州纳米技术与纳米仿生研究所 N型场效应薄膜晶体管及其制作方法、cmos反相器及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050005797A (ko) * 2003-07-07 2005-01-14 세이코 엡슨 가부시키가이샤 유기 박막 트랜지스터 및 그 제조 방법
KR20050021318A (ko) * 2003-08-28 2005-03-07 신에쓰 가가꾸 고교 가부시끼가이샤 박층 전계 효과 트랜지스터 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0731705B2 (ja) * 1992-08-24 1995-04-10 東京工業大学長 自己学習型積和演算回路素子及び回路
JP3994441B2 (ja) * 1995-01-09 2007-10-17 松下電器産業株式会社 電界効果トランジスタ
EP1243034A1 (en) * 1999-12-21 2002-09-25 Plastic Logic Limited Solution processed devices
EP2199437B1 (en) * 2001-08-09 2015-07-29 Asahi Kasei Kabushiki Kaisha Use of an organic semiconductor solution to form oriented polyacene crystals on a substrate
JP4076749B2 (ja) * 2001-10-15 2008-04-16 富士フイルム株式会社 導電性有機化合物及び電子素子
JP2005260040A (ja) * 2004-02-12 2005-09-22 Sony Corp ドーピング方法、半導体装置の製造方法および電子応用装置の製造方法
US7560301B2 (en) * 2004-08-20 2009-07-14 Panasonic Corporation Coating liquid for forming organic layered film, method of manufacturing field effect transistor, and field effect transistor
KR101102133B1 (ko) * 2004-10-27 2012-01-02 삼성전자주식회사 박막 트랜지스터의 제조방법 및 그 방법에 의해서 제조되는 박막 트랜지스터를 포함하는 표시소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050005797A (ko) * 2003-07-07 2005-01-14 세이코 엡슨 가부시키가이샤 유기 박막 트랜지스터 및 그 제조 방법
KR20050021318A (ko) * 2003-08-28 2005-03-07 신에쓰 가가꾸 고교 가부시끼가이샤 박층 전계 효과 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
US20060214162A1 (en) 2006-09-28
KR20060103224A (ko) 2006-09-28
US20070281412A1 (en) 2007-12-06
EP1705726A2 (en) 2006-09-27
TW200644242A (en) 2006-12-16
TWI390727B (zh) 2013-03-21
CN1855572A (zh) 2006-11-01
US7265380B2 (en) 2007-09-04
US7507613B2 (en) 2009-03-24
EP1705726B1 (en) 2012-10-17
CN1855572B (zh) 2011-03-30
EP1705726A3 (en) 2008-09-17

Similar Documents

Publication Publication Date Title
KR100981558B1 (ko) 양극성 유기 전계 효과 박층 트랜지스터 및 그의 제조 방법
KR100915508B1 (ko) 박층 전계 효과 트랜지스터 및 그 제조 방법
JP5124520B2 (ja) 薄膜トランジスタ
US7557392B2 (en) Field effect transistor and making method
JP4883558B2 (ja) 両極性有機電界効果薄層トランジスター及びその製造方法
KR102073763B1 (ko) 유기절연막 조성물, 유기절연막의 형성방법, 및 상기 유기절연막을 포함하는 유기박막트랜지스터
KR101375964B1 (ko) 유기 전계 효과 트랜지스터 및 그의 제조 방법
JP2005507180A (ja) 有機電子デバイス用の絶縁体
KR20060064863A (ko) 유기박막 트랜지스터의 제조방법
US7648852B2 (en) Low-voltage organic thin film transistor and fabrication method thereof
US20150295193A1 (en) Semiconductor device using paper as a substrate and method of manufacturing the same
KR101102222B1 (ko) 전기장 처리를 이용한 유기 박막 트랜지스터의 제조방법
US20070249181A1 (en) Process using a broken gelled composition
JP4957881B2 (ja) 薄層電界効果トランジスターの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 8