JP4957881B2 - 薄層電界効果トランジスターの製造方法 - Google Patents

薄層電界効果トランジスターの製造方法 Download PDF

Info

Publication number
JP4957881B2
JP4957881B2 JP2005085603A JP2005085603A JP4957881B2 JP 4957881 B2 JP4957881 B2 JP 4957881B2 JP 2005085603 A JP2005085603 A JP 2005085603A JP 2005085603 A JP2005085603 A JP 2005085603A JP 4957881 B2 JP4957881 B2 JP 4957881B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
pullulan
semiconductor
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005085603A
Other languages
English (en)
Other versions
JP2005317936A (ja
Inventor
育生 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2005085603A priority Critical patent/JP4957881B2/ja
Publication of JP2005317936A publication Critical patent/JP2005317936A/ja
Application granted granted Critical
Publication of JP4957881B2 publication Critical patent/JP4957881B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、シリコン半導体や化合物半導体を利用した薄層電界効果トランジスター(TFT)、特に液晶ディスプレイにおけるTFTの製造方法に関する。
シリコン半導体や化合物半導体を利用したTFTは、一般的な集積回路以外にも、その利用分野は拡大している。特に、液晶ディスプレイにおけるTFTの使用は常識化している。
特に近年、液晶ディスプレイは、ディスプレイの大型化と共に精細化も進みつつあり、従来以上に画素数に対応した多数のTFTの組み込みが要求されるようになってきている。
しかし、従来から用いられている通常の金属系半導体では、基板上に回路を形成する際、フォトレジスト等によるパターン化及びエッチング等の処理から、基板上に形成されるTFTに僅かの欠陥を生ずることが避けられなかった。しかも、これらの処理によりTFTの製造コストを低減するには一定の限界があった。他の薄型ディスプレイ、即ちプラズマディスプレイ、有機ELディスプレイにおいても、TFTを用いる場合には同様なことがいえる。
また、近年の大面積及び精細化傾向は、TFTの製造における欠陥の確率を高める傾向になっており、このTFT欠陥を最小限とする方法が強く望まれている。
一方、金属/絶縁体/半導体(MIS)構造を有するTFTにおいて、絶縁体及び半導体の材料を有機物とする試みがなされている。例えば、特表平5−508745号公報(特許文献1)では、絶縁層として比誘電率5以上の絶縁性有機高分子を、半導体層として重量平均分子量2,000以下の多共役有機化合物を用いて作製されたデバイスが電界効果を示し、その移動度が10-2cm2-1-1程度であることが記載されている。
特表平5−508745号公報 特公昭59−31521号公報
本発明は、上記事情に鑑みなされたものであり、従来よりもキャリアー移動度が高く、欠陥を最小限に抑えた薄層電界効果トランジスターの製造方法を提供することを目的とする。
本発明者は、上記目的を達成するため鋭意検討した結果、金属/絶縁体/半導体(MIS)構造を有するTFTにおいて、絶縁層を形成する物質としてシアノエチル化ジヒドロキシプロピルプルランを用いることにより、従来よりもキャリアー移動度を高めることができることを見出し、本発明を成すに至ったものである。
従って、本発明は、金属層からなるゲート電極上に、N−メチル−2−ピロリドン,N,N’−ジメチルホルムアミド,アセトン,アセトニトリル及びγ−ブチルラクトンから選ばれる有機溶媒にシアノエチル化ジヒドロキシプロピルプルランを溶解させた溶液を塗着、乾燥させて絶縁層を形成後、クロロホルム,トルエン,ヘキサン及びアルコールから選ばれる絶縁層を溶解しない有機溶媒に有機半導体を溶解させた溶液を絶縁層上に塗布、乾燥させて半導体層を形成することを特徴とする薄層電界効果トランジスターの製造方法を提供する。
本発明によれば、TFTの絶縁層材料をシアノエチル化ジヒドロキシプロピルプルランとすることにより、従来の金属系半導体及び絶縁体の使用における回路形成技術でフォトレジスト等によるパターン化及びエッチング等の処理をすることなく、TFT欠陥の確率を減少させて、製造コストの低減を図ることが可能となる。
本発明のTFTは、例えば図1に示されているように、SiO2等の基板1上にゲート電極となる金属層2が形成され、その上に絶縁層3が形成され、更にその上に半導体層4が形成されると共に、この半導体層4上にソース電極5及びドレイン電極6が形成されたものである。この場合、金属層としては、一般的なITO(Indium Tin Oxide)膜又は物理的気相蒸着法(Physical Vapor Deposition)や有機金属化学気相蒸着法(Metal Organic CVD:MOCVD)によるAu、Cu、Al等の単独金属又はAu/Ti、Cu/Ti、Al/Ti等の積層金属を使用することができるが、本発明の目的から印刷により作製できることが好ましいので、実用上問題がなければ導電性金属ペーストの使用が好ましい。
本発明のTFTにおいて、絶縁層を形成するシアノエチル化ジヒドロキシプロピルプルランは、グルコース単位1モル当たりのシアノエチル基の置換基が、3モルを超えていることが望ましい。なお、その上限は特に制限されないが、通常6モル以下である。これは、残存水酸基量が多いとロスファクターである誘電正接が増加し、本発明の目的において好ましくない場合があるからである。
また、ジヒドロキシプロピルプルラン分子内の水酸基に対するシアノエチル基の置換率は、75モル%以上、好ましくは80モル%以上が望ましい。その上限は特に制限されないが、理論的には100%である。これは充分に向上した移動度を示すTFTを得るためには、一定以上のシアノ基の極性基濃度が必要であるばかりでなく、上記同様、残存水酸基量が多いとロスファクターである誘電正接が増加し、本発明の目的において好ましくない場合があるからである。
シアノエチル化ジヒドロキシプロピルプルランは、プルラン樹脂をアルカリ触媒存在下、グリシドールと反応させ、ジヒドロキシプロピルプルランを合成し、次いでアルカリ触媒存在下アクリロニトリルと反応させることにより得られる(特許文献2:特公昭59−31521号公報参照)。
即ち、シアノエチル化ジヒドロキシプロビルプルランは、第1段階として主鎖であるプルランの水酸基にグリシドールを付加させることにより分子内の水酸基モル数を増加させた後、第2段階としてアクリロニトリルを付加することで、アクリロニトリルの最大付加モル数を増加することができ、グルコース単位1モル当たりのシアノエチル基の置換量が3モルを超えるものが得られる。
ここで、本発明のシアノエチル化ジヒドロキシプロピルプルランと同様、絶縁層物質であるシアノエチルプルランは、後述の比較例に示したように、本発明のシアノエチル化ジヒドロキシプロピルプルランよりも移動度が低い。10kHzでの比誘電率は、シアノエチル化ジヒドロキシプロピルプルランが19.0、シアノエチルプルランが18.5と同等であることから、移動度の向上は比誘電率のみでは説明できないことがわかる。
一方、シアノエチル化ジヒドロキシプロピルプルラン及びシアノエチルプルランともに、高誘電率を示すのは分子内に存在する極性基であるシアノエチル基が電場に対して配向することによる。
シアノエチルプルランは、主鎖であるプルラン樹脂の繰り返し単位であるグルコース1モル当たり水酸基3モルを有していることから、アクリロニトリルの最大付加モル数は3モル、つまりグルコース単位1モル当たりのシアノエチル基の置換量は最大3モルである。一方、本発明のシアノエチル化ジヒドロキシプロピルプルランは上述のように第1段階として分子内の水酸基モル数を増加させて、第2段階としてアクリロニトリルを付加するため、グルコース単位1モル当たりのシアノエチル基の置換量が3モルを超えるものとなる。
このことから、シアノエチル化ジヒドロキシプロピルプルランの移動度が、シアノエチルプルランのそれより高くなるのは、ゲートに電位が印加された時に生ずる絶縁層−半導体層の界面での絶縁層表面に配向する極性基の分子当たりの割合が、シアノエチル化ジヒドロキシプロピルプルランのほうがシアノエチルプルランに比べて多いことから、チャンネルの形成が増長されたためと考えられる。
また、本発明のTFTにおいて、半導体層を形成する物質は、特に限定されるものではないが、有機半導体が好ましい。具体的には、ポリ(3−ヘキシルチオフェン)等のポリチオフェン類、ポリアニリン類、ポリアセチレン類、ポリチェニレンビニレン類、ポリフェニレンビニレン類、ペンタセン、銅フタロシアニン、α−セキシチエニル等が挙げられる。半導体層を形成する物質が高分子化合物の場合には、ゲルパーミュエーションクロマトグラフィー(GPC)によるポリスチレン換算の重量平均分子量が2,000を超え1,000,000以下の高分子化合物であれば特に限定されるものではないが、絶縁層が溶解しない有機溶媒に溶解する必要がある。これは、積層により半導体層及び絶縁層を形成しようとすると、一般的には界面状態が均一にならないと考えられているからである。
従来、有機TFTの検討においては、特表平5−508745号公報にも記載されているように、有機絶縁膜上に有機半導体層を蒸着により形成する方法や無機系絶縁膜上に有機半導体層のみを形成する方法が採られていた。例えば、有機半導体材料及び有機絶縁材料共に同一の有機溶剤に溶解して用いた場合、塗着、乾燥により得られた有機絶縁層上に、有機半導体材料を溶解した溶解液を塗着した場合、その塗着界面において有機絶縁材料の微少な溶解を生じ、最終的に乾燥して得られた積層界面には乱れを生ずることとなる。しかし、本発明においては、半導体層を構成する物質が高分子化合物の場合、半導体材料及び絶縁材料を溶解する有機溶剤種類を変えること、即ち、いずれかの材料がいずれかの有機溶媒に溶解しないものを用いることによって、この問題を回避することに成功した。
この場合、絶縁層を構成するシアノエチル化ジヒドロキシプロピルプルランを溶解する有機溶媒としては、N−メチル−2−ピロリドン、N,N’−ジメチルホルムアミド、アセトン、アセトニトリル、γ−ブチルラクトン等が使用され、一方、半導体層を構成する物質が高分子化合物の場合にはこれらを溶解する有機溶媒としては、クロロホルム、トルエン、ヘキサン、アルコール類等が使用される。いずれの場合も1種又は2種以上を混合して用いることができる。
本発明において、金属層からなるゲート電極上にシアノエチル化ジヒドロキシプロピルプルランを有機溶剤に溶解した高分子溶液を塗着、乾燥させて絶縁層を形成後、半導体層を形成する薄層電界効果トランジスターの製造方法は、公知の方法を用いることができる。例えば、ガラス又は一般的なポリマーシート等から選択された基板上にゲート電極となる金属層をスパッタリングで形成するか、あるいは金属ペーストや導電性高分子等をスピンコート、スクリーン印刷、インクジェット印刷により塗布、乾燥して形成する。なお、一般的に入手可能なITO膜付きガラスを用いてもよい。
形成されたゲート電極上に、シアノエチル化ジヒドロキシプロピルプルランを有機溶媒に溶解した溶液をスピンコート、スクリーン印刷、インクジェット印刷により塗布、乾燥して絶縁層を形成する。
その後、半導体層を形成する物質を溶解した溶液を、絶縁層上にスピンコート、スクリーン印刷、インクジェット印刷により塗布、乾燥するか、真空気化により蒸着して半導体層を作製する。なお、この際に絶縁層−半導体層間の界面で半導体分子を配向させるために、絶縁層表面に公知のラビング処理等、物理的処理を行ってもよい。
最後に、半導体層上にソース及びドレイン電極をスパッタリングで形成するか、金属ペーストや導電性高分子等をスクリーン印刷、インクジェット印刷により塗布、乾燥する。
本発明のTFTは、金属層からなるゲート電極上に絶縁層を設け、更にその上に半導体層を形成した構造であり、ゲートに電位が付加されることにより電場を形成し、電界効果により絶縁層近傍の半導体中に電荷を生じ、半導体層上にソース及びドレイン電極が形成されて、両電極間の半導体層中に導電性領域、いわゆるチャンネルを形成するものである。
従って、絶縁層と半導体層の界面状態が非常に重要であり、これは界面が平坦である程、好ましいことを意味する。
以下、実施例及び比較例を示して本発明を具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
参考例1]
絶縁層材料として、ジヒドロキシプロピルプルラン分子内の水酸基に対するシアノエチル基の置換率が83.7モル%であり、グルコース単位1モル当たりのシアノエチル基の置換量が3.45モルであるシアノエチル化ジヒドロキシプロピルプルラン(10kHzでの比誘電率は19.0)を、有機半導体層材料としてジクロロメタンを用いたソックスレー抽出により精製されたα−セキシチエニルをそれぞれ使用して、下記に示す方法でTFTを作製し、評価した。
1cm×2.5cmのガラス(SiO2)基板上に、室温、背圧10-4Paの条件でRFスパッタ法によりAuを20nm蒸着することでゲート電極を作製した。
次に、ゲート電極上に、絶縁層材料であるシアノエチル化ジヒドロキシプロピルプルランのN,N’−ジメチルホルムアミド40質量%の溶液を0.2μmメンブランフィルターで濾過後、スピンコートして100℃で1時間乾燥し、絶縁層を形成した。
形成された絶縁層上に、α−セキシチエニルを真空気化により蒸着し、膜厚50nmの半導体層を形成した。最後にAuを用いてスパッタリングによりソース及びドレインとなる90μmの間隔(図1においてL)で隔てられた4mm幅(図1においてW)に二つの電極を作製した。
得られたデバイスの移動度は、6.0×10-1cm2-1-1であった。
[比較例1]
絶縁層材料として、シアノエチルプルラン分子内の水酸基に対するシアノエチル基の置換率が85.2モル%であり、グルコース単位1モル当たりのシアノエチル基の置換量が2.56モルであるシアノエチルプルラン(10kHzでの比誘電率は18.5)を用いた以外は、参考例1と同様にTFTを作製し、評価した。
得られたデバイスの移動度は、4.3×10-1cm2-1-1であった。
本発明のTFTの一態様を示す斜視図である。
符号の説明
1 基板
2 金属層(ゲート電極)
3 絶縁層
4 半導体層

Claims (1)

  1. 金属層からなるゲート電極上に、N−メチル−2−ピロリドン,N,N’−ジメチルホルムアミド,アセトン,アセトニトリル及びγ−ブチルラクトンから選ばれる有機溶媒にシアノエチル化ジヒドロキシプロピルプルランを溶解させた溶液を塗着、乾燥させて絶縁層を形成後、クロロホルム,トルエン,ヘキサン及びアルコールから選ばれる絶縁層を溶解しない有機溶媒に有機半導体を溶解させた溶液を絶縁層上に塗布、乾燥させて半導体層を形成することを特徴とする薄層電界効果トランジスターの製造方法。
JP2005085603A 2004-03-30 2005-03-24 薄層電界効果トランジスターの製造方法 Active JP4957881B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005085603A JP4957881B2 (ja) 2004-03-30 2005-03-24 薄層電界効果トランジスターの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004098441 2004-03-30
JP2004098441 2004-03-30
JP2005085603A JP4957881B2 (ja) 2004-03-30 2005-03-24 薄層電界効果トランジスターの製造方法

Publications (2)

Publication Number Publication Date
JP2005317936A JP2005317936A (ja) 2005-11-10
JP4957881B2 true JP4957881B2 (ja) 2012-06-20

Family

ID=35444987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005085603A Active JP4957881B2 (ja) 2004-03-30 2005-03-24 薄層電界効果トランジスターの製造方法

Country Status (1)

Country Link
JP (1) JP4957881B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5861101A (ja) * 1981-10-06 1983-04-12 Sumitomo Chem Co Ltd シアノエチル化ヒドロキシアルキルプランの製造法
JP3994441B2 (ja) * 1995-01-09 2007-10-17 松下電器産業株式会社 電界効果トランジスタ
JP3515507B2 (ja) * 2000-09-29 2004-04-05 株式会社東芝 トランジスタおよびその製造方法
JP4076749B2 (ja) * 2001-10-15 2008-04-16 富士フイルム株式会社 導電性有機化合物及び電子素子
JP3963693B2 (ja) * 2001-10-15 2007-08-22 富士通株式会社 導電性有機化合物及び電子素子
JP2004063976A (ja) * 2002-07-31 2004-02-26 Mitsubishi Chemicals Corp 電界効果トランジスタ
JP2005064489A (ja) * 2003-07-25 2005-03-10 Canon Inc 有機半導体素子及び有機半導体素子の製造方法

Also Published As

Publication number Publication date
JP2005317936A (ja) 2005-11-10

Similar Documents

Publication Publication Date Title
US8088642B2 (en) Thin-filmed field effect transistor and making method
KR100981558B1 (ko) 양극성 유기 전계 효과 박층 트랜지스터 및 그의 제조 방법
KR20100032654A (ko) 유기 박막 트랜지스터의 제조방법 및 그에 의해 제조된 유기 박막 트랜지스터
US7557392B2 (en) Field effect transistor and making method
JP4883558B2 (ja) 両極性有機電界効果薄層トランジスター及びその製造方法
US7256436B2 (en) Thin-film field-effect transistors and making method
JP5152493B2 (ja) 有機電界効果トランジスター及びその製造方法
JP4419425B2 (ja) 有機薄膜トランジスタ素子
JP4957881B2 (ja) 薄層電界効果トランジスターの製造方法
JP5334039B2 (ja) 有機電界効果トランジスター及びその製造方法
JP4858804B2 (ja) 薄層化学トランジスター及びその製造方法
JP2006028055A (ja) 有機半導体材料、有機トランジスタ、電界効果トランジスタ及びスイッチング素子
JP5055844B2 (ja) 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
JP4507513B2 (ja) 有機薄膜トランジスタの製造方法
KR101051075B1 (ko) 유기박막 트랜지스터 어레이 및 그 제조방법
JP2004273676A (ja) 有機薄膜トランジスタ及びその製造方法
JP2010153772A (ja) 薄膜トランジスタアクティブ基板、薄膜トランジスタアクティブ基板の製造方法および電気泳動ディスプレイ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150