KR20060064863A - 유기박막 트랜지스터의 제조방법 - Google Patents

유기박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20060064863A
KR20060064863A KR1020040103537A KR20040103537A KR20060064863A KR 20060064863 A KR20060064863 A KR 20060064863A KR 1020040103537 A KR1020040103537 A KR 1020040103537A KR 20040103537 A KR20040103537 A KR 20040103537A KR 20060064863 A KR20060064863 A KR 20060064863A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
organic thin
organic
gate insulating
Prior art date
Application number
KR1020040103537A
Other languages
English (en)
Other versions
KR101064773B1 (ko
Inventor
박현정
구본원
이상윤
정은정
김주영
신중한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040103537A priority Critical patent/KR101064773B1/ko
Priority to US11/123,120 priority patent/US7241652B2/en
Priority to CNA2005101294183A priority patent/CN1979913A/zh
Priority to JP2005356041A priority patent/JP5132053B2/ja
Publication of KR20060064863A publication Critical patent/KR20060064863A/ko
Application granted granted Critical
Publication of KR101064773B1 publication Critical patent/KR101064773B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 기판, 게이트 전극, 게이트 절연막, 소스/드레인 전극 및 유기 반도체층이 차례로 형성된 유기박막 트랜지스터를 제조함에 있어서, 소스/드레인 전극이 형성된 게이트 절연막 표면을 무기산 또는 유기산에 함침시키고, 어닐링하는 것을 특징으로 하는 유기박막 트랜지스터의 제조방법에 관한 것이다. 본 발명의 방법에 의하면 포토레지스트 공정에 의해 손상된 게이트 절연막 표면을 효과적으로 회복시킬 수 있을 뿐만 아니라, 전하이동도 및 전류점멸비가 높은 유기박막 트랜지스터를 제조할 수 있다.
유기박막 트랜지스터, 게이트 절연막, 산처리, 어닐링

Description

유기박막 트랜지스터의 제조방법{Method for Fabricating Organic Thin Film Transistor}
도 1은 본 발명의 일 실시예에 의해 제조된 유기박막 트랜지스터의 단면 개략도이고, 및
도 2는 본 발명의 실시예 및 비교예에 의해 제조된 유기 박막 트랜지스터의 전류전달특성을 비교 도시한 그래프이다.
본 발명은 유기박막 트랜지스터의 제조방법에 관한 것으로, 더욱 상세하게는 기판, 게이트 전극, 게이트 절연막, 소스/드레인 전극 및 유기 반도체층이 차례로 형성된 유기박막 트랜지스터를 제조함에 있어서, 소스/드레인 전극이 형성된 게이트 절연막 표면을 무기산 또는 유기산에 함침시키고, 어닐링하는 것을 특징으로 하는 유기박막 트랜지스터의 제조방법에 관한 것이다.
유기 반도체는 반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌 이 개발된 후, 유기물의 특성 즉 합성 방법의 다양함, 섬유나 필름 형태로의 성형이 용이함, 유연성, 전도성, 저렴한 생산비로 인해 새로운 전기전자 재료로서 기능성 전자소자 및 광소자 등 광범위한 분야에서 활발한 연구가 이루어지고 있다.
이러한 전도성 고분자를 이용한 소자 중에서, 유기물을 활성층으로 사용하는 유기박막 트랜지스터에 관한 연구는 1980년 이후부터 시작되었으며, 근래에는 전 세계에서 많은 연구가 진행 중에 있다. 상기 유기박막 트랜지스터는 Si 박막 트랜지스터와 구조적으로 거의 같은 형태로서 반도체 영역에 Si 대신에 유기물을 사용한다는 차이점이 있다. 이러한 유기박막 트랜지스터는 기존의 실리콘 공정인 플라즈마를 이용한 화학증착(CVD)이 아닌 상압의 프린팅 공정이 가능하다는 큰 장점이 있다.
현재 유기박막 트랜지스터는 능동형 디스플레이의 구동소자, 스마트 카드(smart card)와 인벤토리 택(inventory tag)용 플라스틱 칩에 그 활용도가 예상되고 있으며, α-Si 박막 트랜지스터의 성능에 접근하고 있다.
한편, 유기박막 트랜지스터는 일반적으로 기판, 게이트전극, 게이트 절연막, 소스/드레인 전극, 유기 반도체층을 포함하여 구성되고, 소스/드레인 전극 위에 유기 반도체층이 형성되는 바닥 접촉(bottom contact)형과 유기 반도체층 위에 마스크 증착 등으로 소스/드레인 전극이 뒤에서 형성되는 상부 접촉(top contact)형으로 나눌 수 있다.
상기 바닥 접촉형 유기박막 트랜지스터의 경우, 게이트 절연막 위에 소스/드레인 전극을 형성하기 위해 증착 후 패턴형성을 위한 포토레지스트 공정을 거쳐야 하기 때문에 게이트 절연막이 포토레지스트 스트립퍼(stripper) 등에 노출되고, 그에 따라 포토레지스트 스트립퍼에서 발생된 질소가 게이트 절연막 표면에 흡착되어 게이트 절연막을 손상시킴으로써 절연특성이 우수한 유기박막 트랜지스터를 제조하지 못하는 문제점이 있었다.
종래에는 게이트 절연막의 표면 손상을 줄이기 위해 위한 방법으로, 비활성 기체 플라즈마(non-reactive gas plasma)로 손상된 게이트 절연막 표면을 물리적으로 처리하는 방법이나 또는 자기조립단분자막(Self-Assembly Monolayer, SAM)에 의해 게이트 절연막을 이중층(double-layer)으로 구성하는 방법이 소개되었다.
그러나, 상기와 같은 방법들은 손상된 게이트 절연막 표면을 물리적으로 부드럽게 만드는 것에 한정되거나, 이중층을 형성하기 위해 추가의 물질이 필요하다는 문제점이 있었다.
본 발명은 상기 종래 기술의 문제점을 해결하기 위한 것으로서, 소스/드레인 전극이 형성된 게이트 절연막의 표면을 산처리함으로써 손상된 게이트 절연막 표면을 간단한 화학적 공정에 의해 효과적으로 회복시키고, 그에 따라 유기박막 트랜지스터의 전기적 특성, 특히 높은 전하 이동도 및 전류점멸비를 나타내는 향상된 유기박막 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 해결하기 위한 본 발명의 하나의 측면은 기판, 게이트 전극, 게이트 절연막, 소스/드레인 전극 및 유기 반도체층이 차례로 형성된 유기박막 트랜 지스터를 제조함에 있어서, 소스/드레인 전극이 형성된 게이트 절연막 표면을 무기산 또는 유기산에 함침시키고, 어닐링하는 것을 특징으로 하는 유기박막 트랜지스터의 제조방법에 관한 것이다.
본 발명의 다른 측면은 상기 제조방법에 의해 제조된 유기박막 트랜지스터 에 관한 것이다.
본 발명의 또 다른 측면은 상기 유기박막 트랜지스터를 이용하여 제조된 표시소자에 관한 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 관하여 더욱 상세하게 설명한다.
본 발명의 유기박막 트랜지스터의 제조방법은 바닥 접촉(bottom-contact)형 구조에 적용될 수 있다. 도 1은 본 발명의 일 실시예에 의해 제조된 유기박막 트랜지스터의 단면 개략도이다. 도 1을 참고하면, 기판 위에 게이트 전극이 형성되고, 그 위에 게이트 절연막을 적층한 후, 그 위에 소스 및 드레인 전극을 형성하고, 그 위에 유기 반도체층이 형성된다.
본 발명은 도 1에 도시된 바와 같은 유기박막 트랜지스터를 제조함에 있어서, 소스/드레인 전극이 형성된 게이트 절연막 표면을 무기산 또는 유기산에 함침시키고, 어닐링하는 것을 특징으로 한다.
즉, 본 발명은 ⅰ) 기판 위에 게이트 전극을 형성하는 단계; ⅱ) 게이트 절연막을 형성하는 단계; ⅲ) 소스/드레인 전극을 형성하는 단계; ⅳ) 게이트 절연막 을 산처리 하는 단계; 및 ⅴ) 유기 반도체층을 형성하는 단계를 포함한다.
이를 단계적으로 설명하면 다음과 같다.
제(ⅰ)단계:
통상적인 방법에 따라 기판을 세척하여 불순물을 제거하고, 증착(deposition) 및 패터닝(patterning)에 의해 게이트 전극을 형성한다.
제(ⅱ)단계:
기판 위에 게이트 전극이 형성되면, 그 위에 진공증착이나 용액공정에 의해 게이트 절연막을 형성한다. 상기 게이트 절연막 형성 단계에서는, 예를 들어 가교제를 함유한 폴레비닐페놀을 450nm 내지 650nm의 두께로 코팅시킨다. 이어서, 약 60℃ 내지 150℃ 범위 내에서 약 1분 내지 10분 동안 소프트 베이크(soft bake)를 진행한다.
제(ⅲ)단계:
게이트 절연막이 형성되면, 그 위에 예를들어 ITO을 열증착법(thermal evaporation method) 등으로 코팅하여 박막을 형성한 후 코팅된 상부에 마스크를 통한 노광(exposure) 공정을 진행하여 소스 전극 및 드레인 전극이 형성될 영역(또는 소스전극 및 드레인 전극 이외의 영역)을 노출시키는 현상(develop)공정을 진행 한다. 이어서, 아세토니트릴(Acetonitrile) 등으로 에칭하고, 마지막으로 포토레지스트 스트립퍼(stripper)로 포토레지스트를 제거하여 소스/드레인 전극을 형성한다.
포토레지스트를 제거하기 위해 사용되는 포토레지스트 스트립퍼는 일반적으로, 테트라에틸렌 글리콜 4 내지 12%, 테트라하이드로티오펜 20 내지 40%, NMP(N-methylpyrrolidone) 30 내지 50% 및 디에틸렌 글리콜 모노에틸에테르 5 내지 20%로 구성된다. 상기와 같은 구성성분으로 이루어진 포토레지스트 스트립퍼는 게이트 절연막 표면에 질소를 흡착시켜 게이트 절연막을 약염기로 만들어 손상시킬 수 있다. 본 발명에서는 상기와 같이 약염기로 된 게이트 절연막 표면을 무기산 또는 유기산으로 처리하여 중화시킴으로써 손상된 게이트 절연막 표면을 회복시킬 수 있다.
제(ⅳ)단계:
소스/드레인 전극이 형성되면, 포토레지스트 스트립퍼에 의해 손상된 게이트 절연막을 15℃ 내지 35℃에서 0.5초 내지 10초 동안 무기산 또는 유기산에 함침시킨 후, 소스 전극 및 드레인 전극의 점착성을 향상시키기 위해 90℃ 내지 200℃에서 1분 내지 10분 동안 열처리하여 어닐링한다.
본 발명에서 사용되는 바람직한 무기산은 구체적으로 HI, HBr, HCl, HF, HNO3, H3PO4 및 H2SO4, 또는 이들의 혼합물을 예로 들 수 있으나, 반드시 이에 한정 되는 것은 아니다. 상기에서, 혼합물은 구체적으로 HCl 및 HNO3을 혼합하여 사용하는 ITO 에천트(etchant)를 예로들 수 있다.
또한, 본 발명에서 사용되는 바람직한 유기산은 구체적으로 하기 화학식 1로 표시된다:
RCOOH
상기 식에서,
R은 H, 탄소수 1 내지 12의 알킬기(alkyl group), 알케닐기(alkenyl group), 알키닐기(alkynyl group), 탄소수 3 내지 30의 시클로알킬기(cycloalkyl gorup), 탄소수 6 내지 30의 아릴기(aryl group), 또는 이들의 불소 치환 관능기이다.
제(ⅴ)단계:
마지막으로, 상기 소스/드레인 전극 위에 유기반도체 물질(예를들어, 펜타센)을 열증착법 등으로 코팅하여 유기 반도체층을 형성한다.
본 발명의 유기박막 트랜지스터에 있어서, 게이트 절연막으로 사용되는 물질로는 폴리올레핀, 폴리비닐, 폴리아크릴, 폴리스티렌, 폴리우레탄, 폴리이미드, 폴레비닐페놀 및 이들의 유도체와 같은 유기물질 및 SiNx(0<x<4), SiO2 및 Al 2O3와 같은 무기물질 등을 예로 들 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 유기박막 트랜지스터에 있어서, 유기 반도체층으로 사용되는 물질로는 펜타센, 구리 프탈로시아닌, 폴리티오펜, 폴리아닐린, 폴리아세틸렌, 폴리피롤, 폴리페닐렌비닐렌 및 이들의 유도체를 예로 들 수 있으나, 이에 한정되지는 않는다.
게이트 및 소스, 드레인 전극의 소재로는 통상적으로 사용되는 금속 또는 전도성 고분자가 사용될 수 있으며, 구체적으로는 금(Au), 은(Ag), 알루미늄(Al), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 인듐틴산화물(ITO), 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylene vinylene), PEDOT (polyethylenedioxythiophene) /PSS(polystyrenesulfonate) 혼합물 등을 예로 들 수 있으나, 이에 한정되지 않는다.
본 발명의 유기박막 트랜지스터가 형성되는 기판은 유리, 실리콘, 플라스틱 등으로 이루어지는 것을 사용할 수 있으나, 이에 한정되지 않는다.
본 발명의 방법에 의해 제조되는 유기박막 트랜지스터는 전계 발광 소자, 액정 소자, 전기 이동 소자 등과 같은 표시 소자의 제조에 이용될 수 있다.
이하에서 실시예를 통하여 본 발명을 보다 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명의 목적을 위한 것으로 본 발명을 제한하기 위한 것은 아니다.
실시예 1 :
먼저 세정된 유리 기판에 Al을 사용하여 스퍼터링법으로 1500Å 두께의 게이트 전극을 형성하였다. 그 위에 가교제를 함유한 폴레비닐페놀을 이용하여 스핀코팅법으로 1000rpm에서 5000Å 두께의 게이트 절연막을 코팅한 후 100℃에서 5분간 소프트베이킹하여 게이트 절연막을 형성하였다. 그 위에 ITO를 진공도 (2x10-7torr, 기판온도 50℃, 증착비 0.85Å/sec)의 조건으로 열증착법(thermal evaporation method)에 의해 1000Å 두께로 증착한 다음, 포토리소그래피에 의해 ITO 전극 패턴을 형성하였다. 이어서, 게이트 절연막을 상온에서 2초 동안 ITO 에천트(etchant)에 함침시킨 후, 130℃에서 3분 동안 어닐링하였다. 이어서, 펜타센을 열증착법으로 진공도 (2x10-7torr, 기판온도 50℃, 증착비 0.85Å/sec)의 조건으로 1000Å의 두께로 증착하였다.
실시예 2 :
소스/드레인 전극으로 Mo를 사용하는 것을 제외하고는 실시예 1과 동일하게 실시하여 유기박막 트랜지스터를 제작하였다.
실시예 3 :
소스/드레인 전극으로 Au를 사용하는 것을 제외하고는 실시예 1과 동일하게 실시하여 유기박막 트랜지스터를 제작하였다.
실시예 4 :
HNO3로 산처리하는 것을 제외하고는 실시예 1과 동일하게 실시하여 유기박막 트랜지스터를 제작하였다.
실시예 5 :
HCl로 산처리하는 것을 제외하고는 실시예 1과 동일하게 실시하여 유기박막 트랜지스터를 제작하였다.
비교예 1 :
게이트 절연막 표면을 산처리하지 않는 것을 제외하고는 실시예 1과 동일하게 실시하여 유기박막 트랜지스터를 제작하였다.
비교예 2 :
게이트 절연막 표면을 산처리하지 않는 것을 제외하고는 실시예 2와 동일하게 실시하여 유기박막 트랜지스터를 제작하였다.
상기 실시예 4, 실시예 5 및 비교예 1에서 수득한 유기박막 트랜지스터를 KEITHLEY Semiconductor Analyzer(4200-SCS)를 이용하여 전류 전달특성을 평가하여 도 2에 나타내었다.
또한, 상기 실시예 1 내지 5 및, 비교예 1 및 2에서 수득한 유기박막 트랜지스터의 전기적 특성을 하기 방법으로 측정하여 하기 표 1에 나타내었다.
*전하 이동도는 하기 포화영역(saturation region) 전류식으로부터 (ISD)1/2 과 VG를 변수로 한 그래프를 얻고 그 기울기로부터 구하였다:
Figure 112004058025705-PAT00001
상기 식에서, ISD는 소스-드레인 전류이고, μ 또는 μFET는 전하 이동도이며, Co는 산화막 정전용량이고, W는 채널 폭이며, L은 채널 길이이고, VG는 게이트 전압이며, VT는 문턱전압이다.
Ion/Ioff 전류비는 계산 방법은 온 상태의 최대 전류 값과 오프 상태의 최소 전류 값의 비로 구하였다. 한편 Ion/Ioff 전류비는 하기 식으로 표현된다.
Figure 112004058025705-PAT00002
상기 식에서 Ion은 최대 전류 값이고, Ioff는 차단누설전류(off-state leakage current)이며, μ는 전하 이동도이고, σ는 박막의 전도도이며, q는 전하량이고, NA는 전하밀도이며, t는 반도체 막의 두께이고, C0는 산화막 정전용량이고, VD는 드레인 전압이다.
표 1
전하이동도(㎠/Vs) Ion/Ioff
실시예 1 0.25 6.22×105
실시예 2 0.1 4.14×104
실시예 3 2.5 9.22×105
실시예 4 0.13 4.50×105
실시예 5 0.12 2.50×105
비교예 1 0.018 1.1×105
비교예 2 0.005 2.01×103
상기 표 1의 결과를 통해서 확인되는 바와 같이, 본 발명의 방법에 의해 제조되는 유기박막 트랜지스터는 전하이동도 및 전류점멸비 등의 전기적 특성이 우수하다.
이상에서 구체적인 실시예를 들어 본 발명을 상세하게 설명하였으나 본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 본 발명이 속하는 기술 분야의 당업자에 의해 많은 변형이 가능함은 자명할 것이다.
상술한 바와 같이, 본 발명에 따른 유기박막 트랜지스터 제조방법은 추가의 물질을 사용하지 않고, 간단한 화학적 공정에 의해 손상된 게이트 절연막 표면을 효과적으로 회복시킬 수 있으므로, 공정의 단순화 및 비용 절감을 달성하면서도 전하이동도 및 전류점멸비가 높은 유기 유기박막 트랜지스터를 제조할 수 있다.

Claims (11)

  1. 기판, 게이트 전극, 게이트 절연막, 소스/드레인 전극 및 유기 반도체층이 차례로 형성된 유기박막 트랜지스터를 제조함에 있어서, 소스/드레인 전극이 형성된 게이트 절연막 표면을 무기산 또는 유기산에 함침시켜 산처리하고, 어닐링하는 것을 특징으로 하는 유기박막 트랜지스터의 제조방법.
  2. 제 1항에 있어서, 상기 무기산이 HI, HBr, HCl, HF, HNO3, H3PO4 및 H 2SO4, 또는 이들의 혼합물로 이루어진 군에서 선택되는 것을 특징으로 하는 방법.
  3. 제 1항에 있어서, 상기 유기산이 하기 화학식 1로 표시되는 것을 특징으로 하는 방법.
    [화학식 1]
    RCOOH
    상기 식에서,
    R은 H, 탄소수 1 내지 12의 알킬기(alkyl group), 알케닐기(alkenyl group), 알키닐기(alkynyl group), 탄소수 3 내지 30의 시클로알킬기(cycloalkyl gorup), 탄소수 6 내지 30의 아릴기(aryl group), 또는 이들의 불소 치환 관능기이다.
  4. 제 1항에 있어서, 상기 산처리 공정이 게이트 절연막을 15℃ 내지 35℃에서 0.5초 내지 10초 동안 무기산 또는 유기산에 함침시켜 수행되는 것을 특징으로 하는 방법.
  5. 제 1항에 있어서, 상기 어닐링 공정이 90℃ 내지 200℃에서 1분 내지 10분 동안 수행되는 것을 특징으로 하는 방법.
  6. 제 1항에 있어서, 상기 게이트 절연막이 폴리올레핀, 폴리비닐, 폴리아크릴, 폴리스티렌, 폴리우레탄, 폴리이미드, 폴레비닐페놀 및 이들의 유도체와 같은 유기물질 및 SiNx(0<x<4), SiO2 및 Al2O3와 같은 무기물질로 이루어진 군에서 선택되는 것을 특징으로 하는 방법.
  7. 제 1항에 있어서, 상기 유기 반도체층이 펜타센, 구리 프탈로시아닌, 폴리티 오펜, 폴리아닐린, 폴리아세틸렌, 폴리피롤, 폴리페닐렌비닐렌 및 이들의 유도체로 이루어지는 군에서 선택되는 것을 특징으로 하는 방법.
  8. 제 1항에 있어서, 상기 게이트 전극, 소스 전극 및 드레인 전극이 금(Au), 은(Ag), 알루미늄(Al), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 인듐틴산화물(ITO), 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylene vinylene), PEDOT(polyethylenedioxythiophene) /PSS(polystyrenesulfonate) 혼합물로 이루어진 군에서 선택되는 것을 특징으로 하는 방법.
  9. 제 1항에 있어서, 상기 기판이 유리, 실리콘 또는 플라스틱으로 이루어진 군에서 선택되는 것을 특징으로 하는 방법.
  10. 제 1항의 제조방법을 통해 제조된 유기박막 트랜지스터.
  11. 제 1항의 제조방법을 통해 제조된 유기박막 트랜지스터를 이용하여 제작되는 표시소자.
KR1020040103537A 2004-12-09 2004-12-09 유기박막 트랜지스터의 제조방법 KR101064773B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040103537A KR101064773B1 (ko) 2004-12-09 2004-12-09 유기박막 트랜지스터의 제조방법
US11/123,120 US7241652B2 (en) 2004-12-09 2005-05-06 Method for fabricating organic thin film transistor
CNA2005101294183A CN1979913A (zh) 2004-12-09 2005-12-08 制备有机薄膜晶体管的方法
JP2005356041A JP5132053B2 (ja) 2004-12-09 2005-12-09 有機薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040103537A KR101064773B1 (ko) 2004-12-09 2004-12-09 유기박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20060064863A true KR20060064863A (ko) 2006-06-14
KR101064773B1 KR101064773B1 (ko) 2011-09-14

Family

ID=36584516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040103537A KR101064773B1 (ko) 2004-12-09 2004-12-09 유기박막 트랜지스터의 제조방법

Country Status (4)

Country Link
US (1) US7241652B2 (ko)
JP (1) JP5132053B2 (ko)
KR (1) KR101064773B1 (ko)
CN (1) CN1979913A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058458B1 (ko) * 2004-09-22 2011-08-24 엘지디스플레이 주식회사 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법
TWI288493B (en) * 2005-09-13 2007-10-11 Ind Tech Res Inst Method for fabricating a device with flexible substrate and method for stripping flexible-substrate
KR100708720B1 (ko) * 2005-10-19 2007-04-17 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 표시 장치
US7397072B2 (en) * 2005-12-01 2008-07-08 Board Of Regents, The University Of Texas System Structure for and method of using a four terminal hybrid silicon/organic field effect sensor device
EP1970948A4 (en) * 2006-01-06 2009-08-26 Fuji Electric Holdings THIN FILM FIELD EFFECT TRANSISTOR AND METHOD FOR THE PRODUCTION THEREOF
KR101319944B1 (ko) 2007-03-29 2013-10-21 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판의 제조 방법
GB2465597A (en) * 2008-11-24 2010-05-26 Merck Patent Gmbh Magnetron sputter ion plating
KR20110138343A (ko) * 2009-04-10 2011-12-27 미쓰비시 가가꾸 가부시키가이샤 전계 효과 트랜지스터, 그 제조 방법 및 그것을 사용한 전자 디바이스
CN102129991B (zh) * 2010-01-18 2012-09-05 上海华虹Nec电子有限公司 改善SiGe工艺中发射极窗口图形形成的方法
KR101108720B1 (ko) * 2010-06-21 2012-02-29 삼성전기주식회사 도전성 전극 패턴의 형성 방법 및 이를 포함하는 태양전지의 제조 방법
CN110504323B (zh) * 2019-08-29 2020-12-11 电子科技大学 一种柔性薄膜晶体管及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2664430B1 (fr) * 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
US5199892A (en) * 1991-10-15 1993-04-06 International Business Machines Corporation Connector assembly and information handling system component utilizing same
US5313596A (en) * 1993-01-05 1994-05-17 Dell Usa Lp Motorized portable computer/expansion chassis docking system
JP3596188B2 (ja) * 1995-09-22 2004-12-02 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US6326640B1 (en) * 1996-01-29 2001-12-04 Motorola, Inc. Organic thin film transistor with enhanced carrier mobility
US5796121A (en) * 1997-03-25 1998-08-18 International Business Machines Corporation Thin film transistors fabricated on plastic substrates
US5915985A (en) * 1997-05-05 1999-06-29 The Whitaker Corporation Traveling electrical connector
US6621098B1 (en) * 1999-11-29 2003-09-16 The Penn State Research Foundation Thin-film transistor and methods of manufacturing and incorporating a semiconducting organic material
US6599143B1 (en) * 2000-11-28 2003-07-29 Sun Microsystems, Inc. Variably positionable electrical connector
US6549400B1 (en) * 2001-01-12 2003-04-15 Crystal Group Inc. Method and system for quickly connecting a 1U personal computer
US6433359B1 (en) * 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
JP2003124231A (ja) * 2001-10-12 2003-04-25 Seiko Epson Corp 薄膜トランジスタの製造方法、電子機器、および電気光学装置
US6870181B2 (en) * 2002-07-02 2005-03-22 Motorola, Inc. Organic contact-enhancing layer for organic field effect transistors
JP2004273512A (ja) * 2003-03-05 2004-09-30 Konica Minolta Holdings Inc 有機薄膜トランジスタおよびその製造方法
TWI239687B (en) * 2004-01-07 2005-09-11 Top Yang Technology Entpr Co Electronic card shared connector with moving range
KR100719548B1 (ko) * 2005-03-24 2007-05-17 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치

Also Published As

Publication number Publication date
US20060128083A1 (en) 2006-06-15
JP5132053B2 (ja) 2013-01-30
CN1979913A (zh) 2007-06-13
JP2006165584A (ja) 2006-06-22
US7241652B2 (en) 2007-07-10
KR101064773B1 (ko) 2011-09-14

Similar Documents

Publication Publication Date Title
US7241652B2 (en) Method for fabricating organic thin film transistor
KR101157270B1 (ko) 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
KR101102152B1 (ko) 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
KR20080040119A (ko) 디클로로포스포릴기를 함유하는 자기조립단분자막 형성화합물을 이용한 유기박막 트랜지스터의 제조방법
KR100634682B1 (ko) 유기박막트랜지스터
KR100524552B1 (ko) 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터
US7341897B2 (en) Method of fabricating thin film transistor
KR101163791B1 (ko) 유기 전자소자의 전극형성 방법, 이에 의해 형성된 전극을포함하는 유기박막 트랜지스터 및 이를 포함하는 표시소자
KR20110056505A (ko) 상단 게이트 유기 박막 트랜지스터용 표면 처리된 기판
US8202759B2 (en) Manufacturing method of organic semiconductor device
JP5738944B2 (ja) 有機電界効果トランジスタの製造方法
KR101007813B1 (ko) 완충층을 포함하는 유기박막 트랜지스터
US7994071B2 (en) Compositions for forming organic insulating films, methods for forming organic insulating films using the compositions and organic thin film transistors comprising an organic insulating film formed by such a method
US20060102954A1 (en) Organic thin film transistor array panel and manufacturing method thereof
Boudinov et al. Organic Field Effect Transistors
Sandberg 11 Polymer Field-Effect

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160819

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170817

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 9