KR20020001532A - 성막 방법, 반도체 장치 및 그 제조 방법 - Google Patents

성막 방법, 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20020001532A
KR20020001532A KR1020010033196A KR20010033196A KR20020001532A KR 20020001532 A KR20020001532 A KR 20020001532A KR 1020010033196 A KR1020010033196 A KR 1020010033196A KR 20010033196 A KR20010033196 A KR 20010033196A KR 20020001532 A KR20020001532 A KR 20020001532A
Authority
KR
South Korea
Prior art keywords
film
gas
insulating film
dielectric constant
film forming
Prior art date
Application number
KR1020010033196A
Other languages
English (en)
Inventor
야마모토요우이치
이카쿠라히로시
스즈끼토모미
고타케유이치로
시오야요시미
오히라코우이치
오가와라쇼지
마에다카즈오
Original Assignee
무라세 하루오
캐논 한바이 가부시끼가이샤
마에다 가즈오
가부시끼가이샤 한도따이 프로세스 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라세 하루오, 캐논 한바이 가부시끼가이샤, 마에다 가즈오, 가부시끼가이샤 한도따이 프로세스 켄큐쇼 filed Critical 무라세 하루오
Publication of KR20020001532A publication Critical patent/KR20020001532A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 저유전율을 갖는 절연막을 형성하는 성막 방법에 관한 것이다. 그 구성은 실록산과 N2O로 되는 주요한 성막용 가스 성분에, 희석용의 불활성 가스 및 질소 가스(N2)중 적어도 어느 하나를 첨가하여 구성하는 성막 가스를 플라즈마화 하여, 반응시켜서 피성막 기판(21) 위에 절연막(22)을 형성한다.

Description

성막 방법, 반도체 장치 및 그 제조 방법{FILM FORMING METHOD, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 저유전율을 갖는 절연막을 형성하는 성막 방법, 반도체 장치 및 그 제조 방법에 관한 것이다.
근년, 반도체 집적회로 장치의 고집적도화, 고밀도화와 함께, 데이타 전송속도의 고속화가 요구되고 있다. 이 때문에, RC 딜레이가 작은 저유전율을 갖는 절연막(이하, 저유전율 절연막이라 함.)이 많이 개발되고 있다.
저유전율 절연막은 원료 가스로서 메틸실란(Si(CH3)4, SiH(CH3)3또는 CH3SiH3등)과 일산화질소(N2O)로 되는 성막가스, 또는 헥사메틸디실록산(HMDSO)과 일산화질소(N2O)로 되는 성막 가스를 사용한 플라즈마 CVD법(PE-CVD법)이 알려져 있다.
그러나, 상기 성막가스를 사용하여 저유전율 절연막, 예를 들면 비유전율 2.7대의 막을 안정하게 형성하기 어려운 문제가 있다.
즉, 비유전율을 낮추면, 저유전율 절연막의 표면이 거칠어지는 문제가 있다. 또한, 막두께가 2μm이상인 것을 성막하고자 하면, 형성된 막에 크랙이 발생하는 문제가 있다.
본 발명은 절연막의 표면 거칠음을 방지하고, 혹은 막두께가 두꺼운 절연막의 크랙 발생을 방지하면서, 그 절연막이 2.7대 혹은 그 이하의 낮은 비유전율을 얻을 수 있는 성막 방법, 반도체 장치 및 그 제조 방법을 제공함을 목적으로 한다.
본원 발명자의 실험에 의하면, 실록산과 N2O로 되는 주요한 성막 가스 성분에, Ar, He 또는 N2를 첨가하여 희석한 성막 가스를 사용하여, PE-CVD법으로 형성한 절연막에 대해서는, 도3 또는 도4에 나타낸 바와 같이, 실록산과 N2O만으로 되는 성막 가스를 사용하여 동일하게 PE-CVD법으로 성막한 절연막과 비교하여, 절연막의 표면 거칠음을 큰 폭으로 감소되었고, 또한 절연막의 크랙 발생을 큰 폭으로 억제되었다.
실록산 결합을 갖는 알킬 화합물로서, 헥사메틸디실록산(HMDSO: (CH3)3Si-O-Si(CH3), 옥타메틸시클로테트라실록산(OMCTS)
또는 테트라메틸시클로테트라실록산(TMCTS)
중 어느 하나를 사용할 수 있다.
도 1은 본 발명의 실시 형태인 성막 방법에 사용되는 플라즈마 성막 장치의 구성을 나타내는 측면도.
도 2는 본 발명의 실시 형태인 성막 방법에 사용되는 성막가스의 플라즈마 성막장치 챔버내로의 도입에 대해서 나타내는 타이밍 챠트.
도 3a는 HMDSO + N2O + Ar으로 되는 성막가스를 사용하여 이 실시 형태의 성막 방법으로 성막한 저유전율 절연막(22)의 표면을 관찰한 사진.
도 3b는 HMDSO + N2O로 되는 성막가스를 사용하여 형성한 비교용 시료의 저유전율 절연막의 표면을 관찰한 사진.
도 4a는 HMDSO + N2O + Ar로 되는 성막가스를 사용하여 본 발명의 실시 형태인 성막방법으로 성막한 저유전율 절연막의 표면을 관찰한 사진.
도 4b는 HMDSO + N2O로 되는 성막가스를 사용하여 형성한 비교용 시료의 저유전율 절연막의 표면을 관찰한 사진.
도 5는 본 발명의 실시 형태인 성막 방법으로 형성한 절연막에 대한, 비유전율과 Ar 유량의 관계를 나타내는 그래프.
도 6은 본 발명의 실시 형태인 성막방법으로 형성한 절연막에 대한, 비유전율 및 굴절률과 가스 압력의 관계를 나타내는 그래프.
도 7은 본 발명의 실시 형태인 성막 방법으로 형성한 절연막에 대한, 비유전율 및 굴절률과 가스 압력의 관계를 나타내는 그래프.
도 8a 및 도 8b는 본 발명의 실시 형태인 성막 방법으로 형성한 절연막의 특성 조사에 사용한 시료의 구성을 나타내는 단면도.
도 9a 내지 도 9c는 본 발명의 실시 형태인 성막 방법으로 형성한 절연막을 사용한 각종 반도체 장치를 나타내는 단면도(1).
도 10a 및 도 10b는 본 발명의 실시 형태인 성막 방법으로 형성한 절연막을 사용한 각종 반도체 장치를 나타내는 단면도(2).
이하에, 본 발명의 실시 형태에 대해서 도면을 참조하면서 설명한다.
(제 1의 실시 형태)
도 1은 본 발명의 실시 형태에 의한 반도체 장치의 제조 방법에 사용되는 평행 평판형의 플라즈마 성막장치(101)의 구성을 나타내는 측면도이다.
이 플라즈마 성막장치(101)는 플라즈마 가스에 의해 피성막 기판(21) 위에 절연막, 특히 저유전율을 갖는 절연막을 형성하는 장소인 성막부(101A)와, 성막가스를 구성하는 복수의 가스 공급원을 갖는 성막가스 공급부(101B)로 구성된다.
성막부(101A)는 도 1에 나타내는 바와 같이, 감압가능한 챔버(1)를 구비하고, 챔버(1)는 배기배관(4)을 통하여 배기장치(6)와 접속되어 있다. 배기배관(4)의 도중에는 챔버(1)와 배기장치(6)간의 도통/비도통을 제어하는 개폐 밸브(5)가 마련되어 있다. 챔버(1)에는 챔버(1)내의 압력을 감시하는 도시하지 않은 진공계 등의 압력계측 수단이 마련되어 있다.
챔버(1)내에는 대향하는 한 쌍의 상부전극(제 1의 전극)(2)과 하부전극(제 2의 전극)(3)이 구비되어 있고, 상부전극(2)에는 인피던스 매칭 박스(impedance matching box)(13)을 거쳐서 주파수 13.56MHz의 고주파 전력을 공급하는 고주파 전력 공급 전원(RF전원)(7)이 접속되고, 하부전극(3)에는 인피던스 매칭 박스 (14)를 거쳐서 주파수의 380kHz의 저주파 전력을 공급하는 저주파 전력 공급 전원(8)이 접속되어 있다. 이들 전원(7, 8)으로부터 상부전극(2) 및 하부전극(3)으로 전력을 공급하여, 성막 가스를 플라즈마화한다. 상부전극(2), 하부전극(3) 및 전원(7, 8)이 성막 가스를 플라즈마화 하는 플라즈마 생성 수단을 구성한다. 상하부 전극(2, 3)의 간격은 절연막의 성질을 결정하는 데 있어서 중요한 파라미터 중 하나이고, 특히 보다 조밀한 절연막을 형성하기 위해서는 그 간격을 기판의 두께 이상, 30mm이하로 하는 것이 바람직하다.
또한, 하부전극(3)에는 주파수 380kHz 뿐만 아니라, 주파수 100kHz 내지 1MHz의 저주파 전력을 인가할 수 있고, 또한, 하부전극(3)에 대향하는 상부전극(2)에는 주파수 13.56MHz 뿐만 아니라, 주파수의 1MHz이상의 고주파 전력을 인가해도 좋다.
상부전극(2)은 성막가스의 분산장치를 겸한다. 상부전극(2)에는 복수의 관통공이 형성되어, 하부전극(3)과의 대향면에서의 관통공의 개구부가 성막 가스의 방출구(도입구)가 된다. 이 성막가스 등의 방출구는 성막가스 공급부(101B)와 배관(9a)에 접속되어 있다. 또한, 경우에 따라, 상부전극(2)에는 도시하지 않은 히터를 구비할 수도 있다. 이는 성막 중에 상부전극(2)을 대략 100℃정도의 온도로 가열해 둠으로서, 성막가스 등의 반응 생성물로 되는 파티클이 상부전극(2)에 부착함을 방지하기 위한 것이다.
하부전극(3)은 피성막 기판(21)의 유지대를 겸하며, 또한 유지대 위의 피성막 기판(21)을 가열하는 히터(12)를 구비하고 있다.
성막가스 공급부(101B)에는 헥사메틸디실록산(HMDSO:(CH3)3Si-O-Si(CH3)3) 등의 실록산의 공급원과, 일산화질소(N2O)의 공급원과, 희석용의 불활성 가스인 아르곤(Ar) 혹은 헬륨(He)의 공급원과, 희석용 및 퍼지(purge)용의 질소(N2)의 공급원이 마련되어 있다.
이들 가스는 적당한 분기 배관(9b~9e) 및 이들 모든 분기 배관(9b~9e)이 접속된 배관(9a)를 통하여 성막부(101A)의 챔버(1)내에 공급된다. 분기 배관(9b~9e)의 도중에 유량 조정 수단(11a~11d)이나, 분기 배관(9b~9e)의 도통/비도통을 제어하는 개폐 수단(10b~10e)이 설치되고, 배관(9a)의 도중에 배관(9a)의 폐쇄/도통을 행하는 개폐 수단(10a)이 설치되어 있다. 또한, N2가스를 유통시켜 분기 배관(9b~9d)내의 잔류 가스를 퍼지하기 위해, N2가스 공급원과 접속된 분기배관(9e)과 기타의 분기 배관(9b~9d) 사이의 도통/비도통을 제어하는 개폐 수단(1Oj~1Om)이 설치되어 있다. 또한, N2가스는 분기 배관(9b~9d)내를 퍼지하는 것 외에, 배관(9a)내 및 챔버(1)내의 잔류 가스를 퍼지하기 위해서 사용한다. 또한, N2가스는 성막 가스의 희석 가스로서 사용한다.
본 발명이 적용되는, 성막 가스의 주요 성분 가스인 실록산에 대해서는, 대표예로서 이하에 나타내는 것을 사용할 수 있다.
(i) 헥사메틸디실록산(HMDSO:(CH3)3Si-0-Si(CH3)3)
(ii) 옥타메틸시클로테트라실록산(OMCTS)
(iii) 테트라메틸시클로테트라실록산(TMCTS)
이상과 같은 성막 장치(101)에 의하면, 헥사메틸디실록산(HMDSO) 등의 실록산의 공급원과, 일산화질소(N2O)의 공급원과, 희석용의 불활성 가스인 아르곤(Ar) 혹은 헬륨(He)의 공급원과, 희석용 및 퍼지용 질소(N2)의 공급원을 구비하고, 또한 성막가스를 플라즈마화 하는 플라즈마 생성 수단(2, 3, 7, 8)을 구비하고 있다.
이 CVD 장치를 사용하여, 실록산과 일산화질소(N2O)를 포함하는 성막 가스를 사용한 플라즈마여기 화학 기상 성장법(PE-CVD법)으로 성막한 절연막은 CH3를 함유하기 때문에, 저유전율을 가지며, 또한 치밀한 절연막을 형성할 수 있다.
또한, 실험에 의하면, 실록산과 일산화질소(N2O)로 구성되는 주요한 성막용 가스 성분 외에, 이들 성막 가스의 주요 성분을 불활성 가스인 아르곤(Ar) 혹은 헬륨(He), 또는 질소(N2)에 의해 희석함으로서, 성막의 표면 거칠음을 방지하고, 또한 성막의 크랙 발생을 억제할 수 있다.
또한, 플라즈마 생성수단 중 평행 평판형의 제 1 및 제 2 전극(2, 3)으로 각각 높고 낮은 2개 주파수의 전력을 공급하는 전원(7, 8)이 접속되어 있다. 따라서, 이들 높고 낮은 2개 주파수의 전력을 각각 각전극(2, 3)에 인가하여 플라즈마를 생성할 수 있다. 특히, 이와 같이 생성한 절연막은 한층 더 치밀하다.
또한, 플라즈마 생성 수단으로서, 예를 들면 평행 평판형의 제 1 및 제 2 전극(2, 3)에 의해 플라즈마를 생성하는 수단 외에, ECR(Electron Cyclotron Resonance)법에 의해 플라즈마를 생성하는 수단, 안테나로부터의 고주파 전력의 방사에 의해 헬리콘 플라즈마를 생성하는 수단 등을 사용할 수 있다.
다음에, 상기 가스를 사용한 본 발명의 실시 형태인 성막 방법, 및 이 방법으로 형성한 성막의 표면 상태 및 비유전율 등의 막 특성을 설명한다.
도 2는 실록산과 일산화질소(N2O)와 희석용 불활성 가스인 아르곤(Ar) 혹은 헬륨(He), 또는 질소(N2)에 의해 성막하는 방법에 의한 타이밍 챠트이다.
도 8a은 본 발명의 실시 형태에 의한 성막 방법을 사용하고, 또한 도 2의 타이밍 챠트에 따라서 기판 위에 성막한 저유전율을 갖는 절연막(이하, 저유전율 절연막이라 함)을 나타내는 단면도이다. 도 8b는 도 8a의 저유전율 절연막 위에 비유전율 측정용의 전극을 형성한 막 특성 조사용 시료의 단면도이다.
여기서, 3종류의 희석용 가스 각각에 대해서 소정의 파라미터(희석용 가스 유량 Z, 성막가스 압력 P)를 변화시켜 저유전율 절연막을 형성하였다. 3종류의 희석용 가스와 변화시킨 파라미터의 조합을 이하의 표 1~3에 각각 나타낸다.
또한, 다른 변화시키지 않은 성막 파라미터도 동일한 표 내에 나타낸다. 또한, 비교를 위해서, 주요한 성막가스 성분은 동일하게 희석용 가스를 포함하지 않은 성막 가스를 사용하여 절연막을 형성해서, 비교용 시료로 하였다.
HMDSO + N2O + Ar의 성막 가스에 대해서 변화시킨 파라미터를 Ar 유량 Z로 하고, 성막 조건을 표 1에 나타낸다. 조사한 Ar 유량 Z는 0, 50, 100, 150sccm의 4점이다.
[표 1]
성막 조건
성막가스 조건
성막가스 HMDSO + N20 + Ar
총 유량 250 sccm
N2O/HMDSO 유량비 1.5
Ar 유량 Z sccm
가스 압력 0.9 Torr
플라즈마 생성 조건
RF 전력(주파수 13.56MHz, 상부전극 인가) 250W
HMDSO + N2O + He의 성막 가스에 대해서 변화시킨 파라미터를 가스 압력 P로 하고, 성막 조건을 표 2에 나타낸다. 조사한 가스 압력 P는 0.9, 1.1, 1.3, 1.4 Torr의 4점이다.
[표 2]
성막 조건
성막가스 조건
HMDSO 유량 40 sccm
N2O 유량 60 sccm
He 유량 150 sccm
가스 압력 P Torr
플라즈마 생성 조건
RF 전력(주파수 13.56MHz, 상부전극 인가) 250W
HMDSO + N2O + N2의 성막 가스에 대해서 변화시킨 파라미터를 가스 압력으로 하고, 성막 조건을 표 3에 나타낸다. 조사한 가스압력P는 0.9, 1.0, 1.1, 1.2, 1.3, 1.4 Torr의 6점이다.
[표 3]
성막 조건
성막가스 조건
HMDSO 유량 50 sccm
N2O 유량 200 sccm
N2유량 200 sccm
가스 압력 P Torr
플라즈마 생성 조건
RF 전력(주파수 13.56MHz, 상부전극 인가) 250W
먼저, 도 1의 플라즈마의 CVD 장치 챔버(1)내에 p형의 실리콘 기판(피성막기판)(21)을 반입하여, 기판 설치대(하부전극)(3) 위에 놓는다.
그 다음에, 헥사메틸디실록산(HMDSO)을 유량 X sccm로, 일산화질소(N2O)를 유량 Y sccm로, 희석용 불활성 가스인 아르곤(Ar) 혹은 헬륨(He), 또는 질소(N2)를 유량 Z sccm로, 챔버(1) 내에 도입하여, 챔버(1)내의 가스 압력을 P Torr로 유지한다.
그 다음에, 상부전극(2)에 주파수 13.56MHz의 전력 250W를 인가한다. 이에 의해, 성막 가스에 에너지를 부여시켜 플라즈마화 한다. 이 상태를 소정시간 유지하면, 도 8a에 나타내는 바와 같이, 실리콘 기판(21) 위에 막두께 약 2.5∼3.0μm의 저유전율 절연막이 형성된다. 또한, 성막 중에, 피성막 기판(21)을 350℃~400℃로 가열해서 유지한다.
이상에 의해, 실리콘 기판(21) 위에 저유전율 절연막(22)이 형성된다.
다음에, 성막한 저유전율 절연막(22)의 표면을 관찰하였다. 그 결과를 도 3 내지 도 4에 나타낸다.
도 3a는 HMDSO + N2O + Ar로 되는 성막 가스를 사용하여 이 실시 형태의 성막 방법으로 성막한 저유전율 절연막(22)의 표면을 관찰한 사진이며, 도 3b는 HMDSO + N2O로 되는 성막 가스를 사용하여 형성한 비교용 시료의 저유전율 절연막의 표면을 관찰한 사진이다.
도면에 나타내는 바와 같이, 희석용 Ar를 첨가한 성막 가스에 의해 성막한 시료는 비교용 시료와 비교하여, 표면 거칠음을 거의 완전하게 방지할 수 있었다.
도 4a는 HMDSO + N2O + Ar로 되는 성막 가스를 사용하여 이 실시 형태의 성막 방법으로 성막한 저유전율 절연막의 표면을 관찰한 사진이며, 도 4 b는 HMDSO + N2O로 되는 성막 가스를 사용하여 형성한 비교용 시료의 저유전율 절연막의 표면을 관찰한 사진이다.
도면에 나타내는 바와 같이, 희석용의 아르곤을 첨가한 성막가스에 의해 성막한 시료는 비교용 시료와 비교하여, 크랙 발생을 거의 완전하게 억제할 수 있었다.
다음에, HMDSO + N2O + Ar의 성막 가스에 의해 형성한 절연막의 막 응력, 막 밀도 및 퇴적 속도를 조사하였다. 또한, 희석용 가스가 다른 3종류의 저유전율 절연막에 대해서 굴절률을 측정함과 동시에, 도 8b에 나타내는 바와 같이, 그들 3종류의 저유전율 절연막(22) 위에 각각 비유전율 측정용의 전극을 형성하여, 3종류의 저유전율 절연막(22)에 대한 비유전율을 조사하였다.
굴절률을 측정하는 경우는 엘립소미터(ellipsometer)로 6338 옴스트롱의 He-Ne 레이저를 사용한다. 또한, 막 응력을 측정하는 경우 옵티컬 레버 레이저 스캐닝 방식(optical lever laser scanning system)을 사용하고, 막 밀도를 측정하는 경우는 X선 반사율법(XRR, X Ray Reflectmetry)을 사용하다. 또한, 비유전율을 측정하는 경우는 직류 바이어스에 1MHz의 고주파의 신호를 중첩한 C-V 측정법을 사용하였다.
비유전율, 굴절률의 측정 결과를 도 5 내지 도 7에 나타낸다.
도 5는 성막 가스로서 HMDSO + N2O + Ar를 사용하여 형성한 저유전율 절연막에 대한, 비유전율과 Ar유량의 관계를 나타내는 그래프이다. 세로축은 선형 눈금으로 표시한 비유전율을 나타내고, 가로축은 선형 눈금으로 표시한 Ar유량(sccm)을 나타낸다.
도 5에 나타내는 결과에 의하면, Ar을 첨가하지 않은 경우, 비유전율이 약 2.62이고, Ar유량 50sccm에서 극소인 2.59가 되고, 이후의 Ar유량의 증가와 동시에 비유전율은 커져서, Ar유량 150sccm일 때 2.72가 되었다. 또한 Ar유량의 조사 범위 150이하에서, 2.7대 혹은 그 이하의 비유전율을 얻을 수 있었다. 조사는 하지 않았지만, Ar유량 150sccm 이상에서도 어느 정도의 범위까지는 2.7 혹은 그 이하의 비유전율을 얻을 수 있음은 명백하다.
또한, HMDSO + N2O + Ar의 성막 가스에 의해 형성한 절연막에 대해서, 굴절률은 1.408이고, 막 응력은 4.0×108(dyne/cm2)이고, 막 밀도는 1.3(g/cm3)이고, 퇴적 속도는 200(nm/min)였다. 이 때 성막 조건은 표 1 중 Ar유량 Z=50sccm인 경우이고, HMDSO 유량 80sccm이고, N2O의 유량 120sccm이다.
도 6은 성막 가스로서 HMDSO + N2O + He를 사용하여 형성한 저유전율 절연막에 관하여, 비유전율 및 굴절률과 가스 압력의 관계에 대해서 나타내는 그래프이다. 좌측의 세로축은 선형 눈금으로 표시한 비유전율을 나타내며, 우측의 세로축은 선형 눈금으로 표시한 굴절률을 나타낸다. 가로축은 선형 눈금으로 표시한 챔버내의 가스 압력(Torr)을 나타낸다.
도 6에 나타내는 결과에 의하면, 가스 압력이 0.9Torr일 때, 비유전율이 약 2.77이 되고, 이 후 가스 압력의 증대와 동시에 비유전율은 작아져서, 가스 압력이 1.4Torr일 때 비유전율은 약 2.64로 되었다. 모두 가스 압력의 조사 범위 0.9 내지 1.4의 범위에서, 2.7 혹은 그 이하의 비유전율을 얻을 수 있었다. 조사는 하지 않지만, 가스 압력 1.4 이상, 또는 0.9이하에서도 어느 정도의 범위까지는, 2.7대 혹은 그 이하의 비유전율을 얻을 수 있음은 명백하다.
이와 유사하게, 굴절률에 대해서는 가스 압력이 0.9Torr일 때, 약 1.44가 되고, 이 후 가스압력의 증대와 동시에 작아져서, 가스압력이 1.4Torr일 때, 약 1.36이 되었다.
도 7은 성막 가스로서 HMDSO + N2O + N2를 사용하여 형성한 저유전율 절연막에 대한, 비유전율 및 굴절률과 가스 압력의 관계를 나타내는 그래프이다. 좌측의 세로축은 선형 눈금으로 표시한 비유전율을 나타내고, 우측의 세로축은 선형 눈금으로 표시한 굴절률을 나타낸다. 가로축은 선형 눈금으로 표시한 챔버내의 가스 압력(Torr)을 나타낸다.
도 7에 나타내는 결과에 의하면, 가스 압력이 0.9 Torr일 때, 비유전율이 약 2.67이 되고, 이후 가스 압력의 증대와 동시에 비유전율은 작아지는 경향이 있어, 가스 압력이 1.4Torr일 때 비유전율은 약 2.58이 되었다. 모두 가스 압력의 조사 범위, 즉 0.9 내지 1.4의 범위에서, 2.7대 혹은 그 이하의 비유전율을 얻을 수 있었다. 조사는 하지 않았지만, 가스 압력 1.4이상, 또는 0.9이하에서도 어느 정도의 범위까지는, 2.7대 혹은 그 이하의 비유전율을 얻을 수 있음은 명백하다.
이와 마찬가지로, 굴절률에 대해서는 가스 압력이 0.9Torr일 때, 약 1.39가 되고, 이후 가스 압력의 증대와 함께 작아져서, 가스 압력이 1.4Torr일 때 약 1.38이 되었다.
이상과 같이, 본 발명의 실시 형태에 의하면, 실록산과 N2O로 되는 주요한 성막가스 성분에, Ar, He 또는 N2를 첨가하여 희석한 성막 가스를 사용하여, PE-CVD법으로 절연막을 형성한다. 이에 의해, 실록산과 N2O만으로 되는 성막 가스를 사용하여 동일한 PE-CVD법으로 절연막을 형성하는 방법과 비교하여, 절연막의 표면 거칠음을 큰폭으로 감소시키고, 또한 절연막의 크랙 발생을 큰폭으로 억제할 수 있다.
이상, 실시 형태에 의해 본 발명을 상세하게 설명했지만, 본 발명의 범위는 상기 실시 형태에 구체적으로 나타낸 예에 한정되는 것은 아니며, 본 발명의 요지를 벗어나지 않는 범위에서 상기 실시 형태의 변경은 본 발명의 범위에 포함된다.
예를 들면, 실록산으로 헥사메틸디실록산(HMDSO)을 사용하지만, 상기한 것 외의 실리콘 화합물, 예를 들면 옥타메틸시클로테트라실록산(OMCTS) 또는 테트라메틸시클로테트라실록산(TMCTS)을 사용할 수도 있다.
또한, 피성막 기판으로서 실리콘 기판을 사용하지만, 도 9a에 나타내는 것과 같이, 열 산화막이나, 화학 기상 성장법(CVD 법)으로 형성한 실리콘 산화막이나, 인이나 붕소를 포함한 실리콘 함유 절연막 등으로 되는 하지 절연막(24)이 표면에노출되어 있는 피성막 기판을 사용해도 좋고, 도 9b에 예시한 바와 같이, 하지 절연막(24) 위에 알루미늄, 고융점 금속이나 구리 등으로 되는 배선(26)이 형성된 피성막 기판을 사용해도 좋다. 특히, 본 발명의 절연막은 막두께를 두껍게 해도 표면 거칠음이나 크랙이 발생하지 않기 때문에, 도 9c에 나타내는 바와 같이, 상하 배선(26, 29)간의 층간 절연막(28)으로 사용해도 좋다. 또한, 도 10a,b와 같이, 주로 구리 막으로 된 하부 배선(33)과, 배선 매립홈(35a)에 매립된 주로 구리막으로 된 도체로 되는 상부 배선 사이의 층간 절연막(34)이나 배선 매립　절연막(32,35)으로서 사용해도 좋다. 또한, 도 10b는 도 10a의 I-I선 단면도이다. 도 10a,b중, 비어 홀(via hole)(34a)에 매립된 도체가 하부 배선(33)과 상부 배선을 접속하는 주로 구리막으로 된 접속 도체이다. 접속 도체와 상부 배선은 TaN 막(36a)과 구리막(36b)으로 되고, 하부 배선(33)도 마찬가지로, TaN 막(33a)과 구리막(33b)으로 된다. 또한, 상부 배선을 피복하는 절연막이 보호 절연막(38)이다.
본 발명에 의하면, 절연막의 표면 거칠음을 방지하고, 혹은 막두께가 두꺼운 절연막의 크랙 발생을 방지하면서, 그 절연막이 2.7대 혹은 그 이하의 낮은 비유전율을 얻을 수 있는 성막 방법, 반도체 장치 및 그 제조 방법을 제공할 수 있다.

Claims (8)

  1. 실록산과 N2O로 되는 주요한 성막용 가스 성분에, 희석용의 불활성 가스 및 질소 가스(N2) 중 적어도 어느 하나를 첨가하여 구성되는 성막 가스를 플라즈마화 하여, 반응시켜서, 피성막 기판 위에 절연막을 형성함을 특징으로 하는 성막 방법.
  2. 제 1항에 있어서,
    상기 불활성 가스는 아르곤(Ar) 또는 헬륨(He) 중 적어도 어느 하나임을 특징으로 하는 성막 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 실록산은 헥사메틸디실록산(HMDSO:(CH3)3Si-O-Si(CH3)3), 옥타메틸시클로테트라실록산(OMCTS)
    또는 테트라메틸시클로테트라실록산(TMCTS)
    중 어느 하나임을 특징으로 하는 성막 방법.
  4. 적어도 하지 절연막이 노출된 피성막 기판을 준비하는 공정과,
    실록산과 N2O로 되는 주요한 성막용 가스 성분에, 희석용의 불활성 가스 및 질소 가스(N2) 중 적어도 어느 하나를 첨가하여 구성되는 성막 가스를 플라즈마화 하여, 반응시켜서, 상기 피성막 기판 위에 절연막을 형성하는 공정을 갖는 반도체 장치의 제조 방법.
  5. 제 4항에 있어서,
    상기 피성막 기판에는 상기 하지 절연막 외에, 배선이 노출되어 있음을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5항에 있어서,
    상기 배선의 재료는 알루미늄, 고융점 금속 및 구리 중 적어도 어느 하나임을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 4항에 있어서,
    상기 하지 절연막은 열산화막 및 화학 기상 성장법으로 형성한 절연막 임을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 4항 기재의 반도체 장치의 제조 방법으로 제조됨을 특징으로 하는 반도체 장치.
KR1020010033196A 2000-06-22 2001-06-13 성막 방법, 반도체 장치 및 그 제조 방법 KR20020001532A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000188287A JP2002009069A (ja) 2000-06-22 2000-06-22 成膜方法
JP2000-188287 2000-06-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020040045073A Division KR20040065193A (ko) 2000-06-22 2004-06-17 성막 방법, 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20020001532A true KR20020001532A (ko) 2002-01-09

Family

ID=18688099

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020010033196A KR20020001532A (ko) 2000-06-22 2001-06-13 성막 방법, 반도체 장치 및 그 제조 방법
KR1020040045073A KR20040065193A (ko) 2000-06-22 2004-06-17 성막 방법, 반도체 장치 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020040045073A KR20040065193A (ko) 2000-06-22 2004-06-17 성막 방법, 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6645883B2 (ko)
EP (1) EP1168426A3 (ko)
JP (1) JP2002009069A (ko)
KR (2) KR20020001532A (ko)
TW (1) TW531835B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660656B2 (en) * 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6764958B1 (en) * 2000-07-28 2004-07-20 Applied Materials Inc. Method of depositing dielectric films
US6537733B2 (en) * 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
US6663627B2 (en) * 2001-04-26 2003-12-16 Medtronic, Inc. Ablation system and method of use
US6656837B2 (en) * 2001-10-11 2003-12-02 Applied Materials, Inc. Method of eliminating photoresist poisoning in damascene applications
KR100903484B1 (ko) * 2002-01-15 2009-06-18 도쿄엘렉트론가부시키가이샤 실리콘 함유 절연막을 형성하는 ｃｖｄ 방법 및 장치
US6913992B2 (en) 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
US20040253378A1 (en) * 2003-06-12 2004-12-16 Applied Materials, Inc. Stress reduction of SIOC low k film by addition of alkylenes to OMCTS based processes
US20050037153A1 (en) * 2003-08-14 2005-02-17 Applied Materials, Inc. Stress reduction of sioc low k films
US20050214457A1 (en) * 2004-03-29 2005-09-29 Applied Materials, Inc. Deposition of low dielectric constant films by N2O addition
JP2005294333A (ja) * 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
JP4894153B2 (ja) * 2005-03-23 2012-03-14 株式会社アルバック 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
JP5030478B2 (ja) 2006-06-02 2012-09-19 株式会社アルバック 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
KR101393695B1 (ko) * 2012-03-14 2014-05-13 명지대학교 산학협력단 반도체 소자용 절연막 재료 및 이를 사용한 절연막의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118236A (ja) * 1997-06-13 1999-01-12 Sony Corp 低誘電率膜の形成方法
WO1999041423A2 (en) * 1998-02-11 1999-08-19 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
JP2000200784A (ja) * 1998-12-09 2000-07-18 Applied Materials Inc 比誘電率の低いナノ多孔性コポリマ―膜
US6197706B1 (en) * 2000-06-30 2001-03-06 Taiwan Semiconductor Manufacturing Company Low temperature method to form low k dielectric

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ZA884511B (en) * 1987-07-15 1989-03-29 Boc Group Inc Method of plasma enhanced silicon oxide deposition
JP2899600B2 (ja) 1994-01-25 1999-06-02 キヤノン販売 株式会社 成膜方法
JPH09237785A (ja) 1995-12-28 1997-09-09 Toshiba Corp 半導体装置およびその製造方法
WO1998050945A2 (en) 1997-05-07 1998-11-12 Skamser Daniel J Low density film for low dielectric constant applications
JPH113888A (ja) 1997-05-28 1999-01-06 Texas Instr Inc <Ti> 集積回路誘電体及び方法
JP3726226B2 (ja) 1998-02-05 2005-12-14 日本エー・エス・エム株式会社 絶縁膜及びその製造方法
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
JP3348084B2 (ja) 1999-12-28 2002-11-20 キヤノン販売株式会社 成膜方法及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118236A (ja) * 1997-06-13 1999-01-12 Sony Corp 低誘電率膜の形成方法
WO1999041423A2 (en) * 1998-02-11 1999-08-19 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
JP2000200784A (ja) * 1998-12-09 2000-07-18 Applied Materials Inc 比誘電率の低いナノ多孔性コポリマ―膜
US6197706B1 (en) * 2000-06-30 2001-03-06 Taiwan Semiconductor Manufacturing Company Low temperature method to form low k dielectric

Also Published As

Publication number Publication date
EP1168426A3 (en) 2002-12-18
US20020013068A1 (en) 2002-01-31
KR20040065193A (ko) 2004-07-21
US6645883B2 (en) 2003-11-11
JP2002009069A (ja) 2002-01-11
TW531835B (en) 2003-05-11
EP1168426A2 (en) 2002-01-02

Similar Documents

Publication Publication Date Title
EP0517548B1 (en) Chemical vapor deposition method for forming silicon oxide film
KR100407012B1 (ko) 반도체 장치 및 그 제조 방법
KR100494480B1 (ko) 반도체 장치의 제조 방법
US6593655B1 (en) Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
KR100283007B1 (ko) 저유전율 불소화 비정질 탄소 유전체 및 그 제조 방법
EP0934433B1 (en) Method for depositing fluorine doped silicon dioxide films
US5869149A (en) Method for preparing nitrogen surface treated fluorine doped silicon dioxide films
US6852651B2 (en) Semiconductor device and method of manufacturing the same
KR100484322B1 (ko) 반도체 장치 및 그 제조 방법
KR20020001532A (ko) 성막 방법, 반도체 장치 및 그 제조 방법
JP3701626B2 (ja) 半導体装置の製造方法
US6673725B2 (en) Semiconductor device and method of manufacturing the same
KR100486333B1 (ko) 반도체 장치 및 그 제조 방법
KR100476127B1 (ko) 반도체장치 및 그 제조방법
KR100771122B1 (ko) 반도체 장치 및 그 제조 방법
US6541400B1 (en) Process for CVD deposition of fluorinated silicon glass layer on semiconductor wafer
KR20030007724A (ko) 집적 회로 구조
TW202024390A (zh) 1-甲基-1-異丙氧基-矽環烷及使用其製造的緻密有機二氧化矽膜

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040617

Effective date: 20051130