JP3348084B2 - 成膜方法及び半導体装置 - Google Patents
成膜方法及び半導体装置Info
- Publication number
- JP3348084B2 JP3348084B2 JP2000263991A JP2000263991A JP3348084B2 JP 3348084 B2 JP3348084 B2 JP 3348084B2 JP 2000263991 A JP2000263991 A JP 2000263991A JP 2000263991 A JP2000263991 A JP 2000263991A JP 3348084 B2 JP3348084 B2 JP 3348084B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon
- frequency power
- containing insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/308—Oxynitrides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
- C23C16/402—Silicon dioxide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
- H01L21/3121—Layers comprising organo-silicon compounds
- H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン含有絶縁
膜の成膜方法及び半導体装置に関し、より詳細には、低
誘電率のシリコン含有絶縁膜を成膜するのに有用な技術
に関する。
膜の成膜方法及び半導体装置に関し、より詳細には、低
誘電率のシリコン含有絶縁膜を成膜するのに有用な技術
に関する。
【０００２】
【従来の技術】近年、ＬＳＩ等の半導体装置の微細化が
進み、それに伴い該半導体装置内の配線間隔も年々狭く
なっている。配線間隔がこのように狭くなると、配線の
寄生容量が増大して半導体装置の動作速度が遅くなり、
半導体装置の高速化が妨げられる可能性がある。
進み、それに伴い該半導体装置内の配線間隔も年々狭く
なっている。配線間隔がこのように狭くなると、配線の
寄生容量が増大して半導体装置の動作速度が遅くなり、
半導体装置の高速化が妨げられる可能性がある。
【０００３】このような配線の寄生容量の増大を防ぐ解
決策の一つとして、誘電率の低い絶縁膜を半導体装置の
層間絶縁膜に用いるというのがある。従来広く用いられ
ている層間絶縁膜にＳｉＯ2 膜があるが、上のように配
線容量を減らすにはこのＳｉＯ2 膜よりも低い誘電率を
有する絶縁膜を用いる必要がある。ＳｉＯ2 膜の比誘電
率は４．１であり、これより低い誘電率を有するシリコ
ン含有絶縁膜として現在までに知られているものに次の
ような膜がある。
決策の一つとして、誘電率の低い絶縁膜を半導体装置の
層間絶縁膜に用いるというのがある。従来広く用いられ
ている層間絶縁膜にＳｉＯ2 膜があるが、上のように配
線容量を減らすにはこのＳｉＯ2 膜よりも低い誘電率を
有する絶縁膜を用いる必要がある。ＳｉＯ2 膜の比誘電
率は４．１であり、これより低い誘電率を有するシリコ
ン含有絶縁膜として現在までに知られているものに次の
ような膜がある。
【０００４】（１）ＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓ
ｓ）膜 （ｉ）ＨＳＱ（ｈｙｄｒｏｇｅｎ ｓｉｌｓｅｓｑｕｉ
ｏｘａｎｅ）膜 ・誘電率 ３．１〜３．５ （ii）ＭＳＱ（ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉｏｘ
ａｎｅ）膜 ・誘電率 ２．８〜２．９ （２）ＦＳＧ（ｆｌｕｏｒｉｎａｔｅｄ ｓｉｌｉｃｏ
ｎ ｏｘｉｄｅ）膜 ・誘電率 ３．５ なお、上記膜の誘電率については、『月間 Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ』の１９９９年１０月
号、５２ページ表１を参照にした。
ｓ）膜 （ｉ）ＨＳＱ（ｈｙｄｒｏｇｅｎ ｓｉｌｓｅｓｑｕｉ
ｏｘａｎｅ）膜 ・誘電率 ３．１〜３．５ （ii）ＭＳＱ（ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉｏｘ
ａｎｅ）膜 ・誘電率 ２．８〜２．９ （２）ＦＳＧ（ｆｌｕｏｒｉｎａｔｅｄ ｓｉｌｉｃｏ
ｎ ｏｘｉｄｅ）膜 ・誘電率 ３．５ なお、上記膜の誘電率については、『月間 Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ』の１９９９年１０月
号、５２ページ表１を参照にした。
【０００５】
【発明が解決しようとする課題】本発明の目的は、従来
例に係るこれらの絶縁膜とは異なる新規なシリコン含有
絶縁膜を成膜する成膜方法、及び半導体装置を提供する
ことにある。
例に係るこれらの絶縁膜とは異なる新規なシリコン含有
絶縁膜を成膜する成膜方法、及び半導体装置を提供する
ことにある。
【０００６】
【課題を解決するための手段】上記した課題は、第１の
発明である、被堆積基板上に、プラズマ励起気相成長に
より堆積されたシリコン酸化膜、又はシリコン窒化膜か
らなる下地絶縁膜を形成する工程と、シロキサン結合を
有する化合物と、Ｎ2Ｏ、Ｈ2Ｏ又はＣＯ2のうち少なく
とも何れか一からなる酸化性ガスとをプラズマ化して反
応させ、前記下地絶縁膜上に４．１よりも低い比誘電率
のシリコン含有絶縁膜を成膜する工程とを有することを
特徴とする成膜方法によって解決する。又は、第２の発
明である、前記シロキサン結合を有する化合物は、（Ｓ
ｉ（ＣＨ3 ）3 ）2 Ｏ、（Ｓｉ（ＣＨ3 ）2 ）4 Ｏ4 、
（Ｓｉ（Ｃ 2Ｈ5 ）3 ）2 Ｏ、（ＳｉＨ（ＣＨ3 ）2 ）
2 Ｏ、（ＳｉＨ（Ｃ 2Ｈ5 ）2 ）2 Ｏ、（ＳｉＨ（ＣＨ
3 ））4 Ｏ4 、又は（ＳｉＨ（Ｃ 2Ｈ5 ））4 Ｏ4 のう
ちのいずれか一であることを特徴とする第１の発明に記
載の成膜方法によって解決する。
発明である、被堆積基板上に、プラズマ励起気相成長に
より堆積されたシリコン酸化膜、又はシリコン窒化膜か
らなる下地絶縁膜を形成する工程と、シロキサン結合を
有する化合物と、Ｎ2Ｏ、Ｈ2Ｏ又はＣＯ2のうち少なく
とも何れか一からなる酸化性ガスとをプラズマ化して反
応させ、前記下地絶縁膜上に４．１よりも低い比誘電率
のシリコン含有絶縁膜を成膜する工程とを有することを
特徴とする成膜方法によって解決する。又は、第２の発
明である、前記シロキサン結合を有する化合物は、（Ｓ
ｉ（ＣＨ3 ）3 ）2 Ｏ、（Ｓｉ（ＣＨ3 ）2 ）4 Ｏ4 、
（Ｓｉ（Ｃ 2Ｈ5 ）3 ）2 Ｏ、（ＳｉＨ（ＣＨ3 ）2 ）
2 Ｏ、（ＳｉＨ（Ｃ 2Ｈ5 ）2 ）2 Ｏ、（ＳｉＨ（ＣＨ
3 ））4 Ｏ4 、又は（ＳｉＨ（Ｃ 2Ｈ5 ））4 Ｏ4 のう
ちのいずれか一であることを特徴とする第１の発明に記
載の成膜方法によって解決する。
【０００７】又は、第３の発明である、前記シロキサン
結合を有する化合物及び前記酸化性ガスに加え、更に不
活性ガスが添加されることを特徴とする第１又は第２の
発明に記載の成膜方法によって解決する。又は、第４の
発明である、前記プラズマ化は、前記シロキサン結合を
有する化合物及び前記酸化性ガスに高周波電力を印加し
て行われることを特徴とする第１乃至第３の発明の何れ
か一に記載の成膜方法によって解決する。又は、第５の
発明である、前記高周波電力は、前記シロキサン結合を
有する化合物及び前記酸化性ガスに断続的に印加される
ことを特徴とする第４の発明に記載の成膜方法によって
解決される。
結合を有する化合物及び前記酸化性ガスに加え、更に不
活性ガスが添加されることを特徴とする第１又は第２の
発明に記載の成膜方法によって解決する。又は、第４の
発明である、前記プラズマ化は、前記シロキサン結合を
有する化合物及び前記酸化性ガスに高周波電力を印加し
て行われることを特徴とする第１乃至第３の発明の何れ
か一に記載の成膜方法によって解決する。又は、第５の
発明である、前記高周波電力は、前記シロキサン結合を
有する化合物及び前記酸化性ガスに断続的に印加される
ことを特徴とする第４の発明に記載の成膜方法によって
解決される。
【０００８】又は、第６の発明である、チャンバ内に上
部電極と下部電極とを対向するようにして設けてなる平
行平板型プラズマ励起化学気相成長装置で成膜を行う成
膜方法において、プラズマ励起気相成長により堆積され
たシリコン酸化膜、又はシリコン窒化膜からなる下地絶
縁膜で覆われている被堆積基板を準備する工程と、前記
上部電極及び前記下部電極のうち少なくとも何れか一に
高周波電力を印加し、（Ｓｉ（ＣＨ3）3）2ＯとＮ2Ｏと
を含む反応ガスをプラズマ化して反応させ、前記下地絶
縁膜上に４．１よりも低い比誘電率のシリコン含有絶縁
膜を成膜することを特徴とする成膜方法によって解決す
る。
部電極と下部電極とを対向するようにして設けてなる平
行平板型プラズマ励起化学気相成長装置で成膜を行う成
膜方法において、プラズマ励起気相成長により堆積され
たシリコン酸化膜、又はシリコン窒化膜からなる下地絶
縁膜で覆われている被堆積基板を準備する工程と、前記
上部電極及び前記下部電極のうち少なくとも何れか一に
高周波電力を印加し、（Ｓｉ（ＣＨ3）3）2ＯとＮ2Ｏと
を含む反応ガスをプラズマ化して反応させ、前記下地絶
縁膜上に４．１よりも低い比誘電率のシリコン含有絶縁
膜を成膜することを特徴とする成膜方法によって解決す
る。
【０００９】又は、第７の発明である、前記上下部電極
の間隔を５０ｍｍ以上とし、かつ雰囲気を０．５Ｔｏｒ
ｒ以上とすることを特徴とする第６の発明に記載の成膜
方法によって解決する。又は、第８の発明である、前記
上下部電極の間隔を２５ｍｍ以上とし、かつ雰囲気を
１．０Ｔｏｒｒ以上とすることを特徴とする第６の発明
に記載の成膜方法によって解決する。
の間隔を５０ｍｍ以上とし、かつ雰囲気を０．５Ｔｏｒ
ｒ以上とすることを特徴とする第６の発明に記載の成膜
方法によって解決する。又は、第８の発明である、前記
上下部電極の間隔を２５ｍｍ以上とし、かつ雰囲気を
１．０Ｔｏｒｒ以上とすることを特徴とする第６の発明
に記載の成膜方法によって解決する。
【００１０】又は、第９の発明である、前記上部電極と
該下部電極のうち該上部電極に高周波電力が印加されて
いることを特徴とする第６乃至第８の発明の何れか一に
記載の成膜方法によって解決される。又は、第１０の発
明である、前記上部電極と前記下部電極の両方に高周波
電力が印加され、かつ前記上部電極に印加した高周波電
力の周波数は前記下部電極に印加した高周波電力の周波
数よりも高いことを特徴とする第６乃至第８の発明の何
れか一に記載の成膜方法によって解決される。
該下部電極のうち該上部電極に高周波電力が印加されて
いることを特徴とする第６乃至第８の発明の何れか一に
記載の成膜方法によって解決される。又は、第１０の発
明である、前記上部電極と前記下部電極の両方に高周波
電力が印加され、かつ前記上部電極に印加した高周波電
力の周波数は前記下部電極に印加した高周波電力の周波
数よりも高いことを特徴とする第６乃至第８の発明の何
れか一に記載の成膜方法によって解決される。
【００１１】又は、第１１の発明である、被堆積基板上
に、プラズマ励起気相成長により堆積されたシリコン酸
化膜、又はシリコン窒化膜からなる下地絶縁膜を形成す
る工程と、Ｓｉ（ＯＲ）nＨm化合物（但し、Ｒはアルキ
ル基であり、ｎ＋ｍ＝４、ｍ≧０）と、Ｎ2Ｏ、Ｈ2Ｏ又
はＣＯ2のうち少なくとも何れか一からなる酸化性ガス
とをプラズマ化して反応させ、前記下地絶縁膜上に４．
１よりも低い比低誘電率のシリコン含有絶縁膜を成膜す
る工程とを有することを特徴とする成膜方法によって解
決される。
に、プラズマ励起気相成長により堆積されたシリコン酸
化膜、又はシリコン窒化膜からなる下地絶縁膜を形成す
る工程と、Ｓｉ（ＯＲ）nＨm化合物（但し、Ｒはアルキ
ル基であり、ｎ＋ｍ＝４、ｍ≧０）と、Ｎ2Ｏ、Ｈ2Ｏ又
はＣＯ2のうち少なくとも何れか一からなる酸化性ガス
とをプラズマ化して反応させ、前記下地絶縁膜上に４．
１よりも低い比低誘電率のシリコン含有絶縁膜を成膜す
る工程とを有することを特徴とする成膜方法によって解
決される。
【００１２】又は、第１２の発明である、前記Ｓｉ（Ｏ
Ｒ）n Ｈm 化合物は、Ｓｉ（ＯＣＨ3）3 Ｈ、Ｓｉ（Ｏ
Ｃ 2Ｈ5 ） 3Ｈ、Ｓｉ（ＯＣＨ3 ）4 、又はＳｉ（ＯＣ
2Ｈ5）4 のうちのいずれか一であることを特徴とする
第１１の発明に記載の成膜方法によって解決される。又
は、第１３の発明である、前記Ｓｉ（ＯＲ）n Ｈm 化合
物及び前記酸化性ガスに加え、更にＣp Ｈq 化合物が添
加されることを特徴とする第１１又は第１２記載の成膜
方法によって解決される。
Ｒ）n Ｈm 化合物は、Ｓｉ（ＯＣＨ3）3 Ｈ、Ｓｉ（Ｏ
Ｃ 2Ｈ5 ） 3Ｈ、Ｓｉ（ＯＣＨ3 ）4 、又はＳｉ（ＯＣ
2Ｈ5）4 のうちのいずれか一であることを特徴とする
第１１の発明に記載の成膜方法によって解決される。又
は、第１３の発明である、前記Ｓｉ（ＯＲ）n Ｈm 化合
物及び前記酸化性ガスに加え、更にＣp Ｈq 化合物が添
加されることを特徴とする第１１又は第１２記載の成膜
方法によって解決される。
【００１３】又は、第１４の発明である、前記Ｃp Ｈq
化合物は、ＣＨ4 、Ｃ 2Ｈ4 、又はＣ2 Ｈ6 のいずれか
一であることを特徴とする第１３の発明に記載の成膜方
法よって解決される。又は、第１５の発明である、前記
Ｓｉ（ＯＲ）n Ｈm 化合物及び前記酸化性ガスに加え、
更に不活性ガスが添加されることを特徴とする第１１乃
至第１４の発明の何れか一に記載の成膜方法によって解
決される。
化合物は、ＣＨ4 、Ｃ 2Ｈ4 、又はＣ2 Ｈ6 のいずれか
一であることを特徴とする第１３の発明に記載の成膜方
法よって解決される。又は、第１５の発明である、前記
Ｓｉ（ＯＲ）n Ｈm 化合物及び前記酸化性ガスに加え、
更に不活性ガスが添加されることを特徴とする第１１乃
至第１４の発明の何れか一に記載の成膜方法によって解
決される。
【００１４】又は、第１６の発明である、前記シリコン
含有絶縁膜を成膜後、Ｏ2 、Ｎ2 Ｏ、又はＮＨ3 のうち
の少なくとも一以上を含む雰囲気をプラズマ化し、前記
シリコン含有絶縁膜の表面を前記プラズマ化した雰囲気
に曝すことを特徴とする第１乃至第１５の発明のいずれ
か一に記載の成膜方法によって解決される。又は、第１
７の発明である、前記シリコン含有絶縁膜を形成後、該
シリコン含有絶縁膜上にカバー絶縁膜を形成することを
特徴とする第１乃至第１６の発明のいずれか一に記載の
成膜方法によって解決される。
含有絶縁膜を成膜後、Ｏ2 、Ｎ2 Ｏ、又はＮＨ3 のうち
の少なくとも一以上を含む雰囲気をプラズマ化し、前記
シリコン含有絶縁膜の表面を前記プラズマ化した雰囲気
に曝すことを特徴とする第１乃至第１５の発明のいずれ
か一に記載の成膜方法によって解決される。又は、第１
７の発明である、前記シリコン含有絶縁膜を形成後、該
シリコン含有絶縁膜上にカバー絶縁膜を形成することを
特徴とする第１乃至第１６の発明のいずれか一に記載の
成膜方法によって解決される。
【００１５】又は、第１８の発明である、前記下地絶縁
膜を形成する前の被堆積基板には配線が露出しているこ
とを特徴とする第１乃至第１７の発明の何れか一に記載
の半導体装置の製造方法。又は、第１９の発明である、
第１乃至第１８の発明の何れか一に記載の成膜方法を用
いて形成された前記シリコン含有絶縁膜を備えた半導体
装置。
膜を形成する前の被堆積基板には配線が露出しているこ
とを特徴とする第１乃至第１７の発明の何れか一に記載
の半導体装置の製造方法。又は、第１９の発明である、
第１乃至第１８の発明の何れか一に記載の成膜方法を用
いて形成された前記シリコン含有絶縁膜を備えた半導体
装置。
【００１６】次に、本発明の作用について説明する。本
発明に係る成膜方法によれば、シロキサン結合を有する
化合物と、Ｎ2Ｏ、Ｈ2Ｏ又はＣＯ2のうち少なくとも何
れか一からなる酸化性ガスとをプラズマ化して反応さ
せ、プラズマ励起気相成長（ＰＥＣＶＤ）により堆積さ
れたシリコン酸化膜、又はシリコン窒化膜からなる下地
絶縁膜上に、４．１よりも低い比低誘電率のシリコン含
有絶縁膜を成膜する。ここで、この「シロキサン結合を
有する化合物」中のＳｉ（シリコン）原子は、シロキサ
ン結合（Ｓｉ−Ｏ−Ｓｉ）の形で既にＯ（酸素）と結合
している。そのため、これを用いて成膜されるシリコン
含有絶縁膜中のＳｉ原子には、成膜の際に新たにＣ（炭
素）が結合し難い。従って、このシリコン含有絶縁膜の
膜中ではＳｉ−Ｃ結合が多く形成され難く、膜中におけ
る該Ｓｉ−Ｃ結合の数が低減される。また、一般に、耐
吸湿性が悪く水分を吸収し易い低比誘電率のシリコン含
有絶縁膜の下に、プラズマ励起気相成長（ＰＥＣＶＤ）
により堆積されたシリコン酸化膜、又はシリコン窒化膜
からなる下地絶縁膜を形成しているので、被堆積基板の
内部に向かって水分が侵入するのを防ぐことができる。
同じく、低比誘電率のシリコン含有絶縁膜をカバー絶縁
膜で覆うことにより、外来の水分が内部に侵入するのを
防ぐことができる。
発明に係る成膜方法によれば、シロキサン結合を有する
化合物と、Ｎ2Ｏ、Ｈ2Ｏ又はＣＯ2のうち少なくとも何
れか一からなる酸化性ガスとをプラズマ化して反応さ
せ、プラズマ励起気相成長（ＰＥＣＶＤ）により堆積さ
れたシリコン酸化膜、又はシリコン窒化膜からなる下地
絶縁膜上に、４．１よりも低い比低誘電率のシリコン含
有絶縁膜を成膜する。ここで、この「シロキサン結合を
有する化合物」中のＳｉ（シリコン）原子は、シロキサ
ン結合（Ｓｉ−Ｏ−Ｓｉ）の形で既にＯ（酸素）と結合
している。そのため、これを用いて成膜されるシリコン
含有絶縁膜中のＳｉ原子には、成膜の際に新たにＣ（炭
素）が結合し難い。従って、このシリコン含有絶縁膜の
膜中ではＳｉ−Ｃ結合が多く形成され難く、膜中におけ
る該Ｓｉ−Ｃ結合の数が低減される。また、一般に、耐
吸湿性が悪く水分を吸収し易い低比誘電率のシリコン含
有絶縁膜の下に、プラズマ励起気相成長（ＰＥＣＶＤ）
により堆積されたシリコン酸化膜、又はシリコン窒化膜
からなる下地絶縁膜を形成しているので、被堆積基板の
内部に向かって水分が侵入するのを防ぐことができる。
同じく、低比誘電率のシリコン含有絶縁膜をカバー絶縁
膜で覆うことにより、外来の水分が内部に侵入するのを
防ぐことができる。
【００１７】ここで、膜中におけるＳｉ−Ｃ結合の数の
増加は、膜のリーク電流を増大させる原因となることが
一般に知られている。上記したように、本発明に係る成
膜方法で成膜されたシリコン含有絶縁膜では、膜中にお
けるＳｉ−Ｃ結合の数が低減されるため、該膜のリーク
電流が増大するのが抑えられる。特に、上記酸化性ガス
としてＨ2 Ｏを用いると、シリコン含有絶縁膜中のＮＨ
3 量が低減される。そのため、シリコン含有絶縁膜上に
塗布される化学増幅型レジストをパターニングする際、
該レジストがＮＨ3 により架橋することが無いので、該
レジストを微細にパターニングすることができる。これ
により、上記レジストをエッチングマスクとして用いる
と、その下のシリコン含有絶縁膜を所望に微細加工する
ことができる。
増加は、膜のリーク電流を増大させる原因となることが
一般に知られている。上記したように、本発明に係る成
膜方法で成膜されたシリコン含有絶縁膜では、膜中にお
けるＳｉ−Ｃ結合の数が低減されるため、該膜のリーク
電流が増大するのが抑えられる。特に、上記酸化性ガス
としてＨ2 Ｏを用いると、シリコン含有絶縁膜中のＮＨ
3 量が低減される。そのため、シリコン含有絶縁膜上に
塗布される化学増幅型レジストをパターニングする際、
該レジストがＮＨ3 により架橋することが無いので、該
レジストを微細にパターニングすることができる。これ
により、上記レジストをエッチングマスクとして用いる
と、その下のシリコン含有絶縁膜を所望に微細加工する
ことができる。
【００１８】また、本発明に係る他の成膜方法によれ
ば、平行平板型プラズマ化学的気相成長装置の上部電極
及び下部電極のうち少なくとも何れか一に高周波電力が
印加され、（Ｓｉ（ＣＨ3 ）3 ）2 ＯとＮ2 Ｏとを含む
反応ガスをプラズマ化して反応させ、下地絶縁膜上にシ
リコン含有絶縁膜を成膜する。ここで、（Ｓｉ（Ｃ
Ｈ3）3 ）2 Ｏは上記「シロキサン結合を有する化合
物」の一例であり、Ｎ2 Ｏは上記酸化性ガスの一例であ
る。従って、上記したことにより、この成膜方法で成膜
されたシリコン含有絶縁膜は、リーク電流が増大するの
が防がれる。
ば、平行平板型プラズマ化学的気相成長装置の上部電極
及び下部電極のうち少なくとも何れか一に高周波電力が
印加され、（Ｓｉ（ＣＨ3 ）3 ）2 ＯとＮ2 Ｏとを含む
反応ガスをプラズマ化して反応させ、下地絶縁膜上にシ
リコン含有絶縁膜を成膜する。ここで、（Ｓｉ（Ｃ
Ｈ3）3 ）2 Ｏは上記「シロキサン結合を有する化合
物」の一例であり、Ｎ2 Ｏは上記酸化性ガスの一例であ
る。従って、上記したことにより、この成膜方法で成膜
されたシリコン含有絶縁膜は、リーク電流が増大するの
が防がれる。
【００１９】更に、この成膜方法のように、上部電極及
び下部電極の両方に高周波電力を印加すると、上部電極
のみに高周波電力を印加する場合比較してシリコン含有
絶縁膜の硬度が大きくなることが明らかとなった。
び下部電極の両方に高周波電力を印加すると、上部電極
のみに高周波電力を印加する場合比較してシリコン含有
絶縁膜の硬度が大きくなることが明らかとなった。
【００２０】また、本発明に係る別の成膜方法によれ
ば、このときの上下部電極間隔を５０ｍｍ以上とし、か
つ雰囲気の圧力を１．０Ｔｏｒｒ以上とすると、又は、
上下部電極間隔を２５ｍｍ以上とし、かつ雰囲気の圧力
を０．５Ｔｏｒｒ以上とすると、上のシリコン含有絶縁
膜の誘電率がＳｉＯ2 膜の誘電率よりも小さくなること
が本願発明者の調査結果により明らかとなった。
ば、このときの上下部電極間隔を５０ｍｍ以上とし、か
つ雰囲気の圧力を１．０Ｔｏｒｒ以上とすると、又は、
上下部電極間隔を２５ｍｍ以上とし、かつ雰囲気の圧力
を０．５Ｔｏｒｒ以上とすると、上のシリコン含有絶縁
膜の誘電率がＳｉＯ2 膜の誘電率よりも小さくなること
が本願発明者の調査結果により明らかとなった。
【００２１】なお、上のようにシロキサン結合を有する
化合物を用いるのではなく、本発明に係る更に別の成膜
方法のように、Ｓｉ（ＯＲ）n Ｈm 化合物を用いても良
い。なお、ここでＲはアルキル基であり、ｎ＋ｍ＝４、
ｍ≧０である。このＳｉ（ＯＲ）n Ｈm 化合物では、そ
の中のＳｉ原子はＲと直接結合しているのではなく、Ｏ
（酸素）を介してＲと結合している。従って、Ｓｉ（Ｏ
Ｒ）nＨm 化合物にはＳｉ−Ｃ結合が形成されていな
い。そのため、上記したシロキサン結合を有する化合物
と同様に、Ｓｉ（ＯＲ）n Ｈm 化合物を用いて成膜され
るシリコン含有絶縁膜の膜中にはＳｉ−Ｃ結合が多く形
成され難く、膜中におけるＳｉ−Ｃ結合の数が低減され
る。従って、これにより成膜されるシリコン含有絶縁膜
では、多量のＳｉ−Ｃ結合に起因するリーク電流の増大
が低減される。
化合物を用いるのではなく、本発明に係る更に別の成膜
方法のように、Ｓｉ（ＯＲ）n Ｈm 化合物を用いても良
い。なお、ここでＲはアルキル基であり、ｎ＋ｍ＝４、
ｍ≧０である。このＳｉ（ＯＲ）n Ｈm 化合物では、そ
の中のＳｉ原子はＲと直接結合しているのではなく、Ｏ
（酸素）を介してＲと結合している。従って、Ｓｉ（Ｏ
Ｒ）nＨm 化合物にはＳｉ−Ｃ結合が形成されていな
い。そのため、上記したシロキサン結合を有する化合物
と同様に、Ｓｉ（ＯＲ）n Ｈm 化合物を用いて成膜され
るシリコン含有絶縁膜の膜中にはＳｉ−Ｃ結合が多く形
成され難く、膜中におけるＳｉ−Ｃ結合の数が低減され
る。従って、これにより成膜されるシリコン含有絶縁膜
では、多量のＳｉ−Ｃ結合に起因するリーク電流の増大
が低減される。
【００２２】なお、上のようにシロキサン結合を有する
化合物やＳｉ（ＯＲ）n Ｈm 化合物を用いて成膜したシ
リコン含有絶縁膜に対し、成膜後に膜の耐吸湿性を向上
させるためのプラズマ処理を行っても良い。このプラズ
マ処理を行うには、Ｏ2 、Ｎ 2 Ｏ、又はＮＨ3 のうち少
なくとも一以上を含む雰囲気をプラズマ化し、該プラズ
マ化した雰囲気に上記のシリコン含有絶縁膜の表面を曝
す。
化合物やＳｉ（ＯＲ）n Ｈm 化合物を用いて成膜したシ
リコン含有絶縁膜に対し、成膜後に膜の耐吸湿性を向上
させるためのプラズマ処理を行っても良い。このプラズ
マ処理を行うには、Ｏ2 、Ｎ 2 Ｏ、又はＮＨ3 のうち少
なくとも一以上を含む雰囲気をプラズマ化し、該プラズ
マ化した雰囲気に上記のシリコン含有絶縁膜の表面を曝
す。
【００２３】これによると、膜中に含まれるＨ2 Ｏと、
膜中のＣが酸化されたＣＯ2 とが膜外に放出されると共
に、膜中のＳｉの未結合手がＯ、Ｎ、Ｈ等で終端され
る。そのため、膜中のＳｉの未結合手にＯＨ基等が結合
するのを防ぐことができ、膜の耐吸湿性を向上させるこ
とができる。
膜中のＣが酸化されたＣＯ2 とが膜外に放出されると共
に、膜中のＳｉの未結合手がＯ、Ｎ、Ｈ等で終端され
る。そのため、膜中のＳｉの未結合手にＯＨ基等が結合
するのを防ぐことができ、膜の耐吸湿性を向上させるこ
とができる。
【００２４】
【発明の実施の形態】（１）本発明に係るシリコン含有
絶縁膜を成膜するために用いるプラズマＣＶＤ装置につ
いての説明 図１は、本発明の実施の形態に係るシリコン含有絶縁膜
を成膜するために用いるプラズマＣＶＤ（プラズマ化学
的気相成長）装置の断面図である。
絶縁膜を成膜するために用いるプラズマＣＶＤ装置につ
いての説明 図１は、本発明の実施の形態に係るシリコン含有絶縁膜
を成膜するために用いるプラズマＣＶＤ（プラズマ化学
的気相成長）装置の断面図である。
【００２５】図１において、１０１は成膜を行うための
チャンバであり、その内部には対向する２つの電極、す
なわち下部電極１０２と上部電極１０４とが備えられて
いる。ここで、下部電極１０２は、被堆積基板１０３を
載置する載置台を兼ねている。そしてこの下部電極１０
２には、被堆積基板１０３を所望の温度に加熱するため
のヒータ（図示せず）が内臓されている。図中、１０５
は、このヒータに電力を供給するための電力供給配線で
ある。
チャンバであり、その内部には対向する２つの電極、す
なわち下部電極１０２と上部電極１０４とが備えられて
いる。ここで、下部電極１０２は、被堆積基板１０３を
載置する載置台を兼ねている。そしてこの下部電極１０
２には、被堆積基板１０３を所望の温度に加熱するため
のヒータ（図示せず）が内臓されている。図中、１０５
は、このヒータに電力を供給するための電力供給配線で
ある。
【００２６】更に、上部電極１０４は、チャンバ１０１
内にガスを供給するためのシャワーヘッドを兼ねてい
る。これら２つの電極（１０４、１０２）には、それぞ
れ第１の高周波電源１０７と第２の高周波電源１０９と
が接続されている。そして、これらの高周波電源（１０
７、１０９）のいずれか一、又は両方を用いてチャンバ
１０１内のガスに高周波電力を供給することにより、該
ガスをプラズマ化することができる。
内にガスを供給するためのシャワーヘッドを兼ねてい
る。これら２つの電極（１０４、１０２）には、それぞ
れ第１の高周波電源１０７と第２の高周波電源１０９と
が接続されている。そして、これらの高周波電源（１０
７、１０９）のいずれか一、又は両方を用いてチャンバ
１０１内のガスに高周波電力を供給することにより、該
ガスをプラズマ化することができる。
【００２７】また、上部電極１０４にはガス導入口１０
８が備えられており、そこからチャンバ１０１へガスが
導入される。そして、チャンバ１０１には排気口１０６
が設けられており、チャンバ１０１内に導入されたガス
は該排気口１０６から排出され、チャンバ１０１内が減
圧される。なお、上のようにチャンバ１０１内に上部電
極１０４と下部電極１０２とが対向して設けられている
ので、このプラズマＣＶＤ装置はいわゆる平行平板型プ
ラズマＣＶＤ装置である。
８が備えられており、そこからチャンバ１０１へガスが
導入される。そして、チャンバ１０１には排気口１０６
が設けられており、チャンバ１０１内に導入されたガス
は該排気口１０６から排出され、チャンバ１０１内が減
圧される。なお、上のようにチャンバ１０１内に上部電
極１０４と下部電極１０２とが対向して設けられている
ので、このプラズマＣＶＤ装置はいわゆる平行平板型プ
ラズマＣＶＤ装置である。
【００２８】（２）本発明に係るシリコン含有絶縁膜の
成膜方法についての説明 （ｉ）概略的説明 本願発明者は、本発明をするに際して次のような考察を
行った。まず第１に、低誘電率のシリコン含有絶縁膜を
成膜するには、Ｃ（炭素）とＨ（水素）とを含む基が膜
中に含まれるようにＳｉＯ2 膜を形成し、該ＳｉＯ2 膜
の密度を小さくすれば良いのではないかと考察した。す
なわち、このようにＳｉＯ2 膜を形成すると、膜中で上
記した基が含まれている部分ではＳｉ−Ｏ結合が切られ
て誘電率が低くなり、膜全体の誘電率が低くなることが
予想される。
成膜方法についての説明 （ｉ）概略的説明 本願発明者は、本発明をするに際して次のような考察を
行った。まず第１に、低誘電率のシリコン含有絶縁膜を
成膜するには、Ｃ（炭素）とＨ（水素）とを含む基が膜
中に含まれるようにＳｉＯ2 膜を形成し、該ＳｉＯ2 膜
の密度を小さくすれば良いのではないかと考察した。す
なわち、このようにＳｉＯ2 膜を形成すると、膜中で上
記した基が含まれている部分ではＳｉ−Ｏ結合が切られ
て誘電率が低くなり、膜全体の誘電率が低くなることが
予想される。
【００２９】第２に、上のようにしてＳｉＯ2 膜を形成
する場合、多数のＳｉ−Ｃ結合が形成されないように上
記した基を膜中に含ませるのが良いのではないかと考察
した。すなわち、膜中にＳｉ−Ｃ結合が多数形成されて
しまうと、Ｓｉ−Ｃ結合が連続して多数存在する部分が
膜中に形成され、その部分でリーク電流が発生してしま
う可能性がある。
する場合、多数のＳｉ−Ｃ結合が形成されないように上
記した基を膜中に含ませるのが良いのではないかと考察
した。すなわち、膜中にＳｉ−Ｃ結合が多数形成されて
しまうと、Ｓｉ−Ｃ結合が連続して多数存在する部分が
膜中に形成され、その部分でリーク電流が発生してしま
う可能性がある。
【００３０】そして第３に、上記第１及び第２の考察を
鑑みて、上のような膜を形成するための反応ガスとして
は、シロキサン結合（Ｓｉ−Ｏ−Ｓｉ）を有する化合
物を含む反応ガスや、Ｓｉ（ＯＲ）n Ｈm 化合物を含
む反応ガスを用いるのが良いのではないかと考察した。
これらの化合物にはもともとＳｉ−Ｏ結合が形成されて
いるため、成膜時に多数のＳｉ−Ｃ結合が形成されにく
い可能性がある。
鑑みて、上のような膜を形成するための反応ガスとして
は、シロキサン結合（Ｓｉ−Ｏ−Ｓｉ）を有する化合
物を含む反応ガスや、Ｓｉ（ＯＲ）n Ｈm 化合物を含
む反応ガスを用いるのが良いのではないかと考察した。
これらの化合物にはもともとＳｉ−Ｏ結合が形成されて
いるため、成膜時に多数のＳｉ−Ｃ結合が形成されにく
い可能性がある。
【００３１】次に、これらの化合物の具体例を列挙す
る。 シロキサン結合（Ｓｉ−Ｏ−Ｓｉ）を有する化合物 ・ＨＭＤＳ（ヘキサメチルジシロキサン、（Ｓｉ（ＣＨ
3 ）3 ）2 Ｏ） ・ＯＭＣＴＳ（オクトメチルシクロテトラシロキサン、
（Ｓｉ（ＣＨ3 ）2 ）4Ｏ4 ） ・ＨＥＤＳ（ヘキサエチルジシロキサン、（Ｓｉ（Ｃ 2
Ｈ5 ）3 ）2 Ｏ） ・ＴＭＤＳ（テトラメチルジシロキサン）、（ＳｉＨ
（ＣＨ3 ）2 ）2 Ｏ） ・ＴＥＤＳ（テトラエチルジシロキサン、（ＳｉＨ（Ｃ
2Ｈ5 ）2 ）2 Ｏ） ・ＴＭＣＴＳ（テトラメチルシクロテトラシロキサン、
（ＳｉＨ（ＣＨ3 ））4Ｏ4 ） ・ＴＥＴＣＳ（テトラエチルシクロテトラシロキサン、
（ＳｉＨ（Ｃ 2Ｈ5 ））4 Ｏ4 ） なお、これらの化合物は室温（２０℃）で液体である。
る。 シロキサン結合（Ｓｉ−Ｏ−Ｓｉ）を有する化合物 ・ＨＭＤＳ（ヘキサメチルジシロキサン、（Ｓｉ（ＣＨ
3 ）3 ）2 Ｏ） ・ＯＭＣＴＳ（オクトメチルシクロテトラシロキサン、
（Ｓｉ（ＣＨ3 ）2 ）4Ｏ4 ） ・ＨＥＤＳ（ヘキサエチルジシロキサン、（Ｓｉ（Ｃ 2
Ｈ5 ）3 ）2 Ｏ） ・ＴＭＤＳ（テトラメチルジシロキサン）、（ＳｉＨ
（ＣＨ3 ）2 ）2 Ｏ） ・ＴＥＤＳ（テトラエチルジシロキサン、（ＳｉＨ（Ｃ
2Ｈ5 ）2 ）2 Ｏ） ・ＴＭＣＴＳ（テトラメチルシクロテトラシロキサン、
（ＳｉＨ（ＣＨ3 ））4Ｏ4 ） ・ＴＥＴＣＳ（テトラエチルシクロテトラシロキサン、
（ＳｉＨ（Ｃ 2Ｈ5 ））4 Ｏ4 ） なお、これらの化合物は室温（２０℃）で液体である。
【００３２】Ｓｉ（ＯＲ）n Ｈm 化合物 ・Ｓｉ（ＯＣＨ3 ）3 Ｈ ・Ｓｉ（ＯＣ 2Ｈ5 ） 3Ｈ ・Ｓｉ（ＯＣＨ3 ）4 ・Ｓｉ（ＯＣ 2Ｈ5 ）4 なお、これらの化合物は室温（２０℃）で液体である。
【００３３】（ii）成膜条件についての説明 次に、上で説明した化合物を用いてシリコン含有絶縁膜
を形成する場合の成膜条件について、図２（ａ）〜
（ｂ）を参照しながら説明する。図２（ａ）〜（ｂ）
は、本発明の実施の形態に係るシリコン含有絶縁膜の成
膜方法について示す断面図である。
を形成する場合の成膜条件について、図２（ａ）〜
（ｂ）を参照しながら説明する。図２（ａ）〜（ｂ）
は、本発明の実施の形態に係るシリコン含有絶縁膜の成
膜方法について示す断面図である。
【００３４】まず最初に、図２（ａ）に示すように、表
面にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏ ｓｉｌｉｃａ
ｔｅ ｇｌａｓｓ）膜２０２が形成されたシリコン基板
２０１を用意する。そして、ＢＰＳＧ膜２０２の上にア
ルミニウム膜を形成し、該アルミニウム膜をパターニン
グしてアルミニウム配線２０３を形成する。これらシリ
コン基板２０１、ＢＰＳＧ膜２０２、及びアルミニウム
配線２０３で被堆積基板１０３が構成される。
面にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏ ｓｉｌｉｃａ
ｔｅ ｇｌａｓｓ）膜２０２が形成されたシリコン基板
２０１を用意する。そして、ＢＰＳＧ膜２０２の上にア
ルミニウム膜を形成し、該アルミニウム膜をパターニン
グしてアルミニウム配線２０３を形成する。これらシリ
コン基板２０１、ＢＰＳＧ膜２０２、及びアルミニウム
配線２０３で被堆積基板１０３が構成される。
【００３５】次いで、図２（ｂ）に示すように、被堆積
基板１０３の上に、シリコン含有絶縁膜２０４を形成す
る。これは、チャンバ１０１内の下部電極１０２（図１
参照）に被堆積基板１０３を載置した状態で反応ガスを
ガス導入口１０８から導入し、下部電極を所定の温度に
加熱し、そして第１および第２の高周波電源１０７、１
０８により反応ガスに高周波電力を印加して行われる。
また、これと同時に、反応ガスを排気口１０６から排出
し、チャンバ１０１内を所定の圧力にする。
基板１０３の上に、シリコン含有絶縁膜２０４を形成す
る。これは、チャンバ１０１内の下部電極１０２（図１
参照）に被堆積基板１０３を載置した状態で反応ガスを
ガス導入口１０８から導入し、下部電極を所定の温度に
加熱し、そして第１および第２の高周波電源１０７、１
０８により反応ガスに高周波電力を印加して行われる。
また、これと同時に、反応ガスを排気口１０６から排出
し、チャンバ１０１内を所定の圧力にする。
【００３６】そして、このとき用いる反応ガスとして
は、上記したようにシロキサン結合（Ｓｉ−Ｏ−Ｓ
ｉ）を有する化合物を用いる場合と、Ｓｉ（ＯＲ）n
Ｈm 化合物を用いる場合とがある。それぞれの場合につ
いて、以下で順に説明する。 シロキサン結合（Ｓｉ−Ｏ−Ｓｉ）を有する化合物を
用いる場合 この場合の成膜条件は表１の通りである。
は、上記したようにシロキサン結合（Ｓｉ−Ｏ−Ｓ
ｉ）を有する化合物を用いる場合と、Ｓｉ（ＯＲ）n
Ｈm 化合物を用いる場合とがある。それぞれの場合につ
いて、以下で順に説明する。 シロキサン結合（Ｓｉ−Ｏ−Ｓｉ）を有する化合物を
用いる場合 この場合の成膜条件は表１の通りである。
【００３７】
【表１】
【００３８】なお、表１の第１行目に記載のシロキサン
結合（Ｓｉ−Ｏ−Ｓｉ）を有する化合物としては、先に
挙げたＨＭＤＳ、ＯＭＣＴＳ、ＨＥＤＳ、ＴＭＤＳ、Ｔ
ＥＤＳ、ＴＭＣＴＳ、及びＴＥＣＴＳがある。そして、
反応ガスにはこれらのうちのいずれか一が含まれる。な
お、室温で液体であるこれらの化合物は、液体マスフロ
ーメータでその流量を調整した後加熱して気化され、チ
ャンバ１０１に導入される。または、これに代えて、こ
れらの化合物を気化した後に高温マスフローメータでそ
の流量を調整し、これらの化合物をチャンバ１０１に供
給しても良い。表１におけるシロキサン結合を有する化
合物の流量は、上のように気化された状態での流量であ
る。
結合（Ｓｉ−Ｏ−Ｓｉ）を有する化合物としては、先に
挙げたＨＭＤＳ、ＯＭＣＴＳ、ＨＥＤＳ、ＴＭＤＳ、Ｔ
ＥＤＳ、ＴＭＣＴＳ、及びＴＥＣＴＳがある。そして、
反応ガスにはこれらのうちのいずれか一が含まれる。な
お、室温で液体であるこれらの化合物は、液体マスフロ
ーメータでその流量を調整した後加熱して気化され、チ
ャンバ１０１に導入される。または、これに代えて、こ
れらの化合物を気化した後に高温マスフローメータでそ
の流量を調整し、これらの化合物をチャンバ１０１に供
給しても良い。表１におけるシロキサン結合を有する化
合物の流量は、上のように気化された状態での流量であ
る。
【００３９】また、表１の第２行目に記載の酸化性ガス
としてはＮ2 Ｏ、Ｏ2 、Ｈ2 Ｏ、ＣＯ2 があり、これら
のうちの少なくとも一つが反応ガス中に含まれれば良
い。そして、これらの酸化性ガスのいずれか一を単体
で、すなわち他の酸化性ガスと組み合わせないで反応ガ
ス中に添加する場合、それぞれの酸化性ガスの流量は表
２の通りである。
としてはＮ2 Ｏ、Ｏ2 、Ｈ2 Ｏ、ＣＯ2 があり、これら
のうちの少なくとも一つが反応ガス中に含まれれば良
い。そして、これらの酸化性ガスのいずれか一を単体
で、すなわち他の酸化性ガスと組み合わせないで反応ガ
ス中に添加する場合、それぞれの酸化性ガスの流量は表
２の通りである。
【００４０】
【表２】
【００４１】なお、表１の第３行目に記載の不活性ガス
は必須のものではなく、それが反応ガス中に含まれなく
ても以下で説明するのと同様の作用、効果を奏すること
ができる。この条件に従って成膜したシリコン含有絶縁
膜２０４の誘電率は、１ＭＨｚで２．７となった。この
値は、従来用いられているＳｉＯ2 膜の誘電率４．１よ
りも小さい値である。
は必須のものではなく、それが反応ガス中に含まれなく
ても以下で説明するのと同様の作用、効果を奏すること
ができる。この条件に従って成膜したシリコン含有絶縁
膜２０４の誘電率は、１ＭＨｚで２．７となった。この
値は、従来用いられているＳｉＯ2 膜の誘電率４．１よ
りも小さい値である。
【００４２】このように誘電率の低いシリコン含有絶縁
膜２０４を形成することができた理由は次のように考え
られる。すなわち、上記した「シロキサン結合（Ｓｉ−
Ｏ−Ｓｉ）を有する化合物」には、その化学式から分か
るようにＣＨ3 やＣ 2Ｈ5 等のアルキル基が含有されて
いる。そのため、これらの化合物を用いてシリコン含有
絶縁膜２０４を形成すると、その膜中にアルキル基が含
有される。そして、膜中においてアルキル基がある部分
ではＳｉ−Ｏ結合が切られて空孔が発生し、該部分の誘
電率が低くなり、シリコン含有絶縁膜２０４全体の誘電
率も低くなる。
膜２０４を形成することができた理由は次のように考え
られる。すなわち、上記した「シロキサン結合（Ｓｉ−
Ｏ−Ｓｉ）を有する化合物」には、その化学式から分か
るようにＣＨ3 やＣ 2Ｈ5 等のアルキル基が含有されて
いる。そのため、これらの化合物を用いてシリコン含有
絶縁膜２０４を形成すると、その膜中にアルキル基が含
有される。そして、膜中においてアルキル基がある部分
ではＳｉ−Ｏ結合が切られて空孔が発生し、該部分の誘
電率が低くなり、シリコン含有絶縁膜２０４全体の誘電
率も低くなる。
【００４３】更に、「シロキサン結合（Ｓｉ−Ｏ−Ｓ
ｉ）を有する化合物」においては、その中で既にＳｉと
Ｏとが結合している。そのため、シリコン含有絶縁膜２
０４の膜中ではＳｉとＣとの結合が制限され、膜のリー
ク電流を増加させる原因となるＳｉ−Ｃ結合が膜中に形
成され難い。従って、シロキサン結合（Ｓｉ−Ｏ−Ｓ
ｉ）を有しない化合物を用いる場合に比べ、シリコン含
有絶縁膜２０４のリーク電流が低くなることが期待され
る。
ｉ）を有する化合物」においては、その中で既にＳｉと
Ｏとが結合している。そのため、シリコン含有絶縁膜２
０４の膜中ではＳｉとＣとの結合が制限され、膜のリー
ク電流を増加させる原因となるＳｉ−Ｃ結合が膜中に形
成され難い。従って、シロキサン結合（Ｓｉ−Ｏ−Ｓ
ｉ）を有しない化合物を用いる場合に比べ、シリコン含
有絶縁膜２０４のリーク電流が低くなることが期待され
る。
【００４４】ところで、表１及び表２に示される成膜条
件では、パワーが時間的に一定である第１の高周波電力
及び第２の高周波電力を用いるが、これに代えて、図３
に示すようなパワーが時間的に変化する高周波電力を反
応ガスに印加しても良い。図３に示されるようなパワー
が時間的に変化する第１の高周波電力、及び第２の高周
波電力を用いると、反応ガスには断続的に高周波電力が
印加されることになる。例えば、時刻Ｔ１からＴ２の間
では第１及び第２の高周波電力が反応ガスに印加され、
時刻Ｔ２からＴ３の間では反応ガスに高周波電力が印加
されない。なお、本実施形態においては、高周波電力が
印加されている時間、すなわちＴ２−Ｔ１は０．５×１
０-3ｓｅｃである。そして、高周波電力が印加されない
時間、すなわちＴ３−Ｔ２も０．５×１０-3ｓｅｃであ
る。
件では、パワーが時間的に一定である第１の高周波電力
及び第２の高周波電力を用いるが、これに代えて、図３
に示すようなパワーが時間的に変化する高周波電力を反
応ガスに印加しても良い。図３に示されるようなパワー
が時間的に変化する第１の高周波電力、及び第２の高周
波電力を用いると、反応ガスには断続的に高周波電力が
印加されることになる。例えば、時刻Ｔ１からＴ２の間
では第１及び第２の高周波電力が反応ガスに印加され、
時刻Ｔ２からＴ３の間では反応ガスに高周波電力が印加
されない。なお、本実施形態においては、高周波電力が
印加されている時間、すなわちＴ２−Ｔ１は０．５×１
０-3ｓｅｃである。そして、高周波電力が印加されない
時間、すなわちＴ３−Ｔ２も０．５×１０-3ｓｅｃであ
る。
【００４５】このようにパワーが時間的に変化する高周
波電力を用いると、膜中に完全な形のアルキル基を含有
させることができる可能性がある。すなわち、パワーが
時間的に一定である高周波電力を印加する場合に比べ、
パワーが時間的に変化する高周波電力を印加すると、シ
ロキサン結合（Ｓｉ−Ｏ−Ｓｉ）を有する化合物中のア
ルキル基が高周波電力により解離してしまうのを抑える
ことができる。そのため、シリコン含有絶縁膜２０４の
膜中には解離していない完全な形のアルキル基を含ませ
ることができる。これにより、パワーが時間的に変化す
る高周波電力を用いると、誘電率が更に低いシリコン含
有絶縁膜２０４を形成できることが期待される。
波電力を用いると、膜中に完全な形のアルキル基を含有
させることができる可能性がある。すなわち、パワーが
時間的に一定である高周波電力を印加する場合に比べ、
パワーが時間的に変化する高周波電力を印加すると、シ
ロキサン結合（Ｓｉ−Ｏ−Ｓｉ）を有する化合物中のア
ルキル基が高周波電力により解離してしまうのを抑える
ことができる。そのため、シリコン含有絶縁膜２０４の
膜中には解離していない完全な形のアルキル基を含ませ
ることができる。これにより、パワーが時間的に変化す
る高周波電力を用いると、誘電率が更に低いシリコン含
有絶縁膜２０４を形成できることが期待される。
【００４６】なお、表１及び表２に示される条件下、又
はその条件下で上記のようなパワーが時間的に変化する
高周波電力を印加した状態で、反応ガスにメチルアルコ
ールを添加しても良い。このようにすると、膜中に更に
多くのメチル基が含まれることになり、膜中のＳｉ−Ｏ
結合を更に減らすことができるので、膜の誘電率を更に
低くできることが期待される。
はその条件下で上記のようなパワーが時間的に変化する
高周波電力を印加した状態で、反応ガスにメチルアルコ
ールを添加しても良い。このようにすると、膜中に更に
多くのメチル基が含まれることになり、膜中のＳｉ−Ｏ
結合を更に減らすことができるので、膜の誘電率を更に
低くできることが期待される。
【００４７】このようにメチルアルコールを反応ガス中
に添加するには、液体のメチルアルコールを液体マスフ
ローメータでその流量を調節してチャンバ１０１に導入
する。又は、これに代えて、メチルアルコールを加熱し
て気化し、気体となったメチルアルコールをチャンバ１
０１に導入しても良い。なお、メチルアルコールを反応
ガスに添加する場合、該メチルアルコールの流量は、５
０ｓｃｃｍである。
に添加するには、液体のメチルアルコールを液体マスフ
ローメータでその流量を調節してチャンバ１０１に導入
する。又は、これに代えて、メチルアルコールを加熱し
て気化し、気体となったメチルアルコールをチャンバ１
０１に導入しても良い。なお、メチルアルコールを反応
ガスに添加する場合、該メチルアルコールの流量は、５
０ｓｃｃｍである。
【００４８】Ｓｉ（ＯＲ）n Ｈm 化合物を用いる場合 この場合の成膜条件は表３の通りである。
【００４９】
【表３】
【００５０】なお、表３におけるＳｉ（ＯＲ）n Ｈm 化
合物としては、先に挙げたＳｉ（ＯＣＨ3 ）3 Ｈ、Ｓｉ
（ＯＣ 2Ｈ5 ） 3Ｈ、Ｓｉ（ＯＣＨ3 ）4 、及びＳｉ
（ＯＣ2Ｈ5 ）4 がある。そして、反応ガスにはこれら
のうちのいずれか一が含まれれば良い。なお、室温で液
体であるこれらの化合物は、液体マスフローメータでそ
の流量を調整した後加熱して気化され、チャンバ１０１
に導入される。または、これに代えて、これらの化合物
を気化した後に高温マスフローメータでその流量を調整
し、これらの化合物をチャンバ１０１に供給しても良
い。表３におけるシロキサン結合を有する化合物の流量
は、上のように気化された状態での流量である。
合物としては、先に挙げたＳｉ（ＯＣＨ3 ）3 Ｈ、Ｓｉ
（ＯＣ 2Ｈ5 ） 3Ｈ、Ｓｉ（ＯＣＨ3 ）4 、及びＳｉ
（ＯＣ2Ｈ5 ）4 がある。そして、反応ガスにはこれら
のうちのいずれか一が含まれれば良い。なお、室温で液
体であるこれらの化合物は、液体マスフローメータでそ
の流量を調整した後加熱して気化され、チャンバ１０１
に導入される。または、これに代えて、これらの化合物
を気化した後に高温マスフローメータでその流量を調整
し、これらの化合物をチャンバ１０１に供給しても良
い。表３におけるシロキサン結合を有する化合物の流量
は、上のように気化された状態での流量である。
【００５１】また、表３における酸化性ガスとしてはＮ
2 Ｏ、Ｏ2 、Ｈ2 Ｏ、ＣＯ2 があり、これらのうちの少
なくとも一つが反応ガス中に含まれれば良い。そして、
これらの酸化性ガスのいずれか一を単体で、すなわち他
の酸化性ガスと組み合わせないで反応ガス中に添加する
場合、それぞれの酸化性ガスの流量は表４の通りであ
る。
2 Ｏ、Ｏ2 、Ｈ2 Ｏ、ＣＯ2 があり、これらのうちの少
なくとも一つが反応ガス中に含まれれば良い。そして、
これらの酸化性ガスのいずれか一を単体で、すなわち他
の酸化性ガスと組み合わせないで反応ガス中に添加する
場合、それぞれの酸化性ガスの流量は表４の通りであ
る。
【００５２】
【表４】
【００５３】この条件に従って成膜したシリコン含有絶
縁膜２０４の誘電率は、１ＭＨｚで２．５となった。こ
れは、従来用いられているＳｉＯ2 膜の誘電率４．１よ
りも小さい値である。また、その成膜速度は、２００ｎ
ｍ／ｍｉｎとなった。このように誘電率が低いシリコン
含有絶縁膜２０４を形成できた理由は次のように考えら
れる。すなわち、Ｓｉ（ＯＲ）n Ｈm 化合物を用いる
と、該化合物中のアルコキシル基（ＯＲ）が膜中に含ま
れることになり、膜中においてアルコキシル基がある部
分ではＳｉ−Ｏ結合が切られ、該部分の誘電率が他の部
分に比べて低くなる。そのため、シリコン含有絶縁膜２
０４全体の誘電率が低くなる。
縁膜２０４の誘電率は、１ＭＨｚで２．５となった。こ
れは、従来用いられているＳｉＯ2 膜の誘電率４．１よ
りも小さい値である。また、その成膜速度は、２００ｎ
ｍ／ｍｉｎとなった。このように誘電率が低いシリコン
含有絶縁膜２０４を形成できた理由は次のように考えら
れる。すなわち、Ｓｉ（ＯＲ）n Ｈm 化合物を用いる
と、該化合物中のアルコキシル基（ＯＲ）が膜中に含ま
れることになり、膜中においてアルコキシル基がある部
分ではＳｉ−Ｏ結合が切られ、該部分の誘電率が他の部
分に比べて低くなる。そのため、シリコン含有絶縁膜２
０４全体の誘電率が低くなる。
【００５４】また、Ｓｉ（ＯＲ）n Ｈm 化合物において
は、その中に既にＳｉ−ＯＲ結合が形成されている。従
って、シリコン含有絶縁膜２０４の膜中においてもＳｉ
−ＯＲの形でＳｉとＲ（アルキル基）とがＯを介して結
合され易いため、新たにＳｉとＣとが結合してＳｉ−Ｃ
結合が形成されるのを抑えることができる。そのため、
Ｓｉ−ＯＲ結合を有していない化合物を用いる場合に比
べ、膜中においてＳｉ−Ｃ結合が連続して多数存在する
部分が少なくなり、膜のリーク電流が低減されることが
期待される。
は、その中に既にＳｉ−ＯＲ結合が形成されている。従
って、シリコン含有絶縁膜２０４の膜中においてもＳｉ
−ＯＲの形でＳｉとＲ（アルキル基）とがＯを介して結
合され易いため、新たにＳｉとＣとが結合してＳｉ−Ｃ
結合が形成されるのを抑えることができる。そのため、
Ｓｉ−ＯＲ結合を有していない化合物を用いる場合に比
べ、膜中においてＳｉ−Ｃ結合が連続して多数存在する
部分が少なくなり、膜のリーク電流が低減されることが
期待される。
【００５５】なお、表３及び表４に示される条件の下
で、反応ガス中に更にＣp Ｈq ガスを添加しても良い。
Ｃp Ｈq ガスを添加すると、膜中にメチル基やエチル基
等が含まれることになり、膜中のＳｉ−Ｏ結合を減らす
ことができるので、膜の誘電率を更に低くできることが
期待される。そして、本願発明者が実験で実際に使用し
たＣp Ｈq ガスには、ＣＨ4 、Ｃ 2Ｈ4 、及びＣ2 Ｈ6
がある。これらのガスのうち少なくとも一つが反応ガス
に添加されれば良い。そして、これらのガスのうちのい
ずれか一を単体で、すなわち他のガスと組み合わせない
で反応ガスに添加する場合、これらのガスの流量はいず
れも５０ｓｃｃｍである。
で、反応ガス中に更にＣp Ｈq ガスを添加しても良い。
Ｃp Ｈq ガスを添加すると、膜中にメチル基やエチル基
等が含まれることになり、膜中のＳｉ−Ｏ結合を減らす
ことができるので、膜の誘電率を更に低くできることが
期待される。そして、本願発明者が実験で実際に使用し
たＣp Ｈq ガスには、ＣＨ4 、Ｃ 2Ｈ4 、及びＣ2 Ｈ6
がある。これらのガスのうち少なくとも一つが反応ガス
に添加されれば良い。そして、これらのガスのうちのい
ずれか一を単体で、すなわち他のガスと組み合わせない
で反応ガスに添加する場合、これらのガスの流量はいず
れも５０ｓｃｃｍである。
【００５６】（iii)シリコン含有絶縁膜の耐吸湿性向上
のために行われるプラズマ処理についての説明 ところで、層間絶縁膜に用いる絶縁膜としては、耐吸湿
性が良いものを用いるのが好ましい。これは、耐吸湿性
が悪く水分を吸収しやすい絶縁膜を用いると、膜中の水
分が下地の配線層に拡散し、該配線層を腐食してしまう
からである。
のために行われるプラズマ処理についての説明 ところで、層間絶縁膜に用いる絶縁膜としては、耐吸湿
性が良いものを用いるのが好ましい。これは、耐吸湿性
が悪く水分を吸収しやすい絶縁膜を用いると、膜中の水
分が下地の配線層に拡散し、該配線層を腐食してしまう
からである。
【００５７】そこで、本発明に係るシリコン含有絶縁膜
の成膜方法では、シリコン含有絶縁膜２０４（図２参
照）の耐吸湿性を向上させるために、該シリコン含有絶
縁膜２０４を形成後、それに対してプラズマ処理を行
う。このプラズマ処理の条件を表５に示す。
の成膜方法では、シリコン含有絶縁膜２０４（図２参
照）の耐吸湿性を向上させるために、該シリコン含有絶
縁膜２０４を形成後、それに対してプラズマ処理を行
う。このプラズマ処理の条件を表５に示す。
【００５８】
【表５】
【００５９】なお、このプラズマ処理においては、第１
の高周波電源１０７が印加する高周波電力の周波数は１
３．５６ＭＨｚであり、第２の高周波電源１０９のそれ
は４００ｋＨｚである。また、このプラズマ処理を行う
際に用いるガスとしては、Ｏ 2 、Ｎ2 Ｏ、ＮＨ3 があ
り、これらのうち少なくとも一つを用いれば良い。更
に、これらのガスにＡｒ（アルゴン）を添加しても良
い。Ａｒを添加する場合の該Ａｒの流量は１００ｓｃｃ
ｍである。
の高周波電源１０７が印加する高周波電力の周波数は１
３．５６ＭＨｚであり、第２の高周波電源１０９のそれ
は４００ｋＨｚである。また、このプラズマ処理を行う
際に用いるガスとしては、Ｏ 2 、Ｎ2 Ｏ、ＮＨ3 があ
り、これらのうち少なくとも一つを用いれば良い。更
に、これらのガスにＡｒ（アルゴン）を添加しても良
い。Ａｒを添加する場合の該Ａｒの流量は１００ｓｃｃ
ｍである。
【００６０】このようにプラズマ処理を行うと、シリコ
ン含有絶縁膜２０４の膜中に含まれるＨ2 Ｏと、膜中の
Ｃが酸化されたＣＯ2 とが膜外に放出される。また、こ
れと共に、膜中のＳｉの未結合手がＯ、Ｎ、Ｈ等で終端
されるため、Ｓｉの未結合手にＯＨ基等が結合するのを
防ぐことができ、膜の耐吸湿性を向上させることができ
る。
ン含有絶縁膜２０４の膜中に含まれるＨ2 Ｏと、膜中の
Ｃが酸化されたＣＯ2 とが膜外に放出される。また、こ
れと共に、膜中のＳｉの未結合手がＯ、Ｎ、Ｈ等で終端
されるため、Ｓｉの未結合手にＯＨ基等が結合するのを
防ぐことができ、膜の耐吸湿性を向上させることができ
る。
【００６１】（iv) シリコン含有絶縁膜の耐吸湿性向上
のために形成される下地絶縁膜、及びカバー絶縁膜につ
いての説明 本発明に係るシリコン含有絶縁膜の耐吸湿性を向上させ
るために、上記したプラズマ処理に加えて、該シリコン
含有絶縁膜の上下に下地絶縁膜やカバー絶縁膜を形成し
ても良い。これについて図４を参照して説明する。な
お、図４においては、図２に示されるのと同様の構成部
材には図２で用いた参照符号と同様の参照を付し、以下
ではその説明を省略する。
のために形成される下地絶縁膜、及びカバー絶縁膜につ
いての説明 本発明に係るシリコン含有絶縁膜の耐吸湿性を向上させ
るために、上記したプラズマ処理に加えて、該シリコン
含有絶縁膜の上下に下地絶縁膜やカバー絶縁膜を形成し
ても良い。これについて図４を参照して説明する。な
お、図４においては、図２に示されるのと同様の構成部
材には図２で用いた参照符号と同様の参照を付し、以下
ではその説明を省略する。
【００６２】図４において、２０５はＳｉＯ2 膜等の下
地絶縁膜である。そして、２０６は、ＳｉＯ2 膜等のカ
バー絶縁膜である。下地絶縁膜２０５及びカバー絶縁膜
２０６としてこのようにＳｉＯ2 膜を用いる場合、該Ｓ
ｉＯ2 膜の成膜条件は表６の通りである。
地絶縁膜である。そして、２０６は、ＳｉＯ2 膜等のカ
バー絶縁膜である。下地絶縁膜２０５及びカバー絶縁膜
２０６としてこのようにＳｉＯ2 膜を用いる場合、該Ｓ
ｉＯ2 膜の成膜条件は表６の通りである。
【００６３】
【表６】
【００６４】このように下地絶縁膜２０５を形成する
と、被堆積基板１０３の上面（下地絶縁膜２０５と接す
る面）からその内部に向かって水分が浸入するのを防ぐ
ことができるため、アルミニウム配線２０３が水分によ
って腐食されてしまうのを防ぐことができる。また、カ
バー絶縁膜２０６を形成すると、シリコン含有絶縁膜２
０４の上面（カバー絶縁膜２０６と接する面）からその
内部に向かって水分が浸入するのを防ぐことができ、シ
リコン含有絶縁膜２０４が水分によって劣化してしまう
のを防ぐことができる。
と、被堆積基板１０３の上面（下地絶縁膜２０５と接す
る面）からその内部に向かって水分が浸入するのを防ぐ
ことができるため、アルミニウム配線２０３が水分によ
って腐食されてしまうのを防ぐことができる。また、カ
バー絶縁膜２０６を形成すると、シリコン含有絶縁膜２
０４の上面（カバー絶縁膜２０６と接する面）からその
内部に向かって水分が浸入するのを防ぐことができ、シ
リコン含有絶縁膜２０４が水分によって劣化してしまう
のを防ぐことができる。
【００６５】（ｖ) シリコン含有絶縁膜をダマシンプロ
セスに適用した場合の説明 上においては、本実施形態に係るシリコン含有絶縁膜２
０４は、アルミニウム配線２０３上に形成された（図２
参照）。しかしながら、本発明はこれに限られるもので
はなく、銅配線を形成するのに有用なダマシンプロセス
にもシリコン含有絶縁膜２０４を適用することができ
る。このダマシンプロセスについて、図１９（ａ）〜
（ｄ）、及び図２０（ａ）〜（ｂ）を参照しながら説明
する。図１９（ａ）〜（ｄ）、及び図２０（ａ）〜
（ｂ）は、本発明に係るシリコン含有絶縁膜をダマシン
プロセスに適用した場合の断面図である。
セスに適用した場合の説明 上においては、本実施形態に係るシリコン含有絶縁膜２
０４は、アルミニウム配線２０３上に形成された（図２
参照）。しかしながら、本発明はこれに限られるもので
はなく、銅配線を形成するのに有用なダマシンプロセス
にもシリコン含有絶縁膜２０４を適用することができ
る。このダマシンプロセスについて、図１９（ａ）〜
（ｄ）、及び図２０（ａ）〜（ｂ）を参照しながら説明
する。図１９（ａ）〜（ｄ）、及び図２０（ａ）〜
（ｂ）は、本発明に係るシリコン含有絶縁膜をダマシン
プロセスに適用した場合の断面図である。
【００６６】まず最初に、図１９（ａ）に示すように、
下地層間絶縁膜２０９上に下部銅配線層２１０を形成
し、その上にＳｉＮ膜等のブロック膜２１１を形成す
る。次いで、図１９（ｂ）に示すように、ブロック膜２
１１上に、本実施形態に係るシリコン含有絶縁膜２０４
を形成する。このシリコン含有絶縁膜２０４は、既に説
明したように、シロキサン結合を有する化合物を含む
反応ガスや、Ｓｉ（ＯＲ）n Ｈm 化合物を含む反応ガ
スを用いたプラズマＣＶＤ法により成膜される。そし
て、この場合の条件については、既に説明した表１乃至
表４の通りである。なお、シリコン含有絶縁膜２０４の
膜厚は、成膜時間を変えることにより、所望に制御可能
である。
下地層間絶縁膜２０９上に下部銅配線層２１０を形成
し、その上にＳｉＮ膜等のブロック膜２１１を形成す
る。次いで、図１９（ｂ）に示すように、ブロック膜２
１１上に、本実施形態に係るシリコン含有絶縁膜２０４
を形成する。このシリコン含有絶縁膜２０４は、既に説
明したように、シロキサン結合を有する化合物を含む
反応ガスや、Ｓｉ（ＯＲ）n Ｈm 化合物を含む反応ガ
スを用いたプラズマＣＶＤ法により成膜される。そし
て、この場合の条件については、既に説明した表１乃至
表４の通りである。なお、シリコン含有絶縁膜２０４の
膜厚は、成膜時間を変えることにより、所望に制御可能
である。
【００６７】次に、図１９（ｃ）に示すように、シリコ
ン含有絶縁膜２０４上に保護膜２１２を形成する。この
保護膜２１２には、緻密で高品位なシリコン酸化膜が用
いられる。続いて、図１９（ｄ）に示すように、保護膜
２１２上にフォトレジスト２１３を塗布する。その後、
フォトリソグラフィを用いて、このフォトレジスト２１
３に開口部２１３ａを形成する。そして、フォトレジス
ト２１３をマスクにし、ＲＩＥ（反応性イオンエッチン
グ）を用いて、保護膜２１２及びシリコン含有絶縁膜２
０４をエッチングする。このＲＩＥでは、ＣＦ4 ＋ＣＨ
Ｆ3 系の混合ガスやＣ4 Ｆ8 系のガスをプラズマ化した
ものがエッチングガスとして用いられる。
ン含有絶縁膜２０４上に保護膜２１２を形成する。この
保護膜２１２には、緻密で高品位なシリコン酸化膜が用
いられる。続いて、図１９（ｄ）に示すように、保護膜
２１２上にフォトレジスト２１３を塗布する。その後、
フォトリソグラフィを用いて、このフォトレジスト２１
３に開口部２１３ａを形成する。そして、フォトレジス
ト２１３をマスクにし、ＲＩＥ（反応性イオンエッチン
グ）を用いて、保護膜２１２及びシリコン含有絶縁膜２
０４をエッチングする。このＲＩＥでは、ＣＦ4 ＋ＣＨ
Ｆ3 系の混合ガスやＣ4 Ｆ8 系のガスをプラズマ化した
ものがエッチングガスとして用いられる。
【００６８】そして、このエッチングにより、フォトレ
ジストの開口部２１３ａの下方にあるシリコン含有絶縁
膜２０４が除去され、開口部２０４ａが形成される。そ
して、この開口部２０４ａの底部に、ブロック膜２１１
の表面が露出するようになる。なお、ブロック膜２１１
は、ＣＦ4 ＋ＣＨＦ3 系の混合ガスに対してエッチング
耐性を有しているので、このＲＩＥによりエッチングさ
れることは無い。
ジストの開口部２１３ａの下方にあるシリコン含有絶縁
膜２０４が除去され、開口部２０４ａが形成される。そ
して、この開口部２０４ａの底部に、ブロック膜２１１
の表面が露出するようになる。なお、ブロック膜２１１
は、ＣＦ4 ＋ＣＨＦ3 系の混合ガスに対してエッチング
耐性を有しているので、このＲＩＥによりエッチングさ
れることは無い。
【００６９】次いで、図２０（ａ）に示すように、フォ
トレジスト２１３をマスクにし、ＲＩＥでブロック膜２
１１をエッチングする。このＲＩＥでは、シリコン含有
絶縁膜２０４をエッチングした時のＣＦ4 ＋ＣＨＦ3 系
の混合ガスの組成比を変えたものをがプラズマ化され
る。そして、このプラズマ化された混合ガスにより、開
口部２０３ａの下方にあるブロック膜２１１に開口部２
１１ａが形成され、下部銅配線層２１０の表面が露出す
る。この工程により、下部銅配線層２１０に通じるビア
ホール２１４が形成されたことになる。
トレジスト２１３をマスクにし、ＲＩＥでブロック膜２
１１をエッチングする。このＲＩＥでは、シリコン含有
絶縁膜２０４をエッチングした時のＣＦ4 ＋ＣＨＦ3 系
の混合ガスの組成比を変えたものをがプラズマ化され
る。そして、このプラズマ化された混合ガスにより、開
口部２０３ａの下方にあるブロック膜２１１に開口部２
１１ａが形成され、下部銅配線層２１０の表面が露出す
る。この工程により、下部銅配線層２１０に通じるビア
ホール２１４が形成されたことになる。
【００７０】次に、図２０（ｂ）に示すように、フォト
レジスト２１３を除去し、ビアホール２１４の側壁にＴ
ｉＮ膜等のバリアメタル層（図示せず）を形成した後、
ビアホール２１４の内部及び保護膜２１２上に銅めっき
膜２１５を形成する。この銅めっき膜２１５は、ビアホ
ール２１４の内壁及び保護膜２１２上に銅より成る給電
層（図示せず）をスパッタ法等により形成し、該給電層
に電流を供給して電解銅めっきにより形成される。
レジスト２１３を除去し、ビアホール２１４の側壁にＴ
ｉＮ膜等のバリアメタル層（図示せず）を形成した後、
ビアホール２１４の内部及び保護膜２１２上に銅めっき
膜２１５を形成する。この銅めっき膜２１５は、ビアホ
ール２１４の内壁及び保護膜２１２上に銅より成る給電
層（図示せず）をスパッタ法等により形成し、該給電層
に電流を供給して電解銅めっきにより形成される。
【００７１】この後は、保護膜２１２上の銅めっき膜２
１５をＣＭＰ法（化学機械研磨法）により除去した後、
保護膜２１２上に上部銅配線層（図示せず）を形成す
る。以上説明したダマシンプロセスによれば、下部銅配
線層２１０と上部銅配線層（図示せず）との間にシリコ
ン含有絶縁膜２０４が層間絶縁膜として形成されてい
る。このシリコン含有絶縁膜２０４は、既に説明したよ
うに比誘電率が１ＭＨｚで２．７程度の低誘電率膜であ
る。そのため、シリコン含有絶縁膜２０４を用いると、
下部銅配線層２１０と上部銅配線層（図示せず）との間
の配線容量を低減することができるので、動作速度の速
い半導体装置を提供することができる。
１５をＣＭＰ法（化学機械研磨法）により除去した後、
保護膜２１２上に上部銅配線層（図示せず）を形成す
る。以上説明したダマシンプロセスによれば、下部銅配
線層２１０と上部銅配線層（図示せず）との間にシリコ
ン含有絶縁膜２０４が層間絶縁膜として形成されてい
る。このシリコン含有絶縁膜２０４は、既に説明したよ
うに比誘電率が１ＭＨｚで２．７程度の低誘電率膜であ
る。そのため、シリコン含有絶縁膜２０４を用いると、
下部銅配線層２１０と上部銅配線層（図示せず）との間
の配線容量を低減することができるので、動作速度の速
い半導体装置を提供することができる。
【００７２】
【実施例】本願発明者は、上記シロキサン結合を有する
化合物として特にＨＭＤＳ（化学式：（Ｓｉ（ＣＨ3 ）
3 ）2 Ｏ）を用いてその成膜条件を変化させた場合に、
シリコン含有絶縁膜２０４の膜質がどのように変化する
のかを調査した。以下において、その調査結果について
説明する。
化合物として特にＨＭＤＳ（化学式：（Ｓｉ（ＣＨ3 ）
3 ）2 Ｏ）を用いてその成膜条件を変化させた場合に、
シリコン含有絶縁膜２０４の膜質がどのように変化する
のかを調査した。以下において、その調査結果について
説明する。
【００７３】なお、この調査においては、８インチのシ
リコンウエハを被堆積基板１０３（図１参照）として用
いた。そして、シリコン含有絶縁膜２０４の比誘電率を
測定する場合は、直流バイアスに１ＭＨｚの高周波の信
号を重畳したＣ−Ｖ測定法を用いた。そして、膜の屈折
率を測定する場合は、波長が６３２．８ｎｍのＨｅ−Ｎ
ｅレーザを用いるエリプソメータで測定を行なった。 （１）電極間隔が２５ｍｍのとき まず最初に、上部電極１０４と下部電極１０２との間隔
（電極間隔）を２５ｍｍに固定し、成膜条件を以下のよ
うに変化させた。
リコンウエハを被堆積基板１０３（図１参照）として用
いた。そして、シリコン含有絶縁膜２０４の比誘電率を
測定する場合は、直流バイアスに１ＭＨｚの高周波の信
号を重畳したＣ−Ｖ測定法を用いた。そして、膜の屈折
率を測定する場合は、波長が６３２．８ｎｍのＨｅ−Ｎ
ｅレーザを用いるエリプソメータで測定を行なった。 （１）電極間隔が２５ｍｍのとき まず最初に、上部電極１０４と下部電極１０２との間隔
（電極間隔）を２５ｍｍに固定し、成膜条件を以下のよ
うに変化させた。
【００７４】（ｉ）圧力を変化させる場合 この場合の成膜条件は、次の（条件Ａ）の通りである。 （条件Ａ） ・ＨＭＤＳ流量 ： ５０ｓｃｃｍ ・Ｎ2 Ｏ流量 ： ２００ｓｃｃｍ ・基板温度 ： ３５０℃ ・堆積膜厚 ： ５００ｎｍ ・第１の高周波電源１０７が 印加する高周波電力の周波数 ： １３. ５６ＭＨｚ ・第１の高周波電源１０７のパワー ： ３００Ｗ ・第２の高周波電源１０９のパワー ： ０Ｗ （条件Ａ）では、高周波電力は上部電極１０４にのみ印
加し、下部電極１０２は印加していない。
加し、下部電極１０２は印加していない。
【００７５】そして、この（条件Ａ）の下で圧力を変化
させた場合、シリコン含有絶縁膜２０４の比誘電率と圧
力との関係、及び屈折率と圧力との関係は図５のように
なった。なお、図５において、左向きの矢印は、●で示
されるデータ系列が比誘電率を表すということを意味す
るものである。そして、右向きの矢印は、○で示される
データ系列が屈折率を表すということを意味するもので
ある。
させた場合、シリコン含有絶縁膜２０４の比誘電率と圧
力との関係、及び屈折率と圧力との関係は図５のように
なった。なお、図５において、左向きの矢印は、●で示
されるデータ系列が比誘電率を表すということを意味す
るものである。そして、右向きの矢印は、○で示される
データ系列が屈折率を表すということを意味するもので
ある。
【００７６】図５より分かるように、上部電極１０４に
のみ高周波電力を印加した場合、圧力を変化させても比
誘電率はほぼ一定で、その値は約２．８程度である。同
様に、屈折率もほぼ一定で、その値は約１．３８〜１．
４２程度である。なお、上の（条件Ａ）で成膜されたシ
リコン含有絶縁膜２０４のリーク電流は、いずれの圧力
の場合でも電界強度１ＭＶ／ｃｍで１０-10 Ａ／ｃｍ2
台が得られた。この値は、実用上全く差し支えない値で
ある。
のみ高周波電力を印加した場合、圧力を変化させても比
誘電率はほぼ一定で、その値は約２．８程度である。同
様に、屈折率もほぼ一定で、その値は約１．３８〜１．
４２程度である。なお、上の（条件Ａ）で成膜されたシ
リコン含有絶縁膜２０４のリーク電流は、いずれの圧力
の場合でも電界強度１ＭＶ／ｃｍで１０-10 Ａ／ｃｍ2
台が得られた。この値は、実用上全く差し支えない値で
ある。
【００７７】次に、本願発明者は、上部電極１０４のみ
ならず、下部電極１０２にも高周波電力を印加すると、
上の傾向がどのように変化するのかを調査した。この場
合の成膜条件は、次の（条件Ｂ）の通りである。 （条件Ｂ） ・ＨＭＤＳ流量 ： ５０ｓｃｃｍ ・Ｎ2 Ｏ流量 ： ２００ｓｃｃｍ ・基板温度 ： ３５０℃ ・堆積膜厚 ： ５００ｎｍ ・第１の高周波電源１０７が 印加する高周波電力の周波数 ： １３. ５６ＭＨｚ ・第１の高周波電源１０７のパワー ： ３００Ｗ ・第２の高周波電源１０９が 印加する高周波電力の周波数 ： ３８０ＫＨｚ ・第２の高周波電源１０９のパワー ： ３０Ｗ そして、この（条件Ｂ）の下で圧力を変化させた場合、
シリコン含有絶縁膜２０４の比誘電率と圧力との関係、
及び屈折率と圧力との関係は図６のようになった。
ならず、下部電極１０２にも高周波電力を印加すると、
上の傾向がどのように変化するのかを調査した。この場
合の成膜条件は、次の（条件Ｂ）の通りである。 （条件Ｂ） ・ＨＭＤＳ流量 ： ５０ｓｃｃｍ ・Ｎ2 Ｏ流量 ： ２００ｓｃｃｍ ・基板温度 ： ３５０℃ ・堆積膜厚 ： ５００ｎｍ ・第１の高周波電源１０７が 印加する高周波電力の周波数 ： １３. ５６ＭＨｚ ・第１の高周波電源１０７のパワー ： ３００Ｗ ・第２の高周波電源１０９が 印加する高周波電力の周波数 ： ３８０ＫＨｚ ・第２の高周波電源１０９のパワー ： ３０Ｗ そして、この（条件Ｂ）の下で圧力を変化させた場合、
シリコン含有絶縁膜２０４の比誘電率と圧力との関係、
及び屈折率と圧力との関係は図６のようになった。
【００７８】図６より分かるように、上部電極１０４と
下部電極１０２との両方に高周波電力を印加すると、先
の図５とは明らかに異なる傾向が得られた。すなわち、
両方の電極に高周波電力を印加すると、圧力を増加させ
る場合に膜の比誘電率及び屈折率が減少する傾向が得ら
れた。図６において、圧力が１．０Ｔｏｒｒの時の比誘
電率に着目すると、その値は約３．８程度である。本実
施例においては、１．０Ｔｏｒｒよりも低い圧力におい
て測定を行なっていないが、１．０Ｔｏｒｒよりも低い
圧力では比誘電率が４．０に近づく傾向にあるのが図６
より理解される。
下部電極１０２との両方に高周波電力を印加すると、先
の図５とは明らかに異なる傾向が得られた。すなわち、
両方の電極に高周波電力を印加すると、圧力を増加させ
る場合に膜の比誘電率及び屈折率が減少する傾向が得ら
れた。図６において、圧力が１．０Ｔｏｒｒの時の比誘
電率に着目すると、その値は約３．８程度である。本実
施例においては、１．０Ｔｏｒｒよりも低い圧力におい
て測定を行なっていないが、１．０Ｔｏｒｒよりも低い
圧力では比誘電率が４．０に近づく傾向にあるのが図６
より理解される。
【００７９】従来の技術の項で説明したように、従来よ
りも配線容量が低減された半導体装置を提供するために
は、ＳｉＯ2 膜の比誘電率（４．１）よりも低い比誘電
率を有する膜を層間絶縁膜として用いなければならな
い。そして、これができるためには、上で述べたことに
より、圧力を１．０Ｔｏｒｒ以上にし、上部電極１０４
と下部電極１０２との両方に高周波電力を印加すれば良
いことが分かる。
りも配線容量が低減された半導体装置を提供するために
は、ＳｉＯ2 膜の比誘電率（４．１）よりも低い比誘電
率を有する膜を層間絶縁膜として用いなければならな
い。そして、これができるためには、上で述べたことに
より、圧力を１．０Ｔｏｒｒ以上にし、上部電極１０４
と下部電極１０２との両方に高周波電力を印加すれば良
いことが分かる。
【００８０】なお、この例では、電極間隔を２５ｍｍに
したが、本願発明者は電極間隔を５０ｍｍ以上にした場
合でも同様の調査を行った。それによると、電極間隔が
５０ｍｍ以上の場合では、圧力を０．５Ｔｏｒｒ以上と
することにより、ＳｉＯ2 膜の比誘電率（４．１）より
も低い比誘電率を有するシリコン含有絶縁膜２０４を成
膜できることが明らかとなった。
したが、本願発明者は電極間隔を５０ｍｍ以上にした場
合でも同様の調査を行った。それによると、電極間隔が
５０ｍｍ以上の場合では、圧力を０．５Ｔｏｒｒ以上と
することにより、ＳｉＯ2 膜の比誘電率（４．１）より
も低い比誘電率を有するシリコン含有絶縁膜２０４を成
膜できることが明らかとなった。
【００８１】なお、上の（条件Ｂ）で成膜されたシリコ
ン含有絶縁膜２０４のリーク電流は、いずれの圧力の場
合でも電界強度１ＭＶ／ｃｍで１０-10 Ａ／ｃｍ2 台が
得られた。この値は、実用上全く差し支えない値であ
る。 （ii）第２の高周波電源１０９のパワーを変化させる場
合 上で説明したように、上部電極１０４のみならず、下部
電極１０２にも高周波電力を印加すると、片方の電極に
のみ高周波電力を印加する場合と比較して異なる傾向が
得られることが分かった。
ン含有絶縁膜２０４のリーク電流は、いずれの圧力の場
合でも電界強度１ＭＶ／ｃｍで１０-10 Ａ／ｃｍ2 台が
得られた。この値は、実用上全く差し支えない値であ
る。 （ii）第２の高周波電源１０９のパワーを変化させる場
合 上で説明したように、上部電極１０４のみならず、下部
電極１０２にも高周波電力を印加すると、片方の電極に
のみ高周波電力を印加する場合と比較して異なる傾向が
得られることが分かった。
【００８２】そこで、本願発明者は、両方の極板に高周
波電力を印加しつつ、片方の極板に印加される高周波電
力のパワーを変化させると、シリコン含有絶縁膜２０４
の膜質に更にどのような変化が見られるのかを調査し
た。この場合の成膜条件は、次の（条件Ｃ）の通りであ
る。 （条件Ｃ） ・ＨＭＤＳ流量 ： ５０ｓｃｃｍ ・Ｎ2 Ｏ流量 ： ２００ｓｃｃｍ ・基板温度 ： ３５０℃ ・堆積膜厚 ： ５００ｎｍ ・第１の高周波電源１０７が 印加する高周波電力の周波数 ： １３. ５６ＭＨｚ ・第１の高周波電源１０７のパワー ： １００Ｗ ・第２の高周波電源１０９が 印加する高周波電力の周波数 ： ３８０ＫＨｚ そして、この（条件Ｃ）の下で第２の高周波電力のパワ
ーを変化させた場合、第２の高周波電源１０９のパワー
とシリコン含有絶縁膜２０４の硬度との関係、及び第２
の高周波電源１０９のパワーとシリコン含有絶縁膜２０
４のヤング率との関係は図７のようになった。
波電力を印加しつつ、片方の極板に印加される高周波電
力のパワーを変化させると、シリコン含有絶縁膜２０４
の膜質に更にどのような変化が見られるのかを調査し
た。この場合の成膜条件は、次の（条件Ｃ）の通りであ
る。 （条件Ｃ） ・ＨＭＤＳ流量 ： ５０ｓｃｃｍ ・Ｎ2 Ｏ流量 ： ２００ｓｃｃｍ ・基板温度 ： ３５０℃ ・堆積膜厚 ： ５００ｎｍ ・第１の高周波電源１０７が 印加する高周波電力の周波数 ： １３. ５６ＭＨｚ ・第１の高周波電源１０７のパワー ： １００Ｗ ・第２の高周波電源１０９が 印加する高周波電力の周波数 ： ３８０ＫＨｚ そして、この（条件Ｃ）の下で第２の高周波電力のパワ
ーを変化させた場合、第２の高周波電源１０９のパワー
とシリコン含有絶縁膜２０４の硬度との関係、及び第２
の高周波電源１０９のパワーとシリコン含有絶縁膜２０
４のヤング率との関係は図７のようになった。
【００８３】図７より明らかに分かるように、第２の高
周波電源１０９のパワーが増加するにつれて、膜の硬度
及びヤング率も単調に増加する。従って、第２の高周波
電源１０９のパワーが０Ｗよりも大きいと、該パワーが
０Ｗの場合と比較して硬度及びヤング率の大きい膜が得
られる。このことは、上部電極１０４のみならず、下部
電極１０２にも高周波電力を印加すると、上部電極１０
４にのみ高周波電力を印加する場合と比較して硬度及び
ヤング率の大きい膜が得られることを意味する。
周波電源１０９のパワーが増加するにつれて、膜の硬度
及びヤング率も単調に増加する。従って、第２の高周波
電源１０９のパワーが０Ｗよりも大きいと、該パワーが
０Ｗの場合と比較して硬度及びヤング率の大きい膜が得
られる。このことは、上部電極１０４のみならず、下部
電極１０２にも高周波電力を印加すると、上部電極１０
４にのみ高周波電力を印加する場合と比較して硬度及び
ヤング率の大きい膜が得られることを意味する。
【００８４】ところで、銅より成る配線層を形成するダ
マシンプロセスにおいては、層間絶縁膜にダマシン溝を
形成し、該層間絶縁膜上、及び該ダマシン溝の内部に銅
めっきを施す。その後、ダマシン溝の内部にのみ銅を残
すために、表面全体をＣＭＰ法で研磨するというプロセ
スが行なわれる。ここで、このＣＭＰ法で表面を研磨す
る際には、層間絶縁膜上の銅めっきだけでなく、該層間
絶縁膜もある程度研磨される。そして、このように層間
絶縁膜を研磨する場合には、該層間絶縁膜の研磨後の膜
厚を所望にコントロールする必要がある。一般に、この
ようにＣＭＰ法において膜厚を所望にコントロールする
には、層間絶縁層として硬度の大きいものを用いるのが
良いことが知られている。
マシンプロセスにおいては、層間絶縁膜にダマシン溝を
形成し、該層間絶縁膜上、及び該ダマシン溝の内部に銅
めっきを施す。その後、ダマシン溝の内部にのみ銅を残
すために、表面全体をＣＭＰ法で研磨するというプロセ
スが行なわれる。ここで、このＣＭＰ法で表面を研磨す
る際には、層間絶縁膜上の銅めっきだけでなく、該層間
絶縁膜もある程度研磨される。そして、このように層間
絶縁膜を研磨する場合には、該層間絶縁膜の研磨後の膜
厚を所望にコントロールする必要がある。一般に、この
ようにＣＭＰ法において膜厚を所望にコントロールする
には、層間絶縁層として硬度の大きいものを用いるのが
良いことが知られている。
【００８５】上で説明したように、上部電極１０４と下
部電極１０２との両方に高周波電力を印加すると、上部
電極１０４のみに高周波電力を印加する場合と比較して
硬度の大きい膜が得られる。従って、ＣＭＰ法により研
磨が行なわれる層間絶縁層としては、上部電極１０４だ
けでなく、上部電極１０４と下部電極１０２との両方に
高周波電力を印加して形成されたシリコン含有絶縁膜２
０４を用いるのが好ましい。
部電極１０２との両方に高周波電力を印加すると、上部
電極１０４のみに高周波電力を印加する場合と比較して
硬度の大きい膜が得られる。従って、ＣＭＰ法により研
磨が行なわれる層間絶縁層としては、上部電極１０４だ
けでなく、上部電極１０４と下部電極１０２との両方に
高周波電力を印加して形成されたシリコン含有絶縁膜２
０４を用いるのが好ましい。
【００８６】なお、上の（条件Ｃ）で成膜されたシリコ
ン含有絶縁膜２０４のリーク電流は、第２の高周波電源
１０９のいずれのパワーにおいても電界強度１ＭＶ／ｃ
ｍで１０-10 Ａ／ｃｍ2 台が得られた。この値は、実用
上全く差し支えない値である。 （２）電極間隔が５０ｍｍのとき ところで、上の（１）における調査結果は、いずれも電
極間隔を２５ｍｍに固定し、電極間隔以外の成膜条件を
変化させた場合に得られたものであった。しかし、シリ
コン含有絶縁膜２０４の膜質は、電極間隔によっても変
化すると考えられる。そこで、本願発明者は、電極間隔
を変える場合、シリコン含有絶縁膜２０４の膜質がどの
ように変化するのかを調査した。特に、以下では、電極
間隔を５０ｍｍに固定して調査を行なった。
ン含有絶縁膜２０４のリーク電流は、第２の高周波電源
１０９のいずれのパワーにおいても電界強度１ＭＶ／ｃ
ｍで１０-10 Ａ／ｃｍ2 台が得られた。この値は、実用
上全く差し支えない値である。 （２）電極間隔が５０ｍｍのとき ところで、上の（１）における調査結果は、いずれも電
極間隔を２５ｍｍに固定し、電極間隔以外の成膜条件を
変化させた場合に得られたものであった。しかし、シリ
コン含有絶縁膜２０４の膜質は、電極間隔によっても変
化すると考えられる。そこで、本願発明者は、電極間隔
を変える場合、シリコン含有絶縁膜２０４の膜質がどの
ように変化するのかを調査した。特に、以下では、電極
間隔を５０ｍｍに固定して調査を行なった。
【００８７】（ｉ）上部電極１０４にのみ高周波電力を
印加し、該高周波電力のパワーを変化させる場合 この場合の成膜条件は、次の（条件Ｄ）の通りである。 （条件Ｄ） ・ＨＭＤＳ流量 ： ５０ｓｃｃｍ ・Ｎ2 Ｏ流量 ： ２００ｓｃｃｍ ・基板温度 ： ３５０℃ ・堆積膜厚 ： ５００ｎｍ ・圧力 ： ０．９Ｔｏｒｒ ・第１の高周波電源１０７が 印加する高周波電力の周波数 ： １３. ５６ＭＨｚ ・第２の高周波電源１０９のパワー ： ０Ｗ （条件Ｄ）より分かるように、高周波電力は上部電極１
０４にのみ印加し、下部電極１０２は印加していない。
印加し、該高周波電力のパワーを変化させる場合 この場合の成膜条件は、次の（条件Ｄ）の通りである。 （条件Ｄ） ・ＨＭＤＳ流量 ： ５０ｓｃｃｍ ・Ｎ2 Ｏ流量 ： ２００ｓｃｃｍ ・基板温度 ： ３５０℃ ・堆積膜厚 ： ５００ｎｍ ・圧力 ： ０．９Ｔｏｒｒ ・第１の高周波電源１０７が 印加する高周波電力の周波数 ： １３. ５６ＭＨｚ ・第２の高周波電源１０９のパワー ： ０Ｗ （条件Ｄ）より分かるように、高周波電力は上部電極１
０４にのみ印加し、下部電極１０２は印加していない。
【００８８】そして、この（条件Ｄ）の下で第１の高周
波電源１０７のパワーを変化させた場合、該パワーとシ
リコン含有絶縁膜２０４の比誘電率との関係、及び、該
パワーとシリコン含有絶縁膜の屈折率との関係は図８の
ようになった。図８より分かるように、高周波電力を上
部電極１０４にのみ印加し、該高周波電力（第１の高周
波電力１０７）のパワーを変化させても、シリコン含有
絶縁膜２０４の比誘電率及び屈折率がほとんど変化しな
いことが分かる。具体的には、シリコン含有絶縁膜２０
４の比誘電率は約２．６程度であり、屈折率は約１．３
８程度である。
波電源１０７のパワーを変化させた場合、該パワーとシ
リコン含有絶縁膜２０４の比誘電率との関係、及び、該
パワーとシリコン含有絶縁膜の屈折率との関係は図８の
ようになった。図８より分かるように、高周波電力を上
部電極１０４にのみ印加し、該高周波電力（第１の高周
波電力１０７）のパワーを変化させても、シリコン含有
絶縁膜２０４の比誘電率及び屈折率がほとんど変化しな
いことが分かる。具体的には、シリコン含有絶縁膜２０
４の比誘電率は約２．６程度であり、屈折率は約１．３
８程度である。
【００８９】なお、上の（条件Ｄ）で成膜されたシリコ
ン含有絶縁膜２０４のリーク電流は、第１の高周波電源
１０７のいずれのパワーにおいても電界強度１ＭＶ／ｃ
ｍで１０-10 Ａ／ｃｍ2 台が得られた。この値は、実用
上全く差し支えない値である。 （ii）上部電極１０４及び下部電極１０２のそれぞれに
高周波電力を印加し、下部電極１０２に印加される高周
波電力のパワーを変化させる場合 この場合の成膜条件は、次の（条件Ｅ）の通りである。
ン含有絶縁膜２０４のリーク電流は、第１の高周波電源
１０７のいずれのパワーにおいても電界強度１ＭＶ／ｃ
ｍで１０-10 Ａ／ｃｍ2 台が得られた。この値は、実用
上全く差し支えない値である。 （ii）上部電極１０４及び下部電極１０２のそれぞれに
高周波電力を印加し、下部電極１０２に印加される高周
波電力のパワーを変化させる場合 この場合の成膜条件は、次の（条件Ｅ）の通りである。
【００９０】（条件Ｅ） ・ＨＭＤＳ流量 ： ５０ｓｃｃｍ ・Ｎ2 Ｏ流量 ： ２００ｓｃｃｍ ・基板温度 ： ３５０℃ ・堆積膜厚 ： ５００ｎｍ ・圧力 ： ０．９Ｔｏｒｒ ・第１の高周波電源１０７が 印加する高周波電力の周波数 ： １３. ５６ＭＨｚ ・第１の高周波電源１０７のパワー ： ３００Ｗ ・第２の高周波電源１０９が 印加する高周波電力の周波数 ： ３８０ＫＨｚ そして、この（条件Ｅ）の下で第２の高周波電源１０９
のパワーを変化させた場合、該パワーとシリコン含有絶
縁膜２０４の比誘電率との関係、及び、該パワーとシリ
コン含有絶縁膜の屈折率との関係は図９のようになっ
た。
のパワーを変化させた場合、該パワーとシリコン含有絶
縁膜２０４の比誘電率との関係、及び、該パワーとシリ
コン含有絶縁膜の屈折率との関係は図９のようになっ
た。
【００９１】図９より分かるように、第２の高周波電源
１０９のパワーを増加させると、それにつれて膜の比誘
電率及び屈折率が増加するのが分かる。しかし、比誘電
率及び屈折率は、第２の高周波電源１０９のパワーが１
００Ｗ程度の所で最大値をとり、それより大きいパワー
では逆に減少する傾向にあるのが図９から理解される。
そして、比誘電率は、上記の最大値においても４．０を
超えることが無いことが図９から分かる。従って、上部
電極１０４及び下部電極１０２のそれぞれに高周波電力
を印加しても、シリコン含有絶縁膜２０４の比誘電率は
ＳｉＯ2 膜の比誘電率（４．１）を超えることが無い。
１０９のパワーを増加させると、それにつれて膜の比誘
電率及び屈折率が増加するのが分かる。しかし、比誘電
率及び屈折率は、第２の高周波電源１０９のパワーが１
００Ｗ程度の所で最大値をとり、それより大きいパワー
では逆に減少する傾向にあるのが図９から理解される。
そして、比誘電率は、上記の最大値においても４．０を
超えることが無いことが図９から分かる。従って、上部
電極１０４及び下部電極１０２のそれぞれに高周波電力
を印加しても、シリコン含有絶縁膜２０４の比誘電率は
ＳｉＯ2 膜の比誘電率（４．１）を超えることが無い。
【００９２】ここで、電極間隔を変えた場合にシリコン
含有絶縁膜２０４の比誘電率がどのように変化するのか
を見るために、図５と図９とを比較されたい。特に、電
極間隔以外の条件をそろえるために、図５において圧力
が１．０Ｔｏｒｒの時の比誘電率（約２．９）と、図９
において第２の高周波電源１０９のパワーが０Ｗの時の
比誘電率（２．６）を比較されたい。これらの値は、い
ずれも電極間隔以外の成膜条件が凡そ同じ場合にそれぞ
れ得られるものである。具体的には、これらの値は、パ
ワーが３００Ｗである第１の高周波電源１０７のみが印
加され、圧力が約１．０Ｔｏｒｒの時に得られるもので
ある。
含有絶縁膜２０４の比誘電率がどのように変化するのか
を見るために、図５と図９とを比較されたい。特に、電
極間隔以外の条件をそろえるために、図５において圧力
が１．０Ｔｏｒｒの時の比誘電率（約２．９）と、図９
において第２の高周波電源１０９のパワーが０Ｗの時の
比誘電率（２．６）を比較されたい。これらの値は、い
ずれも電極間隔以外の成膜条件が凡そ同じ場合にそれぞ
れ得られるものである。具体的には、これらの値は、パ
ワーが３００Ｗである第１の高周波電源１０７のみが印
加され、圧力が約１．０Ｔｏｒｒの時に得られるもので
ある。
【００９３】これらの値を比較して明らかに分かるよう
に、電極間隔が２５ｍｍである場合と比較して、電極間
隔が５０ｍｍである場合の方が誘電率が低くなる。この
理由は次のように考えられる。すなわち、電極間隔が広
いと、電極間隔が狭い場合と比較して、電極間の電位勾
配のついた領域（シース領域）が相対的に減少する。す
ると、このシース領域によるメチル基の加速が抑えら
れ、該メチル基の分解も抑えられる。これにより、メチ
ル基がシリコン含有絶縁膜２０４の膜中に完全な形で取
り込まれ、それにより該シリコン含有絶縁膜２０４の誘
電率が低くなる。
に、電極間隔が２５ｍｍである場合と比較して、電極間
隔が５０ｍｍである場合の方が誘電率が低くなる。この
理由は次のように考えられる。すなわち、電極間隔が広
いと、電極間隔が狭い場合と比較して、電極間の電位勾
配のついた領域（シース領域）が相対的に減少する。す
ると、このシース領域によるメチル基の加速が抑えら
れ、該メチル基の分解も抑えられる。これにより、メチ
ル基がシリコン含有絶縁膜２０４の膜中に完全な形で取
り込まれ、それにより該シリコン含有絶縁膜２０４の誘
電率が低くなる。
【００９４】従って、シリコン含有絶縁膜２０４の誘電
率を低くするには、電極間隔を広げるのが好ましい。具
体的には、電極間隔を２５ｍｍ以上にするのが好まし
い。なお、上の（条件Ｅ）で成膜されたシリコン含有絶
縁膜２０４のリーク電流は、第２の高周波電源１０９の
いずれのパワーにおいても電界強度１ＭＶ／ｃｍで１０
-10 Ａ／ｃｍ2 台が得られた。この値は、実用上全く差
し支えない値である。
率を低くするには、電極間隔を広げるのが好ましい。具
体的には、電極間隔を２５ｍｍ以上にするのが好まし
い。なお、上の（条件Ｅ）で成膜されたシリコン含有絶
縁膜２０４のリーク電流は、第２の高周波電源１０９の
いずれのパワーにおいても電界強度１ＭＶ／ｃｍで１０
-10 Ａ／ｃｍ2 台が得られた。この値は、実用上全く差
し支えない値である。
【００９５】（３) 酸化性ガスとしてＨ2 Ｏを用いる場
合 上記の調査結果は、いずれも酸化性ガスとしてＮ2 Ｏを
用いたものであった。本願発明者は、Ｎ2 Ｏに代えてＨ
2 Ｏを酸化性ガスとして用い、成膜条件を変化させる場
合に、シリコン含有絶縁膜２０４の膜質がどのように変
化するのかを調査した。
合 上記の調査結果は、いずれも酸化性ガスとしてＮ2 Ｏを
用いたものであった。本願発明者は、Ｎ2 Ｏに代えてＨ
2 Ｏを酸化性ガスとして用い、成膜条件を変化させる場
合に、シリコン含有絶縁膜２０４の膜質がどのように変
化するのかを調査した。
【００９６】（ｉ）下部電極１０２にのみ高周波電力を
印加し、圧力を変化させる場合 この場合の成膜条件は、次の（条件Ｆ）の通りである。 （条件Ｆ） ・ＨＭＤＳ流量 ： ５０ｓｃｃｍ ・Ｈ2 Ｏ流量 ： １００ｓｃｃｍ ・基板温度 ： ２００℃ ・堆積膜厚 ： ５００ｎｍ ・電極間隔 ： ２５ｍｍ ・第１の高周波電源１０７のパワー ： ０Ｗ ・第２の高周波電源１０９が 印加する高周波電力の周波数 ： ３８０ＫＨｚ ・第２の高周波電源１０９のパワー ： １００Ｗ この（条件Ｆ）から分かるように、高周波電力は下部電
極１０２にのみ印加し、上部電極１０４には印加してい
ない。
印加し、圧力を変化させる場合 この場合の成膜条件は、次の（条件Ｆ）の通りである。 （条件Ｆ） ・ＨＭＤＳ流量 ： ５０ｓｃｃｍ ・Ｈ2 Ｏ流量 ： １００ｓｃｃｍ ・基板温度 ： ２００℃ ・堆積膜厚 ： ５００ｎｍ ・電極間隔 ： ２５ｍｍ ・第１の高周波電源１０７のパワー ： ０Ｗ ・第２の高周波電源１０９が 印加する高周波電力の周波数 ： ３８０ＫＨｚ ・第２の高周波電源１０９のパワー ： １００Ｗ この（条件Ｆ）から分かるように、高周波電力は下部電
極１０２にのみ印加し、上部電極１０４には印加してい
ない。
【００９７】そして、この（条件Ｆ）の下で圧力を変化
させた場合、シリコン含有絶縁膜２０４の比誘電率と圧
力との関係、及び屈折率と圧力との関係は図１０のよう
になった。図１０より分かるように、シリコン含有絶縁
膜２０４の比誘電率及び屈折率は、圧力が増大するのに
伴い単調に減少するのが分かる。そして、いずれの圧力
においても、シリコン含有絶縁膜２０４の比誘電率がＳ
ｉＯ2 膜の比誘電率（４．１）よりも小さいことが分か
る。
させた場合、シリコン含有絶縁膜２０４の比誘電率と圧
力との関係、及び屈折率と圧力との関係は図１０のよう
になった。図１０より分かるように、シリコン含有絶縁
膜２０４の比誘電率及び屈折率は、圧力が増大するのに
伴い単調に減少するのが分かる。そして、いずれの圧力
においても、シリコン含有絶縁膜２０４の比誘電率がＳ
ｉＯ2 膜の比誘電率（４．１）よりも小さいことが分か
る。
【００９８】なお、上の（条件Ｆ）で成膜されたシリコ
ン含有絶縁膜２０４のリーク電流は、上のいずれの圧力
においても電界強度１ＭＶ／ｃｍで１０-10 Ａ／ｃｍ2
台が得られた。この値は、実用上全く差し支えない値で
ある。 （ii）膜中に含まれるＨ2 Ｏについての調査結果 ところで、上のようにＨ2 Ｏを酸化性ガスとして用いる
と、シリコン含有絶縁膜２０４の膜中にＨ2 Ｏが含まれ
る可能性がある。そこで、本願発明者は、上の（条件
Ｆ）で上と同様に圧力を変化させた場合に、シリコン含
有絶縁膜２０４の膜中に含まれるＨ2 Ｏにどのような変
化が見られるのかを調査した。
ン含有絶縁膜２０４のリーク電流は、上のいずれの圧力
においても電界強度１ＭＶ／ｃｍで１０-10 Ａ／ｃｍ2
台が得られた。この値は、実用上全く差し支えない値で
ある。 （ii）膜中に含まれるＨ2 Ｏについての調査結果 ところで、上のようにＨ2 Ｏを酸化性ガスとして用いる
と、シリコン含有絶縁膜２０４の膜中にＨ2 Ｏが含まれ
る可能性がある。そこで、本願発明者は、上の（条件
Ｆ）で上と同様に圧力を変化させた場合に、シリコン含
有絶縁膜２０４の膜中に含まれるＨ2 Ｏにどのような変
化が見られるのかを調査した。
【００９９】この調査結果を図１１に示す。図１１は、
赤外線分光吸収法による測定結果を示すものである。膜
中にＨ2 Ｏが含まれる場合は、波数が３６００ｃｍ-1付
近にピークが現れるが、図１１より分かるように、いず
れの圧力においても３６００ｃｍ-1付近にピークが存在
しない。これは、上の（条件Ｆ）に従って成膜されたシ
リコン含有絶縁膜２０４の膜中には、成膜時の圧力によ
らずＨ2 Ｏが含まれないということを示すものである。
赤外線分光吸収法による測定結果を示すものである。膜
中にＨ2 Ｏが含まれる場合は、波数が３６００ｃｍ-1付
近にピークが現れるが、図１１より分かるように、いず
れの圧力においても３６００ｃｍ-1付近にピークが存在
しない。これは、上の（条件Ｆ）に従って成膜されたシ
リコン含有絶縁膜２０４の膜中には、成膜時の圧力によ
らずＨ2 Ｏが含まれないということを示すものである。
【０１００】一般に、層間絶縁膜の膜中にＨ2 Ｏが含ま
れると、該層間絶縁膜の下に形成されている配線層にＨ
2 Ｏが拡散し、該配線層が腐食されるという問題を引き
起こす。上記したように、本実施例においては、たとえ
Ｈ2 Ｏを酸化性ガスとして用いても、シリコン含有絶縁
膜２０４の膜中にＨ2 Ｏが含まれないので、このような
問題が起こることが無い。
れると、該層間絶縁膜の下に形成されている配線層にＨ
2 Ｏが拡散し、該配線層が腐食されるという問題を引き
起こす。上記したように、本実施例においては、たとえ
Ｈ2 Ｏを酸化性ガスとして用いても、シリコン含有絶縁
膜２０４の膜中にＨ2 Ｏが含まれないので、このような
問題が起こることが無い。
【０１０１】更に、本願発明者が行なった他の調査結果
によると、上記の（条件Ｆ）で成膜したシリコン含有絶
縁膜２０４の膜厚のユニフォミティが３％以下になると
いう良好な結果を得た。 （iii)上部電極１０４にも高周波電力を印加し、下部電
極１０２に印加される高周波電力のパワーを変化させる
場合 上の（条件Ｆ）においては、高周波電力は下部電極１０
２にのみ印加されていた。本願発明者は、上部電極１０
４にも高周波電力を印加し、下部電極１０２に印加され
る高周波電力のパワーを変化させるとシリコン含有絶縁
膜２０４の膜質がどのように変化するのかを調査した。
によると、上記の（条件Ｆ）で成膜したシリコン含有絶
縁膜２０４の膜厚のユニフォミティが３％以下になると
いう良好な結果を得た。 （iii)上部電極１０４にも高周波電力を印加し、下部電
極１０２に印加される高周波電力のパワーを変化させる
場合 上の（条件Ｆ）においては、高周波電力は下部電極１０
２にのみ印加されていた。本願発明者は、上部電極１０
４にも高周波電力を印加し、下部電極１０２に印加され
る高周波電力のパワーを変化させるとシリコン含有絶縁
膜２０４の膜質がどのように変化するのかを調査した。
【０１０２】この場合の成膜条件は、次の（条件Ｇ）の
通りである。 （条件Ｇ） ・ＨＭＤＳ流量 ： ５０ｓｃｃｍ ・Ｈ2 Ｏ流量 ： ２５０ｓｃｃｍ ・基板温度 ： ３７５℃ ・堆積膜厚 ： ５００ｎｍ ・電極間隔 ： ２５ｍｍ ・圧力 ： ２．３Ｔｏｒｒ ・第１の高周波電源１０７が 印加する高周波電力の周波数 ： １３．５６ＭＨｚ ・第１の高周波電源１０７のパワー ： ３００Ｗ ・第２の高周波電源１０９が 印加する高周波電力の周波数 ： ３８０ＫＨｚ この（条件Ｇ）のもとで第２の高周波電力１０９が印加
する高周波電力のパワーを変化させ、それにより得られ
たシリコン含有絶縁膜２０４の比誘電率及び屈折率を調
査したところ、図１２に示されるような結果が得られ
た。
通りである。 （条件Ｇ） ・ＨＭＤＳ流量 ： ５０ｓｃｃｍ ・Ｈ2 Ｏ流量 ： ２５０ｓｃｃｍ ・基板温度 ： ３７５℃ ・堆積膜厚 ： ５００ｎｍ ・電極間隔 ： ２５ｍｍ ・圧力 ： ２．３Ｔｏｒｒ ・第１の高周波電源１０７が 印加する高周波電力の周波数 ： １３．５６ＭＨｚ ・第１の高周波電源１０７のパワー ： ３００Ｗ ・第２の高周波電源１０９が 印加する高周波電力の周波数 ： ３８０ＫＨｚ この（条件Ｇ）のもとで第２の高周波電力１０９が印加
する高周波電力のパワーを変化させ、それにより得られ
たシリコン含有絶縁膜２０４の比誘電率及び屈折率を調
査したところ、図１２に示されるような結果が得られ
た。
【０１０３】図１２に示されるように、第２の高周波電
源１０９のパワーが低いほど、膜の誘電率及び屈折率が
低下するのが分かる。次に、本願発明者は、（条件Ｇ）
で成膜されたシリコン含有絶縁膜のリーク電流につい
て、上と同様に第２の高周波電源１０９のパワーを様々
に変化させて調査した。
源１０９のパワーが低いほど、膜の誘電率及び屈折率が
低下するのが分かる。次に、本願発明者は、（条件Ｇ）
で成膜されたシリコン含有絶縁膜のリーク電流につい
て、上と同様に第２の高周波電源１０９のパワーを様々
に変化させて調査した。
【０１０４】この調査においては、図１３に示されるよ
うに、ｐ型シリコン基板２０７上にシリコン含有絶縁膜
２０４を（条件Ｇ）のもとで成膜した。そして、このシ
リコン含有絶縁膜２０４上に、電極面積０．０２２５８
ｃｍ2 を有する水銀プローブ２０８を接触させ、ｐ型シ
リコン基板２０７が接地された状態で上記水銀プローブ
に負の電位を与えた。
うに、ｐ型シリコン基板２０７上にシリコン含有絶縁膜
２０４を（条件Ｇ）のもとで成膜した。そして、このシ
リコン含有絶縁膜２０４上に、電極面積０．０２２５８
ｃｍ2 を有する水銀プローブ２０８を接触させ、ｐ型シ
リコン基板２０７が接地された状態で上記水銀プローブ
に負の電位を与えた。
【０１０５】この調査結果を図１４に示す。図１４にお
いて、縦軸は、シリコン含有絶縁膜２０４のリーク電流
（Ａ／ｃｍ2 ）を対数目盛で表したものである。そし
て、横軸は、シリコン含有絶縁膜２０４に印加された電
場の強さを示し、マイナス記号は、水銀プローブ２０８
に負の電位を与えたことを示すものである。図１４に示
されるように、リーク電流は、−１ＭＶ／ｃｍで１０
-10 〜１０-9Ａ／ｃｍ2 であり、これは実用上全く差し
支えない値である。
いて、縦軸は、シリコン含有絶縁膜２０４のリーク電流
（Ａ／ｃｍ2 ）を対数目盛で表したものである。そし
て、横軸は、シリコン含有絶縁膜２０４に印加された電
場の強さを示し、マイナス記号は、水銀プローブ２０８
に負の電位を与えたことを示すものである。図１４に示
されるように、リーク電流は、−１ＭＶ／ｃｍで１０
-10 〜１０-9Ａ／ｃｍ2 であり、これは実用上全く差し
支えない値である。
【０１０６】（iv) 膜中に含まれるＮＨ3 についての調
査結果 ところで、シリコン含有絶縁膜２０４を層間絶縁膜とし
て用い、且つ該シリコン含有絶縁膜２０４上に化学増幅
型レジストを塗布してパターニングする場合は、該シリ
コン含有絶縁膜２０４にはＮＨ3 が含まれないのが好ま
しい。これは、層間絶縁膜中にＮＨ3 が含まれると、こ
の層間絶縁膜上に形成される化学増幅型レジストをパタ
ーニングする際に該化学増幅型レジストがＮＨ3 により
架橋し、所望のレジストパターンが得られないからであ
る。特に、上記レジストパターンが微細な場合、この減
少が顕著となり、層間絶縁膜を微細加工する際の妨げと
なる。
査結果 ところで、シリコン含有絶縁膜２０４を層間絶縁膜とし
て用い、且つ該シリコン含有絶縁膜２０４上に化学増幅
型レジストを塗布してパターニングする場合は、該シリ
コン含有絶縁膜２０４にはＮＨ3 が含まれないのが好ま
しい。これは、層間絶縁膜中にＮＨ3 が含まれると、こ
の層間絶縁膜上に形成される化学増幅型レジストをパタ
ーニングする際に該化学増幅型レジストがＮＨ3 により
架橋し、所望のレジストパターンが得られないからであ
る。特に、上記レジストパターンが微細な場合、この減
少が顕著となり、層間絶縁膜を微細加工する際の妨げと
なる。
【０１０７】そして、酸化性ガスとしての窒素酸化物
（Ｎ2 Ｏ等）を成膜ガスに添加する場合、該窒素酸化物
中のＮ（窒素）により膜中にＮＨ3 が含まれ易い。この
ことを確認するために、本願発明者は、Ｓｉ（ＣＨ3 ）
4 とＮ2 Ｏとを用いて絶縁膜を成膜し、該絶縁膜中のＮ
Ｈ3 の量を調査した。この絶縁膜の成膜条件は、次の
（条件Ｈ）の通りである。
（Ｎ2 Ｏ等）を成膜ガスに添加する場合、該窒素酸化物
中のＮ（窒素）により膜中にＮＨ3 が含まれ易い。この
ことを確認するために、本願発明者は、Ｓｉ（ＣＨ3 ）
4 とＮ2 Ｏとを用いて絶縁膜を成膜し、該絶縁膜中のＮ
Ｈ3 の量を調査した。この絶縁膜の成膜条件は、次の
（条件Ｈ）の通りである。
【０１０８】（条件Ｈ） ・Ｓｉ（ＣＨ3 ）4 流量 ：８０ ｓｃｃｍ ・Ｎ2 Ｏ流量 ：３２０ｓｃｃｍ ・基板温度 ：３５０℃ ・堆積膜厚 ：５００ｎｍ ・圧力 ：１Ｔｏｒｒ ・第１の高周波電源１０７が 印加する高周波電力の周波数 ：１３．５６ＭＨｚ ・第１の高周波電源１０７のパワー ：３００Ｗ ・第２の高周波電源１０９が 印加する高周波電力の周波数 ：４００ＫＨｚ ・第２の高周波電源１０９のパワー ：３０Ｗ この（条件Ｈ）に従って成膜した絶縁膜中のＮＨ3 量の
測定結果を図１５に示す。図１５は、ＴＤＳ（Ｔｈｅｒ
ａｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃ
ｏｐｙ）法によるＮＨ3 量の測定結果を示すグラフであ
る。このグラフの横軸は、測定の際に上記絶縁膜を加熱
した温度（℃）を示す。そして縦軸は、分子量が１７の
一価の正イオンの相対イオン強度（＝（分子量が１７の
一価の正イオンのイオン強度）/ （加熱により脱離した
全イオン強度））を％で示すものである。ＮＨ3 は加熱
によりイオン化してＮＨ3 + となるが、このＮＨ3 + は
分子量が１７の一価の正イオンなので、図１５にはＮＨ
3 + の相対イオン強度が示されていることになる。
測定結果を図１５に示す。図１５は、ＴＤＳ（Ｔｈｅｒ
ａｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃ
ｏｐｙ）法によるＮＨ3 量の測定結果を示すグラフであ
る。このグラフの横軸は、測定の際に上記絶縁膜を加熱
した温度（℃）を示す。そして縦軸は、分子量が１７の
一価の正イオンの相対イオン強度（＝（分子量が１７の
一価の正イオンのイオン強度）/ （加熱により脱離した
全イオン強度））を％で示すものである。ＮＨ3 は加熱
によりイオン化してＮＨ3 + となるが、このＮＨ3 + は
分子量が１７の一価の正イオンなので、図１５にはＮＨ
3 + の相対イオン強度が示されていることになる。
【０１０９】図１５より分かるように、バイアスが有る
場合（すなわち、第２の高周波電源１０９の電力を下部
電極１０２に印加する場合）は、２５０℃程度でＮＨ3
+ が脱離しているのが分かる。そして、バイアスが無い
場合（すなわち、第２の高周波電源１０９の電力を下部
電極１０２に印加しない場合）は、４００℃程度でＮＨ
3 + が脱離しているのが分かる。このように、酸化性ガ
スとして窒素酸化物（Ｎ2 Ｏ等）を用いると、膜中にＮ
Ｈ3 が含まれるのが分かる。
場合（すなわち、第２の高周波電源１０９の電力を下部
電極１０２に印加する場合）は、２５０℃程度でＮＨ3
+ が脱離しているのが分かる。そして、バイアスが無い
場合（すなわち、第２の高周波電源１０９の電力を下部
電極１０２に印加しない場合）は、４００℃程度でＮＨ
3 + が脱離しているのが分かる。このように、酸化性ガ
スとして窒素酸化物（Ｎ2 Ｏ等）を用いると、膜中にＮ
Ｈ3 が含まれるのが分かる。
【０１１０】これに対し、酸化性ガスとしてＨ2 Ｏを用
いると、膜中にＮＨ3 が含まれないと考えられる。この
点を確認にするために、本願発明者は、次の（条件Ｉ）
で成膜したシリコン含有絶縁膜２０４の膜中に含まれる
ＮＨ3 量を調査した。 （条件Ｉ） ・ＨＭＤＳ流量 ： ５０ｓｃｃｍ ・Ｈ2 Ｏ流量 ： ２５０ｓｃｃｍ ・基板温度 ： ３７５℃ ・堆積膜厚 ： ５００ｎｍ ・電極間隔 ： ２５ｍｍ ・第１の高周波電源１０７が 印加する高周波電力の周波数 ： １３．５６ＭＨｚ ・第１の高周波電源１０７のパワー ： ３００Ｗ ・第２の高周波電源１０９のパワー ： ０Ｗ この（条件Ｉ）から分かるように、高周波電力は上部電
極１０４にのみ印加し、下部電極１０２には印加してい
ない。
いると、膜中にＮＨ3 が含まれないと考えられる。この
点を確認にするために、本願発明者は、次の（条件Ｉ）
で成膜したシリコン含有絶縁膜２０４の膜中に含まれる
ＮＨ3 量を調査した。 （条件Ｉ） ・ＨＭＤＳ流量 ： ５０ｓｃｃｍ ・Ｈ2 Ｏ流量 ： ２５０ｓｃｃｍ ・基板温度 ： ３７５℃ ・堆積膜厚 ： ５００ｎｍ ・電極間隔 ： ２５ｍｍ ・第１の高周波電源１０７が 印加する高周波電力の周波数 ： １３．５６ＭＨｚ ・第１の高周波電源１０７のパワー ： ３００Ｗ ・第２の高周波電源１０９のパワー ： ０Ｗ この（条件Ｉ）から分かるように、高周波電力は上部電
極１０４にのみ印加し、下部電極１０２には印加してい
ない。
【０１１１】そして、この（条件Ｉ）の下で成膜時の圧
力を様々に変化させた場合、シリコン含有絶縁膜２０４
に含まれるＮＨ3 量は図１６のようになった。図１６
は、シリコン含有絶縁膜２０４に含まれるＮＨ3 量をＴ
ＤＳ法を用いて測定したときの測定結果を示すグラフで
ある。なお、このグラフの横軸と縦軸の意味は、先に図
１５で説明した意味と同じなので、その説明は省略す
る。
力を様々に変化させた場合、シリコン含有絶縁膜２０４
に含まれるＮＨ3 量は図１６のようになった。図１６
は、シリコン含有絶縁膜２０４に含まれるＮＨ3 量をＴ
ＤＳ法を用いて測定したときの測定結果を示すグラフで
ある。なお、このグラフの横軸と縦軸の意味は、先に図
１５で説明した意味と同じなので、その説明は省略す
る。
【０１１２】図１６では、６００℃程度の温度でイオン
が脱離しているのが示されているが、これはＮＨ3 + に
よるものではなく、ＣＨ4 + の分子量１７のアイソトー
プによるものである。このように、酸化性ガスとしてＨ
2 Ｏを用いると、酸化性ガスとしてＮ2 Ｏを用いる場合
と比較して膜中のＮＨ3 量が大幅に低減される。従っ
て、酸化性ガスとしてＨ2 Ｏを用いてシリコン含有絶縁
膜２０４を形成し、その上に化学増幅型レジストを形成
すると、該化学増幅型レジストを所望の精度でパターニ
ングすることができる。この点について、図２１（ａ）
〜（ｄ）、及び図２２（ａ）〜（ｃ）を参照し、ダマシ
ンプロセスを例にして説明する。図２１（ａ）〜
（ｄ）、及び図２２（ａ）〜（ｃ）は、酸化性ガスにＨ
2 Ｏを用いて形成されたシリコン含有絶縁膜２０４をダ
マシンプロセスに適用する場合の断面図である。
が脱離しているのが示されているが、これはＮＨ3 + に
よるものではなく、ＣＨ4 + の分子量１７のアイソトー
プによるものである。このように、酸化性ガスとしてＨ
2 Ｏを用いると、酸化性ガスとしてＮ2 Ｏを用いる場合
と比較して膜中のＮＨ3 量が大幅に低減される。従っ
て、酸化性ガスとしてＨ2 Ｏを用いてシリコン含有絶縁
膜２０４を形成し、その上に化学増幅型レジストを形成
すると、該化学増幅型レジストを所望の精度でパターニ
ングすることができる。この点について、図２１（ａ）
〜（ｄ）、及び図２２（ａ）〜（ｃ）を参照し、ダマシ
ンプロセスを例にして説明する。図２１（ａ）〜
（ｄ）、及び図２２（ａ）〜（ｃ）は、酸化性ガスにＨ
2 Ｏを用いて形成されたシリコン含有絶縁膜２０４をダ
マシンプロセスに適用する場合の断面図である。
【０１１３】まず最初に、図２１（ａ）に示すように、
下地層間絶縁膜２０９上に下部銅配線層２１０を形成
し、その上にＳｉＮ膜等のブロック膜２１１を形成す
る。次いで、図２１（ｂ）に示すように、ブロック膜２
１１上に、上の（条件Ｉ）に従ってシリコン含有絶縁膜
２０４を形成する。この時、上で説明したように、この
シリコン含有絶縁膜２０４中のＮＨ3 量は十分に低減さ
れている。続いて、図２１（ｃ）に示すように、シリコ
ン含有絶縁膜２０４上に、化学増幅型レジスト２１６を
塗布する。
下地層間絶縁膜２０９上に下部銅配線層２１０を形成
し、その上にＳｉＮ膜等のブロック膜２１１を形成す
る。次いで、図２１（ｂ）に示すように、ブロック膜２
１１上に、上の（条件Ｉ）に従ってシリコン含有絶縁膜
２０４を形成する。この時、上で説明したように、この
シリコン含有絶縁膜２０４中のＮＨ3 量は十分に低減さ
れている。続いて、図２１（ｃ）に示すように、シリコ
ン含有絶縁膜２０４上に、化学増幅型レジスト２１６を
塗布する。
【０１１４】次に、図２１（ｄ）に示すように、フォト
リソグラフィにより、化学増幅型レジスト２１６をパタ
ーニングし、開口部２１６ａを形成する。上記したよう
に、シリコン含有絶縁膜２０４中のＮＨ3 量が十分に低
減されているので、このパターニングの際に化学増幅型
レジスト２１６がＮＨ3 により架橋することが無い。そ
のため、この工程では化学増幅型レジスト２１６のパタ
ーンを微細にパターニングすることができ、開口部２１
６ａの径を所望に小さくすることができる。
リソグラフィにより、化学増幅型レジスト２１６をパタ
ーニングし、開口部２１６ａを形成する。上記したよう
に、シリコン含有絶縁膜２０４中のＮＨ3 量が十分に低
減されているので、このパターニングの際に化学増幅型
レジスト２１６がＮＨ3 により架橋することが無い。そ
のため、この工程では化学増幅型レジスト２１６のパタ
ーンを微細にパターニングすることができ、開口部２１
６ａの径を所望に小さくすることができる。
【０１１５】続いて、図２２（ａ）に示すように、化学
増幅型レジスト２１６をマスクにしてシリコン含有絶縁
膜２０４をエッチングし、開口部２０４ａを形成する。
このエッチングはＲＩＥにより行われ、エッチングガス
としてはＣＦ4 ＋ＣＨＦ3 系の混合ガスやＣ4 Ｆ8 系の
ガスが用いられる。そして、化学増幅型レジスト２１６
のパターンが上記のように微細であるため、シリコン含
有絶縁膜２０４のパターンも微細にすることができ、小
さな径の開口部２０４ａをシリコン含有絶縁膜２０４に
形成することができる。なお、ブロック膜２１１は、こ
のエッチングで使用するＣＦ4 ＋ＣＨＦ3 系の混合ガス
に対してエッチング耐性を有している。そのため、この
エッチングではブロック膜２１１がエッチングされるこ
とは無い。
増幅型レジスト２１６をマスクにしてシリコン含有絶縁
膜２０４をエッチングし、開口部２０４ａを形成する。
このエッチングはＲＩＥにより行われ、エッチングガス
としてはＣＦ4 ＋ＣＨＦ3 系の混合ガスやＣ4 Ｆ8 系の
ガスが用いられる。そして、化学増幅型レジスト２１６
のパターンが上記のように微細であるため、シリコン含
有絶縁膜２０４のパターンも微細にすることができ、小
さな径の開口部２０４ａをシリコン含有絶縁膜２０４に
形成することができる。なお、ブロック膜２１１は、こ
のエッチングで使用するＣＦ4 ＋ＣＨＦ3 系の混合ガス
に対してエッチング耐性を有している。そのため、この
エッチングではブロック膜２１１がエッチングされるこ
とは無い。
【０１１６】次いで、図２２（ｂ）に示すように、化学
増幅型レジスト２１６をマスクにし、ＲＩＥでブロック
膜２１１をエッチングする。このＲＩＥでは、シリコン
含有絶縁膜２０４をエッチングした時のＣＦ4 ＋ＣＨＦ
3 系の混合ガスの組成比を変えたものがプラズマ化され
る。そして、このプラズマ化された混合ガスにより、開
口部２１６ａの下方にあるブロック膜２１１に開口部２
１１ａが形成され、下部銅配線層２１０の表面が露出す
る。この工程により、下部銅配線層２１０に通じるビア
ホール２１４が形成されたことになる。
増幅型レジスト２１６をマスクにし、ＲＩＥでブロック
膜２１１をエッチングする。このＲＩＥでは、シリコン
含有絶縁膜２０４をエッチングした時のＣＦ4 ＋ＣＨＦ
3 系の混合ガスの組成比を変えたものがプラズマ化され
る。そして、このプラズマ化された混合ガスにより、開
口部２１６ａの下方にあるブロック膜２１１に開口部２
１１ａが形成され、下部銅配線層２１０の表面が露出す
る。この工程により、下部銅配線層２１０に通じるビア
ホール２１４が形成されたことになる。
【０１１７】次に、図２２（ｃ）に示すように、化学増
幅型レジスト２１６を除去し、ビアホール２１４の側壁
にＴｉＮ膜等のバリアメタル層（図示せず）を形成した
後、ビアホール２１４の内部及びシリコン含有絶縁膜２
０４上に銅めっき膜２１５を形成する。この銅めっき膜
２１５は、ビアホール２１４の内壁及びシリコン含有絶
縁膜２０４上に銅より成る給電層（図示せず）をスパッ
タ法等により形成し、該給電層に電流を供給して電解銅
めっきにより形成される。
幅型レジスト２１６を除去し、ビアホール２１４の側壁
にＴｉＮ膜等のバリアメタル層（図示せず）を形成した
後、ビアホール２１４の内部及びシリコン含有絶縁膜２
０４上に銅めっき膜２１５を形成する。この銅めっき膜
２１５は、ビアホール２１４の内壁及びシリコン含有絶
縁膜２０４上に銅より成る給電層（図示せず）をスパッ
タ法等により形成し、該給電層に電流を供給して電解銅
めっきにより形成される。
【０１１８】この後は、シリコン含有絶縁膜２０４上の
銅めっき膜２１２をＣＭＰ法（化学機械研磨法）により
除去した後、シリコン含有絶縁膜２０４上に上部銅配線
層（図示せず）を形成する。以上説明したように、ＨＭ
ＤＳとＨ2 Ｏとを含む反応ガスでシリコン含有絶縁膜２
０４を形成し、その上に化学増幅型レジスト２１６を形
成すると、該化学増幅型レジスト２１６がＮＨ3 により
架橋することが無い。そのため、化学増幅型レジスト２
１６を微細にパターニングすることができるので、該化
学増幅型レジスト２１６をマスクにしてシリコン含有絶
縁膜２０４を微細にエッチングすることができる。
銅めっき膜２１２をＣＭＰ法（化学機械研磨法）により
除去した後、シリコン含有絶縁膜２０４上に上部銅配線
層（図示せず）を形成する。以上説明したように、ＨＭ
ＤＳとＨ2 Ｏとを含む反応ガスでシリコン含有絶縁膜２
０４を形成し、その上に化学増幅型レジスト２１６を形
成すると、該化学増幅型レジスト２１６がＮＨ3 により
架橋することが無い。そのため、化学増幅型レジスト２
１６を微細にパターニングすることができるので、該化
学増幅型レジスト２１６をマスクにしてシリコン含有絶
縁膜２０４を微細にエッチングすることができる。
【０１１９】このように、ＨＭＤＳとＨ2 Ｏとを含む反
応ガスでシリコン含有絶縁膜２０４を成膜すると、誘電
率が低いだけでなく、ＮＨ3 量が低減された微細加工が
容易なシリコン含有絶縁膜２０４が形成できる。次に、
本願発明者は、上の（条件Ｉ）のもとで圧力を変えた場
合、それにより得られたシリコン含有絶縁膜２０４の比
誘電率と屈折率とを調査した。この調査結果を図１７に
示す。
応ガスでシリコン含有絶縁膜２０４を成膜すると、誘電
率が低いだけでなく、ＮＨ3 量が低減された微細加工が
容易なシリコン含有絶縁膜２０４が形成できる。次に、
本願発明者は、上の（条件Ｉ）のもとで圧力を変えた場
合、それにより得られたシリコン含有絶縁膜２０４の比
誘電率と屈折率とを調査した。この調査結果を図１７に
示す。
【０１２０】図１７に示されるように、圧力を高くする
と、比誘電率と屈折率は共に減少するのが分かる。更に
本願発明者は、図１７と同様の条件で成膜されたシリコ
ン含有絶縁膜２０４について、そのリーク電流を調査し
た。この場合のリーク電流の測定方法は、図１３を用い
て説明したのと同様なので、その説明は省略する。
と、比誘電率と屈折率は共に減少するのが分かる。更に
本願発明者は、図１７と同様の条件で成膜されたシリコ
ン含有絶縁膜２０４について、そのリーク電流を調査し
た。この場合のリーク電流の測定方法は、図１３を用い
て説明したのと同様なので、その説明は省略する。
【０１２１】この調査結果を図１８に示す。図１８に示
されるように、リーク電流は、−１ＭＶ／ｃｍで１０
-10 〜１０-9Ａ／ｃｍ2 であり、これは実用上全く差し
支えない値である。
されるように、リーク電流は、−１ＭＶ／ｃｍで１０
-10 〜１０-9Ａ／ｃｍ2 であり、これは実用上全く差し
支えない値である。
【０１２２】
【発明の効果】以上説明したように、本発明に係る成膜
方法では、シロキサン結合を有する化合物やＳｉ（Ｏ
Ｒ）n Ｈm 化合物を用いてシリコン含有絶縁膜を成膜す
る。このシリコン含有絶縁膜にはアルコキシ基が含ま
れ、該膜においてアルコキシ基が存在する部分の誘電率
が低くなり、膜全体の誘電率が低くなる。
方法では、シロキサン結合を有する化合物やＳｉ（Ｏ
Ｒ）n Ｈm 化合物を用いてシリコン含有絶縁膜を成膜す
る。このシリコン含有絶縁膜にはアルコキシ基が含ま
れ、該膜においてアルコキシ基が存在する部分の誘電率
が低くなり、膜全体の誘電率が低くなる。
【０１２３】また、シロキサン結合を有する化合物やＳ
ｉ（ＯＲ）n Ｈm 化合物においては、ＳｉはＯと既に結
合している。そのため、これらの化合物を用いてシリコ
ン含有絶縁膜を成膜すると、その膜中に多くのＳｉ−Ｃ
結合が形成され難い。従って、これにより成膜されたシ
リコン含有絶縁膜においては、Ｓｉ−Ｃ結合に起因する
リーク電流の増大が低減される。
ｉ（ＯＲ）n Ｈm 化合物においては、ＳｉはＯと既に結
合している。そのため、これらの化合物を用いてシリコ
ン含有絶縁膜を成膜すると、その膜中に多くのＳｉ−Ｃ
結合が形成され難い。従って、これにより成膜されたシ
リコン含有絶縁膜においては、Ｓｉ−Ｃ結合に起因する
リーク電流の増大が低減される。
【０１２４】特に、平行平板型プラズマ化学的気相成長
装置を成膜装置として用い、その反応ガスとしてＨＭＤ
Ｓ（化学式：（Ｓｉ（ＣＨ3 ）3 ）2 Ｏ）とＮ2 Ｏとを
含むガスを用いる場合、次のような条件で成膜を行なう
と、以下のようなそれぞれ特有の効果が奏される。 （１）上部電極と下部電極の両方に高周波電力を印加す
る。
装置を成膜装置として用い、その反応ガスとしてＨＭＤ
Ｓ（化学式：（Ｓｉ（ＣＨ3 ）3 ）2 Ｏ）とＮ2 Ｏとを
含むガスを用いる場合、次のような条件で成膜を行なう
と、以下のようなそれぞれ特有の効果が奏される。 （１）上部電極と下部電極の両方に高周波電力を印加す
る。
【０１２５】これにより、上部電極のみに高周波電力を
印加する場合と比較して、硬度の大きいシリコン含有絶
縁膜が成膜できる。 （２）上部電極と下部電極の両方に高周波電力を印加
し、かつ雰囲気の圧力を０．５Ｔｏｒｒ以上にする。こ
れにより、上部電極のみに高周波電力を印加する場合よ
りも硬度が大きく、かつＳｉＯ2 膜の誘電率よりも低い
誘電率を有するシリコン含有絶縁膜が成膜できる。 （３）上部電極のみに高周波電力を印加し、かつ上部電
極と下部電極との距離を２５ｍｍ以上にする。
印加する場合と比較して、硬度の大きいシリコン含有絶
縁膜が成膜できる。 （２）上部電極と下部電極の両方に高周波電力を印加
し、かつ雰囲気の圧力を０．５Ｔｏｒｒ以上にする。こ
れにより、上部電極のみに高周波電力を印加する場合よ
りも硬度が大きく、かつＳｉＯ2 膜の誘電率よりも低い
誘電率を有するシリコン含有絶縁膜が成膜できる。 （３）上部電極のみに高周波電力を印加し、かつ上部電
極と下部電極との距離を２５ｍｍ以上にする。
【０１２６】これにより、上部電極のみに高周波電力が
印加され、かつ上部電極と下部電極との距離が２５ｍｍ
未満の場合と比較して、誘電率の低いシリコン含有絶縁
膜が成膜できる。また、ＨＭＤＳとＨ2 Ｏとを含む反応
ガスを用いる場合は、それにより成膜されるシリコン含
有絶縁膜の膜中にＮＨ3 が殆ど含まれないので、該シリ
コン含有絶縁膜上の化学増幅型レジストがＮＨ3 により
架橋することがなく、該レジストを微細にパターニング
することができ、シリコン含有絶縁膜を所望に微細加工
することができる。
印加され、かつ上部電極と下部電極との距離が２５ｍｍ
未満の場合と比較して、誘電率の低いシリコン含有絶縁
膜が成膜できる。また、ＨＭＤＳとＨ2 Ｏとを含む反応
ガスを用いる場合は、それにより成膜されるシリコン含
有絶縁膜の膜中にＮＨ3 が殆ど含まれないので、該シリ
コン含有絶縁膜上の化学増幅型レジストがＮＨ3 により
架橋することがなく、該レジストを微細にパターニング
することができ、シリコン含有絶縁膜を所望に微細加工
することができる。
【図１】本発明に係るシリコン含有絶縁膜を成膜するた
めに用いるプラズマＣＶＤ（プラズマ化学的気相成長）
装置の断面図である。
めに用いるプラズマＣＶＤ（プラズマ化学的気相成長）
装置の断面図である。
【図２】本発明の実施の形態に係るシリコン含有絶縁膜
の成膜方法について示す断面図である。
の成膜方法について示す断面図である。
【図３】本発明の実施の形態に係るシリコン含有絶縁膜
を成膜する際に印加する高周波電力のパワーの時間変化
について示す断面図である。
を成膜する際に印加する高周波電力のパワーの時間変化
について示す断面図である。
【図４】下地絶縁膜及びカバー絶縁膜を形成する場合の
本発明の実施の形態に係るシリコン含有絶縁膜の成膜方
法について示す断面図である。
本発明の実施の形態に係るシリコン含有絶縁膜の成膜方
法について示す断面図である。
【図５】電極間隔を２５ｍｍにして上部電極１０４にの
み高周波電力を印加し、雰囲気の圧力を変化させた場合
のシリコン含有絶縁膜２０４の比誘電率と圧力との関
係、及び屈折率と圧力との関係を示すグラフである。
み高周波電力を印加し、雰囲気の圧力を変化させた場合
のシリコン含有絶縁膜２０４の比誘電率と圧力との関
係、及び屈折率と圧力との関係を示すグラフである。
【図６】電極間隔を２５ｍｍにして上部電極１０４及び
下部電極１０２の両方に高周波電力を印加し、雰囲気の
圧力を変化させた場合のシリコン含有絶縁膜２０４の比
誘電率と圧力との関係、及び屈折率と圧力との関係を示
すグラフである。
下部電極１０２の両方に高周波電力を印加し、雰囲気の
圧力を変化させた場合のシリコン含有絶縁膜２０４の比
誘電率と圧力との関係、及び屈折率と圧力との関係を示
すグラフである。
【図７】電極間隔を２５ｍｍにして第２の高周波電源１
０９のパワーを変化させた場合における第２の高周波電
源１０９のパワーとシリコン含有絶縁膜２０４の硬度と
の関係、及び該パワーとシリコン含有絶縁膜２０４のヤ
ング率との関係を示すグラフである。
０９のパワーを変化させた場合における第２の高周波電
源１０９のパワーとシリコン含有絶縁膜２０４の硬度と
の関係、及び該パワーとシリコン含有絶縁膜２０４のヤ
ング率との関係を示すグラフである。
【図８】電極間隔を５０ｍｍにして第１の高周波電源１
０７のパワーを変化させた場合における第１の高周波電
源１０７のパワーとシリコン含有絶縁膜２０４の比誘電
率との関係、及び該パワーとシリコン含有絶縁膜２０４
の屈折率との関係を示すグラフである。
０７のパワーを変化させた場合における第１の高周波電
源１０７のパワーとシリコン含有絶縁膜２０４の比誘電
率との関係、及び該パワーとシリコン含有絶縁膜２０４
の屈折率との関係を示すグラフである。
【図９】電極間隔を５０ｍｍにして第２の高周波電源１
０９のパワーを変化させた場合における第２の高周波電
源１０９のパワーとシリコン含有絶縁膜２０４の比誘電
率との関係、及び該パワーとシリコン含有絶縁膜２０４
の屈折率との関係を示すグラフである。
０９のパワーを変化させた場合における第２の高周波電
源１０９のパワーとシリコン含有絶縁膜２０４の比誘電
率との関係、及び該パワーとシリコン含有絶縁膜２０４
の屈折率との関係を示すグラフである。
【図１０】酸化性ガスとしてＨ2 Ｏを用い、電極間隔を
５０ｍｍにして、雰囲気の圧力を変化させた場合のシリ
コン含有絶縁膜２０４の比誘電率と圧力との関係、及び
屈折率と圧力との関係を示すグラフである。
５０ｍｍにして、雰囲気の圧力を変化させた場合のシリ
コン含有絶縁膜２０４の比誘電率と圧力との関係、及び
屈折率と圧力との関係を示すグラフである。
【図１１】酸化性ガスとしてＨ2 Ｏを用い、電極間隔を
２５ｍｍにして、雰囲気の圧力を変化させた場合におけ
るシリコン含有絶縁膜２０４の赤外線分光吸収法による
測定結果を示すグラフである。
２５ｍｍにして、雰囲気の圧力を変化させた場合におけ
るシリコン含有絶縁膜２０４の赤外線分光吸収法による
測定結果を示すグラフである。
【図１２】酸化性ガスとしてＨ2 Ｏを用い、電極間隔を
２５ｍｍにして、第２の高周波電源１０９のパワーを変
化させた場合における第２の高周波電源１０９のパワー
とシリコン含有絶縁膜２０４の比誘電率との関係、及び
該パワーとシリコン含有絶縁膜２０４の屈折率との関係
を示すグラフである。
２５ｍｍにして、第２の高周波電源１０９のパワーを変
化させた場合における第２の高周波電源１０９のパワー
とシリコン含有絶縁膜２０４の比誘電率との関係、及び
該パワーとシリコン含有絶縁膜２０４の屈折率との関係
を示すグラフである。
【図１３】シリコン含有絶縁膜２０４のリーク電流の測
定方法について説明するための断面図である。
定方法について説明するための断面図である。
【図１４】酸化性ガスとしてＨ2 Ｏを用い、電極間隔を
２５ｍｍにして、第２の高周波電源１０９のパワーを変
化させた場合におけるシリコン含有絶縁膜２０４のリー
ク電流の特性を示すグラフである。
２５ｍｍにして、第２の高周波電源１０９のパワーを変
化させた場合におけるシリコン含有絶縁膜２０４のリー
ク電流の特性を示すグラフである。
【図１５】Ｓｉ（ＣＨ3 ）4 とＮ2 Ｏとを用いて成膜さ
れた絶縁膜に含まれるＮＨ3 量のＴＤＳ法による測定結
果を示すグラフである。
れた絶縁膜に含まれるＮＨ3 量のＴＤＳ法による測定結
果を示すグラフである。
【図１６】ＨＭＤＳとＨ2 Ｏとを用いて成膜されたシリ
コン含有絶縁膜２０４に含まれるＮＨ3 量をＴＤＳ法を
用いて測定したときの測定結果を示すグラフである。
コン含有絶縁膜２０４に含まれるＮＨ3 量をＴＤＳ法を
用いて測定したときの測定結果を示すグラフである。
【図１７】ＨＭＤＳとＨ2 Ｏとを用い、雰囲気の圧力を
変化させた場合における該圧力とシリコン含有絶縁膜２
０４の比誘電率との関係、及び該圧力とシリコン含有絶
縁膜２０４の屈折率との関係を示すグラフである。
変化させた場合における該圧力とシリコン含有絶縁膜２
０４の比誘電率との関係、及び該圧力とシリコン含有絶
縁膜２０４の屈折率との関係を示すグラフである。
【図１８】ＨＭＤＳとＨ2 Ｏとを用い、雰囲気の圧力を
変化させた場合におけるシリコン含有絶縁膜２０４のリ
ーク電流の特性を示すグラフである。
変化させた場合におけるシリコン含有絶縁膜２０４のリ
ーク電流の特性を示すグラフである。
【図１９】本発明の実施の形態に係るシリコン含有絶縁
膜２０４をダマシンプロセスに適用する場合の断面図
（その１）である。
膜２０４をダマシンプロセスに適用する場合の断面図
（その１）である。
【図２０】本発明の実施の形態に係るシリコン含有絶縁
膜２０４をダマシンプロセスに適用する場合の断面図
（その２）である。
膜２０４をダマシンプロセスに適用する場合の断面図
（その２）である。
【図２１】酸化性ガスにＨ2 Ｏを用いて形成された本発
明の実施の形態に係るシリコン含有絶縁膜２０４をダマ
シンプロセスに適用する場合の断面図（その１）であ
る。
明の実施の形態に係るシリコン含有絶縁膜２０４をダマ
シンプロセスに適用する場合の断面図（その１）であ
る。
【図２２】酸化性ガスにＨ2 Ｏを用いて形成された本発
明の実施の形態に係るシリコン含有絶縁膜２０４をダマ
シンプロセスに適用する場合の断面図（その２）であ
る。
明の実施の形態に係るシリコン含有絶縁膜２０４をダマ
シンプロセスに適用する場合の断面図（その２）であ
る。
【符号の説明】 １０１・・・・・チャンバ、 １０２・・・・・下部電極、 １０３・・・・・被堆積基板、 １０４・・・・・上部電極、 １０５・・・・・ヒータへの電力供給配線、 １０６・・・・・排気口、 １０７・・・・・第１の高周波電源、 １０８・・・・・ガス導入口、 １０９・・・・・第２の高周波電源、 ２０１・・・・・シリコン基板、 ２０２・・・・・ＢＰＳＧ膜、 ２０３・・・・・アルミニウム配線、 ２０４・・・・・シリコン含有絶縁膜、 ２０５・・・・・下地絶縁膜、 ２０６・・・・・カバー絶縁膜 ２０７・・・・・ｐ型半導体基板 ２０８・・・・・水銀プローブ ２０９・・・・・下地層間絶縁膜、 ２１０・・・・・下部銅配線層、 ２１１・・・・・ブロック膜、 ２１２・・・・・保護膜、 ２１３・・・・・フォトレジスト、 ２１４・・・・・ビアホール、 ２１５・・・・・銅めっき膜、 ２１６・・・・・化学増幅型レジスト。
フロントページの続き (72)発明者 鈴木 智美 東京都港区三田３−11−28 キヤノン販 売株式会社内 (72)発明者 猪鹿倉 博志 東京都港区三田３−11−28 キヤノン販 売株式会社内 (72)発明者 大河原 昭司 東京都港区三田３−11−28 キヤノン販 売株式会社内 (72)発明者 塩谷 喜美 東京都港区港南２−13−29 株式会社半 導体プロセス研究所内 (72)発明者 大平 浩一 東京都港区港南２−13−29 株式会社半 導体プロセス研究所内 (72)発明者 前田 和夫 東京都港区港南２−13−29 株式会社半 導体プロセス研究所内 (56)参考文献 特開 平６−168930（ＪＰ，Ａ) 特開 平７−211712（ＪＰ，Ａ) 特開 平８−227888（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 C23C 16/30 H01L 21/31
Claims (19)
- 【請求項１】 被堆積基板上に、プラズマ励起気相成長
により堆積されたシリコン酸化膜、又はシリコン窒化膜
からなる下地絶縁膜を形成する工程と、 シロキサン結合を有する化合物と、Ｎ2Ｏ、Ｈ2Ｏ又はＣ
Ｏ2のうち少なくとも何れか一からなる酸化性ガスとを
プラズマ化して反応させ、前記下地絶縁膜上に４．１よ
りも低い比誘電率のシリコン含有絶縁膜を成膜する工程
とを有することを特徴とする成膜方法。 - 【請求項２】 前記シロキサン結合を有する化合物は、 （Ｓｉ（ＣＨ3 ）3 ）2 Ｏ、（Ｓｉ（ＣＨ3 ）2 ）4 Ｏ
4 、（Ｓｉ（Ｃ 2Ｈ5）3 ）2 Ｏ、（ＳｉＨ（ＣＨ3 ）
2 ）2 Ｏ、（ＳｉＨ（Ｃ 2Ｈ5 ）2 ）2 Ｏ、（ＳｉＨ
（ＣＨ3 ））4 Ｏ4 、又は（ＳｉＨ（Ｃ 2Ｈ5 ））4 Ｏ
4 のうちのいずれか一であることを特徴とする請求項１
に記載の成膜方法。 - 【請求項３】 前記シロキサン結合を有する化合物及び
前記酸化性ガスに加え、更に不活性ガスが添加されるこ
とを特徴とする請求項１又は２記載の成膜方法。 - 【請求項４】 前記プラズマ化は、前記シロキサン結合
を有する化合物及び前記酸化性ガスに高周波電力を印加
して行われることを特徴とする請求項１乃至３の何れか
一に記載の成膜方法。 - 【請求項５】 前記高周波電力は、前記シロキサン結合
を有する化合物及び前記酸化性ガスに断続的に印加され
ることを特徴とする請求項４に記載の成膜方法。 - 【請求項６】 チャンバ内に上部電極と下部電極とを対
向するようにして設けてなる平行平板型プラズマ励起化
学気相成長装置で成膜を行う成膜方法において、 プラズマ励起気相成長により堆積されたシリコン酸化
膜、又はシリコン窒化膜からなる下地絶縁膜で覆われて
いる被堆積基板を準備する工程と、 前記上部電極及び前記下部電極のうち少なくとも何れか
一に高周波電力を印加し、（Ｓｉ（ＣＨ3）3）2ＯとＮ2
Ｏとを含む反応ガスをプラズマ化して反応させ、前記下
地絶縁膜上に４．１よりも低い比誘電率のシリコン含有
絶縁膜を成膜することを特徴とする成膜方法。 - 【請求項７】 前記上下部電極の間隔を５０ｍｍ以上と
し、かつ雰囲気を０．５Ｔｏｒｒ以上とすることを特徴
とする請求項６記載の成膜方法。 - 【請求項８】 前記上下部電極の間隔を２５ｍｍ以上と
し、かつ雰囲気を１．０Ｔｏｒｒ以上とすることを特徴
とする請求項６記載の成膜方法。 - 【請求項９】 前記上部電極と該下部電極のうち該上部
電極に高周波電力が印加されていることを特徴とする請
求項６乃至８の何れか一に記載の成膜方法。 - 【請求項１０】 前記上部電極と前記下部電極の両方に
高周波電力が印加され、かつ前記上部電極に印加した高
周波電力の周波数は前記下部電極に印加した高周波電力
の周波数よりも高いことを特徴とする請求項６乃至８の
何れか一に記載の成膜方法。 - 【請求項１１】 被堆積基板上に、プラズマ励起気相成
長により堆積されたシリコン酸化膜、又はシリコン窒化
膜からなる下地絶縁膜を形成する工程と、 Ｓｉ（ＯＲ）nＨm化合物（但し、Ｒはアルキル基であ
り、ｎ＋ｍ＝４、ｍ≧０）と、Ｎ2Ｏ、Ｈ2Ｏ又はＣＯ2
のうち少なくとも何れか一からなる酸化性ガスとをプラ
ズマ化して反応させ、前記下地絶縁膜上に４．１よりも
低い比低誘電率のシリコン含有絶縁膜を成膜する工程と
を有することを特徴とする成膜方法。 - 【請求項１２】 前記Ｓｉ（ＯＲ）n Ｈm 化合物は、 Ｓｉ（ＯＣＨ3 ）3 Ｈ、Ｓｉ（ＯＣ 2Ｈ5 ） 3Ｈ、Ｓｉ
（ＯＣＨ3 ）4 、又はＳｉ（ＯＣ 2Ｈ5 ）4 のうちのい
ずれか一であることを特徴とする請求項１１に記載の成
膜方法。 - 【請求項１３】 前記Ｓｉ（ＯＲ）n Ｈm 化合物及び前
記酸化性ガスに加え、更にＣp Ｈq 化合物が添加される
ことを特徴とする請求項１１又は１２記載の成膜方法。 - 【請求項１４】 前記Ｃp Ｈq 化合物は、ＣＨ4 、Ｃ 2
Ｈ4 、又はＣ2 Ｈ6のいずれか一であることを特徴とす
る請求項１３に記載の成膜方法。 - 【請求項１５】 前記Ｓｉ（ＯＲ）n Ｈm 化合物及び前
記酸化性ガスに加え、更に不活性ガスが添加されること
を特徴とする請求項１１乃至１４の何れか一に記載の成
膜方法。 - 【請求項１６】 前記シリコン含有絶縁膜を成膜後、Ｏ
2 、Ｎ2 Ｏ、又はＮＨ3 のうちの少なくとも一以上を含
む雰囲気をプラズマ化し、前記シリコン含有絶縁膜の表
面を前記プラズマ化した雰囲気に曝すことを特徴とする
請求項１乃至１５の何れか一に記載の成膜方法。 - 【請求項１７】 前記シリコン含有絶縁膜を形成後、該
シリコン含有絶縁膜上にカバー絶縁膜を形成することを
特徴とする請求項１乃至１６の何れか一に記載の成膜方
法。 - 【請求項１８】 前記下地絶縁膜を形成する前の被堆積
基板には配線が露出していることを特徴とする請求項１
乃至１７の何れか一に記載の半導体装置の製造方法。 - 【請求項１９】 請求項１乃至１８の何れか一に記載の
成膜方法を用いて形成された前記シリコン含有絶縁膜を
備えた半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000263991A JP3348084B2 (ja) | 1999-12-28 | 2000-08-31 | 成膜方法及び半導体装置 |
| US09/742,242 US6642157B2 (en) | 1999-12-28 | 2000-12-22 | Film forming method and semiconductor device |
| TW089127688A TW477010B (en) | 1999-12-28 | 2000-12-22 | Film forming method and semiconductor device |
| KR1020000082075A KR20010062710A (ko) | 1999-12-28 | 2000-12-26 | 성막방법 및 반도체 장치 |
| EP00128421A EP1113489A3 (en) | 1999-12-28 | 2000-12-28 | Film forming method and semiconductor device |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37561199 | 1999-12-28 | ||
| JP2000188307 | 2000-06-22 | ||
| JP2000-188307 | 2000-06-22 | ||
| JP11-375611 | 2000-06-22 | ||
| JP2000263991A JP3348084B2 (ja) | 1999-12-28 | 2000-08-31 | 成膜方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002083810A JP2002083810A (ja) | 2002-03-22 |
| JP3348084B2 true JP3348084B2 (ja) | 2002-11-20 |
Family
ID=27341867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000263991A Expired - Fee Related JP3348084B2 (ja) | 1999-12-28 | 2000-08-31 | 成膜方法及び半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6642157B2 (ja) |
| EP (1) | EP1113489A3 (ja) |
| JP (1) | JP3348084B2 (ja) |
| KR (1) | KR20010062710A (ja) |
| TW (1) | TW477010B (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593247B1 (en) * | 1998-02-11 | 2003-07-15 | Applied Materials, Inc. | Method of depositing low k films using an oxidizing plasma |
| US6660656B2 (en) * | 1998-02-11 | 2003-12-09 | Applied Materials Inc. | Plasma processes for depositing low dielectric constant films |
| US6303523B2 (en) | 1998-02-11 | 2001-10-16 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
| JP2002009069A (ja) * | 2000-06-22 | 2002-01-11 | Canon Sales Co Inc | 成膜方法 |
| US6794311B2 (en) * | 2000-07-14 | 2004-09-21 | Applied Materials Inc. | Method and apparatus for treating low k dielectric layers to reduce diffusion |
| US6835669B2 (en) * | 2000-07-21 | 2004-12-28 | Canon Sales Co., Inc. | Film forming method, semiconductor device and semiconductor device manufacturing method |
| JP3926588B2 (ja) * | 2001-07-19 | 2007-06-06 | キヤノンマーケティングジャパン株式会社 | 半導体装置の製造方法 |
| JP3701626B2 (ja) * | 2001-12-06 | 2005-10-05 | キヤノン販売株式会社 | 半導体装置の製造方法 |
| US6890850B2 (en) | 2001-12-14 | 2005-05-10 | Applied Materials, Inc. | Method of depositing dielectric materials in damascene applications |
| US6838393B2 (en) * | 2001-12-14 | 2005-01-04 | Applied Materials, Inc. | Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide |
| TWI243422B (en) | 2002-03-26 | 2005-11-11 | Hitachi Int Electric Inc | Semiconductor device producing method and semiconductor producing device |
| US6815373B2 (en) * | 2002-04-16 | 2004-11-09 | Applied Materials Inc. | Use of cyclic siloxanes for hardness improvement of low k dielectric films |
| JP3845061B2 (ja) | 2002-10-24 | 2006-11-15 | 株式会社半導体プロセス研究所 | 半導体装置及びその製造方法 |
| KR100463633B1 (ko) * | 2002-11-12 | 2004-12-29 | 주식회사 아이피에스 | 하프늄 화합물을 이용한 박막증착방법 |
| US6897163B2 (en) * | 2003-01-31 | 2005-05-24 | Applied Materials, Inc. | Method for depositing a low dielectric constant film |
| US8137764B2 (en) * | 2003-05-29 | 2012-03-20 | Air Products And Chemicals, Inc. | Mechanical enhancer additives for low dielectric films |
| US20040253378A1 (en) * | 2003-06-12 | 2004-12-16 | Applied Materials, Inc. | Stress reduction of SIOC low k film by addition of alkylenes to OMCTS based processes |
| AU2003902954A0 (en) * | 2003-06-12 | 2003-06-26 | Canon Information Systems Research Australia Pty Ltd | Geometric space decoration in a graphical design system |
| US20050037153A1 (en) * | 2003-08-14 | 2005-02-17 | Applied Materials, Inc. | Stress reduction of sioc low k films |
| US20050214457A1 (en) * | 2004-03-29 | 2005-09-29 | Applied Materials, Inc. | Deposition of low dielectric constant films by N2O addition |
| JP4258518B2 (ja) * | 2005-03-09 | 2009-04-30 | 東京エレクトロン株式会社 | 成膜方法、成膜装置及び記憶媒体 |
| US7632760B2 (en) * | 2005-04-07 | 2009-12-15 | Semiconductor Components Industries, Llc | Semiconductor device having field stabilization film and method |
| US7425350B2 (en) * | 2005-04-29 | 2008-09-16 | Asm Japan K.K. | Apparatus, precursors and deposition methods for silicon-containing materials |
| US10690847B2 (en) * | 2005-06-15 | 2020-06-23 | Braggone Oy | Method of making a photonic crystal device and photonic crystal device |
| JP2007287890A (ja) * | 2006-04-14 | 2007-11-01 | Kochi Univ Of Technology | 絶縁膜の成膜方法、半導体装置の製法、プラズマｃｖｄ装置 |
| US9777378B2 (en) * | 2015-01-07 | 2017-10-03 | Applied Materials, Inc. | Advanced process flow for high quality FCVD films |
| CN111893461B (zh) * | 2020-07-06 | 2021-09-24 | 山东大学 | 一种类氧化硅柔性薄膜的生长方法 |
| CN115247257B (zh) * | 2021-04-25 | 2024-01-23 | 广东聚华印刷显示技术有限公司 | 成膜装置及膜层的制备方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ZA884511B (en) | 1987-07-15 | 1989-03-29 | Boc Group Inc | Method of plasma enhanced silicon oxide deposition |
| EP0560617A3 (en) | 1992-03-13 | 1993-11-24 | Kawasaki Steel Co | Method of manufacturing insulating film on semiconductor device and apparatus for carrying out the same |
| US5356722A (en) | 1992-06-10 | 1994-10-18 | Applied Materials, Inc. | Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity |
| JP2684942B2 (ja) | 1992-11-30 | 1997-12-03 | 日本電気株式会社 | 化学気相成長法と化学気相成長装置および多層配線の製造方法 |
| JPH0729897A (ja) * | 1993-06-25 | 1995-01-31 | Nec Corp | 半導体装置の製造方法 |
| KR970007116B1 (ko) | 1993-08-31 | 1997-05-02 | 삼성전자 주식회사 | 반도체장치의 절연층 형성방법 및 그 형성장치 |
| JP2899600B2 (ja) | 1994-01-25 | 1999-06-02 | キヤノン販売 株式会社 | 成膜方法 |
| JP3226479B2 (ja) | 1996-08-29 | 2001-11-05 | 松下電器産業株式会社 | 層間絶縁膜の形成方法 |
| KR100463858B1 (ko) | 1996-08-29 | 2005-02-28 | 마츠시타 덴끼 산교 가부시키가이샤 | 층간절연막의형성방법 |
| US5989998A (en) | 1996-08-29 | 1999-11-23 | Matsushita Electric Industrial Co., Ltd. | Method of forming interlayer insulating film |
| JP3226816B2 (ja) | 1996-12-25 | 2001-11-05 | キヤノン販売株式会社 | 層間絶縁膜の形成方法、半導体装置及びその製造方法 |
| JP3726226B2 (ja) | 1998-02-05 | 2005-12-14 | 日本エー・エス・エム株式会社 | 絶縁膜及びその製造方法 |
| US6303523B2 (en) | 1998-02-11 | 2001-10-16 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
-
2000
- 2000-08-31 JP JP2000263991A patent/JP3348084B2/ja not_active Expired - Fee Related
- 2000-12-22 US US09/742,242 patent/US6642157B2/en not_active Expired - Lifetime
- 2000-12-22 TW TW089127688A patent/TW477010B/zh not_active IP Right Cessation
- 2000-12-26 KR KR1020000082075A patent/KR20010062710A/ko active Search and Examination
- 2000-12-28 EP EP00128421A patent/EP1113489A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002083810A (ja) | 2002-03-22 |
| KR20010062710A (ko) | 2001-07-07 |
| US6642157B2 (en) | 2003-11-04 |
| EP1113489A3 (en) | 2002-06-05 |
| EP1113489A2 (en) | 2001-07-04 |
| US20010034140A1 (en) | 2001-10-25 |
| TW477010B (en) | 2002-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3348084B2 (ja) | 成膜方法及び半導体装置 | |
| JP3419745B2 (ja) | 半導体装置及びその製造方法 | |
| JP3516941B2 (ja) | 半導体装置及びその製造方法 | |
| US6541397B1 (en) | Removable amorphous carbon CMP stop | |
| US7115534B2 (en) | Dielectric materials to prevent photoresist poisoning | |
| US7151053B2 (en) | Method of depositing dielectric materials including oxygen-doped silicon carbide in damascene applications | |
| US7319068B2 (en) | Method of depositing low k barrier layers | |
| US7807566B2 (en) | Method for forming dielectric SiOCH film having chemical stability | |
| KR20070007937A (ko) | 낮은 ｋ 유전체의 전도성 재료들에 대한 접착 개선 | |
| JP2003059923A (ja) | 半導体装置及びその製造方法 | |
| JP3532830B2 (ja) | 半導体装置及びその製造方法 | |
| JP3934343B2 (ja) | 半導体装置及びその製造方法 | |
| US7105460B2 (en) | Nitrogen-free dielectric anti-reflective coating and hardmask | |
| JP3845061B2 (ja) | 半導体装置及びその製造方法 | |
| JP3659104B2 (ja) | 成膜方法及び半導体装置 | |
| EP1128421A2 (en) | Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices | |
| JP3070894B2 (ja) | 薄膜形成方法 | |
| JP2004072096A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020827 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| S805 | Written request for registration of cancellation of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315805 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| S805 | Written request for registration of cancellation of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315805 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| LAPS | Cancellation because of no payment of annual fees |