JP4167388B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4167388B2
JP4167388B2 JP2000295237A JP2000295237A JP4167388B2 JP 4167388 B2 JP4167388 B2 JP 4167388B2 JP 2000295237 A JP2000295237 A JP 2000295237A JP 2000295237 A JP2000295237 A JP 2000295237A JP 4167388 B2 JP4167388 B2 JP 4167388B2
Authority
JP
Japan
Prior art keywords
dielectric constant
insulating film
low dielectric
film
constant insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000295237A
Other languages
English (en)
Other versions
JP2002110789A (ja
Inventor
秀史 宮島
展英 山田
伸夫 早坂
延行 倉嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000295237A priority Critical patent/JP4167388B2/ja
Priority to TW090123479A priority patent/TW521306B/zh
Priority to US09/961,490 priority patent/US6737363B2/en
Priority to KR10-2001-0059552A priority patent/KR100405291B1/ko
Priority to CNB011409371A priority patent/CN1197144C/zh
Publication of JP2002110789A publication Critical patent/JP2002110789A/ja
Application granted granted Critical
Publication of JP4167388B2 publication Critical patent/JP4167388B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、低誘電率絶縁膜を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の微細化・高速化に伴い、配線構造は単層構造から多層化が進み、５層以上の金属配線構造を有する半導体装置も開発生産されている。しかし、微細化・高速化・多層化が進むにつれて、いわゆる配線間寄生容量と配線抵抗による信号伝達遅延が問題となっている。信号伝達遅延は、一般に、配線間寄生容量と配線抵抗の積（ＣＲ時定数）で示すことができる。
【０００３】
信号伝達遅延の回避策として様々な方法が取られている。例えば、配線抵抗の低減に対しては、従来のＡｌ配線から抵抗の低いＣｕ配線への移行が検討されている。Ｃｕ膜を従来と同様にドライエッチングして配線形状に加工することは現状の技術では極めて困難なために、Ｃｕ配線の場合には埋め込み配線構造（ダマシン構造）をとる。
【０００４】
一方、配線間寄生容量を低減するために、従来の酸化珪素（ＳｉＯ2 ）を用いたＣＶＤ法による絶縁膜に代わり、ＣＶＤ法によるＳｉＯＦ膜、スピンコート法によるいわゆるＳＯＧ（Spin On Glass）膜や有機樹脂（ポリマー）膜等の低誘電率層間膜の適用が検討されている。
【０００５】
一般的にＳｉＯＦ膜は比誘電率を３．３程度まで低減させることが可能であるとされるが、それ以下に下げることは、膜の安定性の面から実用は極めて困難とさせる。なお、従来から用いられているＳｉＯ2 膜の比誘電率は３．９である。
【０００６】
それに対して塗布法による低誘電率絶縁膜は、比誘電率を２．０程度まで下げることが可能とされているために、現在盛んに検討が進められている。一般的に塗布膜の形成方法は、
（１）半導体基板上に薄膜材料（ワニス）を滴下し、回転させることにより表面に均一にコーティングする。
【０００７】
（２）ホットプレート上にて段階的に加熱する（例えば、１００℃で１分、さらに２００℃で１分間）。
【０００８】
（３）電気炉にて焼成する（例えば、４２０℃で６０分間）。
【０００９】
という、ほぼ３段階の工程を有する。
【００１０】
ただし、低誘電率絶縁膜は、膜密度が低いことに伴い機械強度が従来のＳｉＯ2 膜と比較して低下していることに起因し、クラック耐性が低い。そのために、一般にシロキサン（Ｓｉ−Ｏ）結合を主骨格とする低誘電率絶縁膜では、膜厚にして１μｍ程度以上の厚膜を形成すると、自分自身のストレスに耐えきれずに膜にクラックと呼ばれる亀裂が生じてしまうという問題がある。
【００１１】
上記クラックの進行は、水により加速されていることが分かっている。しかしながら、低誘電率絶縁膜形成後のすべての環境において水分量を低く抑えるための管理を安価に行うことは非常に困難であるという問題があった。
【００１２】
【発明が解決しようとする課題】
上述の如く、低誘電率絶縁膜はもともと機械的強度が弱く、厚く形成するとクラックが発生し易い。このクラックの進行は水により加速される。しかし、低誘電率絶縁膜形成後のすべての環境における水分量を低く抑えるための管理を安価に行うことは非常に困難であるという問題があった。
【００１３】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、水による低誘電率絶縁膜のクラックの進行を安価に抑制できる半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、上記目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板上にシロキサン結合を主骨格として有する多孔質低誘電率絶縁膜を形成する工程と、前記多孔質低誘電率絶縁膜中に界面活性剤を浸透させる工程と、前記界面活性剤が浸透された前記多孔質低誘電率絶縁膜に配線を埋め込むための配線用溝をドライエッチングにより形成する工程と、前記配線用溝内及び前記多孔質低誘電率絶縁膜上に金属膜を形成する工程と、前記配線用溝外部の不要な前記金属膜をＣＭＰにより除去する工程と、前記ＣＭＰにより除去する工程を行った後に前記界面活性剤を除去する工程と、を有することを特徴とする。
【００１５】
このような構成であれば、低誘電率絶縁膜中に浸透した界面活性剤が水の吸収を防いでくれる。界面活性剤にかかるコストは、従来の水分量を低く抑えるための管理にかかるコストよりも十分に安い。したがって、本発明によれば、水による低誘電率絶縁膜のクラックの進行を安価に抑制できるようになる。
【００１６】
なお、本発明においては、水とは、スラリー等の溶液中の水のような液相の水（有限の体積を有する水）、および空気中の水のような気相の水を含む。
【００１７】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【００１８】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００１９】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る多層配線構造の製造方法を示す工程断面図である。なお、ここでは説明を簡単にするために、２層の多層配線構造の場合について説明するが、実プロセスでは５層、６層の多層配線構造となる。
【００２０】
図１（ａ）は第１層目の配線層を示している。図中、１はＭＯＳトランジスタ等の素子（不図示）が集積形成されたシリコン基板、２は第１層目の層間絶縁膜、３は層間絶縁膜２内に埋め込み形成された第１層目の金属配線を示している。
【００２１】
第１層目の金属配線３は、例えば後述するデュアルダマシンプロセスにより形成したＣｕ配線である。Ｃｕ配線の場合、図には示していないがバリアメタル膜を形成する必要がある。金属配線３は、Ａｌ配線でも良い。Ａｌ配線は例えばいわゆる２ステップリフローにより形成する。この場合、図には示していないがライナー膜を形成する必要がある。さらに、金属配線３はいわゆるシングルダマシン配線でも良い。
【００２２】
次に図１（ｂ）に示すように、金属配線３が埋め込み形成された第１層目の層間絶縁膜２（下地）上に、スピンコーティング法により、第２層目の層間絶縁膜としてのシロキサン（Ｓｉ−Ｏ）結合を主骨格とする低誘電率絶縁膜４を１．５μｍの厚さで形成する。なお、図１（ｂ）以降では簡単のためにシリコン基板１は省略してある。
【００２３】
ここでは、低誘電率絶縁膜４としてメチルポリシロキサン膜を用いる。その成膜方法は以下の通りである。すなわち、メチルポリシロキサンの原料ワニスを下地上に滴下後に回転させて均一に塗布し、最終的に４２０℃にて焼成を行い、低誘電率絶縁膜（メチルポリシロキサン膜）４を形成する。この場合の低誘電率絶縁膜４の比誘電率は２．８であることを確認した。
【００２４】
次に図１（ｃ）に示すように、低誘電率絶縁膜４中に界面活性剤５を浸透させる。低誘電率絶縁膜４には微細なポアと呼ばれる孔が多数存在しており、その部分に界面活性剤が浸透する。界面活性剤としてはカチオン系のポリオキシエチレンアルキルアミンを用い、これを含む水溶液中にシリコン基板を漬けることにより低誘電率絶縁膜４中への界面活性剤５の浸透を行う。低誘電率絶縁膜４はＳｉＯ2 膜よりも多孔質の絶縁膜である。そのため、界面活性剤は低誘電率絶縁膜４中に容易に浸透することができる。
【００２５】
次に図１（ｄ）に示すように、フォトリソグラフィおよびドライエッチングを用いて、配線溝と、層間の配線を電気的に結び、金属配線３に達するスルーホールとを低誘電率絶縁膜４に形成する。図では、配線溝とスルーホールをまとめて参照符号６で示してある。
【００２６】
低誘電率絶縁膜４中には界面活性剤５が浸透している。そのため、上記フォトリソグラフィで使用する反射防止膜（不図示）および上記ドライエッチングで使用するフォレジストパターン（不図示）の塗布性は向上する。
【００２７】
次に図１（ｅ）に示すように、配線溝およびスルーホール５の内部を埋め込むように、Ｔａ膜、ＴａＮ膜およびＣｕ膜の積層膜７を周知の方法に従って全面に形成する。Ｔａ膜およびＴａＮ膜の積層膜はバリアメタル膜である。Ｃｕ膜は金属配線の本体である金属膜であり、例えばメッキ法により形成する。この場合、シード層として薄いＣｕ膜を予め形成しておくと、良好な形状のＣｕ膜を形成することができる。
【００２８】
次に図１（ｆ）に示すように、配線溝外部の不要なＣｕ膜およびバリアメタル膜をＣＭＰ（Chemical Mechanical Polishing）法により除去する。
【００２９】
最後に、図１（ｇ）に示すように、低誘電率絶縁膜４中に浸透している界面活性剤５を３５０℃の熱処理により除去する。
【００３０】
図２に、従来の多層配線構造の形成方法の工程断面図を示す。なお、図１と対応する部分には図１と同一符号を付してあり、詳細な説明は省略する。
【００３１】
図２に示すように、従来の方法では、界面活性剤を低誘電率絶縁膜４中に浸透させることなく、厚さ１．５μｍの低誘電率絶縁膜４を形成し、その後図２（ｆ）に示すように積層膜７をＣＭＰ法により研磨する（ＣＭＰ工程）。
【００３２】
このＣＭＰ工程のときに、図２（ｆ）に示すように、研磨した積層膜７の屑や研磨材の固まり等によって、機械的強度が弱い低誘電率絶縁膜４にスクラッチ８と呼ばれる傷が入ってしまう。
【００３３】
ＣＭＰ工程では、低誘電率絶縁膜４が水に晒されるため、スクラッチ８を起因としてクラックと呼ばれる亀裂が進行してしまう。本発明者らは、界面活性剤の浸透がない場合とある場合のそれぞれについて、環境中の水分量（絶対湿度）と低誘電率絶縁膜（膜厚１．５μｍ）の傷からクラックが進行していく速度との関係を調べた。表１にその結果を示す。
【００３４】
【表１】
Figure 0004167388
【００３５】
表１に示すように、界面活性剤の浸透がない場合、すなわち従来の方法では水分量が増加するに従いクラックの進行速度が増大していくことが分かる。これに対して、界面活性剤の浸透がある場合、すなわち本発明ではクラックの伝搬がどのような湿度環境においても抑制されていることが分かる。上記クラックの進行は、水分中においても同様に促進されることが分かっている。これがＣＭＰ工程中においてクラックが進行する原因であると思われる。
【００３６】
図３に、水がクラックの進行を促進するメカニズムを示す。低誘電率絶縁膜には、自分自身を小さくしよう（収縮しよう）とするテンサイルと呼ばれるストレスが作用している。大気中の水分は、低誘電率絶縁膜中のＳｉ−Ｏ−Ｓｉ結合（シロキサン結合）と加水分解反応を起こす。その結果、Ｓｉ−ＯＨ＋Ｓｉ−ＯＨ結合を形成し、元のＳｉ−Ｏ−Ｓｉ結合が２つに分断される。この分断反応は大気中の水分によって連鎖的に起こる。このような連鎖反応によってクラックの進行が促進する。そして、クラックが進行すると、低誘電率絶縁膜は細かく破壊され、この分断された低誘電率絶縁膜は縮み、自分自身に作用しているストレスを緩和する。
【００３７】
以上述べたように本実施形態によれば、低誘電率絶縁膜４中に浸透した界面活性剤５により水の吸収を防止できる。界面活性剤６にかかるコストは、従来の水分量を低く抑えるための管理にかかるコストよりも十分に安い。したがって、本実施形態によれば、水による低誘電率絶縁膜４のクラックの進行を安価に抑制できるようになる。
【００３８】
（第２の実施形態）
図４は、本発明の第２の実施形態に係る多層配線構造の製造方法を示す工程断面図である。なお、図１と対応する部分には図１と同一符号を付してあり、詳細な説明は省略する。
【００３９】
本実施形態が第１の実施形態と異なる点は、積層膜６のＣＭＰ工程中に低誘電率絶縁膜４中に界面活性剤５を浸透させることにある。すなわち、ＣＭＰに用いるスラリーと呼ばれる研磨用の薬剤中に界面活性剤５、具体的にはカチオン系のポリオキシエチレンアルキルアミンを混ぜておくことで、図４（ｄ）に示すように、積層膜６のＣＭＰが進行し、低誘電率絶縁膜４の一部が露出したときに、すなわち低誘電率絶縁膜４の表面が露出したときに、この露出した表面からスラリー中の界面活性剤５が低誘電率絶縁膜４中に浸透し、低誘電率絶縁膜４の吸湿性が低くなり、クラックの進行を抑制することが可能となる。
【００４０】
本実施形態では、界面活性剤５としてはカチオン系のポリオキシエチレンアルキルアミンを用いたが、他の界面活性剤を用いて同様な効果を得ることは可能である。すなわち、スラリーに影響を与えない範囲で種々の界面活性剤を使用可能である。
【００４１】
以上、本発明の実施形態について説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、上記実施形態では、低誘電率層間膜として塗布法により形成したポリメチルシロキサン膜を用いた場合について説明したが、ＣＶＤ法により形成した有機成分を含有したＳｉＯ2 膜、水素を含有したＳｉＯ2 膜（例えば、ハイドロジェンシルセスキオキサン膜、メチルハイドロジェンシロキサン膜）などの他の低誘電率絶縁膜を用いた場合にも本発明は有効である。
【００４２】
さらに、上記実施形態では、本発明を半導体装置の製造工程に適用した場合、具体的には図１（ｃ）のパターニング工程、図１（ｆ）のＣＭＰ工程に適用した場合について説明したが、本発明は半導体装置の上記工程以外の製造工程、製造途中の半導体装置の移送工程および製造途中の半導体装置の保管工程の少なくとも一部において適用可能である。
【００４３】
具体的には、図１（ｆ）のＣＭＰ工程後に図１（ｇ）の熱処理工程を行うために、ＣＭＰ装置から加熱装置にシリコン基板を移送する移送工程、図１（ｆ）のＣＭＰ工程後、図１（ｇ）の熱処理工程をすぐに行えない場合に、シリコン基板を一定の期間保存する保存工程などがあげられる。
【００４４】
さらにまた、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００４５】
【発明の効果】
以上詳説したように本発明によれば、水による低誘電率絶縁膜のクラックの進行を安価に抑制できる半導体装置の製造方法を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る多層配線構造の製造方法を示す工程断面図
【図２】従来の多層配線構造の製造方法を示す工程断面図
【図３】低誘電率絶縁膜のクラックの進行が水分により促進されるメカニズムを説明するための図
【図４】本発明の第２の実施形態に係る多層配線構造の製造方法を示す工程断面図
【符号の説明】
１…シリコン基板
２…層間絶縁膜
３…金属配線
４…低誘電率絶縁膜
５…界面活性剤
６…配線溝およびスルーホール
７…積層膜（バリアメタル膜／金属膜）
８…スクラッチ

Claims (3)

  1. 半導体基板上にシロキサン結合を主骨格として有する多孔質低誘電率絶縁膜を形成する工程と、
    前記多孔質低誘電率絶縁膜中に界面活性剤を浸透させる工程と、
    前記界面活性剤が浸透された前記多孔質低誘電率絶縁膜に配線を埋め込むための配線用溝をドライエッチングにより形成する工程と、
    前記配線用溝内及び前記多孔質低誘電率絶縁膜上に金属膜を形成する工程と、
    前記配線用溝外部の不要な前記金属膜をＣＭＰにより除去する工程と、
    前記ＣＭＰにより除去する工程を行った後に前記界面活性剤を除去する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記界面活性剤を浸透させる工程と前記界面活性剤を除去する工程との間に、水に晒され得る状態での製造途中の半導体装置の移送工程または保管工程を更に備えることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記多孔質低誘電率絶縁膜を塗布法またはＣＶＤ法により形成することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
JP2000295237A 2000-09-27 2000-09-27 半導体装置の製造方法 Expired - Fee Related JP4167388B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000295237A JP4167388B2 (ja) 2000-09-27 2000-09-27 半導体装置の製造方法
TW090123479A TW521306B (en) 2000-09-27 2001-09-24 Method of manufacturing semiconductor device
US09/961,490 US6737363B2 (en) 2000-09-27 2001-09-25 Method of manufacturing semiconductor device
KR10-2001-0059552A KR100405291B1 (ko) 2000-09-27 2001-09-26 반도체 장치의 제조 방법
CNB011409371A CN1197144C (zh) 2000-09-27 2001-09-27 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000295237A JP4167388B2 (ja) 2000-09-27 2000-09-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002110789A JP2002110789A (ja) 2002-04-12
JP4167388B2 true JP4167388B2 (ja) 2008-10-15

Family

ID=18777695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000295237A Expired - Fee Related JP4167388B2 (ja) 2000-09-27 2000-09-27 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6737363B2 (ja)
JP (1) JP4167388B2 (ja)
KR (1) KR100405291B1 (ja)
CN (1) CN1197144C (ja)
TW (1) TW521306B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100625B1 (ko) * 2003-10-02 2012-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선 기판 및 그 제조방법, 및 박막트랜지스터 및 그제조방법
JP2005294333A (ja) * 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
EP2174344A4 (en) * 2007-07-13 2012-06-20 Intermolecular Inc SURFACE MODIFICATION OF LOW-K DIELECTRIC MATERIALS
US8058183B2 (en) * 2008-06-23 2011-11-15 Applied Materials, Inc. Restoring low dielectric constant film properties

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100336598B1 (ko) * 1996-02-07 2002-05-16 이사오 우치가사키 산화 세륨 연마제 제조용 산화 세륨 입자
JP3364117B2 (ja) * 1997-08-06 2003-01-08 三菱重工業株式会社 微粒子分散液及びその製造方法
US6046112A (en) * 1998-12-14 2000-04-04 Taiwan Semiconductor Manufacturing Company Chemical mechanical polishing slurry
IL143589A0 (en) 1998-12-23 2002-04-21 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same

Also Published As

Publication number Publication date
CN1348207A (zh) 2002-05-08
CN1197144C (zh) 2005-04-13
JP2002110789A (ja) 2002-04-12
KR100405291B1 (ko) 2003-11-12
US20020061657A1 (en) 2002-05-23
KR20020025036A (ko) 2002-04-03
US6737363B2 (en) 2004-05-18
TW521306B (en) 2003-02-21

Similar Documents

Publication Publication Date Title
JP4368498B2 (ja) 半導体装置、半導体ウェーハおよびこれらの製造方法
US6933586B2 (en) Porous low-k dielectric interconnects with improved adhesion produced by partial burnout of surface porogens
JP3615205B2 (ja) 半導体装置及び半導体装置の製造方法
US7972976B1 (en) VLSI fabrication processes for introducing pores into dielectric materials
US7538353B2 (en) Composite barrier/etch stop layer comprising oxygen doped SiC and SiC for interconnect structures
JP5180426B2 (ja) 半導体装置の製造方法
JP3305251B2 (ja) 配線構造体の形成方法
US20050040532A1 (en) Dual damascene integration of ultra low dielectric constant porous materials
JP2005500669A (ja) 多層スピンオン多孔性誘電体からなるｌｏｗ−ｋ配線構造
EP0822586A2 (en) Improvements in or relating to integrated circuits
KR101674057B1 (ko) 강화된 복합 절연막을 포함하는 반도체 칩 구조 및 그 제조 방법
JP2009182000A (ja) 半導体装置およびその製造方法
JP4167388B2 (ja) 半導体装置の製造方法
JP5671220B2 (ja) 半導体装置の製造方法
JP3657576B2 (ja) 半導体装置の製造方法
JP2003273100A (ja) 半導体装置及びその製造方法
JPH11233630A (ja) 半導体装置の製造方法およびこれを用いた半導体装置
JP4311947B2 (ja) 半導体装置
JP2004253626A (ja) 多孔性絶縁膜、電子装置及びそれらの製造方法
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
TW413899B (en) Manufacturing process of unlanded via
JP2004165658A (ja) 表面の細孔形成剤の部分燃焼によって生成される接着性を改善したポーラス低誘電率誘電体の相互接続
JP2004296620A (ja) 半導体装置の製造方法
JP2011029245A (ja) 半導体装置の製造方法及び半導体装置
JP2002353305A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees