JP2004165658A - 表面の細孔形成剤の部分燃焼によって生成される接着性を改善したポーラス低誘電率誘電体の相互接続 - Google Patents
表面の細孔形成剤の部分燃焼によって生成される接着性を改善したポーラス低誘電率誘電体の相互接続 Download PDFInfo
- Publication number
- JP2004165658A JP2004165658A JP2003374945A JP2003374945A JP2004165658A JP 2004165658 A JP2004165658 A JP 2004165658A JP 2003374945 A JP2003374945 A JP 2003374945A JP 2003374945 A JP2003374945 A JP 2003374945A JP 2004165658 A JP2004165658 A JP 2004165658A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- porous dielectric
- layer
- porous
- connection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】基板1上の電気的な相互接続構造3が、細孔形成剤を取り除いた表面領域をもつ第1のポーラス誘電体層5と、第1のポーラス誘電体層上に配置されたエッチ・ストップ層7を含み、エッチ・ストップ層が延びて、細孔形成剤を取り除いた第1のポーラス誘電体層の表面領域内の細孔を部分的に埋めるようになっており、このようにして、その後の処理の間、接着性が改善される。
【選択図】図2
Description
A.誘電体層スタックを形成する
本発明による相互接続構造3は、スピンオン技術により、基板1またはウェーハに塗布することができる。構造3中の第1の層5は、600〜5000オングストロームの所望の厚さのポーラス低誘電率誘電体であることが好ましい。1000〜4000rpmのスピン速度のスピンオン技術により、この低誘電率誘電体を塗布する。スピンした後、基板1をホット・プレートで100〜350℃で30〜120秒間ベークして、低誘電率誘電体の溶液を取り除く。次いで基板1を酸素制御されたホット・プレート上に置き、400℃で5〜10分間または400℃で2分間、その後続けて430℃で2分間、基板1をキュアする。これらの時間と温度は、第1の層5の膜を不溶性にするのに十分であり、膜の表面の細孔形成剤を取り除くのに十分である。
この時点で、ウェーハを純粋(O2とH2Oの非常に低い濃度の)N2雰囲気中でファーネス中に入れ、350℃〜450℃で15分〜3時間の間キュアして、スタックに架橋形成し、犠牲細孔形成剤を燃焼させる。犠牲細孔形成剤は、熱分解し、次いで誘電体層およびエッチ・ストップ層の空隙(free volume)を通して誘電体スタック中から拡散し、ポーラス誘電体層がスタック中に残る。
以上で指摘したように、例えば米国特許第6,383,920号に記載のデュアル・ダマシン・プロセスを、追加層を追加する際に使用することができる。
これは、多層スピンオン誘電体層の下部誘電体にバイアを、また上部誘電体にトレンチを形成するステップと、そのトレンチを少なくとも導電性金属で充てんするステップと、ハード・マスクまたは研磨ストップ層上の導電性金属停止材(stopping)を平坦化するステップとを含む、標準的なデュアル・ダマシンBEOL(配線工程)処理である。
A.誘電体層スタックを図1のように形成する。
上述の層を含むキュア済みのウェーハを、PE CVD反応装置に入れ、350オングストロームの窒化シリコン層を350℃で堆積させ、次いで1500オングストロームのSiO2層を350℃で堆積させた。これにより、実施例の多層誘電体層の形成が完了する。
次いで、例えば米国特許第6,383,920号に記載のように、リソグラフィとエッチング工程を実施する。次いで、当産業界で知られる標準的なプロセスの方法を使用してデュアル・ダマシン構造を完成させる(エッチング済みのトレンチ開口部およびバイア開口部をライナで、次いでCuで充てんし、このCuをCMPによって平坦化する)。
細孔形成剤を取り除いた表面領域をもつ第1のポーラス誘電体層と、
前記第1のポーラス誘電体層上に配置されたエッチ・ストップ層とを備え、
前記エッチ・ストップ層が延びて、前記細孔形成剤を取り除いた前記第1のポーラス誘電体層の前記表面領域内の細孔を部分的に埋めるようになっている、電気的接続構造。
(2)前記エッチ・ストップ層上に配置された第2のポーラス誘電体層をさらに備える、上記(1)に記載の電気的接続構造。
(3)前記第1のポーラス誘電体層と前記第2のポーラス誘電体層の少なくとも一方が有機誘電体材料から成る、上記(2)に記載の電気的接続構造。
(4)前記第1のポーラス誘電体層と前記第2のポーラス誘電体層の少なくとも一方が、細孔が犠牲細孔形成剤の分解の結果として形成される材料から成る、上記(2)に記載の電気的接続構造。
(5)前記第1のポーラス誘電体層と前記第2のポーラス誘電体層の少なくとも一方が、ポーラスSiLK(商標)およびGX−3p(商標)からなる群から選択された材料から成る、上記(2)に記載の電気的接続構造。
(6)前記第1のポーラス誘電体層が、600〜5000オングストロームの範囲の厚さを有する、上記(2)に記載の電気的接続構造。
(7)前記第2のポーラス誘電体層が、600〜5000オングストロームの範囲の厚さを有する、上記(2)に記載の電気的接続構造。
(8)前記エッチ・ストップ層が、前記ポーラス誘電体層に対してエッチング選択性をもつスピンオン材料から成る、上記(2)に記載の電気的接続構造。
(9)前記エッチ・ストップ層が、HOSP(商標)、HOSP BESt(商標)、Ensemble(商標)エッチ・ストップ、Ensemble(商標)ハード・マスク、オルガノシルセスキオキサン、ヒドリドシルセスキオキサン、ヒドリドオルガノシルセスキオキサン、およびシロキサンからなる群から選択された材料から成る、上記(2)に記載の電気的接続構造。
(10)前記エッチ・ストップ層が、200〜600オングストロームの厚さを有する、上記(2)に記載の電気的接続構造。
(11)前記基板上のポーラス誘電体層の多層スタック内に形成される複数のパターン化された金属導体をさらに備え、前記スタックが少なくとも前記第1のポーラス誘電体層と、前記エッチ・ストップ層と、前記第2のポーラス誘電体層を含む、上記(2)に記載の電気的接続構造。
(12)前記パターン化された金属導体の少なくとも1つが電気的バイアである、上記(10)に記載の電気的接続構造。
(13)前記パターン化された金属導体の少なくとも1つが、前記バイアに接続された線である、上記(12)に記載の電気的接続構造。
(14)前記第1のポーラス誘電体層が、その中に形成された金属バイアを有する、上記(2)に記載の電気的接続構造。
(15)前記第2のポーラス誘電体層が、その中に形成された金属線を有する、上記(2)に記載の電気的接続構造。
(16)前記第2のポーラス誘電体層上に配置されたハード・マスク層をさらに備え、
前記ハード・マスク層が延びて、前記細孔形成剤を取り除いた前記第2のポーラス誘電体層の表面領域内の細孔を部分的に埋めるようになっている、上記(2)に記載の電気的接続構造。
(17)前記ハード・マスク層が、前記ポーラス誘電体に対してエッチング選択性をもつ材料から成る、上記(16)に記載の電気的接続構造。
(18)前記ハード・マスク層が、HOSP(商標)、HOSP BESt(商標)、Ensemble(商標)エッチ・ストップ、Ensemble(商標)ハード・マスク、オルガノシルセスキオキサン、ヒドリドシルセスキオキサン、ヒドリドオルガノシルセスキオキサン、およびシロキサンからなる群から選択された材料から成る、上記(16)に記載の電気的接続構造。
(19)前記第1のポーラス誘電体層と前記第2のポーラス誘電体層の少なくとも一方が、ポーラスSiLK(商標)およびGX−3p(商標)からなる群から選択された材料から成る、上記(16)に記載の電気的接続構造。
(20)前記第1および第2のポーラス誘電体層が有機誘電体から成り、前記エッチ・ストップ層が、無機低誘電率誘電体材料と、無機/有機ハイブリッド材料のうちの一方である、上記(16)に記載の電気的接続構造。
(21)前記無機低誘電率誘電体エッチ・ストップ層がポーラスである、上記(2)に記載の電気的接続構造。
(22)前記第1のポーラス誘電体層が有機誘電体材料から成る、上記(1)に記載の電気的接続構造。
(23)前記第1のポーラス誘電体層が、細孔が犠牲細孔形成剤の分解の結果として形成された材料から成る、上記(1)に記載の電気的接続構造。
(24)前記第1のポーラス誘電体層が、ポーラスSiLK(商標)およびGX−3p(商標)からなる群から選択された材料から成る、上記(1)に記載の電気的接続構造。
(25)前記第1のポーラス誘電体層が、600〜5000オングストロームの範囲の厚さを有する、上記(1)に記載の電気的接続構造。
(26)前記エッチ・ストップ層が、前記誘電体層の前記ポーラス誘電体に対してエッチング選択性をもつスピンオン材料から成る、上記(1)に記載の電気的接続構造。
(27)前記エッチ・ストップ層が、HOSP(商標)、HOSP BESt(商標)、Ensemble(商標)エッチ・ストップ、Ensemble(商標)ハード・マスク、オルガノシルセスキオキサン、ヒドリドシルセスキオキサン、ヒドリドオルガノシルセスキオキサン、およびシロキサンからなる群から選択された材料から成る、上記(1)に記載の電気的接続構造。
(28)前記エッチ・ストップ層が、200〜600オングストロームの厚さを有する、上記(1)に記載の電気的接続構造。
(29)前記基板がその上に形成された接着促進剤層を有する半導体ウェーハである、上記(1)に記載の電気的接続構造。
(30)基板上に電気的相互接続構造を形成する方法であって、
細孔形成剤を取り除いた表面領域をもつ第1のポーラス誘電体層を提供するステップと、
前記第1のポーラス誘電体層上にエッチ・ストップ層を形成するステップとを含み、前記エッチ・ストップ層が延びて、前記細孔形成剤を取り除いた前記第1のポーラス誘電体層の前記表面領域内の細孔を部分的に埋めるようになっている、方法。
(31)前記第1の表面領域から前記細孔形成剤を取り除くステップをさらに含む、上記(30)に記載の方法。
(32)前記細孔形成剤が加熱により取り除かれる、上記(31)に記載の方法。
(33)前記細孔形成剤がホット・プレート・ベーク・チャンバ中でベークすることにより取り除かれる、上記(30)に記載の方法。
(34)前記エッチ・ストップ層上に第2のポーラス誘電体層を形成するステップをさらに含む、上記(30)に記載の方法。
(35)前記第1のポーラス誘電体層と前記第2のポーラス誘電体層の少なくとも一方の中に、前記層中に最初に存在する犠牲細孔形成剤の分解により細孔を形成するステップをさらに含む、上記(34)に記載の方法。
(36)前記第1のポーラス誘電体層中に金属バイアを形成するステップをさらに含む、上記(34)に記載の方法。
(37)前記第2のポーラス誘電体層中に金属線を形成するステップをさらに含む、上記(34)に記載の方法。
(38)前記基板上のポーラス誘電体層の多層スタック内に複数のパターン化された金属導体を形成するステップをさらに含み、前記スタックが少なくとも、前記第1のポーラス誘電体層、前記エッチ・ストップ層、および前記第2のポーラス誘電体層を含む、上記(34)に記載の方法。
(39)追加の誘電体層を追加するステップと、
導体を追加することにより前記構造を完成させるステップと
をさらに含む、上記(38)に記載の方法。
(40)前記誘電体層をポーラスにするために前記誘電体層をキュアするステップをさらに含む、上記(39)に記載の方法。
(41)前記スタック中の、前記第1のポーラス誘電体層、前記エッチ・ストップ層、および前記第2のポーラス誘電体層が、単一ステップでキュアされる、上記(40)に記載の方法。
(42)前記キュアするステップが、約300℃〜約450℃の温度で約15分〜約3時間の間行われるファーネス・キュア・ステップである、上記(41)に記載の方法。
(43)前記第1および第2のポーラス誘電体層から残留細孔形成剤が前記キュアするステップの間に取り除かれる、上記(40)に記載の方法。
(44)前記キュアするステップ中に、前記残留細孔形成剤が、低分子量化合物に分解し、前記第1および第2のポーラス誘電体層と前記埋設エッチ・ストップ層の空隙を通して、前記層から外へ拡散する、上記(40)に記載の方法。
(45)前記スタック中の前記誘電体層が単一ツール中で順次塗布した後にキュアされる、上記(40)に記載の方法。
(46)前記ツールが高温のホット・プレート・ベーキング・チャンバを含むスピン・コーティング・ツールである、上記(45)に記載の方法。
(47)前記パターン化された金属導体の少なくとも1つを、電気的バイアとして形成するステップをさらに含む、上記(38)に記載の方法。
(48)前記パターン化された金属導体の少なくとも1つを、前記バイアに接続された線として形成するステップをさらに含む、上記(47)に記載の方法。
(49)前記第2のポーラス誘電体層上にハード・マスク層を形成するステップをさらに含み、前記ハード・マスク層が延びて、前記細孔形成剤を取り除いた、前記第2のポーラス誘電体層の表面領域内の細孔を部分的に埋めるようになっている、上記(34)に記載の方法。
(50)前記第1のポーラス誘電体層および前記第2のポーラス誘電体層の少なくとも一方中に犠牲細孔形成剤の分解によって細孔を形成するステップをさらに含む、上記(49)に記載の方法。
(51)前記第1のポーラス誘電体層、前記エッチ・ストップ層、前記第2のポーラス誘電体層、および前記ハード・マスク層が、単一ステップでキュアされる、上記(49)に記載の方法。
(52)前記キュアするステップが、約300℃〜約450℃の温度で約15分〜約3時間の間行われるファーネス・キュア・ステップである、上記(51)に記載の方法。
(53)前記キュアするステップ中に、残留細孔形成剤が、低分子量化合物に分解し、前記第1および第2のポーラス誘電体層、前記埋設エッチ・ストップ層、および前記ハード・マスク層の空隙を通して、前記構造から外へ拡散する、上記(51)に記載の方法。
(54)前記第2のポーラス誘電体層上に研磨ストップ層を形成するステップをさらに含み、前記研磨ストップ層が延びて、前記細孔形成剤を取り除いた前記第2のポーラス誘電体層の表面領域内の細孔を部分的に埋めるようになっている、上記(34)に記載の方法。
(55)前記第1のポーラス誘電体層中に細孔形成剤の分解により細孔を形成するステップをさらに含む、上記(30)に記載の方法。
3 相互接続構造
5 第1のポーラス低誘電率誘電体層
7 エッチ・ストップ層
9 第2のポーラス低誘電率誘電体層
11 上部ハード・マスク層または研磨ストップ層
13 パターン化された金属線
14 バイア
Claims (55)
- 基板上の電気的接続構造であって、
細孔形成剤を取り除いた表面領域をもつ第1のポーラス誘電体層と、
前記第1のポーラス誘電体層上に配置されたエッチ・ストップ層とを備え、
前記エッチ・ストップ層が延びて、前記細孔形成剤を取り除いた前記第1のポーラス誘電体層の前記表面領域内の細孔を部分的に埋めるようになっている、電気的接続構造。 - 前記エッチ・ストップ層上に配置された第2のポーラス誘電体層をさらに備える、請求項1に記載の電気的接続構造。
- 前記第1のポーラス誘電体層と前記第2のポーラス誘電体層の少なくとも一方が有機誘電体材料から成る、請求項2に記載の電気的接続構造。
- 前記第1のポーラス誘電体層と前記第2のポーラス誘電体層の少なくとも一方が、細孔が犠牲細孔形成剤の分解の結果として形成される材料から成る、請求項2に記載の電気的接続構造。
- 前記第1のポーラス誘電体層と前記第2のポーラス誘電体層の少なくとも一方が、ポーラスSiLK(商標)およびGX−3p(商標)からなる群から選択された材料から成る、請求項2に記載の電気的接続構造。
- 前記第1のポーラス誘電体層が、600〜5000オングストロームの範囲の厚さを有する、請求項2に記載の電気的接続構造。
- 前記第2のポーラス誘電体層が、600〜5000オングストロームの範囲の厚さを有する、請求項2に記載の電気的接続構造。
- 前記エッチ・ストップ層が、前記ポーラス誘電体層に対してエッチング選択性をもつスピンオン材料から成る、請求項2に記載の電気的接続構造。
- 前記エッチ・ストップ層が、HOSP(商標)、HOSP BESt(商標)、Ensemble(商標)エッチ・ストップ、Ensemble(商標)ハード・マスク、オルガノシルセスキオキサン、ヒドリドシルセスキオキサン、ヒドリドオルガノシルセスキオキサン、およびシロキサンからなる群から選択された材料から成る、請求項2に記載の電気的接続構造。
- 前記エッチ・ストップ層が、200〜600オングストロームの厚さを有する、請求項2に記載の電気的接続構造。
- 前記基板上のポーラス誘電体層の多層スタック内に形成される複数のパターン化された金属導体をさらに備え、前記スタックが少なくとも前記第1のポーラス誘電体層と、前記エッチ・ストップ層と、前記第2のポーラス誘電体層を含む、請求項2に記載の電気的接続構造。
- 前記パターン化された金属導体の少なくとも1つが電気的バイアである、請求項10に記載の電気的接続構造。
- 前記パターン化された金属導体の少なくとも1つが、前記バイアに接続された線である、請求項12に記載の電気的接続構造。
- 前記第1のポーラス誘電体層が、その中に形成された金属バイアを有する、請求項2に記載の電気的接続構造。
- 前記第2のポーラス誘電体層が、その中に形成された金属線を有する、請求項2に記載の電気的接続構造。
- 前記第2のポーラス誘電体層上に配置されたハード・マスク層をさらに備え、
前記ハード・マスク層が延びて、前記細孔形成剤を取り除いた前記第2のポーラス誘電体層の表面領域内の細孔を部分的に埋めるようになっている、請求項2に記載の電気的接続構造。 - 前記ハード・マスク層が、前記ポーラス誘電体に対してエッチング選択性をもつ材料から成る、請求項16に記載の電気的接続構造。
- 前記ハード・マスク層が、HOSP(商標)、HOSP BESt(商標)、Ensemble(商標)エッチ・ストップ、Ensemble(商標)ハード・マスク、オルガノシルセスキオキサン、ヒドリドシルセスキオキサン、ヒドリドオルガノシルセスキオキサン、およびシロキサンからなる群から選択された材料から成る、請求項16に記載の電気的接続構造。
- 前記第1のポーラス誘電体層と前記第2のポーラス誘電体層の少なくとも一方が、ポーラスSiLK(商標)およびGX−3p(商標)からなる群から選択された材料から成る、請求項16に記載の電気的接続構造。
- 前記第1および第2のポーラス誘電体層が有機誘電体から成り、前記エッチ・ストップ層が、無機低誘電率誘電体材料と、無機/有機ハイブリッド材料のうちの一方である、請求項16に記載の電気的接続構造。
- 前記無機低誘電率誘電体エッチ・ストップ層がポーラスである、請求項2に記載の電気的接続構造。
- 前記第1のポーラス誘電体層が有機誘電体材料から成る、請求項1に記載の電気的接続構造。
- 前記第1のポーラス誘電体層が、細孔が犠牲細孔形成剤の分解の結果として形成された材料から成る、請求項1に記載の電気的接続構造。
- 前記第1のポーラス誘電体層が、ポーラスSiLK(商標)およびGX−3p(商標)からなる群から選択された材料から成る、請求項1に記載の電気的接続構造。
- 前記第1のポーラス誘電体層が、600〜5000オングストロームの範囲の厚さを有する、請求項1に記載の電気的接続構造。
- 前記エッチ・ストップ層が、前記誘電体層の前記ポーラス誘電体に対してエッチング選択性をもつスピンオン材料から成る、請求項1に記載の電気的接続構造。
- 前記エッチ・ストップ層が、HOSP(商標)、HOSP BESt(商標)、Ensemble(商標)エッチ・ストップ、Ensemble(商標)ハード・マスク、オルガノシルセスキオキサン、ヒドリドシルセスキオキサン、ヒドリドオルガノシルセスキオキサン、およびシロキサンからなる群から選択された材料から成る、請求項1に記載の電気的接続構造。
- 前記エッチ・ストップ層が、200〜600オングストロームの厚さを有する、請求項1に記載の電気的接続構造。
- 前記基板がその上に形成された接着促進剤層を有する半導体ウェーハである、請求項1に記載の電気的接続構造。
- 基板上に電気的相互接続構造を形成する方法であって、
細孔形成剤を取り除いた表面領域をもつ第1のポーラス誘電体層を提供するステップと、
前記第1のポーラス誘電体層上にエッチ・ストップ層を形成するステップとを含み、前記エッチ・ストップ層が延びて、前記細孔形成剤を取り除いた前記第1のポーラス誘電体層の前記表面領域内の細孔を部分的に埋めるようになっている、方法。 - 前記第1の表面領域から前記細孔形成剤を取り除くステップをさらに含む、請求項30に記載の方法。
- 前記細孔形成剤が加熱により取り除かれる、請求項31に記載の方法。
- 前記細孔形成剤がホット・プレート・ベーク・チャンバ中でベークすることにより取り除かれる、請求項30に記載の方法。
- 前記エッチ・ストップ層上に第2のポーラス誘電体層を形成するステップをさらに含む、請求項30に記載の方法。
- 前記第1のポーラス誘電体層と前記第2のポーラス誘電体層の少なくとも一方の中に、前記層中に最初に存在する犠牲細孔形成剤の分解により細孔を形成するステップをさらに含む、請求項34に記載の方法。
- 前記第1のポーラス誘電体層中に金属バイアを形成するステップをさらに含む、請求項34に記載の方法。
- 前記第2のポーラス誘電体層中に金属線を形成するステップをさらに含む、請求項34に記載の方法。
- 前記基板上のポーラス誘電体層の多層スタック内に複数のパターン化された金属導体を形成するステップをさらに含み、前記スタックが少なくとも、前記第1のポーラス誘電体層、前記エッチ・ストップ層、および前記第2のポーラス誘電体層を含む、請求項34に記載の方法。
- 追加の誘電体層を追加するステップと、
導体を追加することにより前記構造を完成させるステップと
をさらに含む、請求項38に記載の方法。 - 前記誘電体層をポーラスにするために前記誘電体層をキュアするステップをさらに含む、請求項39に記載の方法。
- 前記スタック中の、前記第1のポーラス誘電体層、前記エッチ・ストップ層、および前記第2のポーラス誘電体層が、単一ステップでキュアされる、請求項40に記載の方法。
- 前記キュアするステップが、約300℃〜約450℃の温度で約15分〜約3時間の間行われるファーネス・キュア・ステップである、請求項41に記載の方法。
- 前記第1および第2のポーラス誘電体層から残留細孔形成剤が前記キュアするステップの間に取り除かれる、請求項40に記載の方法。
- 前記キュアするステップ中に、前記残留細孔形成剤が、低分子量化合物に分解し、前記第1および第2のポーラス誘電体層と前記埋設エッチ・ストップ層の空隙を通して、前記層から外へ拡散する、請求項40に記載の方法。
- 前記スタック中の前記誘電体層が単一ツール中で順次塗布した後にキュアされる、請求項40に記載の方法。
- 前記ツールが高温のホット・プレート・ベーキング・チャンバを含むスピン・コーティング・ツールである、請求項45に記載の方法。
- 前記パターン化された金属導体の少なくとも1つを、電気的バイアとして形成するステップをさらに含む、請求項38に記載の方法。
- 前記パターン化された金属導体の少なくとも1つを、前記バイアに接続された線として形成するステップをさらに含む、請求項47に記載の方法。
- 前記第2のポーラス誘電体層上にハード・マスク層を形成するステップをさらに含み、前記ハード・マスク層が延びて、前記細孔形成剤を取り除いた、前記第2のポーラス誘電体層の表面領域内の細孔を部分的に埋めるようになっている、請求項34に記載の方法。
- 前記第1のポーラス誘電体層および前記第2のポーラス誘電体層の少なくとも一方中に犠牲細孔形成剤の分解によって細孔を形成するステップをさらに含む、請求項49に記載の方法。
- 前記第1のポーラス誘電体層、前記エッチ・ストップ層、前記第2のポーラス誘電体層、および前記ハード・マスク層が、単一ステップでキュアされる、請求項49に記載の方法。
- 前記キュアするステップが、約300℃〜約450℃の温度で約15分〜約3時間の間行われるファーネス・キュア・ステップである、請求項51に記載の方法。
- 前記キュアするステップ中に、残留細孔形成剤が、低分子量化合物に分解し、前記第1および第2のポーラス誘電体層、前記埋設エッチ・ストップ層、および前記ハード・マスク層の空隙を通して、前記構造から外へ拡散する、請求項51に記載の方法。
- 前記第2のポーラス誘電体層上に研磨ストップ層を形成するステップをさらに含み、前記研磨ストップ層が延びて、前記細孔形成剤を取り除いた前記第2のポーラス誘電体層の表面領域内の細孔を部分的に埋めるようになっている、請求項34に記載の方法。
- 前記第1のポーラス誘電体層中に細孔形成剤の分解により細孔を形成するステップをさらに含む、請求項30に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/290,616 US6933586B2 (en) | 2001-12-13 | 2002-11-08 | Porous low-k dielectric interconnects with improved adhesion produced by partial burnout of surface porogens |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004165658A true JP2004165658A (ja) | 2004-06-10 |
Family
ID=32823629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003374945A Pending JP2004165658A (ja) | 2002-11-08 | 2003-11-04 | 表面の細孔形成剤の部分燃焼によって生成される接着性を改善したポーラス低誘電率誘電体の相互接続 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004165658A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009267331A (ja) * | 2008-03-31 | 2009-11-12 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2010283367A (ja) * | 2008-03-31 | 2010-12-16 | Casio Computer Co Ltd | 半導体装置の製造方法 |
US8587124B2 (en) | 2007-09-21 | 2013-11-19 | Teramikros, Inc. | Semiconductor device having low dielectric insulating film and manufacturing method of the same |
-
2003
- 2003-11-04 JP JP2003374945A patent/JP2004165658A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8587124B2 (en) | 2007-09-21 | 2013-11-19 | Teramikros, Inc. | Semiconductor device having low dielectric insulating film and manufacturing method of the same |
US8871627B2 (en) | 2007-09-21 | 2014-10-28 | Tera Probe, Inc. | Semiconductor device having low dielectric insulating film and manufacturing method of the same |
US9070638B2 (en) | 2007-09-21 | 2015-06-30 | Tera Probe, Inc. | Semiconductor device having low dielectric insulating film and manufacturing method of the same |
US9640478B2 (en) | 2007-09-21 | 2017-05-02 | Aoi Electronics Co., Ltd. | Semiconductor device having low dielectric insulating film and manufacturing method of the same |
JP2009267331A (ja) * | 2008-03-31 | 2009-11-12 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2010283367A (ja) * | 2008-03-31 | 2010-12-16 | Casio Computer Co Ltd | 半導体装置の製造方法 |
JP4666028B2 (ja) * | 2008-03-31 | 2011-04-06 | カシオ計算機株式会社 | 半導体装置 |
KR101117505B1 (ko) | 2008-03-31 | 2012-03-07 | 가부시키가이샤 테라미크로스 | 반도체 장치 및 그 제조 방법 |
US8154133B2 (en) | 2008-03-31 | 2012-04-10 | Casio Computer Co., Ltd. | Semiconductor device having low dielectric constant film and manufacturing method thereof |
TWI402953B (zh) * | 2008-03-31 | 2013-07-21 | Teramikros Inc | 半導體裝置及其製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6933586B2 (en) | Porous low-k dielectric interconnects with improved adhesion produced by partial burnout of surface porogens | |
US7737561B2 (en) | Dual damascene integration of ultra low dielectric constant porous materials | |
US7407879B2 (en) | Chemical planarization performance for copper/low-k interconnect structures | |
US7622380B1 (en) | Method of improving adhesion between two dielectric films | |
JP2008117903A (ja) | 半導体装置の製造方法 | |
TW200306616A (en) | Tri-layer masking architecture for patterning dual damascene interconnects | |
US7129164B2 (en) | Method for forming a multi-layer low-K dual damascene | |
JP4223012B2 (ja) | 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法 | |
JP4437922B2 (ja) | 基板上の電気的相互接続構造およびその形成方法 | |
JP2004165658A (ja) | 表面の細孔形成剤の部分燃焼によって生成される接着性を改善したポーラス低誘電率誘電体の相互接続 | |
JP4167388B2 (ja) | 半導体装置の製造方法 | |
EP1226604B1 (en) | Fabrication process of a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
RD12 | Notification of acceptance of power of sub attorney |
Effective date: 20070326 Free format text: JAPANESE INTERMEDIATE CODE: A7432 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070326 |
|
RD14 | Notification of resignation of power of sub attorney |
Effective date: 20070507 Free format text: JAPANESE INTERMEDIATE CODE: A7434 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070910 |