JPH09129625A - 半導体素子の層間絶縁膜形成方法 - Google Patents
半導体素子の層間絶縁膜形成方法Info
- Publication number
- JPH09129625A JPH09129625A JP8244968A JP24496896A JPH09129625A JP H09129625 A JPH09129625 A JP H09129625A JP 8244968 A JP8244968 A JP 8244968A JP 24496896 A JP24496896 A JP 24496896A JP H09129625 A JPH09129625 A JP H09129625A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- insulating film
- interlayer insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】 （修正有）
【課題】 寄生ＭＯＳＦＥＴのドレインとソース間のフ
ィールド極性反転現象を防止することができる半導体素
子の層間絶縁膜形成方法を提供する。 【解決手段】 半導体素子の絶縁膜形成方法は上部に下
部金属配線１１７が形成された半導体基板１０１を提供
する段階と、基板全体構造の露出した表面上に障壁層１
１５を形成する段階と、障壁層上にＳＯＧ膜１２３を形
成する段階と、ＳＯＧ膜上に絶縁膜１２５を形成する段
階を含み構成される。
ィールド極性反転現象を防止することができる半導体素
子の層間絶縁膜形成方法を提供する。 【解決手段】 半導体素子の絶縁膜形成方法は上部に下
部金属配線１１７が形成された半導体基板１０１を提供
する段階と、基板全体構造の露出した表面上に障壁層１
１５を形成する段階と、障壁層上にＳＯＧ膜１２３を形
成する段階と、ＳＯＧ膜上に絶縁膜１２５を形成する段
階を含み構成される。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の製造方法に
関し、特に半導体素子の層間絶縁膜形成方法に関する。
関し、特に半導体素子の層間絶縁膜形成方法に関する。
【０００２】
【従来の技術】多層の金属配線構造を有するＣＭＯＳ素
子の平坦化方法において、ＳＯＧ（Spin On Glass)を層
間絶縁膜に用い、最終層の金属配線を形成した後、その
上にＳｉＮx 保護膜を蒸着することが従来から一般的で
あった。
子の平坦化方法において、ＳＯＧ（Spin On Glass)を層
間絶縁膜に用い、最終層の金属配線を形成した後、その
上にＳｉＮx 保護膜を蒸着することが従来から一般的で
あった。
【０００３】この際、後続熱工程によりＳＯＧ膜とＳｉ
Ｎx 膜に含まれたＨ、ＯＨ、Ｈ2 Ｏ等が半導体素子の内
部に浸透することにより、寄生ＭＯＳＦＥＴのドレイン
とソース間の絶縁性が低下したり破壊されるフィールド
極性反転（field inversion)現象が発生する。
Ｎx 膜に含まれたＨ、ＯＨ、Ｈ2 Ｏ等が半導体素子の内
部に浸透することにより、寄生ＭＯＳＦＥＴのドレイン
とソース間の絶縁性が低下したり破壊されるフィールド
極性反転（field inversion)現象が発生する。
【０００４】そのため、ドレインとソース間の臨界電圧
が低下し、漏洩電流が増加して素子の動作特性が不安定
となる問題が生じる。
が低下し、漏洩電流が増加して素子の動作特性が不安定
となる問題が生じる。
【０００５】このような観点から、従来技術による２層
金属配線構造のＣＭＯＳ素子の形成方法を図１を参照し
て説明すれば次の通りである。
金属配線構造のＣＭＯＳ素子の形成方法を図１を参照し
て説明すれば次の通りである。
【０００６】図１は、従来技術による半導体素子の層間
絶縁膜が適用された２層配線構造の半導体素子断面図で
ある。
絶縁膜が適用された２層配線構造の半導体素子断面図で
ある。
【０００７】図１に示すように、半導体基板１にＰ型ウ
ェル３を形成し、Ｐ型ウェル３の表面に活性領域とフィ
ルード領域を定義するフィールド酸化膜５を形成する。
ェル３を形成し、Ｐ型ウェル３の表面に活性領域とフィ
ルード領域を定義するフィールド酸化膜５を形成する。
【０００８】次いで、Ｐ型ウェル３の活性領域上にゲー
ト酸化膜７と、このゲート酸化膜７上にゲート電極９を
順次形成する。
ト酸化膜７と、このゲート酸化膜７上にゲート電極９を
順次形成する。
【０００９】その次に、ゲート電極９両側の半導体基板
１に不純物をイオン注入してソース／ドレイン領域１３
を形成する。
１に不純物をイオン注入してソース／ドレイン領域１３
を形成する。
【００１０】このようにして、二つの正常的なＭＯＳＦ
ＥＴ（９ａ，１３ａ，１３ｂ），（９ｃ，１３ａ，１３
ｂ）と寄生ＭＯＳＦＥＴ（９ｂ，１３ａ，１３ｂ）を形
成する。
ＥＴ（９ａ，１３ａ，１３ｂ），（９ｃ，１３ａ，１３
ｂ）と寄生ＭＯＳＦＥＴ（９ｂ，１３ａ，１３ｂ）を形
成する。
【００１１】次いで、全体構造上部にＢＰＳＧ膜１５を
蒸着して平坦化させ、ＢＰＳＧ膜１５の所定部分に第１
層金属配線１７を形成する。
蒸着して平坦化させ、ＢＰＳＧ膜１５の所定部分に第１
層金属配線１７を形成する。
【００１２】その次に、全体構造の上部にＰＥＣＶＤ方
法で第１層間絶縁膜１９を形成し、この第１層間絶縁膜
１９上にＳＯＧ膜から成る平坦化用第２層間絶縁膜２１
を形成し、さらに、この第２層間絶縁膜２１上にＰＥＣ
ＶＤ方法で第３層間絶縁膜２３を順次積層する。
法で第１層間絶縁膜１９を形成し、この第１層間絶縁膜
１９上にＳＯＧ膜から成る平坦化用第２層間絶縁膜２１
を形成し、さらに、この第２層間絶縁膜２１上にＰＥＣ
ＶＤ方法で第３層間絶縁膜２３を順次積層する。
【００１３】次いで、第３層間絶縁膜２３の上部に第２
層金属配線２５を形成し、第２層金属配線２５上にＳｉ
Ｎx を蒸着して表面保護膜２７を形成しなければならな
い。
層金属配線２５を形成し、第２層金属配線２５上にＳｉ
Ｎx を蒸着して表面保護膜２７を形成しなければならな
い。
【００１４】
【発明が解決しようとする課題】しかし、従来半導体素
子の層間絶縁膜形成方法においてはＳｉＮx でなる表面
保護膜を蒸着後の熱処理工程の際に、ｎ−チャンネル寄
生ＭＯＳＦＥＴのドレインとソース間にフィールド極性
反転現象が発生する問題点がある。
子の層間絶縁膜形成方法においてはＳｉＮx でなる表面
保護膜を蒸着後の熱処理工程の際に、ｎ−チャンネル寄
生ＭＯＳＦＥＴのドレインとソース間にフィールド極性
反転現象が発生する問題点がある。
【００１５】このようなフィールド極性反転現象は、保
護膜内部に含有された水素が下側に拡散されながらＳＯ
Ｇ膜内部のＯＨ、ＣＨ3 、Ｈ2 Ｏ等と相互作用を起こし
て反応物を形成し、この反応物は層間絶縁膜を通過して
素子内部に浸透することにより発生する。
護膜内部に含有された水素が下側に拡散されながらＳＯ
Ｇ膜内部のＯＨ、ＣＨ3 、Ｈ2 Ｏ等と相互作用を起こし
て反応物を形成し、この反応物は層間絶縁膜を通過して
素子内部に浸透することにより発生する。
【００１６】なお、フィールド極性反転現象はＳＯＧ膜
内部のＯＨ、Ｈ2 Ｏも層間絶縁膜を介して半導体素子内
部に浸透しドナー（donor)型不純物に作用したり、フィ
ールド酸化膜にポジティブ電荷（positive charge)を誘
発するため生じる。
内部のＯＨ、Ｈ2 Ｏも層間絶縁膜を介して半導体素子内
部に浸透しドナー（donor)型不純物に作用したり、フィ
ールド酸化膜にポジティブ電荷（positive charge)を誘
発するため生じる。
【００１７】即ち、フィールド極性反転現象は下部層間
絶縁膜が工程中に生じる不純物が素子内部に浸透するこ
とを遮断できないため生じる。
絶縁膜が工程中に生じる不純物が素子内部に浸透するこ
とを遮断できないため生じる。
【００１８】そのため、ｎ−チャンネル寄生ＭＯＳＦＥ
Ｔのドレインとソース間の臨界電圧が落ち、漏洩電流が
増加することにより半導体素子の動作特性が不安定とな
り動作不良を誘発する。
Ｔのドレインとソース間の臨界電圧が落ち、漏洩電流が
増加することにより半導体素子の動作特性が不安定とな
り動作不良を誘発する。
【００１９】ここに、本発明は寄生ＭＯＳＦＥＴのドレ
インとソース間のフィールド極性反転現象を防止するこ
とができる、半導体素子の層間絶縁膜形成方法を提供す
ることにその目的がある。
インとソース間のフィールド極性反転現象を防止するこ
とができる、半導体素子の層間絶縁膜形成方法を提供す
ることにその目的がある。
【００２０】さらに、本発明の他の目的は層間絶縁膜の
特性を改良し半導体素子の信頼性を向上させ得るように
した。半導体素子の層間絶縁膜形成方法を提供すること
にある。
特性を改良し半導体素子の信頼性を向上させ得るように
した。半導体素子の層間絶縁膜形成方法を提供すること
にある。
【００２１】なお、本発明のさらに他の目的は、高集積
半導体素子の適用に適した層間絶縁膜を形成することが
できる半導体素子の層間絶縁膜形成方法を提供すること
にある。
半導体素子の適用に適した層間絶縁膜を形成することが
できる半導体素子の層間絶縁膜形成方法を提供すること
にある。
【００２２】
【課題を解決するための手段】このような目的を達成す
るための本発明による半導体素子の層間絶縁膜形成方法
は、上部に下部金属配線が形成された半導体基板を提供
する段階と、基板全体構造の露出した表面上に障壁層を
形成する段階と、障壁層上にＳＯＧ膜を形成する段階
と、ＳＯＧ膜上に酸化膜を形成する段階を含み構成され
たことを特徴とする。
るための本発明による半導体素子の層間絶縁膜形成方法
は、上部に下部金属配線が形成された半導体基板を提供
する段階と、基板全体構造の露出した表面上に障壁層を
形成する段階と、障壁層上にＳＯＧ膜を形成する段階
と、ＳＯＧ膜上に酸化膜を形成する段階を含み構成され
たことを特徴とする。
【００２３】さらに、本発明による半導体素子の層間絶
縁膜形成方法は上面に下層金属配線が形成された半導体
基板を提供する段階と、基板全体構造の露出した表面上
にシリコン−リッチ酸化膜とシリコン−リッチ酸化膜上
にシリコン窒化酸化膜を順次形成する段階と、シリコン
窒化膜上にＳＯＧ膜を形成する段階と、ＳＯＧ膜上に酸
化膜を形成する段階を含み構成されたことを特徴とす
る。
縁膜形成方法は上面に下層金属配線が形成された半導体
基板を提供する段階と、基板全体構造の露出した表面上
にシリコン−リッチ酸化膜とシリコン−リッチ酸化膜上
にシリコン窒化酸化膜を順次形成する段階と、シリコン
窒化膜上にＳＯＧ膜を形成する段階と、ＳＯＧ膜上に酸
化膜を形成する段階を含み構成されたことを特徴とす
る。
【００２４】
【発明の実施の形態】以下、本発明の一実施形態を添付
の図面を参照して詳細に説明する。
の図面を参照して詳細に説明する。
【００２５】図２は、本発明による半導体素子の層間絶
縁膜形成方法が適用された２層金属配線構造の半導体素
子断面図である。
縁膜形成方法が適用された２層金属配線構造の半導体素
子断面図である。
【００２６】図２に示すように、半導体基板１０１上に
Ｐ型ウェル１０３を形成し、Ｐ型ウェル１０３の表面に
活性領域とフィールド領域を定義するフィールド酸化膜
１０５を形成する。
Ｐ型ウェル１０３を形成し、Ｐ型ウェル１０３の表面に
活性領域とフィールド領域を定義するフィールド酸化膜
１０５を形成する。
【００２７】次いでＰ型ウェル１０３の活性領域上にゲ
ート酸化膜１０７と、ゲート酸化膜１０７上にゲート電
極１０９ａ，１０９ｂ，１０９ｃを順次形成する。
ート酸化膜１０７と、ゲート酸化膜１０７上にゲート電
極１０９ａ，１０９ｂ，１０９ｃを順次形成する。
【００２８】この際、Ｐ型ウェル１０３は半導体基板１
０１の導電性タイプに従いＮ型ウェルを用いることもで
きる。
０１の導電性タイプに従いＮ型ウェルを用いることもで
きる。
【００２９】その次に、ゲート電極１０９ａ，１０９
ｂ，１０９ｃの側面に側壁スペーサ１１１を形成する。
ｂ，１０９ｃの側面に側壁スペーサ１１１を形成する。
【００３０】次いで、ゲート電極１０９ａ，１０９ｂ，
１０９ｃと側壁スペーサ（spacer)をマスクにし、ゲー
ト電極１０９ａ，１０９ｂ，１０９ｃ両側の半導体基板
１０１に、Ｐ型ウェル１０３と反対導電性タイプを有す
る不純物をイオン注入してソース領域１１３ａとドレイ
ン領域１１３ｂを形成する。
１０９ｃと側壁スペーサ（spacer)をマスクにし、ゲー
ト電極１０９ａ，１０９ｂ，１０９ｃ両側の半導体基板
１０１に、Ｐ型ウェル１０３と反対導電性タイプを有す
る不純物をイオン注入してソース領域１１３ａとドレイ
ン領域１１３ｂを形成する。
【００３１】こうして、二つの正常的なＭＯＳＦＥＴ
（１０９ａ，１１３ａ，１１３ｂ），（１０９ｃ，１１
３ａ，１１３ｃ）と寄生ＭＯＳＦＥＴ（１０９ｂ，１１
３ａ，１１３ｂ）を完成する。
（１０９ａ，１１３ａ，１１３ｂ），（１０９ｃ，１１
３ａ，１１３ｃ）と寄生ＭＯＳＦＥＴ（１０９ｂ，１１
３ａ，１１３ｂ）を完成する。
【００３２】その次に、全体構造の上部にＢＰＳＧ膜１
１５を形成して表面を平坦化させた後、ＢＰＳＧ膜１１
５の所定部分上に第１層金属配線１１７を形成する。
１５を形成して表面を平坦化させた後、ＢＰＳＧ膜１１
５の所定部分上に第１層金属配線１１７を形成する。
【００３３】次いで、全体構造、即ち、ＢＰＳＧ膜１１
５と第１層金属配線１１７の露出した表面、上部にＰＥ
ＣＶＤ（Plasma Enhanced Chemical Vapor Deposition)
方法を用いて第１酸化膜１１９とシリコン−リッチ（Si
-rich)酸化膜１２１を順次積層する。
５と第１層金属配線１１７の露出した表面、上部にＰＥ
ＣＶＤ（Plasma Enhanced Chemical Vapor Deposition)
方法を用いて第１酸化膜１１９とシリコン−リッチ（Si
-rich)酸化膜１２１を順次積層する。
【００３４】この際、シリコン−リッチ酸化膜１２１は
約５００〜３０００オングストローム厚さに蒸着する。
この第１酸化膜１１９とシリコン−リッチ（Si-rich)酸
化膜１２１は下部層間絶縁膜に用いる。
約５００〜３０００オングストローム厚さに蒸着する。
この第１酸化膜１１９とシリコン−リッチ（Si-rich)酸
化膜１２１は下部層間絶縁膜に用いる。
【００３５】一方、半導体素子の集積度が増加すること
により第１金属配線の間の間隔が例えば、現在２５６Ｍ
ＤＲＡＭ級素子の場合に第１層金属配線の間隔が約０．
４μｍ以下程度に減少することを鑑みる時、本発明の他
の実施形態として、第１酸化膜とシリコン−リッチ酸化
膜を形成する代りに、シリコン−リッチ酸化膜のみ形成
して下部層間絶縁膜に用いることもできる。
により第１金属配線の間の間隔が例えば、現在２５６Ｍ
ＤＲＡＭ級素子の場合に第１層金属配線の間隔が約０．
４μｍ以下程度に減少することを鑑みる時、本発明の他
の実施形態として、第１酸化膜とシリコン−リッチ酸化
膜を形成する代りに、シリコン−リッチ酸化膜のみ形成
して下部層間絶縁膜に用いることもできる。
【００３６】なぜならば、第１酸化膜とシリコン−リッ
チ酸化膜を積層する場合に、金属配線の間の間隔が非常
に狭くなりＳＯＧ膜の塗布が難しいためである。
チ酸化膜を積層する場合に、金属配線の間の間隔が非常
に狭くなりＳＯＧ膜の塗布が難しいためである。
【００３７】また、シリコン−リッチ酸化膜１２１の蒸
着は通常のＰＥＣＶＤ法によるシリコン酸化膜蒸着の際
にＳｉソースであるＳｉＨ4 の流入量を増加させ、Ｏの
ソーースであるＮ2 Ｏ量を減少させ蒸着する。
着は通常のＰＥＣＶＤ法によるシリコン酸化膜蒸着の際
にＳｉソースであるＳｉＨ4 の流入量を増加させ、Ｏの
ソーースであるＮ2 Ｏ量を減少させ蒸着する。
【００３８】この際、Ｎ2 Ｏに対するＳｉＨ4 の入力比
が増加するに伴い膜の屈折率が約１．５５以上に増加す
る。
が増加するに伴い膜の屈折率が約１．５５以上に増加す
る。
【００３９】なお、膜の応力状態はＲＦ（Radio Freque
ncy)パワー（power)を調節して−０．５乃至−１．５dy
ne/cm2の圧縮応力状態に調節する。
ncy)パワー（power)を調節して−０．５乃至−１．５dy
ne/cm2の圧縮応力状態に調節する。
【００４０】そして、シリコン窒化酸化膜１２１は通常
のＰＥＣＶＤ法により蒸着し、ＳｉＨ4 ／Ｎ2 Ｏ／ＮＨ
3 ／Ｎ2 の反応気体を用いて蒸着することもできる。
のＰＥＣＶＤ法により蒸着し、ＳｉＨ4 ／Ｎ2 Ｏ／ＮＨ
3 ／Ｎ2 の反応気体を用いて蒸着することもできる。
【００４１】即ち、シリコン−リッチ酸化膜１２１の蒸
着条件でＳｉＨ4 流量は約３００〜６００sccm、Ｎ2 Ｏ
流量は４０００〜７０００sccm、Ｎ2 流量は約３００〜
６０００sccmに調節する。
着条件でＳｉＨ4 流量は約３００〜６００sccm、Ｎ2 Ｏ
流量は４０００〜７０００sccm、Ｎ2 流量は約３００〜
６０００sccmに調節する。
【００４２】また、約２〜３torrの蒸着圧力と、１３．
５６ＭＨｚのＲＦ（Radio Frequency)の約０．３〜０．
７ｋＷの電力と、ＬＦ（Low Frequency)の約０．４〜
０．８ｋＷの電力を用いる。
５６ＭＨｚのＲＦ（Radio Frequency)の約０．３〜０．
７ｋＷの電力と、ＬＦ（Low Frequency)の約０．４〜
０．８ｋＷの電力を用いる。
【００４３】また、膜の応力状態はＲＦパワーを適切に
調節して−０．５乃至−１．５dyne/cm2にする。
調節して−０．５乃至−１．５dyne/cm2にする。
【００４４】この際、ＮＨ3 ／Ｎ2 Ｏ／Ｎ2 の流入比が
増加することにより膜の屈折率が約１．６８以上に増加
する。
増加することにより膜の屈折率が約１．６８以上に増加
する。
【００４５】さらに、シリコン−リッチ酸化膜１２１の
代りにシリコン窒化酸化膜を用いても同様の効果を得る
ことができる。
代りにシリコン窒化酸化膜を用いても同様の効果を得る
ことができる。
【００４６】シリコン窒化酸化膜を用いる場合に、シリ
コン窒化酸化膜１２１は約５００〜３０００オングスト
ローム厚さに蒸着する。
コン窒化酸化膜１２１は約５００〜３０００オングスト
ローム厚さに蒸着する。
【００４７】この際、シリコン窒化酸化膜の蒸着条件と
して、ＳｉＨ4 流量は約２００〜３５０sccm、Ｎ2 Ｏ流
量は１０００〜４０００sccm、ＮＨ3 流量は約１０００
〜４０００sccm、Ｎ2 流量は約３０００〜６０００sccm
に調節する。
して、ＳｉＨ4 流量は約２００〜３５０sccm、Ｎ2 Ｏ流
量は１０００〜４０００sccm、ＮＨ3 流量は約１０００
〜４０００sccm、Ｎ2 流量は約３０００〜６０００sccm
に調節する。
【００４８】この際、ＮＨ3 に対するＳｉＨ4 の流量比
を適切に調節して膜の屈折率が約１．５５〜１．８５程
度に調節することが好ましい。
を適切に調節して膜の屈折率が約１．５５〜１．８５程
度に調節することが好ましい。
【００４９】なお、膜の応力状態はＲＦ（Radio Freque
ncy)とパワー（power)を調節して−０．５乃至−１．５
dyne/cm2の圧縮応力に調節する。
ncy)とパワー（power)を調節して−０．５乃至−１．５
dyne/cm2の圧縮応力に調節する。
【００５０】そして、約２〜３torrの蒸着圧力と、１
３．５６ＭＨｚのＲＦ（Radio Frequency)の約０．４〜
０．６ｋＷの電力と、２８０ｋＨｚのＬＦ（Low Freque
ncy)の約０．４〜０．７ｋＷの電力を用いる。
３．５６ＭＨｚのＲＦ（Radio Frequency)の約０．４〜
０．６ｋＷの電力と、２８０ｋＨｚのＬＦ（Low Freque
ncy)の約０．４〜０．７ｋＷの電力を用いる。
【００５１】さらに、膜の応力状態はＲＦパワーを適切
に調節して−０．５乃至−１．５dyne/cm2となるように
する。
に調節して−０．５乃至−１．５dyne/cm2となるように
する。
【００５２】一方、障壁層（barrier)を用いるための一
例として、シリコン−リッチ酸化膜１２１とシリコン−
リッチ酸化膜１２１上にシリコン窒化酸化膜（未図示）
を積層して障壁層に用いることができる。
例として、シリコン−リッチ酸化膜１２１とシリコン−
リッチ酸化膜１２１上にシリコン窒化酸化膜（未図示）
を積層して障壁層に用いることができる。
【００５３】この際、各層の蒸着は障壁層でシリコン−
リッチ酸化膜１２１とシリコン窒化酸化膜を選択的に用
いる時の蒸着条件と同様の条件下で行う。
リッチ酸化膜１２１とシリコン窒化酸化膜を選択的に用
いる時の蒸着条件と同様の条件下で行う。
【００５４】その次に、シリコン−リッチ酸化膜１２１
の上部にＳＯＧ膜１２３を形成して硬化させる。
の上部にＳＯＧ膜１２３を形成して硬化させる。
【００５５】この際、ＳＯＧ膜１２３は平坦化用層間絶
縁膜に用いる。
縁膜に用いる。
【００５６】次いで、ＳＯＧ膜１２３の上部にＰＥＣＶ
Ｄ方法を用いて第２酸化膜１２５を蒸着する。この第２
酸化膜１２５は上部層間絶縁膜に用いる。
Ｄ方法を用いて第２酸化膜１２５を蒸着する。この第２
酸化膜１２５は上部層間絶縁膜に用いる。
【００５７】その次に、第２酸化膜１２５の上部に第２
層金属配線１２７を形成する。
層金属配線１２７を形成する。
【００５８】次いで、第２層金属配線１２７の上部にＳ
ｉＮx を蒸着して表面保護膜１２９を形成した後、これ
を熱処理する。
ｉＮx を蒸着して表面保護膜１２９を形成した後、これ
を熱処理する。
【００５９】この際、シリコン窒化膜は約５００〜１５
００オングストローム厚さに蒸着する。
００オングストローム厚さに蒸着する。
【００６０】なお、シリコン窒化膜の蒸着条件として、
ＳｉＨ4 流量は約４５０〜５５０sccm、ＮＨ3 流量は３
０００〜６０００sccm、Ｎ2 流量は約２０００〜３００
０sccmに調節する。
ＳｉＨ4 流量は約４５０〜５５０sccm、ＮＨ3 流量は３
０００〜６０００sccm、Ｎ2 流量は約２０００〜３００
０sccmに調節する。
【００６１】この際、ＮＨ3 に対するＳｉＨ4 の流量比
を適切に調節して膜の屈折率が約１．９５〜２．１程度
に調節することが好ましい。
を適切に調節して膜の屈折率が約１．９５〜２．１程度
に調節することが好ましい。
【００６２】そして、約２〜３torrの蒸着圧力と、１
３．５６ＭＨｚのＲＦ（Radio Frequency)の約０．４〜
０．６ｋＷの電力と，２８０ｋＨｚのＬＦ（Low Freque
ncy)の約０．４〜０．７ｋＷの電力を用いる。
３．５６ＭＨｚのＲＦ（Radio Frequency)の約０．４〜
０．６ｋＷの電力と，２８０ｋＨｚのＬＦ（Low Freque
ncy)の約０．４〜０．７ｋＷの電力を用いる。
【００６３】また、膜の応力状態はＲＦ（Radio Freque
ncy)パワー（power)を調節して−０．５乃至−１．５dy
ne/cm2の圧縮応力状態に調節する。
ncy)パワー（power)を調節して−０．５乃至−１．５dy
ne/cm2の圧縮応力状態に調節する。
【００６４】一方、図３は絶縁膜の屈折率とソース（ｎ
+ ）とドレイン（ｎ+ ）間の絶縁破壊臨界電圧との関係
を示したグラフである。
+ ）とドレイン（ｎ+ ）間の絶縁破壊臨界電圧との関係
を示したグラフである。
【００６５】図３に示すように、屈折率が高くなること
によりソースとドレイン絶縁破壊臨界電圧（critical v
oltage) が増加することが分かる。
によりソースとドレイン絶縁破壊臨界電圧（critical v
oltage) が増加することが分かる。
【００６６】従来技術においては第１酸化膜の屈折率が
約１．４７程度であるが、本発明においてはシリコン−
リッチ酸化膜の屈折率が１．５５乃至１．６５に測定さ
れ、シリコン−リッチ酸化膜の応力が−０．５乃至−
１．５dyne/cm2に測定される。
約１．４７程度であるが、本発明においてはシリコン−
リッチ酸化膜の屈折率が１．５５乃至１．６５に測定さ
れ、シリコン−リッチ酸化膜の応力が−０．５乃至−
１．５dyne/cm2に測定される。
【００６７】なお、シリコン窒化酸化膜の場合に屈折率
が１．６８乃至１．８に測定され、応力は−０．５乃至
−１．５dyne/cm2に測定される。
が１．６８乃至１．８に測定され、応力は−０．５乃至
−１．５dyne/cm2に測定される。
【００６８】さらに、図４は絶縁膜の屈折率とＭＯＳＦ
ＥＴのホットキャリア動作寿命との関係を示すグラフで
ある。
ＥＴのホットキャリア動作寿命との関係を示すグラフで
ある。
【００６９】図４に示すように、屈折率が高い場合にホ
ットキャリア（hot carrier)動作寿命が増加することが
分かる。
ットキャリア（hot carrier)動作寿命が増加することが
分かる。
【００７０】
【発明の効果】前記で説明したように、本発明による半
導体素子の絶縁膜形成方法においては次のような効果が
ある。
導体素子の絶縁膜形成方法においては次のような効果が
ある。
【００７１】本発明による半導体素子の絶縁膜形成方法
においてはシリコン−リッチ酸化膜、又はシリコン窒化
酸化膜を下部層間絶縁膜に用いることにより、寄生ＭＯ
ＳＦＥＴのドレインとソース間のフィールド極性反転現
象を防止することができる。
においてはシリコン−リッチ酸化膜、又はシリコン窒化
酸化膜を下部層間絶縁膜に用いることにより、寄生ＭＯ
ＳＦＥＴのドレインとソース間のフィールド極性反転現
象を防止することができる。
【００７２】なお、本発明による半導体素子の絶縁膜形
成方法においては、ホットキャリアの信頼性が確保され
るので半導体素子の動作特性を向上させることができ
る。
成方法においては、ホットキャリアの信頼性が確保され
るので半導体素子の動作特性を向上させることができ
る。
【００７３】さらに、本発明による半導体素子の絶縁膜
形成方法においては層間絶縁膜の障壁（barrier)特性が
改良されるため高集積半導体素子への使用が適切であ
る。
形成方法においては層間絶縁膜の障壁（barrier)特性が
改良されるため高集積半導体素子への使用が適切であ
る。
【図１】従来技術による半導体素子の層間絶縁膜形成方
法が適用された２層金属配線構造の半導体素子断面図。
法が適用された２層金属配線構造の半導体素子断面図。
【図２】本発明による半導体素子の層間絶縁膜形成方法
が適用された２層金属配線構造の半導体素子断面図。
が適用された２層金属配線構造の半導体素子断面図。
【図３】本発明による絶縁膜の屈折率と絶縁破壊臨界電
圧との関係を示すグラフ。
圧との関係を示すグラフ。
【図４】本発明による絶縁膜の屈折率とホットキャリア
の動作寿命との関係を示すグラフ。
の動作寿命との関係を示すグラフ。
１０１…半導体基板 １０３…Ｐ型ウェル １０５…フィールド酸化膜 １０７…ゲート酸化膜 １０９ａ，１０９ｂ，１０９ｃ…ゲート電極 １１１…側壁スペーサ １１３ａ…ソース領域 １１３ｂ…ドレイン領域 １１５…ＢＰＳＧ膜 １１７…第１層金属配線 １１９…第１酸化膜 １２１…ＳＯＧ膜 １２３…第２酸化膜 １２５…シリコン−リッチ酸化膜 １２７…第２層金属配線 １２９…保護膜
Claims (20)
- 【請求項１】 上面に下層金属配線が形成された半導体
基板を提供する段階；前記基板全体構造の露出した表面
上に障壁層を形成する段階；前記障壁層上にＳＯＧ膜を
形成する段階；前記ＳＯＧ膜上に絶縁膜を形成する段階
を含み構成されることを特徴とする半導体素子の層間絶
縁膜形成方法。 - 【請求項２】 前記下層金属配線を形成する前に、前記
半導体基板上に多数個のＭＯＳ素子及び絶縁膜を順次形
成する段階をさらに含むことを特徴とする請求項１記載
の半導体素子の層間絶縁膜形成方法。 - 【請求項３】 前記障壁層形成前に、前記基板全体構造
の露出した表面上にシリコン酸化膜を形成する段階をさ
らに含むことを特徴とする請求項１記載の半導体素子の
層間絶縁膜形成方法。 - 【請求項４】 前記障壁層は、シリコン−リッチ（Si-r
ich)酸化膜を用いることを特徴とする請求項１記載の半
導体素子の層間絶縁膜形成方法。 - 【請求項５】 前記シリコーン−リッチ酸化膜はＳｉＨ
4 ／Ｎ2 Ｏ／Ｎ2 反応気体中、ＳｉＨ4 流量は３００〜
６００sccm、Ｎ2 Ｏ流量４０００〜７０００sccm、Ｎ2
流量は３０００〜６０００sccmを用いＰＥＣＶＤ方法で
蒸着することを特徴とする請求項４記載の半導体素子の
層間絶縁膜形成方法。 - 【請求項６】 前記シリコン−リッチ酸化膜は、１．５
５〜１．６５の屈折率と−０．５〜−１．５dyne／cm2
の圧縮応力状態を有することを特徴とする請求項４記載
の半導体素子の層間絶縁膜形成方法。 - 【請求項７】 前記障壁層は、シリコン窒化酸化膜を用
いることを特徴とする請求項１記載の半導体素子の層間
絶縁膜形成方法。 - 【請求項８】 前記シリコン窒化酸化膜はＳｉＨ4 ／Ｎ
Ｈ3 ／Ｎ2 Ｏ／Ｎ2反応気体中、ＳｉＨ4 流量は２００
〜３５０sccm、Ｎ2 Ｏ流量は１０００〜４０００sccm、
ＮＨ3 流量は１０００〜４０００sccm、Ｎ2 流量は５０
００〜８０００sccmを用い、ＰＥＣＶＤ方法で蒸着する
ことを特徴とする請求項７記載の半導体素子の層間絶縁
膜形成方法。 - 【請求項９】 前記シリコン窒化酸化膜は、１．５５〜
１．８５の屈折率と−０．５〜−１．５dyne／cm2 の圧
縮応力状態を有することを特徴とする請求項７記載の半
導体素子の層間絶縁膜形成方法。 - 【請求項１０】 前記障壁層は、５００〜３０００オン
グストロームの厚さに形成することを特徴とする請求項
１記載の半導体素子の層間絶縁膜形成方法。 - 【請求項１１】 前記絶縁膜は、シリコン酸化膜を用い
ることを特徴とする請求項１記載の半導体素子の層間絶
縁膜形成方法。 - 【請求項１２】 前記絶縁膜上に上部金属配線を形成す
る段階と、前記上部金属配線を含む全体構造の露出した
上面に保護膜を形成する段階をさらに含むことを特徴と
する請求項１記載の半導体素子の層間絶縁膜形成方法。 - 【請求項１３】 上面に下層金属配線が形成された半導
体基板を提供する段階；前記基板全体構造の露出した表
面上にシリコン−リッチ酸化膜と、前記シリコン−リッ
チ酸化膜上にシリコン窒化酸化膜を順次形成する段階；
前記シリコン窒化膜上にＳＯＧ膜を形成する段階；前記
ＳＯＧ膜上に酸化膜を形成する段階を含み構成されるこ
とを特徴とする半導体素子の層間絶縁膜形成方法。 - 【請求項１４】 前記シリコン−リッチ酸化膜はＳｉＨ
4 ／Ｎ2 Ｏ／Ｎ2 反応気体中、ＳｉＨ4 流量は３００〜
６００sccm、Ｎ2 Ｏ流量は４０００〜７０００sccm、Ｎ
2 流量は３０００〜６０００sccmを用い、ＰＥＣＶＤ方
法で蒸着することを特徴とする請求項１３記載の半導体
素子の層間絶縁膜形成方法。 - 【請求項１５】 前記シリコン−リッチ酸化膜は、１．
５５〜１．６５の屈折率と−０．５〜−１．５dyne／cm
2 の圧縮応力状態を有することを特徴とする請求項１３
記載の半導体素子の層間絶縁膜形成方法。 - 【請求項１６】 前記シリコン窒化酸化膜はＳｉＨ4 ／
ＮＨ3 ／Ｎ2 Ｏ／Ｎ2 反応気体中、ＳｉＨ4 流量は２０
０〜３５０sccm、Ｎ2 Ｏ流量は１０００〜４０００scc
m、ＮＨ3 流量は１０００〜４０００sccm、Ｎ2 流量は
５０００〜８０００sccmを用い、ＰＥＣＶＤ方法で蒸着
することを特徴とする請求項１３記載の半導体素子の層
間絶縁膜形成方法。 - 【請求項１７】 前記シリコン窒化酸化膜は、１．５５
〜１．８５の屈折率と−０．５〜−１．５dyne／cm2 の
圧縮応力状態を有することを特徴とする請求項１３記載
の半導体素子の層間絶縁膜形成方法。 - 【請求項１８】 前記シリコン酸化膜上に上部金属配線
を形成する段階と、前記上部金属配線を含む全体構造の
露出した上面に保護膜を形成する段階をさらに含むこと
を特徴とする請求項１３記載の半導体素子の層間絶縁膜
形成方法。 - 【請求項１９】 前記下層金属配線を形成する前に、前
記半導体基板上に多数個のＭＯＳ素子及び絶縁膜を形成
する段階をさらに含むことを特徴とする請求項１３記載
の半導体素子の層間絶縁膜形成方法。 - 【請求項２０】 前記保護膜は１．９５〜２．１の屈折
率と、−０．５〜−１．５dyne／cm2 の圧縮応力状態を
有することを特徴とする請求項１３記載の半導体素子の
層間絶縁膜形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950030005A KR100197980B1 (ko) | 1995-09-14 | 1995-09-14 | 반도체 소자의 제조방법 |
| KR95-30005 | 1995-09-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09129625A true JPH09129625A (ja) | 1997-05-16 |
| JP2937886B2 JP2937886B2 (ja) | 1999-08-23 |
Family
ID=19426789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8244968A Expired - Fee Related JP2937886B2 (ja) | 1995-09-14 | 1996-09-17 | 半導体素子の層間絶縁膜形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2937886B2 (ja) |
| KR (1) | KR100197980B1 (ja) |
| DE (1) | DE19637458A1 (ja) |
| GB (1) | GB2305295B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7875539B2 (en) | 2004-10-28 | 2011-01-25 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313968A (ja) * | 2001-02-08 | 2002-10-25 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| CN111725180A (zh) * | 2020-07-23 | 2020-09-29 | 华虹半导体(无锡)有限公司 | 用于功率mos器件的层间介质层结构及其制作方法 |
| CN112635329A (zh) * | 2020-12-14 | 2021-04-09 | 华虹半导体(无锡)有限公司 | Dmos器件的层间介质层及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4676867A (en) * | 1986-06-06 | 1987-06-30 | Rockwell International Corporation | Planarization process for double metal MOS using spin-on glass as a sacrificial layer |
| US5003062A (en) * | 1990-04-19 | 1991-03-26 | Taiwan Semiconductor Manufacturing Co. | Semiconductor planarization process for submicron devices |
-
1995
- 1995-09-14 KR KR1019950030005A patent/KR100197980B1/ko not_active IP Right Cessation
-
1996
- 1996-09-12 GB GB9619116A patent/GB2305295B/en not_active Expired - Fee Related
- 1996-09-13 DE DE19637458A patent/DE19637458A1/de not_active Ceased
- 1996-09-17 JP JP8244968A patent/JP2937886B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7875539B2 (en) | 2004-10-28 | 2011-01-25 | Renesas Electronics Corporation | Semiconductor device |
| US8084343B2 (en) | 2004-10-28 | 2011-12-27 | Renesas Electronics Corporation | Semiconductor device |
| TWI459466B (zh) * | 2004-10-28 | 2014-11-01 | Renesas Electronics Corp | 半導體裝置之製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970018399A (ko) | 1997-04-30 |
| DE19637458A1 (de) | 1997-03-20 |
| GB9619116D0 (en) | 1996-10-23 |
| GB2305295B (en) | 2000-05-10 |
| JP2937886B2 (ja) | 1999-08-23 |
| GB2305295A (en) | 1997-04-02 |
| KR100197980B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6503826B1 (en) | Semiconductor device and method for manufacturing the same | |
| US6383951B1 (en) | Low dielectric constant material for integrated circuit fabrication | |
| JP3015717B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US10211047B2 (en) | Multilayer dielectric structures with graded composition for nano-scale semiconductor devices | |
| US5936300A (en) | Semiconductor device with film covering | |
| JP2006179860A (ja) | 半導体装置のキャパシタ及びその製造方法 | |
| US5168343A (en) | Semiconductor integrated circuit device having improved trench isolation | |
| JP3305901B2 (ja) | 半導体装置の製造方法 | |
| US6441444B1 (en) | Semiconductor device having a nitride barrier for preventing formation of structural defects | |
| US8115263B2 (en) | Laminated silicon gate electrode | |
| JP2937886B2 (ja) | 半導体素子の層間絶縁膜形成方法 | |
| US6274417B1 (en) | Method of forming a semiconductor device | |
| JPH1022467A (ja) | 半導体装置及びその製造方法 | |
| KR100219102B1 (ko) | 신뢰성있는 반도체 소자를 제조하기 위한 방법 | |
| US7037858B2 (en) | Method for manufacturing semiconductor device including an ozone process | |
| JPH09213942A (ja) | 半導体装置およびその製造方法 | |
| JPH09293717A (ja) | 半導体装置およびその作製方法 | |
| US6893913B2 (en) | Method for forming capacitor of semiconductor device | |
| US20030077917A1 (en) | Method of fabricating a void-free barrier layer | |
| JPH05198690A (ja) | 半導体装置の製造方法 | |
| JP2880892B2 (ja) | 半導体装置の製造方法 | |
| TW569346B (en) | Method for forming etch stop layer in borderless contact processing | |
| JP2907765B6 (ja) | 半導体装置 | |
| US20010004119A1 (en) | Non-volatile memory device and manufacturing process thereof | |
| KR100484251B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |