CN111725180A - 用于功率mos器件的层间介质层结构及其制作方法 - Google Patents

用于功率mos器件的层间介质层结构及其制作方法 Download PDF

Info

Publication number
CN111725180A
CN111725180A CN202010716889.9A CN202010716889A CN111725180A CN 111725180 A CN111725180 A CN 111725180A CN 202010716889 A CN202010716889 A CN 202010716889A CN 111725180 A CN111725180 A CN 111725180A
Authority
CN
China
Prior art keywords
power mos
silicon
mos device
film layer
rich oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010716889.9A
Other languages
English (en)
Inventor
刘秀勇
陈正嵘
吴长明
张继亮
金立培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202010716889.9A priority Critical patent/CN111725180A/zh
Publication of CN111725180A publication Critical patent/CN111725180A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Abstract

本申请设计半导体制造技术领域，具体涉及一种用于功率MOS器件的层间介质层结构及其制作方法。其中用于功率MOS器件的层间介质层结构，包括沉积在功率MOS器件表面的富硅氧化物SiOx薄膜层，富硅氧化物SiOx薄膜上沉积有二氧化硅薄膜层。用于功率MOS器件的层间介质层结构制作方法，其特征在于，包括以下步骤：在功率MOS器件的表面沉积富硅氧化物SiOx薄膜层；在富硅氧化物SiOx薄膜层上沉积二氧化硅薄膜层。本申请能够解决可动离子能够穿过二氧化硅层间介质膜进入沟道位置，从而会造成该功率MOS器件漏电偏大的问题。

Description

用于功率MOS器件的层间介质层结构及其制作方法
技术领域
本申请设计半导体制造技术领域，具体涉及一种用于功率MOS器件的层间介质层结构及其制作方法。
背景技术
随着集成电路工艺技术的发展，集成电路的尺寸也在不断按照摩尔定律减小，这就要求工艺技术需要不断改进以支持不断提升的产品要求，随着IC工艺技术的提升，12寸生产线开始能够生产功率MOS器件。
对于相关技术，通常在功率MOS器件和第一层金属层之间形成二氧化硅层间介质膜，用于对器件起到隔离绝缘的作用。但是，对于中高压功率MOS器件，其层间介质膜的后段工艺会产生大量可动离子，这些可动离子能够穿过二氧化硅层间介质膜进入沟道位置，从而会造成该功率MOS器件漏电偏大的问题，影响产品性能和功率MOS器件在12寸工艺下的生产。
发明内容
本申请提供了一种用于功率MOS的层间介质层结构及其制作方法，可以解决相关技术中可动离子能够穿过二氧化硅层间介质膜进入沟道位置，从而会造成该功率MOS器件漏电偏大的问题。
作为本申请的第一方面，提供一种用于功率MOS器件的层间介质层结构，包括沉积在功率MOS器件表面的富硅氧化物SiOx薄膜层，所述富硅氧化物SiOx薄膜上沉积有二氧化硅薄膜层。
可选地，所述富硅氧化物SiOx薄膜层的折射率为1.5至1.65。
可选地，所述富硅氧化物中的硅原子和氧原子的比例大于0小于1/2。
作为本申请的第二方面，提供一种用于功率MOS器件的层间介质层结构制作方法，其特征在于，包括以下步骤：
在功率MOS器件的表面沉积富硅氧化物SiOx薄膜层；
在所述富硅氧化物SiOx薄膜层上沉积二氧化硅薄膜层。
可选地，所述在功率MOS器件的表面沉积富硅氧化物SiOx薄膜层的步骤，包括：
采用硅烷SiH4和一氧化二氮N2O作为反应原料，通过等离子增强化学气相沉积工艺在所述功率MOS器件表面的富硅氧化物SiOx薄膜层，反应公式为：
SiH4+N2O→SiOx+H2+H2O+挥发性物质。
可选地，所述富硅氧化物SiOx薄膜层的折射率为1.5至1.65。
可选地，所述富硅氧化物SiOx的厚度小于6000A。
本申请技术方案，至少包括如下优点：采用含有富硅氧化物SiOx的层间介质层结构，作为金属层和底层器件之间的隔离层，富硅氧化物SiOx薄膜层中的硅原子和氧原子的比值大于0小于1/2，而二氧化硅SiO2中硅原子和氧原子的比值等于1/2，富硅氧化物SiOx相对于二氧化硅SiO2增加了硅原子的比例，增加的硅原子会存在悬挂键，因此产生的可动离子在后续工艺或者环境中由于静电作用能够与硅原子结合，从而避免可动离子进一步穿过层间介质层，降低源漏漏电电流。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本申请实施例提供的一种层间介质层结构；
图2示出了带有图1所示层间介质层结构的功率MOS器件；
图3示出了本申请实施例提供的用于功率MOS器件的层间介质层结构制作方法流程图；
图4为包括本申请实施例提供的层间介质层结构的80V功率MOS器件，其漏源之间漏电流分布图；
图5为包括本申请实施例提供的层间介质层结构的120V功率MOS器件，其漏源之间漏电流分布图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参照图1，其示出了一种层间介质层100结构，该层间介质层100结构包括富硅氧化物SiOx薄膜层110(0＜x＜2)，该富硅氧化物SiOx薄膜上沉积有二氧化硅薄膜层120。
富硅氧化物SiOx薄膜层110中的硅原子和氧原子的比值大于0小于1/2，而二氧化硅SiO2中硅原子和氧原子的比值等于1/2，富硅氧化物SiOx相对于二氧化硅SiO2增加了硅原子的比例，增加的硅原子会存在悬挂键，因此产生的可动离子在后续工艺或者环境中由于静电作用能够与硅原子结合，从而避免可动离子进一步穿过层间介质层。
参照图2，其示出了一种带有图1所示层间介质层结构的功率MOS器件，该功率MOS器件包括：
形成于半导体基底层上的外延层210。
在该外延层210中形成相间隔的源区220。
相邻源区220之间通过屏蔽栅230隔离。
如图1所示的层间介质层结构沉积于该功率MOS器件上，且沉积在该功率MOS器件上的层间介质层结构上开设有接触孔240，该接触孔240从该层间介质层100的上表面向下延伸至于该功率MOS器件的栅极250和源区220接触，该接触孔240中填充有导电金属。
在该接触孔240所在位置的层间介质层100上设置金属引线层260，该接触孔240向上与该金属引线层260接触。
对于本实施例，采用含有富硅氧化物SiOx的层间介质层结构，作为金属引线层和底层器件之间的隔离层，富硅氧化物SiOx薄膜层中的硅原子和氧原子的比值大于0小于1/2，而二氧化硅SiO2中硅原子和氧原子的比值等于1/2，富硅氧化物SiOx相对于二氧化硅SiO2增加了硅原子的比例，增加的硅原子会存在悬挂键，因此产生的可动离子在后续工艺或者环境中由于静电作用能够与硅原子结合，从而避免可动离子进一步穿过层间介质层，避免漏电偏大的问题。
参照图3，其示出了一种用于功率MOS器件的层间介质层结构制作方法流程图，该用于功率MOS器件的层间介质层结构制作方法包括：
步骤S110：提供功率MOS器件。
所提供的功率MOS器件如图2所示，包括形成于半导体基底层上的外延层，在该外延层中形成相间隔的源区，相邻源区之间通过屏蔽栅隔离，如图1所示的层间介质层结构沉积于该功率MOS器件上，且沉积在该功率MOS器件上的层间介质层结构上开设有接触孔，该接触孔从该层间介质层的上表面向下延伸至于该功率MOS器件的栅极和源区接触，该接触孔中填充有导电金属。在该接触孔所在位置的层间介质层上设置金属引线层，该接触孔向上与该金属引线层接触。
步骤S120：在所提供的功率MOS器件的表面沉积富硅氧化物SiOx薄膜层。
其中，沉积富硅氧化物SiOx薄膜层可以采用以下步骤：采用硅烷SiH4和一氧化二氮N2O作为反应原料，通过等离子增强化学气相沉积工艺在所述功率MOS器件表面的富硅氧化物SiOx薄膜层，反应公式为：
SiH4+N2O→SiOx+H2+H2O+挥发性物质。
上述反应可采用向反应腔中通入氩气，将功率MOS器件置于该反应腔中，随后向反应腔中通入一氧化二氮N2O气体和硅烷SiH4气体，使得反应腔处于特定的压力环境和射频环境，氩气在该射频环境下形成氩等离子体，该氩等离子体中的氩离子能够从一氧化二氮N2O气体和硅烷SiH4气体中轰击出原子，在特定温度环境下被轰击出的原子发生反应能够生成富硅氧化物SiOx，该富硅氧化物SiOx沉积在功率MOS器件的表面形成了该富硅氧化物SiOx薄膜层。
采用上述方法制备的富硅氧化物SiOx的折射率为1.5至1.65，其中折射率的大小反映了富硅氧化物SiOx中硅原子的占比大小。
可选地，该富硅氧化物SiOx的厚度小于6000A。
步骤S130：在所述富硅氧化物SiOx薄膜层上沉积二氧化硅薄膜层。
其中对于以上所述的富硅氧化物SiOx，x可以为大于0小于2，使得富硅氧化物SiOx薄膜层110中的硅原子和氧原子的比值大于0小于1/2，此外富硅氧化物还可以为SiyO2，其中y＞1。
分别对若干个相关技术中的中高压功率MOS器件，和，包括本申请实施例提供的层间介质层结构的中高压功率MOS器件，其漏源之间的漏电流进行试验。该试验以包括本申请实施例提供的层间介质层结构的中高压功率MOS器件为实验组，以个相关技术中的中高压功率MOS器件为对照组，分别测量各个中高压功率MOS器件的漏源之间漏电流分布，得到如图4和图5所示分布图。
其中，图4示出了相关技术中的80V功率MOS器件，和，包括本申请实施例提供的层间介质层结构的80V功率MOS器件，其漏源之间漏电流分布对比图；图5示出了相关技术中的120V功率MOS器件，和，包括本申请实施例提供的层间介质层结构的120V功率MOS器件，其漏源之间漏电流分布对比图。
如图4所示，序号A为相关技术中的80V功率MOS器件的漏源之间漏电流分布图，序号B为包括本申请实施例提供的层间介质层结构的80V功率MOS器件，其漏源之间漏电流分布图。从序号A的分布图可以看出，相关技术中的80V功率MOS器件的漏源之间漏电流，其分布在8.1E-008至1.6-007范围内，即8.1×10-8至1.6×10-7，其平均值为1.0E-007，即1.0×10-7；从序号B的分布图可以看出，相包括本申请实施例提供的层间介质层结构的80V功率MOS器件，其漏源之间漏电流，分布在6.2E-008至1.0-007范围内，即6.2×10-8至1.0×10-7，其平均值为7.4E-008，即7.4×10-8。
从图4中可以得出，包括本申请实施例提供的层间介质层结构的80V功率MOS器件，其漏源之间漏电流，相对于相关技术中的80V功率MOS器件的漏源之间漏电流，有所下降。
如图5所示，序号C为相关技术中的120V功率MOS器件的漏源之间漏电流分布图，序号D为包括本申请实施例提供的层间介质层结构的120V功率MOS器件，其漏源之间漏电流分布图。从序号C的分布图可以看出，相关技术中的120V功率MOS器件的漏源之间漏电流，其分布在5.6E-008至4.0E-007范围内,即5.6×10-8至4.0×10-7，其平均值为3.8E-007，即3.8×10-7；从序号D的分布图可以看出，相包括本申请实施例提供的层间介质层结构的120V功率MOS器件，其漏源之间漏电流，分布在5.6E-008至7.0-008围内，即5.6×10-8至7.0×10-8，其平均值为5.7E-008，即5.7×10-8。
从图5中可以得出，包括本申请实施例提供的层间介质层结构的120V功率MOS器件，其漏源之间漏电流，相对于相关技术中的1200V功率MOS器件的漏源之间漏电流，有所下降。
本实施例通过提供功率MOS器件，在所提供的功率MOS器件的表面沉积富硅氧化物SiOx薄膜层，在所述富硅氧化物SiOx薄膜层上沉积二氧化硅薄膜层，含有富硅氧化物SiOx的层间介质层结构，作为金属层和底层器件之间的隔离层，富硅氧化物SiOx薄膜层中的硅原子和氧原子的比值大于0小于1/2，而二氧化硅SiO2中硅原子和氧原子的比值等于1/2，富硅氧化物SiOx相对于二氧化硅SiO2增加了硅原子的比例，增加的硅原子会存在悬挂键，因此产生的可动离子在后续工艺或者环境中由于静电作用能够与硅原子结合，从而避免可动离子进一步穿过层间介质层，降低源漏漏电电流。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (7)

1.一种用于功率MOS器件的层间介质层结构，其特征在于，包括沉积在功率MOS器件表面的富硅氧化物SiOx薄膜层，所述富硅氧化物SiOx薄膜上沉积有二氧化硅薄膜层。
2.如权利要求1所述的用于功率MOS器件的层间介质层结构，其特征在于，所述富硅氧化物SiOx薄膜层的折射率为1.5至1.65。
3.如权利要求1所述的用于功率MOS器件的层间介质层结构，其特征在于，所述富硅氧化物中的硅原子和氧原子的比例大于0小于1/2。
4.一种用于功率MOS器件的层间介质层结构制作方法，其特征在于，包括以下步骤：
在功率MOS器件的表面沉积富硅氧化物SiOx薄膜层；
在所述富硅氧化物SiOx薄膜层上沉积二氧化硅薄膜层。
5.如权利要求4所述的用于功率MOS器件的层间介质层结构制作方法，其特征在于，所述在功率MOS器件的表面沉积富硅氧化物SiOx薄膜层的步骤，包括：
采用硅烷SiH4和一氧化二氮N2O作为反应原料，通过等离子增强化学气相沉积工艺在所述功率MOS器件表面的富硅氧化物SiOx薄膜层，反应公式为：
SiH4+N2O→SiOx+H2+H2O+挥发性物质。
6.如权利要求4所述的用于功率MOS器件的层间介质层结构制作方法，其特征在于，所述富硅氧化物SiOx薄膜层的折射率为1.5至1.65。
7.如权利要求4所述的用于功率MOS器件的层间介质层结构制作方法，其特征在于，所述富硅氧化物SiOx的厚度小于6000A。
CN202010716889.9A 2020-07-23 2020-07-23 用于功率mos器件的层间介质层结构及其制作方法 Pending CN111725180A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010716889.9A CN111725180A (zh) 2020-07-23 2020-07-23 用于功率mos器件的层间介质层结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010716889.9A CN111725180A (zh) 2020-07-23 2020-07-23 用于功率mos器件的层间介质层结构及其制作方法

Publications (1)

Publication Number Publication Date
CN111725180A true CN111725180A (zh) 2020-09-29

Family

ID=72573333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010716889.9A Pending CN111725180A (zh) 2020-07-23 2020-07-23 用于功率mos器件的层间介质层结构及其制作方法

Country Status (1)

Country Link
CN (1) CN111725180A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2305295A (en) * 1995-09-14 1997-04-02 Hyundai Electronics Ind Method for forming interlayer insulating film of semiconductor device
CN101064327A (zh) * 2006-04-29 2007-10-31 联华电子股份有限公司 图像感测元件及其制作方法
CN105097776A (zh) * 2014-04-29 2015-11-25 无锡华润上华半导体有限公司 绝缘体上硅器件及其金属间介质层结构和制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2305295A (en) * 1995-09-14 1997-04-02 Hyundai Electronics Ind Method for forming interlayer insulating film of semiconductor device
CN101064327A (zh) * 2006-04-29 2007-10-31 联华电子股份有限公司 图像感测元件及其制作方法
CN105097776A (zh) * 2014-04-29 2015-11-25 无锡华润上华半导体有限公司 绝缘体上硅器件及其金属间介质层结构和制造方法

Similar Documents

Publication Publication Date Title
CN101577227B (zh) 氮化硅薄膜及mim电容的形成方法
TWI644395B (zh) Semiconductor device and method of manufacturing same
JP5387586B2 (ja) シリコン酸化膜の成膜方法、ライナー膜の形成方法、および半導体装置の製造方法
US9646963B1 (en) Integrated circuits with capacitors and methods for producing the same
US9673081B2 (en) Isolated through silicon via and isolated deep silicon via having total or partial isolation
EP1743372A1 (en) Semiconductor device and method of manufacturing such a device
CN103180947B (zh) 具有零温度系数电容器的集成电路
WO2019015287A1 (zh) 薄膜晶体管及制作方法、显示装置
CN111725180A (zh) 用于功率mos器件的层间介质层结构及其制作方法
KR101015534B1 (ko) 저유전 상수를 갖는 절연막 및 이를 이용한 에어갭 제조 방법
US20220216161A1 (en) Semiconductor device with adjustment layers and method for fabricating the same
US20220028984A1 (en) Interlayer dielectric layer structure for power mos device and method for making the same
Su et al. Properties and electric characterizations of tetraethyl orthosilicate-based plasma enhanced chemical vapor deposition oxide film deposited at 400° C for through silicon via application
CN115241070A (zh) 沟槽型mos器件的制作方法
JP2010199304A (ja) 半導体装置の製造方法
US10032771B2 (en) Integrated circuits with capacitors and methods for producing the same
TW200839874A (en) Manufacturing method for low leakage aluminum nitride dielectric layer
US9391133B2 (en) Capacitor and preparation method thereof
CN102709154A (zh) 一种金属-多层绝缘体-金属电容器的制作方法
CN101383381A (zh) 半导体器件及其制造方法
CN113192839B (zh) 半导体器件的制备方法
JP6046351B2 (ja) 絶縁膜およびその製造方法
US10644167B2 (en) Thin film transistor and manufacturing method thereof
CN111883419A (zh) Cmos器件的制造方法
KR100237022B1 (ko) 캐패시터의 유전체막 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200929