TWI277138B - Method for forming thin film - Google Patents

Method for forming thin film Download PDF

Info

Publication number
TWI277138B
TWI277138B TW092104501A TW92104501A TWI277138B TW I277138 B TWI277138 B TW I277138B TW 092104501 A TW092104501 A TW 092104501A TW 92104501 A TW92104501 A TW 92104501A TW I277138 B TWI277138 B TW I277138B
Authority
TW
Taiwan
Prior art keywords
film
forming
substrate
surfactant
cerium oxide
Prior art date
Application number
TW092104501A
Other languages
English (en)
Other versions
TW200305933A (en
Inventor
Norikazu Nishiyama
Yoshiaki Oku
Shunsuke Tanaka
Korekazu Ueyama
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of TW200305933A publication Critical patent/TW200305933A/zh
Application granted granted Critical
Publication of TWI277138B publication Critical patent/TWI277138B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Led Device Packages (AREA)

Description

1277138 五、發明說明（1) 【發明所屬之技術領域】 本發明係關於薄膜形成方法；特別係關於採用氣相沉 積法的薄膜形成方法。 【先前技術】 在半導體裝置的高速化、低消耗功率化方面，層間絕 緣膜的低介電率化乃屬重要的課題。所以，在以低介電率 化為目的之下進行著各種努力，而習知的半導體裝置有提 案如下述方法： (1 )在屬於無機絕緣膜的氧化矽中添加氟； 、i )形成母體材料屬於低介電率的有機絕緣材料； (3 )故意形成多孔質的膜。 但是，在（1)之情況時，因為絕緣膜的耐濕性會惡 化，而且元素比充其量也只能添加數％而已，所以便產生 相對電容率僅較習知的氧化矽層間絕緣膜降低1 0 %至1 5 °/〇而 已的問題。 此外，在（2 )之情況時，因為屬於有機材料，所以而才 熱性與機械強度會較習知的氧化矽層間絕緣膜更加劣化， 而存在關係到半導體元件可靠性降低的問題。 再者，在（3 )之情況時，因為多孔的構造係為任意無 規^則之故，因此層間絕緣膜的機械強度會明顯的降低，且 因為亦無 CMP(Chemical-Me chan ical Polishing，化學機械 研磨）耐性，因此在施行封裝處理之際，便容易造成破 損，而形成半導體元件之可靠性降低的原因。 再者，多孔構造未封閉的情況較多，若未封閉的話，
314473.ptd 第6頁 1277138 五、發明說明（2) 則層間絕緣膜的耐濕性將明顯降低，而形成半導體元件之 可靠性降低的原因。 在此種習知絕緣膜中，有存在無法充分降低介電率， 且機械強度亦嫌不足的問題。 所以，本發明者便提案一種薄膜形成方法，係將界面 活性劑、氧化石夕衍生物、及酸觸媒，依所需克分子比率溶 解於溶媒中，並在混合容器内調整出前軀體（precursor) 溶液，然後塗佈於基板上，並利用加水分解（縮聚反應）而 使氧化矽衍生物進行聚合（預備交聯步驟），而形成具有以 界面活性劑的週期自我凝聚物為鑄模之空洞的中孔質氧化 矽薄膜，然後在燒結步驟中，使鑄模的界面活性劑進行完 全的熱分解去除，而形成純粹的中孔質氧化矽薄膜。 此時乃藉由在進行燒結之前，先將基板曝露於氧化矽 衍生物環境中，並在持續供應著氧化矽衍生物的情況下進 行力σ熱，藉此將抑制隨加水分解所造成的膜之收縮現象， 在空洞未遭受破壞而仍維持原狀態之下，獲得以堅固界面 活性劑的自我凝聚物為鑄模的中孔質氡化矽薄膜，然後再 利用燒結步驟，將鑄模的介面活性劑予以完全熱分解去除 之後，便獲得純粹的中孔質氧化矽薄膜。 如此的話，便可提供控制性極佳、機械性強度優越、 且具極低介電率的介電質薄膜。 但是，不管強度或介電率均尚未足夠，要求更加提昇 特性。 【發明内容】
314473.ptd 第 7 頁 1277138 五、發明說明（4) 成長溫度最好基板溫度在1 0 〇°C以上，尤以1 8 0°C以上 為佳。當在1 0 o°c進行成長時，週期構造的面内間隔 d s p a c e偏大，反之，在1 8 0°C的情況下則偏小。 若假設孔隙徑為一定時，1 8 0°C的情況相較於1 0 0°C的 情況，前者的氧化矽壁厚較薄且孔隙度較高。此外，大約 在2 5 0°C以上的情況下，將存在界面活性劑產生熱分解的 問題。 當在1 8 (TC程度的高溫下進行成長的情況時，面間隔 將變小。此可認為乃因TEOS(矽酸四乙酯，Tetra Ethyl Ortho Silicate )分子間迅速進行反應，因此即時結束反 應，而使氧化矽壁膜厚度變薄的緣故所致。 此外，當在1 0 o°c程度的低溫下進行成長的情況時， 面間隔將變大。此可認為乃因TE0S分子間的反應較遲缓， 所以氧化矽壁膜厚度將變厚的緣故所致。 所以，隨氣相沉積時的溫度，便可依同一材料提供不 同空孔率（相對電容率‘）。 再者，藉由調整氣相的組成，便可適當的變更空孔 率。譬如，隨有無觸媒，亦可形成具較大膜質差異的介電 質薄膜。現今雖採用NH烕NH40H作為觸媒，但是當未使用 觸媒的情況時，TE0S分子的反應速度將較小，氧化矽壁厚 將變大，空孔間隔將變大。此乃因為觸媒採用NH釣情況 時，HC 1將腐蝕不銹鋼容器或腔的緣故所致。 此外，亦可認為在降低壓力的情況下，TE0S分子的反 應速度亦偏小，氧化矽壁厚將變厚，面間隔將變大。
334473.ptd 第9頁 1277138 五、發明說明（5) 再者，當未添加觸媒之情況時，因為塗佈液乃為界面 活性劑與水及乙醇等溶媒而已，故屬於非活性，瓶裝壽命 (b 〇 111 e 1 i f e )將長至極限。 再者，藉由在進行氣相沉積之前，便控制著界面活性 劑（CTAB ) /溶媒濃度與塗佈時的旋轉數，便可控制著界面 活性劑膜的膜厚，甚至於因為藉由調整氣相，便可進行如 上述的調整，因此自由度將變為極大。 如此依照本發明的話，除觸媒、塗佈條件之外，更加 上氣相（TEOS環境）的控制，便可良好的控制著空孔率、介 %率、強度、耐濕性，可形成作業性極佳的所需絕緣體薄 膜。 如此的話，便將形成空孔率5 0 %以上的無機絕緣膜， 因為空氣的介電率較低，因此較諸於添加氟的情況下，可 使介電率更加降低，而可達成絕緣膜之極限低介電率化的 功效。 相較於習知多孔質氧化矽，可維持相當高的機械強 度，且可達低介電率化。 再者，可提升耐濕性、耐藥物性，同時亦可形成均勻 於f氏介電率薄膜。 ^ 所以，即便在利用蝕刻處理而形成貫穿孔或圖案化處 理之際，亦可獲得細微的圖案。 再者，在蝕刻後的灰化步驟時亦可維持強度。 最好，上述氣相沉積步驟係形成含有：具矽氧烷骨架 (特別係環狀矽氧烷骨架，尤其是4環以上的矽氧烷骨架）
314473.ptd 第10頁 1277.138 五、發明說明（6) 的氧化矽衍生物、與界面活性劑，並含有週期性排列著空 孔的氧化石夕衍生物薄膜之步驟。或者，形成含有：如 HSQ(氫倍半氧矽烷）、MSQ (甲基倍半氧矽烷）等的具空洞的 氧化矽衍生物、與界面活性劑，並含有週期性排列著空孔 的氧化矽衍生物薄膜之步驟。此外，亦可使用分類密封 (class seal)。 依照相關方法而言，相較於習知利用塗佈法或浸潰法 所形成的低介電率薄膜，因為可在更高溫下形成中孔質氧 化矽薄膜，因此可提升機械強度，同時可形成介電率更低 的薄膜。此外，藉由使用具環狀矽氧烷骨架的氧化矽衍生 物，亦可在氧化矽壁膜中設置較小的空孔，而更加提昇空 孔率，可更加降低相對電容率。另外，最好採用具6環以 上之矽氧烷骨架的氧化矽衍生物。 最好上述界面活性劑形成步驟，係為塗佈著含界面活 性劑之溶液的塗佈步驟。 依照相關構造而言，便可簡單的進行成膜。 最好上述塗佈步驟係旋塗步驟。 依照相關構造而言，便可形成均勻的界面活性劑膜。 此外，藉由調整塗佈液的黏度、旋塗機的旋轉數、及界.面 活性劑的濃度與黏度，便可輕易的控制膜厚。 最好上述界面活性劑膜形成步驟，係浸潰於含界面活 性劑的溶液中之浸漬步驟。 依照相關構造而言，便可施行批次處理，而可生產性 極高的進行成膜。
314473.ptd 第11頁 1277138 五、發明說明（7) -- 最好上述氣相沉積步驟，係在基板溫度1 〇 〇t以上， 最好在1 8 0°C以上實施。 依照相關構造而言，如“ 士人y «丄 相較於採用在室溫程度下進行成 膜的塗佈法之情況下，可扁承古、w 丁 ^ 。 丁成 共所a 门边槔古丄在更问〉皿下（·#如1 8 0 C )進行沉 一 ^、 又如度，因此將提高鍵結強度。 沉積溫度可設定為1 〇 〇。厂7 p f 〇 在1 0 (TC下進行沉積的情、兄 八疋1 8 0 C以上），當 dspace雖將較大’惟若假/孔週期一構造的面内間隔 情況下所形成的氧化矽辟 ^疋的話，在100C的 所)形成的氧切壁厚，較薄於在㈣C的情況下 °C以上的話，將產峰只I工度亦較高。此外’在約2 5 0 所以，可Ϊ高行熱分解的問題。 生收縮’因此除了膜應力合 ’因為在燒結中並未產 易的控制介電率之外，尚:低’且可穩定的成膜並可輕 濕性優越、賤應力較二:Iί ί增加膜強度，並可形成耐 電質膜。 〃基底間的密接性亦優越的介 取好上述燒結步驟，係右 4 0 0°C以上）下進行 止、 0 0 c至5 0 0°C (最好3 0 (TC至 4 退订魔結的步驟。 )义…、目關構造而言，便不 體*裝置頗有助益。此外，^ =致取入0H基，對適用在半導 月ό ，便已元成TE 二在去除界面活性劑為止之 成膜。 間的父聯，因此可在40(TC下進行 隶好係包令^治· 主1 w 1 有：在已形成所1： - 表面上’塗饰形成 而凡件區域的半導體基板 又3有界面活性來1咖 θ '、觸媒之膜的界面活性
314473.ptd 1277138-五、發明說明（8) 劑膜形成步驟；在將上述，半導體基板維持於所需的設定 溫度之下，藉由曝露於TEOS環境中，而形成氧化矽衍生物 薄膜的氣相沉積步驟；以及將已形成上述薄膜的基板施行 燒結處理，而分解去除上述界面活性劑的步驟；藉此而形 成介電質薄膜。其中，TEOS環境最好係在TEOS的飽和蒸氣 中 〇 依照相關構造而言，便將形成可靠性較高的介電質薄 膜。 另外，在此即便未添加觸媒而形成，亦仍可依條件而 形成優越的介電質薄膜。 最好上述薄膜係空孔率5 0%以上的薄膜。 最好上述薄膜係空孔率5 0 %以上的無機介電質薄膜。 依照相關構造的話，上述薄膜便將形成於基板表面 上，且空孔具有指向性。 最好上述薄膜係具備有含依平行於上述基板表面之方 式而指向的圓柱狀空孔之週期性孔質構造。 最好上述薄膜係具備有含依平行於上述基板表面之方 式而指向的層狀空孔之週期性孔質構造。 最好上述薄膜係具備有含依平行於上述基板表面之方 式而指向的層狀空孔或圓柱狀空孔，或該等混合存在於每 個區域中等方式，於每個區域構成具不同指向性之週期性 孔質構造。 再者，得知藉由界面活性劑與氧化石夕衍生物的比率， 所獲得的構造體構造將產生變化。
314473.ptd 第13頁 1277138 五、發明說明（9) 譬如當將CTAB/TEOS等界面活性劑、與氧化矽衍生物 的分子比設定在既定範圍内之時，得知將如第11圖所示， 空孔h將成為三維網絡構造（立方體）。當小於此範圍之 時，將形成筒狀空孔指向所構成的低介電率薄膜；反之， 當大於此分子比之時，將形成層狀空孔指向所構成低介電 "率的介電質薄膜。 > 再者，上述薄膜係在上述基板表面上具有蜂窩狀構造 骨架的週期性孔質構造。 ， 依照相關構造而言，在燒結步驟中，於對鑄模的界面 ^性劑進行熱分解去除之際，相較於利用旋塗法或浸塗法 等在室溫或水熱合成法的9 0°C之情況下，因為採用在高溫 下進行氧化石夕衍生物的反應，因此機械強度較高，並抑制 構造體遭受破壞，可獲得強且純粹的中孔質氧化矽薄膜。 其中，所謂「面間隔」係指依X線繞射法所求得膜厚 方向的重複單位。 【實施方式】 茲針對本發明的半導體裝置之製造方法一實施形態， 參照圖式進行詳細說明。 芦、1實施形態 本發明的第1實施形態，乃針對將採用本發明方法而 所形成低介電率薄膜，當作層間絕緣膜使用的FeRAM (強介 電記憶體）進行說明。 ^ 本發明第1實施形態的低介電率薄膜之形成方法，係 藉由將界面活性劑溶液旋塗於基板表面上之後，再曝露於
314473.ptd 第14頁 1277138 五、發明說明（10)
氣環境中，而於該界面活性劑整層中形成指向 越的硬化氧化矽衍生物薄膜，旅經由繞結處理，而带 械強度高且安定的低介電率薄膜 ^风 此FRAM係如第1 (a)與圖所示，係由：經在矽基板玉 表面上所形成元件隔離絕緣膜2，所包圍的元件區域中所 形成的開關電晶體；以及強介電質電容器所構成的。在本 卷明中’開關電晶體與強介電質電容器下電極9之間的層 間絕緣膜，係採用依本發明之方法所形成的薄膜7。此低 介電率薄膜係如第1 (b)圖中重要部分放大立體示意圖所示 般，由含有複數週期性多孔質構造區域所形成的中孔質氧 化矽薄膜所構成。該週期性多孔質區域係含有依平行於基 板表面之方式，朝單一方向指向的圓桎狀空孔h。 其餘則依普通的方法形成：此開關電晶體係具有：在 矽基板1表面上隔著閘絕緣膜3而所形成的閘極、依包夾此 閘極之方式而形成的源極區域5與汲極區域6。此淡極區域 6透過接觸洞8而連接於下電極9，而源極汲極區域則連接 於位元線B L。 再者，強介電質電容器係在下電極9與上電極1 1之 間’夾置著由P Z T所構成的強介電質薄膜1 〇。 第2(a)炱（d)圖所示係針對此FRAM之製造步驟A進行説 明。 …’乂 、 刀首先，利用普通方法，在石夕基板i表面上形成隔著閘 絕緣膜3而所形成的閘極4，同時以此閘桎為罩幕施行雜質 擴散，而形成源極區域5與汲極區域6(第2(a)圖）。
1277138 五、發明說明（11) 接著，利用本發明之 孔質區域所形成的中孔質^，形成*含有複數週期性多 域係含有依平彳A 4 =虱化矽薄膜；該週期性多孔質區
柱狀空孔（第2(b烟 > 方式朝早一方向私向的B «窨=二^，如用第5圖所示旋塗機，滴下於旋塗機上所 轉，而形成含^，亚以500至6〇〇〇rpm進行旋 面、、去性利沾隨1面活生劑的塗佈膜。換句話說，首先將界 面/舌f生片丨丨的&離子哎】奋，虫错I — rrH X Rr. 于生 4 v基二曱基胺基溴（ctab:c]6h33n + 、> 3 3 _ /、s欠觸媒的鹽酸（HC1 )，溶解於H2〇/乙醇混合 5=膜i利用:走塗機而塗佈於基板表面上，而形成含 、^後，藉由在室溫下進行乾燥，而如第3 (a )圖 之說明圖所示，形成由界面活性劑指向所構成的膜。另 =在此觸媒並非僅限定於酸觸媒，亦可採用如0驗 性觸媒、或無觸媒。 然後，使氧化矽衍生物的TE0S溶液存於 中/並安裝亡基板然後加蓋，昇溫至18二處二 和而形成如弟3(b)圖所不界面活性劑的週期自我凝聚物， 而將其當作鑄模用的具有筒狀一維週期構造的氧化矽衍生 栌)膜。另外，亦有利用此時的成膜條件，而形成如第3(c) 圖所系的配排列狀態。 此自我凝聚物係如第4(a)圖所示，形成由將Ci6li33N + (CH3)3Br-(CTAB)設為1分子的複數分子所凝聚構成的球狀膠 束構造體（第4(b)圖），然後指向於此球狀膠束構造體骨架 而形成氧化矽衍生物薄膜。
314473.pid 第16頁 1277138 五、發明說明（12) 然後，將依此而經乾燥過的基板1，如第4 ( d )圖所 示，在大氣中進行5小時的加熱、燒結處理，將鑄模的界 面活性劑完全的熱分解去除之後，形成純粹的中孔質氧化 石夕衍生物薄膜。其中，最好在0環境中進行加熱、燒結處 理，僅要利用在0環境中的話，便可施行更低溫下的燒 依照相關方法而言，因為形成機械強度較高的構造 體，因此即便在施行燒結處理之際，空洞亦不致遭受破 壞，可維持原狀（第4(d)圖）。 因此，便形成由圓柱狀空孔指向所構成圓筒體（第 4 ( d )圖），可形成介電率更低的薄膜。 依此便得知形成由空孔指向所構成孔質薄膜的低介電 率薄膜。 依此便如第2 ( b )圖所示，形成本發明實施形態的低介 電率薄膜7。但實際上，為形成位元線BL，故必須分開2次 形成此低介電率薄膜。 然後，利用普通方法，在此低介電率薄膜7上形成接 觸洞8。然後在此接觸洞内埋入高濃度摻雜的多晶矽層， 而形成插塞之後，再以銦為靶，採用氬與氧的混合氣體形 成氧化銦層。然後，更在其上層採用翻為羊巴而形成麵層。 如此便如第2(c)圖所示，形成膜厚50nm程度的氧化銦層、 及膜厚2 0 Onm程度的鉑層，並利用微影處理對其施行圖案 化處理，而形成下電極9。 其次，在此下電極9上利用溶膠凝膠法，形成當作強 1ί _圓 11
314473.ptd 第17頁 1277138 五 、發明說明（13) 介 〇, 旋 以 境 電 電質膜1 0用的PZT膜。起始原料乃採用Pb(CH3C00) 2· 3H2 式混合液。將此混合溶液進行 塗之後，以1 5 0°c進行乾燥，然後於乾燥空氣環境中， 4 0 0 C進行3 0分鐘的假燒結。將其重複5次之後，在〇環 中’施行70 0°C以上的熱處理。如此便形成25〇nm的強介 質膜1 0。另外，此時.，在pbZr χΤ i ι χ0 3中，X係設定為 0· 52(以下表示為「ρζτ( 5 2/48 )」），形成ρζτ膜（第2(d) U ) 〇 )然後’在強介電質膜丨〇上，利用濺鍍形成氧化銦與銦 I層積膜。將此氧化銦層與銦層的層積膜設為上電極1丄。 f此’姻層與氧化銦層總計形成“Ο·厚度。如此便可獲 传強介電質電容器，而形成如第1圖所示fRAM。 上这低介電率薄膜（中孔質氧化矽薄膜）形成時的X線 k射（XRD)結果，如第8圖所示。此χ線繞射圖形係採用仏 =20掃描模式中，波長入=1. 5418Α之CuKfl；線的飛利浦χ 組件MPD上所記錄者。曲線Α係表CVD前的界面活性劑膜， 曲線B係表經合成後的中孔氧化矽薄膜，曲線c係表經燒結 後的中孔氧化矽薄膜。由曲線B、c的比較中得知，經=燒 f)( 1〇〇)繞射尖峰並不致偏離，而形成一致，維持著&良好0 的指向性，得知由CVD所形成的膜並無構造上的變化，仍 維持著原狀。 由此結果得知，可判斷依照本發明實施形態之方法的 話，藉由在TE0S蒸氣環境中的處理，便可良好的進行交聯 反應，而提昇構造體的強度，即使在進行燒結之際，亦能 1» 314473.pid _®ι
第18頁 ^77138 未崩潰的維持菩， 成無週期構】崩生/'、Ίf，便可獲得—致的繞射尖峰，形 第，良好的完成燒結處理之產品。 計上，利θ用所4不係在被稱為「FTIR-8 2 0 0PC」的島津製光譜 換紅外光级图⑽m 4丁分析的中孔f氧化石夕薄膜之富立葉轉 係指採用°1曰3;。广線Αΐ指層構造的界面活性劑膜，曲線B 待才二p後a : ΤΕ_氣而所形成的中孔質薄膜，曲線C 乂薄膜’曲線D係指利用溶膠凝膠法所 形成勺中虱化矽潯膜。此溶膠凝膠膜係採用水/醇 =Ε: ;:二:利用❹^ Λ Λ域巾^Μ前後的中孔f薄膜，因為在35〇〇cm 大峰，因此得知中孔質薄膜的氧化石夕 f中之二Η基^未二濃度。如此在相較於溶谬凝膠法之 璧中之先ΟΗ美廿丄 ^…#仰双於 得知:不被取人，而提昇耐濕性。 ϊϊ!2ί:以為層間絕ϊ膜乃具優越的膜強 度’中扎氧化矽薄膜二I由耐撫性佳且具極優越指 向性'^自層;:； = :!介電ί薄膜所構成，因 下 性的狀起因自；„π…‘一·"电平缚膜所構成，因 此ΐΓΐ速度動膜的電容，而形成開關特性佳， 濟象 指 A靠 義 向勻基 # 低介電圭 、 具p H衣面上於垂直方向J 電極並夫2尤其可獲得對上層的下電極與配線、<的右—“開口部的構造，而形成耐濕性優越且 .二吝么j低介電率薄膜。所以，亦無漏電流現 成長可。卩的層間絕緣膜。 的雇輯
1277138 五、發明說明（15) 另外，在上述實施例中，雖於進行燒結 „ 田作乳化矽衍生物用的TEOS，將已形成界而、工 ^ , 石夕衍生物，並不僅限於TE0S，最好採用如TM0S (四甲氧基 矽烷 TMOS:Tetramethoxy Silane)等矽氧烷材料。 再者，除TEOS、TMOS或該等混合物之外，尚可使用具 下式所不結構式的氧化碎衍生物。 (化學式1 ) K2丨 ο
Rl-0-Si-0-R3
I 0
I R4
Rn(n = l，2, 3, 4,…）係CH3、C2H#飽和鍵狀碳氫系、或不飽 多-)鏈狀碳氫系、或者苯環等芳香族系、環己烷等飽和環狀 碳氫系；Rl，R2, R3, R4係可為相同或不同者。 再者，採用於上述步驟的氧化矽衍生物，在上述化學 式中，亦可取代” R卜〇"而改用r卜 再者，最好在，，r 1 一 〇 ”、” R 2 - 〇"、，，R 3 — 0 ”R 4 一 0 ’’ 的官 能基内，亦可將1原子圑至3原子團，分別取代為"R1”、
314473.ptd 第20頁 1277138 五、發明說明（16) ’’ R2n、’’ R3”、” 1?4”等。其一例乃如下式所示。 (化學式2 ) R2
I
RhO-Si-aR3
I R4 如此藉由將矽烷化劑當作蒸氣使用，不僅可形成高強 度、高密接性的特性，尚可構建耐濕性極優越的中孔質矽 氧烧膜。 再者，在上述實施形態中，界面活性劑雖採用陽離子 型鯨蠟基三曱基胺基溴（CTAB:C16H33N+(CH3)3Br-)，惟並不僅 限於此，當然亦可採用其他的界面活性劑。 其中，因為觸媒若採用Na離子等鹼離子時，將形成半 導體材料劣化的原因，因此最好採用陽離子型界面活性 劑，而觸媒則最好採用酸觸媒。酸觸媒除HC 1之外，尚可 採用如：硝酸（hno3)、硫酸（H2S04)、磷酸（H3P04)、H2SO岸無 機觸媒。此外，亦可採用如：羧酸、磺酸、亞磺酸、苯酚 等有機酸觸媒。 又、除此之外，僅要如：Ν Η 4〇 Η、N Η身、之類，未含驗金 屬元素、驗土金屬族金屬元素之驗觸媒時，亦可使用。 再者，溶媒雖採用水/乙醇混合溶媒，但是亦可僅用 水或乙醇。 再者，燒結環境雖採用氧環境，但是亦可在大氣中，
314473.pid 第21頁 1277138 五、發明說明（17) 亦可在減壓下、亦可 合氣體所構成的混合 耐濕性，並達降低漏 再者，相關界面 媒的混合比，可進行 再者，將TEOS曝 要在1小時至3小時程 器内供應TEOS蒸氣、 廣，便可達到時間縮 或減壓CVD等。相 物蒸氣中的話便可， 以下。上限係僅要在 3 0 0 C )以下的話便可 弟1 0圖所示係使 週期構造之面内間隔 合成後的中孔質薄膜 此，界面活性劑膜係 而形成於矽基板 所有的試料中， 得知並無構造上 再者，燒結步驟 定為從3 0 0°C至5 0 (TC 4 0 0°C。 除此之外，在上 在氮 氣體 電流 活性 適當 露於 度的 或提 短化 關溫 因此 界面 環境中。最好採用由氮與氫的 (forming gas)，藉此便可提升 的效果。 劑、氧化矽衍生物、酸觸媒、溶 的變更。 ' 1 8 0°C飽和蒸氣壓下的步驟，僅 話便可。此外，藉由從外部對容 高TEOS分壓、或者提高處理溫 的功效。另外，亦可採用電漿 度’因為僅要曝露於氧化矽衍生 並不僅限於1 8 0°C，亦可在9 〇。〇 活性劑之熱分解開始溫度（2 〇 〇至 CVD溫度產生變化’並測量CV])溫度與 (d間隔）間之關係的結果。〇係表剛 ，△係指燒結後的中孔質薄膜。在 採用4 0 0 0 r p m旋塗機進行旋轉的旋塗 上。CVD薄膜係採用TE〇s蒸氣而形成 (1 0 0 )面的d間隔在燒結前後並無變 的變化。 雖設定為4 0 0°C下5小時，但是亦可設 下，1至5小時程度。最好為3〇〇艺至 述實施形態中，雖於進行燒結之前，
1277138 五、發明說明（18) 便曝露於TEOS的飽和蒸氣壓下，並形成氧化矽衍生物膜， 但是亦可在如TEOS等氧化$夕衍生物蒸氣壓環境下進行燒 結。此情況下，將有在表面上產生氧化物等沉積物。此情 況下，僅要藉由施行燒結後表面處理而去除沉積物的話便 ~〇y 〇 第2實施形態 另外，在上述第1實施形態中，界面活性劑的形成雖 採用旋轉塗佈法而施行’但是並不僅限於旋轉塗佈法’亦 可採用浸塗法。 第3實施形態 另外，在上述實施形態中，雖針對具有含朝單一方向 指向之圓柱狀空孔的週期性孔質構造之介電質薄膜進行說 明，但是除此之外，含層狀空孔的週期性孔質構造、如第 6圖所示含複數個具圓柱狀空孔的週期性孔質構造區域， 相鄰各孔質構造區域朝互異方向指向的絕緣膜亦屬有效。 此外，亦可使空孔h在整體基板表面上，朝同一方向配孔 的形式。 第 4實施形態 再者，如第7 ( f )圖所示，空孔h朝層狀指向的構造亦 屬有效。其中，更有藉由提高前軀體溶液中的界面活性劑 濃度而形成者，其他步驟則均如上述第1實施形態。 在第4 (c )圖所示構造物争，若更加提高界面活性劑濃 度的話，便如第7 ( e )圖所示，分子將朝層狀指向，而形成 如第7 ( f )圖所示，空孔h朝層狀指向的低介電率絕緣膜。
314473.pid 第23頁 1277138 五 、發明說明（19) 在 空 此構造中，相較於具圓筒狀空 孔率並達低介電率化的功效。者之下，可達更加提·高 此外，在上述實施形態巾 進行說明，但是亦可適用於如护、十财FRAM的層間絕緣膜 採用HEMT等化合物半瀑贿 木用石夕的各種半導體裝置、 I C等尚周波裝置、mfmi s型古生一戈表的咼速裝置、微波 薄膜載體等的微波傳輪问積體強介電質記憶體、採用 再者’並不僅限於、嗜绫胺或者多層佈線基板等等。 $度的特#，Tft、ϋ ra 、 '膜，亦可利用空孔度較高且高 要反日J付點，而適用於如蚴 帝 私)裝置方面。 〗，，、抖*池等半導體裝置之外的各 s，】不：t5兒明中的特定實施形態說明本發明，但 夂m逸本發明的精神與範b壽之前提…進行各種 文X 1 此乃熟習此技術者可輕易思及。 m赌Ζη請案係根據2 0 02年3月4曰申請的日本專利申請案 ^特願20〇 2-5 798 5號）完成者’其内容亦涵蓋於此以供參” 【產業上可利用性】 衍生物的薄產2用氣相沉積形成含氧切 ㈣％疮：膜 易產生構造變化，且可形成穩定、 機械強度南、且空孔度較高的薄膜。 盆广2者’可輕易獲得控制佳、機械強度極優越、以及鱼 暴尼間之密接性較高的薄膜。 ^ Η
第24頁 314473.ptd 1277138 圖式簡單說明 【圖式簡單說明】 第1圖（a )及（b )係採用依本發明第1實施形態方法所形 成介電質薄膜的FRAM示意圖。 第2圖（a)至（d)係第1圖之FRAM的製造步驟示意圖。 第3圖（a)至（c)係本發明第1實施形態的介電質薄膜之 形成步驟說明圖。 第4圖（a)至（d)係本發明第1實施形態的介電質薄膜說 明圖。 第5圖（a )及（b )係本發明第2實施形態的介電質薄膜之 形成步驟說明圖。 第6圖係本發明第3實施形態的介電質薄膜說明圖。 第7圖（e )及（f )係本發明第4實施形態的介電質薄膜之 形成步驟說明圖。 第8圖係本發明第4實施形態的介電質薄膜（中孔氧化 矽薄膜）形成時的X線繞射（XRD)結果圖。 第9圖係本發明第4實施形態的介電質薄膜（中孔氧化 矽薄膜）之中孔氧化矽薄膜的富立葉轉換紅外光譜圖。 第1 0圖係本發明第4實施形態的介電質薄膜（中孔氧化 矽薄膜）之CVD溫度與d間隔間的關係圖。 第1 1圖係本發明所獲得介電質薄膜構造的變化例圖。 1 矽基板 2 元件隔離絕緣膜 3 閘絕緣膜 4 閘極 5 源極區域 6 没極區域
314473.ptd 第25 I 1277138
314473.ptd 第26頁

Claims (1)

1277138 9210450L 0岫汐日修(更)正替鉍F 六、申請專利範圍 1. 一種薄膜形成方法’係包括有·· 在基板表面上形成含CTAB界面活性劑之膜的CTAB 界面活性劑膜形成步.驟； 使該基板與含氧化石夕衍生物的氣體相進行接觸， 而形成含氧化矽衍生物之薄膜的氣相沉積步驟；以及 對已形成該薄膜的基板進行燒結，俾分解去除該 CTAB界面活性劑的步驟； 俾形成薄膜。 2 ·如申請專利範圍第1項之薄膜形成方法，其中，該氣相 沉積步驟係形成含有：具矽氧烷骨架的氧化矽衍生物與 界面活性劑，並含有週期性排列著空孔的氧化；ε夕衍生 物之薄膜的步驟。 3·如申請專利範圍第1項之薄膜形成方法，其中，該氣相 沉積步驟係在基板溫度1 8 0°C以上施行。 4 ·如申請專利範圍第1項之薄膜形成方法，其中，該分解 去除步驟係包括有在3 0 0至4 0 0°C下進行燒結的步驟。 5 ·如申請專利範圍第1至4項中任一項之薄膜形成方法， 係包含有： 在已形成所需元件區域的半導體基板表面上，塗 佈形成含有界面活性劑之膜的界面活性劑膜形成步 驟； " 在將該半導體基板維持於所需的設定溫度之下， 藉由曝露於JTEOS(矽酸四乙酯，Tetra Ethyl Ortho Silicate)環境中，而形成氧化矽衍生物薄膜的氣相沉
1277138 修正 案號 92104501 六、申請專利範圍 積步驟；以及 將已形成該氧化矽衍生物薄膜的基板施行燒結處 理，而分解去除該界面活性劑的步驟； 俾形成薄膜。 6. 如申請專利範圍第5項之薄膜形成方法，其中，該分解 去除步驟係形成空孔率5 0 %以上之薄膜的步驟。 7. 如申請專利範圍第5項之薄膜形成方法，其中，該分解 去除步驟係形成空孔率5 0 %以上之無機介電質薄膜的步 驟。 8. 如申請專利範圍第5項之薄膜形成方法，其中，該分解 去除步驟係形成空孔具備指向性且形成於基板表面上 之薄膜的步驟。
314473修正版.ptc 第28頁
本發明之目的在於提供一種空孔度較高、且優越機械 $度、生產性佳的強介電質薄膜，乃包含有：在欲形成低 介電率薄膜的基板表面上，形成含CTAB界面活性劑之膜的 CTAB界面活性劑膜形成步驟；使此基板與含氧化矽衍生物 的氣體相進行接觸’而形成含氧化矽衍生物之薄膜的氣相 沉積步驟；以及對已形成上述薄膜的基板進行燒結，俾分 解去除上述CTAB界面活性劑的步驟；依此而形成薄膜。 1277138 本案代表圖：第1圖 梦基板 2 元件隔離絕緣膜 閘絕緣膜 4 閘極 源極區域 6 汲極區域 絕緣膜 8 接觸洞 下電極 10 強介電質膜 六、英文發明摘要（發明名稱：METHOD FOR FORMING THIN FILM) A method for forming a thin film is disclosed for providing a dielectric thin film having an enhanced void distribution and an intensive mechanical strength with an excellent productivity, wherein the method comprises a CTAB surfactant film formation step for forming a CTAB surf actant-contained film on a substrate surface whereon a thin film is expected to be formed, a
314473修正版.ptc 第3頁
11 上電極 空孔 六、英文發明摘要（發明名稱：METHOD FOR FORMING THIN FILM) vapor phase epitaxy step for forming a silica derivative-contained film by exposing the substrate to a silica derivative-contained gas phase, and a step for baking the substrate formed with the thin film and decomposing/removing the CTAB surfactant.
314473修正版.Ptc 第4頁
TW092104501A 2002-03-04 2003-03-04 Method for forming thin film TWI277138B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002057855 2002-03-04

Publications (2)

Publication Number Publication Date
TW200305933A TW200305933A (en) 2003-11-01
TWI277138B true TWI277138B (en) 2007-03-21

Family

ID=27784671

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092104501A TWI277138B (en) 2002-03-04 2003-03-04 Method for forming thin film

Country Status (7)

Country Link
US (1) US7105459B2 (zh)
EP (1) EP1482540A4 (zh)
JP (1) JP4391240B2 (zh)
KR (1) KR100863386B1 (zh)
CN (1) CN1327497C (zh)
TW (1) TWI277138B (zh)
WO (1) WO2003075335A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427570B2 (en) 2005-09-01 2008-09-23 Micron Technology, Inc. Porous organosilicate layers, and vapor deposition systems and methods for preparing same
TW200730042A (en) 2005-10-14 2007-08-01 Ibiden Co Ltd Method for manufacturing high-dielectric sheet
US20070107818A1 (en) * 2005-11-16 2007-05-17 Bowe Donald J Deoxygenation of furnaces with hydrogen-containing atmoshperes
JP5205763B2 (ja) 2006-09-19 2013-06-05 株式会社リコー 有機薄膜トランジスタ
JP5156256B2 (ja) * 2007-04-17 2013-03-06 花王株式会社 メソポーラスシリカ膜
US20110198214A1 (en) * 2008-12-04 2011-08-18 Canon Kabushiki Kaisha Mesoporous silica film and process for production thereof
CN116981976A (zh) 2020-12-24 2023-10-31 富士胶片株式会社 内窥镜用挠性管、内窥镜型医疗器械以及它们的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1094506A3 (en) 1999-10-18 2004-03-03 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
EP1124252A2 (en) * 2000-02-10 2001-08-16 Applied Materials, Inc. Apparatus and process for processing substrates
KR100816698B1 (ko) 2000-04-03 2008-03-27 가부시키가이샤 알박 다공성 ｓｏｇ 필름의 제조방법
JP4574054B2 (ja) 2000-04-28 2010-11-04 三井化学株式会社 撥水性多孔質シリカ、その製造方法および用途
AU2002222968A1 (en) * 2000-07-13 2002-01-30 The Regents Of The Universty Of California Silica zeolite low-k dielectric thin films
JP2002217190A (ja) 2001-01-15 2002-08-02 Hitachi Chem Co Ltd 薄膜及びその製造方法
KR100645654B1 (ko) 2001-06-29 2006-11-13 로무 가부시키가이샤 반도체 장치 및 그 제조 방법
TW561634B (en) * 2001-09-25 2003-11-11 Rohm Co Ltd Method for producing semiconductor device

Also Published As

Publication number Publication date
TW200305933A (en) 2003-11-01
US20050106802A1 (en) 2005-05-19
WO2003075335A1 (fr) 2003-09-12
US7105459B2 (en) 2006-09-12
EP1482540A4 (en) 2009-11-25
EP1482540A9 (en) 2005-11-02
KR100863386B1 (ko) 2008-10-13
EP1482540A1 (en) 2004-12-01
KR20040088579A (ko) 2004-10-16
JP4391240B2 (ja) 2009-12-24
CN1327497C (zh) 2007-07-18
CN1639851A (zh) 2005-07-13
JPWO2003075335A1 (ja) 2005-06-30

Similar Documents

Publication Publication Date Title
EP1482567A1 (en) Light-emitting device comprising led chip and method for manufacturing this device
US9293361B2 (en) Materials and methods of forming controlled void
TW201218315A (en) Air gap formation
TWI277138B (en) Method for forming thin film
US20070164437A1 (en) Semiconductor device and method of manufacturing the same
US7385276B2 (en) Semiconductor device, and method for manufacturing the same
JP4170219B2 (ja) 半導体装置の製造方法および半導体装置
KR100622713B1 (ko) 반도체장치 및 그 제조방법
JP4056347B2 (ja) 半導体発光装置およびその製造方法
JP2003133413A (ja) 半導体装置のシリコン酸化膜形成方法及びシリコン酸化膜を有する配線形成方法
JP2003017485A (ja) 半導体装置およびその製造方法
JPH05182955A (ja) 半導体装置におけるｃｖｄ膜形成方法およびその装置
JP2003017483A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees