JP2008210930A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008210930A
JP2008210930A JP2007045125A JP2007045125A JP2008210930A JP 2008210930 A JP2008210930 A JP 2008210930A JP 2007045125 A JP2007045125 A JP 2007045125A JP 2007045125 A JP2007045125 A JP 2007045125A JP 2008210930 A JP2008210930 A JP 2008210930A
Authority
JP
Japan
Prior art keywords
film
gas
semiconductor substrate
plasma
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007045125A
Other languages
English (en)
Inventor
Toshiyuki Hirota
俊幸 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2007045125A priority Critical patent/JP2008210930A/ja
Priority to US12/035,240 priority patent/US20080207003A1/en
Publication of JP2008210930A publication Critical patent/JP2008210930A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26Deposition of carbon only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0227Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245Pretreatment of the material to be coated by cleaning or etching by etching with a plasma

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】半導体基板上に膜を形成する際、良好な密着性を保ったまま、可視光領域での光透過性を向上させた成膜を可能とし、更に、その膜がカーボン膜であっても、良好な密着性と光透過性を同時に有することを可能とする半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、プラズマ生成可能な反応室2において、半導体基板Wの被処理面に膜を形成する工程に先立って、前記膜を形成する工程を行う反応室に半導体基板Wを設置したまま、少なくとも酸素ガスを用いたプラズマを生成し制御して前記被処理面をプラズマ処理する第1の工程と、反応室2に半導体基板Wを設置したまま、少なくとも水素ガスを用いたプラズマを生成し制御して前記被処理面をプラズマ処理する第2の工程とを、順に有することを特徴とする。
【選択図】図1

Description

本発明は、半導体装置の製造方法に係わり、より詳細には半導体基板上にハードマスクを形成する半導体装置の製造方法に関する。
DRAMなどの半導体装置の製造において、層間絶縁膜などの下地層に対してスルーホールなどのパターンを形成する場合、下地層上にフォトレジストを塗布し、得られたフォトレジスト膜をパターニングし、これをマスクとして下地層のエッチングを行っている。
近年、半導体装置の小型化に伴い、微細なパターンを形成することが要求され、パターンの解像度を高めるために、露光時の焦点深度の観点からフォトレジスト膜の膜厚を小さくする必要性がある。
しかし、フォトレジスト膜の膜厚を小さくするとエッチング耐性が低下し、マスクとしての機能が果たせない場合があり、フォトレジストマスクを利用したエッチングに代えて、更にハードマスクを形成する方法が知られている。
ハードマスクは、下地層とのエッチング選択比の高いマスクであり、フォトレジスト層と下地層との間に設けられ、フォトレジストマスクのパターンを一旦このハードマスクに転写した後、更にこのハードマスクをマスクとして下地層をパターニングする。
ハードマスクの材料には、下地層に対して大きなエッチング選択比を有する、酸化シリコンや窒化シリコンなどが用いられていたが、このようなハードマスクを用いると、下地層が酸化シリコン膜や窒化シリコン膜を含む場合、必要なエッチング選択比が得られない。
そこで、これらの膜に対してエッチング選択比を得るハードマスクとして、近年、アッシング可能なアモルファスカーボンが用いられるようになってきたが、アモルファスカーボンから成るハードマスクは、炭素を主成分とするフォトレジスト膜とのエッチング選択比を得ることが難しい。
そのため、ハードマスクとフォトレジスト膜との間に更に中間層を介在させ、フォトレジストマスクのパターンを、一旦中間層に転写した後、更にハードマスクに転写する方法が知られており、特許文献1では、アモルファスカーボンの代わりに、Si含有アモルファスカーボンをハードマスクとする方法などが開示されている。
このような膜の成膜には、一般に、平行平板型のPE-CVD(Plasmaenhanced chemical vapour deposition)装置が用いられ、反応ガスにはメタン(CH)やアセチレン(C)、エタン(C)、プロピレン(C)、エチレン(C)などのハイドロカーボンガスが、また、キャリアガスにヘリウム(He)、アルゴン(Ar)などの不活性気体が用いられている。
平行平板型のPE-CVD装置は、一般に、チャンバによって覆われて外部から遮断された反応室を有している。この反応室には半導体基板を載せて加熱できるステージがあり、このステージに半導体基板を載せたまま、比較的高温(500〜550℃)に設定して成膜を行なう。
特開2005−45053号公報
しかしながら、550℃で成膜したアモルファスカーボン膜(以下、カーボン膜という。)は、可視光領域での光学的な吸収係数が高く、厚膜にした場合、下地によって目合わせマークのコントラストがとれず、使いにくい問題があった。
そこで、本発明者が研究した結果、ヒータ温度を300〜400℃程度まで下げることで、ある程度ドライエッチ耐性は犠牲になるものの、可視光領域での吸収係数kを0.1以下まで下げることができることを知見するとともに、成膜温度が400℃以下では、被加工対象となる膜(主に酸化膜や窒化膜)とカーボン膜の密着性が悪くなることが判明した。
本発明者らは、これらの研究の結果、密着性を悪化させる要因は主に以下の2つであることを見出した。すなわち、酸化膜表面への環境からの有機物汚染、及び、表面のSi-OHボンドとカーボン膜の本来の密着性の悪さ、である。
本発明者の研究の結果、硫酸過酸化水素水溶液で半導体基板を洗浄し、直後にカーボン膜を形成した場合、密着性が比較的良く、放置時間が長くなるにつれ、密着性が悪化する傾向が認められた。密着性の評価には、テープテストや、modified Edge Liftoff Test(mELT法)を用いて行った。
更に本発明者が研究したところ、密着性が洗浄からの時間依存を示すことが判り、何らかの汚染による影響が疑われた。そこでTDS−GOMS(昇温脱離ガスクロマトグラフ)を用いて、洗浄後、半導体基板を通常のクリーンルーム環境に放置した場合の有機物による汚染を調査した。
その結果、放置時間が長くなるに従い、より大きな分子量を持つ分子の割合が増えていくことが判明し、分析の結果からその主な分子はDOP(フタル酸ジオクチル)やDBP(フタル酸ジブチル)、DOA(アジピン酸ジエチルヘキシル)と推定することができた。これらの分子は樹脂用可塑剤として、広範囲に使用されており、装置、建材等から発生すると考えられる。
これらの有機物の量と密着性の悪化に相関が認められたことにより、半導体基板表面の有機物による汚染が密着性悪化の原因の一つと考えられる。そこで、洗浄工程から、カーボン膜成長までの待ち時間の管理強化が考えられたが、装置の稼動状況によっては待ち時間が一定せず、管理が煩雑であるうえに結果が安定しなかった。
そこで、本発明者は、カーボン膜を成膜するPE−CVD装置の反応室に半導体基板を導入した後、カーボン膜を半導体基板表面に堆積する前に、これらの有機物を除去することが重要であると考えた。
本発明は、上記事情に鑑みてなされたものであり、半導体基板上に膜を形成する際、良好な密着性を保ったまま、可視光領域での光透過性を向上させた成膜を可能とし、更に、その膜がカーボン膜であっても、良好な密着性と光透過性を同時に有することを可能とする半導体装置の製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の半導体装置の製造方法は、プラズマ生成可能な反応室において、半導体基板の被処理面に膜を形成する工程に先立って、前記膜を形成する工程を行う反応室に前記半導体基板を設置したまま、少なくとも酸素ガスを用いたプラズマを生成し制御して前記被処理面をプラズマ処理する第1の工程と、前記反応室に前記半導体基板を設置したまま、少なくとも水素ガスを用いたプラズマを生成し制御して前記被処理面をプラズマ処理する第2の工程とを、順に有することを特徴とする。
また、本発明の半導体装置の製造方法は、前記膜が、少なくともカーボンを含むこととした。
また、本発明の半導体装置の製造方法は、前記被処理面が、少なくとも酸化シリコン膜または窒化シリコン膜の何れかを含む下地層であることとした。
また、本発明の半導体装置の製造方法は、前記膜を形成する工程において、前記半導体基板を300〜400℃の範囲からなる温度で加熱しながら、前記膜を形成することとした。
また、本発明の半導体装置の製造方法は、前記第1の工程において、前記酸素ガスに加え、キャリアガスとして不活性ガスを用いることとした。
また、本発明の半導体装置の製造方法は、前記第1の工程において、前記酸素ガスを5〜20%の割合で用いることとした。
また、本発明の半導体装置の製造方法は、前記第2の工程において、前記水素ガスに加え、キャリアガスとして不活性ガスを用いることとした。
また、本発明の半導体装置の製造方法は、前記第2の工程において、前記水素ガスを5〜20%の割合で用いることとした。
以上説明したように、本発明によれば、プラズマ生成可能な反応室において、半導体基板の被処理面に膜を形成する工程に先立って、前記膜を形成する工程を行う反応室に前記半導体基板を設置したまま、少なくとも酸素ガスを用いたプラズマを生成し制御して前記被処理面をプラズマ処理する第1の工程を有することで、前記反応室に搬入された前記半導体基板を外部に晒すことなく、活性の高い酸素原子からなるプラズマが、強いパワーで前記被処理面に付着している有機物を酸化して、二酸化炭素(CO)または一酸化炭素(CO)ガスとして除去することができる。その後、前記半導体基板を再び前記反応室から搬出入することなく前記膜を形成する工程を行うことができるので、この第1の工程におけるプラズマ処理の効果を保ったまま、前記被処理面に成膜することができる。
また、第1の工程に続いて、前記反応室に前記半導体基板を設置したまま、少なくとも水素ガスを用いたプラズマを生成し制御して前記被処理面をプラズマ処理する第2の工程を有することで、前記反応室に搬入された前記半導体基板を外部に晒すことなく、酸素よりも活性の低い水素原子からなるプラズマが、弱いパワーで第1の工程と同じ原理により、前記半導体基板の被処理面に付着している有機物を、第1の工程よりも穏やかに酸化して除去することができる。その後、前記半導体基板を再び前記反応室から搬出入することなく前記膜を形成する工程を行うことができるので、この第2の工程におけるプラズマ処理の効果を保ったまま、前記被処理面に成膜することができる。
また、第1の工程と第2の工程とを順に有することで、電圧などの条件によらずプラズマを生成するガスの種類を変えることで、パワーを段階的に制御することができ、強すぎるパワーで前記半導体基板の前記被処理面を損傷させることなく、弱すぎるパワーで前記半導体基板の前記被処理面に有機物を残留させることなく、前記膜を形成する工程を行うことができ、膜剥がれによる歩留の低下を回避することができる。
また、前記膜が、少なくともカーボンを含むことで、被処理面が酸化シリコン膜や窒化シリコン膜を含む下地層である場合であっても、必要なエッチング選択比を得られ、且つ、前記半導体基板とカーボンを含む薄膜との密着性を向上させることができる。
また、前記被処理面が、少なくとも酸化シリコン膜または窒化シリコン膜の何れかを含む下地層であることで、シリコンからなる半導体基板とも密着性を高めることができ、且つ、前記膜と必要なエッチング選択比を得ることができる。
また、前記膜を形成する工程において、前記半導体基板を300〜400℃の範囲からなる温度で加熱しながら、前記膜を形成することで、膜中のグラファイト的な結合の量が減少し、その結果、前記膜の可視光領域での光透過性を向上させることができ、目合わせマークのコントラストも十分とることができる。
また、前記第1の工程において、前記酸素ガスに加え、キャリアガスとして不活性ガスを用いることで、プラズマを生成した時に活性を緩衝することができ、前記第1の工程における前記プラズマ処理の安全性を高めることができる。
また、前記酸素ガスを5〜20%の割合で用いることで、効果的に基板表面の有機物を除去可能で、かつ安定したプラズマを発生させることが可能である。
前記第2の工程において、前記水素ガスに加え、キャリアガスとして不活性ガスを用いることで、プラズマを生成した時に活性を緩衝することができ、前記第2の工程における前記プラズマ処理の安全性を高めることができる。
また、前記水素ガスを5〜20%の割合で用いることで、効果的に基板表面を水素終端可能で、かつ安定したプラズマを発生させることが可能である。
以下、本発明の一実施形態について図面を参照して説明する。
本実施形態の半導体装置の製造方法は、図1に示すような、平行平板型PE−CVD(Plasmaenhanced chemical vapour deposition)装置1を用い、外部から隔壁2Aにより遮断された反応室2で行う。
反応室2は、半導体基板Wを載せることができ、且つ、アノード電極を兼ねているステージ3を反応室2の中央に有し、ステージ3の上方から気体を送入することができ、且つ、カソード電極を兼ねているシャワープレート4をステージ3の上方に有し、両電極間にRF電圧をかけるRF電源5を、シブロッキングキャパシタ(図示せず)とインピーダンスマッチングボックス(図示せず)を介してシャワープレート4に接続して反応室2の外部に有している。
更に、半導体基板Wの搬出入を制御するスリットバルブ6を反応室2の側部に有し、反応室2の上方からシャワープレート4を介して、第1の気体を送入する第1のガスライン7と、第2の気体を送入する第2のガスライン8と、第3の気体を送入する第3のガスライン9と、第4の気体を送入する第4のガスライン10とを反応室2の上部2Bに有している。また、第5の気体を送入する第5のガスライン11を反応室2の下部2Cに有し、断面が方形で平面視ではドーナツ状の形状で内部は空洞状の排気室12Aを有した排気ダクト(排気装置)12を反応室2の側面を取り囲むように有している。
排気ダクト12は、排気配管13を介して排気ポンプ14と連結し、排気ポンプ14は排気ポンプ排気ポート15を備え、排気配管13は、排気を調節する主排気バルブ16と、排気配管13内の圧力を制御する圧力制御弁17と、その圧力を計測する圧力センサ18とを備えている。
反応室2からの排気は、まずこの排気ダクト12に均等に排気され、さらに排気配管13、排気ポンプ14、排気ポンプ排気ポート15を介して排気される。
また、第1のガスライン7は第1のバルブ19を、第2のガスライン8は第2のバルブ20を、第3のガスライン9は第3のバルブ21を、第4のガスライン10は第4のバルブ22を、第5のガスライン11は第5のバルブ23をそれぞれ備え、各ラインからの気体送入量をそれぞれ調節することができる。
まず、スリットバルブ6を介して反応室2に半導体基板Wを搬入し、ステージ3上に半導体基板Wを配置する。ステージ3はヒータを内蔵しており、半導体基板Wの成膜後、可視光領域の633nmで吸収係数k<0.1の透明度を実現するために、ヒータの設定温度は好ましくは300〜400℃の範囲に設定する。
500℃以上で処理したカーボン膜は電気伝導性を示し、300〜400℃で成膜したカーボン膜は絶縁性を示すことから、可視光の吸収にグラファイトライクな膜質になっていることが関係していると考えられる。低温で成膜することでグラファイトライクな結合が減少し、その結果、透明な膜が得られると考えられる。
半導体基板Wをステージ3上に設置した後、ステージ3を所定の高さに調整し、半導体基板Wの温度を安定させる。
次に、第1の気体と第5の気体はキャリアガスであり、キャリアガスとしての不活性ガスを第1のガスライン7および第5のガスライン11から供給する。第2の気体は第1の工程におけるプラズマに用いる酸素(O)ガスであり、第2のガスライン8から同時に供給し、反応室2内を所望の圧力[例えば、665Pa(5Torr)]に制御する。
キャリアガスは不活性ガスであればよいが、ヘリウム(He)が好ましい。
それぞれの気体流量は、キャリアガスを例えば5l/mとし、Oを例えば0.5l/mとすればよい。(*Oが0.5l/mですと、9%となりより好ましい範囲
ガスは、5〜20%の範囲であることが好ましく、より好ましくは9〜17%の範囲である。
上記範囲は、基板表面上の有機物が充分に除去され、なおかつ、安定にプラズマが発生する範囲とした。
そして、RF電源5でステージ3とシャワープレート4の間にRF電圧を印可し、例えば800Wのパワーでプラズマを発生させ、半導体基板Wの被処理面を、例えば10秒間処理する。プラズマを発生させるパワーは、例えば300mmウェハの処理装置の装置の場合、400〜1000Wの範囲とすればよい。
これによって、半導体基板Wの被処理面に付着している有機物を酸化し、二酸化炭素(CO)または一酸化炭素(CO)ガスとして除去することが出来る。
その後、RF電圧の印加を停止し、Oガスの供給を停止する。
続いて、第3の気体は第2の工程におけるプラズマに用いる水素(H)ガスであり、第3のガスライン9から、キャリアガスと同時に供給し、反応室2内を所望の圧力[例えば、532Pa(4Torr)]に制御する。
キャリアガスは不活性ガスであればよいが、第1の工程と同様に、Heが好ましい。
ガスの流量は、キャリアガスを例えば5l/mとし、Hを例えば0.5l/mとすればよい。
ガスは、5〜20%の範囲であることが好ましく、より好ましくは9〜17%の範囲である。
そして、RF電源5でステージ3とシャワープレート4の間にRF電圧を印可し、例えば800Wのパワーでプラズマを発生させ、半導体基板Wの被処理面を、例えば10秒間処理する。プラズマを発生させるパワーは、例えば200〜400Wの範囲とすればよい。
この第2の工程を行わずに、第1の工程の後、直ちに半導体基板Wの被処理面に成膜しても、第1の工程を行わない場合に比べ、結果は安定し密着性は向上するが充分ではない。
また、第1の工程を行わずに第2の工程を行うだけでも、半導体基板Wの被処理面に付着している有機物をある程度除去することが出来るが、第1の工程を行い、さらに第2の工程を行うことで、続いて行う成膜工程の膜との密着性の高い被処理面が安定して得られる。
その後、RF電圧の印加を停止し、Hガスの供給を停止する。
第1の工程から第2の工程を行う際、反応室2からからの排気は、ステージ3を取り囲むように(ドーナツ状に)配置された排気ダクト12を介して均等に排気され、さらに主排気バルブ16、圧力制御弁17、排気ポンプ14が接続された排気配管13を介し、排気ポンプ14の排気ポンプ排気ポート15から排気される。
このようにして、各工程における反応室2内の雰囲気を入れ替えて、処理を行うことができる。
最後に、第4の気体は成膜のソースガスであり、第4のガスライン10から、キャリアガスと同時に供給する。カーボン膜を形成する際は、ハイドロカーボン系を用いる。供給されたガスは、シャワープレート4を介して半導体基板W上に供給される。
ここでは、キャリアガスは不活性ガスであればよいが、アルゴン(Ar)とHeの混合ガスが好ましく、例えば、Ar:6.5l/m(6.5SLM)、He:0.5l/m(0.5SLM)とすればよい。ソースガスはプロピレン(C)やアセチレン(C)が好ましく、例えば600sccmとすればよい。
温度が安定し、ガス流量、圧力を所定の値[例えば、665Pa(5Torr)]に設定して、成膜の準備が整ったら、ステージ3とシャワープレート4の間にRF電圧を印加して、例えばパワー1100Wでプラズマを生成させる。プラズマは、ハイドロカーボン系のソースガスの分子を重合させて、半導体基板Wの被処理面にカーボン膜を形成し、半導体基板Wとカーボン膜との密着性を保ったまま可視光領域で吸収係数の低い透明な膜を得ることができ、膜剥がれによる歩留の低下を回避することができる。
このようにして、半導体基板Wの被処理面にカーボン膜を成膜する際、半導体基板Wとカーボン膜との密着性を良好に保ったまま、可視光領域での光透過性を向上させた成膜を有する半導体装置を製造することができる。
図1に示されるような平行平板型のPE−CVD(Plasmaenhanced chemical vapour deposition)装置1を用いて、以下のように行った。
まず、スリットバルブ6を介して反応室2内のステージ3上に成膜対象である半導体基板Wを導入し、ステージ3のヒータの温度を350℃に設定した。半導体基板Wをステージ3上に置いたあと、ステージ3は所定の高さに調整され、半導体基板Wの温度を安定させた。
次に、He5l/m(5SLM)をキャリアガスとして第1のガスライン7および第5のガスラインから、また、O1l/m(1SLM)を第2のガスライン8から、それぞれ反応室2内に供給し、圧力を665Pa(5Torr)に設定した。
そして、RF電源7でステージ3とシャワープレート4の間にRF電圧を印可し、800Wのパワーでプラズマを発生させ、半導体基板Wの被処理面を10秒間処理した。その後RF電圧の印加を停止し、Oガスの供給を停止した。
続いて、He5l/m(5SLM)をキャリアガスとして第1のガスライン7および第5のガスラインから、また、H1l/m(1SLM)を第3のガスライン13から、それぞれ反応室2内に導入し、圧力を532Pa(4Torr)に設定した。
そして、RF電源5でステージ3とシャワープレート4の間にRF電圧を印可し、800Wのパワーでプラズマを発生させ、半導体基板Wの被処理面を10秒間処理した。その後RF電圧の印加を停止し、Hガスの供給を停止した。
続いて、Ar:6.5l/m(6.5SLM)、He:0.5l/m(0.5SLM)の混合ガスをキャリアガスとして第1ガスライン7および第5のガスライン11から供給し、同時に、C(600sccm)をソースガスとして第4のガスライン10から供給し、シャワープレート4を介して半導体基板W上に供給し、圧力を665Pa(5Torr)に設定した。
温度が安定し、ガス流量、圧力が所定の値になり、成膜の準備が整ったら、RF電源5を用いてステージ3とシャワープレート4の間にRF電圧を印加して、パワー1100Wでプラズマを生成させ、プラズマとCを重合させて、半導体基板Wの被処理面にカーボン膜を形成した。
このように処理したサンプルの表面を多重反射型FT−IR(Fourier transform infrared spectroscopy)で調べたところ、Si−Hボンドの増加を示唆する結果が得られた。恐らく、極性の強いSi−OHよりも、Si−Hボンドの方がカーボン膜自体の密着性が良い、または、Si−Hボンドの方が容易にSi−Cボンドを形成しやすい為、と考えられる。
本発明は、DRAMなどに使用される半導体装置の製造に適用でき、特に、半導体基板にハードマスクを成膜する半導体装置の製造に好適に適用できる。
本発明の実施形態におけるPE−CVD装置の縦断面図である。
符号の説明
1…平行平板型PE−CVD装置、2…反応室、3…ステージ、4…シャワープレート、5…RF電源、6…スリットバルブ、7…第1のガスライン、8…第2のガスライン、9…第3のガスライン、10…第4のガスライン、11…第5のガスライン、12…排気ダクト、12A…排気室、13…第1のバルブ、14…第2のバルブ、15…第3のバルブ、16…第4のバルブ、17…第5のバルブ、18…排気配管、19…排気ポンプ、20…排気ポンプ排気ポート、21…主排気バルブ、22…圧力制御弁、23…圧力センサ

Claims (8)

  1. プラズマ生成可能な反応室において、半導体基板の被処理面に膜を形成する工程に先立って、前記膜を形成する工程を行う反応室に前記半導体基板を設置したまま、少なくとも酸素ガスを用いたプラズマを生成し制御して前記被処理面をプラズマ処理する第1の工程と、前記反応室に前記半導体基板を設置したまま、少なくとも水素ガスを用いたプラズマを生成し制御して前記被処理面をプラズマ処理する第2の工程とを、順に有することを特徴とする半導体装置の製造方法。
  2. 前記膜が、少なくともカーボンを含むことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記被処理面が、少なくとも酸化シリコン膜または窒化シリコン膜の何れかを含む下地層であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記膜を形成する工程において、前記半導体基板を300〜400℃の範囲からなる温度で加熱しながら、前記膜を形成することを特徴とする請求項1〜3に記載の半導体装置の製造方法。
  5. 前記第1の工程において、前記酸素ガスに加え、キャリアガスとして不活性ガスを用いることを特徴とする請求項1〜4の何れか1項に記載の半導体装置の製造方法。
  6. 前記第1の工程において、前記酸素ガスを5〜20%の割合で用いることを特徴とする請求項1〜5の何れか1項に記載の半導体装置の製造方法。
  7. 前記第2の工程において、前記水素ガスに加え、キャリアガスとして不活性ガスを用いることを特徴とする請求項1〜6の何れか1項に記載の半導体装置の製造方法。
  8. 前記第2の工程において、前記水素ガスを5〜20%の割合で用いることを特徴とする請求項1〜7の何れか1項に記載の半導体装置の製造方法。
JP2007045125A 2007-02-26 2007-02-26 半導体装置の製造方法 Pending JP2008210930A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007045125A JP2008210930A (ja) 2007-02-26 2007-02-26 半導体装置の製造方法
US12/035,240 US20080207003A1 (en) 2007-02-26 2008-02-21 Production method of semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007045125A JP2008210930A (ja) 2007-02-26 2007-02-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008210930A true JP2008210930A (ja) 2008-09-11

Family

ID=39716393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007045125A Pending JP2008210930A (ja) 2007-02-26 2007-02-26 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20080207003A1 (ja)
JP (1) JP2008210930A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014872A (ja) * 2009-06-04 2011-01-20 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
WO2021111911A1 (ja) * 2019-12-02 2021-06-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022203401A1 (de) * 2022-04-06 2023-10-12 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Reinigung zumindest einer Oberseite eines Substrats

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002012972A (ja) * 2000-02-17 2002-01-15 Applied Materials Inc アモルファスカーボン層の堆積方法
JP2003037270A (ja) * 2001-05-16 2003-02-07 Nec Corp 薄膜トランジスタ及びその製造方法
JP2004006699A (ja) * 2002-04-25 2004-01-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2004349458A (ja) * 2003-05-22 2004-12-09 Tadahiro Omi フッ素添加カーボン膜の形成方法
WO2006101695A1 (en) * 2005-03-15 2006-09-28 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290023A (ja) * 1997-04-15 1998-10-27 Nec Corp 半導体光検出器
JP3717104B2 (ja) * 2000-05-30 2005-11-16 シャープ株式会社 回路内蔵受光素子
US20030194496A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Methods for depositing dielectric material
US6812043B2 (en) * 2002-04-25 2004-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a carbon doped oxide low-k insulating layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002012972A (ja) * 2000-02-17 2002-01-15 Applied Materials Inc アモルファスカーボン層の堆積方法
JP2003037270A (ja) * 2001-05-16 2003-02-07 Nec Corp 薄膜トランジスタ及びその製造方法
JP2004006699A (ja) * 2002-04-25 2004-01-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2004349458A (ja) * 2003-05-22 2004-12-09 Tadahiro Omi フッ素添加カーボン膜の形成方法
WO2006101695A1 (en) * 2005-03-15 2006-09-28 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014872A (ja) * 2009-06-04 2011-01-20 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
WO2021111911A1 (ja) * 2019-12-02 2021-06-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
US20080207003A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
TWI804706B (zh) 氧化矽之拓撲選擇性膜形成之方法
TWI556305B (zh) 透過介穩氫終止之矽的選擇性蝕刻
TW556337B (en) Semiconductor device production method and semiconductor device production apparatus
TWI576914B (zh) Pattern forming method and substrate processing system
TWI471448B (zh) 非晶質碳層之高溫沈積的方法
US9607811B2 (en) Workpiece processing method
JP2017034245A (ja) 感受性材料上にハロゲン化物含有ald膜を統合する方法
JP5113830B2 (ja) アモルファスカーボン膜の形成方法、半導体装置の製造方法およびコンピュータ可読記憶媒体
TW201543567A (zh) 無鹵素之氣相矽蝕刻
US8461047B2 (en) Method for processing amorphous carbon film, and semiconductor device manufacturing method using the method
JP2011511476A (ja) 乾式または液浸リソグラフィを用いる45nmフィーチャサイズでの、フォトレジスト材料の崩壊およびポイゾニングの解消
KR102632799B1 (ko) 리소그래피를 위한 표면 접착력을 강화하기 위한 플라즈마 처리 방법
JP2001326279A (ja) 半導体装置及びその製造方法
JP2010027788A (ja) 銅の異方性ドライエッチング方法および装置
JP4716370B2 (ja) 低誘電率膜のダメージ修復方法及び半導体製造装置
JP2009141329A (ja) 液浸リソグラフィーにおけるパターン崩壊を防止するためのプラズマ表面処理
JP2010053397A (ja) アモルファスカーボンナイトライド膜の形成方法、アモルファスカーボンナイトライド膜、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体
TWI699828B (zh) 可調的遠端分解
JP2023530299A (ja) 金属含有フォトレジスト堆積のための表面改質
TWI716818B (zh) 形成氣隙的系統及方法
JP6788400B2 (ja) 被処理体を処理する方法
TW201528370A (zh) 用於增加硬度及模數的低k膜之以二氧化碳及一氧化碳介入的固化
JP2008210930A (ja) 半導体装置の製造方法
JP4372442B2 (ja) 電子ビーム処理方法及び電子ビーム処理装置
US10256112B1 (en) Selective tungsten removal

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120214