JP2017034245A - 感受性材料上にハロゲン化物含有ａｌｄ膜を統合する方法 - Google Patents

感受性材料上にハロゲン化物含有ａｌｄ膜を統合する方法 Download PDF

Info

Publication number
JP2017034245A
JP2017034245A JP2016146849A JP2016146849A JP2017034245A JP 2017034245 A JP2017034245 A JP 2017034245A JP 2016146849 A JP2016146849 A JP 2016146849A JP 2016146849 A JP2016146849 A JP 2016146849A JP 2017034245 A JP2017034245 A JP 2017034245A
Authority
JP
Japan
Prior art keywords
layer
barrier layer
sub
double barrier
halide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016146849A
Other languages
English (en)
Other versions
JP2017034245A5 (ja
JP6832088B2 (ja
Inventor
ジョン・ヘンリー
Henri Jon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2017034245A publication Critical patent/JP2017034245A/ja
Publication of JP2017034245A5 publication Critical patent/JP2017034245A5/ja
Application granted granted Critical
Publication of JP6832088B2 publication Critical patent/JP6832088B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】二重バリア層を基板上に蒸着させるための方法および装置を提供する。【解決手段】二重バリア層は、下層のハロゲン化物感受性層を有害なハロゲン化物含有化学物質から保護するように設計された第１のサブ層１０９ａと、下層の材料を酸化による損傷から保護するように設計された第２のサブ層１０９ｂとを備える。第１のサブ層は、高い炭素含有量を有する層であり、第２のサブ層は、窒化シリコンである。第２のサブ層は、第１のサブ層がなければハロゲン化物感受性材料を損傷するハロゲン化物含有化学物質を用いて蒸着される。結果としての二重バリア層は、高品質な保護を下層材料に提供する。【選択図】図２Ｅ

Description

様々な半導体デバイスがバリア層を含むように加工される。バリア層は、デバイス内の材料を保護するため、例えば、製造中に大気への暴露ならびに／もしくは他の層または処理への暴露から生じる損傷を防ぐために提供されうる。かかるバリア層は、半導体デバイスの劣化を遅らせるかまたは防止しうる。
本明細書の様々な実施形態は、製造途中の半 導体デバイス上に二重バリア層を蒸着させるための方法および装置に関する。二重バリア層は、通例、少なくとも２つのサブ層を備える。第１のサブ層は、第２のサブ層を蒸着させるために用いられるハロゲン化物またはその他の有害な化学物質への暴露に関連する損傷から下層の材料を保護しうる。第２のサブ層は、下層の材料を酸化から保護しうる。この二重層アプローチは、下層の材料が製造の間に適切に保護されることを保証する助けになる。
開示されている実施形態の一態様において、製造途中の半導体デバイス上に二重バリア層を蒸着させる方法が提供されており、その方法は：
（ａ）第１のハロゲン化物感受性材料層を含む基板を準備する工程であって、第１のハロゲン化物感受性材料層は、工程（ａ）で準備される時に少なくとも部分的に露出される、準備工程と；
（ｂ）二重バリア層を蒸着させる蒸着工程であって、
（ｉ）二重バリア層の第１のサブ層を基板上に蒸着させる工程であって、第１のサブ層は、少なくとも約４０重量％の炭素を含み、第１のハロゲン化物感受性材料層の露出部分上に蒸着される、工程と、
（ｉｉ）二重バリア層の第２のサブ層を二重バリア層の第１のサブ層上に蒸着させる工程であって、二重バリア層の第２のサブ層は、窒化シリコンを含み、ハロゲン化物含有化学物質を用いて蒸着され、二重バリア層の第２のサブ層の蒸着中に、二重バリア層の第１のサブ層が、第１のハロゲン化物感受性材料層をハロゲン化物含有化学物質から保護する、工程と、
によって実行される蒸着工程と、を備える。
方法は、いくつかの例において相変化ランダムアクセスメモリ（ＰＣＲＡＭ）デバイスを形成する文脈で実行されてよい。特定の実施形態において、第１のハロゲン化物感受性材料層は、カルコゲニド材料を含む。カルコゲニド材料は、炭素層の間に挟まれてよい。
これらの実施形態または他の実施形態において、二重バリア層の第１のサブ層は、化学蒸着処理で蒸着された非晶質炭素を含む。いくつかの他の実施形態において、二重バリア層の第１のサブ層は、熱分解および重合を含む処理で蒸着されたパリレン材料を含む。パリレン材料の一例は、パリレンＡＦ−４である。
様々な技術が、二重バリア層の第２のサブ層を蒸着させるために用いられてよい。一例において、工程（ｃ）は、原子層蒸着処理で二重バリア層の第２のサブ層を蒸着させる工程を含む。別の例において、工程（ｃ）は、化学蒸着処理で二重バリア層の第２のサブ層を蒸着させる工程を含む。特定の例において、基板は、第１のハロゲン化物感受性材料層の下方に配置された第２のハロゲン化物感受性材料層を含み、方法は、さらに：
（ｄ）工程（ｃ）の後に、第２のハロゲン化物感受性材料層の一部を露出させるが第１のハロゲン化物感受性材料層を露出させずに、第１のハロゲン化物感受性材料層が二重バリア層によって少なくとも部分的に被覆されたままになるように、基板をエッチングする工程と；
（ｅ）第２の二重バリア層を基板上に蒸着させる工程であって、
（ｉ）二重バリア層の第２のサブ層を基板上に蒸着させる工程であって、第２の二重バリア層の第１のサブ層は、少なくとも約４０重量％の炭素を含み、第２のハロゲン化物感受性材料層の露出部分上に蒸着される工程と、
（ｉｉ）第２の二重バリア層の第２のサブ層を第２の二重バリア層の第１のサブ層上に蒸着させる工程であって、第２の二重バリア層の第２のサブ層は、窒化シリコンを含み、原子層蒸着処理でハロゲン化物含有化学物質を用いて蒸着され、第２の二重バリア層の第２のサブ層の蒸着中に、第２の二重バリア層の第１のサブ層が、第２のハロゲン化物感受性材料層をハロゲン化物含有化学物質から保護する工程と、
によって実行される工程と、を備える。
いくつかの実施形態において、二重バリア層の第１のサブ層は、約１５〜１００Åの厚さまで蒸着されてよく、二重バリア層の第２のサブ層は、少なくとも約２０Åの厚さまで蒸着されてよい。
ハロゲン化物含有化学物質は、いくつかの例において、塩素を含んでよい。例えば、ハロゲン化物含有化学物質は、クロロシランを含んでよい。一例において、クロロシランは、ジクロロシランである。ジクロロシランは、窒素含有反応物質と組み合わせて用いられてもよい。窒素含有反応物質の一例は、アンモニアである。
特定の実施形態において、二重バリア層の第１のサブ層は、単一のＲＦ周波数を用いて生成されたプラズマに基板を暴露させる工程を含むプラズマ化学蒸着処理で形成される。プラズマを生成するために用いられるＲＦ周波数は、高周波（ＨＦ）ＲＦ周波数であってよい。第１および第２のサブ層は、同じ反応チャンバ内で蒸着されてもよいし、異なる反応チャンバ内で蒸着されてもよい。一実施例において、二重バリア層の第１のサブ層は、反応チャンバ内で蒸着され、二重バリア層の第２のサブ層は、同じ反応チャンバ内で蒸着される。別の実施例において、二重バリア層の第１のサブ層は、第１の反応チャンバ内で蒸着され、二重バリア層の第２のサブ層は、第２の反応チャンバ内で蒸着され、第１および第２の反応チャンバは共に、マルチチャンバツール上に設けられている。この場合に、方法は、さらに、基板を第１の反応チャンバから第２の反応チャンバまで真空条件下で移動させる工程を備えてもよい。
多くの場合に、二重バリア層の第１および第２のサブ層は、共形蒸着される。いくつかの場合に、第１および第２のサブ層の各々について、サブ層の最も薄い部分は、サブ層の最も厚い部分の少なくとも約６０％である。
開示されている実施形態の別の態様において、二重バリア層を製造途中の半導体デバイス上に蒸着させるための装置が提供されており、その装置は：
１または複数の反応チャンバであって、チャンバの内の少なくとも１つは、二重バリア層の第１のサブ層を蒸着させるように構成され、チャンバの内の少なくとも１つは、二重バリア層の第２のサブ層を蒸着させるように構成され、反応チャンバは、処理ガスを供給するための流入口と、処理ガスおよび副生成物を除去するための流出口とを備える反応チャンバと；
（ｉ）二重バリア層の第１のサブ層を基板上に蒸着させる工程であって、第１のサブ層は、少なくとも約４０重量％の炭素を含み、第１のハロゲン化物感受性材料層の露出部分上に蒸着される工程と、
（ｉｉ）二重バリア層の第２のサブ層を二重バリア層の第１のサブ層上に蒸着させる工程であって、二重バリア層の第２のサブ層は、窒化シリコンを含み、ハロゲン化物含有化学物質を用いて蒸着され、二重バリア層の第２のサブ層の蒸着中に、二重バリア層の第１のサブ層が、第１のハロゲン化物感受性材料層をハロゲン化物含有化学物質から保護する、工程と、
によって二重バリア層を蒸着させるように構成されたコントローラと、を備える。
一例において、二重バリア層の第１のサブ層を蒸着させるように構成された反応チャンバは、二重バリア層の第２のサブ層を蒸着させるように構成された反応チャンバと同じである。この場合に、装置は、さらに、二重バリア層の第１のサブ層を蒸着させるように構成された第１の反応チャンバと、二重バリア層の第２のサブ層を蒸着させるように構成された第２の反応チャンバとの間で、基板を真空条件下で移動させるための真空搬送チャンバを備えてもよい。
開示されている実施形態のさらなる態様において、凹部フィーチャを有する基板上に二重バリア層を蒸着させる方法が提供されており、その方法は：
（ｉ）二重バリア層の第１のサブ層を基板上に蒸着させる工程であって、二重バリア層の第１のサブ層は、非晶質炭素または炭素含有ポリマを含み、少なくとも約４０重量％の炭素を含み、凹部フィーチャを内張りするように共形に蒸着される工程と、
（ｉｉ）二重バリア層の第２のサブ層を二重バリア層の第１のサブ層上に蒸着させる工程であって、二重バリア層の第２のサブ層は、窒化シリコンを含み、ハロゲン化物含有化学物質を用いて共形に蒸着され、二重バリア層の第２のサブ層の蒸着中に、二重バリア層の第１のサブ層が、二重バリア層の第１のサブ層の下にある材料をハロゲン化物含有化学物質から保護する工程と、
を備える。
これらの特徴および他の特徴については、関連する図面を参照しつつ以下で説明する。
相変化ランダムアクセスメモリ（ＰＣＲＡＭ）デバイスを形成する文脈で製造途中のデバイスを示す断面図。 相変化ランダムアクセスメモリ（ＰＣＲＡＭ）デバイスを形成する文脈で製造途中のデバイスを示す断面図。 相変化ランダムアクセスメモリ（ＰＣＲＡＭ）デバイスを形成する文脈で製造途中のデバイスを示す断面図。 相変化ランダムアクセスメモリ（ＰＣＲＡＭ）デバイスを形成する文脈で製造途中のデバイスを示す断面図。 相変化ランダムアクセスメモリ（ＰＣＲＡＭ）デバイスを形成する文脈で製造途中のデバイスを示す断面図。
特定の実施形態に従って、ＰＣＲＡＭを形成する文脈で製造途中のデバイスを示す断面図。 特定の実施形態に従って、ＰＣＲＡＭを形成する文脈で製造途中のデバイスを示す断面図。 特定の実施形態に従って、ＰＣＲＡＭを形成する文脈で製造途中のデバイスを示す断面図。 特定の実施形態に従って、ＰＣＲＡＭを形成する文脈で製造途中のデバイスを示す断面図。 特定の実施形態に従って、ＰＣＲＡＭを形成する文脈で製造途中のデバイスを示す断面図。 特定の実施形態に従って、ＰＣＲＡＭを形成する文脈で製造途中のデバイスを示す断面図。
様々な実施形態に従って、二重バリア層の第１のサブ層として利用できる高炭素含有材料を蒸着させる方法を示すフローチャート。
様々な実施形態に従って、二重バリア層の第１のサブ層として利用できるパリレン膜を蒸着させる方法を示すフローチャート。
図３Ｂに関連して記載したようにパリレン膜を形成するために利用できる装置を示す簡略図。
図３Ｂに関連して記載したようにパリレンＡＦ−４膜を形成するために利用できる反応機構を示す図。
分子層蒸着法で膜（例えば、二重バリア層の第１のサブ層）を形成する方法を示すフローチャート。
原子層蒸着法で膜（例えば、二重バリア層の第２のサブ層）を蒸着させる方法を示すフローチャート。
化学蒸着法で膜（例えば、二重バリア層の第２のサブ層）を蒸着させる方法を示すフローチャート。
本明細書に記載の様々な蒸着法を実行するために利用可能な単一ステーション反応チャンバを示す簡略図。
本明細書に記載の様々な蒸着法を実行するために利用可能なマルチステーション反応チャンバを示す簡略図。
本明細書の特定の実施形態に従って、複数の反応チャンバを有するクラスタツールを示す簡略図。
試験された異なる膜について、漏れ電流および破壊電圧を示す表。
試験された異なるタイプの膜について、ＨＣｌバブルテストの結果を示すグラフ。
本願では、「半導体ウエハ」、「ウエハ」、「基板」、および、「半導体基板」という用語が、交換可能に用いられている。「製造途中の半導体デバイス」にも言及されている。当業者であれば、「製造途中の半導体デバイス」という用語は、製造の多くの段階の内のいずれかの間の半導体デバイスウエハを指しうることがわかる。半導体デバイス産業で用いられるウエハまたは基板は、通例、２００ｍｍ、または、３００ｍｍ、または、４５０ｍｍの直径を有する。以下の詳細な説明は、実施形態が半導体ウエハであるワークピースに対して実施されることを想定している。ただし、実施形態はそれらに限定されない。ワークピースは、様々な形状、サイズ、および、材料を有してよい。半導体ウエハに加えて、開示された実施形態を利用しうるその他のワークピースは、プリント回路基板、磁気記録媒体、磁気記録センサ、鏡、光学素子、微小機械素子など、様々な物品を含む。同様に、以下の説明は主に相変化ランダムアクセスメモリ（ＰＣＲＡＭ）デバイスに言及するが、実施形態はこれに限定されない。ハロゲン化物含有化学物質から損傷を受けやすい任意の製造途中のデバイスを含め、他のデバイスにも、開示されている実施形態の利点がありうる。
以下の説明では、提示した実施形態の完全な理解を促すために、数多くの具体的な詳細事項が示されている。開示された実施形態は、これらの具体的な詳細事項の一部またはすべてがなくとも実施可能である。また、開示した実施形態が不必要に不明瞭となることを避けるため、周知の処理動作の詳細な説明は省略した。開示した実施形態は、具体的な実施形態に関連して説明されているが、開示した実施形態を限定する意図はないことを理解されたい。
多くの半導体デバイスが、酸化に弱い材料を含む。かかる材料は、酸素含有大気または水蒸気含有大気に暴露されると、すぐに劣化する。かかる劣化を防ぐために、これらの材料は、バリア層で被覆されることが多い。バリア層は、下にある酸化感受性材料が酸化されないように、酸化剤の通過を遮断する。
バリア層として利用されてきた材料の１つは、窒化シリコン（ＳｉＮ）である。本明細書で用いられているように、窒化シリコンという用語は、ドープされた形態およびドープされていない形態の窒化シリコン、ならびに、定比性の形態および非定比の形態の窒化シリコンを含むと理解される。例えば、膜は、いくつかの例において、炭窒化シリコン膜、酸素窒化シリコン膜などであってよい。様々な文脈において、ＳｉＮは、非導電性であり、非常によく酸化体の通過を遮断するよう機能するので、バリア層材料として望ましい。さらに、ＳｉＮは、プラズマ原子層蒸着反応（ＰＥＡＬＤ）などの原子層蒸着（ＡＬＤ）反応を用いて蒸着できる。したがって、高アスペクト比のフィーチャ（例えば、少なくとも約１０の深さ／幅アスペクト比を有するフィーチャ）内に高い共形性で蒸着できる。相変化ランダムアクセスメモリ（ＰＣＲＡＭ）デバイスを形成する文脈で実行される本明細書の様々な実施形態では、凹部フィーチャが、少なくとも約１０のアスペクト比を有しうる。多くの場合、凹部フィーチャのアスペクト比は、約１５である。かかるフィーチャのクリティカルディメンション（例えば、幅）の例は、約３００Å（例えば、約２００〜４００Åの間）であってよい。
しかしながら、ＳｉＮ（特に、ＡＬＤ蒸着されたＳｉＮ）は、通例、ハロゲン化物含有化学物質を用いて蒸着される。多くの場合、ＳｉＮは、反応物質の１つとしてジクロロシラン（ＤＣＳ、Ｈ２ＳｉＣｌ２）を用いて蒸着される。例えば、ＤＣＳは、アンモニア（ＮＨ３）と反応してＳｉＮの層を形成しうる。残念ながら、このハロゲン化物含有化学物質は、製造途中の半導体デバイスに存在する特定のハロゲン化物感受性材料を攻撃して劣化させうる。本明細書で用いられているように、ハロゲン化物感受性材料は、ハロゲン化物含有化学物質に暴露された時に劣化する（例えば、望ましくない反応をする）材料である。
カルコゲニド材料は、ハロゲン化物に弱い一群の材料の一例である。カルコゲニド材料（例えば、カルコゲニドガラス、例として、ＧｅＳｂＴｅおよびＡｇＩｎＳｂＴｅ）が、相変化メモリデバイスの製造に利用されうる。ＳｉＮバリア層が、上述の化学物質を用いてカルコゲニド材料上に蒸着される時、ＤＣＳおよびＮＨ３の間の反応から形成されたＨＣｌが、露出したカルコゲニド材料を攻撃して劣化させうる。
図１Ａ〜図１Ｅは、様々な製造工程中の製造途中のＰＣＲＡＭ半導体デバイスを示す断面図である。図１Ａに示すように、材料のスタックが、下層の上に蒸着されており、この例の下層は、酸化物層１０１である。この例における材料のスタックは、金属層１０２（例えば、タングステンまたは別の金属）、第１の炭素層１０３、第１のカルコゲニド層１０４、第２の炭素層１０５、第２のカルコゲニド層１０６、第３の炭素層１０７、および、窒化物キャップ層１０８を備える。金属層１０２は、電気接触層として機能する。カルコゲニド層１０４および１０６は、デバイスの動作中に相変化を受ける層である。炭素層１０３、１０５、および、１０７は、カルコゲニド層１０４および１０６が互いに干渉することを防ぐと共に、カルコゲニド層１０４および１０６を相変化させるために用いられる電気経路を提供する。
処理中、凹部フィーチャが、図１Ｂに示すように、部分的にスタック内にエッチングされる。このエッチング処理は、第２のカルコゲニド層１０６を貫通するなど、スタックの一部をエッチングしてよい。次に、図１Ｃに示すように、第１の窒化シリコンバリア層１０９が蒸着される。この第１の窒化シリコンバリア層１０９は、スタックがさらにエッチングされる時に、第２のカルコゲニド層１０６を保護するのに役立ちうる。例えば、図１Ｄに示すように、処理は、第２のエッチング処理を継続して、スタックを酸化物層１０１までさらにエッチングする。第１の窒化シリコンバリア層１０９が蒸着されなかった場合、１つのカルコゲニド層（例えば、カルコゲニド層１０４）からのエッチング副生成物が、他のカルコゲニド層（例えば、カルコゲニド層１０６）上に再び堆積して、汚染／欠陥を引き起こしうる。スタックが図１Ｄに示すようにエッチングされた後、第２の窒化シリコンバリア層１１０が、図１Ｅに示すように蒸着されてよい。絶縁膜（図示せず）が、エッチングされた凹部において蒸着されてもよい。絶縁膜は、酸化物（酸化シリコン、スピンオンガラスなど）であってよい。
第１および第２のＳｉＮバリア層１０９および１１０は、下層を汚染および酸化から保護するのに役立つ。特に、ＳｉＮバリア層は、後の統合工程中に、例えば、凹部が酸化物材料で満たされる時に、酸化に対して非常に良好な保護を提供する。ＰＣＲＡＭの文脈で良好なバリア層として機能するためには、バリア層材料が、（ａ）低温（例えば、約２５０℃以下）で蒸着されること、（ｂ）高アスペクト比フィーチャ内に比較的均一に蒸着されるように良好なステップカバレッジ／共形性を示すこと、（ｃ）酸化への良好な耐性を提供すること、（ｄ）カルコゲニド層の二次汚染を最小化すること、（ｅ）凹部フィーチャのクリティカルディメンションの良好な制御を提供すること、（ｆ）非導電性であること、および、（ｇ）下層への良好な付着を提供すること、が有利である。概して、ＳｉＮバリア層は、これらの性質を示す。しかし、第１および／または第２の窒化シリコンバリア層１０９および１１０は、通例、上述のように、ハロゲン化物含有化学物質を用いて蒸着される。しばしば、ハロゲン化物は、塩素（例えば、ジクロロシラン（ＤＣＳとも呼ぶ）として供給される）であるが、その他のハロゲン化物が一部の例で用いられてもよい。ハロゲン化物は、他の反応物質（例えば、アンモニア）と反応して、カルコゲニド層１０４および１０６を不必要に攻撃して劣化させる種（例えば、ＨＣｌ）を形成する。
二重バリア層
本明細書の様々な実施形態では、バリア層が、２つのサブ層として蒸着されてよい。２つのサブ層は、まとめて二重層と呼んでもよい。バリア層の第１のサブ層は、（ａ）スタック内の層を攻撃／劣化させることなしに第１のサブ層を蒸着でき、（ｂ）第１のサブ層がスタック内の層（特に、第１および／または第２のカルコゲニド層１０４および１０６）を保護するように、最適化されてよい。バリア層の第２のサブ層は、酸化に対する高品質なバリア層を提供するように最適化されてよい。このように、スタック材料は、酸化と、酸化バリア（例えば、ＳｉＮ）を蒸着させるために用いられる化学物質との両方に由来する劣化から保護されうる。
図２Ａ〜図２Ｅは、特定の実施形態に従って、様々な製造工程中の製造途中のＰＣＲＡＭ構造を示す断面図である。図２Ｆは、図２Ｅの一部を示す拡大図である。この実施形態では、材料のスタックが、下層の上に蒸着されており、この例の下層は、酸化物層１０１である。スタックは、金属層１０２（例えば、タングステンまたは別の金属）、第１の炭素層１０３、第１のカルコゲニド層１０４、第２の炭素層１０５、第２のカルコゲニド層１０６、第３の炭素層１０７、および、窒化物キャップ層１０８を備える。図２Ａのスタックは、図１Ａに示したものと同じである。図２Ｂに示すように、スタックは、最初のエッチング動作中に部分的にエッチングされる。次いで、第１のバリア層が、図２Ｃに示すように蒸着されてよい。ここで、第１のバリア層は、２つのサブ層１０９ａおよび１０９ｂを備える。第１のバリア層の第１のサブ層１０９ａは、第１の材料（例えば、非晶質炭素、パリレン、または、その他の非導電性／高炭素含有材料などの炭素材料）、であってよく、第１のバリア層の第２のサブ層１０９ｂは、第２の材料（例えば、ＳｉＮ、または、酸化に対する良好な保護および第１のサブ層への良好な付着を提供する別の材料）であってよい。
次に、凹部フィーチャは、図２Ｄに示すように、さらにエッチングされてよい。スタックがエッチングされ、下層の酸化物層１０１が露出された後、第２のバリア層が、図２Ｅに示すように蒸着されてよい。第１のバリア層と同様に、第２のバリア層は、２つのサブ層で構成されてよい。第２のバリア層の第１のサブ層１１０ａは、第１の材料（例えば、非晶質炭素、パリレン、または、その他の非導電性／高炭素含有材料などの炭素材料）、であってよく、第２のバリア層の第２のサブ層１１０ｂは、第２の材料（例えば、ＳｉＮ、または、酸化に対する良好な保護および第１のサブ層への良好な付着を提供する別の材料）であってよい。第１のバリア層の第１のサブ層１０９ａは、第２のバリア層の第１のサブ層１１０ａと同じまたは異なる材料であってよい。同様に、第１のバリア層の第２のサブ層１０９ｂは、第２のバリア層の第２のサブ層１１０ｂと同じまたは異なる材料であってよい。
図２Ｅの上隅に、点線のボックスが示されている。図のこの部分は、図２Ｆの拡大図に示されている。図２Ａ〜図２Ｆに示した例において、第１および第２のバリア層の各々は、２つのサブ層として実施されている。２つのサブ層は、二重層と呼んでもよい。いくつかの実施形態では、１つのバリア層のみが、２つのサブ層として実施されてもよい。図１Ｅを参照すると、いくつかの実施形態において、第１のバリア層１０９が単層であり、第２のバリア層１１０が二重層であってもよい。他の実施形態において、第１のバリア層１０９が二重層であり、第２のバリア層１１０が単一層であってもよい。ＡＬＤ蒸着されたＳｉＮを含むように加工されたバリア層は、特に、バリア層がハロゲン化物含有化学物質に弱い材料の上に蒸着される場合に、本明細書に開示された二重層技術を用いた加工に特に適しうる。しかしながら、本明細書に記載の技術は、この文脈に限定されない。
図１Ａ〜図１Ｅおよび図２Ａ〜図２Ｆは、ＰＣＲＡＭデバイスを形成する文脈で提供されているが、実施形態はこれに限定されない。本明細書に記載の技術は、多くの異なる文脈で有用である。概して、実施形態は、ハロゲン化物含有化学物質（例えば、ＨＣｌなどの有害な種に基板を暴露することにつながる塩素含有化学物質）への暴露による損傷から下層を保護することが望ましい用途で有用である。上述のカルコゲニド材料に加えて、ハロゲン化物感受性材料の他の例は、銅膜およびアルミニウム膜を含むが、これらに限定されない。二重層の第１のサブ層は、ハロゲン化物含有化学物質（例えば、ＨＣｌ）からの損傷に対する保護を提供する。この第１のサブ層は、時に、ハロゲン化物遮断層、または、より具体的にはＨＣｌ遮断層と呼ばれる。二重層の第２のサブ層は、下層材料は酸化されないように、酸化に対する保護を提供する。これらのサブ層は共に、高品質／多目的な保護を下層に提供する。
本明細書の実施形態の多くは、二重層として実装された２つのサブ層を含むバリア層の文脈に提示されているが、一部の例では、さらなるサブ層が存在してもよいことを理解されたい。さらなるバリア層のサブ層が、本明細書に記載の２つのサブ層の間に設けられてもよいし、かかる層の外側（例えば、本明細書に記載の両方のサブ層の下または上）に設けられてもよい。本明細書に記載の２つのサブ層は、しばしば、互いに直接物理的に接触しているが、必ずしもその必要はない。
二重バリア層内のサブ層の材料
上述のように、本明細書に記載のサブ層は、異なる目的のために提供される。これらの異なる目的を達成するために、サブ層は、異なる材料で形成されてよい。通例、第１のサブ層（ＨＣｌまたはその他のハロゲン化物含有化学物質からの損傷に弱い材料の上に直接蒸着されうる）は、ＨＣｌおよび／またはその他の有害なハロゲン化物含有化学物質に対する高品質のバリアを提供する材料で形成される。第２のサブ層（第１のサブ層の上に蒸着されうる）は、通例、酸化に対する高品質のバリアを提供する材料で形成される。第１および／または第２のサブ層のために選択される材料は、低い蒸着温度（例えば、約２５０℃以下）、高アスペクト比のトレンチを被覆するための高品質のステップカバレッジおよび共形性など、特定のさらなる品質を示しうる。共形性に関しては、多くの場合で、凹部フィーチャの側壁上で測定して、サブ層の最も薄い部分が、サブ層の最も厚い部分の厚さの少なくとも約６０％であってよい。第１および／または第２のサブ層は、通例、電気絶縁材料で形成される。
第１のサブ層に関して、高い炭素含有量を有する材料が、ＨＣｌなどのハロゲン化物に対する高品質のバリアを提供することが示された。したがって、多くの実施形態において、バリア層の第１のサブ層は、高い炭素含有量を有する材料で形成される。いくつかの例において、第１のバリア層の材料は、少なくとも約４０重量％の炭素（例えば、少なくとも約９９重量％の炭素）を有してよい。第１のサブ層としての利用に適しうる一群の材料は、アッシャブルハードマスク（ＡＨＭ）材料である。ＡＨＭ材料の例としては、主に炭素で構成され、残りの成分が、通例は水素であり、一部の例では窒素などの他の元素を微量に含む非晶質炭素材料が挙げられる。
いくつかの他の例において、第１のサブ層の材料は、パリレン材料であってもよい。パリレンとは、通例は蒸着技術で蒸着される様々な有機ポリマのことである。パリレンＡＦ−４およびパリレンＮなど、第１のサブ層のための材料として有用でありうる多くの様々な種類のパリレンがあるが、これらに限定されない。様々な実施形態で第１のサブ層に利用されうるその他の高炭素材料は、ポリナフタレン−Ｎ、ポリナフタレン−Ｆ、フッ素化非晶質炭素、フッ素化炭化水素、テフロン−ＡＦ（テフロンは登録商標）、および、熱蒸着されたフッ化炭素（例えば、ＣＶＤフッ化炭素）を含むが、これらに限定されない。本明細書で挙げたような高炭素含有膜は、損傷を与えるハロゲン化物（ＨＣｌなど）に対する高品質のバリアを提供することが示されている。
特定の実施例において、第１のサブ層は、有機ポリマまたは有機金属ポリマ材料であってよい。様々なポリマ材料が、高品質ＨＣｌバリアを提供すると示されている。多くの例において、第１のサブ層は、ハロゲン化物含有化学物質を用いることなしに蒸着される。同様に、第１のサブ層は、下層材料を酸化しない反応物質／条件を用いて蒸着されうる。様々な実施形態において、第１のサブ層は、酸化プラズマにも水素系プラズマにも基板を暴露させることなしに蒸着されうる。
第２のサブ層の材料は、下層材料の酸化に対する良好な保護を提供することが好ましい。高品質な酸化保護を提供することがわかっている材料の１つは、ＳｉＮである。また、ＳｉＮは、比較的低温で共形に蒸着できるので有用である。ＳｉＮは、第１のサブ層の下にある材料を損傷しうるハロゲン化物含有化学物質を用いて蒸着されうるので、第２のサブ層材料として特に適切である。
本明細書の実施形態の多くは、ＳｉＮを第２のサブ層として有する二重バリア層の文脈で提供されているが、これは必ずしも当てはまるものではない。第２のサブ層の材料は、酸化に対する良好な保護を提供する任意の非導電材料であってよい。しばしば、第２のサブ層は、ハロゲン化物含有（例えば、塩素含有）化学物質を用いて蒸着される材料である。様々な例において、第２のサブ層は、損傷を与える化学物質（ＨＣｌなど）への基板の暴露につながる化学物質を用いて蒸着されうる。ＳｉＮの場合（例えば、多くの場合は、ＡＬＤ蒸着されたＳｉＮ）、ＳｉＮ材料の蒸着は、互いに反応してＨＣｌを形成しうるジクロロシランおよびアンモニアへの基板の暴露を伴いうる。第２のサブ層に利用できる材料のさらなる例は、ＳｉＣＮおよびＳｉＣを含むが、これらに限定されない。これらの材料は、第１のサブ層の下にある材料を損傷する化学物質（例えば、水素プラズマ）を用いて蒸着されうる。しかしながら、第１のサブ層が、第２のサブ層の蒸着中に下層の材料を保護できる。
二重バリア層内の第１のサブ層の形成
二重バリア層内の第１のサブ層は、通例、上述のように高炭素材料である。第１のサブ層は、一般的に、蒸着技術を用いて蒸着される。いくつかの異なる方法を記載する。
本明細書で挙げるプロセスパラメータの多くは、３００ｍｍウエハ上に材料を蒸着するための４ステーションを有するＶｅｃｔｏｒ（商標）モジュール（カリフォルニア州フレモントのＬａｍ Ｒｅｓｅａｒｃｈ社製）に対応する。図５〜図７（後に詳述する）は、図３Ａに示す方法を実行するための適切な装置の例を提示する。当業者であれば、プロセスパラメータが、蒸着チャンバの容積、ウエハサイズ、および、その他の要素に基づいて増減されてよいことが容易にわかる。例えば、ＬＦ発生器およびＨＦ発生器の電力出力は、通例、ウエハの蒸着表面積に正比例する。３００ｍｍのウエハに用いられる電力は、一般に、２００ｍｍのウエハに用いられる電力よりも２．２５高い。同様に、流量は、蒸着チャンバの空容量に依存し、空容量は、４つのＮｏｖｅｌｌｕｓ社Ｖｅｃｔｏｒ（商標）蒸着チャンバの各々について１９５Ｌである。
図３Ａは、特定の実施形態に従って、高炭素含有材料を形成するための一般的な処理フローにおける段階を示す。高炭素含有材料は、アッシャブルハードマスク材料として一般に用いられる材料であってよい。この高炭素含有材料は、本明細書に開示するように、二重バリア層の第１のサブ層を形成しうる。アッシャブルハードマスク材料は、エッチングマスクとして一般に用いられる炭素系の膜である。様々な実施形態において、ハードマスク材料は、非晶質炭素系の膜である。図の実施形態において、方法３００は、蒸着チャンバ内に半導体基板を準備する工程で始まる（ブロック３０２）。例えば、半導体基板は、Ｖｅｃｔｏｒ（商標）モジュールに適した３００ｍｍ半導体ウエハであってよい。次いで、前駆体処理ガスが、チャンバに導入される（ブロック３０４）。特定の例において、前駆体処理ガスは、少なくともアセチレンを含む。前駆体ガスのその他の例は、メタン、プロピレン、および、その他の炭化水素（例えば、ＣｘＨｙ、ただし、２＜ｘ＜４および２＜ｙ＜１０）を含む。
蒸着チャンバサイズおよびその他のプロセスパラメータに応じて、アセチレンの流量は、蒸着処理中に約３，０００〜１０，０００ｓｃｃｍであってよい。一実施形態において、アセチレンの流量は、約５，０００〜８，０００ｓｃｃｍであってよい。上述のように、処理ガスは、メタン、エチレン、プロピレン、ブタン、シクロヘキサン、ベンゼン、および、トルエンなど、他の炭素含有前駆体を含んでもよい。
搬送ガスが、前駆体を希釈するために用いられてよい。搬送ガスは、ヘリウム、アルゴン、窒素、水素、または、それらの組みあわせなど、半導体処理に用いられる任意の適切な搬送ガスを含みうる。搬送ガスの総流量は、蒸着チャンバサイズおよびその他のプロセスパラメータに依存してよく、約５００〜１０，０００ｓｃｃｍの範囲であってよい。具体的な一実施形態において、窒素およびヘリウムが、約５００〜５，０００ｓｃｃｍおよび約３００〜３，０００ｓｃｃｍの対応する流量範囲を有する搬送ガスとして用いられる。
図の実施形態では、次に、高炭素含有材料が、プラズマ化学蒸着（ＰＥＣＶＤ）またはその他の蒸着処理によって半導体基板上に蒸着される（ブロック３０６）。例えば、単一周波数のプラズマ生成処理では、高周波発生器が、蒸着処理中に、約２〜６０ＭＨｚ（例えば、一部の例では、約７〜１３．５６ＭＨｚ）で、約１０００〜３０００Ｗの間または約１５００〜２５００Ｗの間（一例では、約２０００Ｗ）の電力を供給してよい。この電力は、４つのステーション／基板に供給される。この電力は、（設定電力および基板の面積を考慮すると）、約３５００〜１１０００Ｗ／ｍ２の間の電力密度に対応しうる。これは、（基板への電力効率／供給を考慮すると）、約５００〜４４００Ｗ／ｍ２の間の受信電力密度に対応しうる。周波数の一例は、１３．５６ＭＨｚである。電力効率は、通例、設定電力に関して約７０〜８０％の間である。一例において、入力電力の約７０〜８０％がイオン衝撃によってシャワーヘッド／ペデスタルに伝達されるが、残りは、プラズマを維持すると共にガスを加熱するために消費される。蒸着処理は、基板の温度が約５０〜４００℃の間にある時に実行されてよい。蒸着チャンバの圧力は、約２〜８Ｔｏｒｒでに維持されてよい。高炭素含有材料蒸着のための処理条件の一例を、表１にまとめた。所望の厚さの膜が蒸着されるまで、蒸着が続けられる。様々な実施形態によれば、第１のサブ層は、約１５〜１００Åの間（例えば、約２０〜５０Åの間）の厚さまで蒸着されてよい。蒸着速度の例は、一部の場合では、約２０Å／分であってよい。
上記の処理条件はすべて、結果としての膜が、ＨＣｌ（または、その他の有害なハロゲン化物含有化学物質）に対する高品質のバリアを提供する非導電性の高炭素膜である限りは、表１に示した範囲例の外側に変更されてもよい。流量の例が表１に記載されているが、特定の実施形態において、本発明の方法は、低流量処理（えば、１００〜１０００ｓｃｃｍ以下のアセチレン流量）で用いられる。これらの低流量での希釈が再現性にとって特に有害でありうるので、低蒸気圧スタビライザの利用が有利である。高炭素含有アッシャブルハードマスク材料を形成するための方法が、以下の特許および特許出願でさらに記載されており、各々は、参照によってその全体が本明細書に組み込まれる：米国特許第７，８２０，５５６号；米国特許第７，９５５，９９０号；２０１４年５月５日出願の米国特許出願第１４／２７０，００１号「ＳＵＬＦＵＲ ＤＯＰＥＤ ＣＡＲＢＯＮ ＨＡＲＤ ＭＡＳＫＳ」；および、２０１４年４月８日出願の米国特許出願第１４／２４８，０４６号「ＨＩＧＨ ＳＥＬＥＣＴＩＶＩＴＹ ＡＮＤ ＬＯＷ ＳＴＲＥＳＳ ＣＡＲＢＯＮ ＨＡＲＤＭＡＳＫ ＢＹ ＰＵＬＳＥＤ ＬＯＷ ＦＲＥＱＵＥＮＣＹ ＲＦ ＰＯＷＥＲ」。
図３Ｂは、二重バリア層の第１のサブ層として利用できるパリレン膜を形成する方法のフローチャートを示す。方法は、パリレンＡＦ−４を形成する文脈で説明されているが、その他のタイプのパリレン膜が一部の例で用いられてもよい。図３Ｃは、図３Ｂに示す方法を実行するために利用できる装置の簡略図である。図３Ｄは、図３Ｂに示す方法および図３Ｃに示す装置を用いてパリレンＡＦ−４膜を形成するために利用できる反応を示している。図３Ｂの方法は、図３Ｃおよび図３Ｄを参照して説明される。
図３Ｂに示すように、方法３１０は、反応チャンバ３２２に基板３２６を供給することによって始まる（ブロック３１２）。方法３１０は、二量体（例えば、固体二量体ＡＦ−４）を昇華させて気相二量体（例えば、気体二量体ＡＦ−４）を形成し、熱分解器３２０内で気相二量体を熱分解して気相単量体を形成する工程に進む（ブロック３１４）。熱分解工程は、酸素（および／または任意のハロゲン）の不在下で高温で有機材料を熱化学分解することを含む。熱分解の温度の例は、約４００℃超であってよい。熱分解の圧力の例は、約１０ｍトール〜１００トールの間であってよい。次いで、気相単量体は、反応チャンバ３２２に供給されて重合され、基板上（凹部フィーチャの側壁上など）にポリマ膜（例えば、パリレンＡＦ−４膜）の層を形成する（ブロック３１６）。
反応チャンバ３２２は、基板支持ペデスタル３２４上に基板３２６を収容しうる。基板支持ペデスタルは、特定の温度（例えば、約４００℃超）に基板を維持してよい。反応チャンバは、約１０ｍトール〜１００トールの間の圧力に維持されてよい。ポリマ膜の形成前に、基板３２２は、ＨＣｌまたはその他の有害なハロゲン化物含有化学物質に弱い露出した材料（例えば、カルコゲニド層、銅層、アルミニウム層など）を有しうる。パリレンＡＦ−４膜の形成後、二重バリア層の第１のサブ層の蒸着が完了し、第２のサブ層が蒸着されてよい。上述の方法と同様に、第１のサブ層は、約１５〜１００Åの間（例えば、約２０〜５０Åの間）の厚さまで蒸着されてよい。多くの例において、第１のサブ層は、少なくとも約２０Åの厚さである。第１のサブ層の厚さの上限は、基板上のフィーチャ（かかるフィーチャが存在する場合）のアスペクト比、および、かかるフィーチャが第２のサブ層（例えば、ＳｉＮ）で完全に満たされるか、第２のサブ層で裏張りされるだけで酸化物などの別の材料で後に満たされるか、に依存しうる。
第１のサブ層がパリレンＡＦ−４以外のパリレン膜である場合、他の二量体が利用されうる。同様に、他の反応パラメータ（温度、圧力、など）が、関連するパリレン膜の形成に適するものとして用いられてよい。
図３Ｅは、分子層蒸着（ＭＬＤ）法を用いて有機ポリマ膜を形成する方法を示すフローチャートである。いくつかの実施形態において、この方法は、二重バリア層の第１のサブ層を形成するために用いられてよい。ＭＬＤ法は、２つの半反応を含むＡＬＤのようなサイクルを用いて有機ポリマの薄膜を蒸着しうる。いくつかの例において、ＭＬＤ法は、従来のＡＬＤ法ほどは吸着を制限されずに駆動されうる。例えば、特定のＭＬＤ法は、反応物質の不飽和または過飽和を利用してよい。ＡＬＤ法およびＭＬＤ法は、特定の実施形態においてフィーチャの側壁を裏張りする共形膜を形成するのに特によく適している。ＭＬＤ法は、以下の米国特許出願においてさらに論じられており、特許出願の各々は、参照によって全体が本明細書に組み込まれる：２０１４年７月３０日出願の米国特許出願第１４／４４６，４２７号「ＭＥＴＨＯＤ ＯＦ ＣＯＮＤＩＴＩＯＮＩＮＧ ＶＡＣＵＵＭ ＣＨＡＭＢＥＲ ＯＦ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＳＵＢＳＴＲＡＴＥ ＰＲＯＣＥＳＳＩＮＧ ＡＰＰＡＲＡＴＵＳ」、および、２０１５年５月２５日出願の米国特許出願第１４／７２４，５７４号「ＴＥＣＨＮＩＱＵＥ ＴＯ ＤＥＰＯＳＩＴ ＳＩＤＥＷＡＬＬ ＰＡＳＳＩＶＡＴＩＯＮ ＦＯＲ ＨＩＧＨ ＡＳＰＥＣＴ ＲＡＴＩＯ ＣＹＬＩＮＤＥＲ ＥＴＣＨ」。
方法３３０は、第１の反応物質が反応チャンバ内に流されて基板面上に吸着する工程３３１で始まる。反応物質は、部分的にエッチングされたフィーチャ内に深く浸透し、フィーチャの側壁上に吸着しうる。第１の反応物質は、吸着層を形成する。いくつかの実施例において、第１の反応物質は、有機金属材料である。特定の実施形態において、有機金属材料は、アルミニウムを含む。第１の反応物質として利用できるアルミニウム含有有機金属材料の一例は、トリメチルアルミニウム（ＴＭＡ）である。いくつかの別の例において、有機金属材料は、タングステン含有材料（例えば、ＷＣＮ）であってもよい。多くの他の有機金属材料が用いられてもよい。いくつかの実施例において、第１の反応物質は、酸無水物であってもよい。適切な酸無水物の一例は、無水マレイン酸である。第１の反応物質は、不活性搬送ガス（例えば、窒素、アルゴン、ヘリウム、ネオンなど）と共に供給されてよい。第１の反応物質が流れる継続期間は、約０．１〜２０秒の間であってよい。
次に、工程３３３で、反応チャンバは、余分な第１の反応物質を反応チャンバから除去するために、任意選択的にパージされてもよい。次に、工程３３５で、第２の反応物質が、反応チャンバに供給される。工程３３５の継続期間の例は、約０．１〜２０秒の間であってよい。いくつかの実施形態において、第２の反応物質は、ジアミン、ジオール、チオール、または、三官能性化合物であってよい。特定の実施形態において、第２の反応物質は、エチレングリコールおよび／またはエタノールアミンであってもよい。第２の反応物質は、第１の反応物質と反応して、基板上に保護膜を形成する。特定の一例において、第１の反応物質は有機金属材料（例えば、ＴＭＡまたはその他）であり、第２の反応物質はエチレングリコールである。別の特定の例において、第１の反応物質は酸無水物（例えば、無水マレイン酸またはその他）であり、第２の反応物質はエタノールアミンである。かかる反応物質の組み合わせは、ＨＣｌに対する高品質バリアを提供する膜につながることがわかっている。ポリマ膜は、全くプラズマに依存することなしに、熱反応で形成されうる。いくつかの実施形態において、基板は、ポリマ膜の形成中に約２５〜２５０℃の間の温度に維持されてよい。ポリマ膜の形成中、膜の蒸着に用いられる反応チャンバは、約０．５〜１０トールの間の圧力に維持されてよい。
次に、工程３３７で、反応チャンバは、任意選択的にパージされてもよい。工程３３３および３３７におけるパージは、非反応性ガスで反応チャンバを一掃する（ｓｗｅｅｐ）こと、反応チャンバを排気すること、または、それらの何らかの組みあわせ、によって実行されてよい。パージの目的は、任意の非吸着反応物質および副生成物を反応チャンバから除去することである。パージ工程３３３および３３７はいずれも任意選択的であるが、望ましくない気相反応を防ぐのに役立つと共に、蒸着結果の改善につながりうる。
次に、工程３３９で、ポリマ膜が十分に厚いか否かが判定される。かかる判定は、サイクルごとに蒸着される厚さおよび実行されたサイクル回数に基づいてなされてよい。様々な実施形態において、各サイクルは、約０．１〜１ｎｍの間の膜を蒸着し、その厚さは、反応物質が反応チャンバへ流される時間の長さ、および、結果として得られる反応物質の飽和レベルに依存する。膜がまだ十分に厚くない場合、方法３３０は、工程３３１から繰り返して、さらなる層を蒸着することによって膜厚を追加する。そうでない場合、方法３３０は完了する。後続の反復において、工程３３１は、さらなる第１の反応物質を基板上に吸着させる工程と、工程３３５の以前の反復によって存在しうる第２の反応物質と第１の反応物質を反応させる工程との両方を含んでよい。換言すると、最初のサイクル後、工程３３１および３３５の両方が、第１および第２の反応物質の間の反応を含みうる。
上述のように、二重バリア層の第１のサブ層は、しばしば、高炭素膜である。高炭素膜を形成するために用いられる方法は、図３Ａ〜図３Ｅに関して説明した方法に限定されない。
二重バリア層内の第２のサブ層の形成
二重バリア層の第２のサブ層は、第１のサブ層の上に形成される。第２のサブ層は、酸化に対する保護を下層材料に提供する。様々な実施形態において、第２のサブ層は、いずれも熱エネルギおよび／またはプラズマを用いて蒸着反応を促進することによって実行されうる化学蒸着（ＣＶＤ）または原子層蒸着（ＡＬＤ）などの蒸着方法を用いて蒸着される。多くの例において、第２のサブ層はＳｉＮであるが、その他の材料が必要に応じて用いられてもよい。
図４Ａは、プラズマ原子層蒸着を用いて材料を蒸着する方法４００を示すフローチャートである。方法４００は、ＳｉＮを形成する文脈で説明されているが、適切な反応物質および反応条件が提供されれば、その他の材料が形成されてもよい。いくつかの例において、方法４００は、カリフォルニア州フレモントのＬａｍ Ｒｅｓｅａｒｃｈ社製のＶｅｃｔｏｒ（登録商標）製品群の反応チャンバで実行されてよい。方法４００を実行するために利用できる装置の例が、図５〜図７に提示されている。
方法４００は、反応チャンバに基板を供給することによって始まる（ブロック４０１）。基板は、約５０〜４００℃の間の温度に維持されてよい。反応チャンバは、約０．１〜１００トールの間の圧力に維持されてよい。次に、第１の反応物質が反応チャンバ内に流され、基板の表面上に吸着することを許容される（ブロック４０３）。様々な実施例において、第１の反応物質は、ハロゲン化物含有反応物質（例えば、塩素含有反応物質）であってよい。第１の反応物質は、多くの例において、シリコン含有反応物質であってもよい。特定の例において、第１の反応物質は、ジクロロシラン（ＤＣＳ）である。第１の反応物質の流量の例は、約０．２５〜５Ｌ／分であってよい（単一のステーション／基板への流量）。第１の反応物質は、不活性搬送ガスと共に供給されてよい。第１の反応物質が供給される継続時間は、約０．１〜２０秒の間であってよい。次いで、反応チャンバは、任意選択的にパージされてもよい（ブロック４０５）。パージは、チャンバを排気すること、不活性ガスでチャンバを一掃すること、または、それらの何らかの組みあわせ、によって実行されてよい。
第１の反応物質の流れが止まった後、および、反応チャンバが任意選択的にパージされた後、第２の反応物質が反応チャンバ内に流され、第１の反応物質と反応して膜を形成する（ブロック４０７）。多くの実施形態において、第２の反応物質は、窒素含有反応物質である。第２の反応物質は、多くの例において、水素含有反応物質であってもよい。第２の反応物質の一例は、アンモニアである。第２の反応物質の流量の例は、約０．２５〜２０Ｌ／分であってよい（単一のステーション／基板への流量）。第２の反応物質は、不活性搬送ガスと共に供給されてよい。第２の反応物質が流れる継続期間は、約０．１〜２０秒の間であってよい。いくつかの実施例において、第２の反応物質は、基板へ連続的に流れてよい。
反応チャンバは、所望の膜を形成するために、プラズマに暴露されて第１の反応物質と第２の反応物質との間の反応を促進する（ブロック４０９）。この膜は、二重バリア層の第２のサブ層である。ブロック４０７での第２の反応物質の供給は、ブロック４０９でのプラズマ暴露の前、または、ブロック４０９でのプラズマ暴露と同時に、実行されてよい。多くの実施形態において、プラズマは、容量結合プラズマである。ただし、その他のタイプのプラズマが用いられてもよい（例えば、誘導結合プラズマ）。ＲＦ、ＤＣ、および、マイクロ波プラズマ発生器など、様々なタイプのプラズマ発生器が用いられてよい。単一周波数プラズマおよび二重周波数プラズマの両方が用いられてよい。いくつかの例において、プラズマは、約５０〜４００Ｈｚの間の周波数で供給された約２５〜１０００Ｗの間の低周波（ＬＦ）成分（単一のステーション／基板への電力）を用いて生成されてよく、この電力は、（設定電力と基板の面積とを考慮し、効率／供給からの損失を考慮せず）約３５０〜１４，５００Ｗ／ｍ２の間の電力密度に対応しうる。これらの例またはその他の例において、プラズマは、約２〜６０Ｈｚの間の周波数（例えば、約１３．５６Ｈｚ、または、一部の例では約２７Ｈｚ）で供給された約２５〜５０００Ｗの間の高周波（ＨＦ）成分（単一のステーション／基板への電力）を用いて生成されてよく、この電力は、（設定電力と基板の面積とを考慮し、効率／供給からの損失を考慮せず）約３５０〜７０，０００Ｗ／ｍ２の間の電力密度に対応しうる。
多くの例において、第１の反応物質および第２の反応物質は、互いに反応して、（所望の膜に加えて）望ましくないハロゲン化物含有種を形成する。例えば、第１の反応物質がＤＣＳであり、第２の反応物質がアンモニアである場合、ＤＣＳ由来の塩素がアンモニア由来の水素と結合して、ＨＣｌを形成しうる。ハロゲン化物遮断層として機能する第１のサブ層が存在しない場合、このＨＣｌは、製造途中のデバイス上の様々な材料に損傷を与えうる。
第２の反応物質の供給後、反応チャンバは、任意選択的にパージされる（ブロック４１１）。このパージは、反応チャンバを排気すること、反応チャンバを一掃すること、または、それらの組みあわせによって実行されてよい。次いで、膜厚が、最終的な所望の膜厚と比較されてよい（ブロック４１３）。ブロック４０３〜４１３が、１つのＡＬＤサイクルを構成する。膜がブロック４１３で十分に厚くなっていない場合、方法は、ブロック４０３で始まるＡＬＤサイクルを繰り返すことによって継続する。このサイクルは、蒸着された膜が所望の厚さに達するまで繰り返されてよく、所望の厚さに達した時点で、方法は完了する。共形膜を形成するためのＡＬＤおよび関連方法については、米国特許第８，７２８，９５６号にさらに記載されており、この特許は、参照によって本明細書にその全体が組み込まれる。
図４Ｂは、プラズマ化学蒸着を用いて材料を蒸着する方法４２０を示すフローチャートである。方法４２０は、ＳｉＮを形成する文脈で提示されているが、その他の材料がいくつかの例で用いられてもよい。方法４２０は、反応チャンバに基板を導入することによって始まる（ブロック４２１）。次に、第１および第２の反応物質が、反応チャンバ内に同時に流される（ブロック４２３）。この例において、第１の反応物質はジクロロシランであってよく、第２の反応物質はアンモニアであってよい。第１および／または第２の反応物質は、図４Ａに関して上述した特性を有してよく、ＨＣｌまたは別の有害ハロゲン化物含有種の形成につながりうる。１または複数の触媒を含め、多くの異なる反応物質が用いられてよい。第１のサブ層（第２のサブ層の下にある）は、有害なハロゲン化物含有種への暴露から下層材料を保護する。反応物質が流されている間に、反応チャンバは、プラズマに暴露され、第１および第２の反応物質の間の反応を促進する（ブロック４２３）。反応は、基板の表面上に反応生成物を堆積させる気相反応であってよい（ブロック４２５）。ブロック４２３および４２５に示した工程は、実質的に同時に実行されてよい。
サブ層がどのように蒸着されるかに関わらず、第２のサブ層の厚さの例は、約１５〜１０，０００Å（線幅によって制限される）であってよく、いくつかの例では、約１５〜５０Åであってよい。様々な例において、第２のサブ層は、少なくとも約１５Åの厚さ（例えば、少なくとも約２０Åの厚さ）である。第２のサブ層の厚さの上限は、基板上の任意の凹部フィーチャのアスペクト比、および、かかるフィーチャが窒素で完全に満たされるのか、窒素で裏張りされるだけで酸化物などの別の材料で後に満たされるのか、に依存しうる。いくつかの実施形態において、第１および第２のサブ層は併せて、約３０〜１０，０００Åの間の厚さを有してよい。
第１および第２のサブ層は、いくつかの例において、同じ反応チャンバ内で蒸着されてよい。これは、第１および第２のサブ層が化学蒸着および／または原子層蒸着技術で蒸着される場合に特に有益でありうる。単一の反応チャンバを両方のサブ層の蒸着に用いることは、蒸着工程の合間に基板を移送する必要がなく、下層材料の望ましくない酸化の可能性を低減する点で、有利でありうる。２つの異なる反応チャンバをサブ層の蒸着に用いることは、各チャンバをサブ層の一方の蒸着に最適化できる点で有利でありうる。これは、さらに、汚染を低減し、良好な付着および粒子性能を有するより高品質の膜を形成しうる。いくつかの実施例において、本明細書に記載の方法は、複数の反応チャンバを備えたクラスタツールで実行されてもよい。１つの反応チャンバが、第１のサブ層を蒸着するために用いられてよく、第２の反応チャンバが、第２のサブ層を蒸着するために用いられてよい。真空を維持したまま（したがって、基板を大気に暴露させることなしに）反応チャンバ間で基板を移動できるように、真空搬送チャンバが提供されてよい。いくつかの実施形態において、クラスタツールは、さらに、エッチングを実行するように構成された反応チャンバを備えてもよい。エッチングを実行するように構成された反応チャンバは、図１Ａ〜図１Ｅおよび２Ａ〜図２Ｆに関して記載した様々なエッチング工程を実現するために用いられてよい。
装置
本明細書に記載の方法は、任意の適切な装置によって実行されうる。適切な装置は、本発明に従って、処理工程を完了するためのハードウェアと、処理工程を制御するための命令を有するシステムコントローラとを備える。例えば、いくつかの実施形態において、ハードウェアは、処理ツールに含まれる１または複数の処理ステーションを備えてよい。
図５は、原子層蒸着（ＡＬＤ）および／または化学蒸着（ＣＶＤ）（いずれもプラズマ強化されてもよい）を用いて材料を蒸着するために利用できる処理ステーション５００の一実施形態を示す概略図である。簡単のために、処理ステーション５００は、低圧環境を維持するために処理チャンバ本体５０２を有する独立型の処理ステーションとして図示されている。しかしながら、複数の処理ステーション５００が、共通の処理ツール環境に含まれてもよいことがわかる。さらに、いくつかの実施形態において、処理ステーション５００の１または複数のハードウェアパラメータ（以下で詳述するパラメータなど）が、１または複数のコンピュータコントローラによってプログラム的に調整されてよいことがわかる。
処理ステーション５００は、分配シャワーヘッド５０６に処理ガスを供給するための反応物質供給システム５０１と流体連通している。反応物質供給システム５０１は、シャワーヘッド５０６への供給に向けて処理ガスを混合および／または調整するための混合容器５０４を備える。１または複数の混合容器入口バルブ５２０が、混合容器５０４への処理ガスの導入を制御しうる。同様に、シャワーヘッド入口バルブ５０５が、シャワーヘッド５０６への処理ガスの導入を制御してよい。
ＢＴＢＡＳのようないくつかの反応物質が、気化およびその後の処理ステーションへの供給の前に、液体の形態で収容されてよい。例えば、図５の実施形態は、混合容器５０４に供給される液体反応物質を気化させるための気化ポイント５０３を備える。いくつかの実施形態において、気化ポイント５０３は、加熱された気化器であってよい。かかる気化器から生成された反応物質蒸気は、下流の供給配管内で凝結しうる。凝結した反応物質に相性の悪いガスを暴露させると、小粒子が発生しうる。これらの小粒子は、配管を詰まらせる、バルブ動作を妨げる、基板を汚染するなどの可能性がある。これらの課題に対処するためのいくつかのアプローチは、残留した反応物質を除去するために、供給配管を一掃および／または排気することを含む。しかしながら、供給配管を一掃することは、処理ステーションのサイクル時間を長くして、処理ステーションのスループットを低下させうる。したがって、いくつかの実施形態において、気化ポイント５０３の下流の供給配管が、ヒートトレースされてもよい。いくつかの例では、混合容器５０４ｍ熱処理されてよい。非限定的な一例において、気化ポイント５０３の下流の配管は、約１００°Ｃから混合容器５０４で約１５０°Ｃまで増加してゆく温度プロファイルを有する。
いくつかの実施形態において、液体反応物質は、液体インジェクタで気化されてもよい。例えば、液体インジェクタは、混合容器の上流の搬送ガス流に液体反応物質のパルスを注入しうる。１つのシナリオにおいて、液体インジェクタは、高圧から低圧へ液体を流す（ｆｌａｓｈ）ことによって反応物質を気化させてよい。別のシナリオにおいて、液体インジェクタは、分散した微液滴に液体を霧化してよく、その後、微液滴は、加熱された供給菅内で気化される。小さい液滴は、大きい液滴よりも速く気化して、液体注入と完全な気化との間の遅延を低減しうることがわかる。より迅速に気化すれば、気化ポイント５０３から下流の配管の長さを短くすることができる。１つのシナリオにおいて、液体インジェクタは、混合容器５０４に直接取り付けられてよい。別のシナリオにおいて、液体インジェクタは、シャワーヘッド５０６に直接取り付けられてもよい。
いくつかの実施形態において、気化ポイント５０３の上流に、液体流コントローラが、気化および処理ステーション５００への供給に向けて液体の質量流量を制御するために提供されてよい。例えば、液体流コントローラ（ＬＦＣ）は、ＬＦＣの下流に配置された熱マスフローメータ（ＭＦＭ）を含みうる。次いで、ＬＦＣのプランジャバルブが、ＭＦＭと電気通信して比例積分微分（ＰＩＤ）コントローラによって提供されたフィードバック制御信号に応答して調節されてよい。しかしながら、フィードバック制御を用いて液体流を安定化するには、１秒以上かかりうる。これは、液体反応物質を供給する時間を延長しうる。したがって、いくつかの実施形態において、ＬＦＣは、フィードバック制御モードと直接制御モードとの間で動的に切り替えられてよい。いくつかの実施形態において、ＬＦＣは、ＬＦＣの検知管およびＰＩＤコントローラを無効にすることによって、フィードバック制御モードから直接制御モードに動的に切り替えられてよい。
シャワーヘッド５０６は、処理ガスを基板５１２に分配する。図５に示した実施形態において、基板５１２は、シャワーヘッド５０６の下方に配置され、ペデスタル５０８上に図示されている。シャワーヘッド５０６は、任意の適切な形状を有してよく、基板５１２へ処理ガスを分配するための任意の適切な数および配列のポートを有してよいことがわかる。
いくつかの実施形態において、微小空間５０７が、シャワーヘッド５０６の下方に配置されている。処理ステーションの空間全体ではなく微小空間でＡＬＤ処理および／またはＣＶＤ処理を実行することで、反応物質暴露時間および一掃時間を短縮する、処理条件（例えば、圧力、温度など）を変更するための時間を短縮する、処理ステーションロボットの処理ガスへの暴露を制限するなど、を実現できる。微小空間のサイズの例は、０．１リットルから２リットルまでの間の体積を含むが、これに限定されない。この微小空間は、生産スループットにも影響する。サイクルあたりの蒸着速度が低下すると、サイクル時間も同時に悪化する。特定の場合において、後者の効果は、所与の目標膜厚についてモジュールのスループット全体を改善するのに十分劇的である。
いくつかの実施形態において、ペデスタル５０８は、微小空間５０７に基板５１２を暴露させるため、および／または、微小空間５０７の体積を変化させるために、上下されてよい。例えば、基板搬送段階中に、ペデスタル５０８は、ペデスタル５０８上に基板５１２をロードできるように下げられてよい。蒸着処理段階中に、ペデスタル５０８は、微小空間５０７内に基板５１２を配置するために上げられてよい。いくつかの実施形態において、微小空間５０７は、基板５１２とペデスタル５０８の一部とを完全に取り囲んで、蒸着処理中にフローインピーダンスの高い領域を作りうる。
任意選択的に、ペデスタル５０８は、微小空間５０７内の処理圧力、反応物質濃度などを調節するために、蒸着処理中の一部の間に下げられてよい、および／または、上げられてよい。処理チャンバ本体５０２が蒸着処理中にベース圧力のままである１つのシナリオにおいて、ペデスタル５０８を下げることにより、微小空間５０７の排気を可能にしてよい。処理チャンバ空間に対する微小空間の比の例は、１：５００から１：１０の間の体積比を含むが、それに限定されない。いくつかの実施形態において、ペデスタルの高さは、適切なコンピュータコントローラによってプログラム的に調節されてよいことがわかる。
別のシナリオにおいて、ペデスタル５０８の高さの調節は、蒸着処理に含まれるプラズマ活性化および／または処理サイクル中に、プラズマ密度を変化させることを可能にしうる。蒸着処理段階の最後に、ペデスタル５０８は、ペデスタル５０８から基板５１２を回収できるように、別の基板搬送段階中に下げられてよい。
本明細書に記載の微小空間の変更の例では、高さ調節可能なペデスタルに言及しているが、いくつかの実施形態において、微小空間５０７の体積を変化させるために、シャワーヘッド５０６の位置をペデスタル５０８に対して調節してもよいことがわかる。さらに、ペデスタル５０８および／またはシャワーヘッド５０６の垂直位置は、本開示の範囲内の任意の適切なメカニズムによって変更されてよいことがわかる。いくつかの実施形態において、ペデスタル５０８は、基板５１２の向きを回転させるための回転軸を備えてよい。いくつかの実施形態において、これらの調節の例の内の１または複数は、１または複数の適切なコンピュータコントローラによってプログラム的に実行されてよいことがわかる。
図５に示した実施形態に戻ると、シャワーヘッド５０６およびペデスタル５０８は、プラズマに電力供給するために、ＲＦ電源５１４および整合回路網５１６と電気的に通信する。いくつかの実施形態において、プラズマエネルギは、処理ステーション圧力、ガス濃度、ＲＦ源電力、ＲＦ源周波数、および、プラズマ電力パルスタイミングの内の１または複数を制御することによって制御されてよい。例えば、ＲＦ電源５１４および整合回路網５１６は、所望の組成のラジカル種を有するプラズマを形成するために、任意の適切な電力で動作されてよい。適切な電力の例については上述した。同様に、ＲＦ電源５１４は、任意の適切な周波数のＲＦ電力を供給してよい。いくつかの実施形態において、ＲＦ電源５１４は、高周波ＲＦ電源および低周波ＲＦ電源を互いに独立して制御するよう構成されてよい。低周波ＲＦ周波数の例は、５０ｋＨｚから５００ｋＨｚの間の周波数を含みうるが、これに限定されない。高周波ＲＦ周波数の例は、１．８ＭＨｚから２．４５ＧＨｚの間の周波数を含みうるが、これに限定されない。任意の適切なパラメータが、表面反応にプラズマエネルギを提供するために離散的または連続的に調整されてよいことがわかる。非限定的な一例において、プラズマ電力は、連続的に電力供給されたプラズマと比べて基板表面とのイオン衝撃を削減するために、間欠的にパルス化されてよい。
いくつかの実施形態において、プラズマは、１または複数のプラズマモニタによってその場で監視されてよい。１つのシナリオでは、プラズマ電力が、１または複数の電圧、電流センサ（例えば、ＶＩプローブ）によって監視されてよい。別のシナリオでは、プラズマ密度および／または処理ガス濃度が、１または複数の発光分光法センサ（ＯＥＳ）によって測定されてもよい。いくつかの実施形態において、１または複数のプラズマパラメータが、かかるその場プラズマモニタからの測定値に基づいてプログラム的に調整されてよい。例えば、ＯＥＳセンサが、プラズマ電力のプログラム制御を提供するためにフィードバックループで用いられてよい。いくつかの実施形態において、他のモニタが、プラズマおよびその他の処理特性を監視するために用いられてもよいことがわかる。かかるモニタは、赤外線（ＩＲ）モニタ、音声モニタ、および、圧力変換器を含みうるが、これらに限定されない。
いくつかの実施形態において、プラズマは、入力／出力制御（ＩＯＣ）シーケンシング命令によって制御されてよい。一例において、プラズマ処理段階のプラズマ条件を設定するための命令は、蒸着処理レシピの対応するプラズマ活性化レシピ段階に含まれてよい。一部の例では、処理レシピ段階は、連続的に配列されてよく、その結果、蒸着処理段階のためのすべての命令が、その処理段階と同時に実行される。いくつかの実施形態において、１または複数のプラズマパラメータを設定するための命令が、プラズマ処理段階の前のレシピ段階に含まれてよい。例えば、第１のレシピ段階が、不活性ガスおよび／または反応ガスの流量を設定するための命令と、プラズマ発生器を電力設定点に設定するための命令と、第１のレシピ段階のための時間遅延命令とを含んでよい。次の第２のレシピ段階が、プラズマ発生器を有効にするための命令と、第２のレシピ段階のための時間遅延命令とを含んでよい。第３のレシピ段階が、プラズマ発生器を無効にするための命令と、第３のレシピ段階のための時間遅延命令とを含んでよい。これらのレシピ段階は、本開示の範囲内で、任意の適切な方法でさらに分割および／または反復されてもよいことがわかる。
一部の蒸着処理において、プラズマ衝突は、数秒以上のオーダーの持続期間にわたって続く。特定の実施例では、より短いプラズマ衝突が用いられてもよい。これらは、１０ミリ秒〜１秒のオーダー（通例は、約２０〜８０ミリ秒）であってよく、５０ミリ秒が具体的な例である。かかる非常に短いＲＦプラズマ衝突は、非常に迅速なプラズマ安定化を必要とする。これを達成するために、プラズマ発生器は、周波数が変動することが許容された状態でインピーダンス整合が特定の電圧に予め設定されるように構成されてよい。従来、高周波プラズマは、約１３．５６ＭＨｚのＲＦ周波数で生成される。本明細書に記載の様々な実施形態において、周波数は、この標準値とは異なる値に変動することを許容される。インピーダンス整合を所定の電圧に固定しつつ周波数の変動を許すことにより、プラズマは、はるかに迅速に安定化することが可能であり、この結果は、いくつかのタイプの蒸着サイクルに関連する非常に短いプラズマ衝突を利用する場合に重要でありうる。
いくつかの実施形態において、ペデスタル５０８は、ヒータ５１０を用いて温度制御されてよい。さらに、いくつかの実施形態において、蒸着処理ステーション５００の圧力制御が、バタフライバルブ５１８によって提供されてもよい。図５の実施形態に示すように、バタフライバルブ５１８は、下流の真空ポンプ（図示せず）によって提供された真空をスロットル調整する。しかしながら、いくつかの実施形態において、処理ステーション５００の圧力制御は、処理ステーション５００に導入される１または複数のガスの流量を変化させることによって調節されてもよい。
図６は、入口ロードロック６０２および出口ロードロック６０４を備えたマルチステーション処理ツール６００の一実施形態を示す概略図であり、ロードロックの一方または両方は、遠隔プラズマ源を備えてよい。大気圧下にあるロボット６０６が、ポッド６０８を通してロードされたカセットから大気ポート６１０を介して入口ロードロック６０２内にウエハを移動させるよう構成されている。ウエハがロボット６０６によって入口ロードロック６０２内のペデスタル６１２上に載置され、大気ポート６１０が閉じられ、ロードロックがポンプ排気される。入口ロードロック６０２が遠隔プラズマ源を備える場合、ウエハは、処理チャンバ６１４に導入される前にロードロック内で遠隔プラズマ処理を受けてよい。さらに、ウエハは、例えば、湿気および吸着ガスを除去するために、入口ロードロック６０２内で加熱されてもよい。次に、処理チャンバ６１４へのチャンバ移動ポート６１６が開かれ、別のロボット（図示せず）が、処理に向けて、リアクタにウエハを入れて、リアクタ内に示された第１のステーションのペデスタル上に配置する。図４に示した実施形態は、ロードロックを備えているが、いくつかの実施形態において、処理ステーションにウエハを直接入れてもよいことがわかる。
図の処理チャンバ６１４は、図６に示した実施形態において、１から４までの番号を付した４つの処理ステーションを備える。各ステーションは、加熱されたペデスタル（ステーション１については６１８と示されている）と、ガスライン流入口と、を有する。いくつかの実施形態において、各処理ステーションは、異なる目的すなわち複数の目的を有してもよいことがわかる。図の処理チャンバ６１４は４つのステーションを備えるが、本開示に従った処理チャンバは、任意の適切な数のステーションを有してよいことがわかる。例えば、いくつかの実施形態において、処理チャンバは、５以上のステーションを有してもよく、他の実施形態において、処理チャンバは、３以下のステーションを有してもよい。
図６は、さらに、処理チャンバ６１４内でウエハを移動するためのウエハハンドリングシステム６９０の一実施形態を示す。いくつかの実施形態において、ウエハハンドリングシステム６９０は、様々な処理ステーションの間で、および／または、処理ステーションとロードロックとの間で、ウエハを移動させうる。任意の適切なウエハハンドリングシステムが用いられてよいことがわかる。非限定的な例は、ウエハカルーセルおよびウエハハンドラロボットを含む。図６は、さらに、処理ツール６００の処理条件およびハードウェア状態を制御するために用いられるシステムコントローラ６５０の一実施形態を示す。システムコントローラ６５０は、１または複数のメモリデバイス６５６と、１または複数のマスストレージデバイス６５４と、１または複数のプロセッサ６５２と、を備えてよい。プロセッサ６５２は、ＣＰＵまたはコンピュータ、アナログおよび／またはデジタル入力／出力接続、ステッパモータコントローラボードなどを備えてよい。
いくつかの実施形態において、システムコントローラ６５０は、処理ツール６００の動作すべてを制御する。システムコントローラ６５０は、マスストレージデバイス６５４に格納され、メモリデバイス６５６にロードされて、プロセッサ６５２で実行されるシステム制御ソフトウェア６５８を実行する。システム制御ソフトウェア６５８は、タイミング；ガスの混合；チャンバおよび／またはステーションの圧力；チャンバおよび／またはステーションの温度；パージの条件およびタイミング；ウエハ温度；ＲＦ電力レベル；ＲＦ周波数；基板、ペデスタル、チャック、および／または、サセプタの位置；ならびに、処理ツール６００によって実行される特定の処理の他のパラメータ、を制御するための命令を備えてよい。システム制御ソフトウェア６５８は、任意の適切な方法で構成されてよい。例えば、開示された方法に従って様々な処理ツールの処理を実行するために必要な処理ツール構成要素の動作を制御するために、様々な処理ツール構成要素サブルーチンまたは制御オブジェクトが書かれてよい。システム制御ソフトウェア６５８は、任意の適切なコンピュータ読み取り可能プログラム言語でコードされてよい。
いくつかの実施形態において、システム制御ソフトウェア６５８は、上述の様々なパラメータを制御するための入力／出力制御（ＩＯＣ）シーケンス命令を備えてよい。例えば、ＰＥＡＬＤ処理の各段階が、システムコントローラ６５０による実行のための１または複数の命令を備えてよい。ＰＥＡＬＤ処理段階のための処理条件を設定するための命令が、対応するＰＥＡＬＤレシピ段階に含まれてよい。いくつかの実施例において、ＰＥＡＬＤレシピ段階は、連続的に配列されてよく、その結果、ＰＥＡＬＤ処理段階のためのすべての命令が、その処理段階と同時に実行される。
システムコントローラ６５０に関連付けられたマスストレージデバイス６５４および／またはメモリデバイス６５６に格納された他のコンピュータソフトウェアおよび／またはプログラムが、いくつかの実施形態において用いられてもよい。この目的のためのプログラムまたはプログラムセクションの例は、基板位置決めプログラム、処理ガス制御プログラム、圧力制御プログラム、ヒータ制御プログラム、および、プラズマ制御プログラムを含む。
基板位置決めプログラムは、基板をペデスタル６１８上にロードすると共に基板と処理ツール６００の他の部品との間の間隔を制御するために用いられる処理ツール構成要素のためのプログラムコードを備えてよい。
処理ガス制御プログラムは、ガス組成および流量を制御するため、ならびに、任意選択的に、処理ステーション内の圧力を安定させるために蒸着の前に１または複数の処理ステーション内にガスを流すためのコードを備えてよい。処理ガス制御プログラムは、開示されている範囲のいずれかの範囲内にガスの組成および流量を制御するためのコードを備えてよい。圧力制御プログラムは、例えば、処理ステーションの排気システムのスロットルバルブ、処理ステーションへのガス流量などを調節することにより、処理ステーション内の圧力を制御するためのコードを備えてよい。圧力制御プログラムは、開示されている圧力範囲のいずれかの範囲内に処理ステーションの圧力を維持するためのコードを備えてよい。
ヒータ制御プログラムは、基板を加熱するために用いられる加熱ユニットへの電流を制御するためのコードを備えてよい。あるいは、ヒータ制御プログラムは、基板への熱伝導ガス（ヘリウムなど）の供給を制御してもよい。ヒータ制御プログラムは、開示されている範囲のいずれかの範囲内に基板の温度を維持するための命令を備えてよい。
プラズマ制御プログラムは、例えば、本明細書に開示したＲＦ電力レベルのいずれかを用いて、１または複数の処理ステーション内の処理電極に印加されるＲＦ電力レベルおよび周波数を設定するためのコードを備えてよい。プラズマ制御プログラムは、各プラズマ暴露の継続期間を制御するためのコードを備えてもよい。
いくつかの実施形態において、システムコントローラ６５０に関連したユーザインターフェースがあってよい。ユーザインターフェースは、表示スクリーン（装置および／または処理条件のグラフィカルソフトウェアディスプレイ）と、ポインティングデバイス、キーボード、タッチスクリーン、マイクなどのユーザ入力デバイスと、を含みうる。
いくつかの実施形態において、システムコントローラ６５０によって調整されるパラメータは、処理条件に関してよい。非制限的な例として、処理ガスの組成および流量、温度、圧力、プラズマ条件（ＲＦ電力レベル、周波数、および、暴露時間など）などが挙げられる。これらのパラメータは、レシピの形態でユーザに提供されてよく、ユーザインターフェースを用いて入力されうる。
処理を監視するための信号が、様々な処理ツールセンサから、システムコントローラ６５０のアナログおよび／またはデジタル入力接続によって提供されてよい。処理を制御するための信号は、処理ツール６００のアナログおよびデジタル出力接続で出力されてよい。監視されうる処理ツールセンサの非限定的な例は、マスフローコントローラ、圧力センサ（圧力計など）、熱電対などを含む。適切にプログラムされたフィードバックアルゴリズムおよび制御アルゴリズムが、処理条件を維持するためにこれらのセンサからのデータと共に用いられてよい。
任意の適切なチャンバを用いて、開示した実施形態を実施することができる。蒸着装置の例は、カリフォルニア州フレモントのＬａｍ Ｒｅｓｅａｒｃｈ社から入手可能なＡＬＴＵＳ（登録商標）製品群、ＶＥＣＴＯＲ（登録商標）製品群、および／または、ＳＰＥＥＤ（登録商標）製品群の装置、もしくは、様々なその他の市販の処理システムのいずれかを含むが、これらに限定されない。ステーションの内の２以上が、同じ機能を実行してもよい。同様に、２以上のステーションが、異なる機能を実行してもよい。各ステーションは、必要に応じて、特定の機能／方法を実行するよう設計／構成されうる。
図７は、特定の実施形態に従って、薄膜蒸着処理を実行するのに適した処理システムを示すブロック図である。システム７００は、搬送モジュール７０３を備える。搬送モジュール７０３は、処理中の基板が様々なリアクタモジュール間で移動される時の汚染のリスクを最小限に抑えるために、清浄な加圧環境を提供する。搬送モジュール７０３には、２つのマルチステーションリアクタ７０９および７１０が取り付けられており、それぞれ、特定の実施形態に従って、原子層蒸着（ＡＬＤ）および／または化学蒸着（ＣＶＤ）を実行できる。リアクタ７０９および７１０は、開示した実施形態に従った動作を逐次的または非逐次的に実行しうる複数のステーション７１１、７１３、７１５、および、７１７を備えてよい。ステーションは、加熱ペデスタルまたは基板支持体と、１または複数のガス流入口またはシャワーヘッドまたは拡散プレートとを備えてよい。
また、プラズマ前洗浄または化学的な（非プラズマ）前洗浄、もしくは、開示した方法に関連して記載した任意のその他の処理を実行できる１または複数の単一ステーションモジュールまたはマルチステーションモジュール７０７が、搬送モジュール７０３上に取り付けられてよい。モジュール７０７は、いくつかの例において、例えば、蒸着処理のために基板を準備するための様々な処理に用いられてよい。モジュール７０７は、様々なその他の処理（エッチングまたは研磨など）を実行するように設計／構成されてもよい。特定の実施例において、二重バリア層の第１のサブ層が、リアクタ７０９内で蒸着されてよく、二重バリア層の第２のサブ層が、リアクタ７１０内で蒸着されてよく、モジュール７０７は、エッチングに用いられてよい。この例において、図１Ａ〜図１Ｅおよび図２Ａ〜図２Ｆに関して記載した処理すべてが、処理システム７００内で達成されうる。この複数機能／複数ツールシステムは、制御された大気下でＰＣＲＡＭおよびその他のデバイスを製造するのに特に有用でありうる。
システム７００は、ウエハが処理前後に収容される１または複数のウエハソースモジュール７０１も備える。大気搬送チャンバ７１９内の大気ロボット（図示せず）が、まず、ソースモジュール７０１からロードロック７２１にウエハを取り出してよい。搬送モジュール７０３内のウエハ搬送装置（一般に、ロボットアームユニット）が、ロードロック７２１から搬送モジュール７０３上に取り付けられたモジュールに、そして、モジュールの間で、ウエハを移動させる。
様々な実施形態において、システムコントローラ７２９が、蒸着中の処理条件を制御するために用いられる。コントローラ７２９は、通例、１または複数のメモリデバイスと、１または複数のプロセッサとを備える。プロセッサは、ＣＰＵまたはコンピュータ、アナログおよび／またはデジタル入力／出力接続、ステッパモータコントローラボードなどを備えてよい。
コントローラ７２９は、蒸着装置の動作すべてを制御してよい。システムコントローラ７２９は、タイミング、ガスの混合、チャンバ圧、チャンバ温度、ウエハ温度、高周波（ＲＦ）電力レベル、ウエハチャックまたはペデスタルの位置、ならびに、特定の処理の他のパラメータを制御するための一連の命令を含むシステム制御ソフトウェアを実行する。コントローラ７２９に関連するメモリデバイスに格納された他のコンピュータプログラムが、いくつかの実施形態において用いられてもよい。
通例は、コントローラ７２９に関連したユーザインターフェースが存在する。ユーザインターフェースは、表示スクリーン（装置および／または処理条件のグラフィカルソフトウェアディスプレイ）と、ポインティングデバイス、キーボード、タッチスクリーン、マイクなどのユーザ入力デバイスと、を含みうる。
システム制御ロジックは、任意の適切な方法で構成されてよい。一般に、ロジックは、ハードウェアおよび／またはソフトウェアで設計または構成されうる。駆動回路を制御するための命令は、ハードコードされてもよいし、ソフトウェアとして提供されてもよい。命令は、「プログラミング」によって提供されうる。かかるプログラミングは、デジタル信号プロセッサ、特定用途向け集積回路、および、ハードウェアとして実装された特定のアルゴリズムを有する他のデバイス内にハードコードされたロジックなど、任意の形態のロジックを含むと理解される。また、プログラミングは、汎用プロセッサ上で実行できるソフトウェア命令またはファームウェア命令を含むと理解される。システム制御ソフトウェアは、任意の適切なコンピュータ読み取り可能プログラム言語でコードされてよい。
ゲルマニウム含有還元剤パルス、水素流、および、タングステン含有前駆体パルス、ならびに、処理手順内のその他の処理を制御するためのコンピュータプログラムコードは、例えば、アセンブリ言語、Ｃ、Ｃ＋＋、パスカル、フォートランなど、任意の従来のコンピュータ読み取り可能なプログラミング言語で書かれうる。コンパイルされたオブジェクトコードまたはスクリプトが、プラグラム内に特定されたタスクを実行するために、プロセッサによって実行される。また、上述のように、プログラムコードはハードコードされてもよい。
コントローラパラメータは、例えば、処理ガスの組成および流量、温度、圧力、冷却ガス圧、基板温度、ならびに、チャンバ壁温度などの処理条件に関する。これらのパラメータは、レシピの形態でユーザに提供され、ユーザインターフェースを用いて入力されうる。処理を監視するための信号が、システムコントローラ７２９のアナログおよび／またはデジタル入力接続によって提供されてよい。処理を制御するための信号が、蒸着装置７００のアナログおよびデジタル出力接続で出力される。
システムソフトウェアは、多くの異なる方法で設計または構成されうる。例えば、開示した実施形態に従って蒸着処理（および、いくつかの場合でのその他の処理）を実行するのに必要なチャンバ構成要素の動作を制御するために、様々なチャンバ構成要素サブルーチンまたは制御オブジェクトが書かれてよい。このためのプログラムまたはプログラムセクションの例は、基板配置コード、処理ガス制御コード、圧力制御コード、および、ヒータ制御コードを含む。
いくつかの実施例において、コントローラ７２９は、システムの一部であり、システムは、上述の例の一部であってよい。かかるシステムは、１または複数の処理ツール、１または複数のチャンバ、処理のための１または複数のプラットフォーム、および／または、特定の処理構成要素（ウエハペデスタル、ガスフローシステムなど）など、半導体処理装置を備えうる。これらのシステムは、半導体ウエハまたは基板の処理前、処理中、および、処理後に、システムの動作を制御するための電子機器と一体化されてよい。電子機器は、「コントローラ」と呼ばれてもよく、システムの様々な構成要素または副部品を制御しうる。コントローラ７２９は、処理要件および／またはシステムのタイプに応じて、処理ガスの供給、温度設定（例えば、加熱および／または冷却）、圧力設定、真空設定、電力設定、いくつかのシステムにおける高周波（ＲＦ）発生器設定、ＲＦ整合回路設定、周波数設定、流量設定、流体供給設定、位置および動作設定、ならびに、ツールおよび他の移動ツールおよび／または特定のシステムと接続または結合されたロードロックの内外へのウエハ移動など、本明細書に開示の処理のいずれを制御するようプログラムされてもよい。
概して、コントローラは、命令を受信する、命令を発行する、動作を制御する、洗浄動作を可能にする、エンドポイント測定を可能にすることなどを行う様々な集積回路、ロジック、メモリ、および／または、ソフトウェアを有する電子機器として定義されてよい。集積回路は、プログラム命令を格納するファームウェアの形態のチップ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）として定義されるチップ、および／または、プログラム命令（例えば、ソフトウェア）を実行する１または複数のマイクロプロセッサまたはマイクロコントローラを含みうる。プログラム命令は、様々な個々の設定（またはプログラムファイル）の形態でコントローラに伝えられて、半導体ウエハに対するまたは半導体ウエハのための特定の処理を実行するための動作パラメータ、もしくは、システムへの動作パラメータを定義する命令であってよい。動作パラメータは、いくつかの実施形態において、ウエハの１または複数の層、材料、金属、酸化物、シリコン、二酸化シリコン、表面、回路、および／または、ダイの加工中に１または複数の処理工程を達成するために処理エンジニアによって定義されるレシピの一部であってよい。
コントローラは、いくつかの実施例において、システムと一体化されるか、システムに接続されるか、その他の方法でシステムとネットワーク化されるか、もしくは、それらの組み合わせでシステムに結合されたコンピュータの一部であってもよいし、かかるコンピュータに接続されてもよい。例えば、コントローラは、「クラウド」内にあってもよいし、ウエハ処理のリモートアクセスを可能にできるファブホストコンピュータシステムの全部または一部であってもよい。コンピュータは、現在の処理のパラメータを変更する、現在の処理に従って処理工程を設定する、または、新たな処理を開始するために、システムへのリモートアクセスを可能にして製造動作の現在の進捗を監視する、過去の製造動作の履歴を調べる、複数の製造動作からの傾向または性能指標を調べうる。いくつかの例では、リモートコンピュータ（例えば、サーバ）が、ネットワーク（ローカルネットワークまたはインターネットを含みうる）を介してシステムに処理レシピを提供してよい。リモートコンピュータは、パラメータおよび／または設定の入力またはプログラミングを可能にするユーザインターフェースを備えてよく、パラメータおよび／または設定は、リモートコンピュータからシステムに通信される。いくつかの例において、コントローラは、データの形式で命令を受信し、命令は、１または複数の動作中に実行される処理工程の各々のためのパラメータを指定する。パラメータは、実行される処理のタイプならびにコントローラがインターフェース接続するまたは制御するよう構成されたツールのタイプに固有であってよいことを理解されたい。したがって、上述のように、コントローラは、ネットワーク化されて共通の目的（本明細書に記載の処理および制御など）に向けて動作する１または複数の別個のコントローラを備えることなどによって分散されてよい。かかる目的のための分散コントローラの一例は、チャンバでの処理を制御するために協働するリモートに配置された（プラットフォームレベルにある、または、リモートコンピュータの一部として配置されるなど）１または複数の集積回路と通信するチャンバ上の１または複数の集積回路である。
限定はしないが、システムの例は、プラズマエッチングチャンバまたはモジュール、蒸着チャンバまたはモジュール、スピンリンスチャンバまたはモジュール、金属メッキチャンバまたはモジュール、洗浄チャンバまたはモジュール、ベベルエッジエッチングチャンバまたはモジュール、物理蒸着（ＰＶＤ）チャンバまたはモジュール、化学蒸着（ＣＶＤ）チャンバまたはモジュール、原子層蒸着（ＡＬＤ）チャンバまたはモジュール、原子層エッチング（ＡＬＥ）チャンバまたはモジュール、イオン注入チャンバまたはモジュール、トラックチャンバまたはモジュール、ならびに、半導体ウエハの加工および／または製造に関連するかまたは利用されうる任意のその他の半導体処理システムを含みうる。
上述のように、ツールによって実行される１または複数の処理工程に応じて、コントローラは、他のツール回路またはモジュール、他のツール構成要素、クラスタツール、他のツールインターフェース、隣接するツール、近くのツール、工場の至る所に配置されるツール、メインコンピュータ、別のコントローラ、もしくは、半導体製造工場内のツール位置および／またはロードポートに向かってまたはそこからウエハのコンテナを運ぶ材料輸送に用いられるツール、の内の１または複数と通信してもよい。
上述の様々なハードウェアおよび方法の実施形態は、例えば、半導体デバイス、ディスプレイ、ＬＥＤ、光起電力パネルなどの加工または製造のために、リソグラフィパターニングツールまたは処理と共に用いられてもよい。通例、必ずしもそうとは限らないが、かかるツール／処理は、共通の製造施設で一緒に利用または実行されている。
薄膜のリソグラフィパターニングは、通例、以下の工程の一部または全部を含み、各工程は、複数の可能なツールで実現される：
（１）スピンオンまたはスプレーオンツールを用いて、ワークピース（窒化シリコン薄膜を上に形成された基板など）上にフォトレジストを塗布する工程；
（２）ホットプレートまたは炉またはその他の適切な硬化ツールを用いて、フォトレジストを硬化させる工程；
（３）ウエハステッパなどのツールで可視光またはＵＶまたはｘ線にフォトレジストを暴露させる工程；
（４）ウェットベンチまたはスプレー現像装置などのツールを用いて、選択的にレジストを除去することによってパターニングするためにレジストを現像する工程；
（５）ドライエッチングツールまたはプラズマ支援エッチングツールを用いて、下層の膜またはワークピースにレジストパターンを転写する工程；ならびに、
（６）ＲＦプラズマまたはマイクロ波プラズマレジストストリッパなどのツールを用いて、レジストを除去する工程。
いくつかの実施形態において、アッシング可能なハードマスク層（アモルファス炭素層など）および別の適切なハードマスク（反射防止層など）が、フォトレジストの塗布前に蒸着されてよい。
本明細書に記載の構成および／またはアプローチは、本質的に例示であり、多くの変形が可能であるので、これらの具体的な実施形態または例は、限定であると見なされないことを理解されたい。本明細書に記載の具体的なルーチンまたは方法は、任意の数の処理戦略の内の１または複数を表しうる。したがって、例示された様々な動作は、例示された順番で、他の順番で、または、並行して実行されてよく、一部の例では省略されてもよい。同様に、上述の処理の順番は変更されてもよい。
本開示の主題は、様々な処理、システム、および、構成のすべての新規かつ非自明な組み合わせおよび部分的組み合わせ、ならびに、本明細書に開示された他の特徴、機能、動作、および／または、特性と、それらのすべての等価物とを含む。
実験
実験結果によると、ハロゲン化物感受性材料を損傷から保護すると共に、酸化から保護するために、記載した二重バリア層アプローチを利用できることが示された。実験結果は、開示した方法がＰＣＲＡＭデバイスを形成する文脈で特に有用であることを示唆しているが、実施形態はこれに限定されない。
二重バリア層の第１のサブ層に関して、いくつかのタイプの膜を調べた。様々な高炭素含有膜が、ＨＣｌからの損傷に対する高品質の保護を提供することが示された。例えば、（例えば、図３Ａで、アッシャブルハードマスク材料の形成に関連して上述したように）ＰＥＣＶＤ法を用いて、共形炭素層を蒸着した。蒸着膜は、実質的に共形で、２．５％未満の１シグマ厚さ不均一性であった。１シグマ厚さ不均一性は、分光偏光解析法を用いて計算される。厚さ不均一性は、基板上の４９（または５０以上）の点を調べた膜厚のマップパターンに基づいて計算される。基板の外から３ｍｍまでは、考慮から除外されている。４９（または５０以上）の点の中で、平均厚さおよび標準偏差が計算される。１シグマ厚さ不均一性は、１００×（厚さの標準偏差）／（平均厚さ）として計算される。様々な例において、第１のサブ層の厚さ不均一性は、約２％以下でありうる。蒸着膜の屈折率は、６３３ｎｍで約１．６１であった。形成された膜は、非導電性であり、低い漏れ性および高い破壊電圧を有する。漏れ電流および破壊電圧の例を、図８に示す。４つのサンプル（１〜４）が示されている。各サンプルは、ＰＥＣＶＤを用いて約２５０℃で形成された。様々な実施形態において、第１のサブ層は、少なくとも約４ＭＶ／ｃｍの大きさを持つ破壊電圧（例えば、漏れ電流が０．００１Ａ／ｃｍ２に達する界磁電圧）を有しうる。
図９は、複数の異なるタイプの膜に対して実行されたＨＣｌバブルテストに関する実験結果である。このテストは、ＨＣｌへの暴露に対する耐性に関して、異なる材料を評価するために行った。換言すると、このテストは、材料（例えば、第１のサブ層の材料）が、ＨＣｌへの暴露による損傷から下層の材料をどの程度保護すると期待されるのかを評価する。ＨＣｌバブルテストでは、ベアシリコンウエハキャリア上に準備されたアルミニウムクーポン上に様々な膜を蒸着した。蒸着後、各膜は、（体積で）５％のＨＣｌおよび９５％にＨ２Ｏを含む溶液中に浸漬された。膜は、バブル形成の兆候について監視された。ＨＣｌと下層のアルミニウム材料との間の反応の結果として、泡が形成される。各膜について、以下の３つの異なる時間が記録された：
（１）膜の表面に泡が最初に現れた時間、
（２）泡が膜から不連続的に上がり始めた時間、および、
（３）安定した泡の流れが膜から上がり始めた時間。
この３つの時間を破損条件として定義した。時間枠が長いほど、ＨＣｌに対して耐性があることを示唆する。
図９に関して試験した膜は、以下を含む。
（１）単一周波数ＲＦ ＰＥＣＶＤ処理を用いて蒸着されたアッシャブルハードマスク炭素材料（「ＳＦ ＡＨＭ」と呼ぶ）、
（２）二重周波数ＲＦ ＰＥＣＶＤ処理を用いて蒸着されたアッシャブルハードマスク炭素材料（「ＤＦ ＡＨＭ」と呼ぶ）、
（３）単一周波数ＲＦ ＰＥＣＶＤ処理を用いて蒸着された非ドープのケイ酸塩ガラス（「ＳＦ ＵＳＧ」と呼ぶ）、
（４）二重周波数ＲＦ ＰＥＣＶＤ処理を用いて蒸着された非ドープのケイ酸塩ガラス（「ＤＦ ＵＳＧ」と呼ぶ）、
（５）二重周波数ＲＦ ＰＥＣＶＤ処理を用いて蒸着された窒化シリコン材料（「ＤＦ ＳｉＮ」と呼ぶ）、
（６）ＰＥＣＶＤ処理を用いて蒸着された炭窒化シリコン材料（「ＮＤＣ」と呼ぶ）、および、
（７）ＡＬＤ処理で蒸着された窒化シリコン材料（「ＡＬＤ ＳｉＮ」と呼ぶ）。
図９に示すように、単一周波数および二重周波数のアッシャブルハードマスク材料が、ＨＣｌに対して最も良好な耐性を示した。したがって、これらの高炭素含有材料は、ＨＣｌへの暴露による損傷に対する高品質バリアを提供する。単一周波数のアッシャブルハードマスク材料は特に成績がよく、破損は約２４０分後に生じた。作用の理論にもメカニズムにも縛られることは望まないが、単一周波数ＰＥＣＶＤ ＡＨＭ膜は、単一周波数の膜が、二重周波数の膜に比べて、低い密度、高い水素含有量、および、少ないＳＰ３結合を有するために、二重周波数ＰＥＣＶＤ ＡＨＭ膜よりもＨＣｌへの耐性が高いと考えられる。
様々な技術が、二重バリア層の第２のサブ層を蒸着させるために用いられてよい。一例において、工程（ｂ）（ｉｉ）は、原子層蒸着処理で二重バリア層の第２のサブ層を蒸着させる工程を含む。別の例において、工程（ｂ）（ｉｉ）は、化学蒸着処理で二重バリア層の第２のサブ層を蒸着させる工程を含む。特定の例において、基板は、第１のハロゲン化物感受性材料層の下方に配置された第２のハロゲン化物感受性材料層を含み、方法は、さらに：
（ｄ）工程（ｂ）（ｉｉ）の後に、第２のハロゲン化物感受性材料層の一部を露出させるが第１のハロゲン化物感受性材料層を露出させずに、第１のハロゲン化物感受性材料層が二重バリア層によって少なくとも部分的に被覆されたままになるように、基板をエッチングする工程と；
（ｅ）第２の二重バリア層を基板上に蒸着させる工程であって、
（ｉ）二重バリア層の第２のサブ層を基板上に蒸着させる工程であって、第２の二重バリア層の第１のサブ層は、少なくとも約４０重量％の炭素を含み、第２のハロゲン化物感受性材料層の露出部分上に蒸着される工程と、
（ｉｉ）第２の二重バリア層の第２のサブ層を第２の二重バリア層の第１のサブ層上に蒸着させる工程であって、第２の二重バリア層の第２のサブ層は、窒化シリコンを含み、原子層蒸着処理でハロゲン化物含有化学物質を用いて蒸着され、第２の二重バリア層の第２のサブ層の蒸着中に、第２の二重バリア層の第１のサブ層が、第２のハロゲン化物感受性材料層をハロゲン化物含有化学物質から保護する工程と、
によって実行される工程と、を備える。
反応チャンバ３２２は、基板支持ペデスタル３２４上に基板３２６を収容しうる。基板支持ペデスタルは、特定の温度（例えば、約４００℃超）に基板を維持してよい。反応チャンバは、約１０ｍトール〜１００トールの間の圧力に維持されてよい。ポリマ膜の形成前に、基板３２６は、ＨＣｌまたはその他の有害なハロゲン化物含有化学物質に弱い露出した材料（例えば、カルコゲニド層、銅層、アルミニウム層など）を有しうる。パリレンＡＦ−４膜の形成後、二重バリア層の第１のサブ層の蒸着が完了し、第２のサブ層が蒸着されてよい。上述の方法と同様に、第１のサブ層は、約１５〜１００Åの間（例えば、約２０〜５０Åの間）の厚さまで蒸着されてよい。多くの例において、第１のサブ層は、少なくとも約２０Åの厚さである。第１のサブ層の厚さの上限は、基板上のフィーチャ（かかるフィーチャが存在する場合）のアスペクト比、および、かかるフィーチャが第２のサブ層（例えば、ＳｉＮ）で完全に満たされるか、第２のサブ層で裏張りされるだけで酸化物などの別の材料で後に満たされるか、に依存しうる。
コントローラパラメータは、例えば、処理ガスの組成および流量、温度、圧力、冷却ガス圧、基板温度、ならびに、チャンバ壁温度などの処理条件に関する。これらのパラメータは、レシピの形態でユーザに提供され、ユーザインターフェースを用いて入力されうる。処理を監視するための信号が、システムコントローラ７２９のアナログおよび／またはデジタル入力接続によって提供されてよい。処理を制御するための信号が、システム７００のアナログおよびデジタル出力接続で出力される。

Claims (19)

  1. 製造途中の半導体デバイス上に二重バリア層を蒸着させる方法であって、
    （ａ）第１のハロゲン化物感受性材料層を含む基板を準備する工程であって、前記第１のハロゲン化物感受性材料層は、工程（ａ）で準備される時に少なくとも部分的に露出される、準備工程と、
    （ｂ）前記二重バリア層を蒸着させる蒸着工程であって、
    （ｉ）前記二重バリア層の第１のサブ層を前記基板上に蒸着させる工程であって、前記第１のサブ層は、少なくとも約４０重量％の炭素を含み、前記第１のハロゲン化物感受性材料層の露出部分上に蒸着される、工程と、
    （ｉｉ）前記二重バリア層の第２のサブ層を前記二重バリア層の前記第１のサブ層上に蒸着させる工程であって、前記二重バリア層の前記第２のサブ層は、窒化シリコンを含み、ハロゲン化物含有化学物質を用いて蒸着され、前記二重バリア層の前記第２のサブ層の蒸着中に、前記二重バリア層の前記第１のサブ層が、前記第１のハロゲン化物感受性材料層を前記ハロゲン化物含有化学物質から保護する、工程と、
    によって実行される蒸着工程と、
    を備える、方法。
  2. 請求項１に記載の方法であって、前記第１のハロゲン化物感受性材料層は、カルコゲニド材料を含む、方法。
  3. 請求項１または２に記載の方法であって、前記二重バリア層の前記第１のサブ層は、化学蒸着処理で蒸着された非晶質炭素を含む、方法。
  4. 請求項１または２に記載の方法であって、前記二重バリア層の前記第１のサブ層は、熱分解および重合を含む処理で蒸着されたパリレン材料を含む、方法。
  5. 請求項４に記載の方法であって、前記パリレン材料は、パリレンＡＦ−４を含む、方法。
  6. 請求項１〜５のいずれかに記載の方法であって、工程（ｃ）は、原子層蒸着処理で前記二重バリア層の前記第２のサブ層を蒸着させる工程を含む、方法。
  7. 請求項１〜５のいずれかに記載の方法であって、工程（ｃ）は、化学蒸着処理で前記二重バリア層の前記第２のサブ層を蒸着させる工程を含む、方法。
  8. 請求項１〜７のいずれかに記載の方法であって、前記基板は、前記第１のハロゲン化物感受性材料層の下方に配置された第２のハロゲン化物感受性材料層を含み、前記方法は、さらに、
    （ｄ）工程（ｃ）の後に、前記第２のハロゲン化物感受性材料層の一部を露出させるが前記第１のハロゲン化物感受性材料層を露出させずに、前記第１のハロゲン化物感受性材料層が前記二重バリア層によって少なくとも部分的に被覆されたままになるように、前記基板をエッチングする工程と、
    （ｅ）第２の二重バリア層を前記基板上に蒸着させる蒸着工程であって、
    （ｉ）前記第２の二重バリア層の第１のサブ層を前記基板上に蒸着させる工程であって、前記第２の二重バリア層の前記第１のサブ層は、少なくとも約４０重量％の炭素を含み、前記第２のハロゲン化物感受性材料層の露出部分上に蒸着される、工程と、
    （ｉｉ）前記第２の二重バリア層の第２のサブ層を前記第２の二重バリア層の前記第１のサブ層上に蒸着させる工程であって、前記第２の二重バリア層の前記第２のサブ層は、窒化シリコンを含み、原子層蒸着処理でハロゲン化物含有化学物質を用いて蒸着され、前記第２の二重バリア層の前記第２のサブ層の蒸着中に、前記第２の二重バリア層の前記第１のサブ層が、前記第２のハロゲン化物感受性材料層を前記ハロゲン化物含有化学物質から保護する、工程と、
    によって実行される蒸着工程と、
    を備える、方法。
  9. 請求項１〜８のいずれかに記載の方法であって、前記二重バリア層の前記第１のサブ層は、約１５〜１００Åの厚さまで蒸着され、前記二重バリア層の前記第２のサブ層は、少なくとも約２０Åの厚さまで蒸着される、方法。
  10. 請求項１〜９のいずれかに記載の方法であって、前記ハロゲン化物含有化学物質は、クロロシランを含む、方法。
  11. 請求項１０の方法であって、前記クロロシランは、ジクロロシランである、方法。
  12. 請求項１〜１１のいずれかに記載の方法であって、前記方法は、相変化メモリデバイスを形成する際に実行される、方法。
  13. 請求項１〜３または６〜１２のいずれかに記載の方法であって、前記二重バリア層の前記第１のサブ層は、単一のＲＦ周波数を用いて生成されたプラズマに前記基板を暴露させる工程を含むプラズマ化学蒸着処理で形成される、方法。
  14. 請求項１３に記載の方法であって、前記プラズマを生成するために用いられる前記ＲＦ周波数は、高周波（ＨＦ）ＲＦ周波数である、方法。
  15. 請求項１〜１４のいずれかに記載の方法であって、前記二重バリア層の前記第１のサブ層は、反応チャンバ内で蒸着され、前記二重バリア層の前記第２のサブ層は、前記同じ反応チャンバ内で蒸着される、方法。
  16. 請求項１〜１４のいずれかに記載の方法であって、前記二重バリア層の前記第１のサブ層は、第１の反応チャンバ内で蒸着され、前記二重バリア層の前記第２のサブ層は、第２の反応チャンバ内で蒸着され、前記第１および第２の反応チャンバは共に、マルチチャンバツール上に設けられている、方法。
  17. 請求項１６に記載の方法であって、さらに、前記基板を前記第１の反応チャンバから前記第２の反応チャンバまで真空条件下で移動させる工程を備える、方法。
  18. 請求項１〜１７のいずれかに記載の方法であって、前記二重バリア層の前記第１および第２のサブ層は、前記第１および第２のサブ層の各々について、前記サブ層の最も薄い部分が前記サブ層の最も厚い部分の少なくとも約６０％になるように、共形蒸着される、方法。
  19. 請求項２に記載の方法であって、前記カルコゲニド材料は、炭素層の間に挟まれている、方法。
JP2016146849A 2015-07-28 2016-07-27 感受性材料上にハロゲン化物含有ａｌｄ膜を統合する方法 Active JP6832088B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/811,205 US9385318B1 (en) 2015-07-28 2015-07-28 Method to integrate a halide-containing ALD film on sensitive materials
US14/811,205 2015-07-28

Publications (3)

Publication Number Publication Date
JP2017034245A true JP2017034245A (ja) 2017-02-09
JP2017034245A5 JP2017034245A5 (ja) 2019-08-29
JP6832088B2 JP6832088B2 (ja) 2021-02-24

Family

ID=56235011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016146849A Active JP6832088B2 (ja) 2015-07-28 2016-07-27 感受性材料上にハロゲン化物含有ａｌｄ膜を統合する方法

Country Status (4)

Country Link
US (1) US9385318B1 (ja)
JP (1) JP6832088B2 (ja)
KR (1) KR102621967B1 (ja)
TW (1) TWI720001B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180101204A (ko) * 2017-03-03 2018-09-12 램 리써치 코포레이션 고종횡비 실린더 에칭을 위해 측벽 패시베이션 증착 컨포멀성을 튜닝하는 기법
JP2022544038A (ja) * 2019-07-29 2022-10-17 アプライド マテリアルズ インコーポレイテッド 原子層堆積による多層カプセル化スタック

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297459B2 (en) 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10170324B2 (en) 2014-12-04 2019-01-01 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
US9384998B2 (en) * 2014-12-04 2016-07-05 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9620377B2 (en) 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
US9887097B2 (en) 2014-12-04 2018-02-06 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9543148B1 (en) 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US20170323785A1 (en) 2016-05-06 2017-11-09 Lam Research Corporation Method to deposit conformal and low wet etch rate encapsulation layer using pecvd
US9929006B2 (en) * 2016-07-20 2018-03-27 Micron Technology, Inc. Silicon chalcogenate precursors, methods of forming the silicon chalcogenate precursors, and related methods of forming silicon nitride and semiconductor structures
US9865456B1 (en) * 2016-08-12 2018-01-09 Micron Technology, Inc. Methods of forming silicon nitride by atomic layer deposition and methods of forming semiconductor structures
US10669627B2 (en) 2016-08-30 2020-06-02 Hzo, Inc. Multi-layer deposition system and process
US10224414B2 (en) * 2016-12-16 2019-03-05 Lam Research Corporation Method for providing a low-k spacer
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
TWI765080B (zh) * 2017-08-13 2022-05-21 美商應用材料股份有限公司 藉由阻隔分子的交聯來增進選擇性沉積之方法
CN111108581A (zh) * 2017-09-21 2020-05-05 应用材料公司 高深宽比沉积
US10141503B1 (en) 2017-11-03 2018-11-27 International Business Machines Corporation Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
TWI790327B (zh) * 2017-12-08 2023-01-21 日商東京威力科創股份有限公司 使用原子層沉積保護層的高深寬比介層窗蝕刻
US10903109B2 (en) * 2017-12-29 2021-01-26 Micron Technology, Inc. Methods of forming high aspect ratio openings and methods of forming high aspect ratio features
TWI815325B (zh) 2018-07-27 2023-09-11 美商應用材料股份有限公司 3d nand蝕刻
KR102620168B1 (ko) 2018-08-22 2024-01-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US11239420B2 (en) * 2018-08-24 2022-02-01 Lam Research Corporation Conformal damage-free encapsulation of chalcogenide materials
US20200381623A1 (en) * 2019-05-31 2020-12-03 Applied Materials, Inc. Methods of forming silicon nitride encapsulation layers
KR20210041692A (ko) 2019-10-07 2021-04-16 삼성전자주식회사 가변 저항 메모리 소자
US11417840B2 (en) 2019-12-31 2022-08-16 Micron Technology, Inc. Protective sealant for chalcogenide material and methods for forming the same
US11424118B2 (en) 2020-01-23 2022-08-23 Micron Technology, Inc. Electronic devices comprising silicon carbide materials
CN111584411A (zh) * 2020-06-11 2020-08-25 中国科学院微电子研究所 半导体加工设备、沉积钝化层方法及pram制作方法
US11361971B2 (en) * 2020-09-25 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. High aspect ratio Bosch deep etch
TW202348830A (zh) * 2022-02-22 2023-12-16 美商蘭姆研究公司 熱膜沉積

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198731A (ja) * 1984-03-22 1985-10-08 Nec Corp 半導体装置
JPH10173047A (ja) * 1996-12-11 1998-06-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000077406A (ja) * 1998-08-31 2000-03-14 Nec Corp 半導体装置の製造方法
JP2000106396A (ja) * 1998-09-29 2000-04-11 Sharp Corp 半導体装置の製造方法
CN1530719A (zh) * 2003-03-11 2004-09-22 友达光电股份有限公司 薄膜晶体管液晶显示器的多层次扩散障碍层结构和制作方法
JP2005503484A (ja) * 2001-09-14 2005-02-03 エーエスエム　インターナショナル　エヌ．ヴェー． ゲッタリング反応物を用いるａｌｄによる金属窒化物堆積
WO2007063672A1 (ja) * 2005-11-30 2007-06-07 Matsushita Electric Industrial Co., Ltd. 情報記録媒体とその製造方法
JP2010518627A (ja) * 2007-02-07 2010-05-27 レイセオン カンパニー 回路素子用の保護膜及び該保護膜の作製方法
WO2012070151A1 (ja) * 2010-11-26 2012-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005087974A2 (en) * 2004-03-05 2005-09-22 Applied Materials, Inc. Cvd processes for the deposition of amorphous carbon films
US7282438B1 (en) 2004-06-15 2007-10-16 Novellus Systems, Inc. Low-k SiC copper diffusion barrier films
US7785658B2 (en) * 2005-10-07 2010-08-31 Asm Japan K.K. Method for forming metal wiring structure
US8298628B2 (en) 2008-06-02 2012-10-30 Air Products And Chemicals, Inc. Low temperature deposition of silicon-containing films
US7820556B2 (en) 2008-06-04 2010-10-26 Novellus Systems, Inc. Method for purifying acetylene gas for use in semiconductor processes
US7955990B2 (en) 2008-12-12 2011-06-07 Novellus Systems, Inc. Method for improved thickness repeatability of PECVD deposited carbon films
KR20100082604A (ko) * 2009-01-09 2010-07-19 삼성전자주식회사 가변저항 메모리 장치 및 그의 형성 방법
US8268722B2 (en) * 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
US8728956B2 (en) 2010-04-15 2014-05-20 Novellus Systems, Inc. Plasma activated conformal film deposition
JP2012178422A (ja) 2011-02-25 2012-09-13 Fujikura Ltd 半導体装置の製造方法及び半導体装置の製造装置並びに基板保持治具
US8772158B2 (en) 2012-07-20 2014-07-08 Globalfoundries Inc. Multi-layer barrier layer stacks for interconnect structures
US9449809B2 (en) 2012-07-20 2016-09-20 Applied Materials, Inc. Interface adhesion improvement method
JP6538300B2 (ja) * 2012-11-08 2019-07-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 感受性基材上にフィルムを蒸着するための方法
KR102038647B1 (ko) * 2013-06-21 2019-10-30 주식회사 원익아이피에스 기판 지지 장치 및 이를 구비하는 기판 처리 장치
US9320387B2 (en) 2013-09-30 2016-04-26 Lam Research Corporation Sulfur doped carbon hard masks
US9589799B2 (en) 2013-09-30 2017-03-07 Lam Research Corporation High selectivity and low stress carbon hardmask by pulsed low frequency RF power
US10249819B2 (en) * 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198731A (ja) * 1984-03-22 1985-10-08 Nec Corp 半導体装置
JPH10173047A (ja) * 1996-12-11 1998-06-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000077406A (ja) * 1998-08-31 2000-03-14 Nec Corp 半導体装置の製造方法
JP2000106396A (ja) * 1998-09-29 2000-04-11 Sharp Corp 半導体装置の製造方法
JP2005503484A (ja) * 2001-09-14 2005-02-03 エーエスエム　インターナショナル　エヌ．ヴェー． ゲッタリング反応物を用いるａｌｄによる金属窒化物堆積
CN1530719A (zh) * 2003-03-11 2004-09-22 友达光电股份有限公司 薄膜晶体管液晶显示器的多层次扩散障碍层结构和制作方法
WO2007063672A1 (ja) * 2005-11-30 2007-06-07 Matsushita Electric Industrial Co., Ltd. 情報記録媒体とその製造方法
JP2010518627A (ja) * 2007-02-07 2010-05-27 レイセオン カンパニー 回路素子用の保護膜及び該保護膜の作製方法
WO2012070151A1 (ja) * 2010-11-26 2012-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180101204A (ko) * 2017-03-03 2018-09-12 램 리써치 코포레이션 고종횡비 실린더 에칭을 위해 측벽 패시베이션 증착 컨포멀성을 튜닝하는 기법
KR102659567B1 (ko) * 2017-03-03 2024-04-19 램 리써치 코포레이션 고종횡비 실린더 에칭을 위해 측벽 패시베이션 증착 컨포멀성을 튜닝하는 기법
JP2022544038A (ja) * 2019-07-29 2022-10-17 アプライド マテリアルズ インコーポレイテッド 原子層堆積による多層カプセル化スタック
JP7354408B2 (ja) 2019-07-29 2023-10-02 アプライド マテリアルズ インコーポレイテッド 原子層堆積による多層カプセル化スタック

Also Published As

Publication number Publication date
TW201715609A (zh) 2017-05-01
US9385318B1 (en) 2016-07-05
KR102621967B1 (ko) 2024-01-05
TWI720001B (zh) 2021-03-01
JP6832088B2 (ja) 2021-02-24
KR20170013832A (ko) 2017-02-07

Similar Documents

Publication Publication Date Title
JP6832088B2 (ja) 感受性材料上にハロゲン化物含有ａｌｄ膜を統合する方法
US10804144B2 (en) Deposition of aluminum oxide etch stop layers
KR20230039625A (ko) 저온 ald 막들을 위한 챔버 언더코팅 준비 방법
US9502238B2 (en) Deposition of conformal films by atomic layer deposition and atomic layer etch
CN111247269A (zh) 介电膜的几何选择性沉积
JP2018074145A (ja) 半導体パターニング用途のための高ドライエッチング速度材料
US9633896B1 (en) Methods for formation of low-k aluminum-containing etch stop films
CN109791914B (zh) 用于互连结构的复合介电界面层
KR20160061890A (ko) 암모니아 프리 및 염소 프리 컨포멀 실리콘 나이트라이드 막을 증착하는 방법
US10651080B2 (en) Oxidizing treatment of aluminum nitride films in semiconductor device manufacturing
KR20210150606A (ko) 변조된 원자 층 증착
CN112005339A (zh) 碳膜的原子层沉积
KR102668418B1 (ko) 로우-k 알루미늄 함유 에칭 정지막들의 형성을 위한 방법들

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210201

R150 Certificate of patent or registration of utility model

Ref document number: 6832088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250