TWI699828B - 可調的遠端分解 - Google Patents

可調的遠端分解 Download PDF

Info

Publication number
TWI699828B
TWI699828B TW105121386A TW105121386A TWI699828B TW I699828 B TWI699828 B TW I699828B TW 105121386 A TW105121386 A TW 105121386A TW 105121386 A TW105121386 A TW 105121386A TW I699828 B TWI699828 B TW I699828B
Authority
TW
Taiwan
Prior art keywords
plasma
exposed portion
substrate processing
remote
etching
Prior art date
Application number
TW105121386A
Other languages
English (en)
Other versions
TW201705276A (zh
Inventor
書南 朴
肯尼士Ｄ 夏茲
鄭松武
迪米奇 路柏曼斯基
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201705276A publication Critical patent/TW201705276A/zh
Application granted granted Critical
Publication of TWI699828B publication Critical patent/TWI699828B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

在此描述選擇性蝕刻圖案化基材之暴露部分的方法，該選擇性蝕刻是相對於第二暴露部分。蝕刻製程是氣相蝕刻，該氣相蝕刻使用在與電漿流出物組合之前於任何電漿中並未被激發的氧化前驅物，所述電漿流出物是在遠端電漿中形成，該遠端電漿來自惰性前驅物。該等電漿流出物可在無電漿遠端腔室區域及/或在無電漿基材處理區域中與該氧化前驅物組合。該等電漿流出物的組合激發氧化前驅物並且從該圖案化基材之暴露部分移除材料。蝕刻速率是可控制的且可選擇的，這是藉由調整氧化前驅物的流率或是未被激發/電漿激發的流率比例達成。

Description

可調的遠端分解
本文揭露之實施例關於遠端電漿蝕刻製程。
積體電路是藉由在基材表面上生產錯綜複雜的圖案化材料層而實現。在基材上生產圖案化材料需要受控的移除暴露材料的方法。化學蝕刻用於各種目的，這些目的包括將光阻圖案移送至下面的層中、使層變薄、或使已存在於表面上之特徵的尺寸變薄。經常期望有蝕刻一種材料比蝕刻另一種快的蝕刻製程，以助於例如圖案轉移製程的進行。此類蝕刻製程稱為「相對於第二材料，具第一材料之選擇性」。材料、電路、與製程多樣化的結果，蝕刻製程已以朝向各式各樣材料的選擇性進行開發。
乾式蝕刻製程經常是備受期望用於從半導體基材移除材料。該期望的能力是源自以極微的物理性干擾從細微的結構溫和地移除材料的能力。乾式蝕刻製程也使蝕刻速率得以藉由移除氣相反應試劑而突然停止。某些乾式蝕刻製程涉及將基材暴露至遠端電漿副產物，這些遠端電漿副產物是由一或多種前驅物形成。在遠端電漿系統中遠端激發蝕刻劑（而非原地激發）可能會如期望地增加選擇性。
在某程度上，需要一些方法以在使用現成的遠端電漿硬體時進一步增加選擇性。
在此描述選擇性蝕刻圖案化基材之暴露部分的方法，該選擇性蝕刻是相對於第二暴露部分。蝕刻製程是氣相蝕刻，該氣相蝕刻使用不透過遠端電漿的氧化前驅物（例如含鹵素前驅物）。相反地，惰性物種在遠端電漿中激發，而形成第一電漿流出物。該等第一電漿流出物可與遠端腔室區域中的氧化前驅物交互作用，且形成第二電漿流出物。該等第二電漿流出物隨後可透過噴頭而進入基材處理區域，以從圖案化基材之暴露表面移除材料。遠端腔室區域與基材處理區域可在本文所述之蝕刻製程期間無電漿。或者，氧化前驅物可直接進入基材處理區域，並且第一電漿流出物透過噴頭進入組合發生的基材處理區域。因此，根據多個實施例，混合可發生在基材處理區域中。
本文揭露的多個實施例包括蝕刻圖案化基材的多種方法。該等方法包括：將該圖案化基材放置在基材處理腔室的基材處理區域中。該圖案化基材包括第一暴露部分與第二暴露部分。該等方法進一步包括：將第一惰性氣體與第一氧化前驅物流進遠端電漿區域，同時在該遠端電漿區域中形成遠端電漿以產生電漿流出物，而該遠端電漿區域在流通性上（fluidly）耦接該基材處理區域。該等方法進一步包括：將該等電漿流出物組合第二惰性氣體與第二氧化前驅物。該等方法進一步包括：以該等電漿流出物、該第二惰性氣體、與該第二氧化前驅物之組合蝕刻該第一暴露部分。該第一暴露部分以第一蝕刻速率蝕刻，且該第二暴露部分以第二蝕刻速率蝕刻，該第二蝕刻速率低於該第一蝕刻速率。
本文揭露的多個實施例包括蝕刻圖案化基材的多種方法。該等方法包括：將該圖案化基材放置在基材處理腔室的基材處理區域中。該圖案化基材包括第一暴露部分與第二暴露部分。該等方法進一步包括：將惰性氣體流進遠端電漿系統，該遠端電漿系統在該基材處理腔室之外側且在流通性上耦接位在該基材處理腔室內的遠端腔室區域。該等方法進一步包括：在該遠端腔室系統中形成遠端電漿以產生電漿流出物。該等方法進一步包括：使該等電漿流出物流進該遠端腔室區域。該等方法進一步包括：使氧化前驅物流進該遠端腔室區域。該等方法進一步包括：以該等電漿流出物與該惰性氣體之組合蝕刻該第一暴露部分。該第一暴露部分以第一蝕刻速率蝕刻，且該第二暴露部分以第二蝕刻速率蝕刻，該第二蝕刻速率低於該第一蝕刻速率。
本文揭露的多個實施例包括蝕刻圖案化基材的多種方法。該等方法包括：將該圖案化基材放置在基材處理腔室的基材處理區域中。該圖案化基材包括第一暴露部分與第二暴露部分。該等方法進一步包括：將惰性氣體流進遠端電漿區域，同時在該遠端電漿區域中形成遠端電漿以產生電漿流出物，而該遠端電漿區域在流通性上耦接該基材處理區域。該等方法進一步包括：於該基材處理區域中組合該等電漿流出物與含鹵素前驅物。該等方法進一步包括：以該等電漿流出物與該含鹵素前驅物之組合蝕刻該第一暴露部分。該第一暴露部分以第一蝕刻速率蝕刻，且該第二暴露部分以第二蝕刻速率蝕刻，該第二蝕刻速率低於該第一蝕刻速率。
額外的實施例與特徵部分在隨後的敘述中提出，且在某程度上對於熟習此技術者而言，在詳閱本說明書後可清楚該等實施例與特徵，或者可由操作所揭露之實施例而學得。可藉由本說明書中所述的設備、組合及方法而明瞭及獲得所揭露的實施例之特徵與優點。
在此描述選擇性蝕刻圖案化基材之暴露部分的方法，該選擇性蝕刻是相對於第二暴露部分。該蝕刻製程是氣相蝕刻，該氣相蝕刻使用不透過遠端電漿的氧化前驅物（例如含鹵素前驅物）。相反地，惰性物種在遠端電漿中激發，而形成第一電漿流出物。該等第一電漿流出物可與遠端腔室區域中的氧化前驅物交互作用，且形成第二電漿流出物。該等第二電漿流出物隨後可透過噴頭而進入基材處理區域，以從圖案化基材之暴露表面移除材料。遠端腔室區域與基材處理區域可在本文所述之蝕刻製程期間無電漿。或者，氧化前驅物可直接進入基材處理區域，並且該等第一電漿流出物透過噴頭進入組合發生的基材處理區域。
在過去，遠端氣相蝕刻製程已在遠端電漿中激發NF3 且使電漿流出物流進基材處理區域。在那些製程中，已將額外的氣體添加至遠端電漿及/或該遠端電漿之下游，以客製化選擇性。透過使用某些遠端電漿硬體（例如，電感耦合電漿硬體）選擇期望的電漿電力一直是困難的。期望高電漿電力以用於腔室清潔配方，但對圖案化基材處理（這是極度敏感的操作）而言需要甚為更低的電力。本文所述之蝕刻製程的優點涉及蝕刻速率的減少且也涉及電漿電力的減少，此舉增加部件的壽命。本文所述之遠端電漿氣相蝕刻製程以受控良好且可選擇的蝕刻速率移除一個基材部分移除得比另一基材部分快得多。
為了更佳地瞭解且認識本文所揭露之實施例，現在請參考第1圖，該第1圖是根據多個實施例的氧化矽選擇性蝕刻製程101的流程圖。在第一操作之前，基材經圖案化並且暴露的氧化矽部分形成在圖案化基材上。暴露的氮化矽部分也形成在圖案化基材上。在操作110，圖案化基材隨後放置於基材處理區域內。
在操作120，惰性氣體（例如氬）可流進遠端電漿系統（RPS）。在多個實施例中，於選擇性蝕刻101期間，RPS可僅含有惰性氣體。該惰性氣體可在遠端電漿中激發，該遠端電漿是在遠端電漿系統中形成。遠端電漿系統位在基材處理腔室外側，且在透過歧管流通性上耦接位在基材處理腔室內的遠端腔室區域。在操作130，氧化前驅物（NF3 ）流進遠端腔室區域。於此示範性實施例中，該遠端腔室區域可無電漿。於操作140，在該遠端電漿系統中形成的第一電漿流出物流過歧管進入遠端腔室區域，並且與氧化前驅物組合。根據多個實施例，該等第一電漿流出物對氧化前驅物提供首要的（dominant）或僅有的激發。多個實施例中，氧化前驅物在與第一電漿流出物組合之前，並不直接由任何電漿激發。在操作150，氧化前驅物與第一電漿流出物的組合形成「第二」電漿流出物，所述第二電漿流出物藉由噴頭流進基材處理區域。在操作160，暴露的氧化矽部分被選擇性蝕刻。反應性的化學物種被移除，且基材從基材處理區域移除（操作170）。
在多個實施例中，大體而言，氧化前驅物可包括鹵素或氧之至少一者。氧化前驅物可以是鹵化物。氧化前驅物可增加圖案化基材之暴露部分的暴露元素的價數。根據多個實施例，惰性氣體可包括稀有氣體或製程期間在圖案化基材表面處不會形成共價鍵的氣體。在氧化前驅物是含鹵素前驅物的多個實施例中，該含鹵素前驅物可包括選自由Cl、Cl2 、F、F2 、NF3 、CF4 、HF和XeF2 所組成之群組的前驅物。在氧化前驅物是含氧前驅物的多個實施例中，該含氧前驅物可包括O2 、O3 、N2 O、H2 O、NO2 和N2 O2 之一或多者。
遠端電漿區域可在分立的模組（RPS）內，該分立的模組與如在選擇性蝕刻製程101中的基材處理腔室分開但大體上附接該腔室。根據多個實施例，氧化前驅物可流進歧管、進入遠端腔室區域或直接進入基材處理區域。另一方面，遠端電漿區域可為藉由噴頭而與基材處理區域分開的遠端腔室區域。多個實施例中，氧化前驅物隨後可直接流進基材處理區域，以避免在遠端腔室區域中被電漿激發。最後，在多個實施例中，遠端電漿區域可包括RPS與遠端腔室區域兩者，且於此情況中，氧化前驅物同樣可直接流進基材處理區域。
一些實施例中，在蝕刻第一暴露部分的操作期間，遠端電漿區域可缺乏鹵素及/或缺乏氧。多個實施例中，遠端電漿區域可僅含有惰性氣體。在此情況中，從圖案化基材的第一暴露部分移除材料的反應性物種僅被電漿流出物激發而不直接地在任何電漿中激發。
根據多個實施例，第一惰性氣體與第一氧化前驅物之組合可流進遠端電漿區域以形成電漿流出物。根據多個實施例，第二惰性氣體與第二氧化前驅物之組合可流進遠端腔室區域或是基材處理區域，而不先透過任何電漿。惰性氣體與氧化前驅物的比例以及第一流量對第二流量的比例決定了圖案化基材的暴露部分的蝕刻速率。根據多個實施例，第一惰性氣體對第一氧化前驅物的比例可與第二惰性氣體對第二氧化前驅物之比例相同。相同的比例能夠實現使用共通的源建立第一流率與第二流率。多個實施例中，第一流率對第二流率的比例是由單一閥決定，該單一閥簡單地將恆定流率的可選擇部分引導至遠端電漿區域中，而將其餘部分適當引導至該基材處理區域或無電漿的遠端腔室區域中。
多個實施例中，第一惰性氣體及/或第二惰性氣體是氖、氬、氦、稀有氣體、或N2 之其中一者。一實施例中，第一惰性氣體及/或第二惰性氣體可包括氬與氦。根據多個實施例，第一氧化前驅物及/或第二氧化前驅物可包括鹵素。在多個實施例中，第一氧化前驅物及/或第二氧化前驅物可包括氧。根據多個實施例，第一氧化前驅物及/或第二氧化前驅物可包括O2 、O3 、N2 O、H2 O、NO2 和N2 O2 之一或多者。在多個實施例中，第一氧化前驅物及/或第二氧化前驅物可包括Cl、Cl2 、F、F2 、NF3 、CF4 、HF和XeF2 之一或多者。多個實施例中，第一氧化前驅物及/或第二氧化前驅物可包括氫但可為無氧且無鹵素。根據多個實施例，第一氧化前驅物及/或第二氧化前驅物可包括H2 與NH3 之一或多者。
現在請參考第2圖，第2圖是氧化矽蝕刻製程期間氧化矽蝕刻量的圖表，該氧化矽蝕刻製程包括根據多個實施例的選擇性蝕刻製程101。改變電漿流（210）造成氧化矽蝕刻量有相對小的變化。於是，電漿流並非減少圖案化基材上暴露材料之蝕刻速率的理想方式。本文提出之方法的優點在於，甚至是在低蝕刻速率下，蝕刻速率可良好地受到控制。由於特徵非常小，所以前端蝕刻製程例如經常受惠於非常低的蝕刻速率。第2圖顯示蝕刻速率可如何藉由減少進入遠端腔室區域或基材處理區域的氧化前驅物之流率而減少（220）。流率減少且不顯著地減少RPS電力。本文提出的製程的進一步優點在於，遠端電漿的穩定度勝於可控地減少圖案化基材之暴露部分的蝕刻速率的替代性方法。光學發射圖譜用於確定變化流率或流率比變化了原子氟濃度，發現原子氟濃度正比於圖案化基材的第一暴露部分的蝕刻速率。
第1圖與第2圖所呈現的說明範例使用圖案化基材，該圖案化基材具有氧化矽的第一暴露部分以及氮化矽的第二暴露部分。大體而言，本文提出之方法可用於選擇性蝕刻第一暴露部分蝕刻得比第二暴露部分快，而第二暴露部分單純具有不同的原子化學計量比（不同比例的原子濃度），該不同的原子化學計量比包括完全地具不同原子成份。多個實施例中，第一暴露部分含有至少一種不存在於第二暴露部分中的元素。根據多個實施例，第二暴露部分含有至少一種不存在於第一暴露部分中的元素。第一蝕刻速率可用於描述第一暴露部分的蝕刻速率，而第二蝕刻速率可用於描述另一材料的第二暴露部分的蝕刻速率。第一蝕刻速率可超過第二蝕刻速率一倍數，在多個實施例中，該倍數超過80、超過120、或超過150。
多個實施例中，蝕刻操作期間，基材處理區域與遠端電漿區域中的壓力可介於0.1托爾至50托爾之間、介於1托爾至15托爾之間、或介於5托爾至10托爾之間。多個實施例中，蝕刻操作期間圖案化基材之溫度可介於-20°C至450°C之間、介於0°C至350°C之間、或介於5°C至200°C之間。本文所述之方法已造成介於0Å至300Å之間的可再現且可選擇的蝕刻量。
該方法也包括於操作120期間在遠端電漿區域中施加電力給惰性氣體而生成電漿流出物。本文所述之電漿參數應用於用在蝕刻圖案化基材的遠端電漿。如發明所屬技術領域中具有通常知識者所能瞭解，電漿可包括許多帶電荷及中性物種，這些物種包括自由基與離子。可使用已知技術（例如RF、電容耦合、電感耦合）生成電漿。一實施例中，遠端電漿電力是以介於25W至2kW之間的水準施加到遠端電漿區域。所有本文提出的電力範圍應用於遠端電漿區域，該遠端電漿區域為RPS或腔室電漿區域。本文所述之相對低的電漿電力可提供下述優點：腔室部件更為長壽，且蝕刻操作期間使用的電力也減少、生成的熱也減少。在多個實施例中，可使用環繞（toroidal）線圈或感應線圈施加遠端電漿電力，在該情況中，遠端電漿會稱作電感耦合電漿（ICP），或者，可使用電容板施加遠端電漿電力，在該情況中，遠端電漿會稱作電容耦合電漿（CCP）。將伴隨本文之示範性配備描述其他可能的電漿參數與範圍。
多個實施例中，離子抑制器（可為噴頭）可用於提供氣相蝕刻所用的自由基及/或中性物種。該離子抑制器也可稱為離子抑制構件，且可隨著噴頭定位在遠端腔室區域與基材處理區域之間。多個實施例中，舉例而言，離子抑制器用於過濾從遠端電漿區域至基材處理區域之路程上的蝕刻電漿流出物。離子抑制器可用於提供自由基濃度高於離子的反應性氣體。電漿流出物透過在遠端電漿區域與基材處理區域之間所配置的該離子抑制器。離子抑制器作用在於劇烈減少或實質消除從電漿生成區域行進到基材的離子物種。本文所述之離子抑制器是在本文所述的氣相蝕刻製程期間達成基材處理區域中低電子溫度的一種簡單方式。
多個實施例中，電子束以平行基材之平面透過基材處理區域，以減少電漿流出物之電子溫度。如果電子束以此方式施加，則可使用較簡便的噴頭。多個實施例中，可通入電子束如配置在基材上方的層狀薄片（laminar sheet）。多個實施例中，電子束提供中和負電荷的來源，且提供更主動的手動減少朝向基材的帶正電離子的流動以及增加蝕刻選擇性。電漿流出物的流動以及主宰電子束操作的各種參數可經調整以降低基材處理區域中測量到的電子溫度。
可使用朗謬（Langmuir）探針在基材處理區域中於遠端電漿中激發電漿期間測量電子溫度。在本文所述之所有無電漿區域中（特別是在基材處理區域中），電子溫度可低於0.5eV、低於0.45eV、低於0.4eV、或低於0.35eV。這些極端低的電子溫度之數值是因電子束、噴頭、及/或離子抑制器存在而實現。未帶電荷的中性與自由基物種可透過電子束及/或離子抑制器中的開口，以於基材處反應。此類使用自由基與其他中性物種的製程相較於包括濺射與轟擊的習知電漿蝕刻製程可減少電漿損壞。本文揭露的實施例也較習知溼式蝕刻製程有利，在所述習知溼式蝕刻製程中，液體的表面張力可引發小特徵的彎折與剝落。
在此可將基材處理區域描述為在本文所述之蝕刻製程期間為「無電漿」。「無電漿」不必然意味著該區域缺乏電漿。在電漿區域內生成的離子化物種與自由電子可能以相當低的濃度行進穿過隔件（噴頭）中的孔隙（縫隙）。遠端電漿區域（例如遠端腔室區域及/或遠端電漿區域）中之電漿可能透過噴頭中的縫隙以某微小的程度侵入基材處理區域上。再者，低強度的電漿可在基材處理區域中產生，且不消除本文所述之蝕刻製程的期望特徵。在激發的電漿流出物之生成期間，電漿的強度離子密度遠比遠端電漿區域低的所有原因不背離在此所用的「無電漿」之範疇。遠端腔室區域內可具有遠端電漿，或可為無電漿，在該情況中，遠端電漿系統可用於提供惰性氣體的遠端激發。
第3A圖顯示示範性基材處理腔室1001之剖面視圖，且基材處理腔室1001內有分隔區域。分隔區域在本文中稱為遠端腔室區域，這是因為相對於基材處理區域1033而分隔。遠端電漿系統（RPS）1002可存在於基材處理腔室1001上且於基材處理腔室1001外部，如圖所示。RPS1002可用於激發穿過惰性供應線路1011的惰性氣體。形成於RPS1002中的電漿流出物隨後行進至流出物混合區域1005並且與穿過氧化前驅物供應線1012而供應的氧化前驅物組合。
圖中顯示冷卻板1003、面板1017、離子抑制器1023、噴頭1025與基材支撐件1065（亦已知為基座，上面配置有基材1055），且根據多個實施例，上述之每一者可被納入。基座1065可具有熱交換通道，熱交換流體流動透過該熱交換通道，以控制基材之溫度。此組裝方式可使基材1055之溫度得以被冷卻或加熱，以維持相對低的溫度，諸如介於-20°C至200°C之間。基座1065可透過使用嵌入式加熱器構件電阻式加熱到相對高的溫度，諸如介於100°C至1100°C之間。
流出物混合區域1005開啟至氣體供應區域1058，該氣體供應區域1058是藉由面板1017與遠端腔室區域1015分隔，使得氣體/物種流過面板1017中的孔洞而進入遠端腔室區域1015。可選擇結構性與操作性特徵以防止電漿從遠端腔室區域1015明顯地回流進入氣體供應區域1058、流出物混合區域1005、與流體供應系統1010中。結構性特徵可包括面板1017中縫隙的尺寸與截面幾何形狀的選擇，以在電漿生成於遠端腔室區域1015中的情況中使往回流動的電漿失活。操作性特徵可包括維持氣體供應區域1058與遠端腔室區域1015之間的壓力差，而維持電漿流出物以單一方向流動透過噴頭1025。面板1017（或是腔室的導電頂部部分）與噴頭1025顯示為具有絕緣環1020，該絕緣環1020位在特徵之間，容許AC電位得以相對於噴頭1025及/或離子抑制器1023施加至面板1017。絕緣環1020可定位在面板1017與噴頭1025及/或離子抑制器1023之間，使電容耦合電漿（CCP）能夠形成在遠端腔室區域中。遠端腔室區域1015在用於形成遠端電漿時可稱為腔室電漿區域。然而，多個實施例中，無電漿存在於遠端腔室區域1015。根據多個實施例，惰性氣體可僅於RPS1002中激發。
離子抑制器1023中的複數個孔洞可組裝成控制活化氣體（即，離子、自由基、及/或中性物種）透過離子抑制器1023的傳遞。例如，孔洞的深寬比（或孔洞直徑對長度）、及/或孔洞之幾何形狀可受控制，使得活化氣體中離子式帶電荷的物種流動透過離子抑制器1023的情況會減少。離子抑制器1023中的孔洞可包括漸縮部分以及圓筒部分，該漸縮部分面向遠端腔室區域1015，而該圓筒部分面向噴頭1025。圓筒部分之形狀與尺寸可設計成控制離子物種透過至噴頭1025的流動。可調整的電偏壓也可施加到離子抑制器1023作為額外手段以控制透過抑制器的離子物種的流動。離子抑制構件1023可作用為減少或消除從電漿生成區域行進到基材的離子式帶電荷的物種的量。未帶電荷的中性與自由基物種仍可透過離子抑制器中的開口，以與基材反應。
電漿電力可為各種頻率或多重頻率之組合。在示範性處理系統中，遠端電漿可由相對於離子抑制器1023及/或噴頭1025遞送到面板1017的RF電力所提供。以替代方式或組合方式，可在RPS1002內施加RF電力。RF電力可介於10瓦至10,000瓦之間，介於10瓦至5,000瓦之間，較佳為介於25瓦至2000瓦之間，更佳為介於50瓦至1500瓦之間，以增加腔室部件（例如RPS1002）之壽命。多個實施例中，在示範性處理系統中施加到遠端電漿區域（腔室電漿區域及/或RPS）的RF頻率可為低於200kHz的低RF頻率、介於10MHz至15MHz之間的較高RF頻率、或是大於1GHz或約1GHz的微波頻率。電漿電力可為電容耦合（CCP）或電感耦合（ICP）至遠端電漿區域中。
多個實施例中，源自RPS1002及/或遠端腔室區域1015中之惰性氣體的受激發物種可行進透過離子抑制器1023及/或噴頭1025中的縫隙，且與氧化前驅物反應，該氧化前驅物是從噴頭的分開的部分流進基材處理區域1033。遠端電漿蝕刻製程期間，極少或沒有電漿可存在於基材處理區域1033中。前驅物與惰性氣體之受激發的衍生物可在基材上方及/或基材上的區域中組合，以蝕刻結構或從基材移除物種。
第3B圖顯示影響穿過面板1017的處理氣體分配的特徵的詳細視圖。諸如噴頭1025的用於處理腔室區段1001的氣體分配組件可稱為雙通道噴頭（DCSH）且另外詳述於本文第3A圖以及第3C圖所述之實施例中。雙通道噴頭可提供用於蝕刻製程，容許基材處理區域1033外側的蝕刻劑分開，以使得在蝕刻劑遞送進入基材處理區域1033之前，蝕刻劑與腔室部件及蝕刻劑彼此之間的交互作用受限。
噴頭1025可包括上板1014與下板1016。該等板可彼此耦接，以在這些板之間界定空間1018。板的組裝方式可提供第一流體通道1019與第二流體通道1021，第一流體通道1019透過上板與下板，第二流體通道1021透過下板1016。所形成的通道可組裝成提供從空間1018透過下板1016單獨經由第二流體通道1021的流體進出，且第一流體通道1019可與該等板及第二流體通道1021之間的空間1018在流通性上隔絕。多個實施例中，在流通性上可透過氣體分配組件1025之側進出空間1018，且該空間1018可用於供應氧化前驅物。雖然第3A圖至第3C圖的示範性系統包括雙通道噴頭，但應瞭解可利用替代性的分配組件，以維持第一前驅物與第二前驅物在基材處理區域1033之前於流通性上隔絕。例如，可利用板下方的穿孔板與管，儘管其他的組裝方式可以減少的效能操作或不提供如所述之雙通道噴頭般均勻的處理。
所示的實施例中，噴頭1025可經由第一流體通道1019分配在遠端腔室區域1015中由惰性氣體之電漿激發所形成的電漿流出物。在多個實施例中，引導進入RPS1002及/或遠端腔室區域1015的惰性氣體可含有氬。
第3C圖是多個實施例中與處理腔室一併使用的噴頭1025的底視圖。噴頭1025對應第3A圖中所示的噴頭。穿透孔洞1031顯示第一流體通道1019的視角，該等穿透孔洞1031可具有複數種形狀與組裝方式，以控制及影響穿過噴頭1025的前驅物的流動。小孔洞1027顯示第二流體通道1021的視角，該等小孔洞1027可於整個噴頭表面上（甚至是在穿透孔洞1031之間）實質均等地分佈，而可在該等前驅物離開噴頭時助於提供相較其他組裝方式更為均等的前驅物之混合。
遠端腔室區域1015或RPS中的區域可稱為遠端電漿區域。多個實施例中，電漿流出物在遠端電漿區域中形成，且該等電漿流出物行進至遠端腔室區域或基材處理區域中，以與氧化前驅物組合。多個實施例中，氧化前驅物只被電漿流出物激發。多個實施例中，電漿電力可基本上僅施加到遠端電漿區域，以確保電漿流出物提供首要的激發。
乾式蝕刻系統的實施例可併入更大的製造系統，以生產積體電路晶片。第4圖顯示多個實施例中的沉積、蝕刻、烘烤、與固化腔室的一種此類處理系統（主框架）1101。圖中，一對前開式晶圓匣（裝載閘腔室1102）供應各種尺寸的基材，在該等基材被放進基材處理腔室1108a-f之一者前，該等基材是由機械手臂1104接收並放置到低壓固持區域1106。第二機械手臂1110可用於從固持區域1106傳輸基材至基材處理腔室1108a-f並且往回傳輸。每一基材處理腔室1108a-f可被裝備成執行多個基材處理操作，該等操作除了循環層沉積（CLD）、原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、蝕刻、預清潔、脫氣、定向及其他基材製程之外，還包括在此所述的乾式蝕刻製程。
在此所使用的「基材」可為具有（或不具有）形成在上面的多個層的支撐基材。該圖案化基材可為有各種摻雜濃度及摻雜分佈曲線（doping profile）的絕緣體或半導體，且例如可為用在積體電路製造上的類型的半導體基材。圖案化基材的暴露的「氧化矽」主要是SiO2 但可包括其他元素組份（諸如氮、氫、與碳）之濃度。在一些實施例中，使用在此揭露的方法所蝕刻的氧化矽部分基本上由矽與氧構成。圖案化基材的暴露的「氮化矽」主要是Si3 N4 但可包括其他元素組份（諸如氮、氫、與碳）之濃度。在一些實施例中，使用在此揭露的方法所蝕刻的氮化矽部分基本上由矽與氮構成。大體而言，圖案化基材的第一暴露部分被蝕刻得比第二暴露部分快。第一暴露部分可具有有別於第二暴露部分的原子化學計量比。多個實施例中，第一暴露部分可含有不存在於第二暴露部分中的元素。類似地，根據多個實施例，第二暴露部分可含有不存在於第一暴露部分中的元素。
術語「前驅物」是用於指任何參與反應從表面移除材料或沉積材料在表面上的化學物質。「電漿流出物」是描述從遠端電漿區域離開並進入遠端腔室區域及/或基材處理區域的氣體。電漿流出物是處於「激發態」，其中至少有一些氣體分子處於振動型式的激發、解離及/或離子化的狀態。「自由基前驅物」是用於描述參與反應從表面移除材料或沉積材料在表面上的電漿流出物（離開電漿而處於激發態的氣體）。「自由基氟前驅物」是描述含有氟但可含有其他元素組份的自由基前驅物。「自由基氧前驅物」是描述含有氧但可含有其他元素組份的自由基前驅物。詞彙「惰性氣體」是指在蝕刻或被併入膜中時不形成化學鍵結的任何氣體。示範性的惰氣包括稀有氣體，但可包括其他氣體，只要當（一般而言）在膜中補捉到痕量的該氣體時不形成化學鍵結即可。
已在此揭露數個實施例，發明所屬技術領域中具有通常知識者應知可使用各種修飾例、替代架構與等效例而不背離所揭露之實施例的精神。此外，為了避免不必要地混淆本案之實施例，未描述多種習知的製程及構件。因此，上述說明不應被視為限制申請專利範圍之範疇。
在提供一範圍之值時，除非本文另有明確指定，否則應理解亦特定地揭露該範圍之上限與下限之間的每一中間值，精確度為至下限單位的十分之一。也涵蓋在陳述範圍中之任一陳述值（或中間值）與在彼陳述範圍中之任一其他陳述值（或中間值）之間的每一較小範圍。該等較小範圍的上限值與下限值可獨立包含或排除於該範圍中，且其中在該較小範圍內包含任一個極限值、不含極限值或包含兩個極限值的各範圍皆涵蓋在申請專利範圍內，除非在該陳述的範圍中有任何特別排除之極限。在所陳述之範圍包括極限值的一者或兩者之處，該範圍也包括該些排除其中任一者或兩者被包括的極限值的範圍。
在本文與如後附申請專利範圍中所使用之單數形式「一」（a、an）與「該」（the）也包括複數個參考對象，除非本文中另外清楚指明。因此，舉例而言，所參考的「一種製程」（a process）包括複數個此類製程，而參考的「該介電材料」（the dielectric material）包括一或多種介電材料以及該領域中具有通常知識者所熟知的該等材料之等效例等。
又，在此說明書與下述申請專利範圍中所用的「包含」與「包括」等用語欲專指存在所陳述之特徵、整體、部件或步驟，但該等用語不排除存在或增加一或多種其他特徵、整體、部件、步驟、動作或群組。
101‧‧‧選擇性蝕刻製程 110-170‧‧‧操作 210、220‧‧‧曲線 1001‧‧‧基材處理腔室 1002‧‧‧遠端電漿系統 1003‧‧‧冷卻板 1005‧‧‧流出物混合區域 1010‧‧‧流體供應系統 1011‧‧‧惰性供應線路 1012‧‧‧氧化前驅物供應線路 1014‧‧‧上板 1015‧‧‧遠端腔室區域 1016‧‧‧下板 1017‧‧‧面板 1018‧‧‧空間 1019‧‧‧第一流體通道 1020‧‧‧絕緣環 1021‧‧‧第二流體通道 1023‧‧‧離子抑制器 1025‧‧‧噴頭 1031‧‧‧穿透孔洞 1033‧‧‧基材處理區域 1055‧‧‧基材 1058‧‧‧氣體供應區域 1065‧‧‧基材支撐件 1101‧‧‧主框架 1102‧‧‧裝載閘腔室 1104、1110‧‧‧機械手臂 1106‧‧‧低壓固持區域 1108a-f‧‧‧處理腔室
透過參考說明書之其餘部分和圖式，可進一步瞭解該等實施例之本質及優點。
第1圖是根據多個實施例的氧化矽選擇性蝕刻製程的流程圖。
第2圖是根據多個實施例的氧化矽蝕刻量的圖表。
第3A圖顯示根據多個實施例的基材處理腔室的示意剖面視圖。
第3B圖顯示根據多個實施例的基材處理腔室的一部分的示意剖面視圖。
第3C圖顯示根據多個實施例的噴頭的底視圖。
第4圖顯示根據多個實施例的示範性基材處理系統的頂視圖。
在所附圖示中，相似的部件及/或特徵可具有相同的元件符號。另外，相同類型的各種部件可藉由以下方式區別：將虛線和第二符號接在該元件符號之後，該第二符號用於區別該等類似的部件。如果說明書中僅使用第一元件符號，則該說明適用於具有相同第一元件符號之相似部件的任一者，無關第二元件符號為何。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
101‧‧‧選擇性蝕刻製程
110-170‧‧‧操作

Claims (11)

  1. 一種蝕刻一圖案化基材的方法，該方法包括以下步驟：將該圖案化基材放置在一基材處理腔室的一基材處理區域中，其中該圖案化基材包括一第一暴露部分與一第二暴露部分；將一惰性氣體流進一遠端電漿系統，該遠端電漿系統位在該基材處理腔室外，且在流通性上(fluidly)耦接該基材處理腔室內的一遠端腔室區域；在該遠端電漿系統中形成一遠端電漿以產生電漿流出物；將該等電漿流出物流進該遠端腔室區域；將一氧化前驅物流進該遠端腔室區域；以及以該等電漿流出物及該惰性氣體之組合蝕刻該第一暴露部分，其中該第一暴露部分以一第一蝕刻速率蝕刻，且該第二暴露部分以一第二蝕刻速率蝕刻，該第二蝕刻速率低於該第一蝕刻速率，其中在蝕刻該第一暴露部分的操作期間該基材處理區域中的電子溫度小於0.5eV，其中在蝕刻該第一暴露部分的同時該遠端電漿系統僅含有惰性氣體。
  2. 如請求項1所述之方法，其中該惰性氣體是氬。
  3. 如請求項1所述之方法，其中該氧化前驅物包括一鹵素。
  4. 如請求項1所述之方法，其中該氧化前驅物在進入該基材處理腔室之前不在任何遠端電漿中激發。
  5. 如請求項1所述之方法，其中該第一暴露部分含有不存在於該第二暴露部分中的至少一種元素。
  6. 如請求項1所述之方法，其中該第一暴露部分與該第二暴露部分具有不同的原子組成。
  7. 如請求項1所述之方法，其中該氧化前驅物包括氧。
  8. 如請求項1所述之方法，其中該氧化前驅物包括下述之一或多者：O2、O3、N2O、H2O、NO2和N2O2。
  9. 如請求項1所述之方法，其中該氧化前驅物主要由該等電漿流出物激發。
  10. 如請求項1所述之方法，其中該氧化前驅物包括一前驅物，該前驅物選自由Cl、Cl2、F、F2、NF3、CF4、HF和XeF2組成的群組。
  11. 如請求項1所述之方法，其中該第一蝕刻速率超過該第二蝕刻速率一倍數，該倍數為約80或 更大。
TW105121386A 2015-07-07 2016-07-06 可調的遠端分解 TWI699828B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/793,508 US9922840B2 (en) 2015-07-07 2015-07-07 Adjustable remote dissociation
US14/793,508 2015-07-07

Publications (2)

Publication Number Publication Date
TW201705276A TW201705276A (zh) 2017-02-01
TWI699828B true TWI699828B (zh) 2020-07-21

Family

ID=57685574

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105121386A TWI699828B (zh) 2015-07-07 2016-07-06 可調的遠端分解

Country Status (6)

Country Link
US (1) US9922840B2 (zh)
JP (1) JP6824241B2 (zh)
KR (1) KR102638568B1 (zh)
CN (1) CN107924839B (zh)
TW (1) TWI699828B (zh)
WO (1) WO2017007571A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950500B2 (en) * 2017-05-05 2021-03-16 Applied Materials, Inc. Methods and apparatus for filling a feature disposed in a substrate
US11276559B2 (en) * 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
KR20220143158A (ko) 2018-01-15 2022-10-24 어플라이드 머티어리얼스, 인코포레이티드 원격 플라즈마 산화에 대한 아르곤 추가
US11131919B2 (en) 2018-06-22 2021-09-28 International Business Machines Corporation Extreme ultraviolet (EUV) mask stack processing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120211462A1 (en) * 2011-02-22 2012-08-23 Applied Materials, Inc. Remotely-excited fluorine and water vapor etch
US20140054269A1 (en) * 2012-08-27 2014-02-27 Eric A. Hudson Plasma-enhanced etching in an augmented plasma processing system.

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1083593A1 (en) 1999-09-10 2001-03-14 Interuniversitair Micro-Elektronica Centrum Vzw Etching of silicon nitride by anhydrous halogen gas
US7396431B2 (en) * 2004-09-30 2008-07-08 Tokyo Electron Limited Plasma processing system for treating a substrate
US8021514B2 (en) 2007-07-11 2011-09-20 Applied Materials, Inc. Remote plasma source for pre-treatment of substrates prior to deposition
US8211808B2 (en) 2009-08-31 2012-07-03 Applied Materials, Inc. Silicon-selective dry etch for carbon-containing films
US8329262B2 (en) 2010-01-05 2012-12-11 Applied Materials, Inc. Dielectric film formation using inert gas excitation
US8435902B2 (en) 2010-03-17 2013-05-07 Applied Materials, Inc. Invertable pattern loading with dry etch
US8475674B2 (en) 2010-04-30 2013-07-02 Applied Materials, Inc. High-temperature selective dry etch having reduced post-etch solid residue
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US20120009796A1 (en) 2010-07-09 2012-01-12 Applied Materials, Inc. Post-ash sidewall healing
US8741778B2 (en) 2010-12-14 2014-06-03 Applied Materials, Inc. Uniform dry etch in two stages
US20120238108A1 (en) 2011-03-14 2012-09-20 Applied Materials, Inc. Two-stage ozone cure for dielectric films
US8771536B2 (en) 2011-08-01 2014-07-08 Applied Materials, Inc. Dry-etch for silicon-and-carbon-containing films
US20130045605A1 (en) 2011-08-18 2013-02-21 Applied Materials, Inc. Dry-etch for silicon-and-nitrogen-containing films
US8679982B2 (en) 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
US9023734B2 (en) * 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9245761B2 (en) * 2013-04-05 2016-01-26 Lam Research Corporation Internal plasma grid for semiconductor fabrication
US8956980B1 (en) * 2013-09-16 2015-02-17 Applied Materials, Inc. Selective etch of silicon nitride

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120211462A1 (en) * 2011-02-22 2012-08-23 Applied Materials, Inc. Remotely-excited fluorine and water vapor etch
US20140054269A1 (en) * 2012-08-27 2014-02-27 Eric A. Hudson Plasma-enhanced etching in an augmented plasma processing system.

Also Published As

Publication number Publication date
TW201705276A (zh) 2017-02-01
JP2018522417A (ja) 2018-08-09
CN107924839A (zh) 2018-04-17
JP6824241B2 (ja) 2021-02-03
US9922840B2 (en) 2018-03-20
KR102638568B1 (ko) 2024-02-21
WO2017007571A1 (en) 2017-01-12
US20170011931A1 (en) 2017-01-12
KR20180018824A (ko) 2018-02-21
CN107924839B (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
US9837284B2 (en) Oxide etch selectivity enhancement
KR102439785B1 (ko) 무-할로겐 기상 실리콘 에칭
US9349605B1 (en) Oxide etch selectivity systems and methods
US9520303B2 (en) Aluminum selective etch
KR102305317B1 (ko) 실리콘 질화물의 선택적 에칭
TWI520212B (zh) 選擇性氮化鈦蝕刻
TWI699828B (zh) 可調的遠端分解
US9378969B2 (en) Low temperature gas-phase carbon removal
US9406523B2 (en) Highly selective doped oxide removal method
US20160181112A1 (en) Anisotropic gap etch
US20150371865A1 (en) High selectivity gas phase silicon nitride removal
TWI705529B (zh) 空氣間隙形成處理
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
TWI785783B (zh) 用於選擇性金屬化合物移除之系統及方法
US20160068969A1 (en) Integrated processing for microcontamination prevention
TW202412087A (zh) 高選擇性氧化矽移除之方法