KR20070022101A - 반도체 봉지용 수지 시트 및 이것을 사용한 반도체장치의제조방법 - Google Patents

반도체 봉지용 수지 시트 및 이것을 사용한 반도체장치의제조방법 Download PDF

Info

Publication number
KR20070022101A
KR20070022101A KR1020067026807A KR20067026807A KR20070022101A KR 20070022101 A KR20070022101 A KR 20070022101A KR 1020067026807 A KR1020067026807 A KR 1020067026807A KR 20067026807 A KR20067026807 A KR 20067026807A KR 20070022101 A KR20070022101 A KR 20070022101A
Authority
KR
South Korea
Prior art keywords
resin layer
resin
sealing resin
circuit board
semiconductor
Prior art date
Application number
KR1020067026807A
Other languages
English (en)
Other versions
KR101083928B1 (ko
Inventor
도모노리 시노다
오사무 야마자키
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20070022101A publication Critical patent/KR20070022101A/ko
Application granted granted Critical
Publication of KR101083928B1 publication Critical patent/KR101083928B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Coating Of Shaped Articles Made Of Macromolecular Substances (AREA)

Abstract

[과제] 플립 칩 본드된 장치를 봉지할 때에 공기 고임을 발생시키지 않고, 또한 와이어 본드된 장치를 봉지할 때에도 와이어의 변형이나 단선을 일으키지 않는, 반도체 봉지용 수지 시트 및 이 수지 시트를 사용한 반도체장치의 제조방법을 제공하는 것을 목적으로 하고 있다.
[해결수단] 본 발명의 반도체 봉지용 수지 시트는, 지지 시트와, 상기 지지 시트 상에 박리 가능하게 적층되어 되는 봉지 수지층으로 되고, 상기 봉지 수지층이, 열경화성을 가지며, 열경화 전의 봉지 수지층의 탄성률이 1.0×103~1.0×104 ㎩이고, 열경화 전의 봉지 수지층의 120℃에 있어서의 용융점도가 100~200 ㎩·초이며, 열경화 전의 봉지 수지층을 120℃에서 온도 일정하게 한 경우에, 용융점도가 최소값에 도달할 때까지의 시간이 60초 이하인 것을 특징으로 하고 있다.
반도체 봉지용 수지 시트, 반도체장치, 용융점도, 플립 칩 본드된 장치

Description

반도체 봉지용 수지 시트 및 이것을 사용한 반도체장치의 제조방법{Semiconductor sealing resin sheet and semiconductor device manufacturing method using the same}
본 발명은, 반도체 봉지용 수지 시트 및 이것을 사용한 수지 봉지형 반도체장치(resin-sealed semiconductor device)의 제조방법에 관한 것이다.
많은 반도체장치는, 회로 기판에 탑재된 반도체 소자(semiconductor element)를 수지에 의해 봉지한 패키지 형태(packaged form)로서 사용되고 있다.
반도체 소자의 패키지법으로서는, 장치(device)를 실장(mounting)한 리드 프레임(lead-frame)(판금(sheet metal), TAB 테이프 등)을 금형(mold)에 세팅하고, 금형 내에 용융된 수지를 충전 고화(injection and solidifying)하여 봉지를 행하는 방법이 일반적이었다. 그러나, 이 방법에서는 패키지의 박육화(thin-walled package)에 한계가 있다. 그 이유는, 두께 정밀도(precision in the thickness)가 높은 금형의 작성이 곤란한 것과, 설령 이와 같은 금형을 작성할 수 있다고 해도, 협소 공간(narrow space)에 압입(壓入)되는 수지의 유동압력(flow pressure)에 의해, 장치의 미세 구조(회로, 와이어 등)가 파손될 우려가 있기 때문이다. 또한 금형을 사용한 수지 봉지에서는, 소로트품(small-lot production)일지라도 양산 품(mass-production)일지라도 동등한 금형이 필요해지고, 소로트품에서는 금형 작성의 비용이 문제가 된다.
이 때문에, 금형을 대신하여, 수지 시트를 사용한 반도체 소자의 봉지방법이 제안되고 있다.
예를 들면 특허문헌 1에는, 「배선 패턴(wiring pattern)을 갖는 회로 기판 상에 탑재된 반도체 소자 및 상기 반도체 소자와 상기 배선 패턴의 접속부를 수지에 의해 봉지하는 반도체 패키지의 제조방법에 있어서, 상기 반도체 소자의 사이즈에 따른 양의 수지를 상기 반도체 소자의 형상에 따른 패턴으로 기재 테이프의 표면에 형성하고, 상기 반도체 소자 및 상기 접속부의 기계적 강도에 따라 상기 수지를 용융화하여, 상기 회로 기판과 상기 기재 테이프의 위치 조정에 의해 상기 반도체 소자와 용융화된 상기 수지의 위치를 맞추고(adjusting the position), 위치가 맞춰진 상기 수지와 상기 반도체 소자에 소정의 압력을 부가하여 용융화된 상기 수지 중에 상기 반도체 소자를 매몰시켜 상기 반도체 소자와 상기 접속부를 손상시키지 않고 봉지하는 것을 특징으로 하는 반도체 패키지의 제조방법」이 개시되어 있다. 특허문헌 1에는, 봉지에 사용하는 수지로서 열경화형 에폭시 수지의 미경화물을 들고 있다.
그러나, 상기와 같은 미경화 에폭시 수지를 사용한 봉지에는, 다음과 같은 문제가 발견되었다.
(1) 플립 칩(flip-chip) 본드라고 불리우는 실장방법(mounting method)에서는, 칩 아랫면에 형성된 솔더 볼(solder ball)을 매개로 하여 칩과 회로 기판의 접속이 행 하여진다. 이 실장방법에서는, 칩 측면과 회로 기판 평면은 거의 직각이 되고, 회로 기판 평면으로부터 칩이 거의 수직으로 돌출된 형태가 된다. 상기 특허문헌 1의 방법에서, 용융화된 수지 중에 반도체 소자를 매몰시켰어도, 이 직각부분(칩의 아랫부분(around the legs of the chip))에는 수지가 충분히 충전되지 않고 공기 고임(void)이 생겨버린다. 수지를 충분히 충전하기 위해서는, 고압에서 반도체 소자를 수지 중에 매설하는 것을 생각할 수 있지만, 용융된 유동상태에서는 압력의 인가(印加)가 어렵고, 또한 너무 압력을 가하면 반도체 소자가 파손될 우려가 있다.
(2) 와이어 본딩(wire bonding)이라고 불리우는 실장방법에서는, IC 칩과 회로 기판은 극세의 금선(extremely thin gold wire)에 의해 접속된다. 이 금선은 약간의 외력(external force)에 의해서도 변형, 단선될 우려가 있다. 상기 특허문헌 1의 방법에서는, 용융화된 수지 중에 반도체 소자를 매몰시켜 반도체 소자와 접속부를 손상시키지 않고 봉지하는 요지가 기재되어 있다. 그러나 특허문헌 1에서 구체적으로 개시되어 있는 미경화의 에폭시 수지 단독으로는, 그 용융물성을 적절한 범위로 제어하는 것이 곤란하고, 예를 들면 유동성이 너무 높아지면, 필요로 해지는 부분 이외에까지 수지가 확산되어, 장치의 오손(fouling), 외관 불량을 초래할 우려가 있다. 한편, 유동성이 너무 낮은 경우에는, 금선이 수지 중에 매몰되기 전에, 금선의 변형, 단선을 일으킬 우려가 있다.
특허문헌 1: 일본국 특허공개 제(평)11-251347호 공보
발명의 개시
발명이 해결하고자 하는 과제
본 발명은, 상기와 같은 종래 기술을 비추어 이루어진 것으로서, 플립 칩 본드된 장치(flip-chip bonded device)를 봉지할 때에 공기 고임을 발생시키지 않고, 또한 와이어 본드된 장치(wire bonded device)를 봉지할 때에도 와이어의 변형이나 단선을 일으키지 않는, 반도체 봉지용 수지 시트 및 이 수지 시트를 사용한 반도체장치의 제조방법을 제공하는 것을 목적으로 하고 있다.
과제를 해결하기 위한 수단
이와 같은 과제를 해결하는 본 발명의 요지는 이하와 같다.
[1] 지지 시트와, 상기 지지 시트 상에 박리 가능하게 적층되어 되는 봉지 수지층(sealing resin layer)으로 되고,
상기 봉지 수지층이 열경화성(thermosetting property)을 갖고, 열경화 전의 봉지 수지층의 탄성률(elastic modulus)이 1.0×103~1.0×104 ㎩이며, 열경화 전의 봉지 수지층의 120℃에 있어서의 용융점도(melt viscosity)가 100~200 ㎩·초이며,
열경화 전의 봉지 수지층을 120℃에서 온도 일정하게 한 경우에, 용융점도가 최소값에 도달할 때까지의 시간이 60초 이하인 반도체 봉지용 수지 시트.
[2] [1]에 있어서, 플립 칩 본드된 장치 또는 와이어 본드된 장치의 봉지에 사용하는 반도체 봉지용 수지 시트.
[3] 반도체 칩이 탑재되어 있는 회로 기판을 준비하고, 상기 회로 기판을 가열하여,
[1]의 반도체 봉지용 수지 시트의 봉지 수지층면을, 상기 회로 기판의 반도체 칩 탑재면의 요철(concavo-convex part), 간극(gap)에 묻고, 봉지 수지층면이 회로 기판면에 접촉된 후,
봉지 수지층을 열경화시키는 공정을 포함하는 반도체장치의 제조방법.
[4] [3]에 있어서, 상기 반도체 칩이 플립 칩 본드된 형태에서 회로 기판에 탑재되어 있거나, 또는 와이어 본딩된 형태로 회로 기판에 탑재되어 되는 반도체장치의 제조방법.
발명의 효과
본 발명에 의하면, 플립 칩 본드된 장치를 봉지할 때에 공기 고임을 발생시키지 않고, 또한 와이어 본드된 장치를 봉지할 때에도 와이어의 변형이나 단선을 일으키지 않는, 반도체 봉지용 수지 시트 및 이 수지 시트를 사용한 반도체장치의 제조방법이 제공되어, 반도체장치의 품질, 생산성의 향상에 기여할 수 있다.
도면의 간단한 설명
도 1은, 본 발명의 반도체 봉지용 수지 시트를 나타낸다.
도 2는, 본 발명의 제조방법의 공정을 나타낸다.
도 3은, 본 발명의 제조방법의 공정을 나타낸다.
[부호의 설명]
1…반도체 봉지용 수지 시트(semiconductor sealing resin sheet)
2…지지 시트(supporting sheet)
3…봉지 수지층(sealing resin layer)
10…회로 기판(circuit substrate)
11…반도체 칩(semiconductor chip)
12…솔더 볼(solder balls)
13…접착성 수지(adhesive resin)
14…와이어(wire)
15…접착성 수지(adhesive resin)
발명을 실시하기 위한 최선의 형태
이하, 본 발명에 대해서 도면을 참조하면서 더욱 구체적으로 설명한다.
도 1에 나타내는 바와 같이, 본 발명의 반도체 봉지용 수지 시트(1)은, 지지 시트(2)와, 상기 지지 시트(2) 상에 박리 가능하게 적층되어 되는 봉지 수지층(3)으로 된다.
이하, 지지 시트(2), 봉지 수지층(3)을 각각 설명한다.
「지지 시트(2)」
수지 시트(1)의 지지 시트(2)로서는, 예를 들면, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리부텐 필름, 폴리부타디엔 필름, 폴리메틸펜텐 필름, 폴리염화비닐 필름, 염화비닐 공중합체 필름, 폴리에틸렌 테레프탈레이트 필름, 폴리에틸렌 나프탈레이트 필름, 폴리부틸렌 테레프탈레이트 필름, 폴리우레탄 필름, 에틸렌초비닐 필름, 아이오노머 수지 필름(ionomer resin film), 에틸렌·(메타)아크릴산 공중합체 필름, 에틸렌·(메타)아크릴산 에스테르 공중합체 필름, 폴리스티렌 필름, 폴리카보네이트 필름, 폴리이미드 필름, 플루오로 수지 필름 등의 필름이 사용된다. 또한 이들의 가교 필름(cross-linked film)도 사용된다. 더욱이 이들의 적층 필름(laminated film)이어도 된다. 더욱이 이들 필름은, 투명 필름, 착색 필름 또는 불투명 필름이어도 된다.
본 발명의 반도체장치의 제조방법에 있어서는, 후술하는 바와 같이, 지지 시트(2) 상의 봉지 수지층(3)을, 회로 기판의 칩 탑재면에 전사(transferring)하기 위해, 지지 시트(2)와 봉지 수치층(3)은 박리 가능하도록 적층되어 있다. 이 때문에, 지지 시트(2)의 봉지 수지층(3)에 접하는 면의 표면 장력(surface tension)은, 바람직하게는 40 mN/m 이하, 더욱 바람직하게는 37 mN/m 이하, 특히 바람직하게는 35 mN/m 이하인 것이 바람직하다. 이와 같은 표면 장력이 낮은 필름은, 재질을 적절히 선택할 수 있는 것이 가능하고, 또한 필름의 표면에, 실리콘 수지나 알키드 수지(alkyd resin) 등의 박리제(release agent)를 도포하여 박리처리를 실시함으로써 얻는 것도 가능하다.
이와 같은 지지 시트(2)의 막 두께는, 통상은 10~500 ㎛, 바람직하게는 15~300 ㎛, 특히 바람직하게는 20~250 ㎛ 정도이다.
「봉지 수지층(3)」
봉지 수지층(3)은 열경화성을 갖고, 또한 가열 환경하에 있어서 특이한 유동 특성을 나타낸다.
본 발명의 수지 시트(1)은, 봉지 수지층(3)을 회로 기판의 칩 탑재면에 전사하고, 이를 경화하여 칩 및 회로를 봉지하여, 수지 봉지형 반도체장치를 얻는 공정(process)에 바람직하게 사용된다. 특히, 후술하는 본 발명의 반도체장치의 제법에 있어서는, 칩이 탑재된 회로 기판을 가열하고, 수지 시트(1)의 봉지 수지층(3)을, 칩 탑재면의 요철, 간극에 묻고, 봉지 수지면을 회로 기판면에 접촉시키며, 최종적으로는 봉지 수지층(3)을 경화시킨다. 수지에 적당한 유동성을 발현시키기 위해, 회로 기판면은, 상기 봉지 수지층(3)의 용융 온도 보다 약간 높고, 또한 그의 경화 온도 이하의 온도로 가열된다. 이 때, 봉지 수지층(3)이 너무 연화(softening)되면, 수지가 불필요하게 유동화되어서 필요로 해지는 부분 이외에까지 수지가 확산되어, 장치의 오손, 외관 불량을 초래할 우려가 있다.
따라서, 본 발명에 있어서, 봉지 수지층(3)의 열경화 전에 있어서의 탄성률은, 1.0×103~1.0×104 ㎩, 바람직하게는 1.0×103~5.0×103 ㎩이다. 또한, 봉지 수지층(3)의 탄성률은, 100℃에서, 동적 점탄성 측정장치(dynamic viscoelasticity measuring apparatus)에 의해 측정 주파수 1 ㎐에서 측정된다. 봉지 수지층(3)의 열경화 전에 있어서의 탄성률이 이와 같은 범위에 있으면, 수지 시트의 보존, 수송 환경하에서 봉지 수지층(3)의 변형이 일어나기 어려워, 봉지 수지층(3)의 두께 정밀도가 유지된다.
또한, 칩 탑재면으로의 압접(pressing to attach)시에 있어서, 봉지 수지층(3)이 너무 단단하면, 플립 칩 본드된 장치에서는 수지가 충분히 충전되지 않아 공기 고임이 발생할 우려가 있고, 와이어 본딩된 장치에서는 와이어가 찌부러지거나(deform), 단선될 우려가 있다. 한편, 봉지 수지층(3)이 너무 부드러우면, 봉지 수지가 과잉으로 유동화되어서 필요로 해지는 부분 이외에까지 수지가 확산되어, 장치의 오손, 외관 불량을 초래할 우려가 있다. 따라서, 칩 탑재면으로의 압접시에 있어서의 봉지 수지층(3), 즉, 열경화 전의 봉지 수지층(3)은, 적당한 용융물성(melt property)을 갖는 것이 요구된다.
이 때문에, 열경화 전의 봉지 수지층(3)의 120℃에 있어서의 용융점도는, 100~200 ㎩·초 , 바람직하게는 110~190 ㎩·초이다. 또한, 열경화 전의 봉지 수지층(3)의 120℃에 있어서의 용융점도는 동적 점탄성 측정장치에 의해 측정 주파수 1 ㎐에서 측정된다.
또한, 열경화 전의 봉지 수지층(3)을 120℃에서 온도 일정하게 한 경우에, 용융점도가 최소값에 도달할 때까지의 시간은 60초 이하, 바람직하게는 50초 이하, 더욱 바람직하게는 40초 이하이다. 조성에 고분자를 포함하는 봉지 수지는, 고온이 되어도 전체가 균일한 점도를 나타낼 때까지 시간이 걸린다. 따라서, 봉지 수지는 승온 후 일정 온도로 하면 서서히 점도가 저하되어 간다. 그러나, 봉지 수지는 열경화성을 갖기 때문에, 시간의 경과와 함께 열경화에 의한 점도의 상승이 일어난다. 또한, 봉지 수지층(3)의 120℃에 있어서의 용융점도가 최소값에 도달하는 시간은, 동적 점탄성 측정장치에 의해 측정 주파수 1 ㎐에서 측정된다.
가열된 회로 기판의 칩 탑재면에 봉지 수지층면이 접함으로써 봉지 수지층(3)이 국부적으로 가열되어, 국부적으로 점도가 저하된다. 그 다음, 칩 탑재면의 수지 봉지를 행한다. 이하, 플림 칩 본드된 장치와, 와이어 본드된 장치를 예로서 설명한다.
먼저, 플림 칩 본드된 장치의 수지 봉지에 대해서 설명한다. 가열된 회로 기판에 탑재된 칩에 수지 시트를 수직으로 가압 압접하면, 칩 근방의 봉지 수지층 만의 점도가 저하되어, 칩이 봉지 수지층(3)에 묻혀지게 된다. 또한, 칩 윗면으로부터 압출(押出)된 수지가 칩 측면의 열과 압접에 의해 칩의 아랫부분에도 수지가 유동하여 충전되어, 공기 고임이 발생하는 경우도 없다. 한편, 칩으로부터 떨어진 수지에는 열전도가 늦어, 봉지 수지층(3)이 회로 기판 본체에 접촉할 때까지는, 실질적인 점도의 저하는 일어나지 않기 때문에, 봉지 수지층(3)에 변형은 일어나지 않는다. 회로 기판에 가압 압접시에도 회로 기판 주위 가장자리부(periphery)로부터의 수지의 새어나옴이 적어, 두께 정밀도가 유지된다. 이에 따라, 봉지 수지가 회로 기판의 요철, 간극에 충분히 충전되어, 반도체장치의 품질 향상이 도모된다.
이어서 와이어 본드된 장치의 수지 봉지에 대해서 설명한다. 가열된 회로 기판에 탑재된 칩에 수지 시트를 수직으로 가압하면, 먼저 와이어에 봉지 수지층(3)이 접촉하여, 와이어 근방의 봉지 수지층(3)만이 국부적으로 점도가 저하된다. 이 때문에, 봉지 수지층(3) 중에 와이어가 신속하게 묻혀, 와이어의 손상이 저감된다. 그러나, 가열된 와이어나 칩, 회로 기판 본체로부터 거리가 먼 수지는 열전도가 늦어 봉지 수지가 칩이나 회로 기판 본체에 접촉하여 충분한 시간이 경과할 때까지는, 실질적인 점도의 저하는 일어나지 않는다.
더 나아가서, 전술한 플립 칩 본드된 장치와 동일하게, 칩 또는 회로 기판에 근접·접촉하는 수지층이 먼 곳의 수지층 보다도 앞서 유동화됨으로써, 칩의 윗면, 측면, 아랫부분, 회로 기판 본체에 봉지 수지가 충분히 돌아 들어간다(flow over). 이것에 의해, 와이어에 손상을 입히지 않고, 봉지 수지가 회로 기판의 요철, 간극에 충분히 충전되어, 반도체장치의 품질 향상이 도모된다.
상기 봉지 수지층(3)은, 기본적으로 바인더 성분(A)와 열경화성 성분(B)를필수 성분으로 하고, 필요에 따라서, 그 밖의 첨가물(C)가 배합된다.
이하, 상기 성분(A)~(C)를 설명한다.
「바인더 성분(A)」
바인더 성분(A)로서는, 접착성을 갖는 폴리머라면 특별히 제한 없이 사용할 수 있지만, 통상 아크릴계 중합체가 바람직하게 사용된다. 아크릴계 중합체의 반복 단위(repeating unit)로서는, (메타)아크릴산 에스테르 모노머 및 (메타)아크릴산 유도체로부터 유도되는 반복 단위를 들 수 있다. 여기에서 (메타)아크릴산 에스테르 모노머로서는, (메타)아크릴산 시클로알킬 에스테르, (메타)아크릴산 벤질 에스테르, 알킬기의 탄소수가 1~18인 (메타)아크릴산 알킬 에스테르가 사용된다. 이들 중에서도, 특히 바람직하게는 알킬기의 탄소수가 1~18인 (메타)아크릴산 알킬 에스테르, 예를 들면 아크릴산 메틸, 메타크릴산 메틸, 아크릴산 에틸, 메타크릴산 에틸, 아크릴산 프로필, 메타크릴산 프로필, 아크릴산 부틸, 메타크릴산 부틸 등이 사용된다. 또한, (메타)아크릴산 유도체로서는, 예를 들면 (메타)아크릴산 글리시딜 등을 들 수 있다.
특히 (메타)아크릴산 글리시딜 단위와, 적어도 1종류의 (메타)아크릴산 알킬 에스테르 단위를 포함하는 것이 바람직하다. 이 경우, 공중합체 중에 있어서의 (메타)아크릴산 글리시딜로부터 유도되는 성분 단위의 함유율은 통상은 0~80 질량%, 바람직하게는 5~50 질량%이다. 글리시딜기를 도입함으로서, 후술하는 열경화성 성분으로서의 에폭시 수지와의 상용성(compatibility)이 향상되고, 또한 경화 후의 Tg가 높아져 내열성도 향상된다. 또한 (메타)아크릴산 알킬 에스테르로서는, (메타)아크릴산 메틸, (메타)아크릴산 에틸, (메타)아크릴산 부틸 등을 사용하는 것이 바람직하다. 또한, 아크릴산 히드록시에틸 등의 수산기 함유 모노머를 도입함으로써, 피착체(adherent)와의 밀착성이나 점착물성의 조절이 용이해진다.
아크릴계 중합체의 중량 평균분자량은, 바람직하게는 10만 이상, 더욱 바람직하게는 15만~100만이다.
「열경화성 성분(B)」
열경화성 성분(B)는, 가열을 받으면 3차원 망상화(three-dimensional network)되어, 피착체를 강고하게 접착하는 성질을 갖는다. 이와 같은 열경화성 성분(B)는, 일반적으로는 에폭시, 페놀, 레조르시놀(resorcinol), 요소(urea), 멜라민, 푸란, 불포화 폴리에스테르, 실리콘 등의 열경화성 수지와, 적당한 경화촉진제(curing promotor)로부터 형성되어 있다. 이와 같은 열경화성 성분은 여러 종류 알려져 있고, 본 발명에 있어서는 특별히 제한되지 않고 종래로부터 공지의 여러 종류의 열경화성 성분을 사용할 수 있다. 이와 같은 열경화성 성분의 일례로서는, (B-1)에폭시 수지와 (B-2)열활성형 잠재성 에폭시 수지 경화제(heat activated latent curing agent for epoxy-resin)로 되는 접착성분을 들 수 있다.
에폭시 수지(B-1)로서는, 종래로부터 공지의 여러 종류의 에폭시 수지가 사용되지만, 통상은, 중량 평균분자량 300~2000 정도의 것이 바람직하고, 특히 300~500, 바람직하게는 330~400의 상태 액상(normally liquid)의 에폭시 수지와, 중량 평균분자량 400~2000, 바람직하게는 500~1500의 상태 고체(normally solid)의 에폭시 수지를 혼합(blending)한 형태로 사용하는 것이 바람직하다. 또한, 본 발명에 있어서 바람직하게 사용되는 에폭시 수지의 에폭시 당량은 통상 50~5000 g/eq이다. 이와 같은 에폭시 수지로서는, 구체적으로는 비스페놀 A, 비스페놀 F, 레조르시놀, 페닐 노볼락(phenyl novolak), 크레졸 노볼락(cresol novolak) 등의 페놀류의 글리시딜 에테르; 부탄디올, 폴리에틸렌 글리콜, 폴리프로필렌 글리콜 등의 알코올류의 글리시딜 에테르; 프탈산, 이소프탈산, 테트라히드로프탈산 등의 카르복실산의 글리시딜 에테르; 아닐린 이소시아누레이트(aniline isocyanurate) 등의 질소원자에 결합한 활성 수소를 글리시딜기로 치환한 글리시딜형 또는 알킬글리시딜형 에폭시 수지; 비닐시클로헥산 디에폭시드, 3,4-에폭시시클로헥실메틸-3,4-디시클로헥산카르복실레이트, 2-(3,4-에폭시)시클로헥실-5,5-스피로(3,4-에폭시)시클로헥산-m-디옥산 등과 같이, 분자 내의 탄소-탄소 이중결합을 예를 들면 산화함으로써 에폭시가 도입된, 이른바 지환형 에폭시드(alicyclic epoxide)를 들 수 있다. 또한 분자 내에 디시클로펜타디엔 골격과, 반응성의 에폭시기를 갖는 디시클로펜타디엔 골격 함유 에폭시 수지를 사용해도 된다.
이들 중에서도, 본 발명에서는, 비스페놀계 글리시딜형 에폭시 수지, O-크레졸 노볼락형 에폭시 수지 및 페놀 노볼락형 에폭시 수지가 바람직하게 사용된다.
이들 에폭시 수지는, 1종류 단독으로, 또는 2종류 이상을 조합시켜 사용할 수 있다.
열활성형 잠재성 에폭시 수지 경화제(B-2)란, 실온에서는 에폭시 수지와 반응하지 않고, 어느 온도 이상의 가열에 의해 활성화되어, 에폭시 수지와 반응하는 타입의 경화제이다.
열활성형 잠재성 에폭시 수지 경화제(B-2)의 활성화 방법에는, 가열에 의한 화학반응에서 활성종(active species)(음이온, 양이온)을 생성하는 방법; 실온 부근에서는 에폭시 수지(B-1) 중에 안정하게 분산되어 있고 고온에서 에폭시 수지와 상용·용해되어, 경화반응을 개시하는 방법; 몰레큘러 시브 봉입 타입의 경화제(curing agent incorporated in molecular sieves)로 고온에서 용출하여 경화반응을 개시하는 방법; 마이크로캡슐(microcapsule)에 의한 방법 등이 존재한다.
이들 열활성형 잠재성 에폭시 수지 경화제는, 1종류 단독으로, 또는 2종류 이상을 조합시켜서 사용할 수 있다. 특히 상기 중에서도, 디시안디아미드(dicyandiamide), 이미다졸 화합물 또는 이들의 혼합물이 바람직하다.
상기와 같은 열활성형 잠재성 에폭시 수지 경화제(B-2)는, 에폭시 수지(B-1) 100 질량부에 대하여 통상 0.1~20 질량부, 바람직하게는 0.5~15 질량부, 특히 바람직하게는 1~10 질량부의 비율로 사용된다.
「그 밖의 성분(C)」
봉지 수지층(3)에는, 커플링제(coupling agent)(C1)을 배합해도 된다. 커플링제(C1)은, 상기 (A) 또는 (B) 성분, 바람직하게는 성분(B)가 갖는 관능기(functional group)와 반응하는 기를 갖는 것이 바람직하다.
커플링제(C1)은 경화 반응시에, 커플링제 중의 유기 관능기가 열경화성 성분(B)(특히 바람직하게는 에폭시 수지)와 반응하는 것으로 생각되어, 경화물의 내열성을 손상시키지 않고, 접착성, 밀착성을 향상시킬 수 있으며, 더욱이 내수성(water resistance)(내습열성(resistance to moist heat))도 향상된다.
커플링제(C1)으로서는, 그의 범용성과 비용 이점(cost merit) 등으로부터 실란계(실란 커플링제)가 바람직하다. 또한, 상기와 같은 커플링제(C1)은, 상기 열경화성 성분(B) 100 질량부에 대하여 통상 0.1~20 질량부, 바람직하게는 0.3~15 질량부, 특히 바람직하게는 0.5~10 질량부의 비율로 사용된다.
상기 봉지 수지층(3)에는, 경화 전의 초기 접착성 및 응집성을 조절하기 위해, 유기 다가 이소시아네이트 화합물(organic polyisocyanate compound), 유기 다가 이민 화합물 등의 가교제(cross-linking agent)(C2)를 첨가하는 것도 가능하다.
상기 유기 다가 이소시아네이트 화합물로서는, 방향족(aromatic) 다가 이소시아네이트 화합물, 지방족(aliphatic) 다가 이소시아네이트 화합물, 지환족(alicyclic) 다가 이소시아네이트 화합물 및 이들의 다가 이소시아네이트 화합물의 삼량체(trimer), 및 이들 다가 이소시아네이트 화합물과 폴리올 화합물을 반응시켜서 얻어지는 말단 이소시아네이트 우레탄 프레폴리머(prepolymer) 등을 들 수 있다. 유기 다가 이소시아네이트 화합물의 더욱 구체적인 예로서는, 예를 들면 2,4-톨릴렌 디이소시아네이트(2,4-tolylene diisocyanate), 2,6-톨릴렌 디이소시아네이트, 1,3-크실릴렌 디이소시아네이트(1,3-xylylene diisocyanate), 1,4-크실렌 디이소시아네이트, 디페닐메탄-4,4'-디이소시아네이트, 디페닐메탄-2,4'-디이소시아네이트, 3-메틸디페닐메탄 디이소시아네이트, 헥사메틸렌 디이소시아네이트, 이소포론 디이소시아네이트, 디시클로헥실메탄-4,4'-디이소시아네이트, 디시클로헥실메탄-2,4'-디이소시아네이트, 리신 이소시아네이트(lysine isocyanate) 등을 들 수 있다.
상기 유기 다가 이민 화합물의 구체예로서는, N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트, N,N'-톨루엔-2,4-비스(1-아지리딘카르복시아미드)트리에틸렌멜라민 등을 들 수 있다. 상기와 같은 가교제(C2)는, 바인더 성분(A) 100 질량부에 대하여 통상 0.1~20 질량부, 바람직하게는 0.2~10 질량부의 비율로 배합된다.
또한, 상기 봉지 수지층(3)에는, 추가로 석면(asbestos), 실리카(silica), 유리, 운모(mica), 산화크롬, 산화티탄, 안료(pigment) 등의 필러(filler)를 첨가해도 된다. 이들의 필러는, 봉지 수지층(3)을 구성하는 성분(필러를 제외한다)의 합계 100 질량부에 대하여, 0~400 질량부 정도의 비율로 배합되어 있어도 된다.
또한, 봉지 수지층(3)의 열응답성(heat response)(용융물성(melt property))을 제어하기 위해, 60~150℃에 유리 전이점(glass transition point)을 갖는 열가소성 수지를 배합해도 된다. 열가소성 수지로서는, 예를 들면 폴리에스테르 수지, 폴리비닐 알코올 수지, 폴리비닐 부티랄, 폴리염화비닐, 폴리스티렌, 폴리아미드 수지, 셀룰로오스, 폴리에틸렌, 폴리이소부틸렌, 폴리비닐 에테르, 폴리이미드 수지, 페녹시 수지, 폴리메틸 메타크릴레이트, 스티렌-이소프렌-스티렌 블록 공중합체, 스티렌-부타디엔-스티렌 블록 공중합체 등을 들 수 있다. 이들 중에서도, 봉지 수지층의 다른 성분과의 상용성이 우수한 것으로부터, 페녹시 수지가 특히 바람직하다.
봉지 수지층(3)에 있어서의 열가소성 수지의 배합 비율은, 바인더 성분(A)와 열경화성 성분(B)의 합계 100 질량부당, 바람직하게는 1~50 질량부, 더욱 바람직하게는 2~40 질량부, 특히 바람직하게는 3~30 질량부의 비율로 사용된다. 또한, 바인더 성분(A)로서, 아크릴계 중합체가 사용되는 경우, 아크릴계 중합체와 열가소성 수지와의 중량비(아크릴계 중합체/열가소성 수지)가 9/1~3/7인 것이 바람직하다.
「봉지 수지」
본 발명의 봉지 수지층(3)은, 상기와 같은 특이한 용융물성을 갖는다.
봉지 수지층(3)의 용융물성을 좌우하는 제1의 요인(factor)으로서는, 상기 배합물 중의 바인더 성분(A)와 열경화성 성분(B)의 비율을 들 수 있다. 바인더 성분(A)는 고분자량체이기 때문에, 첨가량이 늘어남에 따라 가열시의 유동성을 저해하고, 첨가량이 적으면 유동성을 발현한다. 한편, 열경화성 성분(B)는 저분자량으로서, 경화 전에는 유동성을 나타낸다. 따라서, 적절한 유동성을 나타내고, 또한 블리딩(bleeding)되지 않는 유동성을 겸비하기 위해서는, 열경화성 성분(B)에 대한 바인더 성분(A)의 배합량이 중요하다. 열경화성 성분(B)의 바람직한 배합 비율은, 바인더 성분(A)와 열경화성 성분(B)의 합계((A)+(B)) 100 질량부 중에, 바람직하게는 10~99 질량부, 더욱 바람직하게는 50~97 질량부, 특히 바람직하게는 83~95 질량부이다.
또한, 봉지 수지가 열가소성 수지를 다량으로 포함하는 경우, 유동성이 과잉이 되어, 목적의 탄성률이나 용융점도가 얻어지지 않는 경우가 있다. 따라서, 열가소성 성분을 배합하는 경우, 그 배합 비율은 상기한 범위에서, 목적으로 하는 탄성률이나 용융점도를 걸맞도록 적절히 선정한다.
상기와 같은 성분으로 되는 봉지 수지층(3)의 두께는, 봉지 대상인 장치의 종류에 따라 그의 바람직한 범위가 상이하다. 플립 칩 본드된 장치의 경우, 봉지 수지층(3)의 바람직한 두께는, 10~1000 ㎛ 정도이고, 보다 바람직하게는 30~800 ㎛ 정도이다. 봉지 수지층(3)이 얇은 경우에는, 도 2에 나타내는 바와 같이 칩 부분이 주위 보다도 높은 형상으로 봉지할 수 있고, 봉지 수지층(3)이 칩 보다도 두꺼운 경우에는, 도 2와 동일한 형상으로 형성해도 되며, 칩을 모두 봉지 수지층(3)에 묻어, 봉지 수지층(3)의 윗면을 평면으로 하는 것도 가능하다.
봉지 대상의 장치가 와이어 본드된 장치의 경우는, 봉지 수지층(3) 두께의 하한값은, 와이어 높이(와이어의 가장 높은 부분(top of the wire)과 그 와이어가 결선(結線)된 반도체 칩 윗표면과의 거리, 도 3에 나타내는 "A")에 의존하고, 적어도 와이어 높이의 10% 이상의 여유를 포함할 필요가 있다. 이 때문에, 예를 들면 와이어 높이가 50 ㎛인 경우, 봉지 수지층(3)의 두께는 55 ㎛ 이상이 바람직하다. 일반적으로 와이어 본드된 장치를 대상으로 하는 봉지 수지층(3)의 두께는, 바람직하게는 40~2000 ㎛ 정도, 보다 바람직하게는 50~1000 ㎛ 정도이다.
상기와 같은 각 성분으로 되는 봉지 수지는 가열 경화성(thermosetting property)을 갖고, 칩이 탑재된 회로 기판의 수지 봉지에 사용할 수 있다. 특히 본 발명의 봉지 수지층(3)은, 전술한 바와 같은 특이한 용융물성을 나타내기 때문에, 회로 기판 표면에 근접·접촉할 때까지 봉지 수지가 연화되어 있지 않기 때문에, 봉지 수지층(3)을 회로 기판 표면에 접촉시켜 가접착된(loosely attached) 단계에서, 수지 시트로의 가압을 신속하게 해제함으로써, 봉지 수지가 변형되거나 블리드 아웃(bleed out)되는 경우가 없다. 또한 플립 칩 본드된 장치에 있어서는, 공기 고임을 발생시키지 않고 수지 봉지할 수 있고, 와이어 본드된 장치에 있어서는, 와이어에 손상을 입히지 않고 수지 봉지할 수 있다. 추가로, 열경화를 거쳐 최종적으로는 내충격성이 높은 경화물을 부여할 수 있다.
「반도체 봉지용 수지 시트(1)」
반도체 봉지용 수지 시트(1)은, 지지 시트(2) 상에 봉지 수지층(3)이 박리 가능하게 적층된 구성으로서, 봉지 수지층(3)을 보호하기 위해, 봉지 수지층의 노출면(exposed surface)에 보호 필름을 적층해 두어도 된다. 보호 필름으로서는 전술한 지지 시트(2)와 동일한 필름을 사용할 수 있다.
이와 같은 반도체 봉지용 수지 시트(1)의 제조방법은, 특별히 한정은 되지 않고, 지지 시트(2) 상에, 봉지 수지층(3)을 구성하는 조성물을 도포 건조함으로써 제조해도 되고, 또한 봉지 수지층을 다른 박리성 시트 상에 설치하여, 이것을 상기 지지 시트(2)에 전사함으로서 제조해도 된다. 1회의 도포 건조공정에서 필요로 하는 막 두께로 봉지 수지층(3)을 형성할 수 없는 경우에는, 봉지 수지층 위에 추가로 동일한 조성물을 복수회 도포 건조해도 되고, 얇은 두께로 형성한 수지 시트에 별도로 도포 건조하여 얻은 봉지 수지층을 적층하여, 필요로 하는 막 두께의 봉지 수지층(3)을 얻어도 된다.
「반도체장치의 제조방법」
다음으로 상기 반도체 봉지용 수지 시트(1)을 사용한 본 발명의 반도체장치의 제조방법에 대해서 설명한다.
본 발명의 제법에 있어서는, 먼저, 반도체 칩(11)이 탑재되어 있는 회로 기판(10)을 준비한다.
도 2에는, 플림 칩 본드된 장치의 예를 나타내고, 도 3에는 와이어 본드된 장치의 예를 나타낸다.
플립 칩 본드된 장치에서는, 반도체 칩(11)의 아랫면에 형성된 솔더 볼(12)를 매개로 하여 회로 기판(10) 상의 아우터 리드(outer lead)(도시하지 않음)를 전기적으로 접속한다. 솔더 볼(12)에 의해 형성되는 칩 아랫면과 회로 기판(10) 사이의 공극(空隙)에, 통상은 언더필(underfill)이라고 불리우는 접착성 수지(13)을 충전해도 된다.
와이어 본드된 장치에서는, 와이어(14)를 매개로 하여 반도체 칩(11) 상의 전극 단자(electrode terminal)와 회로 기판(10) 상의 아우터 리드를 전기적으로 접속한다. 와이어(14)는, 통상은 금선(gold wire) 등에 의해 구성되어 있다. 또한, 회로 기판(10)과 반도체 칩(11)의 접착은, 에폭시계 접착제와 같은 통상의 열경화형 접착제와 같은 접착성 수지(15)를 매개로 하여 행하여진다.
상기와 같은 구성의 반도체 칩(11)이 탑재된 회로 기판(10)은, 공지의 여러 종류의 방법에 의해 얻을 수 있다. 또한, 도 2, 도 3에서는, 회로 기판(10) 상에 하나의 반도체 칩이 탑재되어 있는 상태를 나타내었지만, 길이가 긴 회로 기판(10)을 사용하여, 길이방향(longitudinal direction)으로 일정 간격으로 반도체 칩을 배치해도 되고, 또한 길이가 길고·폭이 넓은 회로 기판(10)에 있어서는, 2차원적으로 일정 간격으로 반도체 칩을 배치해도 된다.
이어서 상기 회로 기판(10)을 가열하여, 회로 기판(10) 표면, 반도체 칩(11) 표면 및 와이어(14)를, 봉지 수지층(3)의 용융 온도 이상으로 가열해 둔다.
다음으로 상기한 본 발명의 반도체 봉지용 수지 시트(1)의 봉지 수지층(3) 면을, 가열된 칩(11) 표면이나 와이어(14)에 접촉시킨다. 봉지 수지층(3)은 상기한 바와 같은 특이한 용융물성을 갖기 때문에, 칩(11) 표면이나 와이어(14)에 봉지 수지층(3)이 접촉하면, 접촉부에 있어서 봉지 수지층이 신속하게 용융 연화(melting and softening)되고, 반도체 칩 탑재면의 요철, 간극에 수지가 묻혀지며, 또한 와이어(14)가 봉지 수지층(3) 중에 묻혀지게 된다. 특히, 반도체 칩 탑재면의 미소한 요철, 간극에 봉지 수지를 충분히 충전하기 위해서는, 감압, 진공 중에서 봉지 수지층을 반도체 칩 탑재면에 압접하는 것이 바람직하다. 한편, 칩(11) 표면이나 와이어(14)로부터 떨어진 위치의 봉지 수지는, 전도되는 열이 적기 때문에, 용융 연화가 늦어진다. 이 때문에, 와이어(14)에는 손상을 입히지 않고, 와이어가 봉지 수지층(3) 중에 묻혀지게 되지만, 와이어로부터 떨어진 위치에서는 봉지 수지의 변형은 작게 억제된다. 그 다음, 봉지 수지층(3)은, 회로 기판(10) 및 반도체 칩(11)의 표면에 밀착되고, 봉지 수지층(3)에 소정의 압력이 가하여진다. 이 때, 봉지 수지층의 대부분은 아직 충분히 가열되어 있지 않기 때문에 높은 점도를 유지하고 있고, 장치의 단부(edge)로부터 봉지 수지가 새어나오는 블리드 아웃은 일어나지 않는다. 소정의 압력을 인가한 후 개방함으로써, 봉지 수지층은 미경화 상태에서, 또는 반경화 상태에서 목적의 형상으로 성형된다.
반도체 봉지용 수지 시트(1)을 칩(11)에 대하여 가압하는 수단으로서는, 특별히 한정은 되지 않지만, 칩(11)이나 와이어(14) 등에 여분의 부하가 걸리지 않도록, 칩(11)이나 회로 기판(10)에 대하여 수직으로 가압하는 것이 바람직하다. 구체적으로는, 접촉면이 평활한 압접판(pressing plate)을 회로 기판(10), 칩(11) 및 반도체 봉지용 수지 시트(1)에 평행하게 배치하고, 수직방향으로 가압하는 것이 바람직하다.
추가로 칩(11)의 아랫부분에 공기의 휩쓸려 들어감 없이 봉지하기 위해, 2단계의 가압을 하는 것이 바람직하다. 2회째 가압은 칩(11)을 제외하고 칩(11)의 아랫부분으로부터 회로 기판(10)을 가압할 수 있도록, 칩(11) 보다 약간 큰 사이즈의 구멍이 설치된 압접판을 준비하고, 칩(11)과 구멍이 일치하도록 위치 맞추고 수직으로 가압하는 것이 바람직하다. 또한, 와이어 본드된 장치가 대상인 경우는, 와이어 본드가 결선된 외부 단자의 사이즈 보다도 약간 큰 구멍이 설치된 압접판을 사용한다.
그 다음, 봉지 수지층(3) 상의 지지 시트(2)를 박리하고, 봉지된 회로 기판 전체를 가열로(heating oven) 등에서 가열 경화함으로써, 수지 봉지공정을 완결시킨다. 그 다음, 회로 기판에 복수의 칩이 탑재되어 있는 경우는, 다이싱(dicing) 등에 의해 소정의 사이즈로 절단 분리해도 된다.
또한, 본 발명의 봉지 수지층(3) 대신에, 120℃에 있어서의 용융점도가 100 ㎩·초 보다 낮은 수지를 사용한 경우는, 수지 시트를 회로 기판(10)에 압접하는 시점에서 봉지 수지층 전체의 점도도 낮게 되어 있기 때문에, 수지의 블리드 아웃이 일어나기 쉽다. 더욱이 압착(壓着) 전에 봉지 수지층이 변형되기 쉽기 때문에 봉지 수지층과 회로 기판(10)의 층 사이에 공기가 휩쓸려 들어가버릴 우려가 있다. 또한, 용융점도가 최소값에 도달하기까지의 시간이 60초 보다 긴 수지를 사용한 경우는, 국부적으로 점도가 내려가기 어렵기 때문에, 필요한 유동성을 얻기 위해, 봉지 수지층 전체를 충분히 예열할 필요가 있다. 그러나, 수지층 전체를 과도하게 예열하면 봉지 수지층이 변형되어 블리드 아웃이 일어나기 쉽고, 봉지 수지층과 회로 기판(10)의 층 사이에 공기가 휩쓸려 들어가기 쉽다. 예열을 행하지 않으면, 봉지 수지층의 유동성이 불충분하기 때문에, 플립 칩 본드된 장치에서는 수지가 충분히 충전되지 않고 칩의 아랫부분에 공기 고임이 발생할 우려가 있으며, 와이어 본딩된 장치에서는 와이어(14)가 찌부러지거나, 단선될 우려가 있다.
이하 본 발명을 실시예에 의해 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
또한, 이하의 실시예 및 비교예에 있어서, 「탄성률」, 「용융점도」, 「용융점도가 최소값에 도달하는 시간」은 다음과 같이 하여 평가하였다.
「탄성률」, 「용융점도」
실시예, 비교예의 봉지 수지층을 직경 8 ㎜, 두께 3 ㎜가 되도록 적층하여 측정용 샘플을 작성하고, 100℃에 있어서의 탄성률 및 용융점도를 동적 점탄성 측정장치(레오메트릭스사제, RDA Ⅱ)를 사용하여 주파수 1 ㎐에서 측정하였다.
「용융점도가 최소값에 도달하는 시간」
상기와 동일한 샘플 및 동일한 장치, 주파수를 사용하여 봉지 수지를 상온으로부터 1.0℃/sec의 승온속도로 승온시키고, 120℃에서 온도를 일정하게 고정하여 그 후의 시간-점도 프로파일(profile)을 얻어, 이것으로부터 용융점도가 최소값에 도달하는 시간을 구하였다.
「봉지 수지층」
봉지 수지의 배합에 사용하는 재료를 이하에 나타낸다. 이들은 실시예 및 비교예에 공통이다.
(A) 바인더 성분: 아크릴산 부틸 55 질량부, 메타크릴산 10 질량부, 메타크릴산 글리시딜 20 질량부와, 아크릴산 2-히드록시에틸 15 질량부를 공중합하여 되는 중량 평균분자량 약 800,000, 유리 전이온도 -28℃의 공중합체
(B) 열경화성 성분: 하기 성분의 혼합물을 사용하였다.
아크릴고무 미립자 분산 비스페놀 A형 액상 에폭시 수지(닛폰 쇼쿠바이사제, BPA328, 에폭시 당량 230): 30 질량부
비스페놀 A형 고형 에폭시 수지(닛폰 쇼쿠바이사제, 1055, 에폭시 당량 875~975): 40 질량부
o-크레졸 노볼락형 에폭시 수지(닛폰 가야쿠사제, EOCN, 에폭시 당량 213~223): 10 질량부
디시안디아미드 경화제(아사히 덴카사제, 아데카 하드너 3636AS): 1 질량부
이미다졸 경화촉진제(시코쿠 가세이 고교사제, 큐어졸 2PHZ): 1 질량부
(C) 그 밖의 성분:
C1: 실란 커플링제(미츠비시 가가쿠사제, MKC 실리케이트 MSEP2)
C2: 폴리이소시아네이트계 가교제(트리메틸올프로판과 톨루일렌 디이소시아네이트와의 부가물)
(실시예 1)
(1) 반도체 봉지용 수지 시트의 제조
표 1에 기재된 배합의 봉지 수지 조성물을, 지지 시트(린텍사제, 두께 38 ㎛, SP-PET3811)의 실리콘 수지에 의해 박리처리한 면에, 건조 막 두께가 100 ㎛가 되도록, 롤 나이프 코터(roll knife coater)를 사용하여 도포 건조(2회 도포에 의해 후막화(厚膜化))하고, 그 다음 이 도포 건조한 봉지 수지층의 노출면을, 보호 필름으로서 별도의 박리성 필름(린텍사제, 두께 38 ㎛, SP-PET3801)의 박리 처리면에 적층하여 반도체 봉지용 수지 시트를 얻었다.
(2) 봉지 수지형 반도체장치(플립 칩형)의 제조
실리콘 웨이퍼(silicon wafer)로부터 사이즈 5×5 ㎜, 두께 100 ㎛로 경면쪽(mirror side)에 더미 회로(dummy circuit)를 형성한 칩을 작성하고, 더미 회로 상에 범프(bump)를 설치하였다. 상기 칩을 이방 도전 접착제(anisotropic conductive adhesive)를 사용하여 모의 회로기판(dummy circuit substrate)(10)(유리 에폭시 재료와 전해 동박(electrolytic copper foil)에 의해 작성) 상에 플립 칩 본드를 행하였다.
플립 칩 본드한 모의 회로기판(10)을, 120℃로 가열한 가열 테이블(heating table)에 탑재하였다. 상기 (1)에서 작성한 봉지용 수지 시트로부터 보호 필름을 박리하고, 노출시킨 봉지 수지층을 모의 회로기판(10)의 윗면에 배치하여, 봉지 수지층을 칩 윗면으로 접촉시켰다. 봉지용 수지 시트의 지지 시트면 쪽에, 칩 사이즈 보다도 약간 큰 압접판을 칩의 위치에 맞춰 배치하고, 칩을 향하여 밀어 눌렀다. 계속해서, 칩 사이즈 보다도 약간 큰 구멍을 가져 모의 회로기판(10) 사이즈의 압접판으로 교환하여, 모의 회로기판(10)을 압접하였다. 봉지 수지층으로부터 지지 시트를 제거하고, 160℃ 60분의 조건에서 봉지 수지층을 가열 경화함으로써, 플립 칩 본드된 수지 봉지형 반도체장치를 얻었다.
이 수지 봉지형 반도체장치의 도통 테스트(continuity test)를 행한 결과, 수지 봉지의 전후에 의해 차이는 나타나지 않았다. 또한, 주사형 초음파 탐상장치(scanning ultrasonic flaw detector) 및 단면 관찰에 의해 봉지 내부를 평가한 결과, 칩의 아랫부분에 공기 고임은 관찰되지 않고, 또한, 반도체장치의 단부로부터 여분의 봉지 수지가 새어나오는 경우도 없었다.
(실시예 2)
실시예 1과 동일한 봉지용 수지 시트를 사용하여, 와이어 본드형 수지 봉지형 반도체장치를 제조하였다.
(3) 수지 봉지형 반도체장치(와이어 본드형)의 제조
실리콘 웨이퍼로부터 사이즈 5×5 ㎜, 두께 100 ㎛로 경면쪽에 더미 회로를 형성한 칩을 작성하였다. 상기 칩을 모의 회로기판(10)(유리 에폭시 재료와 전해 동박에 의해 작성) 상에 접착제로 칩 본드하고, 추가로 더미 회로 상의 단자와 모 의 회로기판(10) 상의 단자를 와이어 본드에 의해 결선하였다. 와이어 본드의 높이는 칩 윗면으로부터 대략 40 ㎛였다.
칩 본드한 모의 회로기판(10)을, 120℃로 가온한 가열 테이블에 탑재하였다. 상기 (1)에서 작성한 봉지용 수지 시트로부터 보호 필름을 박리하고, 노출시킨 봉지 수지층을 모의 회로기판(10)의 윗면에 배치하여, 봉지 수지층을 와이어 정점(top)으로 근접시켰다. 봉지용 수지 시트의 지지 시트면 쪽에, 와이어의 외부 단자가 배치되어 있는 사이즈 보다도 약간 큰 압접판을 칩의 위치에 맞춰 배치하고, 칩을 향하여 밀어 눌렀다. 계속해서, 와이어 본드가 결선된 외부 단자의 사이즈 보다도 약간 큰 구멍을 갖는 모의 회로기판(10) 사이즈의 압접판으로 교환하여, 모의 회로기판(10)을 압접하였다. 봉지 수지층으로부터 지지 시트를 제거하고, 160℃ 60분의 조건에서 봉지 수지층을 가열 경화함으로써, 와이어 본드된 수지 봉지형 반도체장치를 얻었다.
이 수지 봉지형 반도체장치의 도통 테스트를 행한 결과, 수지 봉지의 전후에 의해 차이는 나타나지 않았다. 또한, 주사형 초음파 탐상장치 및 단면 관찰에 의해 봉지 내부를 평가한 결과, 칩의 아랫부분에 공기 고임은 관찰되지 않고, 또한, 반도체장치의 단부로부터 여분의 봉지 수지가 새어나오고 있는 경우도 없었다.
(비교예 1, 2)
봉지용 수지로서 표 1의 비교예 1의 배합을 사용한 것 이외에는, 실시예 1, 2와 동일한 조작을 행하였다. 도통에 문제는 없었지만, 모의 회로기판(10)과 봉지 수지와의 층 사이에 많은 공기가 휩쓸려 들어가 있었다.
(비교예 3)
봉지용 수지로서 표 1의 비교예 3의 배합을 사용한 것 이외에는, 실시예 1과 동일한 조작을 행하였다. 도통에 문제는 없었지만, 칩의 아랫부분에 공기가 휩쓸려 들어간 채였다.
(비교예 4)
봉지용 수지로서 표 1의 비교예 3의 배합을 사용한 것 이외에는, 실시예 2와 동일한 조작을 행하였다. 수지 봉지 후에 도통되어 있지 않고, 더욱이 칩의 아랫부분에 공기가 휩쓸려 들어간 채였다.
Figure 112006094277111-PCT00001
본 발명에 의하면, 플립 칩 본드된 장치를 봉지할 때에 공기 고임을 발생시키지 않고, 또한 와이어 본드된 장치를 봉지할 때에도 와이어의 변형이나 단선을 일으키지 않는, 반도체 봉지용 수지 시트 및 이 수지 시트를 사용한 반도체장치의 제조방법이 제공되어, 반도체장치의 품질, 생산성의 향상에 기여할 수 있다.

Claims (4)

  1. 지지 시트와, 상기 지지 시트 상에 박리 가능하게 적층되어 되는 봉지 수지층으로 되고,
    상기 봉지 수지층이 열경화성을 가지며, 열경화 전의 봉지 수지층의 탄성률이 1.0×103~1.0×104 ㎩이고, 열경화 전의 봉지 수지층의 120℃에 있어서의 용융점도가 100~200 ㎩·초이며,
    열경화 전의 봉지 수지층을 120℃에서 온도 일정하게 한 경우에, 용융점도가 최소값에 도달할 때까지의 시간이 60초 이하인 반도체 봉지용 수지 시트.
  2. 제1항에 있어서, 플립 칩 본드된 장치 또는 와이어 본드된 장치의 봉지에 사용하는 반도체 봉지용 수지 시트.
  3. 반도체 칩이 탑재되어 있는 회로 기판을 준비하고, 상기 회로 기판을 가열하여,
    제1항의 반도체 봉지용 수지 시트의 봉지 수지층면을, 상기 회로 기판의 반도체 칩 탑재면의 요철, 간극에 묻고, 봉지 수지층면이 회로 기판면에 접촉된 후, 봉지 수지층을 열경화시키는 공정을 포함하는 반도체장치의 제조방법.
  4. 제3항에 있어서, 상기 반도체 칩이 플립 칩 본드된 형태로 회로 기판에 탑재되어 있거나, 또는 와이어 본딩된 형태로 회로 기판에 탑재되어 되는 반도체장치의 제조방법.
KR1020067026807A 2004-05-27 2005-05-26 반도체 봉지용 수지 시트 및 이것을 사용한 반도체장치의제조방법 KR101083928B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00158024 2004-05-27
JP2004158024A JP4754185B2 (ja) 2004-05-27 2004-05-27 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
PCT/JP2005/009697 WO2005117093A1 (ja) 2004-05-27 2005-05-26 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20070022101A true KR20070022101A (ko) 2007-02-23
KR101083928B1 KR101083928B1 (ko) 2011-11-15

Family

ID=35451143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067026807A KR101083928B1 (ko) 2004-05-27 2005-05-26 반도체 봉지용 수지 시트 및 이것을 사용한 반도체장치의제조방법

Country Status (7)

Country Link
US (1) US8034667B2 (ko)
EP (1) EP1783828A4 (ko)
JP (1) JP4754185B2 (ko)
KR (1) KR101083928B1 (ko)
CN (1) CN100466213C (ko)
TW (1) TWI362116B (ko)
WO (1) WO2005117093A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141122A (ja) * 2006-12-05 2008-06-19 Denso Corp 樹脂モールド電子部品及びその製造方法
JP5242947B2 (ja) * 2007-05-15 2013-07-24 リンテック株式会社 シート貼付装置及び貼付方法
JP5671778B2 (ja) * 2008-03-26 2015-02-18 日立化成株式会社 半導体封止用フィルム状接着剤、半導体装置及びその製造方法
US8409932B2 (en) 2008-04-04 2013-04-02 Sony Chemical & Information Device Corporation Method for manufacturing semiconductor device
JP5223657B2 (ja) * 2008-12-24 2013-06-26 株式会社村田製作所 電子部品の製造方法及び製造装置
JP5349432B2 (ja) * 2010-09-06 2013-11-20 日東電工株式会社 電子部品装置の製法およびそれに用いる電子部品封止用樹脂組成物シート
US9068067B2 (en) 2010-09-24 2015-06-30 Intel Corporation Flexible underfill compositions for enhanced reliability
CN102842541A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 层叠膜及其使用
JP6362834B2 (ja) * 2012-07-17 2018-07-25 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 半導体装置の製造方法
JP5943898B2 (ja) * 2012-11-29 2016-07-05 日東電工株式会社 熱硬化性樹脂シート及び電子部品パッケージの製造方法
JP6041933B2 (ja) * 2012-11-29 2016-12-14 日東電工株式会社 熱硬化性樹脂シート及び電子部品パッケージの製造方法
KR102008792B1 (ko) * 2012-12-13 2019-08-08 엘지이노텍 주식회사 터치 패널 및 이의 제조방법
JP2014192467A (ja) * 2013-03-28 2014-10-06 Sanken Electric Co Ltd 半導体装置
JP2014216488A (ja) * 2013-04-25 2014-11-17 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP6272690B2 (ja) * 2013-12-26 2018-01-31 日東電工株式会社 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
JP6453773B2 (ja) * 2014-01-22 2019-01-16 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、保護膜形成用複合シートおよび検査方法
CN106663638B (zh) 2014-11-18 2020-04-07 日立化成株式会社 半导体装置及其制造方法和挠性树脂层形成用树脂组合物
US20160359080A1 (en) 2015-06-07 2016-12-08 Solarcity Corporation System, method and apparatus for chemical vapor deposition
US9806048B2 (en) 2016-03-16 2017-10-31 Qualcomm Incorporated Planar fan-out wafer level packaging
US9748434B1 (en) 2016-05-24 2017-08-29 Tesla, Inc. Systems, method and apparatus for curing conductive paste
US9954136B2 (en) 2016-08-03 2018-04-24 Tesla, Inc. Cassette optimized for an inline annealing system
US10115856B2 (en) 2016-10-31 2018-10-30 Tesla, Inc. System and method for curing conductive paste using induction heating
JP6789374B2 (ja) * 2017-03-13 2020-11-25 リンテック株式会社 樹脂組成物、樹脂シート、積層体、及び半導体素子
JP6816667B2 (ja) * 2017-07-10 2021-01-20 味の素株式会社 樹脂組成物
JP6997654B2 (ja) * 2018-03-08 2022-01-17 日東電工株式会社 封止用シート
KR20210033951A (ko) * 2018-07-18 2021-03-29 린텍 가부시키가이샤 수지 시트 및 적층체
CN109742227B (zh) * 2019-01-03 2022-07-01 业成科技（成都）有限公司 封装膜、封装装置、封装方法及电子器件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126188A (en) * 1989-06-16 1992-06-30 Toyo Tire & Rubber Company Limited Shaped material for use in sealing electronic parts
JPH03208221A (ja) * 1990-01-10 1991-09-11 Toyo Tire & Rubber Co Ltd フイルムコートされた電子部品封止用成形体
JPH06244231A (ja) * 1993-02-01 1994-09-02 Motorola Inc 気密半導体デバイスおよびその製造方法
JPH098179A (ja) * 1995-06-15 1997-01-10 Toshiba Corp 樹脂封止型半導体装置、その製造方法、半導体封止用樹脂シートおよび半導体封止用樹脂組成物
EP0840369A4 (en) * 1995-06-30 2001-12-19 Toshiba Kk ELECTRONIC COMPONENT AND ITS MANUFACTURING METHOD
JP3911088B2 (ja) * 1997-04-28 2007-05-09 日東電工株式会社 半導体装置
JPH11251347A (ja) * 1998-03-03 1999-09-17 Hitachi Cable Ltd 半導体パッケージの製造方法
JP4275221B2 (ja) * 1998-07-06 2009-06-10 リンテック株式会社 粘接着剤組成物および粘接着シート
JP2001107009A (ja) * 1999-09-30 2001-04-17 Three M Innovative Properties Co 熱硬化性接着剤組成物及びそれを用いた接着構造
JP2001207031A (ja) * 2000-01-28 2001-07-31 Nitto Denko Corp 半導体封止用樹脂組成物及び半導体装置
JP4438973B2 (ja) * 2000-05-23 2010-03-24 アムコア テクノロジー，インコーポレイテッド シート状樹脂組成物及びそれを用いた半導体装置の製造方法
JP4753329B2 (ja) * 2001-02-14 2011-08-24 日東電工株式会社 熱硬化性樹脂組成物および半導体装置
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP2003049074A (ja) * 2001-05-31 2003-02-21 Nippon Petrochemicals Co Ltd 熱硬化性樹脂組成物
JP4166997B2 (ja) * 2002-03-29 2008-10-15 富士通メディアデバイス株式会社 弾性表面波素子の実装方法及び樹脂封止された弾性表面波素子を有する弾性表面波装置
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP5274744B2 (ja) * 2002-09-30 2013-08-28 日立化成株式会社 フィルム状接着剤及びこれを用いた半導体装置
JP2004143217A (ja) 2002-10-22 2004-05-20 Three M Innovative Properties Co 熱硬化性接着剤組成物
JP2005327789A (ja) * 2004-05-12 2005-11-24 Sharp Corp ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
EP1783828A1 (en) 2007-05-09
CN100466213C (zh) 2009-03-04
WO2005117093A1 (ja) 2005-12-08
CN1957452A (zh) 2007-05-02
TWI362116B (en) 2012-04-11
US8034667B2 (en) 2011-10-11
EP1783828A4 (en) 2009-09-23
JP4754185B2 (ja) 2011-08-24
KR101083928B1 (ko) 2011-11-15
US20070254410A1 (en) 2007-11-01
TW200603420A (en) 2006-01-16
JP2005340520A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
KR101083928B1 (ko) 반도체 봉지용 수지 시트 및 이것을 사용한 반도체장치의제조방법
KR100467897B1 (ko) 반도체 장치 및 이의 제조방법
JP4519762B2 (ja) 樹脂封止型半導体装置の製造方法
US7611926B2 (en) Thermosetting die bonding film
KR100932045B1 (ko) 경화성 수지 조성물, 접착성 에폭시 수지 페이스트, 접착성에폭시 수지 시트, 도전 접속 페이스트, 도전 접속 시트및 전자 부품 접합체
KR100850772B1 (ko) 다이싱·다이 본딩용 점접착 시트 및 반도체 장치의 제조방법
JP2005327789A (ja) ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
EP2402985A1 (en) Method of producing semiconductor device
KR101176957B1 (ko) 반도체 패키지 제작용 접착제 조성물 및 접착시트
JP4449325B2 (ja) 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
KR102012788B1 (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP4994743B2 (ja) フィルム状接着剤及びそれを使用する半導体パッケージの製造方法
JP3999840B2 (ja) 封止用樹脂シート
JP5301023B2 (ja) 樹脂封止型半導体装置の製造方法
JP5414256B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP3779091B2 (ja) 封止用樹脂組成物
JP5156033B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001207031A (ja) 半導体封止用樹脂組成物及び半導体装置
JP3957244B2 (ja) 半導体装置の製法
KR102228539B1 (ko) 반도체 회로 접속용 접착제 조성물 및 이를 포함한 접착 필름
KR20070022729A (ko) 다이싱·다이본딩 겸용 점접착 시트 및 이것을 사용한반도체장치의 제조방법
JP4472620B2 (ja) 樹脂封止型半導体装置の製造方法
JP3939849B2 (ja) 半導体装置の製法
KR20160144714A (ko) 반도체 소자용 봉지 필름

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 7