JP2005340520A - 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法 - Google Patents

半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法 Download PDF

Info

Publication number
JP2005340520A
JP2005340520A JP2004158024A JP2004158024A JP2005340520A JP 2005340520 A JP2005340520 A JP 2005340520A JP 2004158024 A JP2004158024 A JP 2004158024A JP 2004158024 A JP2004158024 A JP 2004158024A JP 2005340520 A JP2005340520 A JP 2005340520A
Authority
JP
Japan
Prior art keywords
resin layer
sealing resin
chip
circuit board
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004158024A
Other languages
English (en)
Other versions
JP4754185B2 (ja
Inventor
Tomonori Shinoda
智則 篠田
Osamu Yamazaki
修 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004158024A priority Critical patent/JP4754185B2/ja
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to EP05743746A priority patent/EP1783828A4/en
Priority to US11/597,299 priority patent/US8034667B2/en
Priority to PCT/JP2005/009697 priority patent/WO2005117093A1/ja
Priority to CNB2005800170694A priority patent/CN100466213C/zh
Priority to KR1020067026807A priority patent/KR101083928B1/ko
Priority to TW94117407A priority patent/TWI362116B/zh
Publication of JP2005340520A publication Critical patent/JP2005340520A/ja
Application granted granted Critical
Publication of JP4754185B2 publication Critical patent/JP4754185B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Coating Of Shaped Articles Made Of Macromolecular Substances (AREA)

Abstract

【課題】 フリップチップボンドされたデバイスを封止する際に空気溜まりを発生させず、またワイヤボンドされたデバイスを封止する際にもワイヤの変形や断線を起こさない、半導体封止用樹脂シートおよびこの樹脂シートを用いた半導体装置の製造方法を提供することを目的としている。
【解決手段】 本発明に係る半導体封止用樹脂シートは、
支持シートと、該支持シート上に剥離可能に積層されてなる封止樹脂層とからなり、
該封止樹脂層が、熱硬化性を有し、熱硬化前の封止樹脂層の弾性率が1.0×103〜1.0×104Paであり、熱硬化前の封止樹脂層の120℃における溶融粘度が100〜200Pa・秒であり、
熱硬化前の封止樹脂層を120℃で温度一定とした場合に、溶融粘度が最小値に達するまで
の時間が60秒以下であることを特徴としている。
【選択図】 図２

Description

本発明は、半導体封止用樹脂シートおよびこれを用いた樹脂封止型半導体装置の製造方法に関する。
多くの半導体装置は、回路基板に搭載された半導体素子を樹脂により封止したパッケージ形態として使用されている。
半導体素子のパッケージング法としては、デバイスを実装したリードフレーム（板金、ＴＡＢテープ等）を金型にセットし、金型内に溶融した樹脂を充填固化し封止を行う方法が一般的であった。しかし、この方法ではパッケージの薄肉化に限界がある。この理由は、厚み精度の高い金型の作成が困難であることと、たとえこのような金型を作成できたとしても、狭小空間に圧入される樹脂の流動圧力によって、デバイスの微細構造（回路、ワイヤ等）が破損する虞があるためである。また金型を使用しての樹脂封止では、小ロット品でも量産品でも同等の金型が必要になり、小ロット品では金型作成のコストが問題となる。
このため、金型に代わって、樹脂シートを用いた半導体素子の封止方法が提案されている。
たとえば特許文献１には、「配線パターンを有する回路基板上に搭載された半導体素子および前記半導体素子と前記配線パターンの接続部を樹脂によって封止する半導体パッケージの製造方法において、前記半導体素子のサイズに応じた量の樹脂を前記半導体素子の形状に応じたパターンで基材テープの表面に形成し、前記半導体素子および前記接続部の機械的強度に応じて前記樹脂を溶融化し、前記回路基板と前記基材テープの位置調整によって前記半導体素子と溶融化された前記樹脂を位置合わせし、位置合わせされた前記樹脂と前記半導体素子に所定の圧力を付加して溶融化された前記樹脂の中に前記半導体素子を埋没させて前記半導体素子と前記接続部を損傷させずに封止することを特徴とする半導体パッケージの製造方法」が開示されている。特許文献１には、封止に用いる樹脂として熱硬化型エポキシ樹脂の未硬化物があげられている。
しかし、上記のような未硬化エポキシ樹脂を用いての封止には、次のような不具合が見出された。
（１）フリップチップボンドと呼ばれる実装方法では、チップ下面に形成されたハンダボールを介してチップと回路基板との接続が行われる。この実装方法では、チップ側面と回路基板平面とはほぼ直角となり、回路基板平面からチップがほぼ垂直に突出した形態となる。前記特許文献１の方法で、溶融化された樹脂の中に半導体素子を埋没させたとしても、この直角部分（チップのすそ野部分）には樹脂が充分に充填されず空気溜まりができてしまう。樹脂を充分に充填するためには、高圧で半導体素子を樹脂中に埋設することが考えられるが、溶融した流動状態では圧力の印加が難しく、またあまりに圧力を加え過ぎると半導体素子が破損する虞がある。
（２）ワイヤボンディングと呼ばれる実装方法では、ＩＣチップと回路基板とは極細の金線により接続される。この金線はわずかな外力によっても変形、断線する虞がある。前記特許文献１の方法では、溶融化された樹脂の中に半導体素子を埋没させて半導体素子と接続部を損傷させずに封止する旨が記載されている。しかし特許文献１で具体的に開示されている未硬化のエポキシ樹脂単独では、その溶融物性を適切な範囲に制御することが困難であり、たとえば流動性が高くなり過ぎると、必要とされる部分以外にまで樹脂が拡散し、デバイスの汚損、外観不良を招来する虞がある。一方、流動性が低すぎる場合には、金線が樹脂中に埋没する前に、金線の変形、断線を引き起こす虞がある。
特開平１１−２５１３４７号公報
本発明は、上記のような従来技術に鑑みてなされたものであって、フリップチップボンドされたデバイスを封止する際に空気溜まりを発生させず、またワイヤボンドされたデバイスを封止する際にもワイヤの変形や断線を起こさない、半導体封止用樹脂シートおよびこの樹脂シートを用いた半導体装置の製造方法を提供することを目的としている。
このような課題を解決する本発明の要旨は以下のとおりである。
［１］ 支持シートと、該支持シート上に剥離可能に積層されてなる封止樹脂層とからなり、
該封止樹脂層が、熱硬化性を有し、熱硬化前の封止樹脂層の弾性率が1.0×103〜1.0×104Paであり、熱硬化前の封止樹脂層の120℃における溶融粘度が100〜200Pa・秒であり、
熱硬化前の封止樹脂層を120℃で温度一定とした場合に、溶融粘度が最小値に達するまで
の時間が60秒以下である半導体封止用樹脂シート。
［２］ フリップチップボンドされたデバイスまたはワイヤボンドされたデバイスの封止に用いる上記［１］に記載の半導体封止用樹脂シート。
［３］ 半導体チップが搭載されている回路基板を用意し、該回路基板を加熱し、
上記［１］に記載の半導体封止用樹脂シートの封止樹脂層面を、該回路基板の半導体チップ搭載面の凹凸、隙間に埋め込み、封止樹脂層面が回路基板面に接触した後、
封止樹脂層を熱硬化させる工程を含む半導体装置の製造方法。
［４］ 該半導体チップがフリップチップボンドされた形態で回路基板に搭載されているか、またはワイヤボンディングされた形態で回路基板に搭載されてなる上記［３］に記載の半導体装置の製造方法。
本発明によれば、フリップチップボンドされたデバイスを封止する際に空気溜まりを発生させず、またワイヤボンドされたデバイスを封止する際にもワイヤの変形や断線を起こさない、半導体封止用樹脂シートおよびこの樹脂シートを用いた半導体装置の製造方法が提供され、半導体装置の品質、生産性の向上に寄与することができる。
以下、本発明について図面を参照しながらさらに具体的に説明する。
図１に示すように、本発明に係る半導体封止用樹脂シート１は、支持シート２と、該支持シート２上に剥離可能に積層されてなる封止樹脂層３とからなる。
以下、支持シート２、封止樹脂層３をそれぞれ説明する。
「支持シート２」
樹脂シート１の支持シート２としては、たとえば、ポリエチレンフィルム、ポリプロピレンフィルム、ポリブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、ポリ塩化ビニルフィルム、塩化ビニル共重合体フィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリブチレンテレフタレートフィルム、ポリウレタンフィルム、エチレン酢ビフィルム、アイオノマー樹脂フィルム、エチレン・（メタ）アクリル酸共重合体フィルム、エチレン・（メタ）アクリル酸エステル共重合体フィルム、ポリスチレンフィルム、ポリカーボネートフィルム、ポリイミドフィルム、フッ素樹脂フィルム等のフィルムが用いられる。またこれらの架橋フィルムも用いられる。さらにこれらの積層フィルムであってもよい。さらにこれらのフィルムは、透明フィルム、着色フィルムあるいは不透明フィルムであってもよい。
本発明に係る半導体装置の製造方法においては、後述するように、支持シート２上の封止樹脂層３を、回路基板のチップ搭載面に転写するため、支持シート２と封止樹脂層３とは剥離可能なように積層されている。このため、支持シート２の封止樹脂層３に接する面の表面張力は、好ましくは４０mN/m 以下、さらに好ましくは３７mN/m 以下、特に好ましくは３５mN/m 以下であることが望ましい。このような表面張力が低いフィルムは、材質
を適宜に選択して得ることが可能であるし、またフィルムの表面に、シリコーン樹脂やアルキッド樹脂などの剥離剤を塗布して剥離処理を施すことで得ることもできる。
このような支持シート２の膜厚は、通常は１０〜５００μｍ、好ましくは１５〜３００μｍ、特に好ましくは２０〜２５０μｍ程度である。
「封止樹脂層３」
封止樹脂層３は、熱硬化性を有し、かつ加熱環境下において特異な流動特性を示す。
本発明の樹脂シート１は、封止樹脂層３を、回路基板のチップ搭載面に転写し、これを硬化してチップおよび回路を封止し、樹脂封止型半導体装置を得るプロセスに好ましく用いられる。特に、後述する本発明の半導体装置の製法においては、チップが搭載された回路基板を加熱し、樹脂シート１の封止樹脂層３を、チップ搭載面の凹凸、隙間に埋め込み、封止樹脂面を回路基板面に接触させ、最終的には封止樹脂層３を硬化させる。樹脂に適当な流動性を発現させるため、回路基板面は、該封止樹脂層３の溶融温度よりやや高く、かつその硬化温度以下の温度に加熱される。この際、封止樹脂層３が軟化し過ぎると、樹脂が不必要に流動化し、必要とされる部分以外にまで樹脂が拡散し、デバイスの汚損、外観不良を招来する虞がある。
したがって、本発明において、封止樹脂層３の熱硬化前における弾性率は、1.0×103〜1.0×104Pa、好ましくは1.0×103〜5.0×103Paである。なお、封止樹脂層３の弾性率は、１００℃にて、動的粘弾性測定装置により測定周波数１Ｈｚにて測定される。封止樹脂層３の熱硬化前における弾性率がこのような範囲にあると、樹脂シートの保存、輸送環境下で封止樹脂層３の変形が起こりにくく、封止樹脂層３の厚み精度が保たれる。
また、チップ搭載面への圧接時において、封止樹脂層３が硬すぎると、フリップチップボンドされたデバイスでは樹脂が充分に充填されず空気溜まりが生じる虞があり、ワイヤボンディングされたデバイスではワイヤが潰れたり、断線する虞がある。一方、封止樹脂層３が軟らか過ぎると、封止樹脂が過剰に流動化し、必要とされる部分以外にまで樹脂が拡散し、デバイスの汚損、外観不良を招来する虞がある。したがって、チップ搭載面への圧接時における封止樹脂層３、すなわち、熱硬化前の封止樹脂層３は、適度な溶融物性を有することが求められる。
このため、熱硬化前の封止樹脂層３の120℃における溶融粘度は、100〜200Pa・秒、好
ましくは110〜190Pa・秒である。なお、熱硬化前の封止樹脂層３の120℃における溶融粘
度は動的粘弾性測定装置により測定周波数１Ｈｚにて測定される。
また、熱硬化前の封止樹脂層３を120℃で温度一定とした場合に、溶融粘度が最低値に
達するまでの時間は、60秒以下、好ましく50秒以下、さらに好ましくは40秒以下である。組成に高分子を含む封止樹脂は、高温になっても全体が均一な粘度を示すまで時間がかかる。従って、封止樹脂は昇温の後一定温度とすると徐々に粘度が低下していく。しかし、封止樹脂は熱硬化性を有するので、時間の経過とともに熱硬化による粘度の上昇が起こる。なお、封止樹脂層３の120℃における溶融粘度が最小値に達する時間は、動的粘弾性測
定装置により測定周波数１Ｈｚにて測定される。
加熱された回路基板のチップ搭載面に封止樹脂層面が接することにより封止樹脂層３が局部的に加熱され、局部的に粘度が低下する。その後、チップ搭載面の樹脂封止を行う。以下、フリップチップボンドされたデバイスと、ワイヤボンドされたデバイスを例にとり説明する。
まず、フリップチップボンドされたデバイスの樹脂封止について説明する。加熱された回路基板に搭載されたチップに樹脂シートを垂直に加圧圧接すると、チップ近傍の封止樹脂層のみの粘度が低下し、チップが封止樹脂層３に埋め込まれていく。また、チップ上面から押し出された樹脂がチップ側面の熱と圧接により、チップのすそ野部分にも樹脂が流動して充填され、空気溜まりが生じることもない。一方、チップから離れた樹脂には熱伝導が遅れ、封止樹脂層３が回路基板本体に接触するまでは、実質的な粘度の低下は起こらないため、封止樹脂層３に変形は起こらない。回路基板に加圧圧接時も回路基板周縁部からの樹脂のはみ出しが少なく、厚み精度が保たれる。これによって、封止樹脂が回路基板の凹凸、隙間に充分に充填され、半導体装置の品質の向上が図られる。
次にワイヤボンドされたデバイスの樹脂封止について説明する。加熱された回路基板に搭載されたチップに樹脂シートを垂直に加圧すると、まずワイヤに封止樹脂層３が接触し、ワイヤ近傍の封止樹脂層３のみが局部的に粘度が低下する。このため、封止樹脂層３中にワイヤが速やかに埋め込まれ、ワイヤの損傷が低減される。しかし、加熱されたワイヤやチップ、回路基板本体から遠い樹脂は熱伝導が遅れ封止樹脂がチップや回路基板本体に接触して充分な時間が経過するまでは、実質的な粘度の低下は起こらない。
さらに、前述したフリップチップボンドされたデバイスと同様に、チップまたは回路基板に近接・接触する樹脂層が遠方の樹脂層よりも先行して流動化することにより、チップの上面、側面、すそ野、回路基板本体に封止樹脂が充分に回り込める。これによって、ワイヤにダメージを与えず、封止樹脂が回路基板の凹凸、隙間に充分に充填され、半導体装置の品質の向上が図られる。
上記封止樹脂層３は、基本的にはバインダー成分（Ａ）と熱硬化性成分（Ｂ）とを必須成分とし、必要に応じ、その他の添加物（Ｃ）が配合される。
以下、上記成分（Ａ）〜（Ｃ）を説明する。
「バインダー成分（Ａ）」
バインダー成分（Ａ）としては、接着性を有するポリマーであれば特に制限なく使用できるが、通常アクリル系重合体が好ましく使用される。アクリル系重合体の繰り返し単位としては、（メタ）アクリル酸エステルモノマーおよび（メタ）アクリル酸誘導体から導かれる繰り返し単位が挙げられる。ここで（メタ）アクリル酸エステルモノマーとしては、（メタ）アクリル酸シクロアルキルエステル、（メタ）アクリル酸ベンジルエステル、アルキル基の炭素数が１〜１８である（メタ）アクリル酸アルキルエステルが用いられる。これらの中でも、特に好ましくはアルキル基の炭素数が１〜１８である（メタ）アクリル酸アルキルエステル、たとえばアクリル酸メチル、メタクリル酸メチル、アクリル酸エチル、メタクリル酸エチル、アクリル酸プロピル、メタクリル酸プロピル、アクリル酸ブチル、メタクリル酸ブチル等が用いられる。また、（メタ）アクリル酸誘導体としては、たとえば（メタ）アクリル酸グリシジル等を挙げることができる。
特に（メタ）アクリル酸グリシジル単位と、少なくとも１種類の（メタ）アクリル酸アルキルエステル単位を含むが好ましい。この場合、共重合体中における（メタ）アクリル酸グリシジルから誘導される成分単位の含有率は通常は０〜８０質量％、好ましくは５〜５０質量％である。グリシジル基を導入することにより、後述する熱硬化性成分としてのエポキシ樹脂との相溶性が向上し、また硬化後のＴｇが高くなり耐熱性も向上する。また（メタ）アクリル酸アルキルエステルとしては、（メタ）アクリル酸メチル、（メタ）ア
クリル酸エチル、（メタ）アクリル酸ブチル等を用いることが好ましい。また、アクリル酸ヒドロキシエチル等の水酸基含有モノマーを導入することにより、被着体との密着性や粘着物性のコントロールが容易になる。
アクリル系重合体の重量平均分子量は、好ましくは１０万以上、さらに好ましくは１５万〜１００万である。
「熱硬化性成分（Ｂ）」
熱硬化性成分（Ｂ）は、加熱を受けると三次元網状化し、被着体を強固に接着する性質を有する。このような熱硬化性成分（Ｂ）は、一般的にはエポキシ、フェノール、レゾルシノール、ユリア、メラミン、フラン、不飽和ポリエステル、シリコーン等の熱硬化性樹脂と、適当な硬化促進剤とから形成されている。このような熱硬化性成分は種々知られており、本発明においては特に制限されることなく従来より公知の様々な熱硬化性成分を用いることができる。このような熱硬化性成分の一例としては、(Ｂ−１)エポキシ樹脂と(
Ｂ−２)熱活性型潜在性エポキシ樹脂硬化剤とからなる接着成分を挙げることができる。
エポキシ樹脂(Ｂ−１)としては、従来より公知の種々のエポキシ樹脂が用いられるが、通常は、重量平均分子量３００〜２０００程度のものが好ましく、特に３００〜５００、好ましくは３３０〜４００の常態液状のエポキシ樹脂と、重量平均分子量４００〜２０００、好ましくは５００〜１５００の常態固体のエポキシ樹脂とをブレンドした形で用いるのが望ましい。また、本発明において好ましく使用されるエポキシ樹脂のエポキシ当量は通常５０〜５０００ｇ／ｅｑである。このようなエポキシ樹脂としては、具体的には、ビスフェノールＡ、ビスフェノールＦ、レゾルシノール、フェニルノボラック、クレゾールノボラックなどのフェノール類のグリシジルエーテル；ブタンジオール、ポリエチレングリコール、ポリプロピレングリコールなどのアルコール類のグリシジルエーテル；フタル酸、イソフタル酸、テトラヒドロフタル酸などのカルボン酸のグリシジルエーテル；アニリンイソシアヌレートなどの窒素原子に結合した活性水素をグリシジル基で置換したグリシジル型もしくはアルキルグリシジル型のエポキシ樹脂；ビニルシクロヘキサンジエポキシド、３,４−エポキシシクロヘキシルメチル−３,４−ジシクロヘキサンカルボキシレート、２−(３,４−エポキシ)シクロヘキシル−５,５−スピロ(３,４−エポキシ)シクロヘ
キサン−ｍ−ジオキサンなどのように、分子内の炭素−炭素二重結合をたとえば酸化することによりエポキシが導入された、いわゆる脂環型エポキシドを挙げることができる。また分子内にジシクロペンタジエン骨格と、反応性のエポキシ基を有するジシクロペンタジエン骨格含有エポキシ樹脂を用いても良い。
これらの中でも、本発明では、ビスフェノール系グリシジル型エポキシ樹脂、Ｏ−クレゾールノボラック型エポキシ樹脂およびフェノールノボラック型エポキシ樹脂が好ましく用いられる。
これらエポキシ樹脂は、１種単独で、または２種以上を組み合わせて用いることができる。
熱活性型潜在性エポキシ樹脂硬化剤(Ｂ−２)とは、室温ではエポキシ樹脂と反応せず、ある温度以上の加熱により活性化し、エポキシ樹脂と反応するタイプの硬化剤である。
熱活性型潜在性エポキシ樹脂硬化剤(Ｂ−２)の活性化方法には、加熱による化学反応で活性種（アニオン、カチオン）を生成する方法；室温付近ではエポキシ樹脂(Ｂ−１)中に安定に分散しており高温でエポキシ樹脂と相溶・溶解し、硬化反応を開始する方法；モレキュラーシーブ封入タイプの硬化剤で高温で溶出して硬化反応を開始する方法；マイクロカプセルによる方法等が存在する。
これら熱活性型潜在性エポキシ樹脂硬化剤は、１種単独で、または２種以上を組み合わ
せて用いることができる。特に上記の中でも、ジシアンジアミド、イミダゾール化合物あるいはこれらの混合物が好ましい。
上記のような熱活性型潜在性エポキシ樹脂硬化剤(Ｂ−２)は、エポキシ樹脂(Ｂ−１)１００質量部に対して通常０．１〜２０質量部、好ましくは０．５〜１５質量部、特に好ましくは１〜１０質量部の割合で用いられる。
「その他の成分（Ｃ）」
封止樹脂層３には、カップリング剤（Ｃ１）を配合しても良い。カップリング剤（Ｃ１）は、上記（Ａ）または（Ｂ）成分、好ましくは成分（Ｂ）が有する官能基と反応する基を有することが望ましい。
カップリング剤（Ｃ１）は硬化反応時に、カップリング剤中の有機官能基が熱硬化性成分（Ｂ）（特に好ましくはエポキシ樹脂）と反応すると考えられ、硬化物の耐熱性を損なわずに、接着性、密着性を向上させることができ、さらに耐水性（耐湿熱性）も向上する。
カップリング剤（Ｃ１）としては、その汎用性とコストメリットなどからシラン系（シランカップリング剤）が好ましい。また、上記のようなカップリング剤（Ｃ１）は、前記熱硬化性成分（Ｂ）１００質量部に対して通常０．１〜２０質量部、好ましくは０．３〜１５質量部、特に好ましくは０．５〜１０質量部の割合で用いられる。
上記封止樹脂層３には、硬化前の初期接着性および凝集性を調節するために、有機多価イソシアナート化合物、有機多価イミン化合物等の架橋剤（Ｃ２）を添加することもできる。
上記有機多価イソシアナート化合物としては、芳香族多価イソシアナート化合物、脂肪族多価イソシアナート化合物、脂環族多価イソシアナート化合物およびこれらの多価イソシアナート化合物の三量体、ならびにこれら多価イソシアナート化合物とポリオール化合物とを反応させて得られる末端イソシアナートウレタンプレポリマー等をあげることができる。有機多価イソシアナート化合物のさらに具体的な例としては、たとえば２，４−トリレンジイソシアナート、２，６−トリレンジイソシアナート、１，３−キシリレンジイソシアナート、１，４−キシレンジイソシアナート、ジフェニルメタン−４，４'−ジイ
ソシアナート、ジフェニルメタン−２，４'−ジイソシアナート、３−メチルジフェニル
メタンジイソシアナート、ヘキサメチレンジイソシアナート、イソホロンジイソシアナート、ジシクロヘキシルメタン−４，４'−ジイソシアナート、ジシクロヘキシルメタン−
２，４'−ジイソシアナート、リジンイソシアナートなどがあげられる。
上記有機多価イミン化合物の具体例としては、Ｎ,Ｎ'−ジフェニルメタン−４,４'−ビス(1−アジリジンカルボキシアミド)、トリメチロールプロパン-トリ-β-アジリジニルプロピオナート、テトラメチロールメタン-トリ-β‐アジリジニルプロピオナート、Ｎ,Ｎ'-トルエン‐２,４‐ビス(1−アジリジンカルボキシアミド)トリエチレンメラミン等をあ
げることができる。上記のような架橋剤（Ｃ２）は、バインダー成分（Ａ）１００質量部に対して通常０．１〜２０質量部、好ましくは０．２〜１０質量部の割合で配合される。
また、上記封止樹脂層３には、さらに、石綿、シリカ、ガラス、雲母、酸化クロム、酸化チタン、顔料などのフィラーを添加してもよい。これらのフィラーは、封止樹脂層３を構成する成分（フィラーを除く）の合計１００質量部に対して、０〜４００質量部程度の割合で配合されていてもよい。
また、封止樹脂層３の熱応答性（溶融物性）を制御するため、６０〜１５０℃にガラス
転移点を有する熱可塑性樹脂を配合してもよい。熱可塑性樹脂としては、たとえばポリエステル樹脂、ポリビニルアルコール樹脂、ポリビニルブチラール、ポリ塩化ビニル、ポリスチレン、ポリアミド樹脂、セルロース、ポリエチレン、ポリイソブチレン、ポリビニルエーテル、ポリイミド樹脂、フェノキシ樹脂、ポリメチルメタクリレート、スチレン−イソプレン−スチレンブロック共重合体、スチレン−ブタジエン−スチレンブロック共重合体などが挙げられる。これらの中でも、封止樹脂層の他の成分との相溶性に優れることで、フェノキシ樹脂が特に好ましい。
封止樹脂層３における熱可塑性樹脂の配合割合は、バインダー成分（Ａ）と熱硬化性成分（Ｂ）の合計１００質量部当たり、好ましくは１〜５０質量部、さらに好ましくは２〜４０質量部、特に好ましくは３〜３０質量部の割合で用いられる。また、バインダー成分（Ａ）として、アクリル系重合体が用いられる場合、アクリル系重合体と、熱可塑性樹脂との重量比（アクリル系重合体／熱可塑性樹脂）が、９／１〜３／７であること好ましい。
「封止樹脂」
本発明の封止樹脂層３は、上記のような特異な溶融物性を有する。
封止樹脂層３の溶融物性を左右する第１の要因としては、上記配合物中のバインダー成分（A）と熱硬化性成分（B）との割合があげられる。バインダー成分（A）は高分子量体
であるため、添加量が増えるにつれ加熱時の流動性を阻害し、添加量が少ないと流動性を発現する。一方、熱硬化性成分（B）は低分子量であり、硬化前には流動性を示す。よっ
て、適切な流動性を示し、なお且つブリードしないような流動性を兼ね備えるためには、熱硬化性成分（B）に対するバインダー成分（A）の配合量が重要である。熱硬化性成分（B）の好ましい配合割合は、バインダー成分（A）と熱硬化性成分（B）との合計（（A））＋（B））１００質量部中に、好ましくは１０〜９９質量部、さらに好ましくは５０〜９
７質量部、特に好ましくは８３〜９５質量部である。
また、封止樹脂が熱可塑性樹脂を多量に含む場合、流動性が過剰になり、所望の弾性率や溶融粘度が得られない場合がある。したがって、熱可塑性成分を配合する場合、その配合割合は上記した範囲で、目的とする弾性率や溶融粘度を見合うように適宜に選定する。
上記のような成分からなる封止樹脂層３の厚さは、封止対象であるデバイスの種類によりその好ましい範囲が異なる。フリップチップボンドされたデバイスの場合、封止樹脂層３の好ましい厚さは、１０〜１０００μｍ程度であり、より好ましくは３０〜８００μｍ程度である。封止樹脂層３が薄い場合は、図２に示すようにチップ部分が周囲よりも高い形状で封止でき、封止樹脂層３がチップよりも厚い場合は、図２と同様の形状に形成してもよいし、チップをすべて封止樹脂層３に埋め込み、封止樹脂層３の上面を平面にすることもできる。
封止対象のデバイスがワイヤボンドされたデバイスの場合は、封止樹脂層３の厚さの下限値は、ワイヤ高さ（ワイヤの頂部とそのワイヤが結線された半導体チップ上表面との距離、図３に示す”Ａ”）に依存し、少なくともワイヤ高さの１０％以上の余裕をみる必要がある。このため、たとえばワイヤ高さが５０μｍの場合、封止樹脂層３の厚さは５５μｍ以上が好ましい。一般的にワイヤボンドされたデバイスを対象とする封止樹脂層３の厚さは、好ましくは４０〜２０００μｍ程度、より好ましくは５０〜１０００μｍ程度である。
上記のような各成分からなる封止樹脂は加熱硬化性を有し、チップが搭載された回路基板の樹脂封止に使用することができる。特に本発明の封止樹脂層３は、上述したような特異な溶融物性を示すので、回路基板表面に近接・接触するまで封止樹脂が軟化していない
ため、封止樹脂層３を回路基板表面に接触させて仮接着した段階で、樹脂シートへの加圧を速やかに解除することにより、封止樹脂が変形したりブリードアウトすることがない。またフリップチップボンドされたデバイスであっては、空気溜まりを生じることなく樹脂封止でき、ワイヤボンドされたデバイスにあっては、ワイヤに損傷を与えることなく樹脂封止できる。さらに、熱硬化を経て最終的には耐衝撃性の高い硬化物を与えることができる。
「半導体封止用樹脂シート１」
半導体封止用樹脂シート１は、支持シート２上に封止樹脂層３が剥離可能に積層された構成であり、封止樹脂層３を保護するために、封止樹脂層の露出面に保護フィルムを積層しておいてもよい。保護フィルムとしては。前述した支持シート２と同様のフィルムが使用できる。
このような半導体封止用樹脂シート１の製造方法は、特に限定はされず、支持シート２上に、封止樹脂層３を構成する組成物を塗布乾燥することで製造してもよく、また封止樹脂層を他の剥離性のシート上に設け、これを上記支持シート２に転写することで製造してもよい。１回の塗布乾燥工程で必要とする膜厚で封止樹脂層３を形成できない場合は、封止樹脂層上にさらに同じ組成物を複数回塗布乾燥してもよいし、薄厚に形成した樹脂シートに別に塗布乾燥して得た封止樹脂層を積層して、必要とする膜厚の封止樹脂層３を得てもよい。
「半導体装置の製造方法」
次に上記半導体封止用樹脂シート１を用いた本発明に係る半導体装置の製造方法について説明する。
本発明の製法においては、まず、半導体チップ１１が搭載されている回路基板１０を用意する。
図２には、フリップチップボンドされたデバイスの例を示し、図３にはワイヤボンドされたデバイスの例を示す。
フリップチップボンドされたデバイスでは、半導体チップ１１の下面に形成されたハンダボール１２を介して回路基板１０上のアウターリード（図示せず）とを電気的に接続する。ハンダボール１２によって形成されるチップ下面と回路基板１０との間の空隙に、通常はアンダーフィルと呼ばれる接着性樹脂１３を充填してもよい。
ワイヤボンドされたデバイスでは、ワイヤ１４を介して半導体チップ１１上の電極端子と回路基板１０上のアウターリードとを電気的に接続する。ワイヤ１４は、通常は金線などにより構成されている。また、回路基板１０と半導体チップ１１との接着は、エポキシ系接着剤のような通常の熱硬化型接着剤のような接着性樹脂１５を介して行われる。
上記のような構成の半導体チップ１１が搭載された回路基板１０は、公知の種々の方法により得ることができる。なお、図２、図３では、回路基板１０上にひとつの半導体チップが搭載されている状態を示したが、長尺の回路基板１０を用い、長手方向に一定間隔で半導体チップを配置してもよく、また長尺・幅広の回路基板１０においては、二次元的に一定間隔で半導体チップを配置してもよい。
次いで上記回路基板１０を加熱し、回路基板１０表面、半導体チップ１１表面およびワイヤ１４を、封止樹脂層３の溶融温度以上に加熱しておく。
次に上記した本発明の半導体封止用樹脂シート１の封止樹脂層面３を、加熱されたチップ１１表面やワイヤ１４に接触させる。封止樹脂層３は上記したような特異な溶融物性を有するので、チップ１１表面やワイヤ１４に封止樹脂層３が接触すると、接触部において封止樹脂層が速やかに溶融軟化し、半導体チップ搭載面の凹凸、隙間に樹脂が埋め込まれ、またワイヤ１４が封止樹脂層３中に埋め込まれていく。特に、半導体チップ搭載面の微
小な凹凸、隙間に封止樹脂を充分に充填するためには、減圧、真空中で封止樹脂層を半導体チップ搭載面に圧接することが好ましい。一方、チップ１１表面やワイヤ１４から離れた位置の封止樹脂は、伝導する熱が少ないので、溶融軟化が遅れる。このため、ワイヤ１４には損傷を与えることなく、ワイヤが封止樹脂層３中に埋め込まれていくが、ワイヤから離れた位置では封止樹脂の変形は小さく抑えられる。その後、封止樹脂層３は、回路基板１０および半導体チップ１１の表面に密着し、封止樹脂層３に所定の圧力が加えられる。このとき、封止樹脂層の大部分はまだ充分に加熱されていないので高い粘度を維持しており、デバイスの端部より封止樹脂がはみ出すブリードアウトは起こらない。所定の圧力を印加した後開放することにより、封止樹脂層は未硬化状態で、または半硬化状態で目的の形状に成型される。
半導体封止用樹脂シート１をチップ１１に対して加圧する手段としては、特に限定はされないが、チップ１１やワイヤ１４等に余分な負荷がかからないように、チップ１１や回路基板１０に対し垂直に加圧することが好ましい。具体的には、接触面が平滑な圧接板を回路基板１０、チップ１１および半導体封止用樹脂シート１に平行に配置し、垂直方向に加圧することが好ましい。
さらにチップ１１のすそ野部分に空気を巻き込ませずに封止するために、２段階の加圧をすることが好ましい。２回目の加圧はチップ１１を除いてチップ１１のすそ野から回路基板１０を加圧できるように、チップ１１より若干大きめのサイズの穴が設けられた圧接板を用意し、チップ１１と穴が一致するように位置合わせし垂直に加圧することが好ましい。なお、ワイヤボンドされたデバイスが対象の場合は、ワイヤボンドが結線された外部端子のサイズよりも若干大きな穴が設けられた圧接板を使用する。
その後、封止樹脂層３上の支持シート２を剥離し、封止された回路基板全体を加熱炉等で加熱硬化することにより、樹脂封止工程を完結させる。その後、回路基板に複数のチップが搭載されている場合は、ダイシング等により所定のサイズに切断分離してもよい。
なお、本発明の封止樹脂層３の代わりに、120℃における溶融粘度が100Pa・秒より低い樹脂を使用した場合は、樹脂シートを回路基板１０に圧接する時点で封止樹脂層全体の粘度も低くなっているため、樹脂のブリードアウトが起こりやすい。さらに圧着前に封止樹脂層が変形しやすいので封止樹脂層と回路基板１０の層間に空気を巻き込んでしまう虞がある。また、溶融粘度が最小値に達するまでの時間が60秒より長い樹脂を使用した場合は、局部的に粘度が下がりにくいので、必要な流動性を得るために、封止樹脂層全体を充分に予熱する必要がある。しかし、樹脂層全体を過度に予熱すると封止樹脂層が変形しブリードアウトが起こりやすく、封止樹脂層と回路基板１０の層間に空気を巻き込みやすい。予熱を行わなければ、封止樹脂層の流動性が不充分であるため、フリップチップボンドされたデバイスでは樹脂が充分に充填されずチップのすそ野に空気溜まりが生じる虞があり、ワイヤボンディングされたデバイスではワイヤ１４が潰れたり、断線する虞がある。
（実施例）
以下本発明を実施例により説明するが、本発明はこれら実施例に限定されるものではない。
なお、以下の実施例および比較例において、「弾性率」、「溶融粘度」、「溶融粘度が最小値に達する時間」は次のようにして評価した。
「弾性率」、「溶融粘度」
実施例、比較例の封止樹脂層を直径８ｍｍ、厚さ３ｍｍとなるように積層して測定用のサンプルを作成し、１００℃における弾性率および溶融粘度を動的粘弾性測定装置（レオメトリクス社製、RDA II）を用いて周波数１Ｈｚにて測定した。
「溶融粘度が最小値に達する時間」
上記と同じサンプルおよび同じ装置、周波数を用いて封止樹脂を常温から1.0℃/secの
昇温速度で昇温し、120℃で温度を一定に固定してその後の時間−粘度プロファイルを得
、これから溶融粘度が最小値に達する時間を求めた。
「封止樹脂層」
封止樹脂の配合に使用する材料を以下に示す。これらは実施例および比較例に共通である。
（Ａ）バインダー成分：アクリル酸ブチル５５質量部と、メタクリル酸１０質量部と、メタクリル酸グリシジル２０質量部と、アクリル酸2-ヒドロキシエチル１５質量部とを共重合してなる重量平均分子量約８００，０００、ガラス転移温度−２８℃の共重合体
（Ｂ）熱硬化性成分：下記成分の混合物を用いた。
アクリルゴム微粒子分散ビスフェノールＡ型液状エポキシ樹脂（日本触媒社製、ＢＰＡ３２８、エポキシ当量２３０）：３０質量部
ビスフェノールＡ型固形エポキシ樹脂（日本触媒社製、１０５５、エポキシ当量８７５〜９７５）：４０質量部
o-クレゾールノボラック型エポキシ樹脂（日本化薬社製、EOCN、エポキシ当量２１３〜２２３）：１０質量部
ジシアンジアミド硬化剤（旭電化社製、アデカハードナー３６３６ＡＳ）：１質量部
イミダゾール硬化促進剤（四国化成工業社製、キュアゾール２ＰＨＺ）：１質量部
（Ｃ）その他の成分：
Ｃ１：シランカップリング剤（三菱化学社製、ＭＫＣシリケートＭＳＥＰ２）
Ｃ２：ポリイソシアナート系架橋剤（トリメチロールプロパンとトルイレンジイソシアナートとの付加物）
（実施例１）
（１）半導体封止用樹脂シートの製造
表１に記載の配合の封止樹脂組成物を、支持シート（リンテック社製、厚さ３８μｍ、ＳＰ‐ＰＥＴ３８１１）のシリコーン樹脂によって剥離処理した面に、乾燥膜厚が１００μｍとなるように、ロールナイフコーターを用いて塗布乾燥（２回塗布により厚膜化）し、その後この塗布乾燥した封止樹脂層の露出面を、保護フィルムとして別の剥離性のフィルム（リンテック社製、厚さ３８μｍ、ＳＰ‐ＰＥＴ３８０１）の剥離処理面に積層し半導体封止用樹脂シートを得た。
（２）封止樹脂型半導体装置（フリップチップ型）の製造
シリコンウエハよりサイズ５×５mm、厚さ１００μｍで鏡面側にダミー回路を形成したチップを作成し、ダミー回路上にバンプを設けた。該チップを異方導電接着剤を使用して模擬回路基板１０（ガラスエポキシ材料と電解銅箔により作成）上にフリップチップボンドを行った。
フリップチップボンドした模擬回路基板１０を、１２０℃に加温した加熱テーブルに搭載した。上記（１）で作成した封止用樹脂シートから保護フィルムを剥離し、露出させた封止樹脂層を模擬回路基板１０の上面に配置し、封止樹脂層をチップ上面へ接触させた。封止用樹脂シートの支持シート面側に、チップサイズよりも若干大きい圧接板をチップの位置に合わせて配置し、チップに向かって押圧した。続いて、チップサイズよりも若干大きな穴を有し模擬回路基板１０サイズの圧接板に交換し、模擬回路基板１０を圧接した。封止樹脂層から支持シートを除去し、１６０℃６０分の条件で封止樹脂層を加熱硬化することにより、フリップチップボンドされた樹脂封止型半導体装置を得た。
この樹脂封止型半導体装置の導通テストを行ったところ、樹脂封止の前後により違いは現れなかった。また、走査型超音波探傷装置および断面観察により封止内部を評価したところ、チップのすそ野に空気溜まりは観察されず、また、半導体装置の端部より余分な封止樹脂が漏れ出ていることもなかった。
（実施例２）
実施例１と同じ封止用樹脂シートを用いて、ワイヤボンド型の樹脂封止型半導体装置を製造した。
（３）樹脂封止型半導体装置（ワイヤボンド型）の製造
シリコンウエハよりサイズ５×５mm、厚さ１００μｍで鏡面側にダミー回路を形成したチップを作成した。該チップを模擬回路基板１０（ガラスエポキシ材料と電解銅箔により作成）上に接着剤でチップボンドし、さらにダミー回路上の端子と模擬回路基板１０上の端子をワイヤボンドにより結線した。ワイヤボンドの高さはチップ上面よりおよそ４０μｍであった。
チップボンドした模擬回路基板１０を、１２０℃に加温した加熱テーブルに搭載した。上記（１）で作成した封止用樹脂シートから保護フィルムを剥離し、露出させた封止樹脂層を模擬回路基板１０の上面に配置し、封止樹脂層をワイヤ頂点へ近接させた。封止用樹脂シートの支持シート面側に、ワイヤの外部端子の配置されているサイズよりも若干大きい圧接板をチップの位置に合わせて配置し、チップに向かって押圧した。続いて、ワイヤボンドが結線された外部端子のサイズよりも若干大きな穴を有する模擬回路基板１０サイズの圧接板に交換し、模擬回路基板１０を圧接した。封止樹脂層から支持シートを除去し、１６０℃６０分の条件で封止樹脂層を加熱硬化することにより、ワイヤボンドされた樹脂封止型半導体装置を得た。
この樹脂封止型半導体装置の導通テストを行ったところ、樹脂封止の前後により違いは現れなかった。また、走査型超音波探傷装置および断面観察により封止内部を評価したところ、チップのすそ野に空気溜まりは観察されず、また、半導体装置の端部より余分な封止樹脂が漏れ出ていることもなかった。
（比較例１、２）
封止用樹脂として表１の比較例１の配合を用いた以外は、実施例１、２と同様の操作を行った。導通に問題はなかったが、模擬回路基板１０と封止樹脂との層間にたくさんの空気が巻き込まれていた。
（比較例３）
封止用樹脂として表１の比較例３の配合を用いた以外は、実施例１と同様の操作を行った。導通に問題はなかったが、チップのすそ野に空気が巻き込まれたままであった。
（比較例４）
封止用樹脂として表１の比較例３の配合を用いた以外は、実施例２と同様の操作を行った。樹脂封止後に導通されておらず、さらにチップのすそ野に空気が巻き込まれたままであった。
Figure 2005340520
本発明によれば、フリップチップボンドされたデバイスを封止する際に空気溜まりを発生させず、またワイヤボンドされたデバイスを封止する際にもワイヤの変形や断線を起こさない、半導体封止用樹脂シートおよびこの樹脂シートを用いた半導体装置の製造方法が提供され、半導体装置の品質、生産性の向上に寄与することができる。
本発明に係る半導体封止用樹脂シートを示す。 本発明に係る製造方法の工程を示す。 本発明に係る製造方法の工程を示す。
符号の説明
１…半導体封止用樹脂シート
２…支持シート
３…封止樹脂層
１０…回路基板１０
１１…半導体チップ
１２…ハンダボール
１３…接着性樹脂
１４…ワイヤ
１５…接着性樹脂

Claims (4)

  1. 支持シートと、該支持シート上に剥離可能に積層されてなる封止樹脂層とからなり、
    該封止樹脂層が、熱硬化性を有し、熱硬化前の封止樹脂層の弾性率が1.0×103〜1.0×104Paであり、熱硬化前の封止樹脂層の120℃における溶融粘度が100〜200Pa・秒であり、
    熱硬化前の封止樹脂層を120℃で温度一定とした場合に、溶融粘度が最小値に達するまで
    の時間が60秒以下である半導体封止用樹脂シート。
  2. フリップチップボンドされたデバイスまたはワイヤボンドされたデバイスの封止に用いる請求項１に記載の半導体封止用樹脂シート。
  3. 半導体チップが搭載されている回路基板を用意し、該回路基板を加熱し、
    請求項１に記載の半導体封止用樹脂シートの封止樹脂層面を、該回路基板の半導体チップ搭載面の凹凸、隙間に埋め込み、封止樹脂層面が回路基板面に接触した後、
    封止樹脂層を熱硬化させる工程を含む半導体装置の製造方法。
  4. 該半導体チップがフリップチップボンドされた形態で回路基板に搭載されているか、またはワイヤボンディングされた形態で回路基板に搭載されてなる請求項３に記載の半導体装置の製造方法。
JP2004158024A 2004-05-27 2004-05-27 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法 Expired - Lifetime JP4754185B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004158024A JP4754185B2 (ja) 2004-05-27 2004-05-27 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
US11/597,299 US8034667B2 (en) 2004-05-27 2005-05-26 Semiconductor sealing resin sheet and semiconductor device manufacturing method using the same
PCT/JP2005/009697 WO2005117093A1 (ja) 2004-05-27 2005-05-26 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
CNB2005800170694A CN100466213C (zh) 2004-05-27 2005-05-26 半导体密封用树脂片以及使用其的半导体装置的制造方法
EP05743746A EP1783828A4 (en) 2004-05-27 2005-05-26 SEMICONDUCTOR RESIN BLADDER AND SEMICONDUCTOR MANUFACTURING METHOD THEREWITH
KR1020067026807A KR101083928B1 (ko) 2004-05-27 2005-05-26 반도체 봉지용 수지 시트 및 이것을 사용한 반도체장치의제조방법
TW94117407A TWI362116B (en) 2004-05-27 2005-05-27 Resin sheet for sealing semiconductor and manufacturing method of semiconductor drvice using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004158024A JP4754185B2 (ja) 2004-05-27 2004-05-27 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005340520A true JP2005340520A (ja) 2005-12-08
JP4754185B2 JP4754185B2 (ja) 2011-08-24

Family

ID=35451143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004158024A Expired - Lifetime JP4754185B2 (ja) 2004-05-27 2004-05-27 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法

Country Status (7)

Country Link
US (1) US8034667B2 (ja)
EP (1) EP1783828A4 (ja)
JP (1) JP4754185B2 (ja)
KR (1) KR101083928B1 (ja)
CN (1) CN100466213C (ja)
TW (1) TWI362116B (ja)
WO (1) WO2005117093A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009256588A (ja) * 2008-03-26 2009-11-05 Hitachi Chem Co Ltd 半導体封止用フィルム状接着剤、半導体装置及びその製造方法
JP2009267344A (ja) * 2008-04-04 2009-11-12 Sony Chemical & Information Device Corp 半導体装置の製造方法
JP2014039017A (ja) * 2012-07-17 2014-02-27 Nitto Denko Corp 半導体装置の製造方法
KR20140076991A (ko) * 2012-12-13 2014-06-23 엘지이노텍 주식회사 터치 패널 및 이의 제조방법
JP2014131016A (ja) * 2012-11-29 2014-07-10 Nitto Denko Corp 熱硬化性樹脂シート及び電子部品パッケージの製造方法
JP2014216488A (ja) * 2013-04-25 2014-11-17 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP2015178635A (ja) * 2012-11-29 2015-10-08 日東電工株式会社 熱硬化性樹脂シート及び電子部品パッケージの製造方法
KR20160111928A (ko) * 2014-01-22 2016-09-27 린텍 가부시키가이샤 보호막 형성 필름, 보호막 형성용 시트, 보호막 형성용 복합 시트 및 검사 방법
WO2018168005A1 (ja) * 2017-03-13 2018-09-20 リンテック株式会社 樹脂組成物、樹脂シート、積層体、及び半導体素子
KR20190006443A (ko) * 2017-07-10 2019-01-18 아지노모토 가부시키가이샤 수지 조성물
WO2020017481A1 (ja) * 2018-07-18 2020-01-23 リンテック株式会社 樹脂シート及び積層体

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141122A (ja) * 2006-12-05 2008-06-19 Denso Corp 樹脂モールド電子部品及びその製造方法
JP5242947B2 (ja) * 2007-05-15 2013-07-24 リンテック株式会社 シート貼付装置及び貼付方法
JP5223657B2 (ja) * 2008-12-24 2013-06-26 株式会社村田製作所 電子部品の製造方法及び製造装置
JP5349432B2 (ja) * 2010-09-06 2013-11-20 日東電工株式会社 電子部品装置の製法およびそれに用いる電子部品封止用樹脂組成物シート
US9068067B2 (en) * 2010-09-24 2015-06-30 Intel Corporation Flexible underfill compositions for enhanced reliability
CN102842541A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 层叠膜及其使用
JP2014192467A (ja) * 2013-03-28 2014-10-06 Sanken Electric Co Ltd 半導体装置
JP6272690B2 (ja) * 2013-12-26 2018-01-31 日東電工株式会社 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
JP6624065B2 (ja) 2014-11-18 2019-12-25 日立化成株式会社 半導体装置及びその製造方法、並びに可撓性樹脂層形成用樹脂組成物
US9972740B2 (en) 2015-06-07 2018-05-15 Tesla, Inc. Chemical vapor deposition tool and process for fabrication of photovoltaic structures
US9806048B2 (en) 2016-03-16 2017-10-31 Qualcomm Incorporated Planar fan-out wafer level packaging
US9748434B1 (en) 2016-05-24 2017-08-29 Tesla, Inc. Systems, method and apparatus for curing conductive paste
US9954136B2 (en) 2016-08-03 2018-04-24 Tesla, Inc. Cassette optimized for an inline annealing system
US10115856B2 (en) 2016-10-31 2018-10-30 Tesla, Inc. System and method for curing conductive paste using induction heating
JP6997654B2 (ja) * 2018-03-08 2022-01-17 日東電工株式会社 封止用シート
CN109742227B (zh) * 2019-01-03 2022-07-01 业成科技（成都）有限公司 封装膜、封装装置、封装方法及电子器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03208221A (ja) * 1990-01-10 1991-09-11 Toyo Tire & Rubber Co Ltd フイルムコートされた電子部品封止用成形体
JPH1117075A (ja) * 1997-04-28 1999-01-22 Nitto Denko Corp 半導体装置
JPH11251347A (ja) * 1998-03-03 1999-09-17 Hitachi Cable Ltd 半導体パッケージの製造方法
JP2001207031A (ja) * 2000-01-28 2001-07-31 Nitto Denko Corp 半導体封止用樹脂組成物及び半導体装置
JP2001332520A (ja) * 2000-05-23 2001-11-30 Amkor Technology Inc シート状樹脂組成物及びそれを用いた半導体装置の製造方法
JP2002241617A (ja) * 2001-02-14 2002-08-28 Nitto Denko Corp 熱硬化性樹脂組成物および半導体装置
JP2004123796A (ja) * 2002-09-30 2004-04-22 Hitachi Chem Co Ltd フィルム状接着剤及びこれを用いた半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126188A (en) 1989-06-16 1992-06-30 Toyo Tire & Rubber Company Limited Shaped material for use in sealing electronic parts
JPH06244231A (ja) * 1993-02-01 1994-09-02 Motorola Inc 気密半導体デバイスおよびその製造方法
JPH098179A (ja) * 1995-06-15 1997-01-10 Toshiba Corp 樹脂封止型半導体装置、その製造方法、半導体封止用樹脂シートおよび半導体封止用樹脂組成物
US6262513B1 (en) 1995-06-30 2001-07-17 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
JP4275221B2 (ja) * 1998-07-06 2009-06-10 リンテック株式会社 粘接着剤組成物および粘接着シート
JP2001107009A (ja) * 1999-09-30 2001-04-17 Three M Innovative Properties Co 熱硬化性接着剤組成物及びそれを用いた接着構造
JP3544362B2 (ja) 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP2003049074A (ja) * 2001-05-31 2003-02-21 Nippon Petrochemicals Co Ltd 熱硬化性樹脂組成物
JP4166997B2 (ja) * 2002-03-29 2008-10-15 富士通メディアデバイス株式会社 弾性表面波素子の実装方法及び樹脂封止された弾性表面波素子を有する弾性表面波装置
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004143217A (ja) * 2002-10-22 2004-05-20 Three M Innovative Properties Co 熱硬化性接着剤組成物
JP2005327789A (ja) 2004-05-12 2005-11-24 Sharp Corp ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03208221A (ja) * 1990-01-10 1991-09-11 Toyo Tire & Rubber Co Ltd フイルムコートされた電子部品封止用成形体
JPH1117075A (ja) * 1997-04-28 1999-01-22 Nitto Denko Corp 半導体装置
JPH11251347A (ja) * 1998-03-03 1999-09-17 Hitachi Cable Ltd 半導体パッケージの製造方法
JP2001207031A (ja) * 2000-01-28 2001-07-31 Nitto Denko Corp 半導体封止用樹脂組成物及び半導体装置
JP2001332520A (ja) * 2000-05-23 2001-11-30 Amkor Technology Inc シート状樹脂組成物及びそれを用いた半導体装置の製造方法
JP2002241617A (ja) * 2001-02-14 2002-08-28 Nitto Denko Corp 熱硬化性樹脂組成物および半導体装置
JP2004123796A (ja) * 2002-09-30 2004-04-22 Hitachi Chem Co Ltd フィルム状接着剤及びこれを用いた半導体装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009256588A (ja) * 2008-03-26 2009-11-05 Hitachi Chem Co Ltd 半導体封止用フィルム状接着剤、半導体装置及びその製造方法
JP2009267344A (ja) * 2008-04-04 2009-11-12 Sony Chemical & Information Device Corp 半導体装置の製造方法
US8409932B2 (en) 2008-04-04 2013-04-02 Sony Chemical & Information Device Corporation Method for manufacturing semiconductor device
KR101261104B1 (ko) 2008-04-04 2013-05-06 데쿠세리아루즈 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2014039017A (ja) * 2012-07-17 2014-02-27 Nitto Denko Corp 半導体装置の製造方法
JP2014131016A (ja) * 2012-11-29 2014-07-10 Nitto Denko Corp 熱硬化性樹脂シート及び電子部品パッケージの製造方法
JP2015178635A (ja) * 2012-11-29 2015-10-08 日東電工株式会社 熱硬化性樹脂シート及び電子部品パッケージの製造方法
KR20140076991A (ko) * 2012-12-13 2014-06-23 엘지이노텍 주식회사 터치 패널 및 이의 제조방법
KR102008792B1 (ko) 2012-12-13 2019-08-08 엘지이노텍 주식회사 터치 패널 및 이의 제조방법
JP2014216488A (ja) * 2013-04-25 2014-11-17 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP2017106028A (ja) * 2014-01-22 2017-06-15 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、保護膜形成用複合シートおよび検査方法
KR20160111928A (ko) * 2014-01-22 2016-09-27 린텍 가부시키가이샤 보호막 형성 필름, 보호막 형성용 시트, 보호막 형성용 복합 시트 및 검사 방법
US10559505B2 (en) 2014-01-22 2020-02-11 Lintec Corporation Protective film-forming film, sheet for forming protective film, complex sheet for forming protective film, and inspection method
KR102324338B1 (ko) 2014-01-22 2021-11-09 린텍 가부시키가이샤 보호막 형성 필름, 보호막 형성용 시트, 보호막 형성용 복합 시트 및 검사 방법
WO2018168005A1 (ja) * 2017-03-13 2018-09-20 リンテック株式会社 樹脂組成物、樹脂シート、積層体、及び半導体素子
KR20190122738A (ko) * 2017-03-13 2019-10-30 린텍 가부시키가이샤 수지 조성물, 수지 시트, 적층체, 및 반도체 소자
KR102398722B1 (ko) * 2017-03-13 2022-05-16 린텍 가부시키가이샤 수지 조성물, 수지 시트, 적층체, 및 반도체 소자
US11512200B2 (en) 2017-03-13 2022-11-29 Lintec Corporation Resin composition, resin sheet, laminate, and semiconductor element
KR20190006443A (ko) * 2017-07-10 2019-01-18 아지노모토 가부시키가이샤 수지 조성물
JP2019014843A (ja) * 2017-07-10 2019-01-31 味の素株式会社 樹脂組成物
KR102663957B1 (ko) 2017-07-10 2024-05-09 아지노모토 가부시키가이샤 수지 조성물
WO2020017481A1 (ja) * 2018-07-18 2020-01-23 リンテック株式会社 樹脂シート及び積層体

Also Published As

Publication number Publication date
KR20070022101A (ko) 2007-02-23
TWI362116B (en) 2012-04-11
US20070254410A1 (en) 2007-11-01
KR101083928B1 (ko) 2011-11-15
JP4754185B2 (ja) 2011-08-24
EP1783828A1 (en) 2007-05-09
TW200603420A (en) 2006-01-16
CN1957452A (zh) 2007-05-02
WO2005117093A1 (ja) 2005-12-08
CN100466213C (zh) 2009-03-04
EP1783828A4 (en) 2009-09-23
US8034667B2 (en) 2011-10-11

Similar Documents

Publication Publication Date Title
JP4754185B2 (ja) 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
JP4519762B2 (ja) 樹脂封止型半導体装置の製造方法
JP2005327789A (ja) ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
JP4668001B2 (ja) ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法
JP4536660B2 (ja) ダイシング・ダイボンド用粘接着シートおよび半導体装置の製造方法
JP2008244464A (ja) 熱硬化型ダイボンドフィルム
JP4449325B2 (ja) 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
TWI622633B (zh) 非導電性黏結膜
JP2010129816A (ja) 半導体チップ積層体および半導体チップ積層用接着剤組成物
JP5005324B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP4067308B2 (ja) ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP5213313B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP5301023B2 (ja) 樹脂封止型半導体装置の製造方法
JP5005325B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP5662810B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP4778078B2 (ja) 接着剤組成物、接着用シート、ダイシング・ダイアタッチフィルム及び半導体装置
JP5156033B2 (ja) 樹脂封止型半導体装置の製造方法
JP5414256B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP4472620B2 (ja) 樹脂封止型半導体装置の製造方法
KR20180084056A (ko) 회로 부재 접속용 수지 시트
JP5392017B2 (ja) 接着剤組成物、接着用シート、ダイシング・ダイアタッチフィルム及び半導体装置
KR20070022729A (ko) 다이싱·다이본딩 겸용 점접착 시트 및 이것을 사용한반도체장치의 제조방법
KR20160144714A (ko) 반도체 소자용 봉지 필름

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100604

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110525

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4754185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term