CN102842512A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN102842512A
CN102842512A CN2012102062944A CN201210206294A CN102842512A CN 102842512 A CN102842512 A CN 102842512A CN 2012102062944 A CN2012102062944 A CN 2012102062944A CN 201210206294 A CN201210206294 A CN 201210206294A CN 102842512 A CN102842512 A CN 102842512A
Authority
CN
China
Prior art keywords
film
curable film
mentioned
semiconductor
duplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102062944A
Other languages
English (en)
Inventor
小田高司
高本尚英
千岁裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN102842512A publication Critical patent/CN102842512A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供可容易且准确地对经三维安装而得的半导体元件间的空间进行填充的半导体装置的制造方法。本发明的半导体装置的制造方法具备如下工序：准备在双面形成有多个连接用构件的半导体晶片的工序；准备具备在基材上层叠粘合剂层而得的切割片、和层叠在上述粘合剂层上且厚度为与上述半导体晶片的第一面上的上述连接用构件的高度相当的厚度以上的固化性膜的层叠膜的工序；使上述层叠膜的固化性膜与上述半导体晶片的第一面相对，以所述连接用构件不从所述固化性膜向所述粘合剂层露出的方式将所述固化性膜贴合至所述半导体晶片的工序；对上述半导体晶片进行切割，形成半导体元件的工序。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法。
背景技术
近年来，进一步需要半导体装置及其封装的薄型化、小型化。因此，作为半导体装置及其封装，已在广泛地利用通过倒装片接合将半导体芯片等半导体元件安装(倒装片连接)在基板上而得的倒装片型的半导体装置。该倒装片连接是以半导体芯片的电路面与基板的电极形成面相对的方式进行固定的连接方式。在倒装片连接后，为了保护半导体元件表面、确保半导体元件与基板之间的连接可靠性，需要向半导体元件与基板之间的空间填充密封树脂。作为这样的密封树脂，虽然广泛使用的是液态的密封树脂，但是利用液态的密封树脂难以进行注入位置、注入量的调节。因此，还提出了使用片状的密封树脂对半导体元件与基板之间的空间进行填充的技术(专利文献1)。
进而，以半导体元件的高密度集成化为目的，开发了使半导体元件在其厚度方向上层叠多段的三维安装技术。作为用于三维安装的半导体元件，例如，可举出使形成于半导体元件的双面的焊盘等连接用构件通过通孔进行电连接的、被称为TSV(Through Silicon Via)形式的半导体元件等。通过按照下段(基板侧)的半导体元件中的连接用构件与上段的半导体元件中的连接用构件的位置相对的方式预先形成连接用构件，从而能够更容易且准确地进行三维安装。
专利文献
专利文献1：日本特开平10-289969号公报
发明内容
发明所要解决的课题
在对半导体元件进行三维安装的情况下，与半导体元件与基板之间的树脂密封相同，需要进行半导体元件间的空间的树脂密封。但是，在使用液态的密封树脂填充半导体元件间的空间的情况下，与向半导体元件与基板之间的空间的填充相比，更加难以调节注入位置、注入量，例如，若注入量过剩，则液态的密封树脂从半导体元件间的空间溢出，附着于与填充空间相反侧的表面或附着于基板。另外，在三维安装的情况下，在以片状的密封树脂向半导体元件表面进行贴附时，不仅需要平面方向的位置对合，还需要高度方向(层叠方向)的位置对合，结果，使半导体装置的制造工艺变得复杂，难以实现高效化。进而，片状的密封树脂与液态的密封树脂不同，无法在层叠半导体元件后对半导体元件间的空间的填充的程度进行调节，因此，有时无法对该空间进行充分地填充。
本发明的目的在于提供一种能够容易且准确地对经三维安装而得的半导体元件间的空间进行填充的半导体装置的制造方法。
解决课题的手段
本申请发明人等进行了深入的研究，结果发现通过采用下述构成而能够实现上述目的，从而完成了本发明。
即，本发明的半导体装置的制造方法为了解决上述的课题而具备下述工序：
准备半导体晶片的工序，所述半导体晶片在双面形成有多个连接用构件；准备层叠膜的工序，所述层叠膜具备在基材上层叠有粘合剂层的切割片，和层叠在所述粘合剂层上且具有相当于所述半导体晶片的第一面上的所述连接用构件的高度的厚度以上的厚度的固化性膜；使所述层叠膜的固化性膜与所述半导体晶片的第一面相对，以所述连接用构件不从所述固化性膜向所述粘合剂层露出的方式将所述固化性膜贴合至所述半导体晶片的工序；对所述半导体晶片进行切割，形成半导体元件的工序。
在本发明的半导体装置的制造方法中，通过使具有相当于形成于半导体元件上的连接用构件的高度的厚度以上的厚度的固化性膜贴附于半导体晶片，从而能够防止连接用构件从固化性膜表面露出。这样，通过使贴附有固化性膜的半导体元件以固化性膜的贴附面彼此相对的方式进行层叠，从能够容易且准确地制造利用固化性膜充分地填充了半导体元件间的空间的三维安装型半导体装置。
该制造方法还可进一步具备如下工序：剥离上述半导体元件与上述固化性膜的层叠体A的工序；使上述层叠体A的半导体元件倒装片连接于被粘附体上的工序；使上述层叠体A和与上述层叠体A不同的层叠体B以半导体元件的第一面彼此相对的方式进行电连接的工序。
由此，能够具体地进行半导体元件的三维安装。另外，层叠体中的半导体元件的连接用构件处于被固化性膜覆盖的状态，因此，在层叠体的贴合时，连接用构件彼此先接触，不会发生半导体元件间的空间的填充不充分的情况。因而，这样，通过在安装后的半导体元件间的空间充分地填充固化性膜，从而可保护半导体元件表面、可确保半导体元件间的连接可靠性。进而，利用该制造方法能够在将半导体晶片切割后直接进行以半导体元件与固化性膜的层叠体的方式使半导体元件层叠的三维安装，因此，能够大幅地提高从半导体晶片的加工到半导体元件的三维安装的制造效率。
在该制造方法中，上述连接用构件的高度X(μm)与上述固化膜的厚度Y(μm)优选满足下述的关系。
1.0≤Y/X≤1.7
通过使上述连接用构件的高度X(μm)与上述固化膜的厚度Y(μm)满足上述关系，能够充分地对半导体元件间的空间进行填充，并且，能够防止从该空间中溢出过剩的固化性膜，能够防止因固化性膜导致的半导体元件的污染等。
在该制造方法中，固化性膜在50～200℃下的最低熔融粘度优选为1×102Pa·s以上1×104Pa·s以下。由此，连接用构件能够容易地进入到固化性膜中。另外，能够防止在半导体元件的电连接时的固化性膜间出现空隙、以及能够防止从半导体元件间的空间中溢出固化性膜。应予说明，最低熔融粘度的测定按照实施例中所述的方法进行的。
附图说明
图1是表示本发明的一种实施方式所述的层叠膜的剖面示意图。
图2是表示本发明的其他的实施方式所述的层叠膜的剖面示意图。
图3是表示三维安装有半导体芯片的半导体装置的制造工序的剖面示意图。
具体实施方式
(层叠膜)
首先，对在本实施方式所述的半导体装置的制造方法中使用的层叠膜进行如下说明。
如图1所示，层叠膜10具备在基材1上层叠有粘合剂层2的切割片(“切割片”的日语：ダイシングシ一ト)、和层叠在粘合剂层2上的固化性膜3。另外，如图2所示，可以为仅在半导体晶片4的贴附部分形成固化性膜3’的构成。应予说明，在本说明书中，固化性膜3和固化性膜3’相当于固化性膜。
(切割片)
切割片具备基材1和层叠于所述基材上的粘合剂层2。
(基材)
上述基材1为层叠膜10、11的强度基础。例如可举出低密度聚乙烯、直链状聚乙烯、中密度聚乙烯、高密度聚乙烯、超低密度聚乙烯、无规共聚聚丙烯、嵌段共聚聚丙烯、均聚丙烯、聚丁烯、聚甲基戊烯等聚烯烃，乙烯-乙酸乙烯酯共聚物、离聚物树脂、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯(无规、交替)共聚物、乙烯-丁烯共聚物、乙烯-己烯共聚物，聚氨酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯等聚酯，聚碳酸酯、聚酰亚胺、聚醚醚酮、聚酰亚胺、聚醚酰亚胺、聚酰胺、全芳香族聚酰胺、聚苯硫醚、芳族聚酰胺(纸)、玻璃、玻璃布、氟树脂、聚氯乙烯、聚偏二氯乙烯、纤维素系树脂、硅树脂、金属(箔)、纸等。应予说明，在通过放射线照射对粘合剂层2进行固化的情况下，基材1优选采用具有放射线透射性的基材。
另外，作为基材1的材料，可举出上述树脂的交联体等聚合物。上述塑料膜可以在无拉伸的状态下使用，根据需要，还可以使用实施了单轴或双轴的拉伸处理而得的塑料膜。利用通过拉伸处理等而赋予了热收缩性的树脂片，通过在切割后使上述基材1进行热收缩，从而能够使粘合剂层2与固化性膜3、3’的粘接面积降低，实现半导体芯片的回收的容易化。
为了提高基材1的表面与邻接的层的密合性、保持性等，可实施惯用的表面处理，例如可实施铬酸处理、臭氧暴露、火焰暴露、高压电击暴露、离子化放射线处理等化学的或物理的处理，基于底涂剂(例如后述的粘合物质)的涂布处理。
上述基材1可适当选择使用同种或不同种的基材，根据需要，可使用混合数种而得的基材。另外，为了对基材1赋予防静电干扰能力，可以在上述基材1上设置包含金属、合金、它们的氧化物等的厚
Figure BDA00001778926400051
左右的导电性物质的蒸镀层。基材1可以为单层或2种以上的多层。
基材1的厚度没有特别限定，可适当地确定，但通常为5～200μm左右。
(粘合剂层)
作为在粘合剂层的形成中使用的粘合剂，没有特别限定，例如可使用丙烯酸系粘合剂、橡胶系粘合剂等普通的压敏性粘合剂。作为上述压敏性粘合剂，从半导体晶片或玻璃等忌避污染的电子部件的借助超纯水或醇等有机溶剂的洁净清洗性等方面出发，优选以丙烯酸系聚合物作为基础聚合物(base polymer)的丙烯酸系粘合剂。
作为上述丙烯酸系聚合物，可举出以丙烯酸酯为主要单体成分的物质。作为上述丙烯酸酯，例如可举出将(甲基)丙烯酸烷基酯(例如甲酯、乙酯、丙酯、异丙酯、丁酯、异丁酯、仲丁酯、叔丁酯、戊酯、异戊酯、己酯、庚酯、辛酯、2-乙基己酯、异辛酯、壬酯、癸酯、异癸酯、十一烷基酯、十二烷基酯、十三烷基酯、十四烷基酯、十六烷基酯、十八烷基酯、二十烷基酯等烷基的碳数1～30、特别优选碳数4～18的直链状或者支链状的烷基酯等)以及(甲基)丙烯酸环烷基酯(例如环戊酯、环己酯等)的1种或者2种以上作为单体成分使用的丙烯酸系聚合物等。应予说明，(甲基)丙烯酸酯是指丙烯酸酯和/或甲基丙烯酸酯，本发明的(甲基)均为相同的意义。
以凝聚力、耐热性等的改性的目的，所述丙烯酸系聚合物根据需要也可以含有与能够同所述(甲基)丙烯酸烷基酯或者环烷基酯共聚的其他单体成分对应的单元。作为此种单体成分，例如可以举出丙烯酸、甲基丙烯酸、(甲基)丙烯酸羧基乙酯、(甲基)丙烯酸羧基戊酯、衣康酸、马来酸、富马酸、巴豆酸等含有羧基的单体；马来酸酐、衣康酸酐等酸酐单体；(甲基)丙烯酸2-羟基乙酯、(甲基)丙烯酸2-羟基丙酯、(甲基)丙烯酸4-羟基丁酯、(甲基)丙烯酸6-羟基己酯、(甲基)丙烯酸8-羟基辛酯、(甲基)丙烯酸10-羟基癸酯、(甲基)丙烯酸12-羟基月桂酯、(4-羟基甲基环己基)甲基(甲基)丙烯酸酯等含有羟基的单体；苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺丙磺酸、磺丙基(甲基)丙烯酸酯、(甲基)丙烯酰基氧基萘磺酸等含有磺酸基的单体；2-羟基乙基丙烯酰基磷酸酯等含有磷酸基的单体；丙烯酰胺、丙烯腈等。这些可以共聚的单体成分可以使用1种或者2种以上。这些可以共聚的单体的使用量优选为全部单体成分的40重量％以下。
此外，为了使所述丙烯酸系聚合物交联，也可以根据需要含有多官能的单体等作为共聚用单体成分。作为此种多官能的单体，例如可以举出己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、环氧基(甲基)丙烯酸酯、聚酯(甲基)丙烯酸酯、氨基甲酸酯(甲基)丙烯酸酯等。这些多官能的单体也可以使用1种或者2种以上。从粘附特性等方面考虑，多官能的单体的使用量优选为全部单体成分的30重量％以下。
上述丙烯酸系聚合物可以通过将单一单体或者2种以上的单体混合物加以聚合而得到。聚合可以用溶液聚合、乳化聚合、本体聚合、悬浊聚合等任意一种方式来进行。从防止对洁净的被粘附体的污染等方面出发，优选低分子量物质的含量小。从这一点出发，丙烯酸系聚合物的数均分子量优选为30万以上，更优选为40万～300万左右。
另外，在上述粘合剂中，为了提高作为基础聚合物的丙烯酸系聚合物等的数均分子量，也可以适当地采用外部交联剂。作为外部交联方法的具体的途径，可以举出添加聚异氰酸酯化合物、环氧化合物、氮丙啶化合物、密胺系交联剂等所谓的交联剂并使之反应的方法。在使用外部交联剂的情况下，其使用量由与应该交联的基础聚合物的平衡、以及作为粘合剂的使用用途来适当地确定。一般而言，相对于所述基础聚合物100重量份，优选配合5重量份左右以下，进一步优选配合0.1～5重量份。进而，在粘合剂中，根据需要，除了所述成分以外，还可以使用以往公知的各种增粘剂、防老化剂等添加剂。
另外，粘合剂层2可以由放射线固化型粘合剂形成。放射线固化型粘合剂能够通过放射线(紫外线、电子束、X射线等)的照射使交联度增大而很容易地降低其粘合力，通过仅对图2所示的、在由放射线固化型粘合剂构成的情况下的粘合剂层2的半导体晶片贴附部分所对应的部分2a进行放射线照射，能够设置与其他的部分2b的粘合力的差。
另外，通过使粘合剂层2与图2所示的固化性膜3’一起进行固化，从而能够很容易地形成粘合力显著地降低了的上述部分2a。由于在进行了固化且粘合力降低了的上述部分2a上贴附固化性膜3’，因此粘合剂层2的上述部分2a与固化性膜3’的界面在拣出时具有容易进行剥离的性质。另一方面，未照射放射线的部分具有足够的粘合力，形成上述部分2b。
如前所示，在图1所述的层叠膜10的粘合剂层2中，由未固化的粘合剂形成的上述部分2b能够与固化性膜3进行粘合，确保进行切割时的保持力。这样，粘合剂层能够粘接·剥离的平衡良好地支持对用于将半导体芯片(半导体芯片等)固定附着在基板等被粘附体上的固化性膜3。在图2所示的层叠膜11的粘合剂层2中，上述部分2b能够对晶片环进行固定。
放射线固化型粘合剂可以没有特别限制地使用具有碳-碳双键等放射线固化性的官能团并且显示出粘合性的材料。作为放射线固化型粘合剂，例如可以例示出向上述丙烯酸系粘合剂、橡胶系粘合剂等普通的压敏性粘合剂中配合了放射线固化性的单体成分或低聚物成分而得的添加型的放射线固化型粘合剂。
作为所配合的所述放射线固化性的单体成分，例如可以举出氨基甲酸酯低聚物、氨基甲酸酯(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、四羟甲基甲烷四(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、季戊四醇四(甲基)丙烯酸酯、二季戊四醇单羟基五(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、1，4-丁二醇二(甲基)丙烯酸酯等。另外，放射线固化性的低聚物成分可以举出氨基甲酸酯系、聚醚系、聚酯系、聚碳酸酯系、聚丁二烯系等各种低聚物，其分子量为100～30000左右的范围的物质是恰当的。放射线固化性的单体成分或低聚物成分的配合量可以根据上述粘合剂层的种类而适当地决定能够降低粘合剂层的粘合力的量。一般而言，相对于构成粘合剂的丙烯酸系聚合物等基础聚合物100重量份，例如为5～500重量份，优选为40～150重量份左右。
另外，作为放射线固化型粘合剂，除了所述说明的添加型的放射线固化型粘合剂以外，作为基础聚合物，还可举出使用了在聚合物侧链或者主链中或者在主链末端具有碳-碳双键的固有型的放射线固化型粘合剂。固有型的放射线固化型粘合剂不需要含有属于低分子量成分的低聚物成分等，或者含有不多，因此不会有随时间推移低聚物成分等在粘合剂中移动的情况，可以形成稳定的层结构的粘合剂层，因而优选。
上述具有碳-碳双键的基础聚合物可以没有特别限制地使用具有碳-碳双键并且具有粘合性的聚合物。作为此种基础聚合物，优选以丙烯酸系聚合物作为基本骨架的聚合物。作为丙烯酸系聚合物的基本骨架，可以举出上述例示出的丙烯酸系聚合物。
向上述丙烯酸系聚合物导入碳-碳双键的方法没有特别限制，可以采用各种方法，而将碳-碳双键向聚合物侧链中导入的做法的分子设计十分容易。例如可以举出如下的方法，即，预先将丙烯酸系聚合物与具有官能团的单体进行共聚后，使具有能够与该官能团反应的官能团及碳-碳双键的化合物在维持碳-碳双键的放射线固化性的同时进行缩聚或加成反应。
作为这些官能团的组合的例子，可以举出羧酸基与环氧基、羧酸基与氮丙啶基、羟基与异氰酸酯基等。在这些官能团的组合当中，从追随反应的容易性方面出发，优选羟基与异氰酸酯基的组合。另外，如果是利用这些官能团的组合能够生成所述具有碳-碳双键的丙烯酸系聚合物，则官能团无论处于丙烯酸系聚合物与上述化合物的任意一侧都可以，在上述的优选的组合中，优选丙烯酸系聚合物具有羟基、上述化合物具有异氰酸酯基的情况。该情况下，作为具有碳-碳双键的异氰酸酯化合物，例如可以举出甲基丙烯酰基异氰酸酯、2-甲基丙烯酰基氧基乙基异氰酸酯、间异丙烯基-α，α-二甲基苄基异氰酸酯等。另外，作为丙烯酸系聚合物，使用将上述例示的含有羟基的单体或2-羟基乙基乙烯基醚、4-羟基丁基乙烯基醚、二乙二醇单乙烯基醚的醚系化合物等共聚而得的聚合物。
上述固有型的放射线固化型粘合剂可以单独使用所述具有碳-碳双键的基础聚合物(特别是丙烯酸系聚合物)，然而也可以以不会使特性变差的程度配合上述放射线固化性的单体成分或低聚物成分。放射线固化性的低聚物成分等通常来说相对于基础聚合物100重量份为30重量份以下的范围内，优选为0～10重量份的范围。
在上述放射线固化型粘合剂中，在利用紫外线等进行固化的情况下优选含有光聚合引发剂。作为光聚合引发剂，例如可以举出4-(2-羟基乙氧基)苯基(2-羟基-2-丙基)酮、α-羟基-α，α’-二甲基苯乙酮、2-甲基-2-羟基苯丙酮、1-羟基环己基苯基酮等α-酮系化合物；甲氧基苯乙酮、2，2-二甲氧基-2-苯基苯乙酮、2，2-二乙氧基苯乙酮、2-甲基-1-[4-(甲基硫代)-苯基]-2-吗啉代丙烷-1等苯乙酮系化合物；苯偶姻乙基醚、苯偶姻异丙基醚、茴香偶姻甲基醚等苯偶姻醚系化合物；苄基二甲基缩酮等缩酮系化合物；2-萘磺酰氯等芳香族磺酰氯系化合物；1-苯酮-1，1-丙二酮-2-(邻乙氧基羰基)肟等光活性肟系化合物；二苯酮、苯甲酰基苯甲酸、3，3’-二甲基-4-甲氧基二苯酮等二苯酮系化合物；噻吨酮、2-氯噻吨酮、2-甲基噻吨酮、2，4-二甲基噻吨酮、异丙基噻吨酮、2，4-二氯噻吨酮、2，4-二乙基噻吨酮、2，4-二异丙基噻吨酮等噻吨酮系化合物；樟脑醌；卤化酮；酰基氧化膦；酰基磷酸酯等。光聚合引发剂的配合量相对于构成粘合剂的丙烯酸系聚合物等基础聚合物100重量份例如为0.05～20重量份左右。
另外，作为放射线固化型粘合剂，例如可举出日本特开昭60-196956号公报所公开的、含有具有2个以上的不饱和键的加成聚合性化合物、具有环氧基的烷氧基硅烷等光聚合性化合物，和羰基化合物、有机硫化合物、过氧化物、胺、盐系化合物等光聚合引发剂的橡胶系粘合剂、丙烯酸系粘合剂等。
在上述粘合剂层2中，根据需要，还可含有利用放射线照射而进行着色的化合物。利用放射线照射使进行着色的化合物包含在粘合剂层2中，从而能够仅对经放射线照射的部分进行着色。即，能够仅对图1所示的半导体晶片贴附的部分3a所对应的部分2a进行着色。因而，能够通过目视直接判断是否对粘合剂层2照射了放射线，易于识别半导体晶片贴附部分3a，易于进行半导体晶片的贴合。另外，在利用光传感器等检测半导体元件时，其检测精度提高，在半导体元件的拣出时不会产生误操作。
利用放射线照射而进行着色的化合物在放射线照射前为无色或浅色的，但是通过放射线照射而成为有色的化合物。作为所述的化合物的优选的具体例，可举出无色染料。作为无色染料，可优选使用惯用的三苯基甲烷系、荧烷系、吩噻嗪系、金胺系、螺吡喃系的染料。具体而言，可举出3-[N-(对三氨基)]-7-苯胺基荧烷、3-[N-(对甲苯基)-N-甲基氨基]-7-苯胺基荧烷、3-[N-(对甲苯基)-N-乙基氨基]-7-苯胺基荧烷、3-二甲基氨基-6-甲基-7-苯胺基荧烷、结晶紫内酯、4，4’，4”-三(二甲基氨基)三苯基甲醇、4，4’，4”-三(二甲基氨基)三苯基甲烷等。
作为优选与这些无色染料一起使用的显色剂，可举出以往使用的酚醛树脂的初期聚合物、芳香族羧酸衍生物、活性白土等受电子体，进而，在改变色调的情况下，还可组合使用各种发色剂。
这种利用放射线照射进行着色的化合物可以在溶解在有机溶剂等中后在放射线固化型胶粘剂中进行含有，另外还可以以微粉末状形式在该粘合剂中含有。这种化合物的使用比例在粘合剂层2中为10重量％以下，优选为0.01～10重量％，进一步优选为0.5～5重量％。若该化合物的比例超过10重量％，则由于对粘合剂层2进行照射的放射线被该化合物过渡地吸收，因此粘合剂层2的上述部分2a的固化变得不充分，有时未充分地降低粘合力。另一方面，为了充分地进行着色，优选将该化合物的比例设为0.01重量％以上。
在粘合剂层2中，可以对粘合剂层2的一部分照射放射线以使粘合剂层2中的上述部分2a的粘合力小于其他部分2b的粘合力。
作为在上述粘合剂层2上形成上述部分2a的方法，可举出在基材1上形成粘合剂层2后，对上述部分2a部分地照射放射线而使其固化的方法。部分的放射线照射可隔着与半导体晶片贴附部分3a以外的部分3b等对应的、形成有图案的光掩模进行。另外，还可举出定位地照射紫外线而进行固化的方法等。粘合剂层2的形成可通过将设置于隔离片上的粘合剂层转印于基材1上而进行。部分的放射线固化还可对设置在隔离片上的粘合剂层2进行。
另外，还可使用基材1的至少单面的与半导体晶片贴附部分3a所对应的部分以外的部分的全部或一部分被遮光了的材料，在其上形成粘合剂层2后，照射放射线，使与半导体晶片贴附部分3a所对应的部分固化，可形成粘合力降低了的上述部分2a。作为遮光材料，可利用印刷、蒸镀等在支承膜上制作可成为光掩模的材料。利用所述的制造方法，能够高效地制造本发明的层叠膜10。
应予说明，在照射放射线时，在发生因氧导致的固化阻碍的情况下，优选利用任意的方法使粘合剂层2的表面与氧(空气)隔绝。例如，可举出利用隔离片覆盖上述粘合剂层2的表面的方法、在氮气气氛中进行紫外线等放射线的照射的方法等。
粘合剂层2的厚度没有特别限定，但是从防止芯片切断面的残缺和固化性膜的固定保持的兼顾性等观点出发，优选为10～100μm左右。更优选为15～80μm，进一步优选为20～60μm。
(固化性膜)
本发明中的固化性膜3、3’例如可用作填充由倒装片连接而形成的半导体元件与基板之间的空间或半导体元件间的空间的密封用膜、或者用作芯片焊接膜。作为上述固化性膜的构成材料，可举出并用热塑性树脂和热固化性树脂的材料。或者，还可以单独使用热塑性树脂、热固化性树脂。
作为上述热塑性树脂，例如可以举出天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、6-尼龙或6，6-尼龙等聚酰胺树脂、苯氧基树脂、丙烯酸树脂、PET或PBT等饱和聚酯树脂、聚酰胺酰亚胺树脂、或者氟树脂等。这些热塑性树脂既可以单独使用或并用2种以上。在这些热塑性树脂当中，特别优选离子性杂质少、耐热性高、可以确保半导体元件的可靠性的丙烯酸树脂。
作为上述丙烯酸树脂，没有特别限定，可以举出以具有碳数30以下、尤其是碳数4～18的直链或者支链的烷基的丙烯酸或者甲基丙烯酸的酯的1种或2种以上作为成分的聚合物等。作为上述烷基，例如可以举出甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、环己基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、月桂基、十三烷基、十四烷基、硬脂酰基、十八烷基或十二烷基等。
另外，作为用于形成上述聚合物的其他的单体，没有特别限定，例如可以举出丙烯酸、甲基丙烯酸、丙烯酸羧基乙酯、丙烯酸羧基戊酯、衣康酸、马来酸、富马酸或巴豆酸等各种含有羧基的单体、马来酸酐或衣康酸酐等各种酸酐单体、(甲基)丙烯酸2-羟基乙酯、(甲基)丙烯酸2-羟基丙酯、(甲基)丙烯酸4-羟基丁酯、(甲基)丙烯酸6-羟基己酯、(甲基)丙烯酸8-羟基辛酯、(甲基)丙烯酸10-羟基癸酯、(甲基)丙烯酸12-羟基月桂酯或(4-羟基甲基环己基)-甲基丙烯酸酯等各种含有羟基的单体、苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺丙磺酸、磺丙基(甲基)丙烯酸酯或(甲基)丙烯酰基氧基萘磺酸等各种含有磺酸基的单体、或者2-羟基乙基丙烯酰基磷酸酯等各种含有磷酸基的单体。
作为上述热固化性树脂，可举出酚醛树脂、氨基树脂、不饱和聚酯树脂、环氧树脂、聚氨酯树脂、硅树脂、或热固化性聚酰亚胺树脂等。这些树脂可以单独使用或并用2种以上。特别优选为含有腐蚀半导体元件的离子性杂质等少的环氧树脂。另外，作为环氧树脂的固化剂，优选为酚醛树脂。
上述环氧树脂只要为通常用作胶粘剂组合物的环氧树脂，就没有特别限定，例如可使用双酚A型、双酚F型、双酚S型、溴化双酚A型、氢化双酚A型、双酚AF型、联苯型、萘型、芴型、苯酚酚醛清漆型、邻甲酚酚醛清漆型、三羟基苯基甲烷型、四羟苯基乙烷型等二官能环氧树脂或多官能环氧树脂、或者乙内酰脲型、三缩水甘油基异氰脲酸酯型或者缩水甘油基胺型等环氧树脂。这些可以单独使用或并用2种以上。在这些环氧树脂中，特别优选酚醛清漆型环氧树脂、联苯型环氧树脂、三羟基苯基甲烷型树脂或四羟苯基乙烷型环氧树脂。这是因为这些环氧树脂与作为固化剂的酚醛树脂的反应性丰富且耐热性等优异。
进而，上述酚醛树脂作为上述环氧树脂的固化剂发挥作用，例如可举出苯酚酚醛清漆树脂、苯酚芳烷基树脂、甲酚酚醛清漆树脂、叔丁酚酚醛清漆树脂、壬基酚酚醛清漆树脂等酚醛清漆型酚醛树脂、甲酚型酚醛树脂、聚对氧基苯乙烯等聚氧基苯乙烯等。这些可以单独使用或并用2种以上。在这些酚醛树脂当中，特别优选为苯酚酚醛清漆树脂、苯酚芳烷基树脂。这是因为能够提高半导体装置的连接可靠性。
上述环氧树脂与酚醛树脂的配合比例，例如优选相对于在上述环氧树脂成分中的每1当量环氧基，酚醛树脂中的羟基为0.5当量～2.0当量的方式配合。更优选为0.8～1.2当量。即，这是因为若两者的配合比例在上述范围之外，则无法进行充分的固化反应，环氧树脂固化物的特性容易劣化。
应予说明，在本发明中，特别优选为使用了环氧树脂、酚醛树脂和丙烯酸树脂的固化性膜。这些树脂的离子性杂质少且耐热性高，因此，可确保半导体元件的可靠性。就该情况下的配合比而言，相对于丙烯酸树脂成分100重量份，环氧树脂和酚醛树脂的混合量为10～200重量份。
作为环氧树脂和酚醛树脂的热固化促进催化剂，没有特别限定，可适当从公知的热固化促进催化剂中加以选择。热固化促进催化剂可以单独使用或组合使用2种以上。作为热固化促进催化剂，例如可使用胺系固化促进剂、磷系固化促进剂、咪唑系固化促进剂、硼系固化促进剂、磷-硼系固化促进剂等。
在本发明中，可根据需要对固化性膜3、3’进行着色。对于固化性膜3、3’，作为通过着色而呈现的颜色，没有特别限定，例如优选为黑色、蓝色、红色、绿色等。在进行着色时，可适当从颜料、染料等公知的着色剂中加以选择使用。
在预先使本发明的固化性膜3、3’一定程度地进行交联的情况下，在制作时，可以预先添加与聚合物的分子链末端的官能团等反应的多官能的化合物作为交联剂。由此，可提高高温下的粘接特性，改善耐热性。
作为上述交联剂，特别地，更优选为甲苯二异氰酸酯、二苯基甲烷二异氰酸酯、对苯二异氰酸酯、1，5-萘二异氰酸酯、多元醇与二异氰酸酯的加成物等多异氰酸酯化合物。作为交联剂的添加量，相对于上述聚合物100重量份，通常优选设为0.05～7重量份。若交联剂的量多于7重量份，则粘接力降低，因而不优选。另一方面，若少于0.05重量份，则凝聚力不足，因而不优选。另外，可以根据需要与这样的多异氰酸酯化合物一起含有环氧树脂等其他的多官能的化合物。
另外，可以在固化性膜3、3’中适当配合无机填料。无机填料的配合能够赋予导电性和提高热传导性、能够调节储能模量等。
作为上述无机填料，例如可举出二氧化硅、粘土、石膏、碳酸钙、硫酸钡、氧化铝、氧化铍、碳化硅、氮化硅等陶瓷类、铝、铜、银、金、镍、铬、铅、锡、锌、钯、焊锡等金属、或者合金类、以及其他的包含碳等的各种无机粉末等。这些无机填料可以单独使用或并用2种以上。其中，特别优选使用熔融二氧化硅。
无机填料的平均粒径优选在0.1～5μm的范围内，更优选在0.2～3μm的范围内。若无机填料的平均粒径不足0.1μm，则难以使上述固化性膜的Ra处于0.15μm以上。另一方面，若上述平均粒径超过5μm，则难以使Ra不足1μm。应予说明，在本发明中，可以组合使用平均粒径不同的无机填料。另外，平均粒径是利用光度式的粒度分布计(HORIBA制、装置名；LA-910)求出的值。
相对于有机树脂成分100重量份，优选将上述无机填料的配合量设定为20～80重量份。特别优选为20～70重量份。若无机填料的配合量不足20重量份，则耐热性降低，因此若长时间暴露在高温的累积热中，则固化性膜3、3’有时进行固化，流动性和填埋性降低。另外，若超过80重量份，则固化性膜3、3’的储能模量变大。因此，有时固化后的胶粘剂难以发生应力松弛，在贴合工序中焊盘的填埋性降低。
应予说明，除了上述无机填料以外，还可根据需要在固化性膜3、3’中适当地配合其他的添加剂。作为其他的添加剂，例如可举出阻燃剂、硅烷偶联剂或离子捕获剂等。作为上述阻燃剂，例如可举出三氧化锑、五氧化锑、溴化环氧树脂等。这些可以单独使用或并用2种以上。作为上述硅烷偶联剂，例如可举出β-(3，4-环氧基环己基)乙基三甲氧基硅烷、γ-环氧丙氧基丙基三甲氧基硅烷、γ-环氧丙氧基丙基甲基二乙氧基硅烷等。这些化合物可以单独使用或并用2种以上。作为上述离子捕获剂，例如可举出水滑石类、氢氧化铋等。它们可以单独使用或并用2种以上。
上述固化性膜在50～200℃下的最低熔融粘度为1×102pa·s以上1×104pa·s以下。由于固化性膜具体地具有这样的最低熔融粘度，从而连接用构件能够容易地进入到固化性膜，另外，能够防止在进行半导体元件的电连接时在固化性膜间出现空隙、以及防止从半导体元件间的空间中溢出固化性膜。
固化性膜3、3’的厚度(在多层的情况下为总厚度厚)只要具有相当于半导体晶片的第一面中的连接用构件的高度的厚度以上的厚度，就没有特别限定，例如为5～250μm左右。固化性膜3、3’的厚度可根据连接用构件的高度而适当进行设定。
进而，作为固化性膜的厚度，优选形成于半导体晶片表面的连接用构件的高度X(μm)与上述固化膜的厚度Y(μm)满足下述关系。
1.0≤Y/X≤1.7
通过使上述连接用构件的高度X(μm)与上述固化膜的厚度Y(μm)满足上述关系，从而能够充分地填充半导体元件间的空间，并且，能够防止从该空间中溢出过剩的固化性膜，能够防止因固化性膜而导致的半导体元件的污染等。应予说明，在第一面中，在各连接用构件的高度不同的情况下，以最高的连接用构件的高度为基准。
上述层叠膜10、11的固化性膜3、3’优选由隔离片加以保护(未图示)。隔离片具有作为在用于实用之前保护固化性膜3、3’的保护材料的功能。另外，隔离片可以作为向粘合剂层2上转印固化性膜3、3’时的基材1使用。隔离片在向层叠膜的固化性膜3、3’上贴附半导体晶片时被剥离。作为隔离片，也可以使用聚对苯二甲酸乙二醇酯(PET)、聚乙烯、聚丙烯、或利用氟系剥离剂、长链烷基丙烯酸酯系剥离剂等剥离剂进行了表面涂覆的塑料薄膜或纸等。
(层叠膜的制造方法)
本实施方式所述的层叠膜的制造方法具有在基材1上形成粘合剂层2的工序、和在粘合剂层2上形成固化性膜3的工序。
作为上述基材1的制膜方法，例如可例示出压延制膜法、有机溶剂中的浇注法、密闭体系中的吹塑挤出法、T模头挤出法、共挤出法、干式层压法等。
然后，可通过在基材1上涂刷粘合剂组合物溶液后，在规定条件下使其干燥(根据需要使其加热交联)，从而形成粘合剂层2。作为涂刷方法，没有特别限定，例如可举出辊涂刷、丝网涂刷、凹版涂刷等。作为涂刷时的涂刷厚度，可适当进行设定以使得通过对涂布层进行干燥而最终得到的粘合剂层2的厚度达到10～100μm的范围。进而，作为粘合材组合物溶液的粘度，没有特别限定，在25℃下，优选为100～5000mPa·s，更优选为200～3000mPa·s。
作为上述涂布层的干燥方法，没有特别限定，例如，在表面形成平滑的粘合剂层的情况下，优选不使用干燥风进行干燥。干燥时间可根据粘合材组合物溶液的涂刷量而适当地设定，通常为0.5～5分钟、优选为2～4min的范围内。干燥温度没有特别限定，通常为80～150℃，优选为80～130℃。
应予说明，粘合剂层2的形成可以通过在隔离片上涂刷粘合剂组合物而形成其涂布膜后，在上述干燥条件下使涂布膜干燥，从而形成粘合剂层2。然后，向基材上转印粘合剂层2。
作为形成上述固化性膜3的工序，例如可举出实施在脱模膜上涂刷作为固化性膜的构成材料的胶粘剂组合物溶液而形成涂布层的工序，然后实施使上述涂布层干燥的工序的方法。
作为上述胶粘剂组合物溶液的涂刷方法，没有特别限定，例如可举出使用逗号涂布法、喷注式涂布法(Fountain法)、凹版涂布法等进行涂刷的方法。作为涂刷厚度，可适当进行设定以使通过对涂布层进行干燥而最终得到的固化性膜的厚度达到5～250μm的范围内。进而，作为胶粘剂组合物溶液的粘度，没有特别限定，在25℃下，优选为400～2500mPa·s，更优选为800～2000mPa·s。
作为上述脱模膜，没有特别限定，例如可举出在脱模膜的基材中的与固化性膜贴合的面上形成有硅酮层等脱模涂布层的材料。另外，作为脱模膜的基材，例如可举出玻璃纸这样的纸材，由聚乙烯、聚丙烯、聚酯等构成的树脂膜。
上述涂布层的干燥通过对涂布层吹干燥风而进行。该干燥风的吹加例如可举出以使其吹加的方向与脱模膜的输送方向平行的方式进行吹加的方法、以与涂布层的表面垂直的方式进行吹加的方法。干燥风的风量没有特别限定，通常为5～20m/分钟，优选为5～15m/分钟。通过使干燥风的风量达到5m/分钟以上，从而能够防止涂布层的干燥不十分。另一方面，通过使干燥风的风量处于20m/分钟以下，能够使涂布层的表面附近的有机溶剂的浓度均匀，因此，能够均匀地使有机溶解进行蒸发。结果，能够形成表面状态在面内均匀的固化性膜。
干燥时间可根据胶粘剂组合物溶液的涂刷厚度适当地进行设定，通常为1～5分钟，优选为2～4分钟的范围内。若干燥时间不足1分钟，则未充分地进行固化反应，未反应的固化成分和残存的溶剂量多，由此，在后面的工序中，有时产生排气、空隙的问题。另一方面，若超过5分钟，则固化反应过分地进行，结果，有时导致流动性、半导体晶片的焊盘的填埋性降低。
干燥温度没有特别限定，通常设定在70～160℃的范围内。但是，在本发明中，优选随着干燥时间的推移，使干燥温度阶段性地上升。具体而言，例如可将干燥初期(刚刚进行干燥后，1分钟以下)设定在70℃～100℃的范围内，将干燥后期(超过1分钟且在5分钟以下)设定在100～160℃的范围内。由此，能够防止在刚刚涂刷后立即剧烈地提高干燥温度的情况下所产生的涂布层表面的小孔的产生。
接着，向粘合剂层2上转印固化性膜3。该转印通过压接进行。贴合温度为30～50℃，优选为35～45℃。另外，贴合压力为0.1～0.6MPa，优选为0.2～0.5MPa。
上述脱模膜可以在粘合剂层2上贴合固化性膜3后进行剥离，或者可以直接将其作为层叠膜的保护膜使用并在与半导体晶片等的贴合时进行剥离。由此，能够制造本实施方式所述的层叠膜。
(半导体装置的制造方法)
然后，对于本发明的半导体装置的制造方法进行如下说明。利用该半导体装置的制造方法，能够使用上述层叠膜来高效地制造倒装片式三维安装的半导体装置。图3是表示对半导体芯片进行三维安装而得的半导体装置的制造工序的剖面示意图。
本发明的半导体装置的制造方法具备如下工序：准备半导体晶片的工序，所述半导体晶片在双面形成有多个连接用构件；准备层叠膜的工序，所述层叠膜具备在基材上层叠有粘合剂层的切割片，和层叠在所述粘合剂层上且具有相当于所述半导体晶片的第一面上的所述连接用构件的高度的厚度以上的厚度的固化性膜；使所述层叠膜的固化性膜与所述半导体晶片的第一面相对，以所述连接用构件不从所述固化性膜向所述粘合剂层露出的方式将所述固化性膜贴合至所述半导体晶片的工序；对所述半导体晶片进行切割，形成半导体元件的工序。
进而，该制造方法进一步具备如下工序：通过照射放射线使上述粘合剂层固化，并对上述半导体元件与上述固化性膜的层叠体A进行剥离的工序；使上述层叠体A的半导体元件倒装片连接于被粘附体上的工序；使上述层叠体A和与上述层叠体A不同的层叠体B以第一面彼此相对的方式进行电连接的工序。
[半导体晶片准备工序]
作为半导体晶片4，只要在双面4a、4b上形成有多个连接用构件41a、41b，就没有特别限定(参照图3(a))。作为焊盘、导电材料等连接用构件的材质，没有特别限定，例如可举出锡-铅系金属材料、锡-银系金属材料、锡-银-铜系金属材料、锡-锌系金属材料、锡-锌-铋系金属材料等焊锡类(合金)、金系金属材料、铜系金属材料等。连接用构件的高度可以根据用途而定，一般而言为5～100μm左右。当然，在半导体晶片4的第一面4a和第二面4b中，各个连接用构件的高度可以相同或不同。
半导体晶片的双面的连接用构件彼此可以进行电连接或不进行连接。就连接用构件彼此的电连接而言，可举出被称为TSV形式的、借助于介由通孔的连接的连接等。
[层叠膜准备工序]
作为用于本发明的半导体装置的制造方法的层叠膜，可优选使用图1和图2所示的上述层叠膜。层叠膜10、11可以适宜地剥离任意地设置在固化性膜3、3’上的隔离片而使用。
[装配工序]
如图3(a)所示，首先，适宜地剥离任意地设置在层叠膜的固化性膜3上的隔离片，使上述层叠膜的固化性膜3与上述半导体晶片4的第一面4a相对，以所述连接用构件41a不从所述固化性膜3向所述粘合剂层2露出的方式将所述固化性膜3贴合至所述半导体晶片4(装配工序)。上述固化性膜3具有相当于半导体晶片4的第一面4a上的上述连接用构件41a的高度的厚度以上的厚度，因此无需复杂的工艺就能够防止上述连接用构件41a从上述固化性膜3向上述粘合剂层2露出。这样，半导体晶片的连接用构件驻留在固化性膜内，因此即使在之后的连接经过切割的层叠体时，也能够充分地填充半导体元件间的空间。此时，上述固化性膜处于未固化状态或半固化状态(固化性膜中的固化反应虽然进行了一定程度，但是未完全进行的状态)。
贴附方法没有特别限定，但是优选为借助于压接的方法。压接通常可利用压接辊等挤压装置边挤压边进行。
[切割工序」
然后，如图3(b)所示，进行半导体晶片的切割。由此，能够将半导体晶片4切断为规定的尺寸，而使其单片化(小片化)，从而制造半导体芯片(半导体元件)5。切割是按照常规方法从半导体晶片4的第二面4b，即，与贴合有固化性膜3的面的相反侧的面开始进行的。在半导体元件5中，即使在第二面4b上也形成有连接用构件41b，因此所谓的连接用构件41b可作为记号来容易地进行切割的切断处的位置对合。另外，可以通过使用了红外线的(IR)的图像辨识来进行切断处的位置对合。
在本工序中，例如可采用进行切入到层叠膜为止的，被称为全切割(full cut)的切断方式等。作为在本工序中使用的切割装置，没有特别限定，可使用以往公知的装置。另外，半导体晶片由具有固化性膜的层叠膜以优异的密合性被粘接固定，因此，能够抑制片残缺或片飞溅，并且还能够抑制半导体晶片的破损。应予说明，固化性膜若由含有环氧树脂的树脂组合物形成时，则即使被切割切断，在其切断面中也能够抑制或防止出现固化性膜的固化性膜的糊浆溢出的情况。结果，能够抑制或防止切断面彼此进行再附着(粘连)，能够更好地进行后述的拣出(pick up)。
应予说明，在切割工序后进行层叠膜的扩张(“扩张”的日语：エキスパンド)的情况下，该扩张可使用以往公知的扩张装置进行。扩张装置具有可隔着切割环将层叠膜压向下方的圆圈状的外环、和比外环的直径小且支承层叠膜的内环。通过该扩张工序，能够在后述的拣出工序中防止相邻的半导体芯片彼此接触而造成破损。
[拣出工序]
为了回收粘接固定于层叠膜上的半导体芯片5，如图3(c)所示，需要进行半导体芯片5的拣出，由切割带剥离半导体芯片5与固化性膜3的层叠体A(拣出工序)。
作为拣出的方法，没有特别限定，可采用以往公知的各种方法。例如，可举出利用针从层叠膜的基材侧将各个半导体芯片向上顶，利用拣出装置对顶出的半导体芯片进行拣出的方法等。应予说明，经拣出而得的半导体芯片5与贴合于第一面4a的固化性膜3成为一体，从而构成层叠体A。
在粘合剂层2由放射线固化型粘合剂形成的情况下，优选在通过照射放射线使上述粘合剂层2进行固化后进行拣出。作为放射线照射的条件，只要使粘合剂层2进行固化，就没有特别限定，例如在照射紫外线的情况下，累计照射量为10～1000mJ/cm2左右即可。
[倒装片连接工序]
通过倒装片接合方式(倒装片安装方式)使经拣出而得的半导体芯片(半导体元件)5固定于基板等被粘附体30上(参照图3(d))。具体而言，以半导体芯片5的第二面4b与被粘附体30相对的方式，按照常规方法使层叠体A的半导体芯片5固定于被粘附体30上。例如，通过在使形成于半导体芯片5的第二面侧4b的焊盘41b与被粘附在被粘附体30的连接垫上的接合用的导电材料(焊锡等)接触并进行挤压的同时，使导电材料熔融，从而能够确保半导体芯片5与被粘附体30的电导通，能够使半导体芯片5固定在被粘附体30上(倒装片接合工序)。应予说明，在使半导体芯片倒装片接合(倒装片连接)在被粘附体上后，可以对半导体芯片与被粘附体的相对面或空隙进行清洗，在该空隙中填充密封材料(密封树脂等)而进行密封。
作为上述被粘附体30，可使用引线框、电路基板(配线电路基板等)等各种基板。作为这样的基板的材质，没有特别限定，可举出陶瓷基板、塑料基板。作为塑料基板，例如可举出环氧基板、双马来酰亚胺三嗪基板、聚酰亚胺基板、玻璃环氧基板等。
应予说明，在倒装片接合工序中，使导电材料熔融，使半导体芯片5的第二面侧4b的焊盘41b与被粘附体30的表面的导电材料连接，作为该导电材料的熔融时的温度，通常达到260℃左右(例如250℃～300℃)。就本发明的层叠膜而言，通过由环氧树脂等形成固化性膜，从而可成为具有可耐受在所述倒装片接合工序中的高温的耐热性的层叠膜。
在本工序中，优选对半导体芯片5与被粘附体30的相对面(电极形成面)、空隙进行清洗。作为用于该清洗的清洗液，没有特别限定，例如可举出有机系的清洗液、水系的清洗液。本发明的层叠膜中的固化性膜具有对清洗液的耐溶剂性，在这些清洗液中实际上不具有溶解性。因此，如前所述，作为清洗液可使用各种清洗液，无需特殊的清洗液，就能够利用以往的方法进行清洗。
[三维安装工序]
然后，如图3(e)所示，以使层叠体A和与该层叠体A不同的层叠体B的各自的第一面彼此相对的方式使固定于被粘附体30的层叠体A与层叠体B进行电连接(三维安装工序)。作为层叠体B，可为在上述拣出工序中经剥离而得的层叠体中为与层叠体A不同的层叠体，另外，也可为改变半导体晶片的种类并经过与之前的工序相同的工序而得的层叠体(与层叠体A的半导体元件的种类不同)。即使在层叠体B中，与层叠体A相同，在半导体芯片(半导体元件)的第1面侧贴合有固化性膜。以贴附有固化性膜的第一面相互地连接层叠体，因此层叠体的半导体芯片间的空间能够被固化性膜充分地填充。
层叠体A与层叠体B的电连接可使用公知的倒装片式接合器进行。通常，倒装片连接在加热和加压条件下进行。由此，覆盖连接用构件的固化性膜发生软化，与加压一起使连接用构件推开固化性膜不断前进，从而使层叠体A和B的连接用构件相互接触。一般而言，作为倒装片连接时的加热条件，为240～300℃，作为加压条件，为0.5～490N。
在进行层叠体A与层叠体B的电连接后，通过加热使固化性膜固化。由此，能够保护半导体元件的表面，同时，能够确保半导体元件间的连接可靠性。作为用于使固化性膜固化的加热温度，没有特别限定，为120～200℃左右即可。
然后，为了保护具备三维安装后的半导体芯片的半导体装置整体，可进行密封工序。密封工序可使用密封树脂进行。作为此时的密封条件，没有特别限定，通常通过在175℃下进行60秒～90秒的加热而进行密封树脂的热固化，但是本发明并不限于此，例如可以在165℃～185℃下进行数分钟的固化。在该工序的热处理中，不仅密封树脂进行热固化，固化性膜也同时进行热固化。由此，密封树脂和固化性膜双方均伴随着热固化而发生固化收缩。结果，因密封树脂的固化收缩而对半导体芯片施加的应力可通过固化性膜进行固化收缩而相抵或缓和。另外，通过该工序能够使固化性膜完全或基本完全地热固化，能够以优异的密合性贴附于半导体元件的里面。进而，本发明所述的固化性膜即使为未固化状态，在该密封工序时，也能够与密封材料一起进行热固化，因此，无需新追加用于使固化性膜热固化的工序。
作为上述密封树脂，只要为具有绝缘性的树脂(绝缘树脂)，就没有特别限制，可从公知的密封树脂等密封材料中适当地选择，更优选为具有弹性的绝缘树脂。作为密封树脂，例如可举出含有环氧树脂的树脂组合物等。作为环氧树脂，例如可举出上述所例示的环氧树脂等。另外，作为基于含有环氧树脂的树脂组合物的密封树脂，作为树脂成分，在环氧树脂之外，也可以还含有环氧树脂以外的热固化性树脂(酚醛树脂等)、热塑性树脂等。应予说明，作为酚醛树脂，也可以作为环氧树脂的固化剂利用，作为此种酚醛树脂，可以举出上述所例示的酚醛树脂等。
通过以上的操作，能够容易且准确地进行半导体元件的三维安装。进而，另外通过在装配工序与切割工序之间进一步预先使固化性膜贴合于半导体晶片的第二面，再进行其后的工序，从而能够制作在半导体元件的双面贴合有固化性膜的层叠体C1。通过用所述层叠体C1代替上述层叠体B，由于三维安装于层叠体A上的层叠体C1的上面(与层叠体A相反侧的面)也贴合有固化性膜，因此即使在使层叠体C2(与层叠体C1不同，在双面贴合有固化性膜)进一步与层叠体C1进行电连接时，也能够填充层叠体C1与层叠体C2之间的空间。通过重复以上的工艺，使多段地组合半导体元件的三维安装成为可能。
[实施例]
以下，例示地对本发明优选的实施例进行详细说明。但是，所述实施例中记载的材料、配合量等只要没有特别限定的记载，本发明的范围就不限定于此。另外，份是指重量份。
<基材的准备>
作为基材，准备厚50μm的聚对苯二甲酸乙二醇酯(PET膜)。
<切割片的制作>
(粘合剂组合物溶液A)
向具备冷却管、氮导入管、温度计和搅拌装置的反应容器中投入丙烯酸-2-乙基己酯(以下也称为“2EHA”。)86.4份、丙烯酸-2-羟乙酯(以下也称为“HEA”。)13.6份、过氧化苯甲酰0.2份以及甲苯65份，在氮气流中、在61℃下进行6小时的聚合处理，得到丙烯酸系聚合物A。
向丙烯酸系聚合物A中加入2-甲基丙烯酰氧基乙基异氰酸酯(以下也称为“MOI”。)14.6份，在空气气流中、在50℃下进行48小时的加成反应处理。得到丙烯酸系聚合物A’。
然后，相对于丙烯酸系聚合物A’100份，加入聚异氰酸酯化合物(商品名“Coronate L”、日本聚氨酯(株)制)8份、以及光聚合引发剂(商品名“Irgacure651”、Ciba Specialty Chemicals公司制)5份，得到粘合剂组合物溶液A。
在实施例和比较例中，在已准备好的上述基材上涂布得到的粘合剂组合物溶液A并使其干燥而形成粘合剂层，从而得到切割片。制作而得的粘合剂层的厚度如表1所示。
<固化性膜的制作>
(固化性膜a)
将环氧当量142g/eq的萘型环氧树脂(DIC公司制、制品名：HP4032D)31.6份、环氧当量169g/eq的三羟苯基甲烷型环氧树脂型环氧树脂(大日本油墨公司制、制品名：EPPN501HY)7.9份、苯酚当量175g/eq的芳烷基型酚醛树脂(明和化成(株)公司制、制品名：MEHC-7851S)11.8份、苯酚当量175g/eq的芳烷基型酚醛树脂(明和化成(株)公司制、制品名：MEHC-7851H)35.5份、丙烯酸丁酯-丙烯腈-甲基丙烯酸缩水甘油酯共聚物(Nagase Chemtex(株)公司制、制品名：SG-28GM)12份、以及作为固化催化剂的三苯基膦(四国化成工业(株)制)1份溶解在甲基乙基酮中，添加无机填料((株)Admatechs公司制、制品名：SE2050MC、平均粒径0.5μm)100份，制备固体成分浓度达到35重量％的胶粘剂组合物的溶液。
将该胶粘剂组合物的溶液涂布在作为剥离衬垫(隔离片)的经硅脱模处理的厚度为50μm的由聚对苯二甲酸乙二醇酯膜构成的脱模处理膜上，然后在130℃下进行2分钟的干燥，从而制作了具有表1所述的厚度的固化性膜a。
(固化性膜b)
将环氧当量169g/eq的三羟苯基甲烷型环氧树脂(大日本油墨公司制、制品名：EPPN501HY)14.8份、环氧当量185g/eq的双酚A型环氧树脂(油化SHELL EPOXY公司制、制品名：YL-980)34.4份、苯酚当量175g/eq的芳烷基型酚醛树脂(明和化成(株)公司制、制品名：MEHC-7851S)22.6份、苯酚当量105g/eq的苯酚酚醛清漆树脂(群荣化学(株)制、制品名：GS-180)15.1份、丙烯酸丁酯-丙烯腈-丙烯酸乙酯共聚物(Nagase Chemtex(株)公司制、制品名：SG-P3)12份、以及作为固化催化剂的三苯基膦(四国化成工业(株)制)1份溶解在甲基乙基酮中，添加无机填料((株)Admatechs公司制、制品名：SE2050MC、平均粒径0.5μm)100份，制备固体成分浓度达到40重量％的胶粘剂组合物的溶液。
将该胶粘剂组合物的溶液涂布在作为剥离衬垫(隔离片)的经硅脱模处理的厚度为50μm的由聚对苯二甲酸乙二醇酯构成的脱模处理膜上，然后，在130℃下进行2分钟的干燥，从而制作了具有表1所述的厚度的固化性膜b。
(固化性膜c)
将环氧当量185g/eq的双酚A型环氧树脂(油化SHELL EPOXY公司制、制品名：YL-980)5份、环氧当量198g/eq的甲酚酚醛清漆型环氧树脂(东都化成公司制、制品名：KI-3000-4)15份、苯酚当量175g/eq的芳烷基型酚醛树脂(明和化成(株)公司制、制品名：MEHC-7851H)22.3份、丙烯酸丁酯-丙烯腈-丙烯酸乙酯共聚物(Nagase Chemtex(株)公司制、制品名：SG-70L)146部、以及作为固化催化剂的三苯基膦(四国化成工业(株)制)1份溶解在甲基乙基酮中，添加无机填料((株)Admatechs公司制、制品名：SE2050MC、平均粒径0.5μm)71份，制备固体成分浓度达到41重量％的胶粘剂组合物的溶液。
将该胶粘剂组合物的溶液涂布在作为剥离衬垫(隔离片)的经硅脱模处理的厚度为50μm的由聚对苯二甲酸乙二醇酯构成的脱模处理膜上，然后，在130℃下进行2分钟的干燥，从而制作了具有表1所述的厚度的固化性膜c。
(固化性膜d)
将环氧当量185g/eq的双酚A型环氧树脂(油化SHELL EPOXY公司制、制品名：YL-980)5份、环氧当量198g/eq的甲酚酚醛清漆型环氧树脂(东都化成公司制、制品名：KI-3000-4)15份、苯酚当量175g/eq的芳烷基型酚醛树脂(明和化成(株)公司制、制品名：MEHC-7851H)22.3份、丙烯酸丁酯-丙烯腈-丙烯酸乙酯共聚物(Nagase Chemtex(株)公司制、制品名：SG-70L)124.4份、以及作为固化催化剂的三苯基膦(四国化成工业(株)制)1份溶解在甲基乙基酮中，添加无机填料((株)Admatechs公司制、制品名：SE2050MC、平均粒径0.5μm)124.4份，制作固体成分浓度达到34重量％的胶粘剂组合物的溶液。
将该胶粘剂组合物的溶液涂布在作为剥离衬垫(隔离片)的经硅脱模处理的厚度为50μm的由聚对苯二甲酸乙二醇酯构成的脱模处理膜上，然后，在130℃下进行2分钟的干燥，从而制作了具有表1所述的厚度的固化性膜d。
(固化性膜e)
将环氧当量185g/eq的双酚A型环氧树脂(油化SHELL EPOXY公司制、制品名：YL-980)5份、环氧当量198g/eq的甲酚酚醛清漆型环氧树脂(东都化成公司制、制品名：KI-3000-4)15份、苯酚当量175g/eq的芳烷基型酚醛树脂(明和化成(株)公司制、制品名：MEHC-7851H)22.3部、丙烯酸丁酯-丙烯腈-丙烯酸乙酯共聚物(Nagase Chemtex(株)公司制、制品名：SG-70L)342份、以及作为固化催化剂的三苯基膦(四国化成工业(株)制)1份溶解在甲基乙基酮中，添加无机填料((株)Admatechs公司制、制品名：SE2050MC、平均粒径0.5μm)149.5份，制备固体成分浓度达到32重量％的胶粘剂组合物的溶液。
将该胶粘剂组合物的溶液涂布在作为剥离衬垫(隔离片)的经硅脱模处理的厚度为50μm的由聚对苯二甲酸乙二醇酯构成的脱模处理膜上，然后在130℃下进行2分钟的干燥，从而制作了具有表1所述的厚度的固化性膜e。
<层叠膜的制作>
进一步，将各固化性膜转印于上述的切割片的粘合剂层上，得到层叠膜。应予说明，层压的条件如下所述。
<层压条件>
层压装置：辊层压机(roll laminator)
层压速度：1mm/分钟
层压压力：0.5MPa
层压温度：室温(23℃)
(最低熔融粘度的测定)
测定固化性膜(热固化前)的最低熔融粘度。最低熔融粘度的测定是使用流变仪(HAAKE公司制、RS-1)，利用平行板法测定出的值。更详细而言，是在间隙100μm、旋转锥直径20mm、转速10s-1的条件下，在从50℃到200℃的范围中测定熔融粘度，将此时得到的熔融粘度的最低值设为最低熔融粘度。将结果表示于表1中。
(粘合剂层与固化性膜的剥离力的测定)
在双面带有焊盘的硅晶片的第一面(与基板连接的面相反侧的面)上，以固化性膜作为贴合面将实施例和比较例的层叠膜进行贴合。作为双面带有焊盘的硅晶片，使用以下的硅晶片。另外，贴合条件如下所示。表1中还一并表示出固化膜的厚度Y(μm)与连接用构件的高度X(μm)之比(Y/X)。
<双面带有焊盘的硅晶片>
硅晶片的厚度：200μm
低介电常数材料层的材质(双面)：SiN膜
低介电常数材料层的厚度：0.3μm
焊盘的高度：60μm
焊盘的间距：150μm
焊盘的材质：焊锡
<贴合条件>
贴合装置：DR-3000II(日东精机(株)公司制)
层压速度：0.1mm/min
层压压力：0.5MPa
层压温度：75℃
接下来，测定粘合剂层与固化性膜之间的剥离力。首先，从基材侧照射紫外线，使粘合剂层固化。紫外线照射使用的是紫外线照射装置(制品名：UM810、制造商：日东精机(株)制)，将紫外线放射量设为400mJ/cm2。然后，测定粘合剂层与固化性膜的剥离力(N/20mm)。具体而言，作为拉伸试验，是使用商品名“AutographAGS-H”((株)岛津制作所制)，在温度23±2℃、剥离角度180°、剥离速度300mm/min、卡盘間距离100mm的条件下进行T模剥离试验(JIS K6854-3)。将结果作为“紫外线照射后的粘合剂层与固化性膜的剥离力”示于表1。
(拣出性)(日语：ピツクアツプ性)
使用上述层叠膜，按照以下的要领，实际地进行半导体晶片的切割，然后，评价各层叠膜的拣出性能。
按照上述剥离力评价的顺序，使双面带有焊盘的硅晶片与层叠膜贴合后，在下述条件下进行切割。另外，对切割进行了以形成10mm正方形方的芯片的尺寸的全切割。
<切割条件>
切割装置：商品名“DFD-6361”DISCO公司制
切割环：“2-8-1”(DISCO公司制)
切割速度：30mm/sec
切割刀片：
Z1：DISCO公司制“203O-SE 27HCDD”
Z2：DISCO公司制“203O-SE 27HCBB”
切割刀片旋转数：
Z1：40,000rpm
Z2：45,000rpm
切割方式：阶梯式切割
晶片尺寸：10.0mm正方形
然后，在上述剥离力测定顺序中的紫外线照射条件下使粘合剂层进行紫外线固化。然后，以从各切割膜的基材侧借助于针顶起的方式，对固化性膜与半导体芯片的层叠体进行拣出。拣出条件如下所述。对100个层叠体进行拣出，将一个也未发生拣出不良的情况设为“○”、将即使发生了一个拣出不良的情况设为“×”，进行评价。结果如表1所示。
<拣出条件>
芯片焊接装置：(株)新川制、装置名：SPA-300
针根数：9根
针顶起量：350μm(0.35mm)
针顶起速度：5mm/秒
吸附保持时间：80ms
(基于固化性膜的半导体芯片的接合时的膜接合性、有无膜间空隙的产生、膜的溢出的评价)
以上述拣出性评价所记载的顺序，使经拣出的上述1组层叠体以与固化性膜相对的方式接合。作为接合条件，为接合温度260℃、接合压力20N、压力负荷时间5秒。此时，将能够将固化性膜彼此进行接合(粘接)的情况设为“○”、将无法接合的情况设为“×”，进行评价。另外，使用超声波映像装置FS200II(日立建机FineTech(株)制)观察接合时的固化性膜间的空隙有无产生，将未产生空隙的情况设为“○”、将产生了空隙的情况设为“×”，进行评价。进而，在接合时使用光学式显微镜(倍率：40倍)观察固化性膜是否从半导体芯片间的空间中溢出；将未溢出，或者即使溢出，溢出部分也未到达与半导体芯片的接合侧的面相反侧的面的情况设为“○”；将溢出部分达到与半导体芯片的接合侧的面相反侧的面的情况设为“×”，进行评价。各个结果如表1所示。
[表1]
Figure BDA00001778926400291
由表1可知，就实施例所述的层叠膜而言，粘合剂层与固化性膜之间的剥离力小且拣出性也良好。另外，通过固化性膜与半导体芯片接合时的固化性膜彼此的接合性良好，在固化性膜间也未产生空隙，还抑制了从半导体芯片间的固化性膜的溢出。另一方面，就比较例1的层叠膜而言，固化性膜的最低熔融粘度超过1×104pa·s而过高，因此，固化性膜彼此未接合。相反地，就比较例2的层叠膜而言，固化性膜的最低熔融粘度低于1×102pa·s而过低，因此，产生接合时的固化性膜间的空隙和固化性膜的溢出。就比较例3的层叠膜而言，固化性膜的厚度的值过多地小于焊盘的高度的值，因此，固化性膜彼此无法接合，结果，无法对半导体芯片间的空间进行填充。就比较例4的层叠膜而言，虽然无法填充半导体芯片间的空间，但是固化性膜的厚度的值大于焊盘的高度的值过多，因此，产生了固化性膜的溢出。由比较例3和4的结果可知：在使用本发明的层叠膜对半导体芯片进行三维安装时，固化性膜的厚度Y(μm)与焊盘(连接用构件)的高度X(μm)之比(Y/X)优选为1.0～1.7。
符号说明
1：       基材
2：       粘合剂层
3、3’：  固化性膜
4：       半导体晶片
4a：      (半导体晶片的)第一面
4b：      (半导体晶片的)第二面
5：        半导体芯片
10、11：   层叠膜
30：       被粘附体
41a：      (半导体晶片的第一面的)连接用构件
41b：      (半导体晶片的第二面的)连接用构件

Claims (4)

1.一种半导体装置的制造方法，其具备：
准备半导体晶片的工序，所述半导体晶片在双面形成有多个连接用构件；
准备层叠膜的工序，所述层叠膜具备在基材上层叠有粘合剂层的切割片和层叠在所述粘合剂层上且厚度为与所述半导体晶片的第一面上的所述连接用构件的高度相当的厚度以上的固化性膜；
使所述层叠膜的固化性膜与所述半导体晶片的第一面相对，以所述连接用构件不从所述固化性膜向所述粘合剂层露出的方式将所述固化性膜贴合至所述半导体晶片的工序；和
对所述半导体晶片进行切割，形成半导体元件的工序。
2.根据权利要求1所述的半导体装置的制造方法，其中，其进一步具备：
剥离所述半导体元件与所述固化性膜的层叠体A的工序；
使所述层叠体A的半导体元件倒装片连接在被粘附体上的工序；和使所述层叠体A和与所述层叠体A不同的层叠体B以半导体元件的第一面彼此相对的方式进行电连接的工序。
3.根据权利要求1所述的半导体装置的制造方法，其中，所述连接用构件的高度X与所述固化膜的厚度Y满足下述关系，所述高度和所述厚度的单位为μm，
1.0≤Y/X≤1.7。
4.根据权利要求1所述的半导体装置的制造方法，其中，所述固化性膜在50～200℃下的最低熔融粘度为1×102Pa·s以上1×104Pa·s以下。
CN2012102062944A 2011-06-22 2012-06-18 半导体装置的制造方法 Pending CN102842512A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011138431 2011-06-22
JP2011-138431 2011-06-22

Publications (1)

Publication Number Publication Date
CN102842512A true CN102842512A (zh) 2012-12-26

Family

ID=47362239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102062944A Pending CN102842512A (zh) 2011-06-22 2012-06-18 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US8420510B2 (zh)
JP (1) JP2013030765A (zh)
KR (1) KR20130000344A (zh)
CN (1) CN102842512A (zh)
TW (1) TW201306111A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109041580A (zh) * 2016-03-30 2018-12-18 琳得科株式会社 膜状粘接剂、半导体加工用片及半导体装置的制造方法
CN112513217A (zh) * 2018-08-03 2021-03-16 昭和电工材料株式会社 胶黏剂组合物、膜状胶黏剂、胶黏剂片及半导体装置的制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842512A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 半导体装置的制造方法
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
JP6069142B2 (ja) * 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
US9269675B2 (en) * 2013-10-18 2016-02-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
JP6226106B2 (ja) * 2015-05-15 2017-11-08 住友ベークライト株式会社 電子装置の製造方法
KR20180126254A (ko) * 2017-05-17 2018-11-27 삼성전자주식회사 기판의 처리 방법
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
JP2021178336A (ja) * 2020-05-12 2021-11-18 パナソニックＩｐマネジメント株式会社 樹脂フラックスはんだペーストおよび実装構造体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806326A (zh) * 2004-03-15 2006-07-19 日立化成工业株式会社 切割用芯片粘贴薄膜
JP2009010057A (ja) * 2007-06-27 2009-01-15 Toray Ind Inc 電子素子の実装方法
CN101661909A (zh) * 2008-08-28 2010-03-03 日东电工株式会社 热固化型芯片接合薄膜
WO2010137442A1 (ja) * 2009-05-29 2010-12-02 日立化成工業株式会社 接着剤組成物、接着剤シート及び半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3999840B2 (ja) 1997-04-16 2007-10-31 日東電工株式会社 封止用樹脂シート
JP2003023034A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Works Ltd フリップチップ実装方法
JP2005064239A (ja) * 2003-08-12 2005-03-10 Lintec Corp 半導体装置の製造方法
JP4165467B2 (ja) * 2004-07-12 2008-10-15 セイコーエプソン株式会社 ダイシングシート、半導体装置の製造方法
CN101365765B (zh) * 2006-01-23 2012-05-23 日立化成工业株式会社 粘接剂组合物、薄膜状粘接剂、粘接薄片及使用其的半导体装置
JP4954569B2 (ja) * 2006-02-16 2012-06-20 日東電工株式会社 半導体装置の製造方法
WO2007105611A1 (ja) * 2006-03-15 2007-09-20 Shin-Etsu Polymer Co., Ltd. 保持治具、半導体ウエハの研削方法、半導体ウエハの保護構造及びこれを用いた半導体ウエハの研削方法、並びに半導体チップの製造方法
CN101501153B (zh) * 2006-08-04 2012-08-29 日立化成工业株式会社 膜状粘接剂、粘接片及使用其的半导体装置
JP5032231B2 (ja) * 2007-07-23 2012-09-26 リンテック株式会社 半導体装置の製造方法
JP4975564B2 (ja) * 2007-08-31 2012-07-11 日東電工株式会社 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
WO2009099191A1 (ja) * 2008-02-07 2009-08-13 Sumitomo Bakelite Company Limited 半導体用フィルム、半導体装置の製造方法および半導体装置
EP2311921A4 (en) * 2008-08-04 2012-02-01 Hitachi Chemical Co Ltd ADHESIVE COMPOSITION, FILM TYPE ADHESIVE, ADHESIVE SHEET, AND SEMICONDUCTOR DEVICE
JP6085076B2 (ja) * 2009-03-16 2017-02-22 リンテック株式会社 粘着シートおよび半導体ウエハの加工方法、半導体チップの製造方法
US20120133061A1 (en) * 2009-06-30 2012-05-31 Kazuyuki Mitsukura Photosensitive adhesive, and film adhesive, adhesive sheet, adhesive pattern, semiconductor wafer with adhesive layer, and semiconductor device, which are made using same
JP5174092B2 (ja) * 2009-08-31 2013-04-03 日東電工株式会社 ダイシングシート付き接着フィルム及びその製造方法
WO2011058999A1 (ja) * 2009-11-13 2011-05-19 日立化成工業株式会社 フィルム状接着剤の製造方法、接着シート並びに半導体装置及びその製造方法
KR101393878B1 (ko) * 2010-09-30 2014-05-12 미쓰이 가가쿠 토세로 가부시키가이샤 확장성 필름, 다이싱 필름, 및 반도체 장치의 제조 방법
CN102842541A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 层叠膜及其使用
CN102842512A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 半导体装置的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806326A (zh) * 2004-03-15 2006-07-19 日立化成工业株式会社 切割用芯片粘贴薄膜
JP2009010057A (ja) * 2007-06-27 2009-01-15 Toray Ind Inc 電子素子の実装方法
CN101661909A (zh) * 2008-08-28 2010-03-03 日东电工株式会社 热固化型芯片接合薄膜
WO2010137442A1 (ja) * 2009-05-29 2010-12-02 日立化成工業株式会社 接着剤組成物、接着剤シート及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109041580A (zh) * 2016-03-30 2018-12-18 琳得科株式会社 膜状粘接剂、半导体加工用片及半导体装置的制造方法
CN112513217A (zh) * 2018-08-03 2021-03-16 昭和电工材料株式会社 胶黏剂组合物、膜状胶黏剂、胶黏剂片及半导体装置的制造方法

Also Published As

Publication number Publication date
US20120329250A1 (en) 2012-12-27
TW201306111A (zh) 2013-02-01
KR20130000344A (ko) 2013-01-02
JP2013030765A (ja) 2013-02-07
US8420510B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
CN102842512A (zh) 半导体装置的制造方法
CN102842541A (zh) 层叠膜及其使用
CN101385135B (zh) 半导体装置的制造方法
CN101617395B (zh) 热固化型芯片接合薄膜
CN101617390B (zh) 切割/芯片接合薄膜
CN102190975B (zh) 芯片接合薄膜、切割/芯片接合薄膜及半导体装置
CN103081069B (zh) 半导体装置用薄膜以及半导体装置
CN101515564B (zh) 具备切割膜和芯片焊接膜的膜
CN102002323B (zh) 带有切割片的胶粘薄膜及其制造方法
CN102222633B (zh) 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置的制造方法
CN102569263B (zh) 半导体装置用胶粘薄膜以及半导体装置
CN103140917B (zh) 切割/芯片接合薄膜以及半导体装置制造方法
CN102386054B (zh) 半导体装置用薄膜以及半导体装置
CN101911259B (zh) 切割/芯片接合薄膜
CN102673076B (zh) 带有保护薄膜的切割薄膜
CN102074494A (zh) 热固型芯片接合薄膜
CN102265388A (zh) 热固型芯片接合薄膜
CN101645425A (zh) 切割/芯片接合薄膜
CN102169849A (zh) 芯片保持用胶带、其制造方法及使用它制造半导体装置的方法、及芯片状工件的保持方法
CN103035582A (zh) 半导体装置的制造方法
CN105074904A (zh) 底层填充材料、密封片材及半导体装置的制造方法
CN102637589A (zh) 半导体装置的制造方法
CN101640191A (zh) 切割/芯片接合薄膜
CN101645427A (zh) 切割/芯片接合薄膜
CN102153956A (zh) 热固型胶粘薄膜、带有切割薄膜的胶粘薄膜、以及使用它们制造半导体装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121226