CN103140917B - 切割/芯片接合薄膜以及半导体装置制造方法 - Google Patents

切割/芯片接合薄膜以及半导体装置制造方法 Download PDF

Info

Publication number
CN103140917B
CN103140917B CN201180047744.3A CN201180047744A CN103140917B CN 103140917 B CN103140917 B CN 103140917B CN 201180047744 A CN201180047744 A CN 201180047744A CN 103140917 B CN103140917 B CN 103140917B
Authority
CN
China
Prior art keywords
die bonding
bonding film
thin film
wafer
contact site
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180047744.3A
Other languages
English (en)
Other versions
CN103140917A (zh
Inventor
田中俊平
松村健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN103140917A publication Critical patent/CN103140917A/zh
Application granted granted Critical
Publication of CN103140917B publication Critical patent/CN103140917B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component

Abstract

本发明提供可以防止切割薄膜屈服、断裂并且可以利用拉伸张力将芯片接合薄膜适当地断裂的切割/芯片接合薄膜。本发明的切割/芯片接合薄膜中，切割薄膜的上推夹具的外周所接触的接触部在25℃下的拉伸强度为15N以上且80N以下，并且屈服点伸长度为80%以上，切割薄膜的晶片粘贴部在25℃下的拉伸强度为10N以上且70N以下，并且屈服点伸长度为30%以上，[(接触部的拉伸强度)‑(晶片粘贴部的拉伸强度)]为0N以上且60N以下，芯片接合薄膜在25℃下的断裂伸长率大于40%且为500%以下。

Description

切割/芯片接合薄膜以及半导体装置制造方法
技术领域
本发明涉及芯片接合薄膜与切割薄膜层叠而成的切割/芯片接合薄膜。另外，本发明涉及使用该切割/芯片接合薄膜的半导体装置制造方法。
背景技术
以往，在半导体装置的制造过程中，在引线框或电极构件上固定半导体芯片时采用银浆。所述固定处理通过在引线框的芯片焊盘等上涂布浆状胶粘剂，在其上搭载半导体芯片并使浆状胶粘剂层固化来进行。
但是，浆状胶粘剂由于其粘度行为或劣化等而在涂布量或涂布形状等方面产生大的偏差。结果，形成的浆状胶粘剂厚度不均匀，因此半导体芯片的固定强度缺乏可靠性。即，在浆状胶粘剂的涂布量不足时，半导体芯片与电极构件之间的固定强度降低，从而在后续的丝焊工序中半导体芯片剥离。另一方面，在浆状胶粘剂的涂布量过多时，浆状胶粘剂会流延到半导体芯片上而产生特性不良，从而成品率和可靠性下降。这样的固定处理中的问题，伴随半导体芯片的大型化变得特别显著。因此，需要频繁地进行浆状胶粘剂的涂布量控制，从而给作业性或生产率带来问题。
在该浆状胶粘剂的涂布工序中，有将浆状胶粘剂分别涂布到引线框和形成的芯片上的方法。但是，在该方法中，浆状胶粘剂层难以均匀化，并且浆状胶粘剂的涂布需要特殊装置和长时间。因此，提出了切割薄膜，其在切割工序中胶粘保持半导体芯片，并且也提供安装工序所需的芯片固定用胶粘剂层(例如，参考专利文献1)。
该切割薄膜中，在支撑基材上以可剥离的方式设置有胶粘剂层，在该胶粘剂层的保持下对半导体晶片进行切割后，拉伸支撑基材将形成的芯片与胶粘剂层一起剥离，将其分别回收，并通过该胶粘剂层将其固定到引线框等被粘物上。
使用在切割薄膜上层叠有芯片接合薄膜的切割/芯片接合薄膜，在芯片接合薄膜的保持下切割半导体晶片时，需要将该芯片接合薄膜与半导体晶片同时切割。不过，在使用金刚石刀片的一般的切割方法中，担心由于切割时产生的热的影响而造成芯片接合薄膜与切割薄膜的粘附、由于切削屑的产生而造成半导体芯片相互之间的固着、切削屑在半导体芯片侧面上的附着等，因此需要降低切割速度，从而导致成本上升。
因此，近年来，提出了如下方法：在半导体晶片的表面形成沟，然后进行背面磨削，由此得到各个半导体芯片的方法(例如，参考专利文献2，以下也称为“DBG(研磨前切割)法”)；对半导体晶片上的预定分割线照射激光而形成改性区域，由此可以容易地利用预定分割线将半导体晶片分割，然后通过施加拉伸张力而将该半导体晶片断裂，从而得到各个半导体芯片的方法(例如，参考专利文献3、专利4，以下也称为“隐形切割(ステルスダイシング)(注册商标)”)。通过这些方法，特别是在半导体晶片的厚度薄的情况下，可以减少碎片等不良的产生，并且与以往相比可以减小切口宽度，因此可以提高半导体芯片的收率。
为了在芯片接合薄膜的保持下通过上述方法得到带有芯片接合薄膜的各个半导体芯片，需要利用拉伸张力使芯片接合薄膜断裂。
在专利文献5中，公开了一种在DBG法或隐形切割中使用的胶粘片，其中，在25℃下的断裂强度为0.1MPa以上且10MPa以下，并且断裂伸长率为1%以上且40%以下。但是，专利文献5的胶粘片的断裂伸长率为40%以下，因此例如在用于隐形切割时，在施加拉伸张力时有时比半导体芯片先断裂，从而有可能在与预定分割线不同的线上分割。
在专利文献6中，公开了一种在隐形切割中使用的切割带，其中，带伸长率10%下的拉伸负荷为15N以上。但是，对于专利文献6的切割带而言，当切割带自身的屈服点伸长度小时，在扩晶工序中，有时切割带发生塑性变形或断裂，从而不能进行正常的切割。
另外，在专利文献7中，公开了一种在DBG法或隐形切割中使用的切割带一体型胶粘片，其具有在拉伸变形时不显示屈服点的切割带和断裂伸长大于40%且为400%以下的胶粘带。但是，对于专利文献7的切割带一体型胶粘片而言，当切割带的断裂伸长度过小时，在扩晶工序中，有时胶粘片先断裂。
现有技术文献
专利文献
专利文献1：日本特开昭60-57642号公报
专利文献2：日本特开2003-007649号公报
专利文献3：日本特开2002-192370号公报
专利文献4：日本特开2003-338467号公报
专利文献5：国际公开第2004/109786号公报
专利文献6：日本特开2007-53325号公报
专利文献7：日本特开2009-283925号公报
发明内容
本发明鉴于上述课题而创立，其目的在于提供防止切割薄膜屈服、断裂并且可以利用拉伸张力将芯片接合薄膜适当地断裂的切割/芯片接合薄膜。
另外，本发明的另一目的在于提供可以防止切割薄膜屈服、断裂并且可以利用拉伸张力将芯片接合薄膜适当地断裂的半导体装置制造方法。
本发明人为了解决前述问题对切割/芯片接合薄膜进行了研究。结果发现，通过将切割薄膜中上推夹具的外周所接触的接触部的拉伸强度和屈服点伸长度设定在特定的范围内，并且将所述接触部的拉伸强度与用于粘贴半导体晶片的晶片粘贴部的拉伸强度之差设定在特定范围内，并且将芯片接合薄膜的断裂伸长率设定在特定的范围内，可以防止切割薄膜屈服、断裂，并且可以通过拉伸张力将芯片接合薄膜适当地断裂，从而完成了本发明。
即，本发明的切割/芯片接合薄膜，在切割薄膜上设置有芯片接合薄膜，其特征在于，
该切割/芯片接合薄膜用于如下方法：在对半导体晶片照射激光而形成改性区域后，利用所述改性区域将所述半导体晶片断裂，由此从半导体晶片得到半导体元件的方法；或者在半导体晶片的表面形成未到达背面的沟后，进行所述半导体晶片的背面磨削，从所述背面使所述沟露出，由此从半导体晶片得到半导体元件的方法，
所述切割薄膜在外周部分具有用于粘贴切割环的环粘贴部，并且在相比于所述环粘贴部靠内侧处具有用于粘贴半导体晶片的晶片粘贴部，并且在所述环粘贴部与所述晶片粘贴部之间具有上推夹具的外周所接触的接触部，
所述切割薄膜的所述接触部在25℃下的拉伸强度为15N以上且80N以下，并且屈服点伸长度为80%以上，
所述切割薄膜的所述晶片粘贴部在25℃下的拉伸强度为10N以上且70N以下，并且屈服点伸长度为30%以上，
[(所述接触部的拉伸强度)-(所述晶片粘贴部的拉伸强度)]为0N以上且60N以下，
所述芯片接合薄膜在25℃下的断裂伸长率大于40%且为500%以下。
在通过隐形切割或DBG法从半导体晶片得到半导体元件(例如半导体芯片)时，需要对切割薄膜和芯片接合薄膜施加拉伸张力，并在不使切割薄膜断裂的状态下使芯片接合薄膜断裂。因此，施加拉伸张力时，需要上推夹具所接触的接触部与上推夹具不接触的晶片粘贴部相比，拉伸强度至少相同或者更强。另外，晶片粘贴部需要在被施加拉伸张力时扩张。
根据所述构成，[(所述接触部的拉伸强度)-(所述晶片粘贴部的拉伸强度)]为0N以上且60N以下。而且，在所述条件下，切割薄膜的接触部在25℃下的拉伸强度为15N以上，因此可以防止在施加拉伸张力时切割薄膜在接触部断裂或者塑性变形，可以将拉伸应力传递到芯片接合薄膜。结果，可以将芯片接合薄膜正常地断裂。另外，所述拉伸强度为80N以下，因此可以在不对施加拉伸张力的装置施加过度的负荷的情况下将芯片接合薄膜断裂。另外，切割薄膜的接触部在25℃下的屈服点伸长度为80%以上，因此可以在抑制切割薄膜的塑性变形的同时进行扩张。另外，晶片粘贴部在25℃下的拉伸强度为10N以上，因此可以将拉伸应力良好地传递给芯片接合薄膜。另外，晶片粘贴部在25℃下的拉伸强度为70N以下，因此在施加拉伸张力时，可以在晶片粘贴部产生适度的扩张，从而将芯片接合薄膜断裂。另外，晶片粘贴部的屈服点伸长度为30%以上，因此在施加拉伸张力时，可以在晶片粘贴部产生适度的扩张，从而将芯片接合薄膜断裂。另外，芯片接合薄膜的断裂伸长率大于40%，因此可以防止容易地断裂，可以提高操作性。另外，所述断裂伸长率为50%以下，因此可以防止扩张时过度伸长，可以适当地断裂。
即，通过所述构成，切割薄膜的接触部在25℃下的拉伸强度为15N以上且80N以下，并且屈服点伸长度为80%以上，所述切割薄膜的所述晶片粘贴部在25℃下的拉伸强度为10N以上且70N以下，并且屈服点伸长度为30%以上，[(所述接触部的拉伸强度)-(所述晶片粘贴部的拉伸强度)]为0N以上且60N以下，因此通过施加拉伸张力，可以在不使切割薄膜断裂的情况下进行扩张，并且可以使芯片接合薄膜断裂。
所述构成中，优选所述切割薄膜至少在所述接触部具有基材与增强构件层叠而成的结构。切割薄膜至少在所述接触部具有基材与增强构件层叠而成的结构，由此在施加拉伸张力时可以增加接触部的拉伸张力，可以将芯片接合薄膜正常地断裂。
所述构成中，优选所述切割薄膜的所述接触部的动摩擦系数为0～0.02。所述切割薄膜的所述接触部的动摩擦系数为0.2以下时，可以减少施加拉伸张力时与上推夹具的摩擦，可以将芯片接合薄膜正常地断裂。
所述构成中，优选所述接触部的表面粗糙度Ra为0.03μm以上且1.5μm以下，或者所述接触部经过润滑剂处理。所述接触部的表面粗糙度Ra为0.03μm以上或者所述接触部经过润滑剂处理时，可以更适当地降低在施加拉伸张力时与上推夹具的摩擦，可以将芯片接合薄膜正常地断裂。
附图说明
图1(a)是表示本发明的一个实施方式的切割/芯片接合薄膜的示意剖视图，(b)是其俯视图。
图2是表示本发明的另一实施方式的切割/芯片接合薄膜的示意剖视图。
图3(a)、(b)是表示另一实施方式的切割/芯片接合薄膜的示意剖视图。
图4是用于说明本实施方式的一半导体装置制造方法的示意剖视图。
图5是用于说明本实施方式的一半导体装置制造方法的示意剖视图。
图6(a)、(b)是用于说明本实施方式的一半导体装置制造方法的示意剖视图。
图7是用于说明本实施方式的一半导体装置制造方法的示意剖视图。
图8(a)和(b)是用于说明本实施方式的另一半导体装置制造方法的示意剖视图。
图9是用于说明本实施方式的另一半导体装置制造方法的示意剖视图。
图10是用于说明动摩擦系数的测定方法的图。
图11是示意地表示测定动摩擦系数时拉伸距离与摩擦力的关系的图。
图12是示意地表示测定动摩擦系数时垂直阻力与动摩擦力的关系的图。
标号说明
1 基材
2 粘合剂层
3 芯片接合薄膜
4 半导体晶片
5 半导体芯片
6 被粘物
7 焊线
8 密封树脂
10、12、20、21 切割/芯片接合薄膜
11、18、19 切割薄膜
13 环粘贴部
14 接触部
15 晶片粘贴部
31 切割环
33 上推夹具
具体实施方式
(切割/芯片接合薄膜)
以下对本实施方式的切割/芯片接合薄膜进行说明。图1(a)是表示本发明的一个实施方式的切割/芯片接合薄膜的示意剖视图，图1(b)是其俯视图。图2是表示本发明的另一实施方式的切割/芯片接合薄膜的示意剖视图。
切割/芯片接合薄膜10具有在切割薄膜11上层叠有芯片接合薄膜3的构成。切割薄膜11通过在基材1上层叠粘合层2而构成，芯片接合薄膜3设置在该粘合剂层2上。芯片接合薄膜3仅在粘合剂层2与半导体晶片粘贴部分对应的部分2a形成。另外，本发明中，也可以是象图2所示的切割/芯片接合薄膜12这样在切割薄膜11的整个表面上形成芯片接合薄膜3’的构成。
如图1(a)、图1(b)所示，切割薄膜11在外周部分具有用于粘贴切割环31的环粘贴部13并且在相比于环粘贴部13靠内侧处具有用于粘贴半导体晶片4的晶片粘贴部15。另外，在环粘贴部13与晶片粘贴部15之间具有上推夹具33的外周所接触的接触部14。
切割薄膜11中，[(接触部14的拉伸强度)-(晶片粘贴部15的拉伸强度)]为0N以上且60N以下，优选0N以上且58N以下，更优选0N以上且55N以下。
切割薄膜11的接触部14在25℃的条件下的拉伸强度为15N以上且80N以下，优选20N以上且75N以下，更优选25N以上且70N以下。切割薄膜11的接触部14在25℃的条件下的拉伸强度为15N以上，因此可以防止在施加拉伸张力时切割薄膜11在接触部14断裂或者塑性变形，可以将芯片接合薄膜3正常地断裂。另外，所述拉伸强度为80N以下，因此可以在不对施加拉伸张力的装置施加过度的负荷的情况下将芯片接合薄膜3断裂。
切割薄膜11的接触部14在25℃下的屈服点伸长度为80%以上，优选85%以上，更优选90%以上。另外，切割薄膜11的接触部14在25℃下的屈服点伸长度越大越好，例如可以设定为330%以下、300%以下、290%以下、260%以下、250%以下等。切割薄膜11的接触部14在25℃下的屈服点伸长度为80%以上，因此可以抑制切割薄膜的塑性变形，可以防止切割薄膜的断裂。
切割薄膜11的晶片粘贴部15在25℃下的拉伸强度为10N以上且70N以下，优选11N以上且50N以下，更优选12N以上且40N以下。晶片粘贴部15在25℃下的拉伸强度为10N以上，因此可以将拉伸应力良好地传递给芯片接合薄膜。另外，晶片粘贴15在25℃下的拉伸强度为70N以下，因此在施加拉伸张力时，可以在晶片粘贴部15产生适度的扩张，从而将芯片接合薄膜3断裂。
切割薄膜11的晶片粘贴部15在25℃下的屈服点伸长度为30%以上，更优选为35%以上。另外，切割薄膜11的晶片粘贴部15在25℃下的屈服点伸长度越大越好，例如可以设定为330%以下、300%以下、290%以下、260%以下、250%以下等。晶片粘贴部15在25℃下的屈服点伸长度为30%以上，因此在施加拉伸张力时，可以在晶片粘贴部15上产生适度的扩张，从而将芯片接合薄膜3断裂。
所述拉伸强度为在试样宽度25mm、夹盘间距100mm、拉伸速度300mm/分钟条件下延伸10%时的强度。另外，所述屈服点伸长度为在25℃的条件下在试样宽度10mm、夹盘间距50mm、拉伸速度300mm/分钟条件下测定时得到的应力-应变曲线的屈服点处的伸长率。另外，本发明中，对于不具有屈服点的切割薄膜，将断裂伸长度设定为屈服点伸长度。具有屈服点的切割薄膜是指在25℃的条件下在试样宽度10mm、夹盘间距50mm、拉伸速度300mm/分钟条件下进行拉伸试验，并以应变为x轴、应力为y轴进行作图时，斜率dy/dx从正值变为0或负值的薄膜。
所述基材1优选具有紫外线透射性，并且作为切割/芯片接合薄膜的强度母体。例如可以列举：聚烯烃如低密度聚乙烯、线性聚乙烯、中密度聚乙烯、高密度聚乙烯、超低密度聚乙烯、无规共聚聚丙烯、嵌段共聚聚丙烯、均聚丙烯、聚丁烯、聚甲基戊烯等；乙烯-乙酸乙烯酯共聚物、离聚物树脂、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯(无规、交替)共聚物、乙烯-丁烯共聚物、乙烯-己烯共聚物、聚氨酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯等聚酯、聚碳酸酯、聚酰亚胺、聚醚醚酮、聚酰亚胺、聚醚酰亚胺、聚酰胺、全芳香族聚酰胺、聚苯硫醚、芳族聚酰胺(纸)、玻璃、玻璃布、含氟树脂、聚氯乙烯、聚偏二氯乙烯、纤维素类树脂、聚硅氧烷树脂、金属(箔)、纸等。
另外，作为基材1的材料，可以列举所述树脂的交联物等聚合物。所述塑料薄膜可以未拉伸使用，也可以根据需要进行单轴或双轴拉伸处理后使用。利用通过拉伸处理而具有热收缩性的树脂片，切割后通过使其基材1热收缩而使粘合剂层2与芯片接合薄膜3、3’的胶粘面积降低，从而可以容易地回收半导体芯片(半导体元件)。
为了提高与邻接层的粘附性和保持性等，基材1的表面可以进行惯用的表面处理，例如铬酸处理、臭氧暴露、火焰暴露、高压电压暴露、电离辐射处理等化学或物理处理、底涂剂(例如，后述的粘合物质)的涂布处理等。所述基材1，可以适当选择使用同种或异种材料，根据需要也可以将多种混合使用。另外，为了使基材1具有防静电性能，可以在所述基材1上设置包含金属、合金、它们的氧化物等且厚度约30～约的导电物质的蒸镀层。基材1可以是单层也可以是2种以上的多层。
基材1的厚度没有特别限制，可以适当设定，一般为约5～约200μm。基材1过厚时存在拾取性变差的情况。
切割薄膜11可以至少在接触部14具有基材1与增强构件层叠而成的结构。以下对该情况进行说明。
图3(a)是表示另一实施方式的切割/芯片接合薄膜的示意剖视图。
图3(a)所示的切割/芯片接合薄膜20中，切割薄膜18具有在基材1上层叠有粘合剂层2，再在其上层叠有增强构件16a的结构。增强构件16a在不与晶片粘贴部15相对的范围内设置在粘合剂层2上，并以包含接触部14和环粘贴部13双方的方式设置。另外，增强构件16a也可以以仅包含接触部14的方式设置。增强构件16a设置在粘合剂层2上的构成的情况下，可以如图3(a)所示设定为在增强构件16a上设置有用于粘贴切割环的胶粘剂层17a的构成。
图3(b)是表示另一实施方式的切割/芯片接合薄膜的示意剖视图。
图3(b)所示的切割/芯片接合薄膜21中，切割薄膜19具有在基材1上层叠有粘合剂层2，并在基材1的背面层叠有增强构件16b的结构。增强构件16b在不与晶片粘贴部15相对的范围内设置在基材1的背面，以包含接触部14和环粘贴部13双方的方式设置。另外，增强构件16b也可以以仅包含接触部14的方式设置。增强构件16b设置在基材1的背面的构成的情况下，可以如图3(b)所示设定为设置有用于将增强构件16b粘贴到基材1的背面的胶粘剂层17b的构成。
作为增强构件16(增强构件16a、增强构件16b)的材质，可以使用与基材1同样的材料。
增强构件16的厚度没有特别限制，可以适当确定，优选5～70μm，更优选8～40μm，进一步优选10～20μm。
另外，增强构件16的拉伸强度优选为15N以上且80N以下，更优选20N以上且60N以下，进一步优选25N以上且50N以下。增强构件16的拉伸强度可以通过与切割薄膜11同样的方法测定。
接触部14的动摩擦系数优选为0～0.02，更优选0～0.019，进一步优选0～0.018。接触部14的动摩擦系数为0.02以下时，可以降低在施加拉伸张力时与上推夹具的摩擦，可以将芯片接合薄膜11正常地断裂。另外，如图3(a)所示基材1与上推夹具33接触时，基材1的接触部14的动摩擦系数优选为上述数值范围。另外，如图3(b)所示，增强构件16b与上推夹具33接触时，增强构件16b的接触部14的动摩擦系数优选为上述数值范围。
接触部14的表面粗糙度Ra优选为0.03μm以上且1.5μm以下，更优选0.05μm以上且1.4μm以下。接触部14的表面粗糙度Ra为0.03μm以上时，可以更适当地降低施加拉伸张力时与上推夹具33的摩擦，可以将芯片接合薄膜11正常地断裂。所述表面粗糙度Ra可以通过压花处理来控制。另外，如图1(b)、图3(a)所示，基材1与上推夹具33接触时，基材1的接触部14的表面粗糙度Ra优选为上述数值范围。另外，如图3(b)所示，增强构件16b与上推夹具33时，增强构件16b的接触部14的表面粗糙度Ra优选为上述数值范围。
接触部14优选经润滑剂处理。作为润滑剂，可以采用现有公知的润滑剂，可以列举例如聚硅氧烷类、含氟型的润滑剂。接触部14经润滑剂处理后，可以更适当地降低施加拉伸张力时与上推夹具33的摩擦，可以将芯片接合薄膜正常地断裂。
基材1中，可以将与接触部14相应的部分和与晶片粘贴部15相应的部分由不同的材料构成。由此，可以在接触部14与晶片粘贴部15的拉伸强度、屈服点伸长度方面设置差异。作为与接触部14相应的部分和与晶片粘贴部15相应的部分由不同的材料构成的基材1的制造方法，可以列举例如：在将与晶片粘贴部15相应的部分切除后的基材上嵌入拉伸强度和/或屈服点伸长度不同的基材的方法。另外，作为另一方法，可以列举在将基材1制膜时，预先分别涂布与接触部14相应的部分和晶片粘贴部15的方法。
作为粘合剂层2的形成中使用的粘合剂，没有特别限制，例如，可以使用丙烯酸类粘合剂、橡胶类粘合剂等一般的压敏粘合剂。作为所述压敏粘合剂，从半导体芯片或玻璃等避忌污染的电子部件的超纯水或醇等有机溶剂的清洁洗涤性等方面考虑优选以丙烯酸类聚合物作为基础聚合物的丙烯酸类粘合剂。
作为所述丙烯酸类聚合物，例如可以列举使用(甲基)丙烯酸烷基酯(例如，甲酯、乙酯、丙酯、异丙酯、丁酯、异丁酯、仲丁酯、叔丁酯、戊酯、异戊酯、己酯、庚酯、辛酯、2-乙基己酯、异辛酯、壬酯、癸酯、异癸酯、十一烷酯、十二烷酯、十三烷酯、十四烷酯、十六烷酯、十八烷酯、二十烷酯等烷基的碳原子数1～30、特别是碳原子数4～18的直链或支链烷基酯等)及(甲基)丙烯酸环烷酯(例如，环戊酯、环己酯等)的一种或两种以上作为单体成分的丙烯酸类聚合物等。另外，(甲基)丙烯酸酯是指丙烯酸酯和/或甲基丙烯酸酯，本发明的“(甲基)”全部具有同样的含义。
为了改善凝聚力和耐热性等，所述丙烯酸类聚合物中根据需要可以含有与能够与所述(甲基)丙烯酸烷基酯或环烷酯共聚的其它单体成分对应的单元。作为这样的单体成分，可以列举例如：含羧基单体如丙烯酸、甲基丙烯酸、(甲基)丙烯酸羧乙酯、(甲基)丙烯酸羧戊酯、衣康酸、马来酸、富马酸、巴豆酸等；酸酐单体如马来酸酐、衣康酸酐等；含羟基单体如(甲基)丙烯酸-2-羟基乙酯、(甲基)丙烯酸-2-羟基丙酯、(甲基)丙烯酸-4-羟基丁酯、(甲基)丙烯酸-6-羟基己酯、(甲基)丙烯酸-8-羟基辛酯、(甲基)丙烯酸-10-羟基癸酯、(甲基)丙烯酸-12-羟基十二烷酯、(甲基)丙烯酸(4-羟基甲基环己基)甲酯等；含磺酸基单体如苯乙烯磺酸、烯丙磺酸、2-(甲基)丙烯酰胺基-2-甲基丙磺酸、(甲基)丙烯酰胺基丙磺酸、(甲基)丙烯酸磺丙酯、(甲基)丙烯酰氧基萘磺酸等；含磷酸基单体如丙烯酰磷酸-2-羟基乙酯等；丙烯酰胺；丙烯腈等。这些可共聚单体成分可以使用一种或两种以上。这些可共聚单体的使用量优选为全部单体成分的40重量%以下。
另外，所述丙烯酸类聚合物为了进行交联根据需要也可以含有多官能单体等作为共聚用单体成分。作为这样的多官能单体，可以列举例如：己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、环氧(甲基)丙烯酸酯、聚酯(甲基)丙烯酸酯、氨基甲酸酯(甲基)丙烯酸酯等。这些多官能单体也可以使用一种或者两种以上。多官能单体的使用量从粘合特性等观点考虑优选为全部单体成分的30重量%以下。
所述丙烯酸类聚合物可以通过将单一单体或者两种以上单体的混合物聚合而得到。聚合可以通过溶液聚合、乳液聚合、本体聚合、悬浮聚合等任意方式进行。从防止污染洁净的被粘物的方面考虑，优选低分子量物质的含量小的聚合物。从该观点考虑，丙烯酸类聚合物的数均分子量优选为约30万以上，更优选约40万至约300万。
另外，为了提高作为基础聚合物的丙烯酸类聚合物等的数均分子量，所述粘合剂中可以适当使用外部交联剂。作为外部交联方法的具体手段，可以列举：添加多异氰酸酯化合物、环氧化合物、氮丙啶化合物、三聚氰胺型交联剂等所谓的交联剂进行反应的方法。使用外部交联剂的情况下，其使用量根据与欲交联基础聚合物的平衡以及作为粘合剂的使用用途进行适当确定。一般相对于所述基础聚合物100重量份优选配合约5重量份以下，更优选配合0.1～5重量份。另外，粘合剂中根据需要除所述成分之外还可以使用以往公知的各种增粘剂、抗老化剂等添加剂。
所述粘合剂层2可以由紫外线固化型粘合剂形成。对于紫外线固化型粘合剂而言，通过紫外线照射使其交联度增大，可以容易地使其粘合力下降，通过仅对图1所示的粘合剂层2的与半导体晶片粘贴部分对应的部分2a照射紫外线，可以设置与其它部分2b的粘合力差。
另外，通过按照图1所示的芯片接合薄膜3使紫外线固化型粘合剂层2固化，可以容易地形成粘合力显著下降的前述部分2a。在固化而粘合力下降的所述部分2a上粘贴有芯片接合薄膜3，因此粘合剂层2的所述部分2a与芯片接合薄膜3的界面具有在拾取时容易剥离的性质。另一方面，未照射紫外线的部分具有充分的粘合力，形成所述部分2b。
在图2所示的切割/芯片接合薄膜12中，由未固化的紫外线固化型粘合剂形成的所述部分2b与芯片接合薄膜3’粘合，从而能够确保切割时的保持力。这样，紫外线固化型粘合剂可以以良好的胶粘/剥离平衡支撑用于将半导体芯片芯片接合到衬底等被粘物上的芯片接合薄膜3’。关于图1所示的切割/芯片接合薄膜10的粘合剂层2，所述部分2b可以固定贴片环(ウェハリング)。
所述紫外线固化型粘合剂可以没有特别限制地使用具有碳碳双键等紫外线固化性官能团、并且显示粘合性的粘合剂。作为紫外线固化型粘合剂，例如，可以例示在丙烯酸类粘合剂、橡胶类粘合剂等一般的压敏粘合剂中配合有紫外线固化性单体成分或低聚物成分的添加型紫外线固化型粘合剂。
作为所述压敏粘合剂，从半导体芯片或玻璃等避忌污染的电子部件的超纯水或醇等有机溶剂的清洁洗涤性等方面考虑，优选以丙烯酸类聚合物为基础聚合物的丙烯酸类粘合剂。
作为所述丙烯酸类聚合物，例如可以列举使用(甲基)丙烯酸烷基酯(例如，甲酯、乙酯、丙酯、异丙酯、丁酯、异丁酯、仲丁酯、叔丁酯、戊酯、异戊酯、己酯、庚酯、辛酯、2-乙基己酯、异辛酯、壬酯、癸酯、异癸酯、十一烷酯、十二烷酯、十三烷酯、十四烷酯、十六烷酯、十八烷酯、二十烷酯等烷基的碳原子数1～30、特别是碳原子数4～18的直链或支链烷基酯等)及(甲基)丙烯酸环烷酯(例如，环戊酯、环己酯等)的一种或两种以上作为单体成分的丙烯酸类聚合物等。另外，(甲基)丙烯酸酯是指丙烯酸酯和/或甲基丙烯酸酯，本发明的“(甲基)”全部具有同样的含义。
所述丙烯酸类聚合物中，为了改善凝聚力和耐热性等，根据需要可以含有与能够与所述(甲基)丙烯酸烷基酯或环烷酯共聚的其它单体成分对应的单元。作为这样的单体成分，可以列举例如：含羧基单体如丙烯酸、甲基丙烯酸、(甲基)丙烯酸羧乙酯、(甲基)丙烯酸羧戊酯、衣康酸、马来酸、富马酸、巴豆酸等；酸酐单体如马来酸酐、衣康酸酐等；含羟基单体如(甲基)丙烯酸-2-羟基乙酯、(甲基)丙烯酸-2-羟基丙酯、(甲基)丙烯酸-4-羟基丁酯、(甲基)丙烯酸-6-羟基己酯、(甲基)丙烯酸-8-羟基辛酯、(甲基)丙烯酸-10-羟基癸酯、(甲基)丙烯酸-12-羟基十二烷酯、(甲基)丙烯酸(4-羟基甲基环己基)甲酯等；含磺酸基单体如苯乙烯磺酸、烯丙磺酸、2-(甲基)丙烯酰胺基-2-甲基丙磺酸、(甲基)丙烯酰胺基丙磺酸、(甲基)丙烯酸磺丙酯、(甲基)丙烯酰氧基萘磺酸等；含磷酸基单体如丙烯酰磷酸-2-羟基乙酯等；丙烯酰胺；丙烯腈等。这些可共聚单体成分可以使用一种或两种以上。这些可共聚单体的使用量优选为全部单体成分的40重量%以下。
另外，所述丙烯酸类聚合物为了进行交联根据需要也可以含有多官能单体等作为共聚用单体成分。作为这样的多官能单体，可以列举例如：己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、环氧(甲基)丙烯酸酯、聚酯(甲基)丙烯酸酯、氨基甲酸酯(甲基)丙烯酸酯等。这些多官能单体也可以使用一种或者两种以上。多官能单体的使用量从粘合特性等观点考虑优选为全部单体成分的30%重量以下。
所述丙烯酸类聚合物可以通过将单一单体或者两种以上单体的混合物聚合而得到。聚合可以通过溶液聚合、乳液聚合、本体聚合、悬浮聚合等任意方式进行。从防止污染洁净的被粘物的方面考虑，优选低分子量物质的含量小的聚合物。从该观点考虑，丙烯酸类聚合物的数均分子量优选为约30万以上，更优选约40万至约300万。
另外，为了提高作为基础聚合物的丙烯酸类聚合物等的数均分子量，所述粘合剂中可以适当使用外部交联剂。作为外部交联方法的具体手段，可以列举：添加多异氰酸酯化合物、环氧化合物、氮丙啶化合物、三聚氰胺型交联剂等所谓的交联剂进行反应的方法。使用外部交联剂的情况下，其使用量根据与欲交联基础聚合物的平衡以及作为粘合剂的使用用途进行适当确定。一般相对于所述基础聚合物100重量份优选5重量份以下。另外，下限值优选为0.1重量份以上。另外，粘合剂根据需要除所述成分之外还可以使用各种增粘剂、抗老化剂等添加剂。
作为用于配合的所述紫外线固化性单体成分，可以列举例如：氨基甲酸酯低聚物、氨基甲酸酯(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、四羟甲基甲烷四(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、季戊四醇四(甲基)丙烯酸酯、二季戊四醇单羟基五(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、1,4-丁二醇二(甲基)丙烯酸酯等。另外，紫外线固化性低聚物成分可以列举聚氨酯类、聚醚类、聚酯类、聚碳酸酯类、聚丁二烯类等各种低聚物，其分子量在约100至约30000的范围内是适当的。紫外线固化性单体成分或低聚物成分的配合量可以根据所述粘合剂层的种类适当确定能够使粘合剂层的粘合力下降的量。一般而言，相对于构成粘合剂的丙烯酸类聚合物等基础聚合物100重量份，例如为约5至约500重量份、优选约70至约150重量份。
另外，作为紫外线固化型粘合剂，除前面说明过的添加型紫外线固化型粘合剂以外，还可以列举：使用在聚合物侧链或主链中或者主链末端具有碳碳双键的聚合物作为基础聚合物的内在型紫外线固化型粘合剂。内在型紫外线固化型粘合剂不需要含有或者不大量含有作为低分子量成分的低聚物成分等，因此低聚物成分等不会随时间推移在粘合剂中移动，可以形成稳定的层结构的粘合剂层，因此优选。
所述具有碳碳双键的基础聚合物，可以没有特别限制地使用具有碳碳双键并且具有粘合性的基础聚合物。作为这样的基础聚合物，优选以丙烯酸类聚合物为基本骨架的基础聚合物。作为丙烯酸类聚合物的基本骨架，可以列举前面例示的丙烯酸类聚合物。
在所述丙烯酸类聚合物中引入碳碳双键的方法没有特别限制，可以采用各种方法，从分子设计方面而言在聚合物侧链引入碳碳双键是比较容易的。例如可以列举：预先将具有官能团的单体与丙烯酸类聚合物共聚后，使具有能够与该官能团反应的官能团及碳碳双键的化合物在保持碳碳双键的紫外线固化性的情况下与所得共聚物缩合或加成反应的方法。
作为这些官能团的组合例，可以列举羧基与环氧基、羧基与氮丙啶基、羟基与异氰酸酯基等。这些官能团的组合中，从容易跟踪反应的观点考虑，优选羟基与异氰酸酯基的组合。另外，只要是通过这些官能团的组合生成所述具有碳碳双键的丙烯酸类聚合物的组合，则官能团可以在丙烯酸类聚合物和所述化合物的任意一个上，在所述优选组合中，丙烯酸类聚合物具有羟基、所述化合物具有异氰酸酯基的情况是适合的。此时，作为具有碳碳双键的异氰酸酯化合物，可以列举例如：甲基丙烯酰异氰酸酯、2-甲基丙烯酰氧乙基异氰酸酯、间异丙烯基-α,α-二甲基苄基异氰酸酯等。另外，作为丙烯酸类聚合物，可以使用将前面例示的含羟基单体或2-羟基乙基乙烯基醚、4-羟基丁基乙烯基醚、二乙二醇单乙烯基醚等醚类化合物等共聚而得到的丙烯酸类聚合物。
所述内在型紫外线固化型粘合剂，可以单独使用所述具有碳碳双键的基础聚合物(特别是丙烯酸类聚合物)，也可以在不损害特性的范围内配合前述紫外线固化性单体成分或低聚物成分。紫外线固化性低聚物成分通常相对于基础聚合物100重量份在约30重量份的范围内，优选0～10重量份的范围。
所述紫外线固化型粘合剂中在通过紫外线等进行固化的情况下含有光聚合引发剂。作为光聚合引发剂，可以列举例如：α-酮醇类化合物如4-(2-羟基乙氧基)苯基(2-羟基-2-丙基)酮、α-羟基-α,α’-二甲基苯乙酮、2-甲基-2-羟基苯丙酮、1-羟基环己基苯基酮等；苯乙酮类化合物如甲氧基苯乙酮、2,2’-二甲氧基-2-苯基苯乙酮、2,2’-二乙氧基苯乙酮、2-甲基-1-[4-(甲硫基)苯基]-2-吗啉代丙烷-1-酮等；苯偶姻醚类化合物如苯偶姻乙醚、苯偶姻异丙醚、茴香偶姻等；缩酮类化合物如联苯酰二甲基缩酮等；芳香族磺酰氯类化合物如2-萘磺酰氯等；光活性肟类化合物如1-苯基-1,2-丙二酮-2-(O-乙氧基羰基)肟等；二苯甲酮类化合物如二苯甲酮、苯甲酰基苯甲酸、3,3’-二甲基-4-甲氧基二苯甲酮等；噻吨酮类化合物如噻吨酮、2-氯噻吨酮、2-甲基噻吨酮、2,4-二甲基噻吨酮、异丙基噻吨酮、2,4-二氯噻吨酮、2,4-二乙基噻吨酮、2,4-二异丙基噻吨酮等；樟脑醌；卤代酮；酰基氧化膦；酰基膦酸酯等。光聚合引发剂的配合量相对于构成粘合剂的丙烯酸类聚合物等基础聚合物100重量份例如为约0.05至约20重量份。
另外，作为紫外线固化型粘合剂，可以列举例如：日本特开昭60-196956号公报中公开的、包含具有两个以上不饱合键的加聚性化合物、具有环氧基的烷氧基硅烷等光聚合性化合物和羰基化合物、有机硫化合物、过氧化物、胺、盐类化合物等光聚合引发剂的橡胶类粘合剂或丙烯酸类粘合剂等。
作为在所述粘合剂层2中形成所述部分2a的方法，可以列举在基材1上形成紫外线固化型粘合剂层2后，对所述部分2a局部地照射紫外线而使其固化的方法。局部的紫外线照射可以通过形成有与半导体晶片粘贴部分3a以外的部分3b等对应的图案的光掩模来进行。另外，可以列举点状照射紫外线而固化的方法。紫外线固化型粘合剂层2的形成可以通过将设置在隔片上的粘合剂层转印到基材1上来进行。局部的紫外线照射也可以对在隔片上设置的紫外线固化型粘合剂层2进行。
在切割/芯片接合薄膜10的粘合剂层2中，对粘合剂层2的一部分进行紫外线照射使得(所述部分2a的粘合力)<(其它部分2b的粘合力)。即，使用基材1的至少单面的、与半导体晶片粘贴部分3a对应的部分以外的部分的全部或者一部分被遮光的基材，在其上形成紫外线固化型粘合剂层2后进行紫外线照射，使与半导体晶片粘贴部分3a对应的部分固化，从而可以形成使粘合力下降的所述部分2a。作为遮光材料，可以通过印刷或蒸镀等在支撑薄膜上制作能够成为光掩模的遮光材料。由此，可以高效地制造本发明的切割/芯片接合薄膜12。
粘合剂层2的厚度没有特别限制，从防止芯片切割面的缺损和胶粘层的固定保持的兼具性等方面考虑，优选为约1μm至约50μm，更优选2μm～30μm，进一步优选5μm～25μm。
粘合剂层2在-10℃～30℃下的拉伸储能模量优选为1×104～1×1010Pa。粘合剂层2的所述拉伸储能模量在所述数值范围内时，可以防止晶片断裂时碎片的产生，并且可防止拾取带有芯片接合薄膜的半导体芯片时芯片飞散或产生偏移。
芯片接合薄膜3、3’热固化前在25℃下的断裂伸长率大于40%且为500%以下。由于所述断裂伸长率大于40%且为500%以下，因此在通过对切割/芯片接合薄膜10、12、20、21施加拉伸张力将芯片接合薄膜3、3’断裂的工序(后述的芯片形成工序)中，可以通过拉伸张力将芯片接合薄膜3、3’适当地断裂。特别是由于芯片接合薄膜3、3’热固化前在25℃下的断裂伸长率大于40%，因此在通过隐形切割由半导体晶片4得到半导体芯片5时，对切割/芯片接合薄膜12施加拉伸张力时，可以将芯片接合薄膜3、3’与半导体晶片4同时断裂，可以利用预定分割线4L将芯片接合薄膜3、3’和半导体晶片4可靠地断裂。所述断裂伸长率优选大于43%且为500%以下，更优选大于60%且为450%以下。另外，芯片接合薄膜3、3’的尺寸长的情况下，所述断裂伸长率只要在长度方向(MD)或宽度方向(TD)的至少一个方向满足上述数值范围即可。
切割薄膜11的粘合剂层2与芯片接合薄膜3的剥离强度(23℃、剥离角度180度、剥离速度300mm/分钟)优选为0.02N/20mm～0.2N/20mm的范围，更优选0.03N/20mm～0.15N/20mm的范围，进一步优选0.04N/20mm～0.1N/20mm的范围。通过使所述剥离强度为0.02N/20mm以上，可以防止在施加拉伸张力时芯片接合薄膜3从切割薄膜11上剥离。另一方面，通过使所述剥离强度为0.2N/20mm以下，可以防止在拾取半导体元件时该半导体元件难以剥离或者产生胶糊残留。
另一方面，芯片接合薄膜3与半导体芯片的剥离强度(23℃、剥离角度180度、剥离速度300mm/分钟)优选为0.02N/20mm～0.5N/20mm的范围，更优选0.03N/20mm～0.3N/20mm的范围，进一步优选0.04N/20mm～0.2N/20mm的范围。
另外，芯片接合薄膜3、3’在-20℃～30℃下的拉伸储能模量优选为0.1GPa以上且10GPa以下，更优选0.2GPa以上且9.5GPa以下，进一步优选0.5GPa以上且9GPa以下。通过将-20℃～30℃下的拉伸储能模量设定为0.1GPa以上，可以提高扩张时的芯片接合薄膜3、3’的断裂性。另一方面，通过将所述拉伸储能模量设定为10GPa以下，可以提高芯片接合薄膜3、3’在半导体晶片上的层叠性。
芯片接合薄膜的层压结构没有特别限制，例如，可以列举如芯片接合薄膜3、3’(参考图1～图3)仅由胶粘剂层单层构成的芯片接合薄膜，或者在芯材的单面或双面形成有胶粘剂层的多层结构的芯片接合薄膜。作为所述芯材，可以列举薄膜(例如聚酰亚胺薄膜、聚酯薄膜、聚对苯二甲酸乙二醇酯薄膜、聚萘二甲酸乙二醇酯薄膜、聚碳酸酯薄膜等)、用玻璃纤维或塑料制无纺纤维增强的树脂衬底、硅衬底或玻璃衬底等。芯片接合薄膜为多层结构的情况下，多层结构的芯片接合薄膜整体的所述断裂伸长率、所述拉伸储能模量以及所述损耗模量等在所述数值范围内即可。
作为构成所述芯片接合薄膜3、3’的胶粘剂组合物，可以列举组合使用热塑性树脂与热固性树脂的组合物。
作为所述热固性树脂，可以列举酚醛树脂、氨基树脂、不饱和聚酯树脂、环氧树脂、聚氨酯树脂、聚硅氧烷树脂或热固性聚酰亚胺树脂等。这些树脂可以单独使用或者两种以上组合使用。特别优选腐蚀半导体元件的离子性杂质等的含量少的环氧树脂。另外，作为环氧树脂的固化剂，优选酚醛树脂。
作为所述环氧树脂，只要是通常作为胶粘剂组合物使用的环氧树脂则没有特别限制，可以使用例如：双酚A型、双酚F型、双酚S型、溴化双酚A型、氢化双酚A型、双酚AF型、联苯型、萘型、芴型、苯酚酚醛清漆型、邻甲酚酚醛清漆型、三羟苯基甲烷型、四(羟苯基)乙烷型等双官能环氧树脂或多官能环氧树脂、或者乙内酰脲型、异氰脲酸三缩水甘油酯型或者缩水甘油胺型等环氧树脂。这些环氧树脂可以单独使用或者两种以上组合使用。这些环氧树脂中，特别优选酚醛清漆型环氧树脂、联苯型环氧树脂、三羟苯基甲烷型环氧树脂或四(羟苯基)乙烷型环氧树脂。这是因为：这些环氧树脂与作为固化剂的酚醛树脂的反应性好，并且耐热性等优良。
另外，所述酚醛树脂作为所述环氧树脂的固化剂发挥作用，可以列举例如：苯酚酚醛清漆树脂、苯酚芳烷基树脂、甲酚酚醛清漆树脂、叔丁基苯酚酚醛清漆树脂、壬基苯酚酚醛清漆树脂等酚醛清漆型酚醛树脂、甲阶酚醛树脂型酚醛树脂、聚对羟基苯乙烯等聚羟基苯乙烯等。这些酚醛树脂可以单独使用或者两种以上组合使用。这些酚醛树脂中特别优选苯酚酚醛清漆树脂、苯酚芳烷基树脂等。这是因为可以提高半导体装置的连接可靠性。
所述环氧树脂与酚醛树脂的配合比例，例如相对于所述环氧树脂成分中的环氧基1当量以酚醛树脂中的羟基为0.5～2.0当量的方式进行配合是适当的。更优选0.8～1.2当量。即，这是因为：两者的配合比例如果在所述范围以外，则固化反应不充分，环氧树脂固化物的特性容易变差。
作为所述热塑性树脂，可以列举天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、尼龙6或尼龙6,6等聚酰胺树脂、苯氧基树脂、丙烯酸类树脂、PET或PBT等饱和聚酯树脂、聚酰胺酰亚胺树脂、或者含氟树脂等。这些热塑性树脂可以单独使用或者两种以上组合使用。这些热塑性树脂中，特别优选离子性杂质少、耐热性高、能够确保半导体元件的可靠性的丙烯酸类树脂。
作为所述丙烯酸类树脂，没有特别限制，可以列举以一种或两种以上具有碳原子数30以下、特别是碳原子数4～18的直链或支链烷基的丙烯酸酯或甲基丙烯酸的酯为成分的聚合物(丙烯酸类聚合物)等。作为所述烷基，可以列举例如：甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、环己基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、月桂基、十三烷基、十四烷基、硬脂基、十八烷基或者二十烷基等。
上述丙烯酸类树脂中，为了提高凝聚力，特别优选丙烯酸类共聚物。作为上述丙烯酸类共聚物，可以列举例如：丙烯酸乙酯与甲基丙烯酸甲酯的共聚物、丙烯酸与丙烯腈的共聚物、丙烯酸丁酯与丙烯腈的共聚物等。
另外，作为形成所述聚合物的其它单体，没有特别限制，可以列举例如：含羧基单体如丙烯酸、甲基丙烯酸、(甲基)丙烯酸羧乙酯、(甲基)丙烯酸羧戊酯、衣康酸、马来酸、富马酸或巴豆酸等；酸酐单体如马来酸酐或衣康酸酐等；含羟基单体如(甲基)丙烯酸-2-羟基乙酯、(甲基)丙烯酸-2-羟基丙酯、(甲基)丙烯酸-4-羟基丁酯、(甲基)丙烯酸-6-羟基己酯、(甲基)丙烯酸-8-羟基辛酯、(甲基)丙烯酸-10-羟基癸酯、(甲基)丙烯酸-12-羟基十二烷酯或(甲基)丙烯酸(4-羟基甲基环己基)甲酯等；含磺酸基单体如苯乙烯磺酸、烯丙磺酸、2-(甲基)丙烯酰胺基-2-甲基丙磺酸、(甲基)丙烯酰胺基丙磺酸、(甲基)丙烯酸磺丙酯或(甲基)丙烯酰氧基萘磺酸等；或者含磷酸基单体如丙烯酰磷酸-2-羟基乙酯等。
所述热固性树脂的配合比例，只要是在规定条件下加热时芯片接合薄膜3、3’发挥作为热固型的功能的程度即可，没有特别限制，优选在5～60重量%的范围内，更优选在10～50重量%的范围内。
所述芯片接合薄膜3、3’热固化前的玻璃化转变温度(Tg)优选为25～60℃，更优选25～55℃，进一步优选25～50℃。通过将热固化前的玻璃化转变温度设定为25℃～60℃，可以良好地层叠晶片。另外，玻璃化转变温度是，使用动态粘弹性测定装置，在频率10Hz、升温速度5℃/分钟的条件下测定-30～280℃下的损耗角正切(tanδ)，并由此时的tanδ的峰值得到值。
为了使芯片接合薄膜3、3’热固化前的玻璃化转变温度为25～60℃，例如，可以通过使所述环氧树脂和所述酚醛树脂中的至少一方含有一种以上熔点50℃以上的树脂来实现。作为熔点50℃以上的环氧树脂，可以列举：AER-8039(旭化成环氧制，熔点78℃)、BREN-105(日本化药制，熔点64℃)、BREN-S(日本化药制，熔点83℃)、CER-3000L(日本化药制，熔点90℃)、EHPE-3150(大赛璐化学制，熔点80℃)、EPPN-501HY(日本化药制，熔点60℃)、ESN-165M(新日铁化学制，熔点76℃)、ESN-175L(新日铁化学制，熔点90℃)、ESN-175S(新日铁化学制，熔点67℃)、ESN-355(新日铁化学制，熔点55℃)、ESN-375(新日铁化学制，熔点75℃)、ESPD-295(住友化学制，熔点69℃)、EXA-7335(大日本油墨制，熔点99℃)、EXA-7337(大日本油墨制，熔点70℃)、HP-7200H(大日本油墨制，熔点82℃)、TEPIC-SS(日产化学制，熔点108℃)、YDC-1312(东都化成制，熔点141℃)、YDC-1500(东都化成制，熔点101℃)、YL-6121HN(JER制，熔点130℃)、YSLV-120TE(东都化成制，熔点113℃)、YSLV-80XY(东都化成制，熔点80℃)、YX-4000H(JER制，熔点105℃)、YX-4000K(JER制，熔点107℃)、ZX-650(东都化成制，熔点85℃)、Epicoat1001(JER制，熔点64℃)、Epicoat1002(JER制，熔点78℃)、Epicoat1003(JER制，熔点89℃)、Epicoat1004(JER制，熔点97℃)、Epicoat1006FS(JER制，熔点112℃)。其中，优选AER-8039(旭化成环氧制，熔点78℃)、BREN-105(日本化药制，熔点64℃)、BREN-S(日本化药制，熔点83℃)、CER-3000L(日本化药制，熔点90℃)、EHPE-3150(大赛璐化学制，熔点80℃)、EPPN-501HY(日本化药制，熔点60℃)、ESN-165M(新日铁化学制，熔点76℃)、ESN-175L(新日铁化学制，熔点90℃)、ESN-175S(新日铁化学制，熔点67℃)、ESN-355(新日铁化学制，熔点55℃)、ESN-375(新日铁化学制，熔点75℃)、ESPD-295(住友化学制，熔点69℃)、EXA-7335(大日本油墨制，熔点99℃)、EXA-7337(大日本油墨制，熔点70℃)、HP-7200H(大日本油墨制，熔点82℃)、YSLV-80XY(东都化成制，熔点80℃)、ZX-650(东都化成制，熔点85℃)、Epicoat1001(JER制，熔点64℃)、Epicoat1002(JER制，熔点78℃)、Epicoat1003(JER制，熔点89℃)、Epicoat1004(JER制，熔点97℃)。由于这些环氧树脂的熔点不过高(低于100℃)，因此用于芯片接合薄膜时的晶片层叠性良好。作为熔点50℃以上的酚醛树脂，可以列举DL-65(明和化成制，熔点65℃)、DL-92(明和化成制，熔点92℃)、DPP-L(日本石油制，熔点100℃)、GS-180(群荣化学制，熔点83℃)、GS-200(群荣化学制，熔点100℃)、H-1(明和化成制，熔点79℃)、H-4(明和化成制，熔点71℃)、HE-100C-15(住友化学制，熔点73℃)、HE-510-05(住友化学制，熔点75℃)、HF-1(明和化成制，熔点84℃)、HF-3(明和化成制，熔点96℃)、MEH-7500(明和化成制，熔点111℃)、MEH-7500-3S(明和化成制，熔点83℃)、MEH-7800-3L(明和化成制，熔点72℃)、MEH-7851(明和化成制，熔点78℃)、MEH-7851-3H(明和化成制，熔点105℃)、MEH-7851-4H(明和化成制，熔点130℃)、MEH-7851S(明和化成制，熔点73℃)、P-1000(荒川化学制，熔点63℃)、P-180(荒川化学制，熔点83℃)、P-200(荒川化学制，熔点100℃)、VR-8210(三井化学制，熔点60℃)、XLC-3L(三井化学制，熔点70℃)、XLC-4L(三井化学制，熔点62℃)、XLC-LL(三井化学制，熔点75℃)。其中，优选DL-65(明和化成制，熔点65℃)、DL-92(明和化成制，熔点92℃)、GS-180(群荣化学制，熔点83℃)、H-1(明和化成制，熔点79℃)、H-4(明和化成制，熔点71℃)、HE-100C-15(住友化学制，熔点73℃)、HE-510-05(住友化学制，熔点75℃)、HF-1(明和化成制，熔点84℃)、HF-3(明和化成制，熔点96℃)、MEH-7500-3S(明和化成制，熔点83℃)、MEH-7800-3L(明和化成制，熔点72℃)、MEH-7851(明和化成制，熔点78℃)、MEH-7851S(明和化成制，熔点73℃)、P-1000(荒川化学制，熔点63℃)、P-180(荒川化学制，熔点83℃)、VR-8210(三井化学制，熔点60℃)、XLC-3L(三井化学制，熔点70℃)、XLC-4L(三井化学制，熔点62℃)、XLC-LL(三井化学制，熔点75℃)。这是因为这些酚醛树脂的熔点不过高(低于100℃)，因此用于芯片接合薄膜时的晶片层叠性良好。
所述芯片接合薄膜3、3’中，含有环氧树脂、酚醛树脂及丙烯酸类树脂，设所述环氧树脂与所述酚醛树脂的合计重量为X、所述丙烯酸类树脂的重量为Y时，X/(X+Y)优选为0.3以上且小于0.9，更优选0.35以上且小于0.85，进一步优选0.4以上且小于0.8。随着环氧树脂和酚醛树脂的含量增加，变得容易断裂，另一方面，在半导体晶片4上的胶粘性下降。另外，随着丙烯酸类树脂的含量增加在粘贴时或操作时芯片接合薄膜3、3’难以破裂，从而作业性良好，另一方面，难以断裂。因此，通过将X/(X+Y)设定为0.3以上，在通过隐形切割由半导体晶片4得到半导体元件5时，可以更容易地将芯片接合薄膜3、3’与半导体晶片4同时断裂。另外，通过将X/(X+Y)设定为小于0.9，可以使作业性良好。
预先使本发明的芯片接合薄膜3、3’进行某种程度地交联的情况下，在制作时，可以添加与聚合物的分子末端的官能团等反应的多官能化合物作为交联剂。由此，可以提高高温下的胶粘特性，改善耐热性。
作为所述交联剂，可以使用现有公知的交联剂。特别地更优选甲苯二异氰酸酯、二苯基甲烷二异氰酸酯、对苯二异氰酸酯、1,5-萘二异氰酸酯、多元醇与二异氰酸酯的加成产物等多异氰酸酯化合物。交联剂的添加量相对于前述聚合物100重量份通常优选设定为0.05～7重量份。交联剂的量超过7重量份时，胶粘力下降，因此不优选。另一方面，低于0.05重量份时，凝聚力不足，因此不优选。另外，根据需要可以与这样的多异氰酸酯化合物一起含有环氧树脂等其它多官能化合物。
另外，芯片接合薄膜3、3’中根据其用途可以适当配合填料。配合填料可以赋予导电性或提高导热性、调节弹性模量等。作为所述填料，可以列举无机填料和有机填料，从提高操作性、提高导热性、调节熔融粘度、赋予触变性等特性的观点考虑，优选无机填料。作为所述无机填料，没有特别限制，可以列举例如：氢氧化铝、氢氧化镁、碳酸钙、碳酸镁、硅酸钙、硅酸镁、氧化钙、氧化镁、氧化铝、氮化铝、硼酸铝、氮化硼、结晶二氧化硅、非晶二氧化硅等。这些填料可以单独使用或者两种以上组合使用。从提高导热性的观点考虑，优选氧化铝、氮化铝、氮化硼、结晶二氧化硅、非晶二氧化硅。另外，从上述各特性的平衡好的观点考虑，优选结晶二氧化硅或者非晶二氧化硅。另外，为了赋予导电性、提高热电导性等，可以使用导电物质(导电填料)作为无机填料。作为导电填料，可以列举银、铝、金、铜、镍、导电合金等的球形、针形、片状金属粉、氧化铝等金属氧化物、无定形炭黑、石墨等。
所述填料的平均粒径优选为0.005～10μm，更优选0.005～1μm。通过将所述填料的平均粒径设定为0.005μm以上，可以使对被粘物的润湿性以及胶粘性良好。另外，通过设定为10μm以下，可以充分地发挥为了赋予上述各特性而添加的填料的效果，同时可以确保耐热性。另外，填料的平均粒径是利用例如光度式粒度分布计(HORIBA制，装置名：LA-910)求得的值。
在所述胶粘剂层中，设所述环氧树脂、所述酚醛树脂和所述丙烯酸类树脂的合计重量为A，所述填料的重量为B时，B/(A+B)优选为0.1以上且0.7以下，更优选0.1以上且0.65以下，进一步优选0.1以上且0.6以下。通过将上述值设定为0.7以下，可以防止拉伸储能模量变高，并且可以使对被粘物的润湿性以及胶粘性良好。另外，通过将上述值设定为0.1以上，可以利用拉伸张力适当地将芯片接合薄膜断裂。
另外，所述芯片接合薄膜3、3’中除了前述填料以外根据需要可以适当配合其它添加剂。作为其它添加剂，可以列举例如：阻燃剂、硅烷偶联剂或离子捕获剂等。作为所述阻燃剂，可以列举例如：三氧化锑、五氧化锑、溴化环氧树脂等。这些物质可以单独使用或者两种以上组合使用。作为所述硅烷偶联剂，可以列举例如：β-(3,4-环氧环己基)乙基三甲氧基硅烷、γ-环氧丙氧基丙基三甲氧基硅烷、γ-环氧丙氧基甲基二乙氧基硅烷等。这些化合物可以单独使用或者两种以上组合使用。作为所述离子捕获剂，可以列举例如：水滑石类、氢氧化铋等。这些物质可以单独使用或者两种以上组合使用。
芯片接合薄膜3、3’的厚度(层压体的情况下为总厚度)没有特别限制，例如可以从1μm至200μm的范围内选择，优选5μm至100μm，更优选10μm至80μm。
所述切割/芯片接合薄膜10、12的芯片接合薄膜3、3’优选由隔片保护(未图示)。隔片具有在供给实际应用之前作为保护芯片接合薄膜3、3’的保护材料的功能。另外，隔片还可以作为向粘合剂层2上转印芯片接合薄膜3、3’时的支撑基材使用。隔片在向切割/芯片接合薄膜的芯片接合薄膜3、3’上粘贴工件时剥离。作为隔片，可以使用聚对苯二甲酸乙二醇酯(PET)、聚乙烯、聚丙烯，也可以使用由含氟剥离剂、长链烷基丙烯酸酯类剥离剂等剥离剂进行了表面涂敷的塑料薄膜或纸等。
本实施方式的切割/芯片接合薄膜10、12例如如下制作。
首先，基材1可以通过以往公知的制膜方法制成膜。作为该制膜方法，可以列举例如：压延制膜法、有机溶剂中的流延法、密闭体系中的吹塑法、T形模头挤出法、共挤出法、干式层压法等。
然后，在基材1上涂布粘合剂组合物溶液形成涂膜后，在预定条件下使该涂膜干燥(根据需要进行加热交联)，形成粘合剂层2。作为涂布方法，没有特别限制，可以列举例如：辊涂、丝网涂布、凹版涂布等。另外，作为干燥条件，例如，在干燥温度80～150℃、干燥时间0.5～5分钟的范围内进行。另外，将粘合剂组合物涂布到隔片上形成涂膜后，在所述干燥条件下将涂膜干燥可以形成粘合剂层2。之后，将粘合剂层2与隔片一起粘贴到基材1上。由此，制作切割薄膜11。
芯片接合薄膜3、3’例如如下制作。
首先，制作作为芯片接合薄膜3、3’的形成材料的胶粘剂组合物溶液。在该胶粘剂组合物溶液中，如前所述，配合所述胶粘剂组合物、填料、其它各种添加剂等。
然后，在基材隔片上以达到预定厚度的方式涂布胶粘剂组合物溶液形成涂膜后，在预定条件下使该涂膜干燥形成胶粘剂层。作为涂布方法，没有特别限制，可以列举例如：辊涂、丝网涂布、凹版涂布等。另外，作为干燥条件，例如在干燥温度70～160℃、干燥时间1～5分钟的范围内进行。另外，将粘合剂组合物涂布到隔片上形成涂膜后，在所述干燥条件下将涂膜干燥可以形成胶粘剂层。之后，将胶粘剂层与隔片一起粘贴到基材隔片上。
接着，分别从切割薄膜11和胶粘剂层上将隔片剥离，以胶粘剂层与粘合剂层成为粘贴面的方式将两者粘贴。粘贴例如可以通过压接来进行。此时，层压温度没有特别限制，例如，优选30～50℃，更优选35～45℃。另外，线压没有特别限制，例如，优选0.1～20kgf/cm，更优选1～10kgf/cm。然后，将胶粘剂层上的基材隔片剥离，得到本实施方式的切割/芯片接合薄膜。
(半导体装置制造方法)
以下，参考图4～图9对使用切割/芯片接合薄膜10制造半导体装置的方法进行说明。图4～图7是用于说明本实施方式的一半导体装置制造方法的示意剖视图。首先，对半导体晶片4的预定分割线4L照射激光以在预定分割线4L上形成改性区域。本方法是将聚焦点对准半导体晶片的内部，沿格子状的预定分割线照射激光，从而利用多光子吸收的烧蚀在半导体晶片内部形成改性区域的方法。作为激光照射条件，可以在以下条件的范围内适当调节。
<激光照射条件>
(A)激光
激光源 半导体激光激发Nd:YAG激光器
波长 1064nm
激光光点截面积 3.14×10-8cm2
振荡模式 Q开关脉冲
重复频率 100kHz以下
脉冲宽度 1μs以下
输出功率 1mJ以下
激光品质 TEM00
偏振特性 线性偏振
(B)聚焦用透镜
倍数 100倍以下
NA 0.55
对激光波长的透射率 100%以下
(C)载置有半导体衬底的载置台的移动速度280mm/秒以下
另外，关于照射激光在预定分割线4L上形成改性区域的方法，如日本专利第3408805号公报或日本特开2003-338567号公报所详述，在此省略详细说明。
然后，如图5所示，将改性区域形成后的半导体晶片4压接在芯片接合薄膜上将其胶粘保持而固定(安装工序)。本工序通过压接辊等按压工具进行按压的同时进行。安装时的粘贴温度没有特别限制，优选在40～80℃的范围内。这是因为：可以有效防止半导体晶片4的翘曲并且可以减少切割/芯片接合薄膜的伸缩的影响。
然后，通过对切割/芯片接合薄膜10施加拉伸张力，利用预定分割线4L将半导体晶片4和芯片接合薄膜3断裂，从而形成半导体芯片5(芯片形成工序)。本工序例如可以使用市售的扩晶装置来进行。具体而言，如图1(b)、图6(a)所示，在粘贴有半导体晶片4的切割/芯片接合薄膜10的切割薄膜11的环粘贴部13处粘贴切割环31后，固定到扩晶装置32上。然后，如图6(b)所示，使上推夹具33上升，从而对切割/芯片接合薄膜10施加张力。
该芯片形成工序可以在-50℃～10℃的条件下进行，更优选为-20℃～30℃，进一步优选为-10℃～25℃。
另外，在芯片形成工序中，扩张速度(上推部上升的速度)优选为100～400mm/秒，更优选100～350mm/秒，进一步优选100～300mm/秒。通过将扩张速度设定为100mm/秒以上，可以容易地将半导体晶片4和芯片接合薄膜3基本同时断裂。另外，通过将扩张速度设定为400mm/秒以下，可以防止切割薄膜11断裂。
另外，在芯片形成工序中，扩张量优选为6%～12%。所述扩张量在所述数值范围内可以根据要形成的芯片尺寸适当调节。另外，本发明中，扩张量是将扩张前的切割薄膜的表面积设为100%时通过扩张而增加的表面积的值(%)。通过将扩张量设定为6%以上，可以使半导体晶片4和芯片接合薄膜3容易地断裂。另外，通过将扩张量设定为12%以下，可以防止切割薄膜11断裂。
这样，通过对切割/芯片接合薄膜10施加拉伸张力，以半导体晶片4的改性区域为起点沿半导体晶片4的厚度方向产生破裂，并且可以使与半导体晶片4粘附的芯片接合薄膜3断裂，可以得到带有芯片接合薄膜3的半导体芯片5。
然后，为了将胶粘固定在切割/芯片接合薄膜10上的半导体芯片5剥离，进行半导体芯片5的拾取(拾取工序)。拾取的方法没有特别限制，可以使用现有公知的各种拾取方法。例如可以列举：用针从切割/芯片接合薄膜10一侧将各个半导体芯片5向上推，并通过拾取装置拾取被上推的半导体芯片5的方法等。
在此，在粘合剂层2为紫外线固化型的情况下，在对该粘合剂层2照射紫外线后进行拾取。由此，粘合剂层2对芯片接合薄膜3的粘合力下降，半导体芯片5容易剥离。结果，可以在不损伤半导体芯片5的情况下进行拾取。紫外线照射时的照射强度、照射时间等条件没有特别限制，可以根据需要适当设定。另外，作为紫外线照射使用的光源，可以使用前述的光源。
然后，如图7所示，将拾取的半导体芯片5通过芯片接合薄膜3芯片接合到被粘物6上(暂时固定工序)。作为被粘物6，可以列举：引线框、TAB薄膜、衬底或者另外制作的半导体芯片等。被粘物6例如可以是容易变形的变形型被粘物、也可以是难以变形的非变形型被粘物(半导体晶片等)。
作为所述衬底，可以使用现有公知的衬底。另外，作为所述引线框，可以使用Cu引线框、42合金引线框等金属引线框或者由玻璃环氧、BT(双马来酰亚胺-三嗪)、聚酰亚胺等制成的有机衬底。但是，本发明不限于这些，也包括胶粘固定半导体元件并与半导体元件电连接后可以使用的电路衬底。
芯片接合薄膜3暂时固定时在25℃下的剪切胶粘力对于被粘物6优选为0.2MPa以上，更优选0.2～10MPa。芯片接合薄膜3的剪切胶粘力为至少0.2MPa以上时，在丝焊工序时受到该工序中的超声波振动或加热而在芯片接合薄膜3与半导体芯片5或被粘物6的胶粘面处产生剪切变形的情况少。即，半导体元件受到丝焊时的超声波振动而活动的情况少，由此可以防止丝焊的成功率下降。另外，芯片接合薄膜3’暂时固定时在175℃下的剪切胶粘力对于被粘物6优选为0.01MPa以上，更优选0.01～5MPa。
然后，进行用焊线7将被粘物6的端子部(内部引线)的前端与半导体芯片5上的电极焊盘(未图示)电连接的丝焊(丝焊工序)。作为所述焊线7，可以使用例如金线、铝线或铜线等。丝焊在温度为80～250℃的范围，优选80～220℃的范围内进行。另外，其加热时间为几秒～几分钟。接线在加热达到所述温度范围的状态下通过超声波的振动能与加压的压接能组合来进行。本工序可以在不进行芯片接合薄膜3的热固化的情况下实施。另外，在本工序的过程中半导体芯片5和被粘物6不利用芯片接合薄膜3固定。
然后，利用密封树脂8将半导体芯片5密封(密封工序)。本工序为了保护在被粘物6上搭载的半导体芯片5或焊线7而进行。本工序通过用模具将密封用树脂成形来进行。作为密封树脂8，例如可以使用环氧类树脂。树脂密封时的加热温度通常为175℃并进行60～90秒，但是，本发明不限于此，也可以例如在165～185℃下进行几分钟固化。由此，将密封树脂固化，并且通过芯片接合薄膜3将半导体芯片5与被粘物6固定。即，本发明中，即使在不进行后述的后固化工序的情况下，也可以在本工序中利用芯片接合薄膜3进行固定，从而可以有助于减少制造工序数以及缩短半导体装置制造时间。
所述后固化工序中，使在所述密封工序中固化不充分的密封树脂8完全固化。即使在密封工序中芯片接合薄膜3未完全热固化的情况下，在本工序中也可以与密封树脂8一起进行芯片接合薄膜3的完全热固化。本工序中的加热温度根据密封树脂的种类而不同，例如在165～185℃的范围内，加热时间为约0.5～约8小时。
在上述实施方式中，对于将带有芯片接合薄膜3的半导体芯片5暂时固定到被粘物6上后不使芯片接合薄膜3完全热固化而进行丝焊工序的情况进行了说明。但是，本发明中，也可以进行将带有芯片接合薄膜3的半导体芯片5暂时固定到被粘物6上后，使芯片接合薄膜3热固化，之后进行丝焊工序的通常的芯片接合工序。此时，热固化后的芯片接合薄膜3在175℃下优选具有0.01MPa以上剪切胶粘力，更优选0.01～5MPa。通过使热固化后的175℃下的剪切胶粘力为0.01MPa以上，可以防止丝焊工序时的超声波振动或加热引起芯片接合薄膜3与半导体芯片5或被粘物6的胶粘面处产生剪切变形。
以下，对于采用在半导体晶片的表面形成沟，然后进行背面磨削的工序的半导体装置制造方法进行说明。
图8和图9是用于说明本实施方式的另一半导体装置制造方法的示意剖视图。首先，如图8(a)所示，利用旋转刀片41在半导体晶片4的表面4F上形成未到达背面4R的沟4S。另外，形成沟4S时，半导体晶片4由未图示的支撑基材支撑。沟4S的深度可以根据半导体晶片4的厚度或扩张条件适当设定。然后，如图8(b)所示，以与表面4F接触的方式将半导体芯片4支撑在保护基材42上。之后，利用磨削磨石45进行背面磨削，使沟4S从背面4R露出。另外，在半导体晶片上粘贴保护基材42可以使用现有公知的粘贴装置，背面磨削也可以使用现有公知的磨削装置。
然后，如图9所示，在切割/芯片接合薄膜10上压接沟4S露出后的半导体晶片4，将其胶粘保持而固定(暂时固定工序)。之后，将保护基材42剥离，使用扩晶装置32对切割/芯片接合薄膜10施加拉伸张力。由此，将芯片接合薄膜3断裂，形成半导体芯片5(芯片形成工序)。另外，芯片形成工序中的温度、扩张速度、扩张量，与通过照射激光而在预定分割线4L上形成改性区域的情况同样。后面的工序也与通过照射激光而在预定分割线4L上形成改性区域的情况同样，因此在此省略说明。
实施例
以下，对本发明的优选实施例进行详细的例示说明。但是，该实施例中所述的材料或配合量无意将本发明的要旨仅限于这些例子，除非具有特定的限定记载。
首先，以下述方式制作芯片接合薄膜A～F。
<芯片接合薄膜的制作>
(芯片接合薄膜A)
使下述(a)～(d)溶解于甲乙酮中，得到浓度23.6重量%的胶粘剂组合物溶液。
(a)环氧树脂(JER株式会社制，Epicoat1004，熔点97℃)
11重量份
(b)酚醛树脂(三井化学株式会社制，ミレックスXLC-4L，熔点62℃)
13重量份
(c)以丙烯酸乙酯-甲基丙烯酸甲酯为主要成分的丙烯酸酯类聚合物(长濑精细化工(ナガセケムテックス)株式会社制，WS-023)
100重量份
(d)球形二氧化硅(Admatechs株式会社制，SO-25R)
1287重量份
将该胶粘剂组合物溶液涂布到由经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜构成的脱模处理薄膜(剥离衬垫)上以后，在130℃干燥2分钟。由此，制作厚度25μm的芯片接合薄膜A。
(芯片接合薄膜B)
使下述(a)～(d)溶解于甲乙酮中，得到浓度23.6重量%的胶粘剂组合物溶液。
(a)环氧树脂(JER株式会社制，Epicoat1004) 113重量份
(b)酚醛树脂(三井化学株式会社制，ミレックスXLC-4L)
121重量份
(c)以丙烯酸乙酯-甲基丙烯酸甲酯为主要成分的丙烯酸酯类聚合物(长濑精细化工株式会社制，WS-023) 100重量份
(d)球形二氧化硅(Admatechs株式会社制，SO-25R)
222重量份
将该胶粘剂组合物溶液涂布到由经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜构成的脱模处理薄膜(剥离衬垫)上以后，在130℃干燥2分钟。由此，制作厚度25μm的芯片接合薄膜B。
(芯片接合薄膜C)
使下述(a)～(d)溶解于甲乙酮中，得到浓度23.6重量%的胶粘剂组合物溶液。
(a)环氧树脂(JER株式会社制，Epicoat1004)113重量份
(b)酚醛树脂(三井化学株式会社制，ミレックスXLC-4L)
121重量份
(c)以丙烯酸乙酯-甲基丙烯酸甲酯为主要成分的丙烯酸酯类聚合物(长濑精细化工株式会社制，WS-023) 100重量份
(d)球形二氧化硅(Admatechs株式会社制，SO-25R)
37重量份
将该胶粘剂组合物溶液涂布到由经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜构成的脱模处理薄膜(剥离衬垫)上以后，在130℃干燥2分钟。由此，制作厚度25μm的芯片接合薄膜C。
(芯片接合薄膜D)
使下述(a)～(d)溶解于甲乙酮中，得到浓度23.6重量%的胶粘剂组合物溶液。
(a)环氧树脂(JER株式会社制，Epicoat1001) 32重量份
(b)酚醛树脂(三井化学株式会社制，MEH7851) 34重量份
(c)以丙烯酸乙酯-甲基丙烯酸甲酯为主要成分的丙烯酸酯类聚合物(长濑精细化工株式会社制，WS-023) 100重量份
(d)球形二氧化硅(Admatechs株式会社制，SO-25R)
110重量份
将该胶粘剂组合物溶液涂布到由经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜构成的脱模处理薄膜(剥离衬垫)上以后，在130℃干燥2分钟。由此，制作厚度25μm的芯片接合薄膜D。
(芯片接合薄膜E)
使下述(a)～(d)溶解于甲乙酮中，得到浓度23.6重量%的胶粘剂组合物溶液。
(a)环氧树脂(JER株式会社制，Epicoat1001) 32重量份
(b)酚醛树脂(三井化学株式会社制，ミレックスXLC-4L)
34重量份
(c)以丙烯酸乙酯-甲基丙烯酸甲酯为主要成分的丙烯酸酯类聚合物(长濑精细化工株式会社制，WS-023) 100重量份
(d)球形二氧化硅(Admatechs株式会社制，SO-25R)
18重量份
将该胶粘剂组合物溶液涂布到由经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜构成的脱模处理薄膜(剥离衬垫)上以后，在130℃干燥2分钟。由此，制作厚度25μm的芯片接合薄膜E。
(芯片接合薄膜F)
使下述(a)～(d)溶解于甲乙酮中，得到浓度23.6重量%的胶粘剂组合物溶液。
(a)环氧树脂(JER株式会社制，Epicoat827)11重量份
(b)酚醛树脂(三井化学株式会社制，ミレックスXLC-4L)13重量份
(c)以丙烯酸乙酯-甲基丙烯酸甲酯为主要成分的丙烯酸酯类聚合物(长濑精细化工株式会社制，WS-023)100重量份
(d)球形二氧化硅(Admatechs株式会社制，SO-25R)7重量份
将该胶粘剂组合物溶液涂布到由经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜构成的脱模处理薄膜(剥离衬垫)上以后，在130℃干燥2分钟。由此，制作厚度25μm的芯片接合薄膜F。
然后，以下述方式准备切割薄膜用基材A～J。
<切割薄膜用基材的准备>
(基材A)
准备将包含聚丙烯和乙烯-丙烯橡胶的混合树脂的层(厚度80μm)和包含LLDPE(线性低密度聚乙烯)的层(厚度20μm)层叠而成的烯烃类多层薄膜(厚度100μm，背面(LLDPE层侧)具有压花处理)。在该烯烃类多层薄膜的与接触部相应的部分从表面粘贴生PET薄膜(帝人杜邦公司制造，制品名“テイジンテトロンフィルム”，厚度16μm)。
(基材B)
准备依次将包含SEBS(苯乙烯类弹性体)和MBS(包含甲基丙烯酸酯-丁二烯-苯乙烯的共聚物树脂)的层(厚度105μm)、包含SEBS的层(厚度30μm)和包含PE(聚乙烯)的层(厚度15μm)层叠而成的多层薄膜(厚度150μm，背面(PE层侧)具有压花处理)。
(基材C)
准备在氯乙烯薄膜(三菱树脂公司制造，制品“アルトロン#2800”，厚度100μm)的背面进行了压花处理的基材。
(基材D)
准备氯乙烯薄膜(三菱树脂公司制造，制品“アルトロン#2800”，厚度100μm)(未进行压花处理)。
(基材E)
准备依次将包含SEBS(苯乙烯类弹性体)和MBS(包含甲基丙烯酸酯-丁二烯-苯乙烯的共聚物树脂)的层(厚度50μm)、包含SEBS的层(厚度85μm)和包含PE(聚乙烯)的层(厚度15μm)层叠而成的多层薄膜(厚度150μm，背面(PE层侧)具有压花处理)。
(基材F)
准备LDPE(低密度聚乙烯)薄膜(日东电工株式会社制造，制品名“NOフィルム”，厚度120μm，背面具有压花处理)。
(基材G)
准备在氯乙烯薄膜(三菱树脂公司制造，制品“アルトロン#3300”，厚度100μm)的背面进行了压花处理的基材。
(基材H)
准备基材A(烯烃类多层薄膜)。在该烯烃类多层薄膜的与接触部相应的部分从背面粘贴生PET薄膜(日东电工株式会社制造，制品名“BT-315”，厚度70μm)。
(基材I)
准备在氯乙烯薄膜(三菱树脂公司制造，制品“アルトロン#2800”，厚度100μm)的背面进行了压花处理的基材。在该氯乙烯薄膜的与晶片粘贴部相应的部分从背面粘贴生PET薄膜(日东电工株式会社制造，制品名“BT-315”，厚度70μm)。
(基材J)
准备基材A(烯烃类多层薄膜)。在该烯烃类多层薄膜的与接触部相应的部分从背面粘贴单面经聚硅氧烷处理的PET薄膜(帝人杜邦公司制造，制品名“テイジンテトロンフィルム”，厚度16μm)使得聚硅氧烷处理面为背面。另外，在基材A的背面和PET薄膜的粘贴中，使用下述的粘合剂。
<切割薄膜用粘合剂层>
在具有冷凝管、氮气引入管、温度计和搅拌装置的反应容器中，投入88.8份丙烯酸-2-乙基己酯(以下也称为“2EHA”)、11.2份丙烯酸-2-羟基乙酯(以下也称为“HEA”)、0.2份过氧化苯甲酰和65份甲苯，在氮气流中在61℃进行6小时聚合处理，得到重均分子量85万的丙烯酸类聚合物A。2EHA与HEA的摩尔比为100摩尔比20摩尔。
在丙烯酸类聚合物A中加入12份(相对于HEA为80摩尔%)2-甲基丙烯酰氧乙基异氰酸酯(以下也称为“MOI”)，在空气气流中在50℃进行48小时加成反应处理，得到丙烯酸类聚合物A’。
然后，在丙烯酸类聚合物A’100份中加入8份多异氰酸酯化合物(商品名“コロネートL”，日本聚氨酯株式会社制造)和5份光聚合引发剂(商品名“イルガキュア651”，汽巴精化公司制造)，得到粘合剂组合物溶液A。
将粘合剂组合物溶液A涂布到PET剥离衬垫的实施了聚硅氧烷处理的面上，在120℃加热干燥2分钟，形成厚度10μm的粘合剂层A。然后，在50℃加热24小时。
<实施例和比较例样品的制作>
将粘合剂层A分别粘贴到基材A～基材J上，从基材侧利用紫外线照射装置(日东精机制造，商品名“UM-810”)仅对晶片粘贴部照射300mJ/cm2的紫外线，得到切割薄膜。在该切割薄膜上粘贴芯片接合薄膜A～F，得到切割/芯片接合薄膜。基材A～基材J与芯片接合薄膜A～F的组合如下表1和表2所示。
<芯片接合薄膜的断裂伸长率的测定>
对于芯片接合薄膜A～J，分别进行切割而得到宽度10mm、长度30mm、厚度40μm的条状的测定片。然后，使用拉伸试验机(テンシロン，岛津制作所公司制造)，在25℃的条件下，以拉伸速度0.5mm/分钟、夹盘间距20mm进行拉伸，通过下式得到断裂伸长率。结果如表1所示。
断裂伸长率(%)=(((断裂时的夹盘间长度(mm))-20)/20)×100
(拉伸储能模量的测定)
对于芯片接合薄膜A～J，分别制成厚度200μm、宽度10mm的条状。然后，使用固体粘弹性测定装置(RSA(III)，Rheometric Scientific公司制)，在频率1Hz、升温速度10℃/分钟的条件下测定-50～300℃下的拉伸储能模量。此时在25℃下的拉伸储能模量如表1和表2所示。
<切割薄膜的屈服点伸长度的测定>
将所得到的切割薄膜的晶片粘贴部和包含接触部的部分分别制作宽度10mm、长度60mm的试样。然后，对于这些试样，使用拉伸试验机(テンシロン，岛津制作所公司制造)，在25℃、拉伸速度300mm/分钟、夹盘间距50mm的条件下测定应力-应变曲线，得到屈服点伸长度。
屈服点伸长率(%)=(((屈服时的夹盘间长度(mm))-50)/50)×100
<切割薄膜的拉伸强度的测定>
将所得到的切割薄膜的晶片粘贴部和包含接触部的部分分别制作宽度25mm的试样。然后，对于该试样，使用拉伸试验机(テンシロン，岛津制作所公司制造)，得到在25℃、夹盘间距100mm、拉伸速度300mm/分钟下延伸10%时的拉伸强度。另外，测定的拉伸强度为MD(机器方向)的拉伸强度。结果如表1、表2所示。
<拉伸强度之差的计算>
计算[(接触部的拉伸强度)-(晶片粘贴部的拉伸强度)]。结果如表1、表2所示。
<动摩擦系数的测定>
测定所得到的切割薄膜的接触部的动摩擦系数。动摩擦系数以下述方式测定。
图10是用于说明动摩擦系数的测定方法的图。首先，如图10所示，准备200mm×500mm的不锈钢制板100，将该板100与200mm×500mm的测定对象110(切割薄膜)以粘合剂层侧为粘贴面进行粘贴。另一方面，准备在50mm×50mm的重物101上粘贴有50mm×50mm的滑动片(すべり片)102的物体。另外，对于重物101，在粘贴有滑动片102的状态下准备100N、200N、300N三个。另外，作为滑动片102，使用日东电工株式会社制造的制品名“ニトフロンNO.903UL”。
然后，将带有滑动片102的重物101载置到测定对象110上，用拉伸试验机103拉伸，检测拉伸试验机103的测压元件上施加的力。此时，不考虑静摩擦力的峰，将接触面间开始相对偏移运动后的力作为动摩擦力(N/50mm)(参考图11)。拉伸试验机103使用岛津制作所公司制造的制品名テンシロン，拉伸条件设定为：拉伸速度300mm/分钟、拉伸移动距离100mm。将上述的测定对100N、200N、300N的重物101进行，使用的重物与测定的动摩擦力的关系如图12所示进行作图。而且，由绘制的三个点做成近似直线，将其斜率作为动摩擦系数。结果如表1、表2所示。
<表面粗糙度Ra的测定>
将所得到的切割薄膜粘贴固定到平滑的镜面晶片上，使用表面粗糙度测定机(三丰(ミツトヨ)公司制造，制品名“サーフテスト”)沿MD方向测定求出接触部的表面粗糙度Ra。结果如表1、表2所示。
<芯片接合薄膜与切割薄膜的剥离强度的测定>
将切割/芯片接合薄膜的晶片粘贴部切割为100mm×100mm的大小，在芯片接合薄膜的表面侧粘贴PET薄膜(日东电工株式会社制造，制品名“BT-315”，厚度70μm)。然后，使用拉伸试验机(テンシロン，岛津制作所公司制造)从切割薄膜一侧剥离，测定此时的剥离强度。而且，用所得到的值除以5，由此计算20mm宽度下的剥离强度。测定条件设定为：23℃、剥离角度180度、剥离速度300mm/分钟。结果如表1、表2所示。
(断裂的确认)
<采用通过照射激光而在预定分割线4L上形成改性区域的工序(工序1)的情况>
作为激光加工装置，使用株式会社东京精密制造的ML300-Integration，将聚焦点对准半导体晶片内部，沿格子状(10mm×10mm)的预定分割线从半导体晶片的表面侧照射激光，在半导体晶片内部形成改性区域。半导体晶片使用硅晶片(厚度50μm、外径12英寸)。激光照射条件如下进行。
(A)激光
激光源 半导体激光激发Nd:YAG激光器
波长 1064nm
激光光点截面积 3.14×10-8cm2
振荡模式 Q开关脉冲
重复频率 100kHz
脉冲宽度 30ns
输出功率 20μJ/脉冲
激光品质 TEM0040
偏振特性 线性偏振
(B)聚焦用透镜
倍数 50倍
NA 0.55
对激光波长的透过率 60%
(C)载置有半导体衬底的载置台的移动速度100mm/秒
在芯片接合薄膜上分别粘贴进行了激光预处理的半导体晶片后，进行断裂试验。断裂试验的扩张条件设定为：室温(25℃)、扩张速度400mm/秒、扩张量20mm。关于断裂试验的结果，将无断裂不良部位的情况评价为○，有断裂不良的部位的情况评价为×。
<采用在半导体晶片的表面形成沟，然后进行背面磨削的工序(工序2)的情况>
在半导体晶片(厚度500μm)上通过刀片切割加工形成格子状(10mm×10mm)的切沟。切沟的深度为250μm。
然后，用保护胶带保护该半导体晶片的表面，并进行背面磨削直到厚度为50μm，得到分割后的各个半导体芯片(10mm×10mm×50μm)。将其分别与实施例、比较例的切割/芯片接合薄膜粘贴后，进行断裂试验。断裂试验的扩张条件设定为：室温(25℃)、扩张速度400mm/秒、扩张量20mm。关于断裂试验的结果，与上述工序1的情况同样，将无断裂不良部位的情况评价为○，有断裂不良的部位的情况评价为×。结果如表1、表2所示。
<拾取性>
用针从切割薄膜侧上推，将通过切割得到的半导体芯片与芯片接合薄膜一起从粘合剂层拾取。拾取条件如下所述。将可以通过下述条件拾取的情况评价为○，将无法通过下述条件拾取的情况评价为×。结果如表1、表2所示。
[拾取条件]
拾取装置：商品名“SPA-300”，株式会社新川制
拾取针根数：9根
针上推速度：5mm/秒
针上推量：600μm
拾取时间：1秒
扩张量：12.5mm
针型：F0.7*15deg*10I*350μm
夹头(コレット)：MICRO-MECHANICS公司制造，制品名“RUBBERTIP”，编号13-034-126
表1
表2

Claims (4)

1.一种切割/芯片接合薄膜，在切割薄膜上设置有芯片接合薄膜，其特征在于，
该切割/芯片接合薄膜用于如下方法：在对半导体晶片照射激光而形成改性区域后，利用所述改性区域将所述半导体晶片断裂，由此从半导体晶片得到半导体元件的方法；或者在半导体晶片的表面形成未到达背面的沟后，进行所述半导体晶片的背面磨削，从所述背面使所述沟露出，由此从半导体晶片得到半导体元件的方法，
所述切割薄膜在外周部分具有用于粘贴切割环的环粘贴部，并且在相比于所述环粘贴部靠内侧处具有用于粘贴半导体晶片的晶片粘贴部，并且在所述环粘贴部与所述晶片粘贴部之间具有上推夹具的外周所接触的接触部，
所述切割薄膜的所述接触部在25℃下的拉伸强度为15N以上且80N以下，并且屈服点伸长度为80％以上，
所述切割薄膜的所述晶片粘贴部在25℃下的拉伸强度为10N以上且70N以下，并且屈服点伸长度为30％以上，
[(所述接触部的拉伸强度)-(所述晶片粘贴部的拉伸强度)]为0N以上且60N以下，
所述芯片接合薄膜在25℃下的断裂伸长率大于40％且为500％以下，
所述芯片接合薄膜含有环氧树脂、酚醛树脂及丙烯酸类树脂，设所述环氧树脂与所述酚醛树脂的合计重量为X、所述丙烯酸类树脂的重量为Y时，X/(X+Y)为0.3以上且小于0.9。
2.如权利要求1所述的切割/芯片接合薄膜，其特征在于，
所述切割薄膜至少在所述接触部具有基材与增强构件层叠而成的结构。
3.如权利要求1或2所述的切割/芯片接合薄膜，其特征在于，
所述切割薄膜的所述接触部的动摩擦系数为0～0.02。
4.如权利要求3所述的切割/芯片接合薄膜，其特征在于，
所述接触部的表面粗糙度Ra为0.03μm以上且1.5μm以下，或者所述接触部经过润滑剂处理。
CN201180047744.3A 2010-10-01 2011-09-21 切割/芯片接合薄膜以及半导体装置制造方法 Expired - Fee Related CN103140917B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-224082 2010-10-01
JP2010224082A JP2012079936A (ja) 2010-10-01 2010-10-01 ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
PCT/JP2011/071500 WO2012043340A1 (ja) 2010-10-01 2011-09-21 ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103140917A CN103140917A (zh) 2013-06-05
CN103140917B true CN103140917B (zh) 2016-08-24

Family

ID=45892798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180047744.3A Expired - Fee Related CN103140917B (zh) 2010-10-01 2011-09-21 切割/芯片接合薄膜以及半导体装置制造方法

Country Status (6)

Country Link
US (1) US9142457B2 (zh)
JP (1) JP2012079936A (zh)
KR (1) KR20130116261A (zh)
CN (1) CN103140917B (zh)
TW (1) TWI521578B (zh)
WO (1) WO2012043340A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
JP6170678B2 (ja) * 2013-01-09 2017-07-26 リンテック株式会社 半導体ウエハ加工用シートおよびその製造方法
US9195929B2 (en) * 2013-08-05 2015-11-24 A-Men Technology Corporation Chip card assembling structure and method thereof
JP6312498B2 (ja) * 2014-03-31 2018-04-18 日東電工株式会社 ダイシングフィルム、ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP6068386B2 (ja) * 2014-03-31 2017-01-25 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP6295132B2 (ja) * 2014-04-24 2018-03-14 日東電工株式会社 ダイシング・ダイボンドフィルム
KR102359829B1 (ko) * 2014-05-12 2022-02-07 덴카 주식회사 반도체 검사용의 내열성 점착 시트, 및 반도체 검사 방법
WO2015175322A1 (en) * 2014-05-16 2015-11-19 Applied Materials, Inc. Carrier with thermally resistant film frame for supporting wafer during singulation
KR102535477B1 (ko) * 2014-05-23 2023-05-23 가부시끼가이샤 레조낙 다이본드 다이싱 시트
TWI526129B (zh) 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
US20160144608A1 (en) * 2014-11-23 2016-05-26 Mikro Mesa Technology Co., Ltd. Method for transferring device
SG11201704347YA (en) * 2014-12-02 2017-06-29 Lintec Corp Adhesive sheet, and method for manufacturing processed article
JP6399923B2 (ja) * 2014-12-24 2018-10-03 株式会社ディスコ 板状物のレーザー加工方法
US9159624B1 (en) * 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
CN107001875B (zh) * 2015-03-04 2020-05-19 琳得科株式会社 膜状粘接剂复合片及半导体装置的制造方法
JP6502874B2 (ja) * 2015-04-07 2019-04-17 東芝メモリ株式会社 半導体装置の製造方法
CN107615453B (zh) * 2015-05-25 2020-09-01 琳得科株式会社 半导体装置的制造方法
JP2017055012A (ja) * 2015-09-11 2017-03-16 株式会社東芝 デバイスの製造方法
TWI605502B (zh) * 2015-10-30 2017-11-11 Furukawa Electric Co Ltd Semiconductor wafer surface protection adhesive tape and semiconductor wafer processing method
JP6577341B2 (ja) * 2015-11-13 2019-09-18 日東電工株式会社 積層体および半導体装置の製造方法
JP2017092365A (ja) * 2015-11-16 2017-05-25 日東電工株式会社 ダイシングテープ一体型接着シート、及び、半導体装置の製造方法
US9741677B1 (en) * 2016-03-01 2017-08-22 Infineon Technologies Ag Semiconductor device including antistatic die attach material
JP6579996B2 (ja) * 2016-05-10 2019-09-25 日東電工株式会社 シート、テープおよび半導体装置の製造方法
CN109716502B (zh) * 2016-08-29 2022-12-30 古河电气工业株式会社 掩模一体型表面保护带
KR102319730B1 (ko) * 2016-12-07 2021-11-02 후루카와 덴키 고교 가부시키가이샤 반도체 가공용 테이프
JP6961387B2 (ja) * 2017-05-19 2021-11-05 日東電工株式会社 ダイシングダイボンドフィルム
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
JP6889398B2 (ja) * 2017-07-20 2021-06-18 昭和電工マテリアルズ株式会社 放熱性ダイボンディングフィルム及びダイシングダイボンディングフィルム
US10283388B1 (en) * 2017-11-13 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Detaping machine and detaping method
KR102175717B1 (ko) 2017-12-14 2020-11-06 주식회사 엘지화학 다이싱 다이 본딩 필름
JP6915675B2 (ja) * 2019-01-22 2021-08-04 住友ベークライト株式会社 粘着テープおよび粘着テープ用基材
CN117321744A (zh) * 2021-06-16 2023-12-29 日东电工株式会社 导电性片材和切割芯片接合薄膜
CN116741676B (zh) * 2023-08-14 2023-10-20 沈阳和研科技股份有限公司 一种无膜切割工件回推进料盒结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387090A (zh) * 2001-05-18 2002-12-25 日东电工株式会社 去除抗蚀剂材料的方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IE55238B1 (en) 1983-08-03 1990-07-04 Nat Starch Chem Corp Carrier film with conductive adhesive for dicing of semiconductor wafers
US4961804A (en) 1983-08-03 1990-10-09 Investment Holding Corporation Carrier film with conductive adhesive for dicing of semiconductor wafers and dicing method employing same
JP3521099B2 (ja) * 1994-11-29 2004-04-19 リンテック株式会社 ダイシング用リングフレームへの接着剤の付着防止用粘着シートおよび該粘着シートを備えたウェハ加工用シート
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
JPH10242084A (ja) 1997-02-24 1998-09-11 Lintec Corp ウェハ貼着用粘着シートおよび電子部品の製造方法
KR100278137B1 (ko) * 1997-09-04 2001-01-15 가나이 쓰도무 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법
JP3447602B2 (ja) * 1999-02-05 2003-09-16 シャープ株式会社 半導体装置の製造方法
JP3504543B2 (ja) * 1999-03-03 2004-03-08 株式会社日立製作所 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2003007649A (ja) 2001-06-18 2003-01-10 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP4358502B2 (ja) 2002-03-12 2009-11-04 浜松ホトニクス株式会社 半導体基板の切断方法
TWI326626B (en) 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
US7749867B2 (en) 2002-03-12 2010-07-06 Hamamatsu Photonics K.K. Method of cutting processed object
US6964716B2 (en) 2002-09-12 2005-11-15 Daicel Chemical Industries, Ltd. Gas generating composition
TWI520269B (zh) 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
KR101215728B1 (ko) 2003-06-06 2012-12-26 히다치 가세고교 가부시끼가이샤 반도체 장치의 제조방법
JP4776189B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 ウエハ加工用テープ
JP2006203133A (ja) * 2005-01-24 2006-08-03 Lintec Corp チップ体の製造方法、デバイスの製造方法およびチップ体固着用粘接着シート
JP4549239B2 (ja) * 2005-06-22 2010-09-22 日東電工株式会社 ダイシング用粘着シート
JP4748518B2 (ja) * 2005-07-20 2011-08-17 古河電気工業株式会社 ダイシングダイボンドテープおよびダイシングテープ
JP4927393B2 (ja) * 2005-11-30 2012-05-09 古河電気工業株式会社 ダイシングテープ
JP2007250598A (ja) 2006-03-14 2007-09-27 Renesas Technology Corp 半導体装置の製造方法
JP2009094127A (ja) * 2007-10-04 2009-04-30 Furukawa Electric Co Ltd:The 半導体ウエハ加工用フィルム
JP5170880B2 (ja) * 2008-03-24 2013-03-27 古河電気工業株式会社 ウエハ加工用テープ
JP2009283925A (ja) 2008-04-22 2009-12-03 Hitachi Chem Co Ltd ダイシングテープ一体型接着シート、ダイシングテープ一体型接着シートの製造方法、及び半導体装置の製造方法
JP5351458B2 (ja) * 2008-07-29 2013-11-27 リンテック株式会社 ウェハ加工用接着シートおよび半導体装置の製造方法
JP5556070B2 (ja) * 2008-08-20 2014-07-23 日立化成株式会社 ダイシングテープ一体型接着シートを用いた半導体装置の製造方法
JP2010129699A (ja) * 2008-11-26 2010-06-10 Nitto Denko Corp ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP2010232611A (ja) * 2009-03-30 2010-10-14 Furukawa Electric Co Ltd:The ウエハ加工用テープ
JP2011174042A (ja) * 2010-02-01 2011-09-08 Nitto Denko Corp 半導体装置製造用フィルム及び半導体装置の製造方法
JP5437111B2 (ja) * 2010-03-01 2014-03-12 日東電工株式会社 ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置
JP4976522B2 (ja) * 2010-04-16 2012-07-18 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387090A (zh) * 2001-05-18 2002-12-25 日东电工株式会社 去除抗蚀剂材料的方法

Also Published As

Publication number Publication date
TW201222651A (en) 2012-06-01
JP2012079936A (ja) 2012-04-19
WO2012043340A1 (ja) 2012-04-05
KR20130116261A (ko) 2013-10-23
TWI521578B (zh) 2016-02-11
CN103140917A (zh) 2013-06-05
US20130330910A1 (en) 2013-12-12
US9142457B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
CN103140917B (zh) 切割/芯片接合薄膜以及半导体装置制造方法
CN102222633B (zh) 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置的制造方法
CN102010677B (zh) 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置
CN101661909B (zh) 热固化型芯片接合薄膜
CN102190975B (zh) 芯片接合薄膜、切割/芯片接合薄膜及半导体装置
CN102399505B (zh) 切割/芯片接合薄膜
CN101515564B (zh) 具备切割膜和芯片焊接膜的膜
CN102265388A (zh) 热固型芯片接合薄膜
CN101385135B (zh) 半导体装置的制造方法
CN103081068B (zh) 半导体装置用薄膜以及半导体装置
CN103081069B (zh) 半导体装置用薄膜以及半导体装置
CN102029655B (zh) 半导体装置用薄膜
CN102386054B (zh) 半导体装置用薄膜以及半导体装置
CN102190977A (zh) 切割/芯片接合薄膜
CN109309039A (zh) 芯片接合薄膜、切割芯片接合薄膜以及半导体装置制造方法
CN102190973A (zh) 半导体装置制造用薄膜及半导体装置的制造方法
CN104946152A (zh) 切割薄膜、切割/芯片接合薄膜及半导体装置的制造方法
JP2011174042A (ja) 半導体装置製造用フィルム及び半導体装置の製造方法
CN104212375B (zh) 粘接片、及切割/芯片接合薄膜
CN102911618A (zh) 切割/芯片接合薄膜
CN108949051A (zh) 切割芯片接合薄膜
CN102676093A (zh) 芯片接合薄膜及其用途
CN104946147A (zh) 芯片接合膜、切割-芯片接合膜及层叠膜
CN107004589A (zh) 切割片、切割·芯片接合薄膜以及半导体装置的制造方法
CN102842541A (zh) 层叠膜及其使用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160824

Termination date: 20180921