CN102190975B - 芯片接合薄膜、切割/芯片接合薄膜及半导体装置 - Google Patents

芯片接合薄膜、切割/芯片接合薄膜及半导体装置 Download PDF

Info

Publication number
CN102190975B
CN102190975B CN201110051582.2A CN201110051582A CN102190975B CN 102190975 B CN102190975 B CN 102190975B CN 201110051582 A CN201110051582 A CN 201110051582A CN 102190975 B CN102190975 B CN 102190975B
Authority
CN
China
Prior art keywords
adhesive layer
die bonding
film
bonding film
demoulding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110051582.2A
Other languages
English (en)
Other versions
CN102190975A (zh
Inventor
大西谦司
林美希
井上刚一
宍户雄一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN102190975A publication Critical patent/CN102190975A/zh
Application granted granted Critical
Publication of CN102190975B publication Critical patent/CN102190975B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/10—Adhesives in the form of films or foils without carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2461/00—Presence of condensation polymers of aldehydes or ketones
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20103—Temperature range 60 C=<T<100 C, 333.15 K =< T< 373.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24959—Thickness [relative or absolute] of adhesive layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2848—Three or more layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2852—Adhesive compositions
    • Y10T428/287—Adhesive compositions including epoxy group or epoxy polymer

Abstract

本发明提供用于在通过焊线与被粘物电连接的半导体元件上胶粘另一个半导体元件的芯片接合薄膜，其可以防止所述焊线的变形或断裂，可以搭载另一个半导体元件，由此可以提高半导体装置的制造成品率，本发明还提供切割/芯片接合薄膜。本发明芯片接合薄膜，用于在通过焊线与被粘物电连接的半导体元件上胶粘另一个半导体元件，其中，至少由第一胶粘剂层和第二胶粘剂层层叠而形成，所述第一胶粘剂层在压接时可以将所述焊线的一部分埋没而使其通过所述第一胶粘剂层的内部，所述第二胶粘剂层用于防止所述另一个半导体元件与焊线接触。

Description

芯片接合薄膜、切割/芯片接合薄膜及半导体装置
技术领域
本发明涉及用于在通过焊线与引线框等被粘物电连接的半导体芯片等半导体元件上胶粘另一个半导体元件的芯片接合薄膜。另外，涉及所述芯片接合薄膜与切割薄膜层叠而成的切割/芯片接合薄膜。另外，涉及使用所述芯片接合薄膜或切割/芯片接合薄膜制造的半导体装置。
背景技术
近年来，应对电子设备的高功能化等，半导体装置的高密度化、高集成化的要求增强，正在推进半导体封装的大容量高密度化。为了应对这样的要求，研究了例如通过在半导体芯片上多步骤层叠另一个半导体芯片而实现半导体封装的小型化、薄型化、大容量化的方法。通常，在这样的半导体封装中，广泛采用使用焊线的丝焊法作为将半导体芯片与衬底电连接的方式。
在此，在安装于衬底上的半导体芯片上芯片接合另一个半导体芯片时，需要避开该半导体芯片上的丝焊用的电极焊盘来芯片接合其它半导体芯片。因此，例如，如图8(a)所示，采用的是使用面积比通过胶粘剂104等搭载于衬底101上的半导体芯片102小的另一个半导体芯片103，来确保利用焊线105将半导体芯片102与衬底101电连接的区域的方法(参考下述的专利文献1的图5)。
另外，如图8(b)所示，在将面积与搭载于衬底101上的半导体芯片102相同程度的另一个半导体芯片103进行层叠的情况下，采用在半导体芯片102与另一个半导体芯片103之间介入面积小于半导体芯片102等的垫片106的方法(参考下述的专利文献1的图4)。由此，可以防止另一个半导体芯片103重叠在将半导体芯片102与衬底101电连接的焊线105上。但是，在为该方法的情况下，重新需要在半导体芯片102上设置垫片106的工序。另外，为了防止焊线105与另一个半导体芯片103的接触，垫片106的厚度需要充分增大。结果，在该方法中存在不适合半导体装置的薄型化的问题。
为了解决这样的问题，公开了在利用焊线105与衬底101电连接的半导体芯片102上涂布能够确保与另一个半导体芯片103之间具有充分距离的量的芯片接合树脂，来形成由该芯片接合树脂构成的固定用胶粘层，并将所述另一个半导体芯片103层叠的方法(参考专利文献1的图1)。但是，即使通过该方法，在固定用胶粘层上芯片接合另一个半导体芯片103时，也有时焊线105与该另一个半导体芯片103的背面接触，从而焊线105变形或者断裂。结果，难以保持衬底101与半导体芯片102的电连接，存在成品率下降的问题。
现在技术文献
专利文献
专利文献1：日本特开2001-308262号公报
发明内容
本发明鉴于所述的问题点而创立，其目的在于提供用于在利用焊线与被粘物电连接的半导体元件上胶粘另一个半导体元件的芯片接合薄膜，其能够防止所述焊线的变形或断裂，从而可以搭载另一个半导体元件，由此可以提高半导体装置的制造成品率；还提供切割/芯片接合薄膜。另外，本发明的目的在于提供通过使用所述芯片接合薄膜或者切割/芯片接合薄膜而制造的、可靠性优良的半导体装置。
本申请发明人等为了解决所述现有问题，对芯片接合薄膜、切割/芯片接合薄膜及半导体装置进行了研究。结果发现，通过使芯片接合薄膜形成为至少具有第一胶粘剂层和第二胶粘剂层的构成，可以实现所述目的，从而完成了本发明，所述第一胶粘剂层可以使焊线的一部分通过其内部，所述第二胶粘剂层防止搭载于半导体元件上的另一个半导体元件与焊线接触。
即，本发明的芯片接合薄膜，为了解决所述课题，为用于在通过焊线与被粘物电连接的半导体元件上胶粘另一个半导体元件的芯片接合薄膜，其中，至少由第一胶粘剂层和第二胶粘剂层层叠而形成，所述第一胶粘剂层在压接时可以将所述焊线的一部分埋没而使其通过所述第一胶粘剂层的内部，所述第二胶粘剂层用于防止所述另一个半导体元件与焊线接触。
根据所述构成，在将芯片接合薄膜压接在所述半导体元件上时，所述第一胶粘剂层可以将焊线的一部分埋没而使其通过所述第一胶粘剂层的内部，因此，没有必要象现有半导体装置那样在半导体元件与另一个半导体元件之间介入面积小于该半导体元件等的垫片。另外，也没有必要使所述另一个半导体元件的尺寸小于半导体元件来确保用于焊线用电极焊盘的区域。另外，在第一胶粘剂层上设置有用于防止所述另一个半导体元件与焊线接触的第二胶粘剂层，因此可以防止在芯片接合所述另一个半导体元件时焊线变形或者断裂。结果，可以良好地保持半导体元件与被粘物的电连接，可以制造可靠性优良的半导体装置。
在所述构成中，优选所述第一胶粘剂层和第二胶粘剂层各自至少由环氧树脂、酚醛树脂和丙烯酸类树脂形成，并且设所述环氧树脂和酚醛树脂的合计重量为X重量份、丙烯酸类树脂的重量为Y重量份时，所述第一胶粘剂层的X/(X+Y)在0.5以上且0.95以下的范围内，所述第二胶粘剂层的X/(X+Y)在0.15以上且小于0.5的范围内。关于所述第一胶粘剂层中的环氧树脂、酚醛树脂及丙烯酸类树脂的配合量，通过将所述X/(X+Y)设定为0.5以上，使环氧树脂和酚醛树脂的合计重量大于丙烯酸类树脂的重量，因此压接时可以使焊线的一部分埋没。由此，可以在使焊线通过第一胶粘剂层内部的状态下将芯片接合薄膜粘贴到半导体元件上。另一方面，通过将X/(X+Y)设定为0.95以下，可以防止压接时第一胶粘剂层露出，可以防止被粘物一侧的丝焊用的电气端子被堵塞。另外，关于所述第二胶粘剂层中的环氧树脂、酚醛树脂及丙烯酸类树脂的配合量，通过将所述X/(X+Y)设定为小于0.5，使丙烯酸类树脂的重量比环氧树脂和酚醛树脂的合计重量大，因此可以防止在半导体元件上芯片接合另一个半导体元件时焊线接触另一个半导体元件。另一方面，通过将所述X/(X+Y)设定为0.15以上，可以使与半导体晶片的胶粘性处于良好的状态。
在所述构成中，优选所述芯片接合薄膜的总厚度在40μm～120μm的范围内，并且设所述第一胶粘剂层的厚度为d1(μm)、第二胶粘剂层的厚度为d2(μm)时，d1/(d1+d2)在0.6以上且0.95以下的范围内。对于总厚度在40μm～120μm的范围内的芯片接合薄膜，通过将所述d1/(d1+d2)设定为0.6以上，可以防止将半导体元件与被粘物电连接的焊线伸出到第二胶粘剂层一侧，可以将该焊线的埋入停留在第一胶粘剂层的内部。另外，通过将所述d1/(d1+d2)设定为0.95以下，可以确保第二胶剂层防止半导体元件与焊线接触。
在所述构成中，优选所述第一胶粘剂层的热固化前的120℃下的剪切损耗模量G”在5×102Pa以上且1.5×104Pa以下的范围内，并且所述第二胶粘剂层的热固化前的120℃下的剪切损耗模量G”在2×104Pa以上且1×106Pa以下的范围内。通过将第一胶粘剂层的热固化前的120℃下的剪切损耗模量G”设定为5×102Pa以上且1.5×104Pa以下，在将芯片接合薄膜压接到半导体元件上时可以在不产生空隙(气泡)的情况下将焊线埋没，并且也可以防止第一胶粘剂层露出。另一方面，通过将第二胶粘剂层的热固化前的120℃下的剪切损耗模量G”设定为2×104Pa以上且1×106Pa以下，在将另一个半导体元件芯片接合到半导体元件上时可以防止埋没在第一胶粘剂层中的焊线的一部分与另一个半导体元件的背面接触。
在所述构成中，优选所述第一胶粘剂层中的金属离子含量为100ppm以下。由此，即使在通过第一胶粘剂层内部的焊线有多根的情况下，也可以防止在这些焊线间产生电气干扰，可以制造高可靠性的半导体装置。
另外，在所述构成中，优选所述第二胶粘剂层、或者在该第二胶粘剂层上设置其它胶粘剂层时，该其它胶粘剂层中的至少任意一个中，含有染料和颜料中的至少任意一种。由此，可以容易地识别芯片接合薄膜的表面和背面，并且也可以容易与其它种类的芯片接合薄膜进行区别。结果，在半导体装置的制造工艺中可以缩短停机时间，可以提高成品率。
在所述构成中，优选所述第一胶粘剂层的玻璃化转变温度为20℃～60℃，并且所述第二胶粘剂层的玻璃化转变温度为60℃以下。通过将第一胶粘剂层的玻璃化转变温度设定在20℃～60℃的范围内，例如，可以控制与切割薄膜的剥离力，从而确保良好的拾取性。另外，通过将第二胶粘剂层的玻璃化转变温度设定为60℃以下，可以确保对硅晶片的胶粘力。
在所述构成中，优选热固化后的175℃下的拉伸储能模量在0.5MPa以上且100MPa以下的范围内。由此，可以确保吸湿可靠性。
另外，本发明的切割/芯片接合薄膜，为了解决所述课题，其特征在于，具有：在基材上至少设置有粘合剂层的切割薄膜，和设置在所述粘合剂层上的所述芯片接合薄膜。
另外，本发明的半导体装置，为了解决所述课题，其特征在于，通过所述的芯片接合薄膜或者所述的切割/芯片接合薄膜制造。由此，可以提供不使用垫片，而是将焊线的一部分埋入到第一胶粘剂层的内部，并且通过第二胶粘剂层防止焊线与另一个半导体元件接触从而进行三维安装的高可靠性的半导体装置。
发明效果
根据本发明，在将芯片接合薄膜压接到半导体元件上时，第一胶粘剂层将焊线的一部分埋没而使其可以通过所述第一胶粘剂层的内部，因此，没有必要象现有的半导体装置那样在半导体元件与另一个半导体元件之间介入面积比该半导体元件等小的垫片。另外，也没有必要使所述另一个半导体元件的尺寸小于半导体元件来确保用于焊线用电极焊盘的区域。另外，第二胶粘剂层防止焊线与另一个半导体元件接触，因此可以防止焊线变形或断裂。结果，可以保持半导体元件与被粘物的电连接，可以制造可靠性优良的半导体装置。
附图说明
图1为表示本发明的一实施方式的芯片接合薄膜的示意剖面图。
图2为表示具有所述芯片接合薄膜的切割/芯片接合薄膜的示意剖面图。
图3为表示在所述切割/芯片接合薄膜上安装有半导体晶片的状态的示意剖面图。
图4为表示切割所述半导体晶片的状态的示意剖面图。
图5为表示芯片接合到被粘物上的半导体元件的示意剖面图。
图6为表示隔着所述芯片接合薄膜将另一个半导体元件芯片接合到所述半导体元件上的状态的示意剖面图。
图7为表示将所述半导体元件和另一个半导体元件树脂密封的状态的示意剖面图。
图8为表示使用现有的芯片接合薄膜将另一个半导体芯片三维安装到半导体芯片上的例子的示意剖面图。
标号说明
1    第一胶粘剂层
2    第二胶粘剂层
4    半导体晶片
5    另一个半导体芯片
6    被粘物
7    焊线
9    密封树脂
10   芯片接合薄膜
11   切割/芯片接合薄膜
12   切割薄膜
13   基材
14   粘合剂层
15   半导体芯片
17   切割环
101  衬底
102  半导体芯片
103  另一个半导体芯片
104  胶粘剂
105  焊线
106  垫片
具体实施方式
以下对本实施方式的芯片接合薄膜进行说明。图1是概略表示本实施方式的芯片接合薄膜的示意剖面图。
如图1所示，芯片接合薄膜10至少为第一胶粘剂层1和第二胶粘剂层2层叠而成的结构。但是，也可以是根据需要层叠其它胶粘剂层的构成。此时，其它胶粘剂层优选设置在第二胶粘剂层2上。
所述第一胶粘剂层1和第二胶粘剂层2各自优选至少由环氧树脂、酚醛树脂和丙烯酸类树脂形成。其中，设所述环氧树脂和酚醛树脂的合计重量为X重量份、丙烯酸类树脂的重量为Y重量份时，所述第一胶粘剂层的X/(X+Y)优选在0.5以上且0.95以下的范围内，更优选在0.51以上且0.94以下的范围内，进一步优选在0.52以上且0.93以下的范围内。通过将所述X/(X+Y)设定为0.5以上，在将芯片接合薄膜10压接到通过焊线与被粘物电连接的半导体元件上时，可以将该焊线埋没在第一胶粘剂层中。另一方面，通过将X/(X+Y)设定为0.95以下，可以防止所述压接时第一胶粘剂层露出，可以防止被粘物一侧的丝焊用的电气端子被堵塞。
另外，所述第二胶粘剂层的X/(X+Y)优选在0.15以上且小于0.5的范围内，更优选0.16以上且小于0.49的范围内，进一步优选0.17以上且小于0.48的范围内。通过将所述X/(X+Y)设定为0.15以上，可以使与半导体晶片的胶粘性良好。另一方面，通过将所述X/(X+Y)设定为小于0.5，在将另一个半导体元件芯片接合到半导体元件上时，可以防止埋入第一胶粘剂层1的内部的焊线的一部分与另一个半导体元件的背面接触。由此，可以防止焊线的变形或断裂，可以制造高可靠性的半导体装置。
所述环氧树脂，如果是一般作为胶粘剂组合物使用的环氧树脂则没有特别限制，可以使用例如：双酚A型、双酚F型、双酚S型、溴化双酚A型、氢化双酚A型、双酚AF型、联苯型、萘型、芴型、苯酚酚醛清漆型、邻甲酚酚醛清漆型、三羟苯基甲烷型、四(羟苯基)乙烷型等双官能环氧树脂或多官能环氧树脂、或者乙内酰脲型、异氰脲酸三缩水甘油酯型或者缩水甘油胺型等环氧树脂。这些物质可以单独使用或者两种以上组合使用。这些环氧树脂中，特别优选酚醛清漆型环氧树脂、联苯型环氧树脂、三羟苯基甲烷型环氧树脂或四(羟苯基)乙烷型环氧树脂。这是因为：这些环氧树脂与作为固化剂的酚醛树脂的反应性高，并且耐热性等优良。另外，环氧树脂中腐蚀半导体元件的离子性杂质等的含量少。
另外，所述酚醛树脂作为所述环氧树脂的固化剂起作用，可以列举例如：苯酚酚醛清漆树脂、苯酚芳烷基树脂、甲酚酚醛清漆树脂、叔丁基苯酚酚醛清漆树脂、壬基苯酚酚醛清漆树脂等酚醛清漆型酚醛树脂、甲阶酚醛树脂型酚醛树脂、聚对羟基苯乙烯等聚羟基苯乙烯等。这些物质可以单独使用或者两种以上组合使用。这些酚醛树脂中，优选下述化学式表示的联苯型苯酚酚醛清漆树脂或苯酚芳烷基树脂。这是因为可以改善半导体装置的连接可靠性。
(所述n为0～10的自然数)。
另外，所述n优选为0～10的自然数，更优选0～5的自然数。通过设在所述数值范围内，可以确保芯片接合薄膜10的流动性。
所述环氧树脂与酚醛树脂的配合比例，例如，以所述酚醛树脂中的羟基相对于所述环氧树脂成分中的环氧基1当量为0.5当量～2.0当量的方式进行配合是优选的。另外，更优选0.8当量～1.2当量。即，这是因为：两者的配合比例在所述范围以外时，不能进行充分的固化反应，从而环氧树脂固化物的特性易于劣化。
本实施方式中，也可以使用热固化催化剂作为芯片接合薄膜10的构成材料。作为所述热固化催化剂，没有特别限制，可以列举例如：咪唑类化合物、三苯基膦类化合物、胺类化合物、三苯基硼烷类化合物、三卤代硼烷类化合物等。这些物质可以单独使用或者两种以上组合使用。
作为所述咪唑类化合物，可以列举：2-甲基咪唑(商品名：2MZ)、2-十一烷基咪唑(商品名：C11-Z)、2-十七烷基咪唑(商品名：C17Z)、1，2-二甲基咪唑(商品名：1.2DMZ)、2-乙基-4-甲基咪唑(商品名：2E4MZ)、2-苯基咪唑(商品名：2PZ)、2-苯基-4-甲基咪唑(商品名：2P4MZ)、1-苄基-2-甲基咪唑(商品名：1B2MZ)、1-苄基-2-苯基咪唑(商品名：1B2PZ)、1-氰基乙基-2-甲基咪唑(商品名：2MZ-CN)、1-氰基乙基-2-十一烷基咪唑(商品名：C11Z-CN)、1-氰基乙基-2-苯基咪唑鎓偏苯三甲酸盐(商品名：2PZCNS-PW)、2，4-二氨基-6-[2’-甲基咪唑基(1)’]乙基-均三嗪(商品名：2MZ-A)、2，4-二氨基-6-[2’-十一烷基咪唑基(1)’]乙基-均三嗪(商品名：C11Z-A)、2，4-二氨基-6-[2’-乙基-4’-甲基咪唑基(1)’]乙基-均三嗪(商品名：2E4MZ-A)、2，4-二氨基-6-[2’-甲基咪唑基(1)’]乙基-均三嗪异氰脲酸加成物(商品名：2MA-OK)、2-苯基-4，5-二羟基甲基咪唑(商品名：2PHZ-PW)、2-苯基-4-甲基-5-羟甲基咪唑(商品名：2P4MHZ-PW)等(均为四国化成工业株式会社制)。
作为所述三苯基膦类化合物，没有特别限制，可以列举例如：三苯基膦、三丁基膦、三(对甲基苯基)膦、三(壬基苯基)膦、二苯基甲苯基膦等三有机膦、四苯基溴化(商品名：TPP-PB)、甲基三苯基(商品名：TPP-MB)、甲基三苯基氯化(商品名：TPP-MC)、甲氧基甲基三苯基(商品名：TPP-MOC)、苄基三苯基氯化(商品名：TPP-ZC)等(均为北兴化学公司制)。另外，作为所述三苯基膦类化合物，优选对环氧树脂实质上显示非溶解性的化合物。对环氧树脂为非溶解性时，可以抑制热固化过度进行。作为具有三苯基膦结构、并且对环氧树脂实质上显示非溶解性的热固化催化剂，可以例示例如：甲基三苯基(商品名：TPP-MB)等。另外，所述“非溶解性”，是指包含三苯基膦类化合物的热固化催化剂在包含环氧树脂的溶剂中为不溶性，更具体而言，是指在温度10℃～40℃的范围内10重量％以上不溶解。
作为所述三苯基硼烷类化合物，没有特别限制，也包含例如具有三苯基硼烷结构和三苯基膦结构的化合物。作为该具有三苯基硼烷结构和三苯基膦结构的化合物，没有特别限制，可以列举例如：四苯基四苯基硼酸盐(商品名：TPP-K)、四苯基四对甲苯硼酸盐(商品名：TPP-MK)、苄基三苯基四苯基硼酸盐(商品名：TPP-ZK)、三苯基膦三苯基硼烷(商品名：TPP-S)等(均为北兴化学株式会社制)。
作为所述胺类化合物，没有特别限制，可以列举例如：一乙醇胺三氟硼酸盐(ステラケミフア株式会社制)、双氰胺(ナカライテスク株式会社制)等。
作为所述三卤代硼烷类化合物，没有特别限制，可以列举例如三氯硼烷等。
作为所述热固化催化剂的配合比例，相对于有机成分100重量份优选在0.01重量份～1重量份的范围内，更优选0.01重量份～0.5重量份的范围内，特别优选0.01重量份～0.4重量份的范围内。通过将配合比例设定为0.01重量份以上，可以使在芯片接合时未反应的环氧基之间例如在后固化工序之前聚合，从而使该未反应的环氧基减少或消失。结果，可以制造将另一个半导体元件可靠地胶粘固定在半导体元件上且无剥离的半导体装置。另一方面，通过将配合比例设定为1重量份以下，可以防止产生固化障碍。
作为所述丙烯酸类树脂，可以列举例如：以一种或两种以上具有碳原子数30以下、特别是碳原子数4～18的直链或支链烷基的丙烯酸或甲基丙烯酸的酯为成分的聚合物等。作为所述烷基，可以列举例如：甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、环己基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、月桂基、十三烷基、十四烷基、硬脂基、十八烷基或者十二烷基等。
另外，作为形成所述聚合物的其它单体，没有特别限制，可以列举例如：丙烯酸、甲基丙烯酸、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸或巴豆酸等含羧基单体；马来酸酐或衣康酸酐等酸酐单体；(甲基)丙烯酸-2-羟基乙酯、(甲基)丙烯酸-2-羟基丙酯、(甲基)丙烯酸-4-羟基丁酯、(甲基)丙烯酸-6-羟基己酯、(甲基)丙烯酸-8-羟基辛酯、(甲基)丙烯酸-10-羟基癸酯、(甲基)丙烯酸-12-羟基月桂酯或丙烯酸(4-羟甲基环己基)甲酯等含羟基单体；苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺基-2-甲基丙磺酸、(甲基)丙烯酰胺基丙磺酸、(甲基)丙烯酸磺丙酯或(甲基)丙烯酰氧基萘磺酸等含磺酸基单体；或者丙烯酰磷酸-2-羟基乙酯等含磷酸基单体。这些物质可以单独使用或者两种以上组合使用。
另外，作为所述丙烯酸类树脂优选丙烯酸类共聚物。作为该丙烯酸类共聚物中使用的单体成分，没有特别限制，可以列举例如：丙烯酸丁酯、丙烯酸乙酯等。在本发明中，优选相对于全部单体成分含有10重量％～60重量％范围内的丙烯酸丁酯和40重量％～90重量％范围内的丙烯酸乙酯而构成的共聚物。
另外，作为可以与所述单体成分共聚的其它单体成分没有特别限制，可以列举例如：丙烯腈等。这些可共聚的单体成分的使用量，相对于全部单体成分优选在1重量％～20重量％的范围内。通过含有该数值范围内的其它单体成分，可以改善凝聚力、胶粘性等。
作为丙烯酸类共聚物的聚合方法，没有特别限制，可以采用例如：溶液聚合法、本体聚合法、悬浮聚合法、乳液聚合法等现有公知的方法。
所述丙烯酸类共聚物的玻璃化转变温度(Tg)优选为-30℃～30℃，更优选-20℃～15℃。通过将所述玻璃化转变温度设定为-30℃以上，可以确保耐热性。另一方面，通过设定为30℃以下，可以提高防止表面状态粗糙的半导体晶片的切割后的芯片飞散的效果。
所述丙烯酸类共聚物的重均分子量优选为10万以上，更优选60万～120万，特别优选70万～100万。通过将重均分子量设定为10万以上，对布线衬底等被粘物或半导体元件、半导体晶片表面的高温时的胶粘性优良，并且可以提高耐热性。另外，通过将重均分子量设定为120万以下，可以容易地溶于有机溶剂。重均分子量是通过凝胶渗透色谱法(GPC)，使用标准聚苯乙烯的校准曲线的聚苯乙烯换算值。
在所述芯片接合薄膜10中，也可以含有无机填料或有机填料等填料。从提高操作性及导热性、调节熔融粘度以及赋予触变性等观点考虑，优选无机填料。但是，在第一胶粘层1中，在其内部埋没了多根焊线的一部分，这些焊线相互产生电气干扰，因此不优选。因此，对于第一胶粘剂层1而言，不优选添加能够赋予导电性的无机填料。
作为所述无机填料，没有特别限制，可以列举例如：二氧化硅、氢氧化铝、氢氧化钙、氢氧化镁、三氧化锑、碳酸钙、碳酸镁、硅酸钙、硅酸镁、氧化钙、氧化镁、氧化铝、氮化铝、硼酸铝、氮化硼、结晶二氧化硅、非晶二氧化硅等。这些填料可以单独使用或者两种以上组合使用。从提高导热性的观点考虑，优选氧化铝、氮化铝、氮化硼、结晶二氧化硅、非晶二氧化硅等。另外，从与芯片接合薄膜10的胶粘性的平衡的观点考虑，优选二氧化硅。另外，作为所述有机填料，可以列举聚酰亚胺、聚酰胺酰亚胺、聚醚醚酮、聚醚酰亚胺、聚酯酰亚胺、尼龙、聚硅氧烷等。这些填料可以单独使用或者两种以上组合使用。
所述填料的平均粒径优选为0.005μm～10μm，更优选0.05μm～1μm。填料的平均粒径为0.005μm以上时，对被粘物的润湿性良好，可以抑制胶粘性下降。另一方面，通过将所述平均粒径设定为10μm以下，可以提高添加填料对芯片接合薄膜10的增强效果，提高耐热性。另外，也可以组合使用平均粒径相互不同的填料。另外，填料的平均粒径是利用光度式粒度分布计(HORIBA制，装置名：LA-910)求出的值。
填料的含量相对于环氧树脂、酚醛树脂和丙烯酸类树脂的合计100重量份优选为超过0重量份且80重量份以下，更优选超过0重量份且70重量份以下。填料的含量为0重量份时，不存在添加填料的增强效果，有时芯片接合薄膜10的耐热性下降。另一方面，含量超过80重量份时，对半导体元件、半导体晶片的润湿性下降，有时胶粘性下降。
所述填料的形状没有特别限制，可以使用例如球形、椭球形的填料。
在使所述芯片接合薄膜10预先进行某种程度的交联的情况下，在制作时可以添加与聚合物的分子链末端的官能团等反应的多官能化合物作为交联剂。由此，可以提高高温下的胶粘特性，改善耐热性。另外，交联剂可以添加到第一胶粘剂层1以及第二胶粘剂层2双方中也可以添加到任意一个中。
作为所述交联剂，可以使用现有公知的交联剂。特别是更优选甲苯二异氰酸酯、二苯基甲烷二异氰酸酯、对苯二异氰酸酯、1，5-萘二异氰酸酯、多元醇与二异氰酸酯的加成物等多异氰酸酯化合物。作为交联剂的添加量，相对于所述聚合物100重量份通常优选设定为0.05重量份～7重量份。交联剂的量超过7重量份时，胶粘力下降，因此不优选。另一方面，低于0.05重量份时，凝聚力不足，因此不优选。另外，根据需要，也可以与这样的多异氰酸酯化合物一同含有环氧树脂等其它多官能化合物。
另外，芯片接合薄膜10中，根据需要可以适当配合其它添加剂。作为其它添加剂，可以列举例如：阻燃剂、硅烷偶联剂或离子捕获剂等。
作为所述阻燃剂，可以列举例如：三氧化二锑、五氧化二锑、溴化环氧树脂等。这些阻燃剂可以单独使用或者两种以上组合使用。
作为所述硅烷偶联剂，可以列举例如：β-(3，4-环氧环己基)乙基三甲氧基硅烷、γ-环氧丙氧基丙基三甲氧基硅烷、γ-环氧丙氧基丙基甲基二乙氧基硅烷等。这些化合物可以单独使用或者两种以上组合使用。
作为所述离子捕获剂，可以列举例如：水滑石类、氢氧化铋等。这些离子捕获剂可以单独使用或者两种以上组合使用。
所述第一胶粘剂层1的热固化前的120℃下的剪切损耗模量G”优选在5×102Pa以上且1.5×104Pa以下的范围内，更优选在5×102Pa以上且1.2×104Pa以下的范围内，进一步优选5×102Pa以上且1×104Pa以下的范围内。通过将所述剪切损耗模量G”设定在5×102Pa以上，在将芯片接合薄膜10压接到半导体元件上时，可以防止第一胶粘剂层1的露出，可以防止堵塞被粘物一侧的丝焊用的电气端子。另一方面，通过将所述剪切损耗模量G”设定在1.5×104Pa以下，在所述压接时，可以在不产生空隙(气泡)的情况下将焊线埋没在第一胶粘剂层1中。
所述第二胶粘剂层2的热固化前的120℃下的剪切损耗模量G”优选在2×104Pa以上且1×106Pa以下的范围内，更优选2×104Pa以上且8×105Pa以下的范围内，进一步优选2×104Pa以上且5×105Pa以下的范围内。通过将所述剪切损耗模量G”设定在2×104Pa以上，在将另一个半导体元件芯片接合到半导体元件上时，可以防止在第一胶粘剂层1中埋没的焊线的一部分与另一个半导体元件的背面接触。另一方面，通过将所述剪切损耗模量G”设定在1×106Pa以下，可以确保与半导体晶片的密合性。另外，第一胶粘剂层1和第二胶粘剂层2的剪切损耗模量G”的值，例如可以通过后述的方法测定。
将本实施方式的芯片接合薄膜10芯片接合到半导体元件上时的暂时固着时的第一胶粘剂层1的剪切胶粘力，相对于该半导体元件优选为0.2MPa以上，更优选0.2MPa～10MPa。通过将所述剪切胶粘力设定为0.2MPa以上，即使在不对芯片接合薄膜10进行加热以使其完全热固化的情况下进行丝焊工序，也不会因该工序中的超声波振动或加热而在第一胶粘剂层1与半导体元件间、第二胶粘剂层2与另一个半导体元件间的胶粘面产生剪切变形。即，半导体元件不因丝焊时的超声波振动而活动，由此，可以抑制丝焊的成功率下降。
将半导体晶片安装到第二胶粘剂层2上时的该第二胶粘剂层2与半导体晶片的界面的180度剥离的剥离力优选为0.5N/10mm以上，更优选1N/10mm以上，进一步优选1.5N/10mm以上。通过将180度剥离的剥离力设定为0.5N/10mm以上，在将半导体晶片与芯片接合薄膜10一起进行刀片切割(blade dicing)而形成半导体元件时，可以减少该半导体元件的芯片飞散的发生。另外，所述180度剥离的剥离力是第二胶粘剂层2的热固化前的值。
所述芯片接合薄膜10的厚度优选在40μm～120μm的范围内。通过将总厚度设定为40μm以上，可以将焊线埋入。另一方面，通过设定为120μm以下，可以实现半导体装置的薄型化。另外，设所述第一胶粘剂层1的厚度为d1(μm)、第二胶粘剂层2的厚度为d2(μm)时，d1/(d1+d2)优选在0.6以上且0.95以下的范围内，更优选0.6以上且0.9以下的范围内，进一步优选0.7以上且0.9以下的范围内。通过将所述d1/(d1+d2)设定为0.6以上，可以防止在第一胶粘剂层1的内部埋没的焊线在第二胶粘剂层2一侧突出，可以防止焊线与另一个半导体元件接触。另一方面，通过将所述d1/(d1+d2)设定为0.95以下，即使是在焊线在第二胶粘剂层2一侧突出的情况下，也可防止焊线与另一个半导体元件接触。
所述第一胶粘剂层1中的金属离子含量优选为100ppm以下，更优选80ppm以下。通过将金属离子含量设定为100ppm以下，即使在通过第一胶粘剂层1的内部的焊线有多根的情况下，也可以防止在这些焊线间产生电气干扰，可以制造高可靠性的半导体装置。另外，所述金属离子是指例如来自后述的染料或颜料的金属离子。
所述第二胶粘剂层2中优选含有染料或颜料的至少任意一种。由此，可以容易识别芯片接合薄膜10的表面和背面，并且可以容易与其它种类的芯片接合薄膜区别。结果，可以缩短半导体装置制造工艺中的停机时间，可以提高成品率。另外，在第二胶粘剂层2上层叠其它胶粘剂层的情况下，该其它胶粘剂层中也可以添加染料或颜料。
作为所述染料，没有特别限制，具体地可以列举例如：硝基染料、亚硝基染料、二苯乙烯染料、吡咯啉酮染料、噻唑染料、偶氮染料、多偶氮染料、碳染料、quinoanyl dye(キノアニル染料)、靛酚染料、靛苯胺染料、吲达胺染料、醌亚胺染料、吖嗪染料、氧化染料、嗪染料、噻嗪染料、吖啶染料、二苯基甲烷染料、三苯基甲烷染料、呫吨染料、噻吨染料、硫化染料、吡啶染料、吡啶酮染料、噻二唑染料、噻吩染料、苯并异噻唑染料、二氰基咪唑染料、苯并吡喃染料、苯并二呋喃酮染料、喹啉染料、靛蓝染料、硫靛蓝染料、蒽醌染料、二苯甲酮染料、苯醌染料、萘醌染料、酞菁染料、花青染料、次甲基染料、多次甲基染料、偶氮甲碱染料、缩合次甲基染料、萘二甲酰亚胺染料、紫环酮(perinone)染料、三芳基甲烷染料、呫吨染料、氨基酮染料、醌型染料和靛类染料。这些染料可以单独使用或者两种以上组合使用。
所述染料的配合量，相对于第二胶粘剂层2的全部成分100重量份，优选在0.1重量份～1重量份的范围内，更优选0.1重量份～0.8重量份的范围内。通过将所述配合量设定为0.1重量份以上，可以更容易识别第二胶粘剂层2。另一方面，通过将所述配合量设定为1重量份以下，可以减少杂质离子。
作为所述颜料，没有特别限制，具体地可以列举例如：氧化钛、氧化锌、滑石、黄土、棕土(アンバ一)、高岭土、碳酸钙、氧化铁、灯黑、炉黑、象牙墨、石墨、富勒烯、炭黑、铬绿、钴蓝、翡翠绿、钴绿、酞菁绿、酞菁蓝、米洛丽蓝(ミロリブル一)、坚牢黄、双偶氮黄、缩合偶氮黄、苯并咪唑酮黄、二硝基苯胺橙、苯并咪唑酮橙、紫环酮橙、甲苯胺红、永固桃红、蒽醌红、永固红、萘酚红、缩合偶氮红、苯并咪唑酮桃红、苯并咪唑酮棕、蒽嘧啶黄、喹酞酮黄、钴紫、锰紫等。这些颜料可以单独使用或者两种以上组合使用。
所述颜料的配合量，相对于第二胶粘剂层2的全部成分100重量份，优选在0.3重量份～5重量份的范围内，更优选0.3重量份～3重量份的范围内。通过将所述配合量设定为0.3重量份以上，可以更容易识别第二胶粘剂层2。另一方面，通过将所述配合量设定为5重量份以下，可以减少杂质离子。
所述颜料的平均粒径优选在0.01μm～10μm的范围内，更优选0.01μm～5μm的范围内。通过设定在所述数值范围内，可以使颜料均匀分散。另外，颜料的平均粒径是通过光度式粒度分布计(HORIBA制，装置名：LA-910)求出的值。
所述第一胶粘剂层1和第二胶粘剂层2的至少任意一个的体积电阻率优选为1×1011Ω·cm以上，更优选1×1012Ω·cm以上。通过将体积电阻率设定为1×1011Ω·cm以上，可以得到第一胶粘剂层1及第二胶粘剂层2的充分的绝缘性。另外，第一胶粘剂层1和第二胶粘剂层2的至少任意一个的相对介电常数优选为4.5以下，更优选4以下。通过将相对介电常数设定为4.5以下，可以防止电气特性下降。另外，第一胶粘剂层1和第二胶粘剂层2的至少任意一个的电介质损耗角正切优选为0.02以下，更优选0.01以下。通过将电介质损耗角正切设定为0.02以下、更优选0.01以下，可以防止电气特性下降。
所述第一胶粘剂层1的玻璃化转变温度优选在20℃～60℃的范围内，更优选20℃～50℃的范围内。通过将所述玻璃化转变温度设定在20℃～60℃的范围内，例如，可以控制与切割薄膜12的剥离力，确保良好的拾取性。另外，所述第二胶粘剂层2的玻璃化转变温度优选为60℃以下，更优选50℃以下。通过将所述玻璃化转变温度设定为60℃以下，可以确保对硅晶片的胶粘力。
另外，芯片接合薄膜10优选由隔片保护(未图示)。隔片具有作为在供给实际应用之前保护芯片接合薄膜的保护材料的功能。另外，隔片还可以作为将芯片接合薄膜10转印到切割薄膜上时的支撑基材使用。隔片在向芯片接合薄膜上粘贴工件时剥掉。作为隔片，可以使用聚对苯二甲酸乙二醇酯(PET)、聚乙烯、聚丙烯、以及利用含氟剥离剂、长链烷基丙烯酸酯类剥离剂等剥离剂进行表面涂布后的塑料薄膜或纸等。
(芯片接合薄膜的制造方法)
将用于形成第一胶粘剂层1的第一胶粘剂组合物以达到预定厚度的方式涂布于经聚硅氧烷脱模处理后的第一脱模处理薄膜上，然后在预定条件下进行干燥而形成第一胶粘剂层。干燥条件可以根据需要适当设定。另一方面，将用于形成第二胶粘剂层2的第二胶粘剂组合物以达到预定厚度的方式涂布于经聚硅氧烷脱模处理后的第二脱模处理薄膜上，然后在预定条件下进行干燥而形成第二胶粘剂层。干燥条件可以根据需要适当设定。所述第一脱模处理薄膜和第二脱模处理薄膜没有特别限制，可以列举例如：由聚对苯二甲酸乙二醇酯等形成的薄膜。
另外，以所述第一胶粘剂层和第二胶粘剂层成为粘贴面的方式将两者粘贴，从而可以制作本实施方式的芯片接合薄膜10。
(切割/芯片接合薄膜)
以下，对具有所述芯片接合薄膜10的切割/芯片接合薄膜进行说明。图2是概略表示本实施方式的切割/芯片接合薄膜的示意剖面图。
如图2(a)所示，切割/芯片接合薄膜11具有所述芯片接合薄膜10层叠在切割薄膜12上而形成的结构。所述切割薄膜12具有在基材13上至少层叠有粘合剂层14的结构。芯片接合薄膜10层叠于所述粘合剂层14的芯片接合薄膜粘贴部分14a上。另外，本发明也可以如图2(b)所示为在整个粘合剂层14上层叠有芯片接合薄膜10’的构成的切割/芯片接合薄膜11’。
所述基材13作为切割/芯片接合薄膜11、11’的强度母体。可以列举例如：低密度聚乙烯、线性聚乙烯、中密度聚乙烯、高密度聚乙烯、超低密度聚乙烯、无规共聚聚丙烯、嵌段共聚聚丙烯、均聚丙烯、聚丁烯、聚甲基戊烯等聚烯烃、乙烯-乙酸乙烯酯共聚物、离聚物树脂、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯(无规、交替)共聚物、乙烯-丁烯共聚物、乙烯-己烯共聚物、聚氨酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯等聚酯、聚碳酸酯、聚酰亚胺、聚醚醚酮、聚酰亚胺、聚醚酰亚胺、聚酰胺、全芳族聚酰胺、聚苯硫醚、芳族聚酰胺(纸)、玻璃、玻璃布、含氟树脂、聚氯乙烯、聚偏二氯乙烯、纤维素类树脂、聚硅氧烷树脂、金属(箔)、纸等。粘合剂层14为紫外线固化型时，优选基材13对紫外线具有透射性。
另外，作为基材13的材料，可以列举所述树脂的交联体等聚合物。所述塑料薄膜可以不拉伸而使用，也可以根据需要进行单轴或双轴拉伸处理后使用。利用通过拉伸处理等而赋予了热收缩性的树脂片，在切割后通过使该基材13热收缩，可以减小粘合剂层14与芯片接合薄膜10、10’的胶粘面积，从而可以容易地回收半导体芯片。
为了提高与邻接层的密合性、保持性等，基材13的表面可以实施惯用的表面处理，例如铬酸处理、臭氧暴露、火焰暴露、高压电击暴露、电离辐射线处理等化学或物理处理、利用底涂剂(例如后述的粘合物质)的涂布处理。
所述基材13可以适当地选择使用同种或不同种类的材料，根据需要也可以使用将多种材料混合后的材料。另外，为了赋予基材13防静电性能力，可以在所述基材13上设置包含金属、合金、它们的氧化物等的厚度为的导电物质的蒸镀层。基材13也可以是单层或者两种以上的多层。
基材13的厚度没有特别限制，可以适当确定，一般为约5μm～约200μm。
另外，在不损害本发明的效果等的范围内，基材13中也可以含有各种添加剂(例如，着色剂、填充剂、增塑剂、抗老化剂、抗氧化剂、表面活性剂、阻燃剂等)。
所述粘合剂层14由紫外线固化型粘合剂形成的情况下，通过照射紫外线可以增大交联度从而可以容易地使其粘合力降低，因此，通过仅对如图2(b)所示的粘合剂层14的与半导体晶片粘贴部分对应的部分14a照射紫外线，可以设置与其它部分14b的粘合力的差。
另外，通过根据图2(a)所示的芯片接合薄膜10使紫外线固化型粘合剂层14固化，可以容易地形成粘合力显著下降的所述部分14a。由于在固化且粘合力下降的所述部分14a上粘贴有芯片接合薄膜10，因此粘合剂层14的所述部分14a与第一胶粘剂层1的界面具有在拾取时容易剥离的性质。另一方面，未照射紫外线的部分具有充分的粘合力，形成所述部分14b。
如前所述，图2(b)所示的切割/芯片接合薄膜11’的粘合剂层14中，通过未固化的紫外线固化型粘合剂形成的所述部分14b与芯片接合薄膜10粘合，可以确保切割时的保持力。这样，紫外线固化型粘合剂可以以良好的胶粘-剥离平衡支撑用于将半导体芯片固着到衬底等被粘物上的芯片接合薄膜10。在图2(a)所示的切割/芯片接合薄膜11的粘合剂层14中，所述部分14b可以将切割环固定。作为所述被粘物6，没有特别限制，可以列举例如：BGA衬底等各种衬底、引线框、半导体元件、垫片等。
所述紫外线固化型粘合剂，可以没有特别限制地使用具有碳碳双键等紫外线固化性的官能团、并且显示粘合性的粘合剂。作为紫外线固化型粘合剂，可以例示例如：在丙烯酸类粘合剂、橡胶类粘合剂等一般的压敏粘合剂中配合紫外线固化性的单体成分或低聚物成分得到的添加型的紫外线固化型粘合剂。
作为所述压敏粘合剂，从半导体晶片或玻璃等避忌污染的电子部件的超纯水或醇等有机溶剂的清洁洗涤性等的观点考虑，优选以丙烯酸类聚合物为基础聚合物的丙烯酸类粘合剂。
作为所述丙烯酸类聚合物，可以列举由包含丙烯酸酯和含羟基单体的单体组合物形成的丙烯酸类聚合物。其中，优选不含有含羧基单体。
作为所述丙烯酸酯，优选使用以化学式CH2＝CHCOOR(式中，R为碳原子数6～10、更优选碳原子数8～9的烷基)表示的单体。碳原子数小于6时，剥离力过大，有时拾取性下降。另一方面，碳原子数超过10时，与芯片接合薄膜的胶粘性或密合性下降，结果，有时在切割时产生芯片飞散。
作为由所述化学式表示的单体，可以列举例如：丙烯酸己酯、丙烯酸庚酯、丙烯酸辛酯、丙烯酸异辛酯、丙烯酸-2-乙基己酯、丙烯酸壬酯、丙烯酸异壬酯、丙烯酸癸酯、丙烯酸异癸酯等。这些单体中，优选所述烷基R的碳原子数为8～9的单体，具体地优选丙烯酸-2-乙基己酯、丙烯酸异辛酯。另外，前面例示单体可以单独使用或者两种以上组合使用。
另外，所述丙烯酸酯的含量相对于全部单体成分优选为50重量％～99重量％，更优选70重量％～90重量％。含量低于50重量％时，剥离力过大，有时拾取性下降。但是，超过99重量％时，粘合性下降，有时在切割时产生芯片飞散。
所述丙烯酸类聚合物，也可以含有除所述化学式表示的单体以外的丙烯酸酯作为单体成分。作为这样的丙烯酸酯，可以列举除所述化学式表示的单体以外的丙烯酸烷基酯、以及具有芳香环的丙烯酸酯(例如，丙烯酸苯酯等丙烯酸芳酯等)、具有脂环烃基的丙烯酸酯(例如，丙烯酸环戊酯、丙烯酸环己酯等丙烯酸环烷酯、丙烯酸异冰片酯等)等。这些单体成分中，所述丙烯酸烷基酯、丙烯酸环烷酯是优选的，特别优选的是丙烯酸烷基酯。例示的丙烯酸酯可以单独使用或者两种以上组合使用。
作为除所述化学式表示的单体以外的丙烯酸烷基酯，可以列举例如：丙烯酸甲酯、丙烯酸乙酯、丙烯酸丙酯、丙烯酸异丙酯、丙烯酸丁酯、丙烯酸异丁酯、丙烯酸仲丁酯、丙烯酸叔丁酯、丙烯酸戊酯、丙烯酸异戊酯等烷基的碳原子数为5以下的丙烯酸烷基酯；丙烯酸十一烷酯、丙烯酸十二烷酯、丙烯酸十三烷酯、丙烯酸十四烷酯、丙烯酸十六烷酯、丙烯酸十八烷酯、丙烯酸二十烷酯等烷基的碳原子数为11以上(优选11～30)的丙烯酸烷基酯等。
另外，所述化学式表示的单体等丙烯酸烷基酯，可以是直链、支链的任意形式的丙烯酸烷基酯。
所述丙烯酸类聚合物，含有可以与所述丙烯酸酯共聚的含羟基单体作为必要成分。作为含羟基单体，可以列举例如：(甲基)丙烯酸-2-羟基乙酯、(甲基)丙烯酸-2-羟基丙酯、(甲基)丙烯酸-4-羟基丁酯、(甲基)丙烯酸-6-羟基己酯、(甲基)丙烯酸-8-羟基辛酯、(甲基)丙烯酸-10-羟基癸酯、(甲基)丙烯酸-12-羟基月桂酯、(甲基)丙烯酸(4-羟甲基环己基)甲酯等。这些单体可以单独使用或者两种以上组合使用。
所述含羟基单体的含量，相对于全部单体成分优选为1重量％～30重量％的范围内，更优选3重量％～10重量％的范围内。含量低于1重量％时，粘合剂的凝聚力下降，有时拾取性下降。另一方面，含量超过30重量％时，粘合剂的极性增大，与芯片接合薄膜的相互作用变强，从而难以剥离。
为了改善凝聚力、耐热性等，所述丙烯酸类聚合物根据需要可以含有与能够同所述丙烯酸酯或含羟基单体共聚的其它单体成分对应的单元。作为这样的其它单体成分，可以列举例如：甲基丙烯酸甲酯、甲基丙烯酸乙酯、甲基丙烯酸丙酯、甲基丙烯酸异丙酯、甲基丙烯酸丁酯、甲基丙烯酸异丁酯、甲基丙烯酸仲丁酯、甲基丙烯酸叔丁酯等甲基丙烯酸酯；马来酸酐、衣康酸酐等酸酐单体；苯乙烯磺酸、烯丙磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺丙磺酸、(甲基)丙烯酸磺丙酯、(甲基)丙烯酰氧基萘磺酸等含磺酸基单体；丙烯酰磷酸-2-羟基乙酯等含磷酸基单体；苯乙烯、乙烯基甲苯、α-甲基苯乙烯等苯乙烯类单体；乙烯、丁二烯、异戊二烯、异丁烯等烯烃或二烯类；氯乙烯等含卤素原子单体；含氟(甲基)丙烯酸酯等含氟原子单体；丙烯酰胺、丙烯腈等。
所述丙烯酸类聚合物，如前所述，优选不含有含羧基单体。这是因为含有含羧基单体时，羧基与芯片接合薄膜10中的环氧树脂的环氧基发生反应，由此粘合剂层14与芯片接合薄膜10的胶粘性增大，从而两者的剥离性下降。作为这样的含羧基单体，可以列举例如：丙烯酸、甲基丙烯酸、(甲基)丙烯酸羧基乙酯、(甲基)丙烯酸羧基戊酯、衣康酸、马来酸、富马酸、巴豆酸等。
所述丙烯酸类聚合物，可以通过将单一单体或两种以上单体的混合物聚合来得到。聚合可以通过溶液聚合(例如，自由基聚合、阴离子聚合、阳离子聚合等)、乳液聚合、本体聚合、悬浮聚合、光聚合(例如，紫外线(UV)聚合)等任意方式进行。从防止对洁净的被粘物的污染等观点考虑，优选低分子量物质的含量少。从该点考虑，丙烯酸类聚合物的数均分子量优选为约35万～约100万，更优选约45万～约80万。
另外，为了提高作为基础聚合物的丙烯酸类聚合物等的数均分子量，所述粘合剂中也可以适当采用外部交联剂。外部交联方法的具体手段可以列举：添加多异氰酸酯化合物、环氧化合物、氮丙啶化合物、三聚氰胺类交联剂等所谓的交联剂并使其反应的方法。使用外部交联剂时，其使用量根据与欲交联的基础聚合物的平衡以及作为粘合剂的使用用途适当确定。一般而言，相对于所述基础聚合物100重量份，优选配合约5重量份以下，更优选配合0.1重量份～5重量份。另外，根据需要，在粘合剂中除所述成分以外也可以使用现有公知的各种增粘剂、抗老化剂等添加剂。
作为配合的所述紫外线固化性单体成分，可以列举例如：氨基甲酸酯低聚物、氨基甲酸酯(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、四羟甲基甲烷四(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、季戊四醇四(甲基)丙烯酸酯、二季戊四醇单羟基五(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、1，4-丁二醇二(甲基)丙烯酸酯等。另外，紫外线固化性低聚物成分可以列举：氨基甲酸酯类、聚醚类、聚酯类、聚碳酸酯类、聚丁二烯类等各种低聚物，其分子量在约100～约30000的范围内是适当的。紫外线固化性单体成分或低聚物成分的配合量可以根据所述粘合剂层的种类适当地确定能够降低粘合剂层的粘合力的量。一般而言，相对于构成粘合剂的丙烯酸类聚合物等基础聚合物100重量份，例如为5重量份～500重量份，优选约40重量份～约150重量份。
另外，作为紫外线固化型粘合剂，除了前面说明的添加型紫外线固化型粘合剂以外，还可以列举使用在聚合物侧链或主链中或者主链末端具有碳碳双键的聚合物作为基础聚合物的内在型紫外线固化型粘合剂。内在型紫外线固化型粘合剂无需含有或者不大量含有作为低分子量成分的低聚物成分等，因此低聚物成分等不会随时间推移在粘合剂中移动，可以形成稳定的层结构的粘合剂层，因此优选。
所述具有碳碳双键的基础聚合物，可以没有特别限制地使用具有碳碳双键并且具有粘合性的聚合物。作为这样的基础聚合物，优选以丙烯酸类聚合物作为基本骨架的聚合物。作为丙烯酸类聚合物的基本骨架，可以列举前面例示过的丙烯酸类聚合物。
向所述丙烯酸类聚合物中引入碳碳双键的方法没有特别限制，可以采用各种方法，而将碳碳双键导入聚合物侧链在分子设计上比较容易。可以列举例如：预先将具有官能团的单体与丙烯酸类聚合物共聚后，使具有能够与该官能团反应的官能团和碳碳双键的化合物在保持碳碳双键的紫外线固化性的情况下进行缩合或加成反应的方法。
作为这些官能团的组合例，可以列举例如：羧基与环氧基、羧基与氮丙啶基、羟基与异氰酸酯基等。这些官能团的组合中考虑反应追踪的容易性，优选羟基与异氰酸酯基的组合。另外，如果是通过这些官能团的组合而生成所述具有碳碳双键的丙烯酸类聚合物的组合，则官能团可以在丙烯酸类聚合物与所述化合物的任意一侧，而在所述的优选组合中，优选丙烯酸类聚合物具有羟基、所述化合物具有异氰酸酯基的情况。此时，作为具有碳碳双键的异氰酸酯化合物，可以列举例如：甲基丙烯酰异氰酸酯、2-甲基丙烯酰氧乙基异氰酸酯、间异丙烯基-α，α-二甲基联苯酰异氰酸酯等。另外，作为丙烯酸类聚合物，可以使用将前面例示的含羟基单体或2-羟基乙基乙烯基醚、4-羟基丁基乙烯基醚、二乙二醇单乙烯基醚的醚类化合物等共聚而得到的聚合物。
所述内在型紫外线固化型粘合剂可以单独使用所述具有碳碳双键的基础聚合物(特别是丙烯酸类聚合物)，也可以在不损害特性的范围内配合所述紫外线固化性单体成分或低聚物成分。紫外线固化性低聚物成分等相对于基础聚合物100重量份通常在30重量份的范围内，优选0重量份～10重量份的范围。
所述紫外线固化型粘合剂在通过紫外线等固化时含有光聚合引发剂。作为光聚合引发剂，可以列举例如：4-(2-羟基乙氧基)苯基(2-羟基-2-丙基)酮、α-羟基-α，α’-二甲基苯乙酮、2-甲基-2-羟基苯丙酮、1-羟基环己基苯基酮等α-酮醇类化合物；甲氧基苯乙酮、2，2-二甲氧基-2-苯基苯乙酮、2，2-二乙氧基苯乙酮、2-甲基-1-[4-(甲硫基)苯基]-2-(N-吗啉基)丙烷-1-酮等苯乙酮类化合物；苯偶姻乙醚、苯偶姻异丙醚、茴香偶姻甲醚等苯偶姻醚类化合物；联苯酰二甲基缩酮等缩酮类化合物；2-萘磺酰氯等芳香族磺酰氯类化合物；1-苯基-1，2-丙二酮-2-(O-乙氧基羰基)肟等光活性肟类化合物；二苯甲酮、苯甲酰苯甲酸、3，3’-二甲基-4-甲氧基二苯甲酮等二苯甲酮类化合物；噻吨酮、2-氯噻吨酮、2-甲基噻吨酮、2，4-二甲基噻吨酮、异丙基噻吨酮、2，4-二氯噻吨酮、2，4-二乙基噻吨酮、2，4-二异丙基噻吨酮等噻吨酮类化合物；樟脑醌；卤代酮；酰基氧化膦；酰基膦酸酯等。光聚合引发剂的配合量相对于构成粘合剂的丙烯酸类聚合物等基础聚合物100重量份，例如为约0.05重量份～约20重量份。
另外，作为紫外线固化型粘合剂，可以列举例如：日本特开昭60-196956号公报中所公开的、含有具有2个以上不饱和键的加成聚合性化合物、具有环氧基的烷氧基硅烷等光聚合性化合物、和羰基化合物、有机硫化合物、过氧化物、胺、盐类化合物等光聚合引发剂的橡胶类粘合剂或丙烯酸类粘合剂等。
作为在所述粘合剂层14中形成所述部分14a的方法，可以列举：在基材13上形成紫外线固化型粘合剂层14后，对所述部分14a局部地照射紫外线使其固化的方法。局部的紫外线照射可以通过形成有与半导体晶片粘贴部分10a以外的部分10b等对应的图案的光掩模来进行。另外，可以列举点状照射紫外线进行固化的方法等。紫外线固化型粘合剂层14的形成可以通过将设置在隔片上的紫外线固化型粘合剂层转印到基材13上来进行。局部的紫外线照射也可以对设置在隔片上的紫外线固化型粘合剂层14进行。
切割/芯片接合薄膜10的粘合剂层14中，可也以对粘合剂层14的一部分进行紫外线照射，使所述部分14a的粘合力＜其它部分14b的粘合力。即，可以使用对基材13的至少单面的、与半导体晶片粘贴部分10a对应的部分以外的部分的整体或局部进行遮光的基材，在该基材上形成紫外线固化型粘合剂层14后进行紫外线照射，使与半导体晶片粘贴部分10a对应的部分固化，从而形成粘合力下降的所述部分14a。作为遮光材料，可以通过在支撑薄膜上印刷或蒸镀等能够作为光掩模的材料来制作。由此，可以有效地制造本发明的切割/芯片接合薄膜10。
关于切割/芯片接合薄膜11，优选以粘合剂层14中的所述部分14a对第一胶粘剂层1的粘合力小于所述其它部分14b对切割环的粘合力的方式进行设计。所述部分14a对第一胶粘剂层1的粘合力，优选为0.5N/20mm以下，更优选0.01N/20mm～0.42N/20mm，进一步优选0.01N/20mm～0.35N/20mm。另一方面，所述其它部分14b对切割环的粘合力，优选为0.5N/20mm～20N/20mm。即使所述部分14a的剥落粘合力低，通过所述其它部分14b的粘合力，也可以抑制芯片飞散，发挥对晶片加工充分的保持力。另外，这些粘合力基于在常温(23℃)、剥离角度90度、拉伸(剥离)速度300mm/分钟条件下的测定值。
切割/芯片接合薄膜11’中，优选以粘合剂层14中的所述部分14a对第一胶粘剂层1的粘合力比所述其它部分14b对不同于半导体晶片粘贴部分1a的部分1b的粘合力小的方式进行设计。基于常温(23℃)下的粘合力(剥离角度90度、剥离速度300mm/分钟)，所述部分14a的粘合力从晶片的固定保持力或形成的芯片的回收性等观点考虑优选为0.01N/20mm～0.2N/20mm。粘合力低于0.01N/20mm时，半导体元件的胶粘固定不充分，因此在切割时有时产生芯片飞散。另外，粘合力超过0.2N/20mm时，粘合剂层14与第一胶粘剂层1过度胶粘，因此有时半导体元件难以拾取。
另外，关于所述切割/芯片接合薄膜11、11’，优选以第二胶粘剂层2对半导体晶片的粘合力比第一胶粘剂层1对所述部分14a的粘合力大的方式进行设计。对半导体晶片的粘合力，可以根据半导体晶片的种类进行适当调节。第一胶粘剂层1对所述部分14a的粘合力(常温(23℃)、剥离角度90度、剥离速度300mm/分钟)优选为0.5N/20mm以下，更优选0.01N/20mm～0.42N/20mm，进一步优选0.01N/20mm～0.35N/20mm。另一方面，第二胶粘剂层2对半导体晶片的粘合力(常温(23℃)、剥离角度90度、剥离速度300mm/分钟)从切割时、拾取时、芯片接合时的可靠性、拾取性的观点考虑，优选为10N/20mm～50N/20mm以下，更优选10N/20mm～30N/20mm。
另外，在紫外线照射时因氧而产生固化障碍的情况下，优选从紫外线固化型粘合剂层14的表面隔绝氧(空气)。其方法可以列举例如：用隔片包覆粘合剂层14的表面的方法、或者在氮气氛围中进行紫外线等紫外线照射的方法等。
粘合剂层14的厚度没有特别限制，从同时实现防止芯片切割面的缺陷和固定保持胶粘层等观点考虑，优选为约1μm至约50μm。进一步优选2μm～30μm、更优选5μm～25μm。另外，粘合剂层14可以为单层，也可以为多层层叠而成。
粘合剂层14的剪切储能模量在23℃和150℃下优选为5×104Pa～1×1010Pa，更优选1×105Pa～1×108Pa。剪切储能模量低于5×104Pa时，有时粘合剂层14与芯片接合薄膜10、10’的剥离变得困难。另一方面，剪切储能模量超过1×1010Pa时，有时粘合剂层14与芯片接合薄膜10、10’之间的密合性下降。粘合剂层14的剪切储能模量是通过如下方法得到的值。即，首先将粘合剂层成形为厚约1.5mm、直径7.9mm的圆筒状。然后，使用Rheometric Scientific公司制造的ARES粘弹性测定装置作为动态粘弹性测定装置，将各粘合剂层安装到平行板夹具上，在施与频率1Hz的剪切应变的同时使温度以5℃/分钟的升温速度在23℃至150℃的温度范围变化。通过测定此时的弹性模量，可以得到23℃和150℃下的剪切储能模量。另外，粘合剂层14为辐射线固化型的情况下，所述剪切储能模量的值为辐射线固化后的值。另外，剪切储能模量例如可以通过添加外部交联剂来适当调节。
另外，在不损害本发明效果等的范围内，粘合剂层14中可以含有各种添加剂(例如，着色剂、增稠剂、增量剂、填充剂、增粘剂、增塑剂、抗老化剂、抗氧化剂、表面活性剂、交联剂等)。
本实施方式的切割/芯片接合薄膜10，可以通过以下方式制作。
首先，基材层13可以通过现有公知的制膜方法制成膜。作为该制膜方法，可以例示例如：压延制膜法、有机溶剂中的流延法、密闭体系中的吹塑挤出法、T形模头挤出法、共挤出法、干式层压法等。
然后，在基材层13上涂布粘合剂组合物，并进行干燥(根据需要进行加热交联)，从而形成粘合剂层14。作为涂布方法可以列举：辊涂、丝网涂布、凹版涂布等。另外，涂布可以直接在基材13上进行，也可以涂布到表面进行剥离处理后的剥离纸等上后转印到基材13上。
接着，以芯片接合薄膜10中的第一胶粘剂层1与粘合剂层14为粘贴面的方式将两者粘贴。另外，芯片接合薄膜10的粘贴，在粘合剂层14中的芯片接合薄膜粘贴部分14a上进行。由此，可以得到本实施方式的切割/芯片接合薄膜10。
(半导体装置的制造方法)
以下对使用本实施方式的切割/芯片接合薄膜11制造半导体装置的方法进行说明。本实施方式的切割/芯片接合薄膜11，可以适合用于将多个半导体芯片层叠在被粘物上进行三维安装的情况。更具体而言，适合在已经芯片接合到被粘物上并且通过焊线与该被粘物电连接的半导体芯片上安装另一个半导体芯片的情况(FoW(线上薄膜(Film onWire)))。以下，以将多个半导体芯片进行三维安装的情况为例进行说明。图3是表示通过芯片接合薄膜安装半导体元件的例子的示意剖面图。
首先，如图3所示，在切割/芯片接合薄膜11中的第二胶粘剂层2上压接半导体晶片4，将其胶粘保持而固定(安装工序)。本工序在利用压接辊等挤压手段进行挤压的同时进行。压接时的温度可以根据需要适当设定，通常优选在40℃～100℃的范围内。另外，压力也可以根据需要适当设定，通常优选在0.1MPa～1MPa的范围内。另外，在粘贴有半导体晶片4的切割/芯片接合薄膜11的粘合剂层14周边部，粘贴有切割环17。
然后，如图4所示，进行半导体晶片4的切割(切割工序)。由此，将半导体晶片4切割为规定的尺寸而小片化，形成所述另一个半导体芯片5。切割例如按照常规方法从半导体晶片4的电路面一侧进行。另外，切入深度优选进行到切割薄膜12。本工序中使用的切割装置没有特别限制，可以使用现有公知的切割装置。另外，即使在切割后半导体芯片5也由切割/芯片接合薄膜11胶粘固定，因此可以抑制芯片缺口或芯片飞散，并且也可以抑制另一个半导体芯片5的破损。
为了将由切割/芯片接合薄膜11胶粘固定的另一个半导体芯片5与芯片接合薄膜10(第一胶粘剂层1和第二胶粘剂层2)一起从切割薄膜上剥离，进行拾取(拾取工序)。拾取的方法没有特别限制，可以采用现有公知的各种方法。可以列举例如，用针将各个另一个半导体芯片5从切割/芯片接合薄膜11一侧向上推，利用拾取装置将被上推的另一个半导体芯片5拾取的方法等。另外，拾取条件也可以根据需要适当设定。另外，粘合剂层14中的所述芯片接合薄膜粘贴部分14a预先进行了紫外线固化，因此拾取可以在不对粘合剂层14照射紫外线的情况下进行。但是，也可以通过对粘合剂层14照射紫外线而进一步减小对芯片接合薄膜的胶粘力的情况下进行拾取。
然后，如图5和图6所示，将带有芯片接合薄膜的另一个半导体芯片5芯片接合到已经使用另一芯片接合薄膜8芯片接合到被粘物6上的半导体芯片15上(芯片接合工序)。芯片接合工序以焊线7的一部分埋没到第一胶粘剂层1的内部的方式利用压接来进行。另外，芯片接合薄膜10具有第二胶粘剂层2，因此焊线7不接触另一个半导体芯片5的背面。芯片接合条件可以根据需要适当设定，通常可以在80℃～160℃的芯片接合温度、0.05MPa～1MPa的芯片接合压力、0.1秒～10秒的芯片接合时间的范围内进行。
接着，通过对芯片接合薄膜10进行加热处理而使其热固化，从而将另一个半导体芯片5胶粘到半导体芯片15上(热固化工序)。作为加热处理条件，优选温度在80℃～180℃的范围内，并且加热时间为0.1小时～24小时、优选0.1小时～4小时、更优选0.1小时～1小时的范围内。
然后，进行利用焊线7将被粘物6的端子部(内部引线)的前端与另一个半导体芯片5上的电极焊盘(未图示)电连接的丝焊工序。作为所述焊线7，可以使用例如：金线、铝线或铜线等。进行丝焊时的温度在80℃～250℃的范围内、优选80℃～220℃的范围内进行。另外，其加热时间为几秒～几分钟。接线在加热到所述温度范围内的状态下通过超声波的振动能与外加加压的压接能的组合来进行。
在此，热固化后的芯片接合薄膜10在175℃下优选具有0.01MPa以上的剪切胶粘力，更优选0.01MPa～5MPa。通过使热固化后的175℃下的剪切胶粘力为0.01MPa以上，可以防止由于丝焊工序时的超声波振动或加热而在芯片接合薄膜10与另一个半导体芯片5或被粘物6的胶粘面产生剪切变形。即，半导体元件不会因丝焊时的超声波振动而活动，由此，可以防止丝焊的成功率下降。
另外，丝焊工序也可以在不进行通过所述热固化工序使芯片接合薄膜10热固化的情况下进行。在该情况下，如前所述，芯片接合薄膜10’的25℃下的剪切胶粘力对于半导体芯片15优选为0.2MPa以上，更优选0.2MPa～10MPa。由此，即使在不使芯片接合薄膜10完全热固化的情况下进行丝焊工序，也不会由于该工序中的超声波振动或加热而在芯片接合薄膜10与半导体芯片15或另一个半导体芯片5的胶粘面上产生剪切变形。即，半导体元件不会因丝焊时的超声波振动而活动，由此，可以防止丝焊的成功率下降。另外，即使进行丝焊工序，未固化的芯片接合薄膜10也不会完全热固化。
接着，如图7所示，用密封树脂9将半导体芯片15等密封(密封工序)。本工序为了保护搭载于被粘物6的半导体芯片15等或焊线7而进行。本工序通过用模具将密封用的树脂成形来进行。作为密封树脂9，例如使用环氧类的树脂。树脂密封时的加热温度，通常在175℃下进行60秒～90秒，但是，本发明不限于此，也可以在例如165℃～185℃下进行几分钟固化。由此，使密封树脂固化，并且在芯片接合薄膜10未被热固化的情况下也可以使该芯片接合薄膜10热固化。即，本发明中，即使在不进行后述的后固化工序的情况下，也可以在本工序中使芯片接合薄膜10热固化而胶粘，从而可以有助于减少制造工序数以及缩短半导体装置的制造时间。
在所述后固化工序中，使在所述密封工序中固化不足的密封树脂9完全固化。即使在密封工序中芯片接合薄膜10未被热固化的情况下，在本工序中，也可以与密封树脂9的固化一起使芯片接合薄膜10热固化而胶粘固定。本工序中的加热温度，根据密封树脂的种类而不同，例如，在165℃～185℃的范围内，加热时间为约0.5小时～约8小时。
实施例
以下，例示本发明的优选实施例进行详细说明，但是，该实施例中记载的材料或配合量等只要没有特别限定的记载，则本发明的范围并不限于此。另外，“份”是指“重量份”。
(实施例1)
[第一胶粘剂层的制作]
将作为以丙烯酸乙酯-甲基丙烯酸甲酯为主成分的丙烯酸类共聚物的丙烯酸酯类聚合物(根上工业株式会社制，商品名：パラクロンW-197CM)100份、环氧树脂A(JER株式会社制，商品名：Epicoat 1004)242份、环氧树脂B(JER株式会社制，商品名：Epicoat 827)220份、酚醛树脂(三井化学株式会社制，商品名：ミレツクスXLC-4L)489份、平均粒径500nm的球形二氧化硅(アドマテツクス株式会社制，商品名：SO-25R)660份和作为热固化催化剂的2-十一烷基咪唑(四国化成工业株式会社制，商品名：C11-Z)3份溶解于甲乙酮中，制备浓度23.6重量％的第一胶粘剂组合物。
将该第一胶粘剂组合物溶液涂布到聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜制成的脱模处理薄膜A(剥离衬垫)上，然后在130℃干燥2分钟。由此，制作厚度60μm的第一胶粘剂层。
[第二胶粘剂层的制作]
将二聚环戊二烯型环氧树脂(DIC株式会社制，商品名：EPICLONHP-7200H)10份、酚醛树脂(三井化学株式会社制造，商品名：ミレツクスXLC-4L)10份、作为丙烯酸类树脂的丙烯酸酯类聚合物(ナガセケムテツクス株式会社制，商品名：SG-80H)100份和球形二氧化硅(アドマテツクス株式会社制，商品名：SO-25R)63份溶解于甲乙酮中，制备浓度23.6重量％的第二胶粘剂组合物。
将该第二胶粘剂组合物溶液涂布到聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜制成的脱模处理薄膜B(剥离衬垫)上，然后在130℃干燥2分钟。由此，制作厚度10μm的第二胶粘剂层。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度70μm的芯片接合薄膜。粘贴条件是：温度80℃、粘贴压力0.3MPa、层压速度10mm/秒。
(实施例2)
[第一胶粘剂层的制作]
将作为以丙烯酸乙酯-甲基丙烯酸甲酯为主成分的丙烯酸类共聚物的丙烯酸酯类聚合物(根上工业株式会社制，商品名：パラクロンW-197CM)100份、环氧树脂A(JER株式会社制，商品名：Epicoat 1004)53份、环氧树脂B(JER株式会社制，商品名：Epicoat 827)56份、酚醛树脂(三井化学株式会社制，商品名：ミレツクスXLC-4L)146份、球形二氧化硅(アドマテツクス株式会社制，商品名：SO-25R)150份和作为热固化催化剂的2-十一烷基咪唑(四国化成工业株式会社制，商品名：C11-Z)3份溶解于甲乙酮中，制备浓度23.6重量％的第一胶粘剂组合物。
将该第一胶粘剂组合物溶液涂布到聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜制成的脱模处理薄膜A(剥离衬垫)上，然后在130℃干燥2分钟。由此，制作厚度60μm的第一胶粘剂层。
[第二胶粘剂层的制作]
将二聚环戊二烯型环氧树脂(DIC株式会社制，商品名：EPICLONHP-7200H)20份、酚醛树脂(三井化学株式会社制造，商品名：ミレツクスXLC-4L)16份、作为丙烯酸类树脂的丙烯酸酯类聚合物(ナガセケムテツクス株式会社制，商品名：SG-80H)100份和球形二氧化硅(アドマテツクス株式会社制，商品名：SO-25R)60份溶解于甲乙酮中，制备浓度23.6重量％的第二胶粘剂组合物。
将该第二胶粘剂组合物溶液涂布到聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜制成的脱模处理薄膜B(剥离衬垫)上，然后在130℃干燥2分钟。由此，制作厚度10μm的第二胶粘剂层。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度70μm的芯片接合薄膜。粘贴条件是：温度80℃、粘贴压力0.3MPa、层压速度10mm/秒。
(实施例3)
[第一胶粘剂层的制作]
将作为以丙烯酸乙酯-甲基丙烯酸甲酯为主成分的丙烯酸类共聚物的丙烯酸酯类聚合物(根上工业株式会社制，商品名：パラクロンW-197CM)100份、环氧树脂A(JER株式会社制，商品名：Epicoat 1004)33份、环氧树脂B(JER株式会社制，商品名：Epicoat 827)36份、酚醛树脂(三井化学株式会社制，商品名：ミレツクスXLC-4L)76份、球形二氧化硅(アドマテツクス株式会社制，商品名：SO-25R)100份和作为热固化催化剂的2-十一烷基咪唑(四国化成工业株式会社制，商品名：C11-Z)3份溶解于甲乙酮中，制备浓度23.6重量％的第一胶粘剂组合物。
将该第一胶粘剂组合物溶液涂布到聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜制成的脱模处理薄膜A(剥离衬垫)上，然后在130℃干燥2分钟。由此，制作厚度60μm的第一胶粘剂层。
[第二胶粘剂层的制作]
将二聚环戊二烯型环氧树脂(DIC株式会社制，商品名：EPICLONHP-7200H)44份、酚醛树脂(三井化学株式会社制造，商品名：ミレツクスXLC-4L)54份、作为丙烯酸类树脂的丙烯酸酯类聚合物(ナガセケムテツクス株式会社制，商品名：SG-80H)100份和球形二氧化硅(アドマテツクス株式会社制，商品名：SO-25R)100份溶解于甲乙酮中，制备浓度23.6重量％的第二胶粘剂组合物。
将该第二胶粘剂组合物溶液涂布到聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜制成的脱模处理薄膜B(剥离衬垫)上，然后在130℃干燥2分钟。由此，制作厚度10μm的第二胶粘剂层。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度70μm的芯片接合薄膜。粘贴条件是：温度80℃、粘贴压力0.3MPa、层压速度10mm/秒。
(实施例4)
[第一胶粘剂层的制作]
将作为以丙烯酸乙酯-甲基丙烯酸甲酯为主成分的丙烯酸类共聚物的丙烯酸酯类聚合物(根上工业株式会社制，商品名：パラクロンW-197CM)100份、环氧树脂A(JER株式会社制，商品名：Epicoat 1004)242份、环氧树脂B(JER株式会社制，商品名：Epicoat 827)220份、酚醛树脂(三井化学株式会社制，商品名：ミレツクスXLC-4L)489份、球形二氧化硅(アドマテツクス株式会社制，商品名：SO-25R)660份和作为热固化催化剂的2-十一烷基咪唑(四国化成工业株式会社制，商品名：C11-Z)3份溶解于甲乙酮中，制备浓度23.6重量％的第一胶粘剂组合物。
将该第一胶粘剂组合物溶液涂布到聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜制成的脱模处理薄膜A(剥离衬垫)上，然后在130℃干燥2分钟。由此，制作厚度60μm的第一胶粘剂层。
[第二胶粘剂层的制作]
将作为丙烯酸类树脂的丙烯酸酯类聚合物(ナガセケムテツクス株式会社制，商品名：SG-80H)100份和球形二氧化硅(アドマテツクス株式会社制，商品名：SO-25R)50份溶解于甲乙酮中，制备浓度23.6重量％的第二胶粘剂组合物。
将该第二胶粘剂组合物溶液涂布到聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜制成的脱模处理薄膜B(剥离衬垫)上，然后在130℃干燥2分钟。由此，制作厚度10μm的第二胶粘剂层。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度70μm的芯片接合薄膜。粘贴条件是：温度80℃、粘贴压力0.3MPa、层压速度10mm/秒。
(实施例5)
[第一胶粘剂层的制作]
将作为以丙烯酸乙酯-甲基丙烯酸甲酯为主成分的丙烯酸类共聚物的丙烯酸酯类聚合物(根上工业株式会社制，商品名：パラクロンW-197CM)100份、环氧树脂A(JER株式会社制，商品名：Epicoat 1004)23份、环氧树脂B(JER株式会社制，商品名：Epicoat 827)26份、酚醛树脂(三井化学株式会社制，商品名：ミレツクスXLC-4L)52份、球形二氧化硅(アドマテツクス株式会社制，商品名：SO-25R)120份和作为热固化催化剂的2-十一烷基咪唑(四国化成工业株式会社制，商品名：C11-Z)3份溶解于甲乙酮中，制备浓度23.6重量％的第一胶粘剂组合物。
将该第一胶粘剂组合物溶液涂布到聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜制成的脱模处理薄膜A(剥离衬垫)上，然后在130℃干燥2分钟。由此，制作厚度60μm的第一胶粘剂层。
[第二胶粘剂层的制作]
将二聚环戊二烯型环氧树脂(DIC株式会社制，商品名：EPICLONHP-7200H)10份、酚醛树脂(三井化学株式会社制造，商品名：ミレツクスXLC-4L)10份、作为丙烯酸类树脂的丙烯酸酯类聚合物(ナガセケムテツクス株式会社制，商品名：SG-80H)100份和球形二氧化硅(アドマテツクス株式会社制，商品名：SO-25R)63份溶解于甲乙酮中，制备浓度23.6重量％的第二胶粘剂组合物。
将该第二胶粘剂组合物溶液涂布到聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜制成的脱模处理薄膜B(剥离衬垫)上，然后在130℃干燥2分钟。由此，制作厚度10μm的第二胶粘剂层。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度70μm的芯片接合薄膜。粘贴条件是：温度80℃、粘贴压力0.3MPa、层压速度10mm/秒。
(实施例6)
[第一胶粘剂层的制作]
将作为以丙烯酸乙酯-甲基丙烯酸甲酯为主成分的丙烯酸类共聚物的丙烯酸酯类聚合物(根上工业株式会社制，商品名：パラクロンW-197CM)100份、环氧树脂A(JER株式会社制，商品名：Epicoat 1004)242份、环氧树脂B(JER株式会社制，商品名：Epicoat 827)220份、酚醛树脂(三井化学株式会社制，商品名：ミレツクスXLC-4L)489份、球形二氧化硅(アドマテツクス株式会社制，商品名：SO-25R)660份和作为热固化催化剂的2-十一烷基咪唑(四国化成工业株式会社制，商品名：C11-Z)3份溶解于甲乙酮中，制备浓度23.6重量％的第一胶粘剂组合物。
将该第一胶粘剂组合物溶液涂布到聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜制成的脱模处理薄膜A(剥离衬垫)上，然后在130℃干燥2分钟。由此，制作厚度60μm的第一胶粘剂层。
[第二胶粘剂层的制作]
将二聚环戊二烯型环氧树脂(DIC株式会社制，商品名：EPICLONHP-7200H)80份、酚醛树脂(三井化学株式会社制造，商品名：ミレツクスXLC-4L)86份、作为丙烯酸类树脂的丙烯酸酯类聚合物(ナガセケムテツクス株式会社制，商品名：SG-80H)100份和球形二氧化硅(アドマテツクス株式会社制，商品名：SO-25R)60份溶解于甲乙酮中，制备浓度23.6重量％的第二胶粘剂组合物。
将该第二胶粘剂组合物溶液涂布到聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜制成的脱模处理薄膜B(剥离衬垫)上，然后在130℃干燥2分钟。由此，制作厚度10μm的第二胶粘剂层。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度70μm的芯片接合薄膜。粘贴条件是：温度80℃、粘贴压力0.3MPa、层压速度10mm/秒。
(实施例7)
[第一胶粘剂层的制作]
关于本实施例的第一胶粘剂层，使用与实施例1同样第一胶粘剂层。
[第二胶粘剂层的制作]
关于本实施例的第二胶粘剂层，除了厚度变为30μm以外，与实施例1同样地在脱模处理薄膜B上形成。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度90μm的芯片接合薄膜。粘贴条件与实施例1相同。
(实施例8)
[第一胶粘剂层的制作]
关于本实施例的第一胶粘剂层，使用与实施例1同样第一胶粘剂层。
[第二胶粘剂层的制作]
关于本实施例的第二胶粘剂层，除了厚度变为5μm以外，与实施例1同样地在脱模处理薄膜B上形成。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度65μm的芯片接合薄膜。粘贴条件与实施例1相同。
(实施例9)
[第一胶粘剂层的制作]
关于本实施例的第一胶粘剂层，使用与实施例1同样第一胶粘剂层。
[第二胶粘剂层的制作]
关于本实施例的第二胶粘剂层，除了厚度变为2μm以外，与实施例1同样地在脱模处理薄膜B上形成。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度62μm的芯片接合薄膜。粘贴条件与实施例1相同。
(实施例10)
[第一胶粘剂层的制作]
关于本实施例的第一胶粘剂层，使用与实施例1同样第一胶粘剂层。
[第二胶粘剂层的制作]
关于本实施例的第二胶粘剂层，除了厚度变为60μm以外，与实施例1同样地在脱模处理薄膜B上形成。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度120μm的芯片接合薄膜。粘贴条件与实施例1相同。
(实施例11)
[第一胶粘剂层的制作]
关于本实施例的第一胶粘剂层，使用与实施例1同样第一胶粘剂层。
[第二胶粘剂层的制作]
将二聚环戊二烯型环氧树脂(DIC株式会社制，商品名：EPICLONHP-7200H)10份、酚醛树脂(三井化学株式会社制造，商品名：ミレツクスXLC-4L)10份、作为丙烯酸类树脂的丙烯酸酯类聚合物(ナガセケムテツクス株式会社制，商品名：SG-80H)100份、染料(オリエント化学工业株式会社制造，商品名：OIL RED 330)0.5份和球形二氧化硅(アドマテツクス株式会社制，商品名：SO-25R)63份溶解于甲乙酮中，制备浓度23.6重量％的第二胶粘剂组合物。
将该第二胶粘剂组合物溶液涂布到聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜制成的脱模处理薄膜B(剥离衬垫)上，然后在130℃干燥2分钟。由此，制作厚度10μm的第二胶粘剂层。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度70μm的芯片接合薄膜。粘贴条件与实施例1相同。
(实施例12)
[第一胶粘剂层的制作]
关于本实施例的第一胶粘剂层，使用与实施例1同样第一胶粘剂层。
[第二胶粘剂层的制作]
作为本实施例的第二胶粘剂层，除了使用染料(オリエント化学工业株式会社制造，商品名：OIL BLUE 630)以外，与实施例11相同。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度70μm的芯片接合薄膜。粘贴条件与实施例1相同。
(实施例13)
[第一胶粘剂层的制作]
关于本实施例的第一胶粘剂层，使用与实施例1同样第一胶粘剂层。
[第二胶粘剂层的制作]
作为本实施例的第二胶粘剂层，除了使用染料(オリエント化学工业株式会社制造，商品名：OIL YELLOW 129)以外，与实施例11相同。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度70μm的芯片接合薄膜。粘贴条件与实施例1相同。
(实施例14)
[第一胶粘剂层的制作]
关于本实施例的第一胶粘剂层，使用与实施例1同样第一胶粘剂层。
[第二胶粘剂层的制作]
作为本实施例的第二胶粘剂层，除了使用染料(オリエント化学工业株式会社制造，商品名：OIL GREEN 502)以外，与实施例11相同。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度70μm的芯片接合薄膜。粘贴条件与实施例1相同。
(实施例15)
[第一胶粘剂层的制作]
关于本实施例的第一胶粘剂层，使用与实施例1同样第一胶粘剂层。
[第二胶粘剂层的制作]
作为本实施例的第二胶粘剂层，除了不添加染料，并且添加63份作为填料的炭黑(大日精化株式会社制造，商品名：NAF 5091 Black)以外，与实施例11相同。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度70μm的芯片接合薄膜。粘贴条件与实施例1相同。
(实施例16)
[第一胶粘剂层的制作]
关于本实施例的第一胶粘剂层，使用与实施例1同样第一胶粘剂层。
[第二胶粘剂层的制作]
作为本实施例的第二胶粘剂层，除了使用作为填料的氧化铝填料(电气化学工业株式会社制造，商品名：DAM-03)以外，与实施例15相同。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度70μm的芯片接合薄膜。粘贴条件与实施例1相同。
(实施例17)
[第一胶粘剂层的制作]
关于本实施例的第一胶粘剂层，使用与实施例1同样第一胶粘剂层。
[第二胶粘剂层的制作]
作为本实施例的第二胶粘剂层，除了使用作为填料的镍填料(三井金属株式会社制造，商品名：SPQ03S)以外，与实施例15相同。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度70μm的芯片接合薄膜。粘贴条件与实施例1相同。
(实施例18)
[第一胶粘剂层的制作]
关于本实施例的第一胶粘剂层，使用与实施例1同样第一胶粘剂层。
[第二胶粘剂层的制作]
作为本实施例的第二胶粘剂层，除了使用作为填料的铜填料(三井金属株式会社制造，商品名：1110)以外，与实施例15相同。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度70μm的芯片接合薄膜。粘贴条件与实施例1相同。
(实施例19)
[第一胶粘剂层的制作]
关于本实施例的第一胶粘剂层，使用与实施例1同样第一胶粘剂层。
[第二胶粘剂层的制作]
作为本实施例的第二胶粘剂层，除了使用作为填料的氧化钛填料(大日精化株式会社制造，商品名：EP-56 White)以外，与实施例15相同。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度70μm的芯片接合薄膜。粘贴条件与实施例1相同。
(实施例20)
[第一胶粘剂层的制作]
关于本实施例的第一胶粘剂层，使用与实施例1同样第一胶粘剂层。
[第二胶粘剂层的制作]
作为本实施例的第二胶粘剂层，除了不添加填料以外，与实施例15相同。
[芯片接合薄膜的制作]
将在所述脱模处理薄膜A上形成的第一胶粘剂层和在脱模处理薄膜B上形成的第二胶粘剂层以第一胶粘剂层和第二胶粘剂层为粘贴面的方式进行粘贴，在脱模处理薄膜A和脱模处理薄膜B之间形成厚度70μm的芯片接合薄膜。粘贴条件与实施例1相同。
(剪切损耗模量G”的测定)
对于各实施例中制作的芯片接合薄膜中的第一胶粘剂层和第二胶粘剂层，分别测定热固化前的120℃下剪切损耗模量G”。测定中使用固态粘弹性测定装置(Rheometric Scientific公司制，ARES)。制作10mm见方、厚度1mm的试样，求出各试样的25℃～300℃的剪切损耗模量G”。结果如下表1所示。
(热固化后的175℃下的拉伸储能模量)
将各实施例中制作的芯片接合薄膜分别在175℃、5小时的条件下进行热处理使其热固化。然后，使用裁切刀由热固化后的芯片接合薄膜分别切出长40mm、宽10mm的条状试样。另外，使用固态粘弹性测定装置(Rheometric Scientific公司制，RSA III)，在升温速度10℃/分钟、频率1MHz的条件下测定各试样的-50℃～300℃的拉伸储能模量，求出175℃下的拉伸储能模量。
(芯片接合薄膜的厚度)
使用SEM观察各实施例中制作的芯片接合薄膜中的第一胶粘剂层和第二胶粘剂层的剖面，测定第一胶粘剂层的厚度d1(μm)、以及第二胶粘剂层的厚度d2(μm)，计算d1/(d1+d2)的值。
(芯片接合薄膜与半导体晶片的180度剥离的剥离力)
根据JIS Z 0237测定各实施例中制作的第一胶粘剂层或第二胶粘剂层与半导体晶片的180度剥离的剥离力。即，首先，将粘合带(日东电工株式会社制，商品名：BT-315)粘贴在第一胶粘剂层或第二胶粘剂层上进行加衬。然后，切出长100mm×宽10mm的条状试样，并在50℃的热板上粘贴在半导体晶片的背面。粘贴中，将重2kg的辊往返一次，在常温环境下放置20分钟，制作试验片。然后，将粘贴的半导体晶片固定，在剥离角度180度、剥离速度300mm/分钟的条件下，使用拉伸试验机(岛津制作所，商品名：AGS-H)分别测定180度剥离的剥离力。
(焊线的接触评价)
首先，准备由阻焊剂(太阳油墨株式会社制，商品名：AUS308)覆盖、并且以双马来酰亚胺-三嗪为主成分的BGA衬底(丝焊用焊盘间距60μm)作为被粘物。
然后，在所述BGA衬底上使用第一胶粘剂层芯片接合半导体芯片。即，将各实施例中制作的第一胶粘剂层在温度40℃下粘贴到半导体芯片的背面。然后，在芯片接合温度150℃、接合压力0.1MPa、接合时间3秒的条件下，在BGA衬底上芯片接合半导体芯片。另外，作为所述半导体芯片，使用芯片尺寸5mm×5mm、厚度100μm的实施了铝蒸镀的芯片。芯片接合后，使用干燥机在120℃进行8小时热处理。由此，使第一胶粘剂层热固化。
然后，进行用于将BGA衬底的丝焊用焊盘与半导体芯片电连接的丝焊工序。作为丝焊装置，使用ASM公司制造的Eagle 60(商品名)。另外，丝焊条件是：超声波频率：120KHz、超声波输出时间：15毫秒、超声波输出功率：100mW、接合负荷：20gF、搜索负荷(サ一チ荷重)：15gF。另外，焊线距半导体芯片表面的高度h(参考图5)为约60μm。
接着，在所述半导体芯片上芯片接合另一个半导体芯片。即，将各实施例中制作的芯片接合薄膜在温度40℃下粘贴到另一个半导体芯片的背面。此时，与另一个半导体芯片粘贴的面为第二胶粘剂层。然后，在芯片接合温度150℃、接合压力0.1MPa、芯片接合时间3秒的条件下，在BGA衬底上芯片接合半导体芯片。此时与BGA衬底粘贴的面为第一胶粘剂层。另外，作为所述半导体芯片及另一个半导体芯片，使用芯片尺寸5mm×5mm、厚度100μm的芯片。芯片接合后，使用干燥机在120℃进行8小时热处理。由此，使芯片接合薄膜热固化。
之后，为了确认焊线是否与另一个半导体芯片的背面接触，使用SEM观察剖面。未与另一个半导体芯片接触的情况评价为○、接触的情况评价为×。结果如下表1所示。
(焊线的埋入评价)
关于焊线在第一胶粘剂层中的埋入评价，通过与所述焊线的接触评价中进行的同样的方法，在BGA衬底上芯片接合半导体芯片后，使用各实施例中制作的芯片接合薄膜在所述半导体芯片上芯片接合另一个半导体芯片。之后，使用干燥机在120℃进行8小时热处理，使芯片接合薄膜热固化。
接着，为了确认焊线是否埋没在第一胶粘剂层中，使用SEM观察剖面。将焊线在第一胶粘剂层中不产生空隙而埋没的情况评价为○、未接触的情况或者产生空隙的情况评价为×。结果如下表1所示。
(拾取性)
将各实施例中制作的芯片接合薄膜与切割薄膜(日东电工株式会社制造，商品名：V-12S)以芯片接合薄膜中的第一胶粘剂层和切割薄膜中的粘合剂层为粘贴面的方式将两者粘贴。
接着，在40℃下使用辊将半导体晶片(直径8英寸、厚度200μm)压接在芯片接合薄膜的第二胶粘剂层上进行粘贴，再进行切割。另外，切割以得到8mm见方芯片尺寸的方式进行全切。
然后，从各切割/芯片接合薄膜的基材一侧以用针上推的方式拾取半导体芯片，进行拾取性的评价。具体而言，表示连续地拾取100个半导体芯片并在后述的条件下进行时的成功率。
<粘贴条件>
粘贴装置：日东精机制造，MA-3000II
粘贴速度计：10mm/分钟
粘贴压力：0.15MPa
粘贴时的平台温度：40℃
<切割条件>
切割装置：DFD6361(DISCO公司制造)
切割环：DTF 2-8-1(DISCO公司制造)
切割速度：50mm/秒
切割刀片：NBGZH-1030-27HCBB
切割刀片转速：45,000rpm
刀片高度：0.085mm
切割方式：A模式/阶梯式切割
芯片尺寸：8mm见方
<拾取条件>
拾取装置：商品名“SPA-300”株式会社新川制造
针数：9根
针上推量：500μm
针上推速度：5mm/秒
夹头保持时间：1秒
(玻璃化转变温度(Tg)的测定)
将各实施例中制作的第一胶粘剂层或第二胶粘剂层用裁切刀切出为长40mm、宽10mm的条状。然后，对这些试样使用固态粘弹性测定装置(RSA III，Rheometric Scientific公司制)，在频率1Hz、升温速度10℃/分钟的条件下测定-50℃～300℃下的拉伸储能模量以及损耗模量。玻璃化转变温度通过读取该测定时的tan(δ)的峰值而得到。结果如下表1所示。

Claims (9)

1.一种芯片接合薄膜，用于在通过焊线与被粘物电连接的半导体元件上胶粘另一个半导体元件，其中， 
至少由第一胶粘剂层和第二胶粘剂层层叠而形成， 
所述第一胶粘剂层在压接时可以将所述焊线的一部分埋没而使其通过所述第一胶粘剂层的内部， 
所述第二胶粘剂层用于防止所述另一个半导体元件与焊线接触， 
所述第一胶粘剂层中的金属离子含量为100ppm以下， 
所述第一胶粘剂层和第二胶粘剂层各自至少由环氧树脂、酚醛树脂和丙烯酸类树脂形成， 
设所述环氧树脂和酚醛树脂的合计重量为X重量份、丙烯酸类树脂的重量为Y重量份时，所述第一胶粘剂层的X/(X+Y)在0.5以上且0.95以下的范围内，所述第二胶粘剂层的X/(X+Y)在0.15以上且小于0.5的范围内。 
2.如权利要求1所述的芯片接合薄膜，其中， 
所述芯片接合薄膜的总厚度在40μm～120μm的范围内， 
设所述第一胶粘剂层的厚度为d1μm、第二胶粘剂层的厚度为d2μm时，d1/(d1+d2)在0.6以上且0.95以下的范围内。 
3.如权利要求1所述的芯片接合薄膜，其中， 
所述第一胶粘剂层的热固化前的120℃下的剪切损耗模量G”在5×102Pa以上且1.5×104Pa以下的范围内， 
所述第二胶粘剂层的热固化前的120℃下的剪切损耗模量G”在2×104Pa以上且1×106Pa以下的范围内。 
4.如权利要求1所述的芯片接合薄膜，其中， 
所述第二胶粘剂层、或者在该第二胶粘剂层上设置其它胶粘剂层时，该其它胶粘剂层中的至少任意一个中，含有染料或颜料中的至少任意一种。 
5.如权利要求1所述的芯片接合薄膜，其中， 
所述第一胶粘剂层的玻璃化转变温度为20℃～60℃，所述第二胶粘剂层的玻璃化转变温度为60℃以下。 
6.如权利要求1所述的芯片接合薄膜，其中， 
热固化后的175℃下的拉伸储能模量在0.5MPa以上且100MPa以下的范围内。 
7.一种切割/芯片接合薄膜，其具有： 
在基材上至少设置有粘合剂层的切割薄膜，和 
设置在所述粘合剂层上的权利要求1所述的芯片接合薄膜。 
8.由权利要求1所述的芯片接合薄膜制造的半导体装置。 
9.由权利要求7所述的切割/芯片接合薄膜制造的半导体装置。 
CN201110051582.2A 2010-03-01 2011-03-01 芯片接合薄膜、切割/芯片接合薄膜及半导体装置 Expired - Fee Related CN102190975B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-044434 2010-03-01
JP2010044434A JP5437111B2 (ja) 2010-03-01 2010-03-01 ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置

Publications (2)

Publication Number Publication Date
CN102190975A CN102190975A (zh) 2011-09-21
CN102190975B true CN102190975B (zh) 2014-12-10

Family

ID=44504862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110051582.2A Expired - Fee Related CN102190975B (zh) 2010-03-01 2011-03-01 芯片接合薄膜、切割/芯片接合薄膜及半导体装置

Country Status (5)

Country Link
US (1) US8779586B2 (zh)
JP (1) JP5437111B2 (zh)
KR (1) KR20110099180A (zh)
CN (1) CN102190975B (zh)
TW (1) TWI454552B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP5580701B2 (ja) * 2010-09-13 2014-08-27 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
US9324673B2 (en) * 2011-06-23 2016-04-26 Stats Chippac Ltd. Integrated circuit packaging system with wafer level reconfiguration and method of manufacture thereof
KR101375297B1 (ko) * 2011-12-22 2014-03-17 제일모직주식회사 반도체용 접착 조성물 및 이를 포함하는 접착 필름
TWI501868B (zh) * 2012-01-06 2015-10-01 Lg Chemical Ltd 包封用薄膜
JP5499111B2 (ja) * 2012-07-06 2014-05-21 日東電工株式会社 半導体装置用接着剤組成物、半導体装置用接着フィルム、ダイシングフィルム付き接着フィルム、半導体装置の製造方法、及び半導体装置
CN104520974B (zh) 2012-08-10 2016-02-10 积水化学工业株式会社 晶片的处理方法
KR101416558B1 (ko) * 2012-09-28 2014-07-10 주식회사 테스 다이본딩 필름의 증착방법
KR101582290B1 (ko) * 2013-04-30 2016-01-04 제일모직주식회사 반도체용 접착 조성물 및 이를 이용하여 제조된 반도체용 접착 필름
KR102116987B1 (ko) 2013-10-15 2020-05-29 삼성전자 주식회사 반도체 패키지
JP6312422B2 (ja) * 2013-12-24 2018-04-18 日東電工株式会社 ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP6322026B2 (ja) * 2014-03-31 2018-05-09 日東電工株式会社 ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法
JP6356458B2 (ja) * 2014-03-31 2018-07-11 日東電工株式会社 ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法
CN105659381A (zh) * 2014-09-26 2016-06-08 英特尔公司 具有引线键合的多管芯堆叠的集成电路封装
JP6379389B2 (ja) * 2014-12-15 2018-08-29 リンテック株式会社 ダイシングダイボンディングシート
JP6399923B2 (ja) * 2014-12-24 2018-10-03 株式会社ディスコ 板状物のレーザー加工方法
JP6603479B2 (ja) * 2015-05-18 2019-11-06 日東電工株式会社 接着フィルム、ダイシングテープ一体型接着フィルム、複層フィルム、半導体装置の製造方法および半導体装置
JP6549902B2 (ja) * 2015-05-27 2019-07-24 日東電工株式会社 ダイシングダイボンドフィルム、半導体装置の製造方法および半導体装置
TWI566652B (zh) * 2015-09-16 2017-01-11 臻鼎科技股份有限公司 電路板及其製作方法
WO2017061625A1 (ja) * 2015-10-07 2017-04-13 大日本印刷株式会社 接着シートセットおよび物品の製造方法
WO2018112687A1 (en) * 2016-12-19 2018-06-28 Intel Corporation Integrated circuit die stacks
TWI791672B (zh) * 2017-11-29 2023-02-11 日商琳得科股份有限公司 半導體用黏著薄膜及半導體用黏著片
WO2019220599A1 (ja) * 2018-05-17 2019-11-21 日立化成株式会社 ダイシング・ダイボンディング一体型フィルム及びその製造方法、並びに、半導体装置の製造方法
JP7033004B2 (ja) * 2018-05-24 2022-03-09 日東電工株式会社 ダイシングダイボンドフィルムおよび半導体装置製造方法
JP7042713B2 (ja) * 2018-07-12 2022-03-28 キオクシア株式会社 半導体装置
WO2020027291A1 (ja) * 2018-08-03 2020-02-06 三菱ケミカル株式会社 積層体及びエポキシ樹脂シートの製造方法
CN113166945B (zh) * 2018-11-29 2024-01-02 株式会社力森诺科 接合体及半导体装置的制造方法
JP6983200B2 (ja) * 2019-07-11 2021-12-17 日東電工株式会社 ダイボンドフィルム及びダイシングダイボンドフィルム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700467A (zh) * 2004-05-20 2005-11-23 株式会社东芝 半导体器件
CN101645427A (zh) * 2008-08-04 2010-02-10 日东电工株式会社 切割/芯片接合薄膜

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308262A (ja) 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
JP2002118201A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
JP4341343B2 (ja) * 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法
JP4405246B2 (ja) * 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
US7629695B2 (en) 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
JP4642436B2 (ja) 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
EP1858069A1 (en) * 2005-02-21 2007-11-21 Nitto Denko Corporation Semiconductor device manufacturing method
JP5272284B2 (ja) * 2005-10-06 2013-08-28 日立化成株式会社 接着シート、半導体装置及び半導体装置の製造方法
US20080308915A1 (en) * 2006-03-17 2008-12-18 Chipmos Technologies Inc. Chip package
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
EP2149900A2 (en) 2008-08-01 2010-02-03 Nitto Denko Corporation Dicing die-bonding film
JP2011174042A (ja) * 2010-02-01 2011-09-08 Nitto Denko Corp 半導体装置製造用フィルム及び半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700467A (zh) * 2004-05-20 2005-11-23 株式会社东芝 半导体器件
CN101645427A (zh) * 2008-08-04 2010-02-10 日东电工株式会社 切割/芯片接合薄膜

Also Published As

Publication number Publication date
CN102190975A (zh) 2011-09-21
TW201134913A (en) 2011-10-16
KR20110099180A (ko) 2011-09-07
JP5437111B2 (ja) 2014-03-12
JP2011181684A (ja) 2011-09-15
US8779586B2 (en) 2014-07-15
TWI454552B (zh) 2014-10-01
US20110210455A1 (en) 2011-09-01

Similar Documents

Publication Publication Date Title
CN102190975B (zh) 芯片接合薄膜、切割/芯片接合薄膜及半导体装置
CN102222633B (zh) 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置的制造方法
CN105428293B (zh) 半导体背面用切割带集成膜
CN102010677B (zh) 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置
CN102399505B (zh) 切割/芯片接合薄膜
CN101385135B (zh) 半导体装置的制造方法
CN103140917B (zh) 切割/芯片接合薄膜以及半导体装置制造方法
CN102002323B (zh) 带有切割片的胶粘薄膜及其制造方法
CN101661909B (zh) 热固化型芯片接合薄膜
CN103992755A (zh) 膜状胶粘剂、带有膜状胶粘剂的切割胶带、半导体装置的制造方法、及半导体装置
CN102190977A (zh) 切割/芯片接合薄膜
CN105647405A (zh) 导电性膜状胶粘剂、带膜状胶粘剂的切割带和半导体装置的制造方法
CN102265388A (zh) 热固型芯片接合薄膜
CN104212375B (zh) 粘接片、及切割/芯片接合薄膜
CN102153956A (zh) 热固型胶粘薄膜、带有切割薄膜的胶粘薄膜、以及使用它们制造半导体装置的方法
CN103923573B (zh) 胶粘薄膜、切割/芯片接合薄膜、半导体装置的制造方法及半导体装置
CN102074494A (zh) 热固型芯片接合薄膜
CN104946150A (zh) 芯片接合膜、带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法
CN102382586B (zh) 倒装芯片型半导体背面用膜
CN103081069A (zh) 半导体装置用薄膜以及半导体装置
CN105623533A (zh) 粘接片、带切割片的粘接片、层叠片以及半导体装置的制造方法
CN104946147A (zh) 芯片接合膜、切割-芯片接合膜及层叠膜
CN107004589A (zh) 切割片、切割·芯片接合薄膜以及半导体装置的制造方法
CN102842541A (zh) 层叠膜及其使用
JP5696205B2 (ja) ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141210