KR20110099180A - 다이 본드 필름, 다이싱ㆍ다이 본드 필름 및 반도체 장치 - Google Patents

다이 본드 필름, 다이싱ㆍ다이 본드 필름 및 반도체 장치 Download PDF

Info

Publication number
KR20110099180A
KR20110099180A KR1020110017739A KR20110017739A KR20110099180A KR 20110099180 A KR20110099180 A KR 20110099180A KR 1020110017739 A KR1020110017739 A KR 1020110017739A KR 20110017739 A KR20110017739 A KR 20110017739A KR 20110099180 A KR20110099180 A KR 20110099180A
Authority
KR
South Korea
Prior art keywords
adhesive
film
layer
die bond
die
Prior art date
Application number
KR1020110017739A
Other languages
English (en)
Inventor
겐지 오오니시
미끼 하야시
고오이찌 이노우에
유이찌로 시시도
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20110099180A publication Critical patent/KR20110099180A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/10—Adhesives in the form of films or foils without carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2461/00—Presence of condensation polymers of aldehydes or ketones
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20103—Temperature range 60 C=<T<100 C, 333.15 K =< T< 373.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24959—Thickness [relative or absolute] of adhesive layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2848—Three or more layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2852—Adhesive compositions
    • Y10T428/287—Adhesive compositions including epoxy group or epoxy polymer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

본딩 와이어에 의해 피착체와 전기적으로 접속된 반도체 소자 상에, 다른 반도체 소자를 접착시키기 위한 다이 본드 필름이며, 상기 본딩 와이어의 변형이나 절단을 방지하여, 다른 반도체 소자의 탑재를 가능하게 하고, 이에 의해 반도체 장치의 제조 수율의 향상이 도모되는 다이 본드 필름 및 다이싱ㆍ다이 본드 필름을 제공한다. 본 발명의 다이 본드 필름은, 본딩 와이어에 의해 피착체와 전기적으로 접속된 반도체 소자 상에, 다른 반도체 소자를 접착시키기 위한 다이 본드 필름이며, 압착시에 상기 본딩 와이어의 일부를 매몰시켜 내부에 통과시키는 것을 가능하게 하는 제1 접착제층과, 상기 다른 반도체 소자가 본딩 와이어와 접촉하는 것을 방지하는 제2 접착제층이 적어도 적층된 것이다.

Description

다이 본드 필름, 다이싱ㆍ다이 본드 필름 및 반도체 장치 {DIE BOND FILM, DICINGㆍDIE BOND FILM AND SEMICONDUCTOR APPARATUS}
본 발명은 본딩 와이어에 의해 리드 프레임 등의 피착체와 전기적으로 접속된 반도체 칩 등의 반도체 소자 상에, 다른 반도체 소자를 접착시키기 위하여 사용하는 다이 본드 필름에 관한 것이다. 또한, 상기 다이 본드 필름과 다이싱 필름이 적층된 다이싱ㆍ다이 본드 필름에 관한 것이다. 또한, 상기 다이 본드 필름 또는 다이싱ㆍ다이 본드 필름을 사용하여 제조된 반도체 장치에 관한 것이다.
최근, 전자 기기의 고기능화 등에 대응하여 반도체 장치의 고밀도화, 고집적화의 요구가 강해져, 반도체 패키지의 대용량 고밀도화가 진행되고 있다. 이러한 요구에 대응하기 위하여, 예를 들어 반도체 칩 상에 다른 반도체 칩을 다단계로 적층함으로써, 반도체 패키지의 소형화, 박형화, 대용량화를 실현하는 방법이 검토되고 있다. 통상, 이러한 반도체 패키지에서는 반도체 칩과 기판을 전기적으로 접속하는 방식으로서, 본딩 와이어를 사용한 와이어 본딩법이 널리 채용되고 있다.
여기서, 기판 상에 실장된 반도체 칩 상에 다른 반도체 칩을 다이 본딩할 때에는, 당해 반도체 칩 상의 와이어 본딩용의 전극 패드를 피하여 다른 반도체 칩을 다이 본딩할 필요가 있다. 그 때문에, 예를 들어 도 8의 (a)에 도시한 바와 같이, 기판(101) 상에 접착제(104) 등에 의해 탑재된 반도체 칩(102)보다 면적이 작은 다른 반도체 칩(103)을 사용하여, 반도체 칩(102)과 기판(101)을 본딩 와이어(105)에 의해 전기적으로 접속시키는 영역을 확보하는 방법이 채용되고 있다(하기 특허문헌 1의 도 5 참조).
또한, 도 8의 (b)에 도시한 바와 같이, 기판(101) 상에 탑재된 반도체 칩(102)과 동일한 정도의 면적의 다른 반도체 칩(103)을 적층시키는 경우에는, 반도체 칩(102)과 다른 반도체 칩(103)의 사이에, 반도체 칩(102) 등보다도 면적이 작은 스페이서(106)를 개재시키는 방법도 채용되고 있다(하기 특허문헌 1의 도 4 참조). 이에 의해, 반도체 칩(102)과 기판(101)을 전기적으로 접속시키는 본딩 와이어(105)에 다른 반도체 칩(103)이 겹치는 것을 방지하고 있다. 그러나, 이 방법의 경우, 반도체 칩(102) 상에 스페이서(106)를 설치하는 공정이 새롭게 필요하게 된다. 또한, 본딩 와이어(105)와 다른 반도체 칩(103)의 접촉을 방지하기 위하여, 스페이서(106)의 두께를 충분히 크게 할 필요가 있다. 그 결과, 이 방법으로는 반도체 장치의 박형화에 부적합하다고 하는 문제가 있다.
이러한 문제를 해결하기 위하여, 기판(101)과 본딩 와이어(105)에 의해 전기적으로 접속된 반도체 칩(102) 상에, 다른 반도체 칩(103)과의 사이에 충분한 거리를 확보할 수 있는 양의 다이 본드 수지를 도포하여, 당해 다이 본드 수지로 이루어지는 고정용 접착층을 형성하고, 상기 다른 반도체 칩(103)을 적층시키는 방법이 개시되어 있다(특허문헌 1의 도 1 참조). 그러나, 이 방법에 의해서도 고정용 접착층 상에 다른 반도체 칩(103)을 다이 본딩할 때에, 당해 다른 반도체 칩(103)의 이면과 본딩 와이어(105)가 접촉하여, 본딩 와이어(105)가 변형되거나, 절단되는 경우가 있다. 그 결과, 기판(101)과 반도체 칩(102)의 전기적인 접속을 유지하는 것이 곤란해지고, 수율이 저하한다고 하는 문제가 있다.
일본 특허 공개 제2001-308262호 공보
본 발명은 상기한 문제점을 감안하여 이루어진 것이며, 본딩 와이어에 의해 피착체와 전기적으로 접속된 반도체 소자 상에, 다른 반도체 소자를 접착시키기 위한 다이 본드 필름이며, 상기 본딩 와이어의 변형이나 절단을 방지하여, 다른 반도체 소자의 탑재를 가능하게 하고, 이에 의해 반도체 장치의 제조 수율의 향상이 도모되는 다이 본드 필름 및 다이싱ㆍ다이 본드 필름을 제공하는 것을 목적으로 한다. 또한, 본 발명은 상기 다이 본드 필름 또는 다이싱ㆍ다이 본드 필름을 사용하여 제조함으로써, 신뢰성이 우수한 반도체 장치를 제공하는 것을 목적으로 한다.
본원 발명자들은 상기 종래의 과제를 해결하기 위하여, 다이 본드 필름, 다이싱ㆍ다이 본드 필름 및 반도체 장치에 대하여 검토하였다. 그 결과, 다이 본드 필름을, 본딩 와이어의 일부를 내부에 통과시키는 것이 가능한 제1 접착제층과, 반도체 소자 상에 탑재되는 다른 반도체 소자가 본딩 와이어와 접촉하는 것을 방지하는 제2 접착제층을 적어도 구비한 구성으로 함으로써, 상기의 목적에 도달하는 것을 발견하고, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 관한 다이 본드 필름은, 상기한 과제를 해결하기 위하여, 본딩 와이어에 의해 피착체와 전기적으로 접속된 반도체 소자 상에, 다른 반도체 소자를 접착시키기 위한 다이 본드 필름이며, 압착시에 상기 본딩 와이어의 일부를 매몰시켜 내부에 통과시키는 것을 가능하게 하는 제1 접착제층과, 상기 다른 반도체 소자가 본딩 와이어와 접촉하는 것을 방지하는 제2 접착제층이 적어도 적층된 것인 것을 특징으로 한다.
상기 구성에 따르면, 상기 제1 접착제층은, 다이 본드 필름을 상기 반도체 소자 상에 압착시킬 때에, 본딩 와이어의 일부를 매몰시켜, 그 내부에 통과시키는 것을 가능하게 하므로, 종래의 반도체 장치와 같이, 반도체 소자와 다른 반도체 소자의 사이에, 당해 반도체 소자 등보다도 면적이 작은 스페이서를 개재시킬 필요가 없다. 또한, 상기 다른 반도체 소자의 크기를 반도체 소자보다도 작게 하여, 본딩 와이어용 전극 패드를 위한 영역을 확보할 필요도 없다. 또한, 제1 접착제층 상에는, 상기 다른 반도체 소자가 본딩 와이어와 접촉하는 것을 방지하는 제2 접착제층이 형성되어 있기 때문에, 상기 다른 반도체 소자를 다이 본딩할 때에 본딩 와이어가 변형되거나, 절단하는 것을 방지할 수 있다. 그 결과, 반도체 소자와 피착체의 전기적인 접속을 양호하게 유지하는 것이 가능하게 되어, 신뢰성이 우수한 반도체 장치의 제조를 가능하게 한다.
상기의 구성에 있어서, 상기 제1 접착제층 및 제2 접착제층은, 각각 적어도 에폭시 수지, 페놀 수지 및 아크릴 수지에 의해 형성되어 있고, 상기 에폭시 수지와 페놀 수지의 합계 중량을 X중량부로 하고, 아크릴 수지의 중량을 Y중량부로 하였을 때, 상기 제1 접착제층에서의 X/(X+Y)가 0.5 이상 0.95 이하의 범위 내이고, 상기 제2 접착제층에서의 X/(X+Y)가 0.15 이상 0.5 미만의 범위 내인 것이 바람직하다. 상기 제1 접착제층에서의 에폭시 수지, 페놀 수지 및 아크릴 수지의 배합량에 관하여, 상기 X/(X+Y)를 0.6 이상으로 하여, 에폭시 수지 및 페놀 수지의 합계 중량을 아크릴 수지의 중량보다도 많게 함으로써, 압착시에 본딩 와이어의 일부를 매몰시킬 수 있다. 이에 의해, 제1 접착제층의 내부에 본딩 와이어를 통과시킨 상태에서 반도체 소자 상에 다이 본드 필름을 부착할 수 있다. 한편, 상기 X/(X+Y)를 0.95 이하로 함으로써, 압착시에 제1 접착제층이 비어져 나오는 것을 방지하여, 피착체측의 와이어 본딩용의 전기적 단자가 막혀지는 것을 방지할 수 있다. 또한, 상기 제2 접착제층에서의 에폭시 수지, 페놀 수지 및 아크릴 수지의 배합량에 관하고, 상기 X/(X+Y)를 0.5 미만으로 하여, 아크릴 수지의 중량을 에폭시 수지 및 페놀 수지의 합계 중량보다도 많게 함으로써, 반도체 소자 상에 다른 반도체 소자를 다이 본딩할 때에, 본딩 와이어가 다른 반도체 소자에 접촉하는 것을 방지할 수 있다. 한편, 상기 X/(X+Y)를 0.15 이상으로 함으로써, 반도체 웨이퍼와의 접착성을 양호한 상태로 할 수 있다.
상기의 구성에 있어서는, 상기 다이 본드 필름의 총 두께가 40㎛ 내지 120㎛의 범위 내이며, 상기 제1 접착제층의 두께를 d1(㎛)로 하고, 제2 접착제층의 두께를 d2(㎛)로 하였을 때, d1/(d1+d2)가 0.6 이상 0.95 이하의 범위 내인 것이 바람직하다. 총 두께가 40 내지 120㎛의 범위 내인 다이 본드 필름에 있어서, 상기 d1/(d1+d2)를 0.6 이상으로 함으로써, 반도체 소자와 피착체를 전기적으로 접속시키고 있는 본딩 와이어가 제2 접착제층측으로 돌출되는 것을 방지하고, 당해 본딩 와이어의 매립을 제1 접착제층의 내부에 그칠 수 있다. 또한, 상기 d1/(d1+d2)를 0.95 이하로 함으로써, 제2 접착제층이 다른 반도체 소자와 본딩 와이어와의 접촉 방지를 확보할 수 있다.
상기의 구성에 있어서는, 상기 제1 접착제층의 열경화 전의 120℃에서의 전단 손실 탄성률 G"가 5×102Pa 이상 1.5×104Pa 이하의 범위 내이고, 상기 제2 접착제층의 열경화 전의 120℃에서의 전단 손실 탄성률 G"가 2×104Pa 이상 1×106Pa 이하의 범위 내인 것이 바람직하다. 제1 접착제층의 열경화 전의 120℃에서의 전단 손실 탄성률 G"를 5×102Pa 이상 1.5×104Pa 이하로 함으로써, 반도체 소자 상에 다이 본드 필름을 압착시킬 때에, 보이드(기포)를 발생시키지 않고 본딩 와이어를 매몰 시킬 수 있음과 함께, 제1 접착제층의 비어나옴도 방지할 수 있다. 한편, 제2 접착제층의 열경화 전의 120℃에서의 전단 손실 탄성률 G"를 2×104Pa 이상 1×106Pa 이하로 함으로써, 반도체 소자 상에 다른 반도체 소자를 다이 본딩할 때에, 제1 접착제층 중에 매몰되어 있는 본딩 와이어의 일부가, 다른 반도체 소자의 이면과 접촉하는 것을 방지할 수 있다.
상기의 구성에 있어서는, 상기 제1 접착제층에서의 금속 이온의 함유량이 100ppm 이하인 것이 바람직하다. 이에 의해, 제1 접착제층의 내부를 통과시키는 본딩 와이어가 복수인 경우에도, 이들 본딩 와이어간에서 전기적인 간섭이 발생하는 것을 방지할 수 있어, 고신뢰성의 반도체 장치의 제조를 가능하게 한다.
또한, 상기한 구성에 있어서, 상기 제2 접착제층, 또는 당해 제2 접착제층 상에 그 밖의 접착제층을 형성하는 경우에는, 당해 그 밖의 접착제층 중 적어도 어느 하나에 염료 또는 안료 중 적어도 어느 하나가 함유되어 있는 것이 바람직하다. 이에 의해, 다이 본드 필름의 표리의 식별을 용이하게 하고, 또한 다른 종류의 다이 본드 필름과의 구별도 용이하게 할 수 있다. 그 결과, 반도체 장치의 제조 프로세스에 있어서 다운 타임의 단축을 가능하게 하여, 수율의 향상이 도모된다.
상기한 구성에 있어서는, 상기 제1 접착제층의 유리 전이 온도가 20℃ 내지 60℃이고, 상기 제2 접착제층의 유리 전이 온도가 60℃ 이하인 것이 바람직하다. 제1 접착제층의 유리 전이 온도를 20 내지 60℃의 범위 내로 함으로써, 예를 들어 다이싱 필름과의 박리력을 제어하여, 양호한 픽업성을 확보할 수 있다. 또한, 제2 접착제층의 유리 전이 온도를 60℃ 이하로 함으로써, 실리콘 웨이퍼에 대한 접착력을 확보할 수 있다.
상기의 구성에 있어서는, 열경화 후의 175℃에서의 인장 저장 탄성률이 0.5MPa 이상 100MPa 이하의 범위 내인 것이 바람직하다. 이에 의해, 흡습 신뢰성을 확보할 수 있다.
또한, 본 발명에 관한 다이싱ㆍ다이 본드 필름은, 상기한 과제를 해결하기 위하여, 기재 상에 적어도 점착제층이 형성된 다이싱 필름과, 상기 점착제층 상에 형성된 상기 다이 본드 필름을 갖는 것을 특징으로 한다.
또한, 본 발명에 관한 반도체 장치는, 상기한 과제를 해결하기 위하여, 상기에 기재된 다이 본드 필름, 또는 상기에 기재된 다이싱ㆍ다이 본드 필름에 의해 제조된 것인 것을 특징으로 한다. 이에 의해, 스페이서를 사용하지 않고, 본딩 와이어의 일부가 제1 접착제층의 내부에 매립되고, 또한 제2 접착제층에 의해 본딩 와이어와 다른 반도체 소자가 접촉하는 것을 방지하여 3차원 실장된 고신뢰성의 반도체 장치를 제공할 수 있다.
본 발명에 따르면, 제1 접착제층이 다이 본드 필름을 반도체 소자 상에 압착시킬 때에, 본딩 와이어의 일부를 매몰시켜, 그 내부에 통과시키는 것이 가능하므로, 종래의 반도체 장치와 같이 반도체 소자와 다른 반도체 소자의 사이에, 당해 반도체 소자 등보다도 면적이 작은 스페이서를 개재시킬 필요가 없다. 또한, 상기 다른 반도체 소자의 크기를 반도체 소자보다도 작게 하여, 본딩 와이어용 전극 패드를 위한 영역을 확보할 필요도 없다. 또한, 제2 접착제층이 본딩 와이어와 다른 반도체 소자와의 접촉을 방지하므로, 본딩 와이어가 변형되거나, 절단되는 것을 방지할 수 있다. 그 결과, 반도체 소자와 피착체의 전기적인 접속을 유지하는 것이 가능하게 되고, 신뢰성이 우수한 반도체 장치의 제조를 가능하게 한다.
도 1은 본 발명의 실시의 일 형태에 관한 다이 본드 필름을 도시하는 단면 모식도.
도 2는 상기 다이 본드 필름을 구비한 다이싱ㆍ다이 본드 필름을 도시하는 단면 모식도.
도 3은 상기 다이싱ㆍ다이 본드 필름 상에 반도체 웨이퍼를 마운트한 모습을 도시하는 단면 모식도.
도 4는 상기 반도체 웨이퍼를 다이싱하는 모습을 도시하는 단면 모식도.
도 5는 피착체 상에 다이 본딩된 반도체 소자를 도시하는 단면 모식도.
도 6은 상기 반도체 소자 상에 상기 다이 본드 필름을 개재하여 다른 반도체 소자를 다이 본딩한 모습을 도시하는 단면 모식도.
도 7은 상기 반도체 소자 및 다른 반도체 소자를 수지 밀봉한 모습을 도시하는 단면 모식도.
도 8은 종래의 다이 본드 필름을 사용하여 반도체 칩 상에 다른 반도체 칩을 3차원 실장한 예를 도시하는 단면 모식도.
본 실시 형태에 관한 다이 본드 필름에 대하여, 이하에 설명한다. 도 1은 본 실시 형태에 관한 다이 본드 필름을 개략적으로 도시하는 단면 모식도이다.
도 1에 도시한 바와 같이, 다이 본드 필름(10)은 적어도 제1 접착제층(1)과 제2 접착제층(2)이 적층된 구조이다. 단, 적절히 필요에 따라서 다른 접착제층이 적층된 구성이어도 된다. 이 경우, 다른 접착제층은 제2 접착제층(2) 상에 형성되는 것이 바람직하다.
상기 제1 접착제층(1) 및 제2 접착제층(2)은 각각 적어도 에폭시 수지, 페놀 수지 및 아크릴 수지에 의해 형성되어 있는 것이 바람직하다. 단, 상기 에폭시 수지와 페놀 수지의 합계 중량을 X중량부로 하고, 아크릴 수지의 중량을 Y중량부로 하였을 때, 상기 제1 접착제층(1)에서의 X/(X+Y)는 0.5 이상 0.95 이하의 범위 내가 바람직하고, 0.51 이상 0.94 이하의 범위 내가 보다 바람직하고, 0.52 이상 0.93 이하의 범위 내가 더욱 바람직하다. 상기 X/(X+Y)를 0.5 이상으로 함으로써, 본딩 와이어에 의해 피착체와 전기적으로 접속된 반도체 소자 상에 다이 본드 필름(10)을 압착할 때에, 당해 본딩 와이어를 제1 접착제층(1) 중에 매몰시키는 것을 가능하게 한다. 한편, 상기 X/(X+Y)를 0.95 이하로 함으로써, 상기 압착시에 제1 접착제층(1)이 비어져 나오는 것을 방지하여, 피착체측의 와이어 본딩용의 전기적 단자가 막혀지는 것을 방지할 수 있다.
또한, 상기 제2 접착제층에서의 X/(X+Y)는 0.15 이상 0.5 미만의 범위 내가 바람직하고, 0.16 이상 0.49 미만의 범위 내가 보다 바람직하고, 0.17 이상 0.48 미만의 범위가 더욱 바람직하다. 상기 X/(X+Y)를 0.15 이상으로 함으로써, 반도체 웨이퍼와의 접착성을 양호하게 할 수 있다. 한편, 상기 X/(X+Y)를 0.5 미만으로 함으로써, 반도체 소자 상에 다른 반도체 소자를 다이 본딩할 때에, 제1 접착제층(1)의 내부에 매립되어 있는 본딩 와이어의 일부가 다른 반도체 소자의 이면에 접촉하는 것을 방지할 수 있다. 이에 의해, 본딩 와이어의 변형이나 절단을 방지하여, 고신뢰성의 반도체 장치를 제조할 수 있다.
상기 에폭시 수지는 접착제 조성물로서 일반적으로 사용되는 것이면 특별히 한정되지 않으며, 예를 들어 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화 비스페놀 A형, 수소 첨가 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루올렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 2관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 혹은 글리시딜아민형 등의 에폭시 수지가 사용된다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄용 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다. 또한, 에폭시 수지는 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중, 하기 화학식으로 나타내어지는 비페닐형 페놀노볼락 수지나, 페놀아르알킬 수지가 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
Figure pat00001
(상기 n은 0 내지 10의 자연수임)
또한, 상기 n은 0 내지 10의 자연수인 것이 바람직하고, 0 내지 5의 자연수인 것이 보다 바람직하다. 상기 수치 범위 내로 함으로써, 다이 본드 필름(10)의 유동성의 확보가 도모된다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 수산기가 0.5 내지 2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8 내지 1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않아, 에폭시 수지 경화물의 특성이 열화되기 쉬워지기 때문이다.
본 실시 형태에 있어서는, 다이 본드 필름(10)의 구성 재료로서 열경화 촉매를 사용하여도 된다. 상기 열경화 촉매로서는 특별히 한정되지 않고, 예를 들어 이미다졸계 화합물ㆍ트리페닐포스핀계 화합물, 아민계 화합물, 트리페닐보란계 화합물, 트리할로겐보란계 화합물 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
상기 이미다졸계 화합물로서는 2-메틸이미다졸(상품명; 2MZ), 2-운데실이미다졸(상품명; C11-Z), 2-헵타데실이미다졸(상품명; C17Z), 1,2-디메틸이미다졸(상품명; 1.2DMZ), 2-에틸-4-메틸이미다졸(상품명; 2E4MZ), 2-페닐이미다졸(상품명; 2PZ), 2-페닐-4-메틸이미다졸(상품명; 2P4MZ), 1-벤질-2-메틸이미다졸(상품명; 1B2MZ), 1-벤질-2-페닐이미다졸(상품명; 1B2PZ), 1-시아노에틸-2-메틸이미다졸(상품명; 2MZ-CN), 1-시아노에틸-2-운데실이미다졸(상품명; C11Z-CN), 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트(상품명; 2PZCNS-PW), 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진(상품명; 2MZ-A), 2,4-디아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트리아진(상품명; C11Z-A), 2,4-디아미노-6-[2'에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진(상품명; 2E4MZ-A), 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가물(상품명; 2MA-OK), 2-페닐-4,5-디히드록시메틸이미다졸(상품명; 2PHZ-PW), 2-페닐-4-메틸-5-히드록시메틸이미다졸(상품명; 2P4MHZ-PW) 등을 들 수 있다(모두 시꼬꾸 가세 고교(주)제).
상기 트리페닐포스핀계 화합물로서는 특별히 한정되지 않고, 예를 들어 트리페닐포스핀, 트리부틸포스핀, 트리(p-메틸페닐)포스핀, 트리(노닐페닐)포스핀, 디페닐톨릴포스핀 등의 트리오르가노포스핀, 테트라페닐포스포늄브로마이드(상품명; TPP-PB), 메틸트리페닐포스포늄(상품명; TPP-MB), 메틸트리페닐포스포늄클로라이드(상품명; TPP-MC), 메톡시메틸트리페닐포스포늄(상품명; TPP-MOC), 벤질트리페닐포스포늄클로라이드(상품명; TPP-ZC) 등을 들 수 있다(모두 홋꼬 가가꾸사제). 또한 상기 트리페닐포스핀계 화합물로서는, 에폭시 수지에 대하여 실질적으로 비용해성을 나타내는 것인 것이 바람직하다. 에폭시 수지에 대하여 비용해성이면, 열경화가 과도하게 진행되는 것을 억제할 수 있다. 트리페닐포스핀 구조를 갖고, 또한 에폭시 수지에 대하여 실질적으로 비용해성을 나타내는 열경화 촉매로서는, 예를 들어 메틸트리페닐포스포늄(상품명; TPP-MB) 등을 예시할 수 있다. 또한, 상기 「비용해성」이란, 트리페닐포스핀계 화합물로 이루어지는 열경화 촉매가 에폭시 수지로 이루어지는 용매에 대하여 불용성인 것을 의미하며, 보다 상세하게는 온도 10 내지 40℃의 범위에 있어서 10질량% 이상 용해되지 않는 것을 의미한다.
상기 트리페닐보란계 화합물로서는 특별히 한정되지 않고, 예를 들어 트리페닐보란 구조와 트리페닐포스핀 구조를 갖는 것도 포함된다. 당해 트리페닐보란 구조 및 트리페닐포스핀 구조를 갖는 화합물로서는 특별히 한정되지 않고, 예를 들어 테트라페닐포스포늄테트라페닐보레이트(상품명; TPP-K), 테트라페닐포스포늄테트라-p-트리보레이트(상품명; TPP-MK), 벤질트리페닐포스포늄테트라페닐보레이트(상품명; TPP-ZK), 트리페닐포스핀트리페닐보란(상품명; TPP-S) 등을 들 수 있다(모두 홋꼬 가가꾸(주)제).
상기 아미노계 화합물로서는 특별히 한정되지 않고, 예를 들어 모노에탄올아민트리플루오로보레이트(스텔라 케미파(주)제), 디시안디아미드(나까라이 테스크(주)제) 등을 들 수 있다.
상기 트리할로겐보란계 화합물로서는 특별히 한정되지 않고, 예를 들어 트리클로로보란 등을 들 수 있다.
상기 열경화 촉매의 배합 비율로서는, 유기 성분 100중량부에 대하여 0.01 내지 1중량부의 범위 내가 바람직하고, 0.01 내지 0.5중량부의 범위 내가 보다 바람직하고, 0.01 내지 0.4중량부의 범위 내가 특히 바람직하다. 배합 비율을 0.01중량부 이상으로 함으로써, 다이 본딩시에 있어서는 미반응이었던 에폭시기끼리를, 예를 들어 후경화 공정까지는 중합시키고, 당해 미반응의 에폭시기를 저감 내지는 소실시킬 수 있다. 그 결과, 반도체 소자 상에 다른 반도체 소자를 확실하게 접착 고정시켜 박리가 없는 반도체 장치의 제조가 가능하게 된다. 한편, 배합 비율을 1중량부 이하로 함으로써, 경화 저해의 발생을 방지할 수 있다.
상기 아크릴 수지로서는, 예를 들어 탄소수 30 이하, 특히 탄소수 4 내지 18의 직쇄 혹은 분지의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르 중 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 상기 알킬기로서는, 예를 들어 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기 또는 도데실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 단량체로서는, 특별히 한정되는 것이 아니며, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 혹은 크로톤산 등과 같은 카르복실기 함유 단량체, 무수 말레산 혹은 무수 이타콘산 등과 같은 산 무수물 단량체, (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴 혹은 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 단량체, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산, 술포프로필(메트)아크릴레이트 혹은 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 단량체, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 단량체를 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
또한, 상기 아크릴 수지로서는 아크릴 공중합체가 바람직하다. 당해 아크릴 공중합체에 사용하는 단량체 성분으로서는 특별히 한정되지 않고, 예를 들어 부틸아크릴레이트, 에틸아크릴레이트 등을 들 수 있다. 본 발명에 있어서는, 전체 단량체 성분에 대하여, 10 내지 60중량％의 범위 내의 부틸아크릴레이트와, 40 내지 90중량％의 범위 내의 에틸아크릴레이트를 포함하여 구성되는 공중합체가 바람직하다.
또한, 상기 단량체 성분과 공중합 가능한 다른 단량체 성분으로서는 특별히 한정되지 않고, 예를 들어 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 단량체 성분의 사용량은, 전체 단량체 성분에 대하여 1 내지 20중량％의 범위 내인 것이 바람직하다. 당해 수치 범위 내의 다른 단량체 성분을 함유시킴으로써, 응집력, 접착성 등의 개질이 도모된다.
아크릴 공중합체의 중합 방법으로서는 특별히 한정되지 않고, 예를 들어 용액 중합법, 괴상 중합법, 현탁 중합법, 유화 중합법 등의 종래 공지된 방법을 채용할 수 있다.
상기 아크릴 공중합체의 유리 전이 온도(Tg)는 -30 내지 30℃인 것이 바람직하고, -20 내지 15℃인 것이 보다 바람직하다. 상기 유리 전이 온도를 -30℃ 이상으로 함으로써 내열성이 확보될 수 있다. 한편, 30℃ 이하로 함으로써, 표면 상태가 거친 반도체 웨이퍼에서의 다이싱 후의 칩 비산의 방지 효과가 향상된다.
상기 아크릴 공중합체의 중량 평균 분자량은 10만 이상인 것이 바람직하고, 60만 내지 120만인 것이 보다 바람직하고, 70만 내지 100만인 것이 특히 바람직하다. 중량 평균 분자량을 10만 이상으로 함으로써, 배선 기판 등의 피착체나 반도체 소자, 반도체 웨이퍼 표면에 대한 고온시의 접착성이 우수하고, 또한 내열성도 향상시킬 수 있다. 또한, 중량 평균 분자량을 120만 이하로 함으로써, 용이하게 유기 용제에 용해할 수 있다. 중량 평균 분자량은, 겔 투과 크로마토그래피법(GPC)에 의해 표준 폴리스티렌에 의한 검량선을 사용한 폴리스티렌 환산값이다.
상기 다이 본드 필름(10)에 있어서는, 무기 필러 또는 유기 필러 등의 필러가 함유되어도 된다. 취급성 및 열전도성의 향상, 용융 점도의 조정, 및 틱소트로픽성의 부여 등의 관점에서는 무기 필러가 바람직하다. 단, 제1 접착제층(1)에 있어서는, 그 내부에 복수의 본딩 와이어의 일부가 매몰되어 있고, 이들 본딩 와이어가 서로 전기적으로 간섭하는 것은 바람직하지 않다. 따라서, 제1 접착제층(1)에 대해서는, 도전성이 부여될 수 있는 무기 필러의 첨가는 바람직하지 않다.
상기 무기 필러로서는 특별히 한정되지 않고, 예를 들어 실리카, 수산화알루미늄, 수산화칼슘, 수산화마그네슘, 삼산화안티몬, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 산화알루미늄, 질화알루미늄, 붕산알루미늄, 질화붕소, 결정질 실리카, 비정질 실리카 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 열전도성의 향상의 관점에서는 산화알루미늄, 질화알루미늄, 질화붕소, 결정성 실리카, 비정질 실리카 등이 바람직하다. 또한, 다이 본드 필름(10)의 접착성과의 밸런스의 관점에서는 실리카가 바람직하다. 또한, 상기 유기 필러로서는 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리에테르이미드, 폴리에스테르이미드, 나일론, 실리콘 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
상기 필러의 평균 입경은 0.005 내지 10㎛가 바람직하고, 0.05 내지 1㎛가 보다 바람직하다. 필러의 평균 입경이 0.005㎛ 이상이면, 피착체에 대한 습윤성을 양호한 것으로 하여, 접착성의 저하를 억제할 수 있다. 한편, 상기 평균 입경을 10㎛ 이하로 함으로써, 필러의 첨가에 의한 다이 본드 필름(10)에 대한 보강 효과를 높여, 내열성의 향상이 도모된다. 또한, 평균 입경이 서로 다른 필러끼리 조합하여 사용하여도 된다. 또한, 필러의 평균 입경은, 예를 들어 광도식의 입도 분포계(호리바제, 장치명; LA-910)에 의해 구한 값이다.
필러의 함유량은 에폭시 수지, 페놀 수지 및 아크릴 수지의 합계 100중량부에 대하여, 0중량부 초과 80중량부 이하인 것이 바람직하고, 0중량부 초과 70중량부 이하인 것이 보다 바람직하다. 필러의 함유량이 0중량부이면 필러 첨가에 의한 보강 효과가 없고, 다이 본드 필름(10)의 내열성이 저하하는 경우가 있다. 한편, 함유량이 80중량부를 초과하면 반도체 소자나 반도체 웨이퍼에 대한 습윤성이 저하하고, 접착성이 저하하는 경우가 있다.
상기 필러의 형상은 특별히 한정되지 않고, 예를 들어 구 형상, 타원체 형상의 것을 사용할 수 있다.
상기 다이 본드 필름(10)을 미리 어느 정도 가교시켜 두는 경우에는, 제작시에 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가시켜 두는 것이 좋다. 이에 의해, 고온하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다. 또한 가교제는 제1 접착제층(1) 및 제2 접착제층(2)의 양쪽에 대하여 첨가하여도 되고, 어느 한쪽에만 첨가하여도 된다.
상기 가교제로서는 종래 공지된 것을 채용할 수 있다. 특히, 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, p-페닐렌디이소시아네이트, 1,5-나프탈렌디이소시아네이트, 다가 알코올과 디이소시아네이트의 부가물 등의 폴리이소시아네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로서는, 상기한 중합체 100중량부에 대하여, 통상 0.05 내지 7중량부로 하는 것이 바람직하다. 가교제의 양이 7중량부보다 많으면, 접착력이 저하하므로 바람직하지 않다. 한편, 0.05중량부보다 적으면, 응집력이 부족하므로 바람직하지 않다. 또한, 이러한 폴리이소시아네이트 화합물과 함께, 필요에 따라 에폭시 수지 등의 다른 다관능성 화합물을 함께 포함시키도록 하여도 된다.
또한, 다이 본드 필름(10)에는 필요에 따라 다른 첨가제를 적절하게 배합할 수 있다. 다른 첨가제로서는, 예를 들어 난연제, 실란 커플링제 또는 이온 트랩제 등을 들 수 있다.
상기 난연제로서는, 예를 들어 삼산화안티몬, 오산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
상기 실란 커플링제로서는, 예를 들어 β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, v-글리시독시프로필트리메톡시실란, v-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 이들 화합물은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
상기 이온 트랩제로서는, 예를 들어 히드로탈사이트류, 수산화 비스무트 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
상기 제1 접착제층(1)의 열경화 전의 120℃에서의 전단 손실 탄성률 G"는, 5×102Pa 이상 1.5×104Pa 이하의 범위 내가 바람직하고, 5×102Pa 이상 1.2×104Pa 이하의 범위 내가 보다 바람직하고, 5×102Pa 이상 1×104Pa 이하의 범위 내가 더욱 바람직하다. 상기 전단 손실 탄성률 G"를 5×102Pa 이상으로 함으로써, 반도체 소자 상에 다이 본드 필름(10)을 압착할 때에, 제1 접착제층(1)의 비어나옴을 방지하여, 피착체측의 와이어 본딩용의 전기적 단자를 막는 것을 방지할 수 있다. 한편, 상기 전단 손실 탄성률 G"를 1.5×104Pa 이하로 함으로써, 상기 압착시에 보이드(기포)를 발생시키지 않고 제1 접착제층(1) 중에 본딩 와이어를 매몰시킬 수 있다.
상기 제2 접착제층(2)의 열경화 전의 120℃에서의 전단 손실 탄성률 G"는 2×104Pa 이상 1×106Pa 이하의 범위 내가 바람직하고, 2×104Pa 이상 8×106Pa 이하의 범위 내가 보다 바람직하고, 2×104Pa 이상 5×105Pa 이하의 범위 내가 더욱 바람직하다. 상기 전단 손실 탄성률 G"를 2×104Pa 이상으로 함으로써, 반도체 소자 상에 다른 반도체 소자를 다이 본딩할 때에, 제1 접착제층(1) 중에 매몰되어 있는 본딩 와이어의 일부가, 다른 반도체 소자의 이면과 접촉하는 것을 방지할 수 있다. 한편, 상기 전단 손실 탄성률 G"를 1×106Pa 이하로 함으로써, 반도체 웨이퍼와의 밀착성을 확보할 수 있다. 또한, 제1 접착제층(1) 및 제2 접착제층의 전단 손실 탄성률 G"의 값은, 예를 들어 후술하는 방법에 의해 측정하는 것이 가능하다.
본 실시 형태에 관한 다이 본드 필름(10)을 반도체 소자 상에 다이 본딩하였을 때의 임시 고착시의 제1 접착제층(1)의 전단 접착력은, 당해 반도체 소자에 대하여 0.2MPa 이상인 것이 바람직하고, 0.2 내지 10MPa인 것이 보다 바람직하다. 상기 전단 접착력을 0.2MPa 이상으로 함으로써, 다이 본드 필름(10)을 가열하여 완전하게 열경화시키지 않고 와이어 본딩 공정을 행하여도, 당해 공정에서의 초음파 진동이나 가열에 의해, 제1 접착제층(1)과 반도체 소자의 사이나, 제2 접착제층(2)과 다른 반도체 소자의 사이의 접착면에서 전단 변형을 일으키는 일이 없다. 즉, 와이어 본딩시의 초음파 진동에 의해 반도체 소자 등이 움직이는 일이 없고, 이에 의해 와이어 본딩의 성공률이 저하하는 것을 억제할 수 있다.
제2 접착제층(2) 상에 반도체 웨이퍼를 마운트하였을 때의 당해 제2 접착제층(2)과 반도체 웨이퍼의 계면의 180도 필 박리력은, 0.5N/10mm 이상인 것이 바람직하고, 1N/10mm 이상인 것이 보다 바람직하고, 1.5N/10mm 이상인 것이 더욱 바람직하다. 180℃ 필 박리력을 0.5N/10mm 이상으로 함으로써, 반도체 웨이퍼를 다이 본드 필름(10)과 함께 블레이드 다이싱을 행하여 반도체 소자를 형성할 때, 당해 반도체 소자의 칩 비산이 발생하는 것을 저감할 수 있다. 또한, 상기 180도 필 박리력은 제2 접착제층(2)의 열경화 전의 값이다.
상기 다이 본드 필름(10)의 총 두께는 40 내지 120㎛의 범위 내가 바람직하다. 총 두께를 40㎛ 이상으로 함으로써, 본딩 와이어의 매립을 가능하게 한다. 한편, 120㎛ 이하로 함으로써, 반도체 장치의 박형화가 도모된다. 또한, 제1 접착제층(1)의 두께를 d1(㎛)로 하고 제2 접착제층(2)의 두께를 d2(㎛)로 하였을 때, d1/(d1+d2)는 0.6 이상 0.95 이하의 범위 내가 바람직하고, 0.6 이상 0.9 이하의 범위 내가 보다 바람직하고, 0.7 이상 0.9 이하의 범위 내가 더욱 바람직하다. 상기 d1/(d1+d2)를 0.6 이상으로 함으로써, 제1 접착제층(1)의 내부에 매몰되어 있는 본딩 와이어가 제2 접착제층(2)측에 돌출되는 것을 방지하여, 다른 반도체 소자와 본딩 와이어와의 접촉을 방지할 수 있다. 한편, 상기 d1/(d1+d2)를 0.95 이하로 함으로써, 본딩 와이어가 제2 접착제층(2)측에 돌출된 경우에도, 다른 반도체 소자와 본딩 와이어와의 접촉의 방지가 도모된다.
상기 제1 접착제층(1)에서의 금속 이온의 함유량은 100ppm 이하가 바람직하고, 80ppm 이하가 보다 바람직하다. 금속 이온의 함유량을 100ppm 이하로 함으로써, 제1 접착제층(1)의 내부를 통과시키는 본딩 와이어가 복수인 경우에도, 이들 본딩 와이어간에서 전기적인 간섭이 발생하는 것을 방지할 수 있어, 고신뢰성의 반도체 장치의 제조를 가능하게 한다. 또한, 상기 금속 이온은, 예를 들어 후술하는 염료나 안료에 유래하는 것을 의미한다.
상기 제2 접착제층(2)에는 염료 또는 안료 중 적어도 어느 하나가 함유되어 있는 것이 바람직하다. 이에 의해 다이 본드 필름(10)의 표리의 식별을 용이하게 하고, 또한 다른 종류의 다이 본드 필름과의 구별도 용이하게 할 수 있다. 그 결과, 반도체 장치의 제조 프로세스에 있어서 다운 타임의 단축을 가능하게 하여, 수율의 향상이 도모된다. 또한, 그 밖의 접착제층을 제2 접착제층(2) 상에 적층하는 경우에는, 당해 그 밖의 접착제층 중에도 염료나 안료를 첨가하여도 된다.
상기 염료로서는 특별히 한정되지 않고, 구체적으로는 예를 들어 니트로 염료, 니트로소 염료, 스틸벤 염료, 피라졸론 염료, 티아졸 염료, 아조 염료, 폴리아조 염료, 카르보늄 염료, 퀴노아닐 염료, 인도페놀 염료, 인도아닐린 염료, 인다민 염료, 퀴논이민 염료, 아진 염료, 산화 염료, 옥사진 염료, 티아진 염료, 아크리딘 염료, 디페닐메탄 염료, 트리페닐메탄 염료, 크산텐 염료, 티오크산텐 염료, 황화 염료, 피리딘 염료, 피리돈 염료, 티아디아졸 염료, 티오펜 염료, 벤조이소티아졸 염료, 디시아노이미다졸 염료, 벤조피란 염료, 벤조디푸라논 염료, 퀴놀린 염료, 인디고 염료, 티오인디고 염료, 안트라퀴논 염료, 벤조페논 염료, 벤조퀴논 염료, 나프토퀴논 염료, 프탈로시아닌 염료, 시아닌 염료, 메틴 염료, 폴리메틴 염료, 아조메틴 염료, 축합 메틴 염료, 나프탈이미드 염료, 페리논 염료, 트리아릴메탄 염료, 잔센 염료, 아미노케톤 염료, 옥시케톤 염료 및 인디고이드 염료 등을 들 수 있다. 이들 염료는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
상기 염료의 배합량은, 제2 접착제층(2)의 전체 성분 100중량부에 대하여 0.1 내지 1중량부의 범위 내가 바람직하고, 0.1 내지 0.8중량부의 범위 내가 바람직하다. 상기 배합량을 0.1중량부 이상으로 함으로써, 제2 접착제층(2)의 식별을 한층 용이하게 할 수 있다. 한편, 상기 배합량을 1중량부 이하로 함으로써, 불순물 이온을 저감시킬 수 있다.
상기 안료로서는 특별히 한정되지 않고, 구체적으로는, 예를 들어 산화티타늄, 산화아연, 탈크, 센나, 엄버, 카올린, 탄산칼슘, 산화철, 램프 블랙, 퍼니스 블랙, 아이보리 블랙, 흑연, 풀러렌, 카본 블랙, 빌리디안, 코발트 블루, 에메랄드 그린, 코발트 그린, 프탈로시아닌 그린, 프탈로시아닌 블루, 미로리 블루, 패스트 옐로우, 디스아조 옐로우, 축합 아조 옐로우, 벤조이미다졸론 옐로우, 디니트로아닐린 오렌지, 벤즈아미다졸론 오렌지, 페리논 오렌지, 톨루이딘 레드, 퍼머넌트 카민, 안트라퀴노닐 레드, 퍼머넌트 레드, 나프톨 레드, 축합 아조 레드, 벤즈이미다졸론 카민, 벤즈이미다졸론 브라운, 안트라피리미딘 옐로우, 퀴노프탈론 옐로우, 코발트 바이올렛, 망간 바이올렛 등을 들 수 있다. 이들 안료는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
상기 안료의 배합량은, 제2 접착제층(2)의 전체 성분 100중량부에 대하여, 0.3 내지 5중량부의 범위 내가 바람직하고, 0.3 내지 3중량부의 범위 내가 바람직하다. 상기 배합량을 0.3중량부 이상으로 함으로써, 제2 접착제층(2)의 식별을 한층 용이하게 할 수 있다. 한편, 상기 배합량을 5중량부 이하로 함으로써, 불순물 이온을 저감시킬 수 있다.
상기 안료의 평균 입경은 0.01㎛ 내지 10㎛의 범위 내인 것이 바람직하고, 0.01㎛ 내지 5㎛의 범위 내인 것이 보다 바람직하다. 상기 수치 범위 내로 함으로써, 안료를 균일하게 분산시킬 수 있다. 또한, 안료의 평균 입경은, 광도식의 입도 분포계(호리바제, 장치명; LA-910)에 의해 구한 값이다.
상기 제1 접착제층(1) 및 제2 접착제층(2) 중 적어도 어느 하나의 체적 저항률은 1×1011Ωㆍcm 이상인 것이 바람직하고, 1×1012Ωㆍcm 이상인 것이 보다 바람직하다. 체적 저항률을 1×1011Ωㆍcm 이상으로 함으로써, 제1 접착제층(1) 및 제2 접착제층(2)의 충분한 절연성을 얻을 수 있다. 또한, 제1 접착제층(1) 및 제2 접착제층(2) 중 적어도 어느 하나의 비유전율은 4.5 이하인 것이 바람직하고, 4 이하인 것이 보다 바람직하다. 비유전율을 4.5 이하로 함으로써, 전기 특성의 저하를 방지할 수 있다. 또한, 제1 접착제층(1) 및 제2 접착제층(2) 중 적어도 어느 하나의 유전 정접은 0.01 이하인 것이 바람직하고, 0.02 이상인 것이 보다 바람직하다. 유전 정접을 0.01 이하로 함으로써, 전기 특성의 저하를 방지할 수 있다.
상기 제1 접착제층(1)의 유리 전이 온도는 20℃ 내지 60℃의 범위가 바람직하고, 20℃ 내지 50℃의 범위가 보다 바람직하다. 상기 유리 전이 온도를 20℃ 내지 60℃의 범위 내로 함으로써, 예를 들어 다이싱 필름(12)과의 박리력을 제어하여, 양호한 픽업성을 확보할 수 있다. 또한, 상기 제2 접착제층(2)의 유리 전이 온도는 60℃ 이하가 바람직하고, 50℃ 이하가 보다 바람직하다. 상기 유리 전이 온도를 60℃ 이하로 함으로써, 실리콘 웨이퍼에 대한 접착력을 확보할 수 있다.
또한, 다이 본드 필름(10)은 세퍼레이터에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는 실용에 제공할 때까지 다이 본드 필름을 보호하는 보호재로서의 기능을 갖고 있다. 또한, 세퍼레이터는, 다이싱 필름에 다이 본드 필름(10)을 전사할 때의 지지 기재로서 사용할 수 있다. 세퍼레이터는 다이 본드 필름 상에 워크를 부착할 때에 벗겨진다. 세퍼레이터로서는 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 종이 등도 사용 가능하다.
(다이 본드 필름의 제조 방법)
제1 접착제층(1)을 형성하기 위한 제1 접착제 조성물을 실리콘 이형 처리 등이 실시된 제1 이형 처리 필름 상에 소정 두께가 되도록 도포하고, 또한 소정 조건하에서 건조하여 제1 접착제층을 형성한다. 건조 조건은 적절히 필요에 따라 설정할 수 있다. 한편, 제2 접착제층(2)을 형성하기 위한 제2 접착제 조성물을 실리콘 이형 처리 등이 실시된 제2 이형 처리 필름 상에 소정 두께가 되도록 도포하고, 또한 소정 조건하에서 건조하여 제2 접착제층을 형성한다. 건조 조건은 적절히 필요에 따라 설정할 수 있다. 상기 제1 이형 처리 필름 및 제2 이형 처리 필름으로서는 특별히 한정되지 않고, 예를 들어 폴리에틸렌테레프탈레이트 등으로 이루어지는 필름을 들 수 있다.
또한, 상기 제1 접착제층과 제2 접착제층이 접합면이 되도록 양자를 접합하여, 본 실시 형태에 관한 다이 본드 필름(10)을 제작할 수 있다.
(다이싱ㆍ다이 본드 필름)
이어서, 상기 다이 본드 필름(10)을 구비한 다이싱ㆍ다이 본드 필름에 대해 설명한다. 도 2는 본 실시 형태에 관한 다이싱ㆍ다이 본드 필름을 개략적으로 도시하는 단면 모식도이다.
도 2의 (a)에 도시한 바와 같이, 다이싱ㆍ다이 본드 필름(11)은, 다이싱 필름(12) 상에 상기 다이 본드 필름(10)이 적층된 구조를 갖는다. 상기 다이싱 필름(12)은, 기재(13) 상에 적어도 점착제층(14)이 적층된 구조를 갖는다. 다이 본드 필름(10)은, 상기 점착제층(14)의 다이 본드 필름의 부착 부분(14a) 상에 적층되어 있다. 또한 본 발명은 도 2의 (b)에 도시한 바와 같이, 점착제층(14)의 전체면에 다이 본드 필름(10')을 적층한 구성의 다이싱ㆍ다이 본드 필름(11')이어도 된다.
상기 기재(13)는 다이싱ㆍ다이 본드 필름(11, 11')의 강도 모체가 되는 것이다. 예를 들어, 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모 폴리프로필렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산 비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스테르 (랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카르보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전체 방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 유리 섬유, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다. 점착제층층(14)이 자외선 경화형인 경우, 기재(13)는 자외선에 대하여 투과성을 갖는 것이 바람직하다.
또한 기재(13)의 재료로서는, 상기 수지의 가교체 등의 중합체를 들 수 있다. 상기 플라스틱 필름은 비연신으로 사용하여도 되고, 필요에 따라 1축 또는 2축의 연신 처리를 실시한 것을 사용하여도 된다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 따르면, 다이싱 후에 그 기재(13)를 열수축시킴으로써 점착제층(14)과 다이 본드 필름(10, 10')과의 접착 면적을 저하시켜, 반도체 칩의 회수의 용이화를 도모할 수 있다.
기재(13)의 표면은 인접하는 층과의 밀착성, 유지성 등을 높이기 위하여, 관용의 표면 처리, 예를 들어 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예를 들어, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재(13)는 동종 또는 이종의 것을 적절하게 선택하여 사용할 수 있고, 필요에 따라 수종을 블렌드한 것을 사용할 수 있다. 또한, 기재(13)에는 대전 방지능을 부여하기 위하여, 상기한 기재(13) 상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30 내지 500Å 정도인 도전성 물질의 증착층을 형성할 수 있다. 기재(13)는 단층 또는 2종 이상의 복층이어도 된다.
기재 (13)의 두께는 특별히 제한되지 않고 적절하게 결정할 수 있지만, 일반적으로는 5 내지 200㎛ 정도이다.
또한, 기재(13)에는 본 발명의 효과 등을 손상시키지 않는 범위에서, 각종 첨가제(예를 들어, 착색제, 충전제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 난연제 등)가 포함되어도 된다.
상기 점착제층(14)이 자외선 경화형 점착제에 의해 형성되어 있는 경우, 자외선의 조사에 의해 가교도를 증대시켜 그 점착력을 용이하게 저하시킬 수 있으므로, 도 2의 (b)에 도시하는 점착제층(14)의 반도체 웨이퍼 부착 부분에 대응하는 부분(14a)만을 자외선 조사함으로써 다른 부분(14b)과의 점착력의 차를 설정할 수 있다.
또한, 도 2의 (a)에 도시하는 다이 본드 필름(10)에 맞추어 자외선 경화형의 점착제층(14)을 경화시킴으로써, 점착력이 현저하게 저하된 상기 부분(14a)을 용이하게 형성할 수 있다. 경화하여, 점착력이 저하된 상기 부분 (14a)에 다이 본드 필름(10)이 부착되기 때문에, 점착제층(14)의 상기 부분(14a)과 제1 접착제층(1)의 계면은 픽업시에 용이하게 박리되는 성질을 갖는다. 한편, 자외선을 조사하지 않은 부분은 충분한 점착력을 갖고 있고, 상기 부분(14b)을 형성한다.
전술한 바와 같이, 도 2의 (b)에 도시하는 다이싱ㆍ다이 본드 필름(11')의 점착제층(14)에 있어서, 미경화의 자외선 경화형 점착제에 의해 형성되어 있는 상기 부분(14b)은 다이 본드 필름(10)과 점착하여, 다이싱할 때의 보유 지지력을 확보할 수 있다. 이와 같이 자외선 경화형 점착제는, 반도체 칩을 기판 등의 피착체에 고착하기 위한 다이 본드 필름(10)을 접착ㆍ박리의 밸런스 좋게 지지할 수 있다. 도 2의 (a)에 도시하는 다이싱ㆍ다이 본드 필름(11)의 점착제층(14)에 있어서는, 상기 부분(4b)이 다이싱 링을 고정할 수 있다. 상기 피착체(6)로서는 특별히 한정되지 않고, 예를 들어 BGA 기판 등의 각종 기판, 리드 프레임, 반도체 소자, 스페이서 등을 들 수 있다.
상기 자외선 경화형 점착제는 탄소-탄소 이중 결합 등의 자외선 경화성의 관능기를 갖고, 또한 점착성을 나타내는 것을 특별히 제한없이 사용할 수 있다. 자외선 경화형 점착제로서는, 예를 들어 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 자외선 경화성의 단량체 성분이나 올리고머 성분을 배합한 첨가형의 자외선 경화형 점착제를 예시할 수 있다.
상기 감압성 점착제로서는, 반도체 웨이퍼나 유리 등의 오염을 꺼리는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 중합체를 베이스 중합체로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 중합체로서는 아크릴산 에스테르와, 히드록실기 함유 단량체를 포함하는 단량체 조성물로 이루어지는 것을 들 수 있다. 단, 카르복실기 함유 단량체는 포함하지 않는 것이 바람직하다.
상기 아크릴산 에스테르로서는, 화학식 CH2=CHCOOR(식 중, R은 탄소수 6 내지 10, 보다 바람직하게는 탄소수 8 내지 9의 알킬기임)로 나타내어지는 단량체를 사용하는 것이 바람직하다. 탄소수가 6 미만이면, 박리력이 지나치게 커져 픽업성이 저하하는 경우가 있다. 한편, 탄소수가 10을 초과하면, 다이 본드 필름과의 접착성 또는 밀착성이 저하하고, 그 결과, 다이싱시에 칩 비산이 발생하는 경우가 있다.
상기 화학식으로 나타내어지는 단량체로서는, 예를 들어 아크릴산 헥실, 아크릴산 헵틸, 아크릴산 옥틸, 아크릴산 이소옥틸, 아크릴산 2-에틸헥실, 아크릴산 노닐, 아크릴산 이소노닐, 아크릴산 데실, 아크릴산 이소데실 등을 들 수 있다. 이들 단량체 중, 상기 알킬기의 R의 탄소수가 8 내지 9인 단량체가 바람직하고, 구체적으로는 아크릴산 2-에틸헥실, 아크릴산 이소옥틸이 바람직하다. 또한, 상기에 예시한 단량체는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
또한, 상기 아크릴산 에스테르의 함유량은, 전체 단량체 성분에 대하여 50중량％ 내지 99중량％가 바람직하고, 70 내지 90중량％가 보다 바람직하다. 함유량이 50중량％ 미만이면, 박리력이 지나치게 커져, 픽업성이 저하하는 경우가 있다. 단, 99중량％를 초과하면, 점착성이 저하하여 다이싱시에 칩 비산이 발생하는 경우가 있다.
상기 아크릴계 중합체는, 상기 화학식으로 나타내어지는 단량체 이외의 아크릴산 에스테르를 단량체 성분으로서 포함하여도 된다. 이러한 아크릴산 에스테르로서는, 상기 화학식으로 나타내어지는 단량체 이외의 아크릴산 알킬에스테르 외에, 방향족환을 갖는 아크릴산 에스테르(예를 들어, 아크릴산 페닐 등의 아크릴산 아릴에스테르 등), 지환식 탄화수소기를 갖는 아크릴산 에스테르(예를 들어, 아크릴산 시클로펜틸, 아크릴산 시클로헥실 등의 아크릴산 시클로알킬에스테르나, 아크릴산 이소보르닐 등) 등을 들 수 있다. 이들 단량체 성분 중, 상기 아크릴산 알킬에스테르, 아크릴산 시클로알킬에스테르가 적합하고, 아크릴산 알킬에스테르가 특히 적합하다. 예시한 아크릴산 에스테르는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
상기 화학식으로 나타내어지는 단량체 이외의 아크릴산 알킬에스테르로서는, 예를 들어 아크릴산 메틸, 아크릴산 에틸, 아크릴산 프로필, 아크릴산 이소프로필, 아크릴산 부틸, 아크릴산 이소부틸, 아크릴산 s-부틸, 아크릴산 t-부틸, 아크릴산 펜틸, 아크릴산 이소펜틸 등의 알킬기의 탄소수가 5 이하인 아크릴산 알킬에스테르; 아크릴산 운데실, 아크릴산 도데실, 아크릴산 트리데실, 아크릴산 테트라데실, 아크릴산 헥사데실, 아크릴산 옥타데실, 아크릴산 에이코실 등의 알킬기의 탄소수가 11 이상(바람직하게는 11 내지 30)인 아크릴산 알킬에스테르 등을 들 수 있다.
또한, 상기 화학식으로 나타내어지는 단량체 등의 아크릴산 알킬에스테르는, 직쇄상, 분지상의 어느 형태의 아크릴산 알킬에스테르이어도 된다.
상기 아크릴계 중합체는, 상기 아크릴산 에스테르와 공중합 가능한 히드록실기 함유 단량체를 필수 성분으로서 포함한다. 히드록실기 함유 단량체로서는, 예를 들어 (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등을 들 수 있다. 이들 단량체는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
상기 히드록실기 함유 단량체의 함유량은, 전체 단량체 성분에 대하여 1 내지 30중량％의 범위 내인 것이 바람직하고, 3 내지 10중량％의 범위 내인 것이 보다 바람직하다. 함유량이 1중량％ 미만이면, 점착제의 응집력이 저하하여, 픽업성이 저하하는 경우가 있다. 한편, 함유량이 30중량％를 초과하면, 점착제의 극성이 높아져, 다이 본드 필름과의 상호 작용이 높아짐으로써 박리가 곤란해진다.
상기 아크릴산 중합체는 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라 상기 아크릴산 에스테르나 히드록실기 함유 단량체와 공중합 가능한 다른 단량체 성분에 대응하는 단위를 포함하여도 된다. 이러한 다른 단량체 성분으로서는, 예를 들어 메타크릴산 메틸, 메타크릴산 에틸, 메타크릴산 프로필, 메타크릴산 이소프로필, 메타크릴산 부틸, 메타크릴산 이소부틸, 메타크릴산 s-부틸, 메타크릴산 t-부틸 등의 메타크릴산 에스테르; 무수 말레산, 무수 이타콘산 등의 산 무수물 단량체; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 단량체; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 단량체; 스티렌, 비닐톨루엔, α-메틸스티렌 등의 스티렌계 단량체; 에틸렌, 부타디엔, 이소프렌, 이소부틸렌 등의 올레핀 또는 디엔류; 염화비닐 등의 할로겐 원자 함유 단량체; 불소(메트)아크릴레이트 등의 불소 원자 함유 단량체; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다.
상기 아크릴계 중합체는, 전술한 바와 같이 카르복실기 함유 단량체를 포함하지 않는 것이 바람직하다. 카르복실기 함유 단량체를 포함하면, 카르복실기와 다이 본드 필름(10) 중의 에폭시 수지의 에폭시기가 반응함으로써, 점착제층(14)과 다이 본드 필름(10)와의 접착성이 커져, 양자의 박리성이 저하하기 때문이다. 이러한 카르복실기 함유 단량체로서는, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등을 들 수 있다.
상기 아크릴계 중합체는, 단일 단량체 또는 2종 이상의 단량체 혼합물을 중합에 사용함으로써 얻어진다. 중합은 용액 중합(예를 들어, 라디칼 중합, 음이온 중합, 양이온 중합 등), 유화 중합, 괴상 중합, 현탁 중합, 광 중합(예를 들어, 자외선(UV) 중합) 등의 어느 방식으로 행할 수도 있다. 청정한 피착체에의 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이 점으로부터 아크릴계 중합체의 수 평균 분자량은, 바람직하게는 35만 내지 100만, 보다 바람직하게는 45만 내지 80만 정도이다.
또한, 상기 점착제에는 베이스 중합체인 아크릴계 중합체 등의 수 평균 분자량을 높이기 위하여, 외부 가교제를 적절하게 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은 가교해야 할 베이스 중합체와의 밸런스에 의해, 나아가 점착제로서의 사용 용도에 의해 적절하게 결정된다. 일반적으로는, 상기 베이스 중합체 100중량부에 대하여, 5중량부 정도 이하, 나아가 0.1 내지 5중량부 배합하는 것이 바람직하다. 또한, 점착제에는, 필요에 따라 상기 성분 외에, 종래 공지된 각종 점착 부여제, 노화 방지제 등의 첨가제를 사용하여도 된다.
배합하는 상기 자외선 경화성의 단량체 성분으로서는, 예를 들어 우레탄 올리고머, 우레탄 (메트)아크릴레이트, 트리메틸올프로판 트리(메트)아크릴레이트, 테트라메틸올메탄 테트라(메트)아크릴레이트, 펜타에리트리톨 트리(메트)아크릴레이트, 펜타에리트리톨 테트라(메트)아크릴레이트, 디펜타에리트리톨 모노히드록시펜타(메트)아크릴레이트, 디펜타에리트리톨 헥사(메트)아크릴레이트, 1,4-부탄디올 디(메트)아크릴레이트 등을 들 수 있다. 또한 자외선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카르보네이트계, 폴리부타디엔계 등 여러가지의 올리고머를 들 수 있고, 그 분자량이 100 내지 30000 정도의 범위인 것이 적당하다. 자외선 경화성의 단량체 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라, 점착제층의 점착력을 저하할 수 있는 양을 적절하게 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 5 내지 500중량부, 바람직하게는 40 내지 150중량부 정도이다.
또한, 자외선 경화형 점착제로서는, 상기 설명한 첨가형의 자외선 경화형 점착제 외에, 베이스 중합체로서 탄소-탄소 이중 결합을 중합체 측쇄 또는 주쇄 중 혹은 주쇄 말단에 갖는 것을 사용한 내재형의 자외선 경화형 점착제를 들 수 있다. 내재형의 자외선 경화형 점착제는, 저분자량 성분인 올리고머 성분 등을 함유할 필요가 없거나, 또는 대부분은 포함하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제 내를 이동하지 않고, 안정된 층 구조의 점착제층을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 중합체는, 탄소-탄소 이중 결합을 갖고, 또한 점착성을 갖는 것을 특별히 제한없이 사용할 수 있다. 이러한 베이스 중합체로서는 아크릴계 중합체를 기본 골격으로 하는 것이 바람직하다. 아크릴계 중합체의 기본 골격으로서는, 상기 예시한 아크릴계 중합체를 들 수 있다.
상기 아크릴계 중합체에의 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고, 여러가지 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 중합체 측쇄에 도입하는 것이 분자 설계에 있어서 용이하다. 예를 들어, 미리 아크릴계 중합체에 관능기를 갖는 단량체를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을 탄소-탄소 이중 결합의 자외선 경화성을 유지한 채 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 관능기의 조합의 예로서는 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기의 조합 중에서도 반응 추적의 용이성으로부터, 히드록실기와 이소시아네이트기의 조합이 적합하다. 또한, 이들 관능기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 중합체를 생성하는 조합이면, 관능기는 아크릴계 중합체와 상기 화합물의 어느 측에 있어도 되지만, 상기의 바람직한 조합에서는 아크릴계 중합체가 히드록실기를 갖고, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예를 들어 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 아크릴계 중합체로서는 상기 예시된 히드록시기 함유 단량체나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜 모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 사용된다.
상기 내재형의 자외선 경화형 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 중합체(특히 아크릴계 중합체)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 자외선 경화성의 단량체 성분이나 올리고머 성분을 배합할 수도 있다. 자외선 경화성의 올리고머 성분 등은, 통상 베이스 중합체 100중량부에 대하여 30중량부의 범위 내이며, 바람직하게는 0 내지 10중량부의 범위이다.
상기 자외선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광중합 개시제를 함유시킨다. 광중합 개시제로서는, 예를 들어 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐클로라이드 등의 방향족 술포닐클로라이드계 화합물; 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광활성 옥심계 화합물; 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물; 캄포퀴논; 할로겐화케톤; 아실포스핀옥시드; 아실포스포네이트 등을 들 수 있다. 광중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 0.05 내지 20중량부 정도이다.
또한 자외선 경화형 점착제로서는, 예를 들어 일본 특허 공개 소60-196956호 공보에 개시되어 있는, 불포화 결합을 2개 이상 갖는 부가 중합성 화합물, 에폭시기를 갖는 알콕시실란 등의 광중합성 화합물과, 카르보닐 화합물, 유기 황 화합물, 과산화물, 아민, 오늄염계 화합물 등의 광중합 개시제를 함유하는 고무계 점착제나 아크릴계 점착제 등을 들 수 있다.
상기 점착제층(14)에 상기 부분(14a)을 형성하는 방법으로서는, 기재(13)에 자외선 경화형의 점착제층(14)을 형성한 후, 상기 부분(14a)에 부분적으로 자외선을 조사하여 경화시키는 방법을 들 수 있다. 부분적인 자외선 조사는 반도체 웨이퍼 부착 부분(10a) 이외의 부분(10b) 등에 대응하는 패턴을 형성한 포토마스크를 통하여 행할 수 있다. 또한, 스폿적으로 자외선을 조사하여 경화시키는 방법 등을 들 수 있다. 자외선 경화형의 점착제층(4)의 형성은 세퍼레이터 상에 형성한 것을 기재(13) 상에 전사함으로써 행할 수 있다. 부분적인 자외선 경화는 세퍼레이터 상에 형성한 자외선 경화형의 점착제층(14)에 행할 수도 있다.
다이싱ㆍ다이 본드 필름(10)의 점착제층(14)에 있어서는, 상기 부분(14a)의 점착력 < 그 밖의 부분(14b)의 점착력이 되도록 점착제층(14)의 일부를 자외선 조사하여도 된다. 즉, 기재(13)의 적어도 편면의, 반도체 웨이퍼 부착 부분(10a)에 대응하는 부분 이외의 부분의 전부 또는 일부가 차광된 것을 사용하고, 이것에 자외선 경화형의 점착제층(14)을 형성한 후에 자외선 조사하여, 반도체 웨이퍼 부착 부분(10a)에 대응하는 부분을 경화시켜, 점착력을 저하시킨 상기 부분(14a)을 형성할 수 있다. 차광 재료로서는, 지지 필름 상에서 포토마스크가 될 수 있는 것을 인쇄나 증착 등으로 제작할 수 있다. 이에 의해, 효율적으로 본 발명의 다이싱ㆍ다이 본드 필름(10)을 제조 가능하다.
다이싱ㆍ다이 본드 필름(11)에 있어서, 점착제층(14)에서의 상기 부분(14a)의 제1 접착제층(1)에 대한 점착력은, 상기 다른 부분(14)의 다이싱 링에 대한 점착력보다도 작아지도록 설계되어 있는 것이 바람직하다. 제1 접착제층(1)에 대한 상기 부분(14a)의 점착력은 0.5N/20mm 이하가 바람직하고, 0.01 내지 0.42N/20mm가 보다 바람직하고, 0.01 내지 0.35N/20mm가 더욱 바람직하다. 한편, 다이싱 링에 대한 상기 다른 부분(14b)의 점착력은 0.5 내지 20N/20mm가 바람직하다. 상기 부분(14a)이 낮은 필 점착력이라도, 상기 다른 부분(14b)의 점착력에 의해 칩 비산 등의 발생을 억제하여, 웨이퍼 가공에 충분한 보유 지지력을 발휘시킬 수 있다. 또한, 이들 점착력은 상온(23℃), 박리 각도 90도, 인장(박리) 속도 300mm/분에서의 측정값에 기초한다.
다이싱ㆍ다이 본드 필름(11')에 있어서, 점착제층(14)에서의 상기 부분(14a)의 제1 접착제층(1)에 대한 점착력은, 상기 다른 부분(14b)의 반도체 웨이퍼 부착 부분(1a)과는 다른 부분(1b)에 대한 점착력보다도 작아지도록 설계되어 있는 것이 바람직하다. 상온(23℃)에서의 점착력(박리 각도 90도, 박리 속도 300mm/분)에 기초하여, 상기 부분 (14a)의 점착력은, 웨이퍼의 고정 보유 지지력이나 형성한 칩의 회수성 등의 점에서 0.01N/20mm 내지 0.2N/20mm인 것이 바람직하다. 점착력이 0.01N/20mm 미만이면 반도체 소자의 접착 고정이 불충분해지기 때문에, 다이싱시에 칩 비산을 발생시키는 경우가 있다. 또한, 점착력이 0.2N/20mm를 초과하면 점착제층(14)은 제1 접착제층(1)을 과도하게 접착하기 때문에, 반도체 소자의 픽업이 곤란해지는 경우가 있다.
또한, 상기 다이싱ㆍ다이 본드 필름(11, 11')에 있어서, 제2 접착제층(2)의 반도체 웨이퍼에 대한 점착력은, 제1 접착제층(1)의 상기 부분(14a)에 대한 점착력보다도 커지도록 설계하는 것이 바람직하다. 반도체 웨이퍼에 대한 점착력은, 그 종류에 따라 적절하게 조정된다. 제1 접착제층(1)의 상기 부분(14a)에 대한 점착력(상온(23℃), 박리 각도 90도, 박리 속도 300mm/분)은 0.5N/20mm 이하가 바람직하고, 0.01 내지 0.42N/20mm가 보다 바람직하고, 0.01 내지 0.35N/20mm가 더욱 바람직하다. 한편, 제2 접착제층(2)의 반도체 웨이퍼에 대한 점착력(상온(23℃), 박리 각도 90도, 박리 속도 300mm/분)은, 다이싱시, 픽업시, 다이 본드시의 신뢰성, 픽업성의 점에서 10 내지 50N/20mm 이하가 바람직하고, 10 내지 30N/20mm가 보다 바람직하다.
또한, 자외선 조사시에, 산소에 의한 경화 저해가 일어나는 경우에는, 자외선 경화형의 점착제층(14)의 표면으로부터 산소(공기)를 차단하는 것이 바람직하다. 그 방법으로서는, 예를 들어 점착제층(14)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기 중에서 자외선 등의 자외선의 조사를 행하는 방법 등을 들 수 있다.
점착제층(14)의 두께는 특별히 한정되지 않지만, 칩 절단면의 절결 방지나 접착층의 고정 보유 지지의 양립성 등의 점에서는 1 내지 50㎛ 정도인 것이 바람직하다. 바람직하게는 2 내지 30㎛, 나아가 5 내지 25㎛가 바람직하다. 또한, 점착제층(14)은 단층이어도 되고, 복수층이 적층된 것이어도 된다.
점착제층(14)의 전단 저장 탄성률은, 23℃ 및 150℃에 있어서 5×104 내지 1×1010Pa인 것이 바람직하고, 1×105 내지 1×108Pa인 것이 보다 바람직하다. 전단 저장 탄성률이 5×104Pa 미만이면, 점착제층(14)과 다이 본드 필름(10, 10')의 박리가 곤란해지는 경우가 있다. 한편, 전단 저장 탄성률이 1×1010Pa를 초과하면, 점착제층(14)과 다이 본드 필름(10, 10')간의 밀착성이 저하하는 경우가 있다. 점착제층(14)의 전단 저장 탄성률은, 다음과 같이 하여 얻어지는 값이다. 즉, 우선 점착제층을 두께 약 1.5mm, 직경 7.9mm의 원통 형상으로 성형한다. 이어서, 동적 점탄성 측정 장치로서 레오메트릭 사이언티픽사제의 ARES 점탄성 측정 장치를 사용하여, 각 점착제층을 패러렐 플레이트의 지그에 설치하고, 주파수 1Hz의 전단 왜곡을 부여하면서, 23℃에서부터 150℃의 온도 범위를 승온 속도 5℃/min으로 온도 변화시킨다. 이때의 탄성률을 측정함으로써 23℃ 및 150℃에서의 전단 저장 탄성률이 얻어진다. 또한, 점착제층(14)이 방사선 경화형인 경우, 상기 전단 저장 탄성률의 값은 방사선 경화 후의 값이다. 또한, 전단 저장 탄성률은, 예를 들어 외부 가교제의 첨가에 의해 적절히 조정할 수 있다.
또한, 점착제층(14)에는 본 발명의 효과 등을 손상시키지 않는 범위에서, 각종 첨가제(예를 들어, 착색제, 증점제, 증량제, 충전제, 점착 부여제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 가교제 등)가 포함되어도 된다.
본 실시 형태에 관한 다이싱ㆍ다이 본드 필름(10)은, 다음과 같이 함으로써 제작할 수 있다.
우선, 기재(13)를 종래 공지된 제막 방법에 의해 제막한다. 당해 제막 방법으로서는, 예를 들어 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
이어서, 기재(13) 상에 점착제 조성물을 도포하고, 건조시켜(필요에 따라 가열 가교시켜) 점착제층(14)을 형성한다. 도포 방식으로서는 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 도포는 직접 기재(13) 상에 행하여도 되고, 표면에 박리 처리를 행한 박리지 등에 도포한 후, 기재(13)에 전사하여도 된다.
계속해서, 다이 본드 필름(10)에서의 제1 접착제층(1)과 점착제층(14)이 접합면이 되도록 양자를 접합한다. 또한, 다이 본드 필름(10)의 접합은, 점착제층(14)에서의 다이 본드 필름의 부착 부분(14a)에 행한다. 이에 의해, 본 실시 형태에 관한 다이싱ㆍ다이 본드 필름(10)을 얻을 수 있다.
(반도체 장치의 제조 방법)
이어서, 본 실시 형태에 관한 다이싱ㆍ다이 본드 필름(11)을 사용한 반도체 장치의 제조 방법에 대하여 설명한다. 본 실시 형태에 관한 다이싱ㆍ다이 본드 필름(11)은, 복수의 반도체 칩을 피착체 상에 적층하여 3차원 실장을 하는 경우에 적절하게 사용할 수 있다. 보다 상세하게는, 피착체 상에 이미 다이 본딩되고, 또한 본딩 와이어에 의해 당해 피착체와 전기적으로 접속된 반도체 칩 상에 다른 반도체 칩을 실장하는 경우(FoW(Film on Wire)에 적합하다. 이하에서는, 복수의 반도체 칩을 3차원 실장하는 경우를 예로 들어 설명한다. 도 3은 다이 본드 필름을 개재하여 반도체 소자를 실장한 예를 도시하는 단면 모식도이다.
우선, 도 3에 도시한 바와 같이, 다이싱ㆍ다이 본드 필름(11)에서의 제2 접착제층(2) 상에 반도체 웨이퍼(4)를 압착하고, 이것을 접착 보유 지지시켜 고정한다(마운트 공정). 본 공정은 압착 롤 등의 가압 수단에 의해 가압하면서 행한다. 압착시의 온도는 적절히 필요에 따라 설정되는 것이며, 통상은 40℃ 내지 100℃의 범위 내인 것이 바람직하다. 또한, 압력도 적절히 필요에 따라 설정되는 것이며, 통상은 0.1MPa 내지 1MPa의 범위 내인 것이 바람직하다. 또한, 반도체 웨이퍼(4)가 접합된 다이싱ㆍ다이 본드 필름(11)의 점착제층(14) 주변부에는 다이싱 링(17)이 부착되어 있다.
이어서, 도 4에 도시한 바와 같이, 반도체 웨이퍼(4)의 다이싱을 행한다(다이싱 행정). 이에 의해, 반도체 웨이퍼(4)를 소정의 크기로 절단하여 개별 조각화하고, 상기 다른 반도체 칩(5)을 형성한다. 다이싱은, 예를 들어 반도체 웨이퍼(4)의 회로면측으로부터 통상의 방법에 따라서 행하여진다. 또한, 절입 깊이는 다이싱 필름(12)까지 행하여지는 것이 바람직하다. 본 공정에서 사용하는 다이싱 장치로서는 특별히 한정되지 않고 종래 공지된 것을 사용할 수 있다. 또한, 절단 후에 있어서도 반도체 칩(5)은, 다이싱ㆍ다이 본드 필름(11)에 의해 접착 고정되어 있으므로, 칩 절결이나 칩 비산을 억제할 수 있음과 함께, 다른 반도체 칩(5)의 파손도 저감할 수 있다.
다이싱ㆍ다이 본드 필름(11)에 접착 고정된 다른 반도체 칩(5)을, 다이 본드 필름(10)(제1 접착제층(1) 및 제2 접착제층(2))과 함께 다이싱 필름으로부터 박리하기 위하여 픽업을 행한다(픽업 공정). 픽업의 방법으로서는 특별히 한정되지 않고 종래 공지된 다양한 방법을 채용할 수 있다. 예를 들어, 개개의 다른 반도체 칩(5)을 다이싱ㆍ다이 본드 필름(11)측으로부터 니들에 의해 밀어올리고, 밀어올려진 반도체 칩(5)을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다. 또한, 픽업 조건도 적절히 필요에 따라 설정될 수 있다. 또한, 픽업은 점착제층(14)에서의 상기 다이 본드 필름의 부착 부분(14a)이 미리 자외선 경화되어 있으므로, 점착제층(14)에 대하여 자외선을 조사시키지 않고 행할 수 있다. 단, 점착제층(14)에 대하여 자외선을 조사함으로써, 다이 본드 필름에 대한 점착력을 한층 저감시켜 픽업을 행하여도 된다.
이어서, 도 5 및 도 6에 도시한 바와 같이, 다이 본드 필름을 갖는 다른 반도체 칩(5)을, 이미 피착체(6) 상에 다른 다이 본드 필름(8)을 사용하여 다이 본딩되어 있는 반도체 칩(15) 상에 다이 본딩한다(다이 본드 공정). 다이 본드 공정은 본딩 와이어(7)의 일부가 제1 접착제층(1)의 내부에 매몰되도록 압착에 의해 행하여진다. 또한, 다이 본드 필름(10)은 제2 접착제층(2)을 구비하고 있으므로, 본딩 와이어(7)가 다른 반도체 칩(5)의 이면에 접촉하는 일이 없다. 다이 본드 조건은 적절히 필요에 따라 설정할 수 있지만, 통상은 다이 본드 온도 80 내지 160℃, 본딩 압력 0.05MPa 내지 1MPa, 본딩 시간 0.1초 내지 10초의 범위 내에서 행할 수 있다.
계속해서, 다이 본드 필름(10)을 가열 처리함으로써 이것을 열경화시키고, 반도체 칩(15) 상에 다른 반도체 칩(5)을 접착시킨다(열경화 공정). 가열 처리 조건으로서는 온도 80 내지 180℃의 범위 내이고, 또한 가열 시간 0.1 내지 24시간, 바람직하게는 0.1 내지 4시간, 보다 바람직하게는 0.1 내지 1시간의 범위 내인 것이 바람직하다.
이어서, 피착체(6)의 단자부(이너 리드)의 선단과 다른 반도체 칩(5) 상의 전극 패드(도시하지 않음)를 본딩 와이어(7)에 의해 전기적으로 접속하는 와이어 본딩 공정을 행한다. 상기 본딩 와이어(7)로서는, 예를 들어 금선, 알루미늄선 또는 동선 등이 사용된다. 와이어 본딩을 행할 때의 온도는 80 내지 250℃, 바람직하게는 80 내지 220℃의 범위 내에서 행하여진다. 또한, 그 가열 시간은 수초 내지 수분간 행하여진다. 결선은 상기 온도 범위 내가 되도록 가열된 상태에서, 초음파에 의한 진동 에너지와 인가 가압에 의한 압착 에너지의 병용에 의해 행하여진다.
여기서, 열경화 후의 다이 본드 필름(10)은 175℃에 있어서 0.01MPa 이상의 전단 접착력을 갖고 있는 것이 바람직하고, 0.01 내지 5MPa이 보다 바람직하다. 열경화 후의 175℃에서의 전단 접착력을 0.01MPa 이상으로 함으로써, 와이어 본딩 공정시의 초음파 진동이나 가열에 기인하여, 다이 본드 필름(10)과 다른 반도체 칩(5) 또는 피착체(6)와의 접착면에서 전단 변형이 발생하는 것을 방지할 수 있다. 즉, 와이어 본딩시의 초음파 진동에 의해 반도체 소자가 움직이는 일이 없고, 이에 의해 와이어 본딩의 성공률이 저하하는 것을 방지한다.
또한, 와이어 본딩 공정은, 상기 열경화 공정에 의해 다이 본드 필름(10)을 열경화시키지 않고 행하여도 된다. 이 경우, 다이 본드 필름(10')의 25℃에서의 전단 접착력은, 전술한 바와 같이 반도체 칩(15)에 대하여 0.2MPa 이상인 것이 바람직하고, 0.2 내지 10MPa인 것이 보다 바람직하다. 이에 의해, 다이 본드 필름(10)을 완전하게 열경화시키지 않고 와이어 본딩 공정을 행하여도, 당해 공정에서의 초음파 진동이나 가열에 의해, 다이 본드 필름(10)과 반도체 칩(15) 또는 다른 반도체 칩(5)과의 접착면에서 전단 변형을 발생시키는 일이 없다. 즉, 와이어 본딩시의 초음파 진동에 의해 반도체 소자가 움직이는 일이 없고, 이에 의해 와이어 본딩의 성공률이 저하하는 것을 방지한다. 또한, 미경화의 다이 본드 필름(10)은, 와이어 본딩 공정을 행하여도 완전하게 열경화하는 일은 없다.
계속해서, 도 7에 도시한 바와 같이, 밀봉 수지(9)에 의해 반도체 칩(15) 등을 밀봉한다(밀봉 공정). 본 공정은 피착체(6)에 탑재된 반도체 칩(15) 등이나 본딩 와이어(7)를 보호하기 위하여 행하여진다. 본 공정은 밀봉용의 수지를 금형에서 성형함으로써 행한다. 밀봉 수지(9)로서는, 예를 들어 에폭시계의 수지를 사용한다. 수지 밀봉시의 가열 온도는, 통상 175℃에서 60 내지 90초간 행하여지지만, 본 발명은 이것에 한정되지 않고, 예를 들어 165 내지 185℃에서 수분간 경화할 수 있다. 이에 의해, 밀봉 수지를 경화시킴과 함께, 다이 본드 필름(10)이 열경화되어 있지 않은 경우에는 당해 다이 본드 필름(10)도 열경화시킨다. 즉, 본 발명에 있어서는, 후술하는 후경화 공정이 행하여지지 않는 경우에 있어서도, 본 공정에 있어서 다이 본드 필름(10)을 열경화시켜 접착시키는 것이 가능하여, 제조 공정수의 감소 및 반도체 장치의 제조 기간의 단축에 기여할 수 있다.
상기 후경화 공정에 있어서는, 상기 밀봉 공정에서 경화 부족의 밀봉 수지(9)를 완전하게 경화시킨다. 밀봉 공정에 있어서 다이 본드 필름(10)이 열경화되지 않는 경우에도, 본 공정에 있어서 밀봉 수지(9)의 경화와 함께 다이 본드 필름(10)을 열경화시켜 접착 고정이 가능하게 된다. 본 공정에서의 가열 온도는, 밀봉 수지의 종류에 따라 상이하지만, 예를 들어 165 내지 185℃의 범위 내이며, 가열 시간은 0.5 내지 8시간 정도이다.
<실시예>
이하에, 본 발명의 적합한 실시예를 예시적으로 상세하게 설명한다. 단，이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한, 이 청구범위를 그것들로만 한정하는 것이 아니다. 또한, 부라고 하는 것은 중량부를 의미한다.
(실시예 1)
[제1 접착제층의 제작]
아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴 공중합체로서의 아크릴산 에스테르계 중합체(네가미 고교(주)제, 상품명; 파라클론 W-197CM) 100부, 에폭시 수지 A(JER(주)제, 상품명; 에피코트 1004) 242부, 에폭시 수지 B(JER(주)제, 상품명; 에피코트 827) 220부, 페놀 수지(미쯔이 가가꾸(주)제, 상품명; 미렉스 XLC-4L) 489부, 평균 입경 500nm의 구 형상 실리카(애드마텍스(주)제, 상품명; SO-25R) 660부, 열경화 촉매로서의 2-운데실이미다졸(시꼬꾸 가세 고교(주)제, 상품명; C11-Z) 3부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 제1 접착제 조성물을 제조하였다.
이 제1 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 A(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 60㎛의 제1 접착제층을 제작하였다.
[제2 접착제층의 제작]
디시클로펜타디엔형 에폭시 수지(DIC(주)제, 상품명; EPICLON HP-7200H) 10부, 페놀 수지(미쯔이 가가꾸(주)제, 상품명; 미렉스 XLC-4L) 10부, 아크릴 수지로서의 아크릴산 에스테르계 중합체(나가세 켐텍스(주)제, 상품명; SG-80H) 100부, 구 형상 실리카(애드마텍스(주)제, 상품명; SO-25R) 63부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 제2 접착제 조성물을 제조하였다.
이 제2 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 B(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 10㎛의 제2 접착제층을 제작하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 70㎛의 다이 본드 필름을 형성하였다. 접합 조건은 온도 80℃, 접합 압력 0.3MPa, 라미네이트 속도 100mm/sec로 하였다.
(실시예 2)
[제1 접착제층의 제작]
아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴 공중합체로서의 아크릴산 에스테르계 중합체(네가미 고교(주)제, 상품명; 파라클론 W-197CM) 100부, 에폭시 수지 A(JER(주)제, 상품명; 에피코트 1004) 53부, 에폭시 수지 B(JER(주)제, 상품명; 에피코트 827) 56부, 페놀 수지(미쯔이 가가꾸(주)제, 상품명; 미렉스 XLC-4L) 146부, 구 형상 실리카(애드마텍스(주)제, 상품명; SO-25R) 150부, 열경화 촉매로서의 2-운데실이미다졸(시꼬꾸 가세 고교(주)제, 상품명; C11-Z) 3부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 제1 접착제 조성물을 제조하였다.
이 제1 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 A(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 60㎛의 제1 접착제층을 제작하였다.
[제2 접착제층의 제작]
디시클로펜타디엔형 에폭시 수지(DIC(주)제, 상품명; EPICLON HP-7200H) 20부, 페놀 수지(미쯔이 가가꾸(주)제, 상품명; 미렉스 XLC-4L) 16부, 아크릴 수지로서의 아크릴산 에스테르계 중합체(나가세 켐텍스(주)제, 상품명; SG-80H) 100부, 구 형상 실리카(애드마텍스(주)제, 상품명; SO-25R) 60부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 제2 접착제 조성물을 제조하였다.
이 제2 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 B(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 10㎛의 제2 접착제층을 제작하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 70㎛의 다이 본드 필름을 형성하였다. 접합 조건은 온도 80℃, 접합 압력 0.3MPa, 라미네이트 속도 10mm/sec로 하였다.
(실시예 3)
[제1 접착제층의 제작]
아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴 공중합체로서의 아크릴산 에스테르계 중합체(네가미 고교(주)제, 상품명; 파라클론 W-197CM) 100부, 에폭시 수지 A(JER(주)제, 상품명; 에피코트 1004) 33부, 에폭시 수지 B(JER(주)제, 상품명; 에피코트 827) 36부, 페놀 수지(미쯔이 가가꾸(주)제, 상품명; 미렉스 XLC-4L) 76부, 구 형상 실리카(애드마텍스(주)제, 상품명; SO-25R) 100부, 열경화 촉매로서의 2-운데실이미다졸(시꼬꾸 가세 고교(주)제, 상품명; C11-Z) 3부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 제1 접착제 조성물을 제조하였다.
이 제1 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 A(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 60㎛의 제1 접착제층을 제작하였다.
[제2 접착제층의 제작]
디시클로펜타디엔형 에폭시 수지(DIC(주)제, 상품명; EPICLON HP-7200H) 44부, 페놀 수지(미쯔이 가가꾸(주)제, 상품명; 미렉스 XLC-4L) 54부, 아크릴 수지로서의 아크릴산 에스테르계 중합체(나가세 켐텍스(주)제, 상품명; SG-80H) 100부, 구 형상 실리카(애드마텍스(주)제, 상품명; SO-25R) 100부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 제2 접착제 조성물을 제조하였다.
이 제2 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 B(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 10㎛의 제2 접착제층을 제작하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 70㎛의 다이 본드 필름을 형성하였다. 접합 조건은 온도 80℃, 접합 압력 0.3MPa, 라미네이트 속도 10mm/sec로 하였다.
(실시예 4)
[제1 접착제층의 제작]
아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴 공중합체로서의 아크릴산 에스테르계 중합체(네가미 고교(주)제, 상품명; 파라클론 W-197CM) 100부, 에폭시 수지 A(JER(주)제, 상품명; 에피코트 1004) 242부, 에폭시 수지 B(JER(주)제, 에피코트 827) 220부, 페놀 수지(미쯔이 가가꾸(주)제, 상품명; 미렉스 XLC-4L) 489부, 구 형상 실리카(애드마텍스(주)제, 상품명; SO-25R) 660부, 열경화 촉매로서의 2-운데실이미다졸(시꼬꾸 가세 고교(주)제, 상품명; C11-Z) 3부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 제1 접착제 조성물을 제조하였다.
이 제1 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 A(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 60㎛의 제1 접착제층을 제작하였다.
[제2 접착제층의 제작]
아크릴 수지로서의 아크릴산 에스테르계 중합체(나가세 켐텍스(주)제, 상품명; SG-80H) 100부, 구 형상 실리카(애드마텍스(주)제, 상품명; SO-25R) 50부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 제2 접착제 조성물을 제조하였다.
이 제2 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 B(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 10㎛의 제2 접착제층을 제작하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 70㎛의 다이 본드 필름을 형성하였다. 접합 조건은 온도 80℃, 접합 압력 0.3MPa, 라미네이트 속도 10mm/sec로 하였다.
(실시예 5)
[제1 접착제층의 제작]
아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴 공중합체로서의 아크릴산 에스테르계 중합체(네가미 고교(주)제, 상품명; 파라클론 W-197CM) 100부, 에폭시 수지 A(JER(주)제, 상품명; 에피코트 1004) 23부, 에폭시 수지 B(JER(주)제, 상품명; 에피코트 827) 26부, 페놀 수지(미쯔이 가가꾸(주)제, 상품명; 미렉스 XLC-4L) 52부, 구 형상 실리카(애드마텍스(주)제, 상품명; SO-25R) 120부, 열경화 촉매로서의 2-운데실이미다졸(시꼬꾸 가세 고교(주)제, C11-Z) 3부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 제1 접착제 조성물을 제조하였다.
이 제1 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 A(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 60㎛의 제1 접착제층을 제작하였다.
[제2 접착제층의 제작]
디시클로펜타디엔형 에폭시 수지(DIC(주)제, 상품명; EPICLON HP-7200H) 10부, 페놀 수지(미쯔이 가가꾸(주)제, 상품명; 미렉스 XLC-4L) 10부, 아크릴 수지로서의 아크릴산 에스테르계 중합체(나가세 켐텍스(주)제, 상품명; SG-80H) 100부, 구 형상 실리카(애드마텍스(주)제, 상품명; SO-25R) 63부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 제2 접착제 조성물을 제조하였다.
이 제2 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 B(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 10㎛의 제2 접착제층을 제작하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 70㎛의 다이 본드 필름을 형성하였다. 접합 조건은 온도 80℃, 접합 압력 0.3MPa, 라미네이트 속도 10mm/sec로 하였다.
(실시예 6)
[제1 접착제층의 제작]
아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴 공중합체로서의 아크릴산 에스테르계 중합체(네가미 고교(주)제, 상품명; 파라클론 W-197CM) 100부, 에폭시 수지 A(JER(주)제, 상품명; 에피코트 1004) 242부, 에폭시 수지 B(JER(주)제, 상품명; 에피코트 827) 220부, 페놀 수지(미쯔이 가가꾸(주)제, 상품명; 미렉스 XLC-4L) 489부, 구 형상 실리카(애드마텍스(주)제, 상품명; SO-25R) 660부, 열경화 촉매로서의 2-운데실이미다졸(시꼬꾸 가세 고교(주)제, 상품명; C11-Z) 3부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 제1 접착제 조성물을 제조하였다.
이 제1 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 A(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 60㎛의 제1 접착제층을 제작하였다.
[제2 접착제층의 제작]
디시클로펜타디엔형 에폭시 수지(DIC(주)제, 상품명; EPICLON HP-7200H) 80부, 페놀 수지(미쯔이 가가꾸(주)제, 상품명; 미렉스 XLC-4L) 86부, 아크릴 수지로서의 아크릴산 에스테르계 중합체(나가세 켐텍스(주)제, 상품명; SG-80H) 100부, 구 형상 실리카(애드마텍스(주)제, 상품명; SO-25R) 60부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 제2 접착제 조성물을 제조하였다.
이 제2 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 B(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 10㎛의 제2 접착제층을 제작하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 70㎛의 다이 본드 필름을 형성하였다. 접합 조건은 온도 80℃, 접합 압력 0.3MPa, 라미네이트 속도 10mm/sec로 하였다.
(실시예 7)
[제1 접착제층의 제작]
본 실시예에 관한 제1 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
[제2 접착제층의 제작]
본 실시예에 관한 제2 접착제층은, 두께를 30㎛로 변경한 것 이외는, 실시예 1과 마찬가지로 하여 이형 처리 필름 B 상에 형성하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 90㎛의 다이 본드 필름을 형성하였다. 접합 조건은 실시예 1과 마찬가지로 하였다.
(실시예 8)
[제1 접착제층의 제작]
본 실시예에 관한 제1 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
[제2 접착제층의 제작]
본 실시예에 관한 제2 접착제층은, 두께를 5㎛로 변경한 것 이외는, 실시예 1과 마찬가지로 하여 이형 처리 필름 B 상에 형성하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 65㎛의 다이 본드 필름을 형성하였다. 접합 조건은 실시예 1과 마찬가지로 하였다.
(실시예 9)
[제1 접착제층의 제작]
본 실시예에 관한 제1 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
[제2 접착제층의 제작]
본 실시예에 관한 제2 접착제층은, 두께를 2㎛로 변경한 것 이외는, 실시예 1과 마찬가지로 하여 이형 처리 필름 B 상에 형성하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 62㎛의 다이 본드 필름을 형성하였다. 접합 조건은 실시예 1과 마찬가지로 하였다.
(실시예 10)
[제1 접착제층의 제작]
본 실시예에 관한 제1 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
[제2 접착제층의 제작]
본 실시예에 관한 제2 접착제층은, 두께를 60㎛로 변경한 것 이외는, 실시예 1과 마찬가지로 하여 이형 처리 필름 B 상에 형성하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 120㎛의 다이 본드 필름을 형성하였다. 접합 조건은 실시예 1과 마찬가지로 하였다.
(실시예 11)
[제1 접착제층의 제작]
본 실시예에 관한 제1 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
[제2 접착제층의 제작]
디시클로펜타디엔형 에폭시 수지(DIC(주)제, 상품명; EPICLON HP-7200H) 10부, 페놀 수지(미쯔이 가가꾸(주)제, 상품명; 미렉스 XLC-4L) 10부, 아크릴 수지로서의 아크릴산 에스테르계 중합체(나가세 켐텍스(주)제, 상품명; SG-80H) 100부, 염료(오리엔트 가가꾸 고교(주)제, 상품명; OIL RED 330) 0.5부, 구 형상 실리카(애드마텍스(주)제, 상품명; SO-25R) 63부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 제2 접착제 조성물을 제조하였다.
이 제2 접착제 조성물 용액을, 실리콘 이형 처리한 두께까 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 B(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 10㎛의 제2 접착제층을 제작하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 70㎛의 다이 본드 필름을 형성하였다. 접합 조건은 실시예 1과 마찬가지로 하였다.
(실시예 12)
[제1 접착제층의 제작]
본 실시예에 관한 제1 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
[제2 접착제층의 제작]
본 실시예에 관한 제2 접착제층으로서는, 염료(오리엔트 가가꾸 고교(주)제, 상품명; OIL BLUE 630)를 사용한 것 이외는, 실시예 11과 마찬가지로 하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 70㎛의 다이 본드 필름을 형성하였다. 접합 조건은 실시예 1과 마찬가지로 하였다.
(실시예 13)
[제1 접착제층의 제작]
본 실시예에 관한 제1 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
[제2 접착제층의 제작]
본 실시예에 관한 제2 접착제층으로서는, 염료(오리엔트 가가꾸 고교(주)제, 상품명; OIL YELLOW 129)를 사용한 것 이외는, 실시예 11과 마찬가지로 하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 70㎛의 다이 본드 필름을 형성하였다. 접합 조건은 실시예 1과 마찬가지로 하였다.
(실시예 14)
[제1 접착제층의 제작]
본 실시예에 관한 제1 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
[제2 접착제층의 제작]
본 실시예에 관한 제2 접착제층으로서는, 염료(오리엔트 가가꾸 고교(주)제, 상품명; OIL GREEN 502)를 사용한 것 이외는, 실시예 11과 마찬가지로 하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 70㎛의 다이 본드 필름을 형성하였다. 접합 조건은 실시예 1과 마찬가지로 하였다.
(실시예 15)
[제1 접착제층의 제작]
본 실시예에 관한 제1 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
[제2 접착제층의 제작]
본 실시예에 관한 제2 접착제층으로서는 염료를 첨가하지 않고, 또한 필러로서 카본 블랙(다이니찌 세까(주)제, 상품명; NAF5091 블랙) 63부를 첨가한 것 외에는, 실시예 11과 마찬가지로 하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 70㎛의 다이 본드 필름을 형성하였다. 접합 조건은 실시예 1과 마찬가지로 하였다.
(실시예 16)
[제1 접착제층의 제작]
본 실시예에 관한 제1 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
[제2 접착제층의 제작]
본 실시예에 관한 제2 접착제층으로서는, 필러로서 알루미나 필러(덴끼 가가꾸 고교(주)제, 상품명; DAM-03)를 사용한 것 이외는, 실시예 15와 마찬가지로 하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 70㎛의 다이 본드 필름을 형성하였다. 접합 조건은 실시예 1과 마찬가지로 하였다.
(실시예 17)
[제1 접착제층의 제작]
본 실시예에 관한 제1 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
[제2 접착제층의 제작]
본 실시예에 관한 제2 접착제층으로서는, 필러로서 니켈 필러(미쯔이 긴조꾸(주)제, 상품명; SPQ03S)를 사용한 것 이외는, 실시예 15와 마찬가지로 하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 70㎛의 다이 본드 필름을 형성하였다. 접합 조건은 실시예 1과 마찬가지로 하였다.
(실시예 18)
[제1 접착제층의 제작]
본 실시예에 관한 제1 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
[제2 접착제층의 제작]
본 실시예에 관한 제2 접착제층으로서는, 필러로서 구리 필러(미쯔이 긴조꾸(주)제, 상품명; 1110)를 사용한 것 이외는, 실시예 15와 마찬가지로 하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 70㎛의 다이 본드 필름을 형성하였다. 접합 조건은 실시예 1과 마찬가지로 하였다.
(실시예 19)
[제1 접착제층의 제작]
본 실시예에 관한 제1 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
[제2 접착제층의 제작]
본 실시예에 관한 제2 접착제층으로서는, 필러로서 산화티타늄 필러(다이니찌 세까(주)제, 상품명; EP-56 화이트)를 사용한 것 이외는, 실시예 15와 마찬가지로 하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 70㎛의 다이 본드 필름을 형성하였다. 접합 조건은 실시예 1과 마찬가지로 하였다.
(실시예 20)
[제1 접착제층의 제작]
본 실시예에 관한 제1 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
[제2 접착제층의 제작]
본 실시예에 관한 제2 접착제층으로서는, 필러를 첨가하지 않은 것 이외는, 실시예 15와 마찬가지로 하였다.
[다이 본드 필름의 제작]
상기 이형 처리 필름 A 상에 형성된 제1 접착제층과, 이형 처리 필름 B 상에 형성된 제2 접착제층을, 제1 접착제층 및 제2 접착제층이 접합면이 되도록 하여 접합하고, 이형 처리 필름 A와 이형 처리 필름 B의 사이에 두께 70㎛의 다이 본드 필름을 형성하였다. 접합 조건은 실시예 1과 마찬가지로 하였다.
(전단 손실 탄성률 G"의 측정)
각 실시예에서 제작한 다이 본드 필름에서의 제1 접착제층 및 제2 접착제층에 대해, 열경화 전의 120℃에서의 전단 손실 탄성률 G"를 각각 측정하였다. 측정에는 고체 점탄성 측정 장치(레오메트릭 사이언티픽사제, ARES)를 사용하였다. 한변이 10mm인 사각형, 두께 1mm의 샘플을 제작하고, 각 시료의 25℃ 내지 300℃의 전단 손실 탄성률 G"를 구하였다. 결과를 하기 표 1에 나타낸다.
(열경화 후의 175℃에서의 인장 저장 탄성률)
각 실시예에서 제작한 다이 본드 필름을, 각각 175℃, 5시간의 조건하에서 열처리하여 열경화시켰다. 이어서, 열경화 후의 다이 본드 필름으로부터 각각 길이 40mm, 폭 10mm의 직사각형의 시료를 커터 나이프로 잘라내었다. 또한, 고체 점탄성 측정 장치(레오메트릭 사이언티픽사제, RSA III)를 사용하여, 각 시료의 -50 내지 300℃의 인장 저장 탄성률을 승온 속도 10℃/분, 주파수 1MHz의 조건하에서 측정하고, 175℃에서의 인장 저장 탄성률을 구하였다.
(다이 본드 필름의 두께)
각 실시예에서 제작한 다이 본드 필름에서의 제1 접착제층 및 제2 접착제층의 단면을 SEM으로 관찰하고, 제1 접착제층의 두께 d1(㎛) 및 제2 접착제층의 두께 d2(㎛)를 측정하여, d1/(d1+d2)의 값을 산출하였다.
(다이 본드 필름과 반도체 웨이퍼의 180도 필 박리력)
각 실시예에서 제작한 제1 접착제층 또는 제2 접착제층과, 반도체 웨이퍼와의 180도 필 박리력의 측정은, JIS Z 0237에 따라서 행하였다. 즉, 우선, 제1 접착제층 또는 제2 접착제층에 점착 테이프(닛토덴코(주)제, 상품명; BT-315)를 부착하여 덧댐을 하였다. 이어서, 길이 100mm×폭 10mm의 직사각형의 시료를 잘라내고, 50℃의 핫 플레이트 상에서 반도체 웨이퍼의 이면에 부착하였다. 부착은 무게 2kg의 롤러를 1왕복시켜, 상온 환경하에서 20분간 방치하여 시험편을 제작하였다. 이어서, 부착한 반도체 웨이퍼를 고정하고, 박리 각도 180도, 박리 속도 30mm/분의 조건하에서, 인장 시험기(시마즈 세이사꾸쇼, 상품명; AGS-H)를 사용하여 180도 필 박리력을 각각 측정하였다.
(본딩 와이어의 접촉 평가)
우선, 피착체로서 솔더 레지스트(다이요 잉크(주)제, 상품명; AUSB08)로 피복되고, 또한 비스말레이미드ㆍ트리아진을 주성분으로 하는 BGA 기판(와이어 본딩용 패드 피치 60㎛)을 준비하였다.
이어서, 상기 BGA 기판 상에, 제1 접착제층을 사용하여 반도체 칩을 다이 본딩하였다. 즉, 반도체 칩의 이면에 각 실시예에서 제작한 제1 접착제층을 온도 40℃에서 부착하였다. 이어서, 다이 본드 온도 150℃, 본딩 압력 0.1MPa, 본딩 시간 3sec의 조건하에서, BGA 기판 상에 반도체 칩을 다이 본딩하였다. 또한, 상기 반도체 칩으로서는 칩 크기 5mm×5mm, 두께 100㎛의 알루미늄 증착을 실시한 것을 사용하였다. 다이 본딩 후, 건조기를 사용하여 120℃, 8시간의 열처리를 행하였다. 이에 의해 제1 접착제층을 열경화시켰다.
이어서, BGA 기판의 와이어 본딩용 패드와 반도체 칩을 전기적으로 접속하기 위한 와이어 본딩 공정을 행하였다. 와이어 본딩 장치로서는 ASM사제의 Eagle60(상품명)을 사용하였다. 또한, 와이어 본딩 조건은 초음파 주파수: 120KHz, 초음파 출력 시간: 15밀리초, 초음파 출력: 100mW, 본드 하중: 20gF, 서치 하중: 15gF로 하였다. 또한, 본딩 와이어의 반도체 칩 표면으로부터의 높이 h(도 5 참조)는 약 60㎛이었다.
계속해서, 상기 반도체 칩 상에 다른 반도체 칩을 다이 본딩하였다. 즉, 다른 반도체 칩의 이면에 각 실시예에서 제작한 다이 본드 필름을 온도 40℃에서 부착하였다. 이때, 다른 반도체 칩과의 접합면은 제2 접착제층으로 하였다. 이어서, 다이 본드 온도 150℃, 본딩 압력 0.1MPa, 본딩 시간 3sec의 조건하에서, BGA 기판 상에 반도체 칩을 다이 본딩하였다. 이때의 BGA 기판과의 접합면은 제1 접착제층이다. 또한, 상기 반도체 칩 및 다른 반도체 칩으로서는, 칩 크기 5mm×5mm, 두께 100㎛의 것을 사용하였다. 다이 본딩 후, 건조기를 사용하여 120℃, 8시간의 열처리를 행하였다. 이에 의해, 다이 본드 필름을 열경화시켰다.
그 후, 본딩 와이어가 다른 반도체 칩의 이면과 접촉하고 있는지의 여부를 확인하기 위하여, 단면을 SEM으로 관찰하였다. 다른 반도체 칩에 접촉하고 있지 않은 경우를 ○, 접촉하고 있는 경우를 ×로서 평가하였다. 결과를 하기 표 1에 나타낸다.
(본딩 와이어의 매립 평가)
본딩 와이어의 제1 접착제층에 대한 매립 평가에 대해서는, 상기 본딩 와이어의 접촉 평가에 있어서 행한 것과 마찬가지의 방법에 의해, BGA 기판에 대하여 반도체 칩을 다이 본딩한 후, 각 실시예에서 제작한 다이 본드 필름을 사용하여 다른 반도체 칩을 상기 반도체 칩 상에 다이 본딩하였다. 그 후, 건조기를 사용하여 120℃, 8시간의 열처리를 행하여, 다이 본드 필름을 열경화시켰다.
계속해서, 본딩 와이어가 제1 접착제층 중에 매몰되어 있는지의 여부를 확인하기 위하여, 단면을 SEM으로 관찰하였다. 본딩 와이어가 제1 접착제층 중에 보이드를 발생시키지 않고 매몰되어 있는 경우를 ○, 접촉되어 있지 않은 경우나 보이드가 발생하고 있는 경우를 ×로서 평가하였다. 결과를 하기 표 1에 나타낸다.
(픽업성)
각 실시예에서 제작한 다이 본드 필름과, 다이싱 필름(닛토덴코 가부시키가이샤제, 상품명; V-12S)을, 다이 본드 필름에서의 제1 접착제층과, 다이싱 필름에서의 점착제층이 접합면이 되도록 양자를 접합하였다.
계속해서, 다이 본드 필름의 제2 접착제층 상에 반도체 웨이퍼(직경 8인치, 두께 200㎛)를 40℃에서 롤 압착하여 접합하고, 또한 다이싱을 행하였다. 또한, 다이싱은 한변이 8mm인 사각형의 칩 사이즈가 되도록 풀 커트하였다.
이어서, 각 다이싱ㆍ다이 본드 필름의 기재측으로부터 니들에 의한 밀어올림 방식으로 반도체 칩을 픽업하여 픽업성의 평가를 행하였다. 구체적으로는 100개의 반도체 칩을 연속해서 픽업하고, 후술하는 조건에서 행하였을 때의 성공률을 나타낸다.
<접합 조건>
부착 장치: 닛토 세끼제, MA-3000II
부착 속도계: 10mm/min
부착 압력: 0.15MPa
부착시의 스테이지 온도: 40℃
<다이싱 조건>
다이싱 장치: DFD6361(디스코사제)
다이싱 링: DTF2-8-1(디스코사제)
다이싱 속도: 50mm/sec
다이싱 블레이드: NBGZH-1030-27HCBB
다이싱 블레이드 회전수: 45000rpm
블레이드 높이: 0.085mm
커트 방식: A 모드/스텝 커트
칩 크기: 한변이 8mm인 사각형
<픽업 조건>
다이 본드 장치: 신까와(주)제
니들 개수: 9개
니들 밀어올림량: 500㎛
니들 밀어올림 속도: 5mm/초
콜릿 보유 지지 시간: 1초
(유리 전이 온도(Tg)의 측정)
각 실시예에서 제작한 제1 접착제층 또는 제2 접착제층을 길이 40mm, 폭 10mm의 직사각형으로 커터 나이프로 잘라내었다. 또한, 이들 시료를 고체 점탄성 측정 장치(RSAIII, 레오메트릭 사이언티픽사제)를 사용하여 주파수 1Hz, 승온 속도 10℃/min의 조건하에서, -50 내지 300℃에서의 인장 저장 탄성률 및 손실 탄성률을 측정하였다. 유리 전이 온도는, 이 측정시의 tan(δ)의 피크값을 판독하여 얻었다. 결과를 하기 표 1에 나타낸다.
Figure pat00002
Figure pat00003
Figure pat00004
Figure pat00005
Figure pat00006
Figure pat00007
1: 제1 접착제층
2: 제2 접착제층
4: 반도체 웨이퍼
5: 다른 반도체 칩
6: 피착체
7: 본딩 와이어
9: 밀봉 수지
10: 다이 본드 필름
11: 다이싱ㆍ다이 본드 필름
12: 다이싱 필름
13: 기재
14: 점착제층
15: 반도체 칩
17: 다이싱 링
101: 기판
102: 반도체 칩
103: 다른 반도체 칩
104: 접착제
105: 본딩 와이어
106: 스페이서

Claims (11)

  1. 본딩 와이어에 의해 피착체와 전기적으로 접속된 반도체 소자 상에, 다른 반도체 소자를 접착시키기 위한 다이 본드 필름이며,
    압착시에 상기 본딩 와이어의 일부를 매몰시켜 내부에 통과시키는 것을 가능하게 하는 제1 접착제층과, 상기 다른 반도체 소자가 본딩 와이어와 접촉하는 것을 방지하는 제2 접착제층이 적어도 적층된 것인 다이 본드 필름.
  2. 제1항에 있어서, 상기 제1 접착제층 및 제2 접착제층은, 각각 적어도 에폭시 수지, 페놀 수지 및 아크릴 수지에 의해 형성되어 있고,
    상기 에폭시 수지와 페놀 수지의 합계 중량을 X중량부로 하고, 아크릴 수지의 중량을 Y중량부로 하였을 때, 상기 제1 접착제층에서의 X/(X+Y)가 0.5 이상 0.95 이하의 범위 내이고, 상기 제2 접착제층에서의 X/(X+Y)가 0.15 이상 0.5 미만의 범위 내인 다이 본드 필름.
  3. 제1항에 있어서, 상기 다이 본드 필름의 총 두께가 40㎛ 내지 120㎛의 범위 내이고, 상기 제1 접착제층의 두께를 d1(㎛)로 하고, 제2 접착제층의 두께를 d2(㎛)로 하였을 때, d1/(d1+d2)가 0.6 이상 0.95 이하의 범위 내인 다이 본드 필름.
  4. 제1항에 있어서, 상기 제1 접착제층의 열경화 전의 120℃에서의 전단 손실 탄성률 G"가 5×102Pa 이상 1.5×104Pa 이하의 범위 내이고, 상기 제2 접착제층의 열경화 전의 120℃에서의 전단 손실 탄성률 G"가 2×104Pa 이상 1×106Pa 이하의 범위 내인 다이 본드 필름.
  5. 제1항에 있어서, 상기 제1 접착제층에서의 금속 이온의 함유량이 100ppm 이하인 다이 본드 필름.
  6. 제1항에 있어서, 상기 제2 접착제층 또는 당해 제2 접착제층 상에 그 밖의 접착제층을 형성하는 경우에는, 당해 그 밖의 접착제층 중 적어도 어느 하나에, 염료 또는 안료 중 적어도 어느 하나가 함유되어 있는 다이 본드 필름.
  7. 제1항에 있어서, 상기 제1 접착제층의 유리 전이 온도가 20℃ 내지 60℃이고, 상기 제2 접착제층의 유리 전이 온도가 60℃ 이하인 다이 본드 필름.
  8. 제1항에 있어서, 열경화 후의 175℃에서의 인장 저장 탄성률이 0.5MPa 이상 100MPa 이하의 범위 내인 다이 본드 필름.
  9. 기재 상에 적어도 점착제층이 형성된 다이싱 필름과,
    상기 점착제층 상에 형성된 제1항에 기재된 다이 본드 필름을 갖는 다이싱ㆍ다이 본드 필름.
  10. 제1항에 기재된 다이 본드 필름에 의해 제조된 반도체 장치.
  11. 제9항에 기재된 다이싱ㆍ다이 본드 필름에 의해 제조된 반도체 장치.
KR1020110017739A 2010-03-01 2011-02-28 다이 본드 필름, 다이싱ㆍ다이 본드 필름 및 반도체 장치 KR20110099180A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010044434A JP5437111B2 (ja) 2010-03-01 2010-03-01 ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置
JPJP-P-2010-044434 2010-03-01

Publications (1)

Publication Number Publication Date
KR20110099180A true KR20110099180A (ko) 2011-09-07

Family

ID=44504862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110017739A KR20110099180A (ko) 2010-03-01 2011-02-28 다이 본드 필름, 다이싱ㆍ다이 본드 필름 및 반도체 장치

Country Status (5)

Country Link
US (1) US8779586B2 (ko)
JP (1) JP5437111B2 (ko)
KR (1) KR20110099180A (ko)
CN (1) CN102190975B (ko)
TW (1) TWI454552B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013103282A1 (ko) * 2012-01-06 2013-07-11 주식회사 엘지화학 봉지용 필름
KR20140005794A (ko) * 2012-07-06 2014-01-15 닛토덴코 가부시키가이샤 반도체 장치용 접착제 조성물, 반도체 장치용 접착 필름, 다이싱 필름을 갖는 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR101416558B1 (ko) * 2012-09-28 2014-07-10 주식회사 테스 다이본딩 필름의 증착방법
KR20140129923A (ko) * 2013-04-30 2014-11-07 제일모직주식회사 반도체용 접착 조성물 및 이를 이용하여 제조된 반도체용 접착 필름

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP5580701B2 (ja) 2010-09-13 2014-08-27 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
US9324673B2 (en) * 2011-06-23 2016-04-26 Stats Chippac Ltd. Integrated circuit packaging system with wafer level reconfiguration and method of manufacture thereof
KR101375297B1 (ko) * 2011-12-22 2014-03-17 제일모직주식회사 반도체용 접착 조성물 및 이를 포함하는 접착 필름
WO2014024861A1 (ja) 2012-08-10 2014-02-13 積水化学工業株式会社 ウエハの処理方法
KR102116987B1 (ko) 2013-10-15 2020-05-29 삼성전자 주식회사 반도체 패키지
JP6312422B2 (ja) * 2013-12-24 2018-04-18 日東電工株式会社 ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP6356458B2 (ja) * 2014-03-31 2018-07-11 日東電工株式会社 ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法
JP6322026B2 (ja) * 2014-03-31 2018-05-09 日東電工株式会社 ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法
EP3198644A4 (en) * 2014-09-26 2018-05-23 Intel Corporation Integrated circuit package having wire-bonded multi-die stack
JP6379389B2 (ja) * 2014-12-15 2018-08-29 リンテック株式会社 ダイシングダイボンディングシート
JP6399923B2 (ja) * 2014-12-24 2018-10-03 株式会社ディスコ 板状物のレーザー加工方法
JP6603479B2 (ja) * 2015-05-18 2019-11-06 日東電工株式会社 接着フィルム、ダイシングテープ一体型接着フィルム、複層フィルム、半導体装置の製造方法および半導体装置
JP6549902B2 (ja) * 2015-05-27 2019-07-24 日東電工株式会社 ダイシングダイボンドフィルム、半導体装置の製造方法および半導体装置
TWI566652B (zh) * 2015-09-16 2017-01-11 臻鼎科技股份有限公司 電路板及其製作方法
JP6191801B1 (ja) * 2015-10-07 2017-09-06 大日本印刷株式会社 接着シートセットおよび物品の製造方法
WO2018112687A1 (en) * 2016-12-19 2018-06-28 Intel Corporation Integrated circuit die stacks
TWI791672B (zh) * 2017-11-29 2023-02-11 日商琳得科股份有限公司 半導體用黏著薄膜及半導體用黏著片
WO2019220599A1 (ja) * 2018-05-17 2019-11-21 日立化成株式会社 ダイシング・ダイボンディング一体型フィルム及びその製造方法、並びに、半導体装置の製造方法
JP7033004B2 (ja) * 2018-05-24 2022-03-09 日東電工株式会社 ダイシングダイボンドフィルムおよび半導体装置製造方法
JP7042713B2 (ja) * 2018-07-12 2022-03-28 キオクシア株式会社 半導体装置
JP7327402B2 (ja) * 2018-08-03 2023-08-16 三菱ケミカル株式会社 積層体及びエポキシ樹脂シートの製造方法
WO2020110271A1 (ja) * 2018-11-29 2020-06-04 日立化成株式会社 接合体及び半導体装置の製造方法、並びに接合用銅ペースト
JP6983200B2 (ja) * 2019-07-11 2021-12-17 日東電工株式会社 ダイボンドフィルム及びダイシングダイボンドフィルム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308262A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
JP2002118201A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
JP4341343B2 (ja) * 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法
JP4405246B2 (ja) * 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
CN101295710B (zh) * 2004-05-20 2011-04-06 株式会社东芝 半导体器件
US7629695B2 (en) * 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
JP4642436B2 (ja) * 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
TWI362708B (en) * 2005-02-21 2012-04-21 Nitto Denko Corp A manufacturing method of semiconductor device
JP5272284B2 (ja) * 2005-10-06 2013-08-28 日立化成株式会社 接着シート、半導体装置及び半導体装置の製造方法
US20080308915A1 (en) * 2006-03-17 2008-12-18 Chipmos Technologies Inc. Chip package
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
EP2149900A2 (en) * 2008-08-01 2010-02-03 Nitto Denko Corporation Dicing die-bonding film
JP4718629B2 (ja) * 2008-08-04 2011-07-06 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2011174042A (ja) * 2010-02-01 2011-09-08 Nitto Denko Corp 半導体装置製造用フィルム及び半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013103282A1 (ko) * 2012-01-06 2013-07-11 주식회사 엘지화학 봉지용 필름
US9698379B2 (en) 2012-01-06 2017-07-04 Lg Chem, Ltd. Encapsulation film
KR20140005794A (ko) * 2012-07-06 2014-01-15 닛토덴코 가부시키가이샤 반도체 장치용 접착제 조성물, 반도체 장치용 접착 필름, 다이싱 필름을 갖는 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR101416558B1 (ko) * 2012-09-28 2014-07-10 주식회사 테스 다이본딩 필름의 증착방법
KR20140129923A (ko) * 2013-04-30 2014-11-07 제일모직주식회사 반도체용 접착 조성물 및 이를 이용하여 제조된 반도체용 접착 필름

Also Published As

Publication number Publication date
TW201134913A (en) 2011-10-16
JP2011181684A (ja) 2011-09-15
CN102190975A (zh) 2011-09-21
JP5437111B2 (ja) 2014-03-12
US20110210455A1 (en) 2011-09-01
TWI454552B (zh) 2014-10-01
CN102190975B (zh) 2014-12-10
US8779586B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
JP5437111B2 (ja) ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置
JP6068386B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP5666335B2 (ja) 保護層形成用フィルム
JP5830250B2 (ja) 半導体装置の製造方法
KR102398132B1 (ko) 다이 본드 필름, 다이싱 시트가 부착된 다이 본드 필름, 반도체 장치, 및 반도체 장치의 제조 방법
KR101038374B1 (ko) 열경화형 다이본드 필름
KR20110040733A (ko) 열경화형 다이 본드 필름
JP5696205B2 (ja) ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置
CN105623533B (zh) 粘接片、带切割片的粘接片、层叠片以及半导体装置的制造方法
KR20110099116A (ko) 열경화형 다이 본드 필름
KR20120104109A (ko) 다이 본드 필름 및 그 용도
KR20100027014A (ko) 열경화형 다이본드 필름
JP2009049400A (ja) 熱硬化型ダイボンドフィルム
KR102329756B1 (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR20170095947A (ko) 다이싱 시트, 다이싱·다이 본드 필름 및 반도체 장치의 제조 방법
JP5580730B2 (ja) ダイシング・ダイボンドフィルム及び半導体素子
KR20120053968A (ko) 다이본드 필름, 다이싱?다이본드 필름, 다이본드 필름의 제조 방법 및 다이본드 필름을 갖는 반도체 장치
JP2015092594A (ja) 保護層形成用フィルム
KR20110040732A (ko) 열경화형 다이 본드 필름
KR102408996B1 (ko) 접착 시트, 다이싱 시트가 부착된 접착 시트 및 반도체 장치의 제조 방법
KR102402235B1 (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP5219302B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP2012186361A (ja) ダイシング・ダイボンドフィルム及び半導体素子
JP2015195265A (ja) ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法
WO2017168827A1 (ja) 電子デバイスパッケージ用テープ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2018101001050; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20180308

Effective date: 20191001