JP6579996B2 - シート、テープおよび半導体装置の製造方法 - Google Patents

シート、テープおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP6579996B2
JP6579996B2 JP2016094499A JP2016094499A JP6579996B2 JP 6579996 B2 JP6579996 B2 JP 6579996B2 JP 2016094499 A JP2016094499 A JP 2016094499A JP 2016094499 A JP2016094499 A JP 2016094499A JP 6579996 B2 JP6579996 B2 JP 6579996B2
Authority
JP
Japan
Prior art keywords
back surface
protective film
surface protective
resin
semiconductor back
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016094499A
Other languages
English (en)
Other versions
JP2017204526A (ja
Inventor
龍一 木村
龍一 木村
尚英 高本
尚英 高本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2016094499A priority Critical patent/JP6579996B2/ja
Priority to KR1020170056753A priority patent/KR102444114B1/ko
Priority to TW106114994A priority patent/TWI713739B/zh
Priority to US15/588,996 priority patent/US20170330785A1/en
Priority to CN201710325250.6A priority patent/CN107393857B/zh
Publication of JP2017204526A publication Critical patent/JP2017204526A/ja
Application granted granted Critical
Publication of JP6579996B2 publication Critical patent/JP6579996B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、シートと、テープと、半導体装置の製造方法とに関する。
ダイシングフィルム一体型半導体裏面保護フィルムを用いる場合、ダイシングフィルム上に位置する半導体裏面保護フィルムと半導体ウエハとをはりあわせ、ダイシングすることがある。
特開２０１５−２２２８９６号公報 ＷＯ２０１４／０９２２００
ブレードダイシング時の衝撃や摩擦によりチップ側面に亀裂が入ることがある。チップ側面の亀裂―サイドウォールチッピング―は低減する必要がある。亀裂は外観を悪くし、信頼性を低下させるおそれがあるからである。
本発明のある態様は、ダイシング時にチップ側面に生じる亀裂を低減可能なシートとテープとを提供することを目的とする。本発明のある態様は、半導体装置の製造方法を提供することを目的とする。
本発明のある態様はシートに関する。シートはダイシングフィルムを含む。ダイシングフィルムは、基材層および基材層上に位置する粘着剤層を含む。シートは、粘着剤層上に位置する半導体裏面保護フィルムをさらに含む。半導体裏面保護フィルムは、１．７ｋｇｆ／ｍｍ２以上のシリコンチップに対する２５℃せん断接着力を有する。２５℃せん断接着力が１．７ｋｇｆ／ｍｍ２以上であるので、ダイシング時にチップ側面に生じる亀裂を低減できる。ダイシング時における半導体チップの振動を抑制可能なのだろう。２５℃せん断接着力は、シリコンチップに半導体裏面保護フィルムを７０℃で固定し、１２０℃２時間で加熱した後に、せん断速度５００μｍ／ｓｅｃ、２５℃で測定できる。
本発明のある態様はテープに関する。テープは、はく離ライナーと、はく離ライナー上に位置するシートとを含む。
本発明のある態様は、半導体装置の製造方法に関する。半導体装置の製造方法は、シートの半導体裏面保護フィルムと半導体ウエハとをはりあわせる工程を含むことができる。半導体装置の製造方法は、半導体裏面保護フィルムを硬化させる工程を含むことができる。半導体装置の製造方法は、硬化後の半導体裏面保護フィルム上に位置する半導体ウエハをダイシングする工程を含むことができる。
テープの概略平面図である。 テープの一部の概略断面図である。 半導体装置の製造工程の概略断面図である。 半導体装置の製造工程の概略断面図である。 半導体装置の製造工程の概略断面図である。 変形例３におけるシートの概略断面図である。 シートとシートに固定されたウエハとの概略断面図であって、ダイシングブレードの切り込み深さを示したものである。 ダイシング後におけるチップの側面図であって、ヒビの深さを示したものである。
以下に実施形態を掲げ、本発明を詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
実施形態１
図１に示すように、テープ１は、はく離ライナー１３と、はく離ライナー１３上に位置するシート７１ａ、７１ｂ、７１ｃ、……、７１ｍ（以下、「シート７１」と総称する。）とを含む。テープ１はロール状をなすことができる。シート７１ａとシート７１ｂのあいだの距離、シート７１ｂとシート７１ｃのあいだの距離、……シート７１ｌとシート７１ｍのあいだの距離は一定である。
はく離ライナー１３はテープ状をなす。はく離ライナー１３は、たとえばポリエチレンテレフタレート（ＰＥＴ）フィルムである。
図２に示すように、シート７１はダイシングフィルム１２を含む。ダイシングフィルム１２は円盤状をなす。ダイシングフィルム１２は、基材層１２１と、基材層１２１上に位置する粘着剤層１２２とを含む。基材層１２１は円盤状をなす。基材層１２１の両面は、第１主面と第１主面に対向した第２主面とで定義できる。基材層１２１の第１主面は粘着剤層１２２と接している。基材１２１の厚みは、たとえば５０μｍ〜１５０μｍである。基材１２１は、エネルギー線を透過する性質を有することが好ましい。粘着剤層１２２は円盤状をなす。粘着剤層１２２の両面は、第１主面と第１主面に対向した第２主面とで定義できる。粘着剤層１２２の第１主面は半導体裏面保護フィルム１１と接している。粘着剤層１２２の第２主面は基材層１２１と接している。粘着剤層１２２の厚みは好ましくは３μｍ以上、より好ましくは５μｍ以上である。粘着剤層１２２の厚みは好ましくは５０μｍ以下、より好ましくは３０μｍ以下である。粘着剤層１２２を構成する粘着剤は、たとえばアクリル系粘着剤、ゴム系粘着剤である。なかでもアクリル系粘着剤が好ましい。アクリル系粘着剤は、たとえば（メタ）アクリル酸アルキルエステルの１種または２種以上を単量体成分として用いたアクリル系重合体（単独重合体または共重合体）をベースポリマーとするアクリル系粘着剤であることができる。
粘着剤層１２２は第１部分１２２Ａを含むことができる。第１部分は円盤状をなすことができる。第１部分１２２Ａは半導体裏面保護フィルム１１と接している。第１部分１２２Ａは、第２部分１２２Ｂより硬い。第１部分１２２Ａは、たとえばエネルギー線により硬化されていることができる。粘着剤層１２２は、第１部分１２２Ａの周辺に配置された第２部分１２２Ｂをさらに含むことができる。第２部分１２２Ｂはドーナツ板状をなすことができる。第２部分１２２Ｂは、エネルギー線により硬化する性質を有することができる。エネルギー線として紫外線などを挙げることができる。第２部分１２２Ｂは、半導体裏面保護フィルム１１と接していない。
シート７１は半導体裏面保護フィルム１１を含む。半導体裏面保護フィルム１１は円盤状をなす。半導体裏面保護フィルム１１の両面は、第１主面と第１主面に対向した第２主面とで定義できる。半導体裏面保護フィルム１１の第１主面は、はく離ライナー１３と接している。半導体裏面保護フィルム１１の第２主面は粘着剤層１２２と接している。
半導体裏面保護フィルム１１の厚みは、好ましくは２μｍ以上、より好ましくは４μｍ以上、さらに好ましくは６μｍ以上、特に好ましくは１０μｍ以上である。半導体裏面保護フィルム１１の厚みは、好ましくは２００μｍ以下、より好ましくは１６０μｍ以下、さらに好ましくは１００μｍ以下、特に好ましくは８０μｍ以下である。
半導体裏面保護フィルム１１は、１．７ｋｇｆ／ｍｍ２以上のシリコンチップに対する２５℃せん断接着力を有する。２５℃せん断接着力が１．７ｋｇｆ／ｍｍ２以上であるので、ダイシング時にチップ側面に生じる亀裂を低減できる。ダイシング時における半導体チップの振動を抑制可能なのだろう。２５℃せん断接着力の下限は、たとえば１．８ｋｇｆ／ｍｍ２であることができる。２５℃せん断接着力の上限は、たとえば４ｋｇｆ／ｍｍ２、３．５ｋｇｆ／ｍｍ２、３ｋｇｆ／ｍｍ２などであることができる。２５℃せん断接着力は、熱可塑性樹脂の熱硬化性樹脂に対する比などで調整できる。２５℃せん断接着力は、シリコンチップに半導体裏面保護フィルム１１を７０℃で固定し、１２０℃２時間で加熱した後に、せん断速度５００μｍ／ｓｅｃ、２５℃で測定できる。より詳細には、２５℃せん断接着力は、実施例に記載の方法で測定される。
半導体裏面保護フィルム１１は、好ましくは０．５ｋｇｆ／ｍｍ２以上のシリコンチップに対する１００℃せん断接着力を有する。１００℃せん断接着力が０．５ｋｇｆ／ｍｍ２以上であると、ダイシング時のチップ飛びや、リフロー時の半導体裏面保護フィルム１１のはく離が生じ難い傾向があり、信頼性に優れる。１００℃せん断接着力は、好ましくは１．０ｋｇｆ／ｍｍ２以上、より好ましくは２．０ｋｇｆ／ｍｍ２以上である。
半導体裏面保護フィルム１１は有色である。有色であると、ダイシングフィルム１２と半導体裏面保護フィルム１１とを簡単に区別できることがある。半導体裏面保護フィルム１１は、たとえば、黒色、青色、赤色などの濃色であることが好ましい。黒色が特に好ましい。レーザーマークを視認しやすいからである。
濃色とは、基本的には、Ｌ*ａ*ｂ*表色系で規定されるＬ*が、６０以下（０〜６０）［好ましくは５０以下（０〜５０）、さらに好ましくは４０以下（０〜４０）］となる濃い色のことを意味している。
また、黒色とは、基本的には、Ｌ*ａ*ｂ*表色系で規定されるＬ*が、３５以下（０〜３５）［好ましくは３０以下（０〜３０）、さらに好ましくは２５以下（０〜２５）］となる黒色系色のことを意味している。なお、黒色において、Ｌ*ａ*ｂ*表色系で規定されるａ*やｂ*は、それぞれ、Ｌ*の値に応じて適宜選択することができる。ａ*やｂ*としては、たとえば、両方とも、−１０〜１０であることが好ましく、より好ましくは−５〜５であり、特に−３〜３の範囲（中でも０またはほぼ０）であることが好適である。
なお、Ｌ*ａ*ｂ*表色系で規定されるＬ*、ａ*、ｂ*は、色彩色差計（商品名「ＣＲ−２００」ミノルタ社製；色彩色差計）を用いて測定することにより求められる。なお、Ｌ*ａ*ｂ*表色系は、国際照明委員会（ＣＩＥ）が１９７６年に推奨した色空間であり、ＣＩＥ１９７６（Ｌ*ａ*ｂ*）表色系と称される色空間のことを意味している。また、Ｌ*ａ*ｂ*表色系は、日本工業規格では、ＪＩＳ Ｚ ８７２９に規定されている。
半導体裏面保護フィルム１１は、好ましくは着色剤を含む。着色剤は、たとえば、染料、顔料である。なかでも染料が好ましく、黒色染料がより好ましい。
半導体裏面保護フィルム１１における着色剤の含有量は、好ましくは０．５重量％以上、より好ましくは１重量％以上、さらに好ましくは２重量％以上である。半導体裏面保護フィルム１１における着色剤の含有量は、好ましくは１０重量％以下、より好ましくは８重量％以下、さらに好ましくは５重量％以下である。
半導体裏面保護フィルム１１は樹脂成分を含むことができる。半導体裏面保護フィルム１１における樹脂成分の含有量は、好ましくは３０重量％以上、より好ましくは４０重量％以上である。半導体裏面保護フィルム１１における樹脂成分の含有量は、好ましくは８０重量％以下、より好ましくは７０重量％以下である。
樹脂成分は、熱可塑性樹脂と熱硬化性樹脂とを含むことができる。熱可塑性樹脂の熱硬化性樹脂に対する比の値は、たとえば１以下、好ましくは０．８以下、より好ましくは０．６５以下、さらに好ましくは０．６以下、さらに好ましくは０．５以下、さらに好ましくは０．２以下である。熱可塑性樹脂の熱硬化性樹脂に対する比の値の下限は、たとえば０．１、０．１５などである。ここで、熱可塑性樹脂の熱硬化性樹脂に対する比は、熱可塑性樹脂含有量の熱硬化性樹脂含有量に対する重量比である。
熱可塑性樹脂としては、たとえば、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６−ナイロンや６，６−ナイロンなどのポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴ（ポリエチレンテレフタレート）やＰＢＴ（ポリブチレンテレフタレート）などの飽和ポリエステル樹脂、ポリアミドイミド樹脂、またはフッ素樹脂などが挙げられる。熱可塑性樹脂は単独でまたは２種以上を併用して用いることができる。なかでも、アクリル樹脂が好適である。
熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、アミノ樹脂、不飽和ポリエステル樹脂、ポリウレタン樹脂、シリコーン樹脂、熱硬化性ポリイミド樹脂などが挙げられる。熱硬化性樹脂は、単独でまたは２種以上併用して用いることができる。熱硬化性樹脂としては、特に、半導体チップを腐食させるイオン性不純物など含有が少ないエポキシ樹脂が好適である。また、エポキシ樹脂の硬化剤としてはフェノール樹脂を好適に用いることができる。
エポキシ樹脂としては、特に限定は無く、たとえば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、臭素化ビスフェノールＡ型エポキシ樹脂、水添ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡＦ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂などの二官能エポキシ樹脂や多官能エポキシ樹脂、またはヒダントイン型エポキシ樹脂、トリスグリシジルイソシアヌレート型エポキシ樹脂もしくはグリシジルアミン型エポキシ樹脂などのエポキシ樹脂を用いることができる。
半導体裏面保護フィルム１１は、２５℃で液状のエポキシ樹脂と、２５℃で固体状のエポキシ樹脂とを含むことができる。この場合、作業性に優れる。液状エポキシ樹脂の固体状エポキシ樹脂に対する比の値は、たとえば０．４以上、好ましくは０．６以上、より好ましくは０．８以上、さらに好ましくは１．０以上である。ここで、液状エポキシ樹脂の固体状エポキシ樹脂に対する比は、液状エポキシ樹脂含有量の固体状エポキシ樹脂含有量に対する重量比である。
フェノール樹脂は、エポキシ樹脂の硬化剤として作用するものであり、たとえば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、ｔｅｒｔ−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂などのノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレンなどのポリオキシスチレンなどが挙げられる。フェノール樹脂は単独でまたは２種以上を併用して用いることができる。これらのフェノール樹脂のうちフェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。半導体装置の接続信頼性を向上させることができるからである。
エポキシ樹脂とフェノール樹脂の配合割合は、たとえば、エポキシ樹脂中のエポキシ基１当量当たりフェノール樹脂中の水酸基が０．５当量〜２．０当量になるように配合することが好適である。より好適なのは、０．８当量〜１．２当量である。
半導体裏面保護フィルム１１は、熱硬化促進触媒を含むことができる。たとえば、アミン系硬化促進剤、リン系硬化促進剤、イミダゾール系硬化促進剤、ホウ素系硬化促進剤、リン−ホウ素系硬化促進剤などである。
半導体裏面保護フィルム１１を予めある程度架橋させておくため、作製に際し、重合体の分子鎖末端の官能基などと反応する多官能性化合物を架橋剤として添加させておくことが好ましい。これにより、高温下での接着特性を向上させ、耐熱性の改善を図ることができる。
半導体裏面保護フィルム１１は、充填剤を含むことができる。無機充填剤が好適である。無機充填剤は、たとえば、シリカ、クレー、石膏、炭酸カルシウム、硫酸バリウム、アルミナ、酸化ベリリウム、炭化珪素、窒化珪素、アルミニウム、銅、銀、金、ニッケル、クロム、鉛、錫、亜鉛、パラジウム、半田などである。充填剤は単独でまたは２種以上を併用して用いることができる。なかでも、シリカが好ましく、溶融シリカが特に好ましい。無機充填剤の平均粒径は０．１μｍ〜８０μｍの範囲内であることが好ましい。無機充填剤の平均粒径は、たとえば、レーザー回折型粒度分布測定装置によって測定することができる。
半導体裏面保護フィルム１１における充填剤の含有量は、好ましくは１０重量％以上、より好ましくは２０重量％以上、さらに好ましくは３０重量％以上である。半導体裏面保護フィルム１１における充填剤の含有量は、好ましくは７０重量％以下、より好ましくは６０重量％以下、さらに好ましくは５０重量％以下である。
半導体裏面保護フィルム１１は、ほかの添加剤を適宜含むことができる。ほかの添加剤としては、たとえば、難燃剤、シランカップリング剤、イオントラップ剤、増量剤、老化防止剤、酸化防止剤、界面活性剤などが挙げられる。
シート７１は、半導体装置を製造するために使用できる。
図３に示すように、シート７１と半導体ウエハ４とをはりあわせる。具体的には、ロールを用いて５０℃〜１００℃で半導体ウエハ４にシート７１を圧着する。回路面と回路面に対向した裏面（非回路面、非電極形成面などとも称される）とで半導体ウエハ４の両面は定義できる。半導体ウエハ４はたとえばシリコンウエハである。
半導体裏面保護フィルム１１を加熱することにより半導体裏面保護フィルム１１を硬化させる。たとえば、ダイシングフィルム１２にヒーターをあて、ダイシングフィルム１２越しに半導体裏面保護フィルム１１を加熱することができる。たとえば１２０℃以上、好ましくは１５０℃以上、より好ましくは１６０℃以上、さらに好ましくは１７０℃以上で加熱をおこなう。上限は、たとえば２７０℃、２６０℃などである。
図４に示すように、ダイシングフィルム１２を吸着台８に固定し、半導体ウエハ４を切断し、ボンディング前チップ５を形成する。すなわち、半導体ウエハ４をダイシングすることによりボンディング前チップ５を形成する。ボンディング前チップ５は、半導体チップ４１と、半導体チップ４１上に位置するダイシング後半導体裏面保護フィルム１１１とを含む。半導体チップ４１の両面は、回路面と回路面に対向した面（裏面）とで定義できる。
ボンディング前チップ５をニードルで突き上げ、ボンディング前チップ５をダイシングフィルム１２から剥離する。
図５に示すように、フリップチップボンディング方式（フリップチップ実装方式）によりボンディング前チップ５を被着体６に固定する。具体的には、半導体チップ４１の回路面が被着体６と対向する形態で、ボンディング前チップ５を被着体６に固定する。たとえば、半導体チップ４１のバンプ５１を被着体６の導電材（半田など）６１に接触させ、押圧しながら導電材６１を溶融させる。ボンディング前チップ５と被着体６との間には空隙がある。空隙の高さは一般的に３０μｍ〜３００μｍ程度である。固定後は、空隙などの洗浄をおこなうことができる。
被着体６としては、リードフレームや回路基板（配線回路基板など）などの基板を用いることができる。このような基板の材質としては、特に限定されるものではないが、セラミック基板や、プラスチック基板が挙げられる。プラスチック基板としては、たとえば、エポキシ基板、ビスマレイミドトリアジン基板、ポリイミド基板などが挙げられる。
バンプや導電材の材質としては、特に限定されず、たとえば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材などの半田類（合金）や、金系金属材、銅系金属材などが挙げられる。なお、導電材６１の溶融時の温度は、通常２６０℃程度である。ダイシング後半導体裏面保護フィルム１１１がエポキシ樹脂を含むと、この温度に耐えることが可能である。
ボンディング前チップ５と被着体６との間の空隙を封止樹脂で封止する。通常、１７５℃で６０秒間〜９０秒間の加熱を行うことにより封止樹脂を硬化させる。
封止樹脂としては、絶縁性を有する樹脂（絶縁樹脂）であれば特に制限されない。封止樹脂としては、弾性を有する絶縁樹脂がより好ましい。封止樹脂としては、たとえば、エポキシ樹脂を含む樹脂組成物などが挙げられる。また、エポキシ樹脂を含む樹脂組成物による封止樹脂としては、樹脂成分として、エポキシ樹脂以外に、エポキシ樹脂以外の熱硬化性樹脂（フェノール樹脂など）や、熱可塑性樹脂などが含まれていてもよい。なお、フェノール樹脂としては、エポキシ樹脂の硬化剤としても利用することができる。封止樹脂の形状は、フィルム状、タブレット状などである。
以上の方法により得られた半導体装置（フリップチップ実装の半導体装置）は、被着体６と、被着体６に固定された半導体チップ４１と、半導体チップ４１上に位置するダイシング後半導体裏面保護フィルム１１１とを含む。
半導体装置のダイシング後半導体裏面保護フィルム１１１にレーザーで印字することが可能である。なお、レーザーで印字する際には、公知のレーザーマーキング装置を利用することができる。また、レーザーとしては、気体レーザー、個体レーザー、液体レーザーなどを利用することができる。具体的には、気体レーザーとしては、特に制限されず、公知の気体レーザーを利用することができるが、炭酸ガスレーザー（ＣＯ２レーザー）、エキシマレーザー（ＡｒＦレーザー、ＫｒＦレーザー、ＸｅＣｌレーザー、ＸｅＦレーザーなど）が好適である。また、固体レーザーとしては、特に制限されず、公知の固体レーザーを利用することができるが、ＹＡＧレーザー（Ｎｄ：ＹＡＧレーザーなど）、ＹＶＯ４レーザーが好適である。
フリップチップ実装方式で実装された半導体装置は、ダイボンディング実装方式で実装された半導体装置よりも、薄く、小さい。このため、各種の電子機器・電子部品またはそれらの材料・部材として好適に用いることができる。具体的には、フリップチップ実装の半導体装置が利用される電子機器としては、いわゆる「携帯電話」、「ＰＨＳ」、小型のコンピュータ（たとえば、いわゆる「ＰＤＡ」（携帯情報端末）、いわゆる「ノートパソコン」、いわゆる「ネットブック（商標）」、いわゆる「ウェアラブルコンピュータ」など）、「携帯電話」およびコンピュータが一体化された小型の電子機器、いわゆる「デジタルカメラ（商標）」、いわゆる「デジタルビデオカメラ」、小型のテレビ、小型のゲーム機器、小型のデジタルオーディオプレイヤー、いわゆる「電子手帳」、いわゆる「電子辞書」、いわゆる「電子書籍」用電子機器端末、小型のデジタルタイプの時計などのモバイル型の電子機器（持ち運び可能な電子機器）などが挙げられるが、もちろん、モバイル型以外（設置型など）の電子機器（たとえば、いわゆる「ディスクトップパソコン」、薄型テレビ、録画・再生用電子機器（ハードディスクレコーダー、ＤＶＤプレイヤーなど）、プロジェクター、マイクロマシンなど）などであってもよい。また、電子部品または、電子機器・電子部品の材料・部材としては、たとえば、いわゆる「ＣＰＵ」の部材、各種記憶装置（いわゆる「メモリー」、ハードディスクなど）の部材などが挙げられる。
変形例１
粘着剤層１２２の第１部分１２２Ａは、エネルギー線により硬化する性質を有する。粘着剤層１２２の第２部分１２２Ｂもエネルギー線により硬化する性質を有する。変形例１では、ボンディング前チップ５を形成する工程の後に、粘着剤層１２２にエネルギー線を照射しボンディング前チップ５をピックアップする。エネルギー線を照射すると、ボンディング前チップ５のピックアップが容易である。
変形例２
粘着剤層１２２の第１部分１２２Ａはエネルギー線により硬化されている。粘着剤層１２２の第２部分１２２Ｂもエネルギー線により硬化されている。
変形例３
図６に示すように、粘着剤層１２２の片面全体が半導体裏面保護フィルム１１と接している。
（そのほか）
変形例１〜変形例３などは、任意に組み合わせることができる。
以上のとおり、実施形態１に係る半導体装置の製造方法は、シート７１の半導体裏面保護フィルム１１と半導体ウエハ４とをはりあわせる工程と、半導体裏面保護フィルム１１を硬化させる工程と、硬化後の半導体裏面保護フィルム１１上に位置する半導体ウエハ４をダイシングする工程とを含む。製造方法は、半導体ウエハ４をダイシングする工程で形成されたボンディング前チップ５をピックアップする工程をさらに含むことができる。製造方法は、ボンディング前チップ５を被着体６に固定する工程をさらに含むことができる。
以下に、この発明の好適な実施例を例示的に詳しく説明する。ただし、この実施例に記載されている材料や配合量などは、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
実施例１における半導体裏面保護フィルムの作製
アクリル酸エステル共重合体（ナガセケムテックス社製 ＳＧ−７０Ｌ)の固形分―溶剤を除く固形分―１００重量部に対して、エポキシ樹脂（三菱化学社製 ｊＥＲ ＹＬ９８０）２０重量部と、エポキシ樹脂（東都化成社製 ＫＩ−３０００）５０重量部と、フェノール樹脂（明和化成社製 ＭＥＨ７８５１−ＳＳ）７５重量部と、球状シリカ（アドマテックス社製 ＳＯ−２５Ｒ 平均粒径０．５μｍ）１８０重量部と、染料(オリエント化学工業社製 ＯＩＬ ＢＬＡＣＫ ＢＳ)１０重量部と、触媒（四国化成社製 ２ＰＨＺ）２０重量部とをメチルエチルケトンに溶解して、固形分濃度２３．６重量％の樹脂組成物の溶液を調製した。樹脂組成物の溶液をはく離ライナー（三菱樹脂社 ダイヤホイルＭＲＡ５０ （シリコーン離型処理した厚み５０μｍのポリエチレンテレフタレートフィルム））に塗布した。１３０℃で２分間乾燥させることにより、平均厚み２０μｍの半導体裏面保護フィルムを作製した。
実施例１におけるシートの作製
ハンドローラーを用いてダイシングフィルム（日東電工社製 Ｖ−８−ＡＲ （平均厚み６５μｍの基材層と平均厚み１０μｍの粘着剤層とを有するダイシングフィルム））に半導体裏面保護フィルムをはりあわせることにより、実施例１のシートを得た。実施例１のシートは、ダイシングフィルムと、ダイシングフィルムの粘着剤層上に位置する半導体裏面保護フィルムとを有する。
実施例２における半導体裏面保護フィルムの作製
アクリル酸エステル共重合体（ナガセケムテックス社製 ＳＧ−７０Ｌ)の固形分―溶剤を除く固形分―１００重量部に対して、エポキシ樹脂（三菱化学社製 ｊＥＲ ＹＬ９８０）１４０重量部と、エポキシ樹脂（東都化成社製 ＫＩ−３０００）１４０重量部と、フェノール樹脂（明和化成社製 ＭＥＨ７８５１−ＳＳ）２９０重量部と、球状シリカ（アドマテックス社製 ＳＯ−２５Ｒ 平均粒径０．５μｍ）４７０重量部と、染料(オリエント化学工業社製 ＯＩＬ ＢＬＡＣＫ ＢＳ)１０重量部と、触媒（四国化成社製 ２ＰＨＺ）２０重量部とをメチルエチルケトンに溶解して、固形分濃度２３．６重量％の樹脂組成物の溶液を調製した。樹脂組成物の溶液をはく離ライナー（三菱樹脂社 ダイヤホイルＭＲＡ５０ （シリコーン離型処理した厚み５０μｍのポリエチレンテレフタレートフィルム））に塗布した。１３０℃で２分間乾燥させることにより、平均厚み２０μｍの半導体裏面保護フィルムを作製した。
実施例２におけるシートの作製
ハンドローラーを用いてダイシングフィルム（日東電工社製 Ｖ−８−ＡＲ）に半導体裏面保護フィルムをはりあわせることにより、実施例２のシートを得た。実施例２のシートは、ダイシングフィルムと、ダイシングフィルムの粘着剤層上に位置する半導体裏面保護フィルムとを有する。
比較例１における半導体裏面保護フィルムの作製
アクリル酸エステル共重合体（ナガセケムテックス社製 ＳＧ−７０Ｌ)の固形分―溶剤を除く固形分―１００重量部に対して、エポキシ樹脂（大日本インキ社製 ＨＰ―４７００）１０重量部と、フェノール樹脂（明和化成社製 ＭＥＨ７８５１−Ｈ）１０重量部と、球状シリカ（アドマテックス社製 ＳＯ−２５Ｒ 平均粒径０．５μｍ）７０重量部と、染料(オリエント化学工業社製 ＯＩＬ ＢＬＡＣＫ ＢＳ)１０重量部と、触媒（四国化成社製 ２ＰＨＺ）１０重量部とをメチルエチルケトンに溶解して、固形分濃度２３．６重量％の樹脂組成物の溶液を調製した。樹脂組成物の溶液をはく離ライナー（三菱樹脂社 ダイヤホイルＭＲＡ５０ （シリコーン離型処理した厚み５０μｍのポリエチレンテレフタレートフィルム））に塗布した。１３０℃で２分間乾燥させることにより、平均厚み２０μｍの半導体裏面保護フィルムを作製した。
比較例１におけるシートの作製
ハンドローラーを用いてダイシングフィルム（日東電工社製 Ｖ−８−ＡＲ）に半導体裏面保護フィルムをはりあわせることにより、比較例１のシートを得た。比較例１のシートは、ダイシングフィルムと、ダイシングフィルムの粘着剤層上に位置する半導体裏面保護フィルムとを有する。
シリコンチップの準備
東京化工社製のベアウエハを厚み０．７ｍｍになるように研削した。研削ホイールは、Ｚ１としてＧＦ０１−ＳＤ３２０−ＢＴ１００−５０、Ｚ２としてＢＧＴ−２７０ ＩＦ−０１−９−４／６−Ｂ−Ｋ０９を用いた。表面ドライポリッシュのためにホイールＤＰＷ-０１８ ＤＰ-Ｆ０５ ４５０ｘ１１Ｔｘ６０を用いた。研削後、ダイシングし、３ｍｍ×３ｍｍ×厚み０．７ｍｍのシリコンチップＡと、９．５ｍｍ×９．５ｍｍ×厚み０．７ｍｍのシリコンチップＢを得た。
２５℃せん断接着力
７０℃のシリコンチップＡ（３ｍｍ×３ｍｍ×厚み０．７ｍｍ）に裏面保護フィルムをはりあわせ、裏面保護フィルムのはみ出しを切断し除いた。これにより、切断後裏面保護フィルムと、切断後裏面保護フィルムの第１面に接するシリコンチップＡとから構成された構造を得た。切断後裏面保護フィルムの第２面に７０℃のシリコンチップＢ（９．５ｍｍ×９．５ｍｍ×厚み０．７ｍｍ）をつけ、１２０℃２時間加熱した。これにより、シリコンチップＡと、シリコンチップＢと、シリコンチップＡおよびシリコンチップＢの間に位置する硬化後裏面保護フィルムとから構成された物体を得た。Ｄａｇｅ社製シリーズ４０００を用い、せん断速度５００μｍ／ｓｅｃ、２５℃で、シリコンチップＡの側面に荷重をかけ、シリコンチップＡと硬化後裏面保護フィルムとのせん断はく離に要した荷重を測定した。結果を表１に示す。
１００℃せん断接着力
Ｄａｇｅ社製シリーズ４０００のステージ温度を１００℃に設定し、ステージで物体―シリコンチップＡと、シリコンチップＢと、シリコンチップＡおよびシリコンチップＢの間に位置する硬化後裏面保護フィルムとから構成された物体―を１分間加熱したということ以外は、２５℃せん断接着力と同じ方法で１００℃せん断接着力を測定した。結果を表１に示す。
チッピング
シートの半導体裏面保護フィルムにウエハ（裏面研磨処理された、直径８インチ厚み０．２ｍｍのシリコンミラーウエハ）をロールで７０℃で圧着した。シートに固定されたウエハをダイシングすることにより、ボンディング前チップを形成した。ボンディング前チップは、シリコンチップと、シリコンチップに固定されたダイシング後半導体裏面保護フィルムとを有する。図７に示すように、切込深さＺ１―シリコンチップ表面からの深さ―が４５μｍとなるように調整した。切込深さＺ２がダイシングテープの粘着剤層厚みの１／２までとなるように、切込深さＺ２を調整した。
ダイシング条件
ダイシング装置：商品名「ＤＦＤ−６３６１」ディスコ社製
ダイシングリング：「２−８−１」（ディスコ社製）
ダイシング速度：３０ｍｍ／ｓｅｃ
ダイシングブレード：
Ｚ１；ディスコ社製「２０３Ｏ−ＳＥ ２７ＨＣＤＤ」
Ｚ２；ディスコ社製「２０３Ｏ−ＳＥ ２７ＨＣＢＢ」
ダイシングブレード回転数：
Ｚ１；４０，０００ｒ／ｍｉｎ
Ｚ２；４５，０００ｒ／ｍｉｎ
カット方式：ステップカット
チップサイズ：２．０ｍｍ角
ボンディング前チップをダイシングフィルムから剥離した。マイクロスコープ（Ｋｅｙｅｎｃｅ社製 ＶＨＸ５００)でシリコンチップの切断面―４つの切断面のうち最後に切断された面―を観察し、マイクロスコープでヒビの深さを測定した。図８に示すように、ヒビの深さは、半導体裏面保護フィルムとシリコンチップとの界面からの深さである。シリコンチップの厚み１００％に対してヒビの深さが１０％未満であるときは◎と判定した。ヒビの深さが３０％未満であるときは○と判定した。ヒビの深さが３０％以上であるときは×と判定した。結果を表１に示す。
１ テープ
１１ 半導体裏面保護フィルム
１２ ダイシングフィルム
１２１ 基材層
１２２ 粘着剤層
１２２Ａ 第１部分
１２２Ｂ 第２部分
１３ はく離ライナー
７１ シート
４ 半導体ウエハ
５ ボンディング前チップ
６ 被着体
８ 吸着台
４１ 半導体チップ
５１ バンプ
６１ 導電材
１１１ ダイシング後半導体裏面保護フィルム

Claims (4)

  1. 基材層および前記基材層上に位置する粘着剤層を含むダイシングフィルムと、
    前記粘着剤層上に位置する半導体裏面保護フィルムとを含み、
    前記半導体裏面保護フィルムは、１．７ｋｇｆ／ｍｍ２以上のシリコンチップに対する２５℃せん断接着力を有する、
    シート。
  2. 前記半導体裏面保護フィルムが、熱可塑性樹脂および熱硬化性樹脂を含み、
    前記熱可塑性樹脂の前記熱硬化性樹脂に対する比の値が１以下である、請求項１に記載のシート。
  3. はく離ライナーと、
    前記はく離ライナー上に位置する、請求項１または２に記載のシートと
    を含む、テープ。
  4. 請求項１または２に記載のシートの前記半導体裏面保護フィルムと半導体ウエハとをはりあわせる工程と、
    前記半導体裏面保護フィルムを硬化させる工程と、
    硬化後の前記半導体裏面保護フィルム上に位置する前記半導体ウエハをダイシングする工程と
    を含む半導体装置の製造方法。

JP2016094499A 2016-05-10 2016-05-10 シート、テープおよび半導体装置の製造方法 Active JP6579996B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016094499A JP6579996B2 (ja) 2016-05-10 2016-05-10 シート、テープおよび半導体装置の製造方法
KR1020170056753A KR102444114B1 (ko) 2016-05-10 2017-05-04 시트, 테이프, 및 반도체 장치의 제조 방법
TW106114994A TWI713739B (zh) 2016-05-10 2017-05-05 薄片、膠帶及半導體裝置的製造方法
US15/588,996 US20170330785A1 (en) 2016-05-10 2017-05-08 Sheet, tape, and method for manufacturing semiconductor device
CN201710325250.6A CN107393857B (zh) 2016-05-10 2017-05-10 片材、胶带及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016094499A JP6579996B2 (ja) 2016-05-10 2016-05-10 シート、テープおよび半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017204526A JP2017204526A (ja) 2017-11-16
JP6579996B2 true JP6579996B2 (ja) 2019-09-25

Family

ID=60295348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016094499A Active JP6579996B2 (ja) 2016-05-10 2016-05-10 シート、テープおよび半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20170330785A1 (ja)
JP (1) JP6579996B2 (ja)
KR (1) KR102444114B1 (ja)
CN (1) CN107393857B (ja)
TW (1) TWI713739B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020158766A1 (ja) * 2019-01-31 2021-12-02 リンテック株式会社 エキスパンド方法及び半導体装置の製造方法
DE102020110896A1 (de) 2020-04-22 2021-10-28 Infineon Technologies Ag Elektronische Komponente mit einem Halbleiterchip, der einen niederohmigen Teil mit einem aktiven Bereich und einen hochohmigen Teil auf einer dielektrischen Schicht aufweist

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347358A (ja) * 2002-05-28 2003-12-05 Sumitomo Bakelite Co Ltd 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法
CN1860253B (zh) * 2003-09-29 2010-06-16 东丽株式会社 钛或钛合金、粘结用树脂组合物、预浸渍片材和复合材料
JP5157255B2 (ja) * 2006-09-05 2013-03-06 日立化成株式会社 感光性接着剤組成物、及びそれを用いた接着フィルム、接着シート、接着剤パターン、並びに半導体装置
KR101485612B1 (ko) * 2008-04-25 2015-01-22 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 웨이퍼용 보호 필름
JP4927187B2 (ja) * 2010-02-19 2012-05-09 日東電工株式会社 ダイシング・ダイボンドフィルム
KR20130143015A (ko) * 2010-08-20 2013-12-30 쓰리엠 이노베이티브 프로퍼티즈 컴파니 저온 경화성 에폭시 테이프 및 그의 제조 방법
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP6144868B2 (ja) * 2010-11-18 2017-06-07 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、及び、フリップチップ型半導体裏面用フィルムの製造方法
JP5828706B2 (ja) * 2011-08-03 2015-12-09 日東電工株式会社 ダイシング・ダイボンドフィルム
WO2014092200A1 (ja) 2012-12-14 2014-06-19 リンテック株式会社 保護膜形成用フィルム
JP6405556B2 (ja) * 2013-07-31 2018-10-17 リンテック株式会社 保護膜形成フィルム、保護膜形成用シートおよび検査方法
JP6272729B2 (ja) * 2014-05-16 2018-01-31 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
JP2015222896A (ja) 2014-05-23 2015-12-10 大日本印刷株式会社 色調整装置及び色調整方法

Also Published As

Publication number Publication date
JP2017204526A (ja) 2017-11-16
CN107393857A (zh) 2017-11-24
KR20170126796A (ko) 2017-11-20
TWI713739B (zh) 2020-12-21
TW201806013A (zh) 2018-02-16
KR102444114B1 (ko) 2022-09-19
US20170330785A1 (en) 2017-11-16
CN107393857B (zh) 2023-05-09

Similar Documents

Publication Publication Date Title
JP4872587B2 (ja) 封止フィルム、及びこれを用いた半導体装置
WO2009099191A1 (ja) 半導体用フィルム、半導体装置の製造方法および半導体装置
WO2015162808A1 (ja) 保護テープ、及びこれを用いた半導体装置の製造方法
US20040012098A1 (en) Conductor bodies attached adhesive sheet, process for producing semiconductor device and semiconductor device
JP6812213B2 (ja) シート、テープおよび半導体装置の製造方法
JPWO2006118033A1 (ja) シート状アンダーフィル材および半導体装置の製造方法
JP2006261529A (ja) フリップチップ実装用アンダーフィルテープおよび半導体装置の製造方法
JP2010010368A (ja) 半導体装置および半導体装置の製造方法
TWI408205B (zh) 覆晶型半導體背面用膜、半導體背面用剝離膜之製造方法及覆晶型半導體裝置
JP2017088782A (ja) 積層体および合同体・組み合わせの回収方法・半導体装置の製造方法
JP2011140617A (ja) アンダーフィル形成用接着剤組成物、アンダーフィル形成用接着剤シート及び半導体装置の製造方法
KR102559864B1 (ko) 적층체 및 합동체·반도체 장치의 제조 방법
JP2011159694A (ja) 半導体装置の製造方法、それにより得られる半導体装置及びそれに用いるダイシングフィルム一体型チップ保護フィルム
JP2014237811A (ja) 接着フィルム、接着シート、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、ダイシングシート兼バックグラインドテープ一体型接着フィルム及び半導体装置
JP6579996B2 (ja) シート、テープおよび半導体装置の製造方法
JP2016027174A (ja) 樹脂組成物
TWI425066B (zh) Preparation method of adhesive composition, circuit board for connecting circuit member, and manufacturing method of semiconductor device
KR102430188B1 (ko) 시트, 테이프 및 반도체 장치의 제조 방법
JP2016210837A (ja) 裏面保護フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法
WO2017104670A1 (ja) 熱硬化性接着シート、及び半導体装置の製造方法
JP2018098228A (ja) 保護テープ、及びこれを用いた半導体装置の製造方法
JP2018160566A (ja) ギャングボンディングプロセス用アンダーフィル絶縁フィルム
WO2022209875A1 (ja) 半導体用接着剤、半導体用接着剤シート、及び半導体装置の製造方法
WO2020110619A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190827

R150 Certificate of patent or registration of utility model

Ref document number: 6579996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250