KR102559864B1 - 적층체 및 합동체·반도체 장치의 제조 방법 - Google Patents

적층체 및 합동체·반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102559864B1
KR102559864B1 KR1020160148541A KR20160148541A KR102559864B1 KR 102559864 B1 KR102559864 B1 KR 102559864B1 KR 1020160148541 A KR1020160148541 A KR 1020160148541A KR 20160148541 A KR20160148541 A KR 20160148541A KR 102559864 B1 KR102559864 B1 KR 102559864B1
Authority
KR
South Korea
Prior art keywords
protective film
semiconductor
back surface
surface protective
semiconductor back
Prior art date
Application number
KR1020160148541A
Other languages
English (en)
Other versions
KR20170056445A (ko
Inventor
류이치 기무라
나오히데 다카모토
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20170056445A publication Critical patent/KR20170056445A/ko
Application granted granted Critical
Publication of KR102559864B1 publication Critical patent/KR102559864B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B32B27/20—Layered products comprising a layer of synthetic resin characterised by the use of special additives using fillers, pigments, thixotroping agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/308—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising acrylic (co)polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/36—Layered products comprising a layer of synthetic resin comprising polyesters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/42—Layered products comprising a layer of synthetic resin comprising condensation resins of aldehydes, e.g. with phenols, ureas or melamines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/02—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions
    • B32B3/04—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions characterised by at least one layer folded at the edge, e.g. over another layer ; characterised by at least one layer enveloping or enclosing a material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B33/00—Layered products characterised by particular properties or particular surface features, e.g. particular surface coatings; Layered products designed for particular purposes not covered by another single class
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/10—Interconnection of layers at least one layer having inter-reactive properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J7/00—Chemical treatment or coating of shaped articles made of macromolecular substances
    • C08J7/04—Coating
    • C08J7/0427—Coating with only one layer of a composition containing a polymer binder
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D161/00—Coating compositions based on condensation polymers of aldehydes or ketones; Coating compositions based on derivatives of such polymers
    • C09D161/04—Condensation polymers of aldehydes or ketones with phenols only
    • C09D161/06—Condensation polymers of aldehydes or ketones with phenols only of aldehydes with phenols
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/40—Additives
    • C09D7/70—Additives characterised by shape, e.g. fibres, flakes or microspheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/44—Number of layers variable across the laminate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/26—Polymeric coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2264/00—Composition or properties of particles which form a particulate layer or are present as additives
    • B32B2264/10—Inorganic particles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/54—Yield strength; Tensile strength
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/748—Releasability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2398/00—Unspecified macromolecular compounds
    • B32B2398/10—Thermosetting resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2398/00—Unspecified macromolecular compounds
    • B32B2398/20—Thermoplastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2367/00—Characterised by the use of polyesters obtained by reactions forming a carboxylic ester link in the main chain; Derivatives of such polymers
    • C08J2367/02—Polyesters derived from dicarboxylic acids and dihydroxy compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2461/00—Characterised by the use of condensation polymers of aldehydes or ketones; Derivatives of such polymers
    • C08J2461/04—Condensation polymers of aldehydes or ketones with phenols only
    • C08J2461/06—Condensation polymers of aldehydes or ketones with phenols only of aldehydes with phenols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2203/00—Applications
    • C08L2203/16—Applications used for films
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2205/00—Polymer mixtures characterised by other features
    • C08L2205/02—Polymer mixtures characterised by other features containing two or more polymers of the same C08L -group
    • C08L2205/025—Polymer mixtures characterised by other features containing two or more polymers of the same C08L -group containing two or more polymers of the same hierarchy C08L, and differing only in parameters such as density, comonomer content, molecular weight, structure
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2205/00—Polymer mixtures characterised by other features
    • C08L2205/03—Polymer mixtures characterised by other features containing three or more polymers in a blend
    • C08L2205/035—Polymer mixtures characterised by other features containing three or more polymers in a blend containing four or more polymers in a blend
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05613—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05616—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0635—Acrylic polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/066—Phenolic resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laminated Bodies (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

다이싱 시에 칩 측면에 발생하는 균열을 저감 가능한 적층체 등을 제공한다.
다이싱 시트와 반도체 이면 보호 필름을 포함하는 적층체에 관한 것이다. 다이싱 시트는, 기재층과, 기재층 상에 배치된 점착제층을 포함한다. 반도체 이면 보호 필름은 점착제층 상에 배치되어 있다. 경화 후에 있어서의 반도체 이면 보호 필름의 인장 저장 탄성률은 23℃ 내지 80℃의 전 범위에서 1㎬ 이상이다.

Description

적층체 및 합동체·반도체 장치의 제조 방법 {LAMINATE AND ASSEMBLY/METHOD FOR PRODUCING SEMICONDUCTOR DEVICE}
본 발명은 적층체와, 합동체와, 반도체 장치의 제조 방법에 관한 것이다.
반도체 이면 보호 필름은, 반도체 웨이퍼의 휨을 억제하는 역할이나 이면을 보호하는 역할 등을 담당한다.
반도체 이면 보호 필름과 다이싱 시트를 일체적으로 취급하는 방법이 알려져 있다. 예를 들어, 다이싱 시트에 고정된 반도체 이면 보호 필름에 반도체 웨이퍼를 고정하고, 다이싱에 의하여 칩과 다이싱 후 반도체 이면 보호 필름을 포함하는 조합을 형성하여, 다이싱 시트로부터 조합을 박리하는 방법이다.
일본 특허 공개 제2010-199541호 공보
상술한 방법에 있어서, 블레이드 다이싱 시의 충격이나 마찰에 의하여 칩 측면에 균열이 생기는 일이 있다. 칩 측면의 균열-사이드 월 칩핑-은 저감시킬 필요가 있다. 균열은 외관을 나쁘게 하고, 신뢰성을 저하시킬 우려가 있기 때문이다.
본 발명은, 다이싱 시에 칩 측면에 발생하는 균열을 저감 가능한 적층체를 제공하는 것을 목적의 하나로 한다. 본 발명은, 다이싱 시에 칩 측면에 발생하는 균열을 저감 가능한 합동체를 제공하는 것을 목적의 하나로 한다. 본 발명은, 다이싱 시에 칩 측면에 발생하는 균열을 저감 가능한 반도체 장치의 제조 방법을 제공하는 것을 목적의 하나로 한다.
본 발명은, 다이싱 시트와 반도체 이면 보호 필름을 포함하는 적층체에 관한 것이다. 다이싱 시트는, 기재층과, 기재층 상에 배치된 점착제층을 포함한다. 반도체 이면 보호 필름은 점착제층 상에 배치되어 있다. 경화 후에 있어서의 반도체 이면 보호 필름의 인장 저장 탄성률은 23℃ 내지 80℃의 전 범위에서 1㎬ 이상이다. 1㎬ 이상이므로, 다이싱 시에 칩 측면에 발생하는 균열을 저감시킬 수 있다.
본 발명은 또한, 박리 라이너와, 박리 라이너 상에 배치된 적층체를 포함하는 합동체에 관한 것이다.
본 발명은 또한, 적층체의 반도체 이면 보호 필름에 반도체 웨이퍼를 고정하는 공정 (A)와, 공정 (A) 후에 반도체 이면 보호 필름을 경화시키는 공정 (B)와, 공정 (B) 후에, 반도체 이면 보호 필름에 고정된 반도체 웨이퍼를 다이싱함으로써 조합을 형성하는 공정 (C)와, 다이싱 시트로부터 조합을 박리하는 공정 (D)를 포함하는 반도체 장치의 제조 방법에 관한 것이다. 조합은, 반도체 칩과, 반도체 칩에 고정된 다이싱 후 반도체 이면 보호 필름을 포함한다. 본 발명의 반도체 장치의 제조 방법은, 다이싱 시에 칩 측면에 발생하는 균열을 저감시킬 수 있다. 경화 후에 있어서의 반도체 이면 보호 필름의 인장 저장 탄성률이 23℃ 내지 80℃의 전 범위에서 1㎬ 이상이고, 공정 (B)-반도체 이면 보호 필름을 경화시키는 공정-후에 반도체 웨이퍼를 다이싱하기 때문이다.
본 발명에 따르면, 다이싱 시에 칩 측면에 발생하는 균열을 저감 가능한 적층체 등을 제공한다.
도 1은 합동체의 개략 평면도이다.
도 2는 합동체의 일부의 개략 단면도이다.
도 3은 반도체 장치의 제조 공정의 개략 단면도이다.
도 4는 반도체 장치의 제조 공정의 개략 단면도이다.
도 5는 반도체 장치의 제조 공정의 개략 단면도이다.
도 6은 변형예 1에 있어서의 적층체의 개략 단면도이다.
도 7은 적층체와, 적층체에 고정된 웨이퍼의 개략 단면도이며, 다이싱 블레이드의 절입 깊이를 나타낸 것이다.
도 8은 실시예에 있어서의 조합-실리콘 칩과 다이싱 후 반도체 이면 보호 필름을 포함함-의 측면도이며, 균열의 깊이를 나타낸 것이다.
이하에 실시 형태를 예로 들어, 본 발명을 상세히 설명하지만, 본 발명은 이들 실시 형태에만 한정되는 것은 아니다.
[실시 형태 1]
(합동체 1)
도 1 및 도 2에 도시한 바와 같이, 합동체(1)는, 박리 라이너(13)와, 박리 라이너(13) 상에 배치된 적층체(71a, 71b, 71c, ……, 71m)(이하, 「적층체(71)」라 총칭함)를 포함한다. 적층체(71a)와 적층체(71b) 간의 거리, 적층체(71b)와 적층체(71c) 간의 거리, …… 적층체(71l)와 적층체(71m) 간의 거리는 일정하다. 합동체(1)는 롤형을 이룰 수 있다.
적층체(71)는, 다이싱 시트(12)와 다이싱 시트(12) 상에 배치된 반도체 이면 보호 필름(11)을 포함한다.
다이싱 시트(12)는, 기재층(121)과, 기재층(121) 상에 배치된 점착제층(122)을 포함한다. 점착제층(122)은 제1 부분(122A)을 포함한다. 제1 부분(122A)은 경화되어 있다. 제1 부분(122A)은 반도체 이면 보호 필름(11)과 접해 있다. 제1 부분(122A)의 주변에 배치된 제2 부분(122B)을 점착제층(122)은 더 포함한다. 제2 부분(122B)은 에너지선에 의하여 경화되는 성질을 갖는다. 에너지선으로서 자외선 등을 들 수 있다. 제2 부분(122B)은 반도체 이면 보호 필름(11)과 접해 있지 않다.
(반도체 이면 보호 필름(11))
제1 주면과, 제1 주면에 대향한 제2 주면으로 반도체 이면 보호 필름(11)의 양면은 정의할 수 있다. 제1 주면은 점착제층(122)과 접해 있다. 제2 주면은, 박리 라이너(13)와 접해 있다.
반도체 이면 보호 필름(11)은 미경화 상태이다. 미경화 상태는 반경화 상태를 포함한다. 반경화 상태가 바람직하다.
경화 후에 있어서의 반도체 이면 보호 필름(11)의 인장 저장 탄성률이 23℃ 내지 80℃의 전 범위에서 1㎬ 이상이다. 1㎬ 이상이므로, 다이싱 시에 칩 측면에 발생하는 균열을 저감시킬 수 있다. 바람직하게는 2㎬ 이상이다. 경화 후에 있어서의 반도체 이면 보호 필름(11)의 인장 저장 탄성률은, 아크릴 수지의 함유량, 열경화성 수지의 함유량 등에 의하여 조정할 수 있다. 또한, 반도체 이면 보호 필름(11)은, 120℃, 2시간의 가열로 경화시킬 수 있다. 경화 후에 있어서의 반도체 이면 보호 필름(11)의 인장 저장 탄성률은 실시예에 기재된 방법으로 측정한다.
경화 후에 있어서의 반도체 이면 보호 필름(11)의 23℃ 인장 저장 탄성률은, 바람직하게는 2㎬ 이상, 보다 바람직하게는 2.5㎬ 이상이다. 경화 후에 있어서의 반도체 이면 보호 필름(11)의 23℃ 인장 저장 탄성률의 상한은, 예를 들어, 50㎬, 10㎬, 7㎬, 5㎬이다. 한편, 경화 후에 있어서의 반도체 이면 보호 필름(11)의 80℃ 인장 저장 탄성률의 상한은, 예를 들어, 50㎬, 10㎬, 7㎬, 5㎬이다.
경화 후에 있어서의 반도체 이면 보호 필름(11)의 80℃ 인장 저장 탄성률의, 경화 후에 있어서의 반도체 이면 보호 필름(11)의 23℃ 인장 저장 탄성률에 대한 비(80℃ 인장 저장 탄성률/23℃ 인장 저장 탄성률)가, 바람직하게는 0.3 이상, 보다 바람직하게는 0.4 이상이다. 0.3 미만이면, 온도에 대한 탄성률 변화가 크기 때문에 칩 측면의 균열이 발생하기 쉽다. 비(80℃ 인장 저장 탄성률/23℃ 인장 저장 탄성률)는, 바람직하게는 1.0 이하, 보다 바람직하게는 0.9 이하, 더욱 바람직하게는 0.8 이하이다.
반도체 이면 보호 필름(11)은 유색이다. 유색이면, 다이싱 시트(12)와 반도체 이면 보호 필름(11)을 간단히 구별할 수 있는 경우가 있다. 반도체 이면 보호 필름(11)은, 예를 들어, 흑색, 청색, 적색 등의 농색인 것이 바람직하다. 흑색이 특히 바람직하다. 레이저 마크를 시인하기 쉽기 때문이다.
농색이란, 기본적으로는, L*a*b* 표색계에서 규정되는 L*가, 60 이하(0 내지 60)[바람직하게는 50 이하(0 내지 50), 더욱 바람직하게는 40 이하(0 내지 40)]로 되는 진한 색을 의미하고 있다.
또한, 흑색이란, 기본적으로는, L*a*b* 표색계에서 규정되는 L*가, 35 이하(0 내지 35)[바람직하게는 30 이하(0 내지 30), 더욱 바람직하게는 25 이하(0 내지 25)]로 되는 흑색계 색을 의미하고 있다. 또한, 흑색에 있어서, L*a*b* 표색계에서 규정되는 a*나 b*는, 각각, L*의 값에 따라 적절히 선택할 수 있다. a*나 b*로서는, 예를 들어, 양쪽 모두, -10 내지 10인 것이 바람직하고, 보다 바람직하게는 -5 내지 5이며, 특히 -3 내지 3의 범위(특히 0 또는 거의 0)인 것이 적합하다.
또한, L*a*b* 표색계에서 규정되는 L*, a*, b*는, 색채 색차계(상품명 「CR-200」미놀타사 제조; 색채 색차계)를 사용하여 측정함으로써 구해진다. 또한, L*a*b* 표색계는, 국제조명위원회(CIE)가 1976년에 권장한 색 공간이며, CIE1976(L*a*b*) 표색계라 칭해지는 색 공간을 의미하고 있다. 또한, L*a*b* 표색계는, 일본 공업 규격에서는, JIS Z 8729에 규정되어 있다.
85℃ 및 85% RH의 분위기 하에서 168시간 방치했을 때의, 반도체 이면 보호 필름(11)의 흡습률은, 바람직하게는 1중량% 이하, 보다 바람직하게는 0.8중량% 이하이다. 1중량% 이하임으로써, 레이저 마킹성을 향상시킬 수 있다. 흡습률은, 무기 충전제의 함유량 등에 의하여 조절할 수 있다. 반도체 이면 보호 필름(11)에 있어서의 흡습률의 측정 방법은, 이하와 같다. 즉, 85℃, 85% RH의 항온 항습조에 반도체 이면 보호 필름(11)을 168시간 방치하고, 방치 전후의 중량 감소율로부터, 흡습률을 구한다.
반도체 이면 보호 필름(11)을 경화시킴으로써 얻어지는 경화물을, 85℃ 및 85% RH의 분위기 하에서 168시간 방치했을 때의 흡습률은, 바람직하게는 1중량% 이하, 보다 바람직하게는 0.8중량% 이하이다. 1중량% 이하임으로써, 레이저 마킹성을 향상시킬 수 있다. 흡습률은, 무기 충전제의 함유량 등에 의하여 조절할 수 있다. 경화물에 있어서의 흡습률의 측정 방법은, 이하와 같다. 즉, 85℃, 85% RH의 항온 항습조에 경화물을 168시간 방치하고, 방치 전후의 중량 감소율로부터, 흡습률을 구한다.
반도체 이면 보호 필름(11)에 있어서의 휘발분의 비율은 적을수록 바람직하다. 구체적으로는, 가열 처리 후의 반도체 이면 보호 필름(11)의 중량 감소율(중량 감소량의 비율)이 1중량% 이하가 바람직하고, 0.8중량% 이하가 보다 바람직하다. 가열 처리의 조건은, 예를 들어, 250℃에서 1시간이다. 1중량% 이하이면, 레이저 마킹성이 좋다. 리플로 공정에서의 크랙의 발생을 억제할 수 있다. 중량 감소율은, 열경화 후의 반도체 이면 보호 필름(11)을 250℃, 1시간으로 가열했을 때의 값을 의미한다.
반도체 이면 보호 필름(11)의 미경화 상태에 있어서의 23℃에서의 인장 저장 탄성률은, 바람직하게는 1㎬ 이상이다. 1㎬ 이상이면, 반도체 이면 보호 필름(11)이 캐리어 테이프에 부착되는 것을 방지할 수 있다. 23℃에서의 인장 저장 탄성률의 상한은, 예를 들어, 50㎬이다. 23℃에서의 인장 저장 탄성률은, 수지 성분의 종류나 그 함유량, 충전재의 종류나 그 함유량 등에 의하여 조절할 수 있다. 레오메트릭사 제조의 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 사용하여, 인장 모드에서, 샘플 폭: 10㎜, 샘플 길이: 22.5㎜, 샘플 두께: 0.2㎜이고, 주파수: 1㎐, 승온 속도: 10℃/분, 질소 분위기 하, 소정의 온도(23℃)에서, 인장 저장 탄성률은 측정한다.
반도체 이면 보호 필름(11)에 있어서의 가시광(파장: 380㎚ 내지 750㎚)의 광선 투과율(가시광 투과율)은, 특별히 제한되지 않지만, 예를 들어, 20% 이하(0% 내지 20%)의 범위인 것이 바람직하고, 보다 바람직하게는 10% 이하(0% 내지 10%), 특히 바람직하게는 5% 이하(0% 내지 5%)이다. 반도체 이면 보호 필름(11)은, 가시광 투과율이 20%보다 크면, 광선 통과에 의하여, 반도체 칩에 악영향을 미칠 우려가 있다. 또한, 가시광 투과율(%)은, 반도체 이면 보호 필름(11)의 수지 성분의 종류나 그 함유량, 착색제(안료나 염료 등)의 종류나 그 함유량, 무기 충전재의 함유량 등에 의하여 조절할 수 있다.
반도체 이면 보호 필름(11)의 가시광 투과율(%)은, 다음과 같이 하여 측정할 수 있다. 즉, 두께(평균 두께) 20㎛의 반도체 이면 보호 필름(11) 단체를 제작한다. 다음으로, 반도체 이면 보호 필름(11)에 대하여 파장: 380㎚ 내지 750㎚의 가시광선[장치: 시마즈 세이사쿠쇼 제조의 가시광 발생 장치(상품명 「ABSORPTION SPECTRO PHOTOMETER」)]를 소정의 강도로 조사하고, 투과한 가시광선의 강도를 측정한다. 또한, 가시광선이 반도체 이면 보호 필름(11)을 투과하기 전후의 강도 변화로부터, 가시광 투과율의 값을 구할 수 있다.
반도체 이면 보호 필름(11)은, 바람직하게는 착색제를 포함한다. 착색제는, 예를 들어, 염료, 안료이다. 그 중에서도 염료가 바람직하고, 흑색 염료가 보다 바람직하다.
반도체 이면 보호 필름(11)에 있어서의 착색제의 함유량은, 바람직하게는 0.5중량% 이상, 보다 바람직하게는 1중량% 이상, 더욱 바람직하게는 2중량% 이상이다. 반도체 이면 보호 필름(11)에 있어서의 착색제의 함유량은, 바람직하게는 10중량% 이하, 보다 바람직하게는 8중량% 이하, 더욱 바람직하게는 5중량% 이하이다.
반도체 이면 보호 필름(11)은 수지 성분을 포함한다. 예를 들어, 열가소성 수지, 열경화성 수지 등이다.
열가소성 수지로서는, 예를 들어, 천연 고무, 부틸고무, 이소프렌고무, 클로로프렌고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET(폴리에틸렌테레프탈레이트)나 PBT(폴리부틸렌테레프탈레이트) 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 또는 불소 수지 등을 들 수 있다. 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 그 중에서도, 아크릴 수지가 적합하다.
반도체 이면 보호 필름(11)에 있어서, 수지 성분 100중량% 중에 있어서의 아크릴 수지의 함유량은, 바람직하게는 0.1중량% 이상, 보다 바람직하게는 1중량% 이상, 더욱 바람직하게는 5중량% 이상이다. 수지 성분 100중량% 중에 있어서의 아크릴 수지의 함유량은, 바람직하게는 30중량% 이하, 보다 바람직하게는 25중량% 이하이다. 30중량% 이하이면, 다이싱 후 반도체 이면 보호 필름끼리가 밀착되는 것을 방지할 수 있다. 할단성도 좋다.
열경화성 수지로서는, 에폭시 수지, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 폴리우레탄 수지, 실리콘 수지, 열경화성 폴리이미드 수지 등을 들 수 있다. 열경화성 수지는, 단독으로 또는 2종 이상 병용하여 사용할 수 있다. 열경화성 수지로서는, 특히 반도체 칩을 부식시키는 이온성 불순물 등 함유가 적은에폭시 수지가 적합하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지를 적절히 사용할 수 있다.
에폭시 수지로서는, 특별히 한정은 없으며, 예를 들어, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화비스페놀 A형 에폭시 수지, 수소 첨가 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 비페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀노볼락형 에폭시 수지, 오르토크레졸노볼락형 에폭시 수지, 트리스히드록시페닐메탄형 에폭시 수지, 테트라페닐올에탄형 에폭시 수지 등의 2관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형 에폭시 수지, 트리스글리시딜이소시아누레이트형 에폭시 수지 혹은 글리시딜 아민형 에폭시 수지 등의 에폭시 수지를 사용할 수 있다.
또한, 페놀 수지는, 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어, 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 페놀 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어, 에폭시 수지 중의 에폭시기 1당량당 페놀 수지 중의 수산기가 0.5당량 내지 2.0당량으로 되도록 배합하는 것이 적합하다. 보다 적합한 것은, 0.8당량 내지 1.2당량이다.
수지 성분 100중량% 중에 있어서의 에폭시 수지와 페놀 수지의 합계 함유량은, 바람직하게는 70중량% 이상, 보다 바람직하게는 75중량% 이상이다. 수지 성분 100중량% 중에 있어서의 에폭시 수지와 페놀 수지의 합계 함유량은, 바람직하게는 99.9중량% 이하, 보다 바람직하게는 99중량% 이하, 더욱 바람직하게는 95중량% 이하이다.
반도체 이면 보호 필름(11)은, 열경화 촉진 촉매를 포함할 수 있다. 예를 들어, 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등이다.
반도체 이면 보호 필름(11)을 미리 어느 정도 가교시켜 두기 위하여, 제작 시에, 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가시켜 두는 것이 바람직하다. 이것에 의하여, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
반도체 이면 보호 필름(11)은 충전제를 포함할 수 있다. 무기 충전제가 적합하다. 무기 충전제는, 예를 들어, 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 알루미나, 산화베릴륨, 탄화규소, 질화규소, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등이다. 충전제는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 그 중에서도, 실리카가 바람직하고, 용융 실리카가 특히 바람직하다. 무기 충전제의 평균 입경은 0.1㎛ 내지 80㎛의 범위 내인 것이 바람직하다. 무기 충전제의 평균 입경은, 예를 들어, 레이저 회절형 입도 분포 측정 장치에 의하여 측정할 수 있다.
반도체 이면 보호 필름(11)에 있어서의 충전제의 함유량은, 바람직하게는 10중량% 이상, 보다 바람직하게는 20중량% 이상, 더욱 바람직하게는 30중량% 이상이다. 반도체 이면 보호 필름(11)에 있어서의 충전제의 함유량은, 바람직하게는 70중량% 이하, 보다 바람직하게는 60중량% 이하, 더욱 바람직하게는 50중량% 이하이다.
반도체 이면 보호 필름(11)은, 다른 첨가제를 적절히 포함할 수 있다. 다른 첨가제로서는, 예를 들어, 난연제, 실란 커플링제, 이온 트랩제, 증량제, 노화 방지제, 산화 방지제, 계면 활성제 등을 들 수 있다.
반도체 이면 보호 필름(11)의 두께는, 바람직하게는 2㎛ 이상, 보다 바람직하게는 4㎛ 이상, 더욱 바람직하게는 6㎛ 이상, 특히 바람직하게는 10㎛ 이상이다. 반도체 이면 보호 필름(11)의 두께는, 바람직하게는 200㎛ 이하, 보다 바람직하게는 160㎛ 이하, 더욱 바람직하게는 100㎛ 이하, 특히 바람직하게는 80㎛ 이하이다.
(다이싱 시트(12))
다이싱 시트(12)는, 기재층(121)과, 기재층(121) 상에 배치된 점착제층(122)을 포함한다.
점착제층(122)의 두께는 바람직하게는 3㎛ 이상, 보다 바람직하게는 5㎛ 이상이다. 점착제층(122)의 두께는 바람직하게는 50㎛ 이하, 보다 바람직하게는 30㎛ 이하이다.
점착제층(122)은 점착제에 의하여 형성되어 있다. 점착제는, 예를 들어, 아크릴계 점착제, 고무계 점착제이다. 그 중에서도 아크릴계 점착제가 바람직하다. 아크릴계 점착제는, 예를 들어, (메트)아크릴산 알킬에스테르의 1종 또는 2종 이상을 단량체 성분으로서 사용한 아크릴계 중합체(단독 중합체 또는 공중합체)를 베이스 중합체로 하는 아크릴계 점착제이다.
기재(121)의 두께는 바람직하게는 50㎛ 내지 150㎛이다. 에너지선을 투과하는 성질을 기재(121)는 갖는 것이 바람직하다.
(박리 라이너(13))
박리 라이너(13)는, 예를 들어, 폴리에틸렌테레프탈레이트(PET) 필름이다.
(반도체 장치의 제조 방법)
도 3에 도시한 바와 같이, 적층체(71)의 반도체 이면 보호 필름(11)에 반도체 웨이퍼(4)를 고정한다. 구체적으로는, 압착 롤 등의 가압 수단을 사용하여 50℃ 내지 100℃에서 반도체 웨이퍼(4)에 적층체(71)을 압착한다. 회로면과, 회로면에 대향한 이면(비회로면, 비전극 형성면 등이라고도 칭해짐)으로 반도체 웨이퍼(4)의 양면은 정의할 수 있다. 반도체 웨이퍼(4)는, 예를 들어, 실리콘 웨이퍼이다.
반도체 이면 보호 필름(11)을 가열함으로써 반도체 이면 보호 필름(11)을 경화시킨다. 예를 들어, 다이싱 시트(12)에 히터를 접촉시켜, 다이싱 시트(12) 너머로 반도체 이면 보호 필름(11)을 가열한다.
도 4에 도시한 바와 같이, 다이싱 시트(12)를 흡착대(8)에 고정하고, 반도체 웨이퍼(4)를 절단하여, 조합(5)을 형성한다. 즉, 반도체 웨이퍼(4)를 다이싱함으로써 조합(5)을 형성한다. 조합(5)은, 반도체 칩(41)과, 반도체 칩(41)의 이면에 고정된 다이싱 후 반도체 이면 보호 필름(111)을 포함한다. 회로면과, 회로면에 대향한 이면으로 반도체 칩(41)의 양면은 정의할 수 있다. 조합(5)은, 다이싱 시트(12)에 고정되어 있다.
조합(5)을 니들로 밀어올려, 조합(5)을 다이싱 시트(12)로부터 박리한다.
도 5에 도시한 바와 같이, 플립 칩 본딩 방식(플립 칩 실장 방식)에 의하여 조합(5)을 피착체(6)에 고정한다. 구체적으로는, 반도체 칩(41)의 회로면이 피착체(6)와 대향하는 형태로, 조합(5)을 피착체(6)에 고정한다. 예를 들어, 반도체 칩(41)의 범프(51)를 피착체(6)의 도전재(땜납 등)(61)에 접촉시키고, 가압하면서 도전재(61)를 용융시킨다. 조합(5)과 피착체(6) 사이에는 공극이 있다. 공극의 높이는 일반적으로 30㎛ 내지 300㎛ 정도이다. 고정 후에는 공극 등의 세정을 행할 수 있다.
피착체(6)로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 기판을 사용할 수 있다. 이러한 기판의 재질로서는, 특별히 한정되는 것은 아니지만, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예를 들어 에폭시 기판, 비스말레이미드트리아진 기판, 폴리이미드 기판 등을 들 수 있다.
범프나 도전재의 재질로서는, 특별히 한정되지 않으며, 예를 들어, 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다. 또한, 도전재(61)의 용융 시의 온도는, 통상 260℃ 정도이다. 다이싱 후 반도체 이면 보호 필름(111)이 에폭시 수지를 포함하면, 이 온도에 견디는 것이 가능하다.
조합(5)과 피착체(6) 사이의 공극을 밀봉 수지로 밀봉한다. 통상, 175℃에서 60초 간 내지 90초 간의 가열을 행함으로써 밀봉 수지를 경화시킨다.
밀봉 수지로서는, 절연성을 갖는 수지(절연 수지)이면 특별히 제한되지 않는다. 밀봉 수지로서는, 탄성을 갖는 절연 수지가 보다 바람직하다. 밀봉 수지로서는, 예를 들어 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물에 의한 밀봉 수지로서는, 수지 성분으로서, 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)나, 열가소성 수지 등이 포함되어 있어도 된다. 또한, 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있다. 밀봉 수지의 형상은, 필름형, 태블릿형 등이다.
이상의 방법에 의하여 얻어진 반도체 장치(플립 칩 실장의 반도체 장치)는, 피착체(6), 및 피착체(6)에 고정된 조합(5)을 포함한다.
반도체 장치의 다이싱 후 반도체 이면 보호 필름(111)에 레이저로 인자하는 것이 가능하다. 또한, 레이저로 인자할 때는, 공지된 레이저 마킹 장치를 이용할 수 있다. 또한, 레이저로서는, 기체 레이저, 고체 레이저, 액체 레이저 등을 이용할 수 있다. 구체적으로는, 기체 레이저로서는, 특별히 제한되지 않으며, 공지된 기체 레이저를 이용할 수 있는데, 탄산 가스 레이저(CO2 레이저), 엑시머 레이저(ArF 레이저, KrF 레이저, XeCl 레이저, XeF 레이저 등)가 적합하다. 또한, 고체 레이저로서는, 특별히 제한되지 않으며, 공지된 고체 레이저를 이용할 수 있는데, YAG 레이저(Nd: YAG 레이저 등), YVO4 레이저가 적합하다.
플립 칩 실장 방식으로 실장된 반도체 장치는, 다이 본딩 실장 방식으로 실장된 반도체 장치보다도, 얇고, 작다. 이로 인하여, 각종 전자 기기·전자 부품 또는 그들의 재료·부재로서 적절히 사용할 수 있다. 구체적으로는, 플립 칩 실장의 반도체 장치가 이용되는 전자 기기로서는, 소위 「휴대 전화」, 「PHS」, 소형 컴퓨터(예를 들어, 소위 「PDA」(휴대 정보 단말기), 소위 「노트북 컴퓨터」, 소위 「넷북(상표)」, 소위 「웨어러블 컴퓨터」 등), 「휴대 전화」 및 컴퓨터가 일체화된 소형 전자 기기, 소위 「디지털 카메라(상표)」, 소위 「디지털 비디오 카메라」, 소형 텔레비전, 소형 게임 기기, 소형 디지털 오디오 플레이어, 소위 「전자 수첩」, 소위 「전자 사전」, 소위 「전자 서적」용 전자 기기 단말기, 소형 디지털 타입의 시계 등의 모바일형 전자 기기(운반 가능한 전자 기기) 등을 들 수 있는데, 물론, 모바일형 이외(설치형 등)의 전자 기기(예를 들어, 소위 「데스크탑 퍼스널 컴퓨터」, 슬림형 텔레비전, 녹화·재생용 전자 기기(하드 디스크 레코더, DVD 플레이어 등), 프로젝터, 마이크로머신 등) 등이어도 된다. 또한, 전자 부품 또는, 전자 기기·전자 부품의 재료·부재로서는, 예를 들어, 소위 「CPU」의 부재, 각종 기억 장치(소위 「메모리」, 하드 디스크 등)의 부재 등을 들 수 있다.
(변형예 1)
점착제층(122)의 제1 부분(122A)은 에너지선에 의하여 경화되는 성질을 갖는다. 점착제층(122)의 제2 부분(122B)도 에너지선에 의하여 경화되는 성질을 갖는다. 변형예 1에서는, 조합(5)을 형성하는 공정 후에, 점착제층(122)에 에너지선을 조사하고 조합(5)을 픽업한다. 에너지선을 조사하면, 조합(5)의 픽업이 용이하다.
(변형예 2)
점착제층(122)의 제1 부분(122A)은 에너지선에 의하여 경화되어 있다. 점착제층(122)의 제2 부분(122B)도 에너지선에 의하여 경화되어 있다.
(변형예 3)
도 6에 도시한 바와 같이, 점착제층(122)의 편면 전체가 반도체 이면 보호 필름(11)과 접해 있다.
(그 외)
변형예 1 내지 변형예 3 등은, 임의로 조합할 수 있다.
이상과 같이, 실시 형태 1에 따른 반도체 장치의 제조 방법은, 적층체(71)의 반도체 이면 보호 필름(11)에 반도체 웨이퍼(4)를 고정하는 공정 (A)와, 공정 (A) 후에 반도체 이면 보호 필름(11)을 경화시키는 공정 (B)와, 공정 (B) 후에, 반도체 이면 보호 필름(11)에 고정된 반도체 웨이퍼(4)를 다이싱함으로써 조합(5)을 형성하는 공정 (C)와, 다이싱 시트(12)로부터 조합(5)을 박리하는 공정 (D)를 포함한다.
[실시예]
이하에, 본 발명의 적절한 실시예를 예시적으로 상세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한, 본 발명의 범위를 그들에만 한정하는 취지의 것은 아니다.
[실시예 1]
(반도체 이면 보호 필름의 제작)
아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 중합체(네가미 고교사 제조의 파라크론 W-197C)의 고형분-용제를 제외한 고형분-100중량부에 대하여, 에폭시 수지(미쓰비시 가가쿠사 제조의 jER YL980) 300중량부와 에폭시 수지(도토 가세이사 제조의 KI-3000) 130중량부와 페놀 수지(메이와 가세이사 제조의 MEH7851-SS) 460중량부와 구상 실리카(애드마텍스사 제조의 SO-25R, 평균 입경 0.5㎛의 구상 실리카) 690중량부와 염료(오리엔트 가가쿠 고교사 제조의 오일 블랙 BS) 10중량부와 촉매(시코쿠 가세이사 제조의 2PHZ) 80중량부를 메틸에틸케톤에 용해시켜, 고형분 농도 23.6중량%의 수지 조성물 용액을 조제하였다. 수지 조성물의 용액을 박리 라이너(실리콘 이형 처리한 두께 50㎛의 폴리에틸렌테레프탈레이트 필름)에 도포하고, 130℃에서 2분 간 건조시켰다. 이상의 수단에 의하여 평균 두께 20㎛의 필름을 얻었다. 직경 330㎜의 원반형 필름(이하, 실시예에 있어서 「반도체 이면 보호 필름」이라고 함)을 필름으로부터 잘라내었다.
(적층체의 제작)
핸드 롤러를 사용하여 다이싱 시트(닛토덴코사 제조의 V-8-AR, 평균 두께 65㎛의 기재층과 평균 두께 10㎛의 점착제층을 포함하는 다이싱 시트)에 반도체 이면 보호 필름을 부착함으로써, 실시예 1의 적층체를 제작하였다. 실시예 1의 적층체는, 다이싱 시트와, 점착제층에 고정된 반도체 이면 보호 필름을 포함한다.
[실시예 2 내지 3·비교예 1 내지 2]
표 1의 배합표에 따라 반도체 이면 보호 필름을 제작했다는 것 이외에는 실시예 1과 동일한 방법으로 실시예 2 내지 3·비교예 1 내지 2의 적층체를 제작하였다.
[평가 1-경화 후의 인장 저장 탄성률 E']
120℃에서 2시간 반도체 이면 보호 필름을 가열하여, 박리 라이너를 제거하였다. 폭 10㎜, 길이 22.5㎜, 두께 0.02㎜의 샘플을, 가열 후의 반도체 이면 보호 필름으로부터 잘라내었다. 레오메트릭사 제조의 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 사용하여, 인장 모드, 주파수 1㎐, 승온 속도 10℃/분, 질소 분위기 하, 0℃ 내지 100℃에서 동적 점탄성 측정을 행하였다. 23℃ 내지 80℃의 전 범위에서 인장 저장 탄성률이 1㎬ 이상일 때는 ○로 판정하였다. 그렇지 않을 때는 ×로 판정하였다. 결과를 표 1에 나타낸다.
[평가 2-칩핑]
적층체의 반도체 이면 보호 필름에 웨이퍼(이면 연마 처리된, 직경 8인치, 두께 0.2㎜의 실리콘 미러 웨이퍼)를 70℃에서 압착하였다. 적층체에 고정된 웨이퍼를 다이싱함으로써, 조합-실리콘 칩과, 실리콘 칩에 고정된 다이싱 후 반도체 이면 보호 필름을 포함함-을 형성하였다. 도 7에 도시한 바와 같이, 절입 깊이 Z1-실리콘 칩 표면으로부터의 깊이-이 45㎛로 되도록 조정하였다. 절입 깊이 Z2가 다이싱 테이프의 점착제층 두께의 1/2까지로 되도록, 절입 깊이 Z2를 조정하였다.
(웨이퍼 연삭 조건)
연삭 장치: 상품명 「DFG-8560」, 디스코사 제조
(접합 조건)
부착 장치: 상품명 「MA-3000Ⅲ」, 닛토 세이키사 제조
부착 속도계: 10㎜/min
부착 압력: 0.15㎫
부착 시의 스테이지 온도: 70℃
(다이싱 조건)
다이싱 장치: 상품명 「DFD-6361」, 디스코사 제조
다이싱 링: 「2-8-1」(디스코사 제조)
다이싱 속도: 30㎜/sec
다이싱 블레이드:
Z1; 디스코사 제조의 「203O-SE27 HCDD」
Z2; 디스코사 제조의 「203O-SE27 HCBB」
다이싱 블레이드 회전수:
Z1; 40,000r/min
Z2; 45,000r/min
커트 방식: 스텝 커트
칩 사이즈: 2.0㎜ 사방
조합을 다이싱 시트로부터 박리하였다. 현미경(Keyence사 제조의 VHX500)으로 실리콘 칩의 절단면-4개의 절단면 중 마지막으로 절단된 면-을 관찰하여, 균열의 깊이를 측정하였다. 도 8에 도시한 바와 같이, 균열의 깊이는, 반도체 이면 보호 필름과 실리콘 칩의 계면으로부터의 깊이이다. 실리콘 칩의 두께 100%에 대하여 균열의 깊이가 10% 미만일 때는 ◎로 판정하였다. 균열의 깊이가 30% 미만일 때는 ○로 판정하였다. 균열의 깊이가 30% 이상일 때는 ×로 판정하였다. 결과를 표 1에 나타낸다.
Figure 112016109357567-pat00001
1: 합동체
11: 반도체 이면 보호 필름
12: 다이싱 시트
121: 기재층
122: 점착제층
122A: 제1 부분
122B: 제2 부분
13: 박리 라이너
71: 적층체
4: 반도체 웨이퍼
5: 조합
6: 피착체
8: 흡착대
41: 반도체 칩
51: 범프
61: 도전재
111: 다이싱 후 반도체 이면 보호 필름

Claims (5)

  1. 기재층 및 상기 기재층 상에 배치된 점착제층을 포함하는 다이싱 시트와,
    상기 점착제층 상에 배치된 반도체 이면 보호 필름을 포함하고,
    경화 후에 있어서의 상기 반도체 이면 보호 필름의 인장 저장 탄성률이 23℃ 내지 80℃의 전 범위에서 1㎬ 이상이고,
    경화 후에 있어서의 상기 반도체 이면 보호 필름의 23℃ 인장 저장 탄성률이 7GPa 이하이고,
    경화 후에 있어서의 상기 반도체 이면 보호 필름의 80℃ 인장 저장 탄성률의, 경화 후에 있어서의 상기 반도체 이면 보호 필름의 23℃ 인장 저장 탄성률에 대한 비가 0.3 내지 1.0인, 적층체.
  2. 제1항에 있어서,
    상기 반도체 이면 보호 필름은 수지 성분을 포함하고,
    상기 수지 성분은, 아크릴 수지, 에폭시 수지 및 페놀 수지를 포함하며,
    상기 수지 성분 100중량% 중에 있어서의 상기 아크릴 수지의 함유량은 0.1중량% 내지 30중량%인, 적층체.
  3. 박리 라이너와,
    상기 박리 라이너 상에 배치된, 제1항에 기재된 적층체를 포함하는 합동체.
  4. 제1항 또는 제2항에 기재된 적층체의 상기 반도체 이면 보호 필름에 반도체 웨이퍼를 고정하는 공정과,
    상기 적층체의 상기 반도체 이면 보호 필름에 상기 반도체 웨이퍼를 고정하는 공정 후에, 상기 반도체 이면 보호 필름을 경화시키는 공정과,
    상기 반도체 이면 보호 필름을 경화시키는 공정 후에, 상기 반도체 이면 보호 필름에 고정된 상기 반도체 웨이퍼를 다이싱함으로써, 반도체 칩, 및 상기 반도체 칩에 고정된 다이싱 후 반도체 이면 보호 필름을 포함하는 조합을 형성하는 공정과,
    상기 다이싱 시트로부터 상기 조합을 박리하는 공정을 포함하는 반도체 장치의 제조 방법.
  5. 삭제
KR1020160148541A 2015-11-13 2016-11-09 적층체 및 합동체·반도체 장치의 제조 방법 KR102559864B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-222896 2015-11-13
JP2015222896A JP6660156B2 (ja) 2015-11-13 2015-11-13 積層体および合同体・半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20170056445A KR20170056445A (ko) 2017-05-23
KR102559864B1 true KR102559864B1 (ko) 2023-07-27

Family

ID=58691309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160148541A KR102559864B1 (ko) 2015-11-13 2016-11-09 적층체 및 합동체·반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US20170140973A1 (ko)
JP (1) JP6660156B2 (ko)
KR (1) KR102559864B1 (ko)
CN (1) CN106696408B (ko)
TW (1) TWI710462B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6921644B2 (ja) * 2017-06-27 2021-08-18 日東電工株式会社 ダイシングテープ一体型裏面保護フィルム
CN112703239B (zh) * 2018-11-22 2022-10-04 琳得科株式会社 热固性保护膜形成用膜、保护膜形成用复合片、及芯片的制造方法
CN113841223B (zh) * 2019-05-23 2024-02-06 三菱电机株式会社 半导体基板的制造方法和半导体装置的制造方法
TW202323359A (zh) * 2021-07-21 2023-06-16 德商漢高智慧財產控股公司 用於具有優異高溫性質之供3d矽穿孔(tsv)封裝用之非傳導性薄膜的樹脂組合物

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009256466A (ja) * 2008-04-16 2009-11-05 Sekisui Chem Co Ltd 電子部品用接着剤
JP2012169482A (ja) * 2011-02-15 2012-09-06 Nitto Denko Corp 保護層形成用フィルム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4642436B2 (ja) * 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
JP2008166451A (ja) * 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP5456440B2 (ja) 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5632695B2 (ja) * 2009-11-26 2014-11-26 日東電工株式会社 ダイシングフィルム付き接着フィルム、及び、該ダイシングフィルム付き接着フィルムを用いた半導体装置の製造方法
KR101555741B1 (ko) * 2010-04-19 2015-09-25 닛토덴코 가부시키가이샤 플립칩형 반도체 이면용 필름
JP5419226B2 (ja) * 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
JP2013079305A (ja) * 2011-10-03 2013-05-02 Nitto Denko Corp 熱粘着性フィルムおよび粘着テープ
JP6001273B2 (ja) * 2012-02-13 2016-10-05 信越化学工業株式会社 半導体ウエハ用保護フィルム及び半導体チップの製造方法
KR20220035981A (ko) * 2013-03-22 2022-03-22 린텍 가부시키가이샤 보호막 형성용 필름 및 보호막 형성용 복합 시트

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009256466A (ja) * 2008-04-16 2009-11-05 Sekisui Chem Co Ltd 電子部品用接着剤
JP2012169482A (ja) * 2011-02-15 2012-09-06 Nitto Denko Corp 保護層形成用フィルム

Also Published As

Publication number Publication date
CN106696408B (zh) 2021-04-13
JP2017092333A (ja) 2017-05-25
TWI710462B (zh) 2020-11-21
CN106696408A (zh) 2017-05-24
KR20170056445A (ko) 2017-05-23
US20170140973A1 (en) 2017-05-18
JP6660156B2 (ja) 2020-03-04
TW201726421A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
US20170140948A1 (en) Semiconductor package manufacturing method
KR101920083B1 (ko) 반도체 장치용 접착 필름, 플립 칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름
KR102559864B1 (ko) 적층체 및 합동체·반도체 장치의 제조 방법
JP6812213B2 (ja) シート、テープおよび半導体装置の製造方法
TWI605504B (zh) Flip-chip type semiconductor device manufacturing method
US20170140974A1 (en) Laminated body and composite body; assembly retrieval method; and semiconductor device manufacturing method
JP6265954B2 (ja) 半導体裏面用フィルム
KR101563765B1 (ko) 플립 칩형 반도체 이면용 필름, 단책상 반도체 이면용 필름의 제조방법, 및 플립 칩형 반도체 장치
JP2006261529A (ja) フリップチップ実装用アンダーフィルテープおよび半導体装置の製造方法
KR102430188B1 (ko) 시트, 테이프 및 반도체 장치의 제조 방법
KR102444114B1 (ko) 시트, 테이프, 및 반도체 장치의 제조 방법
KR20160129756A (ko) 이면 보호 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법
TW202248391A (zh) 半導體用接著劑、半導體用接著劑片及半導體裝置之製造方法
JP4356730B2 (ja) ダイボンディング用フィルム状接着剤並びにそれを用いた半導体装置の製造方法及び半導体装置
WO2020065783A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
KR20240022466A (ko) 접착제용 조성물 및 필름형 접착제, 그리고 필름형 접착제를 사용한 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right