KR101920083B1 - 반도체 장치용 접착 필름, 플립 칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름 - Google Patents

반도체 장치용 접착 필름, 플립 칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름 Download PDF

Info

Publication number
KR101920083B1
KR101920083B1 KR1020120075865A KR20120075865A KR101920083B1 KR 101920083 B1 KR101920083 B1 KR 101920083B1 KR 1020120075865 A KR1020120075865 A KR 1020120075865A KR 20120075865 A KR20120075865 A KR 20120075865A KR 101920083 B1 KR101920083 B1 KR 101920083B1
Authority
KR
South Korea
Prior art keywords
semiconductor
film
backing film
resin
dicing tape
Prior art date
Application number
KR1020120075865A
Other languages
English (en)
Other versions
KR20130009654A (ko
Inventor
고지 시가
나오히데 다까모또
후미떼루 아사이
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20130009654A publication Critical patent/KR20130009654A/ko
Application granted granted Critical
Publication of KR101920083B1 publication Critical patent/KR101920083B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/10—Adhesives in the form of films or foils without carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/304—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being heat-activatable, i.e. not tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

본 발명은 장기간 보존된 후에 있어서도, 제조 시와 마찬가지의 물성을 갖는 것이 가능한 반도체 장치용 접착 필름을 제공한다.
이를 해결하기 위하여, 열경화성 수지를 함유하고, 시차 주사 열량계에 의해 측정되는 반응 발열 피크 온도의 ±80℃의 온도 범위에서의 반응 발열량이, 25℃의 조건 하에서 4주일 보존한 후에 있어서, 보존 전의 반응 발열량에 대하여 0.8 내지 1배의 범위인 반도체 장치용 접착 필름을 제공한다.

Description

반도체 장치용 접착 필름, 플립 칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름{ADHESIVE FILM FOR SEMICONDUCTOR DEVICE, FILM FOR BACK SURFACE OF FLIP-CHIP SEMICONDUCTOR AND DICING-TAPE-INTEGRATED FILM FOR BACK SURFACE OF FLIP-CHIP SEMICONDUCTOR}
본 발명은, 반도체 장치용 접착 필름, 플립 칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름에 관한 것이다. 플립 칩형 반도체 이면용 필름은, 반도체 칩 등의 반도체 소자의 이면의 보호와, 강도 향상 등을 위하여 사용된다.
최근, 반도체 장치 및 그의 패키지의 박형화, 소형화가 한층 더 요구되고 있다. 그로 인해, 반도체 장치 및 그의 패키지로서, 반도체 칩 등의 반도체 소자가 기판 상에 플립 칩 본딩에 의해 실장된(플립 칩 접속된) 플립 칩형 반도체 장치가 널리 이용되고 있다. 당해 플립 칩 접속은 반도체 칩의 회로면이 기판의 전극 형성면과 대향하는 형태로 고정되는 것이다. 이러한 반도체 장치 등에서는, 반도체 칩의 이면을 보호 필름에 의해 보호하여, 반도체 칩의 손상 등을 방지하고 있는 경우가 있다.
일본 특허 공개 제2008-166451호 공보 일본 특허 공개 제2008-006386호 공보 일본 특허 공개 제2007-261035호 공보 일본 특허 공개 제2007-250970호 공보 일본 특허 공개 제2007-158026호 공보 일본 특허 공개 제2004-221169호 공보 일본 특허 공개 제2004-214288호 공보 일본 특허 공개 제2004-142430호 공보 일본 특허 공개 제2004-072108호 공보 일본 특허 공개 제2004-063551호 공보
그러나, 상기 보호 필름에 의해 반도체 칩의 이면을 보호하기 위해서는, 다이싱 공정에서 얻어진 반도체 칩에 대하여, 그 이면에 보호 필름을 부착하기 위한 새로운 공정을 추가할 필요가 있다. 그 결과, 공정수가 증가하여, 제조 비용 등이 증가하게 된다. 또한, 최근의 박형화에 의해, 반도체 칩의 픽업 공정에 있어서, 반도체 칩에 손상이 발생하는 경우가 있다. 그 때문에, 픽업 공정까지는, 반도체 웨이퍼 또는 반도체 칩의 기계적 강도를 증가시키기 위하여, 이들을 보강하는 것이 요구되고 있다. 또한, 상기 보호 필름과 같은, 반도체 칩에 부착하여 사용되는 필름에 있어서는, 장기간 보존된 후에 사용되는 경우가 있다. 그리고, 이러한 장기간 보존된 후에 있어서도, 제조 시와 마찬가지의 물성(예를 들어, 인장 저장 탄성률이나 접착력)을 갖고 있는 것이 요구된다. 즉, 예를 들어 장기간 보존 후에 접착력이 저하되면, 반도체 웨이퍼에 부착할 수 없게 되고, 장기간 보존 후에 인장 저장 탄성률이 높아지면, 접착 필름에 깨짐이나 절결이 발생하여 적절하게 사용할 수 없다.
본 발명은 상기 문제점을 감안하여 이루어진 것이며, 그 목적은, 장기간 보존된 후에 있어서도, 제조 시와 마찬가지의 물성을 갖는 것이 가능한 반도체 장치용 접착 필름, 플립 칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름을 제공하는 데 있다.
본원 발명자들은, 상기 종래의 문제점을 해결하기 위해 검토한 결과, 25℃의 조건 하에서 4주일 보존한 후의 반도체 장치용 접착 필름의 반응 발열량을, 보존 전의 반응 발열량에 대하여 일정한 범위 내로 함으로써, 장기간 보존된 후에 있어서도, 제조 시와 마찬가지의 물성을 갖는 것이 가능한 것을 발견하여 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 따른 반도체 장치용 접착 필름은, 열경화성 수지를 함유하고, 시차 주사 열량계에 의해 측정되는 반응 발열 피크 온도의 ±80℃의 온도 범위에서의 반응 발열량이, 25℃의 조건 하에서 4주일 보존한 후에 있어서, 보존 전의 반응 발열량에 대하여 0.8 내지 1배의 범위인 것을 특징으로 한다.
상기 구성에 의하면, 25℃의 조건 하에서 4주일 보존한 후의 반도체 장치용 접착 필름의 반응 발열량이, 보존 전의 반응 발열량에 대하여 0.8 내지 1배의 범위 내이며, 4주일 보존 후에 있어서도, 경화 반응의 진행이 억제되고 있다. 따라서, 경화 반응의 진행에 수반하는 필름의 경화나, 접착성의 저하를 방지할 수 있어, 장기 보존 후에도 보존 전(제조 직후)과 마찬가지의 물성으로 할 수 있다. 그 결과, 반도체 장치의 제조에 적절하게 사용할 수 있다.
상기 구성에 있어서는, 수지 성분의 전체량에 대하여 0.008 내지 0.25중량％의 비율로 열경화 촉진 촉매를 포함하는 것이 바람직하다. 열경화 촉진 촉매의 상기 비율이 0.008중량％ 이상이면, 열경화성 수지를 적절하게 열경화시킬 수 있다. 또한, 열경화 촉진 촉매의 상기 비율이 0.25중량％ 이하의 비율이면, 장기간의 보존 시의 경화 반응의 진행을 억제할 수 있다.
상기 구성에 있어서는, 상기 열경화성 수지가 에폭시 수지이며, 상기 열경화 촉진 촉매가 이미다졸계 열경화 촉진 촉매인 것이 바람직하다. 이미다졸계 경화 촉진 촉매는, 일반적으로 에폭시 수지에 대하여 실질적으로 비용해성을 갖고 있다. 따라서, 열경화성 수지가 에폭시 수지인 접착 필름에 대하여, 이미다졸계 경화 촉진 촉매를 사용하면 보존 시에 있어서의 경화의 진행을 보다 억제할 수 있다.
상기 구성에 있어서는, 상기 열경화 촉진 촉매가 인-붕소계 경화 촉진 촉매인 것도 바람직하다. 인-붕소계 경화 촉진 촉매는, 일반적으로 에폭시 수지나 페놀 수지에 대하여 실질적으로 비용해성을 갖고 있다. 그로 인해, 에폭시 수지나 페놀 수지를 함유하는 접착 필름에, 인-붕소계 경화 촉진 촉매를 사용하면, 보존 시에 있어서의 경화의 진행을 보다 억제할 수 있다.
상기 구성에 있어서, 상기 반도체 장치용 접착 필름은, 피착체 상에 플립 칩 접속된 반도체 소자의 이면에 형성하기 위한 플립 칩형 반도체 이면용 필름인 것이 바람직하다.
본 발명의 플립 칩형 반도체 이면용 필름은, 피착체 상에 플립 칩 접속된 반도체 소자의 이면에 형성됨으로써, 당해 반도체 소자를 보호하는 기능을 완수하는 것이다. 또한, 상기 반도체 소자의 이면이란, 회로가 형성된 면과는 반대측의 면을 의미한다.
또한, 본 발명에 따른 다이싱 테이프 일체형 반도체 이면용 필름은, 상기에 기재된 플립 칩형 반도체 이면용 필름이 다이싱 테이프 상에 적층된 다이싱 테이프 일체형 반도체 이면용 필름이며, 상기 다이싱 테이프는 기재 상에 점착제층이 적층된 구조이고, 상기 플립 칩형 반도체 이면용 필름은 상기 다이싱 테이프의 점착제층 상에 적층되어 있다.
상기 구성의 다이싱 테이프 일체형 반도체 이면용 필름은, 다이싱 테이프와 플립 칩형 반도체 이면용 필름이 일체적으로 형성되어 있으므로, 반도체 웨이퍼를 다이싱하여 반도체 소자를 제작하는 다이싱 공정이나 그 후의 픽업 공정에도 제공할 수 있다. 즉, 다이싱 공정 전에 다이싱 테이프를 반도체 웨이퍼 이면에 접착 시킬 때 상기 반도체 이면용 필름도 접착시킬 수 있으므로, 반도체 이면용 필름만을 접착시키는 공정(반도체 이면용 필름 접착 공정)을 필요로 하지 않는다. 그 결과, 공정수의 저감이 도모된다. 게다가, 반도체 웨이퍼나, 다이싱에 의해 형성된 반도체 소자의 이면을 반도체 이면용 필름이 보호하므로, 다이싱 공정이나 그 이후의 공정(픽업 공정 등)에 있어서, 당해 반도체 소자의 손상을 저감 또는 방지할 수 있다. 그 결과, 플립 칩형 반도체 장치의 제조 수율의 향상이 도모된다.
도 1은 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름의 일례를 도시하는 단면 모식도.
도 2는 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름을 사용한 반도체 장치의 제조 방법의 일례를 도시하는 단면 모식도.
도 3은 시차 주사 열량 측정에 의해 얻어지는 전형적인 시차 열량 곡선을 도시하는 도면.
본 발명의 실시의 일 형태에 대해서, 도 1을 참조하면서 설명하지만, 본 발명은 이들의 예에 한정되지 않는다. 도 1은, 본 실시 형태에 따른 다이싱 테이프 일체형 반도체 이면용 필름의 일례를 도시하는 단면 모식도이다. 또한, 본 명세서에 있어서, 도면에는, 설명에 불필요한 부분은 생략하고, 또한, 설명을 용이하게 하기 위하여 확대 또는 축소하거나 하여 도시한 부분이 있다.
(다이싱 테이프 일체형 반도체 이면용 필름)
도 1에 도시한 바와 같이, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 기재(31) 상에 점착제층(32)이 형성된 다이싱 테이프(3)와, 상기 점착제층 상에 형성된 플립 칩형 반도체 이면용 필름(이하, 「반도체 이면용 필름」이라고 하는 경우가 있다)(2)을 구비하는 구성이다. 플립 칩형 반도체 이면용 필름(2)은, 본 발명의 반도체 장치용 접착 필름에 상당하는 것이다. 또한, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름은, 도 1에 도시한 바와 같이, 다이싱 테이프(3)의 점착제층(32) 상에 있어서, 반도체 웨이퍼의 접착 부분에 대응하는 부분(33)에만 반도체 이면용 필름(2)이 형성된 구성이어도 좋지만, 점착제층(32)의 전체면에 반도체 이면용 필름이 형성된 구성이어도 좋고, 또한, 반도체 웨이퍼의 접착 부분에 대응하는 부분(33)보다 크고 또한 점착제층(32)의 전체면보다도 작은 부분에 반도체 이면용 필름이 형성된 구성이어도 좋다. 또한, 반도체 이면용 필름(2)의 표면(웨이퍼의 이면에 접착되는 측의 표면)은, 웨이퍼 이면에 접착될 때까지 동안, 세퍼레이터 등에 의해 보호되어 있어도 좋다.
(플립 칩형 반도체 이면용 필름)
반도체 이면용 필름(2)은 필름 형상의 형태를 갖고 있다. 반도체 이면용 필름(2)은, 통상, 제품으로서의 다이싱 테이프 일체형 반도체 이면용 필름의 형태에서는, 미경화 상태(반경화 상태를 포함한다)이며, 다이싱 테이프 일체형 반도체 이면용 필름을 반도체 웨이퍼에 접착시킨 후에 열경화된다.
반도체 이면용 필름(2)은, 25℃의 조건 하에서 4주일 보존한 후의 반응 발열량이, 보존 전의 반응 발열량에 대하여 0.8 내지 1배의 범위 내이다. 반도체 이면용 필름(2)의 25℃의 조건 하에서 4주일 보존한 후의 상기 반응 발열량은, 보존 전의 반응 발열량에 대하여 0.82 내지 1배인 것이 바람직하고, 0.83 내지 1배인 것이 보다 바람직하다. 25℃의 조건 하에서 4주일 보존한 후의 반도체 이면용 필름(2)의 반응 발열량은, 보존 전의 반응 발열량에 대하여 0.8 내지 1배의 범위 내이며, 4주일 보존 후에 있어서도, 경화 반응의 진행이 억제되고 있다. 따라서, 경화 반응의 진행에 수반하는 필름의 경화나, 접착성의 저하를 방지할 수 있어, 장기 보존 후에도 보존 전(제조 직후)과 마찬가지의 물성으로 할 수 있다. 그 결과, 플립 칩 접속의 반도체 장치의 제조에 적절하게 사용할 수 있다. 상기 반응 발열량은, 실시예에 기재된 방법에 의해 얻어진다.
상기 반도체 이면용 필름은, 적어도 열경화성 수지에 의해 형성되어 있는 것이 바람직하고, 또한 적어도 열경화성 수지와 열가소성 수지에 의해 형성되어 있는 것이 보다 바람직하다. 적어도 열경화성 수지에 의해 형성함으로써, 반도체 이면용 필름은 접착제층으로서의 기능을 유효하게 발휘시킬 수 있다.
상기 열가소성 수지로서는, 예를 들어 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET(폴리에틸렌테레프탈레이트)나 PBT(폴리부틸렌테레프탈레이트) 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 또는 불소 수지 등을 들 수 있다. 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높아, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것은 아니며, 탄소수 30 이하(바람직하게는 탄소수 4 내지 18, 더욱 바람직하게는 탄소수 6 내지 10, 특히 바람직하게는 탄소수 8 또는 9)의 직쇄 혹은 분지의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 즉, 본 발명에서는, 아크릴 수지란, 메타크릴 수지도 포함하는 광의의 의미이다. 상기 알킬기로서는, 예를 들어 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 펜틸기, 이소펜틸기, 헥실기, 헵틸기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 도데실기(라우릴기), 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기 등을 들 수 있다.
또한, 상기 아크릴 수지를 형성하기 위한 다른 단량체(알킬기의 탄소수가 30 이하인 아크릴산 또는 메타크릴산의 알킬에스테르 이외의 단량체)로서는, 특별히 한정되는 것은 아니며, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 혹은 크로톤산 등과 같은 카르복실기 함유 단량체, 무수 말레산 혹은 무수 이타콘산 등과 같은 산 무수물 단량체, (메트)아크릴산2-히드록시에틸, (메트)아크릴산2-히드록시프로필, (메트)아크릴산4-히드록시부틸, (메트)아크릴산6-히드록시헥실, (메트)아크릴산8-히드록시옥틸, (메트)아크릴산10-히드록시데실, (메트)아크릴산12-히드록시라우릴 혹은 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 단량체, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트 혹은 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 단량체, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 단량체 등을 들 수 있다. 또한, (메트)아크릴산이란 아크릴산 및/또는 메타크릴산을 의미하며, 본 발명의 (메트)란 모두 마찬가지의 의미이다.
또한, 상기 열경화성 수지로서는, 에폭시 수지, 페놀 수지 외에, 아미노 수지, 불포화 폴리에스테르 수지, 폴리우레탄 수지, 실리콘 수지, 열경화성 폴리이미드 수지 등을 들 수 있다. 열경화성 수지는, 단독으로 또는 2종 이상 병용하여 사용할 수 있다. 열경화성 수지로서는, 특히 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 적합하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지를 적절하게 사용할 수 있다.
에폭시 수지로서는, 특별히 한정은 없고, 예를 들어 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수소 첨가 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 비페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀노볼락형 에폭시 수지, 오르토크레졸노볼락형 에폭시 수지, 트리스히드록시페닐메탄형 에폭시 수지, 테트라페닐올에탄형 에폭시 수지 등의 이관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형 에폭시 수지, 트리스글리시딜이소시아누레이트형 에폭시 수지 혹은 글리시딜아민형 에폭시 수지 등의 에폭시 수지를 사용할 수 있다.
에폭시 수지로서는, 상기 예시 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 에폭시 수지, 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 크고, 내열성 등이 우수하기 때문이다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 페놀 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 수산기가 0.5당량 내지 2.0당량으로 되도록 배합하는 것이 적합하다. 보다 적합한 것은, 0.8당량 내지 1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않아, 에폭시 수지 경화물의 특성이 열화되기 쉬워지기 때문이다.
상기 열경화성 수지의 함유량으로서는, 반도체 이면용 필름에 있어서의 전체 수지 성분에 대하여 5중량％ 이상 90중량％ 이하인 것이 바람직하고, 10중량％ 이상 85중량％ 이하인 것이 보다 바람직하고, 15중량％ 이상 80중량％ 이하인 것이 더욱 바람직하다. 상기 함유량을 5중량％ 이상으로 함으로써, 열경화 수축량을 2 체적％ 이상으로 하기 쉽게 할 수 있다. 또한, 밀봉 수지를 열경화시킬 때에, 반도체 이면용 필름을 충분히 열경화시킬 수 있어, 반도체 소자의 이면에 확실하게 접착 고정시켜, 박리가 없는 플립 칩형 반도체 장치의 제조가 가능하게 된다. 한편, 상기 함유량을 90중량％ 이하로 함으로써, 패키지(PKG: 플립 칩형 반도체 장치)의 휨을 억제할 수 있다.
에폭시 수지와 페놀 수지의 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지의 열경화 촉진 촉매 중에서 적절히 선택하여 사용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 열경화 촉진 촉매로서는, 예를 들어 아민계 경화 촉진 촉매, 인계 경화 촉진 촉매, 이미다졸계 경화 촉진 촉매, 붕소계 경화 촉진 촉매, 인-붕소계 경화 촉진 촉매 등을 사용할 수 있다. 그 중에서도, 이미다졸계 경화 촉진 촉매나 인-붕소계 경화 촉진 촉매가 바람직하다. 이미다졸계 경화 촉진 촉매는, 일반적으로 에폭시 수지에 대하여 실질적으로 비용해성을 갖고 있다. 따라서, 열경화성 수지가 에폭시 수지인 반도체 이면용 필름이나 페놀 수지를 포함하지 않는 반도체 이면용 필름에 대하여, 이미다졸계 경화 촉진 촉매를 사용하면, 보존 시에 있어서의 경화의 진행을 보다 억제할 수 있다. 또한, 인-붕소계 경화 촉진 촉매는, 일반적으로 에폭시 수지나 페놀 수지에 대하여 실질적으로 비용해성을 갖고 있다. 그로 인해, 에폭시 수지나 페놀 수지를 함유하는 반도체 이면용 필름이어도, 인-붕소계 경화 촉진 촉매를 사용하면, 보존 시에 있어서의 경화의 진행을 보다 억제할 수 있다.
상기 아민계 경화 촉진제(아민계 경화 촉진 촉매)로서는 특별히 한정되지 않고, 예를 들어, 모노에탄올아민트리플루오로보레이트(스텔라 케미파(주)제), 디시안디아미드(나카라이테스크(주)제) 등을 들 수 있다.
상기 인계 경화 촉진제(인계 경화 촉진 촉매)로서는 특별히 한정되지 않고, 예를 들어, 트리페닐포스핀, 트리부틸포스핀, 트리(p-메틸페닐)포스핀, 트리(노닐페닐)포스핀, 디페닐톨릴포스핀 등의 트리오르가노포스핀, 테트라페닐포스포늄브로마이드(상품명; TPP-PB), 메틸트리페닐포스포늄(상품명; TPP-MB), 메틸트리페닐포스포늄클로라이드(상품명; TPP-MC), 메톡시메틸트리페닐포스포늄(상품명; TPP-MOC), 벤질트리페닐포스포늄클로라이드(상품명; TPP-ZC) 등을 들 수 있다(모두 호꼬 가가꾸(주)제). 또한 상기 트리페닐포스핀계 화합물로서는, 에폭시 수지에 대하여 실질적으로 비용해성을 나타내는 것인 것이 바람직하다. 에폭시 수지에 대하여 비용해성이면, 보존 시에 경화가 진행되는 것을 억제할 수 있다. 트리페닐포스핀 구조를 갖고, 또한 에폭시 수지에 대하여 실질적으로 비용해성을 나타내는 열경화 촉매로서는, 예를 들어 메틸트리페닐포스포늄(상품명; TPP-MB) 등을 예시할 수 있다. 또한, 상기 「비용해성」이란, 트리페닐포스핀계 화합물로 이루어지는 열경화 촉매가 에폭시 수지로 이루어지는 용매에 대하여 불용성인 것을 의미하고, 보다 상세하게는, 온도 10 내지 40℃의 범위에서 10중량％ 이상 용해되지 않는 것을 의미한다.
상기 이미다졸계 경화 촉진제(이미다졸계 경화 촉진 촉매)로서는, 2-메틸이미다졸(상품명; 2MZ), 2-운데실이미다졸(상품명; C11-Z), 2-헵타데실이미다졸(상품명; C17Z), 1,2-디메틸이미다졸(상품명; 1.2DMZ), 2-에틸-4-메틸이미다졸(상품명; 2E4MZ), 2-페닐이미다졸(상품명; 2PZ), 2-페닐-4-메틸이미다졸(상품명; 2P4MZ), 1-벤질-2-메틸이미다졸(상품명; 1B2MZ), 1-벤질-2-페닐이미다졸(상품명; 1B2PZ), 1-시아노에틸-2-메틸이미다졸(상품명; 2MZ-CN), 1-시아노에틸-2-운데실이미다졸(상품명; C11Z-CN), 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트(상품명; 2PZCNS-PW), 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진(상품명; 2MZ-A), 2,4-디아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트리아진(상품명; C11Z-A), 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진(상품명; 2E4MZ-A), 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가물(상품명; 2MA-OK), 2-페닐-4,5-디히드록시메틸이미다졸(상품명; 2PHZ-PW), 2-페닐-4-메틸-5-히드록시메틸이미다졸(상품명; 2P4MHZ-PW) 등을 들 수 있다(모두 시꼬꾸 가세이 고교(주)제).
상기 붕소계 경화 촉진제(붕소계 경화 촉진 촉매)로서는 특별히 한정되지 않고, 예를 들어 트리클로로보란 등을 들 수 있다.
상기 인-붕소계 경화 촉진제(인-붕소계 경화 촉진 촉매)로서는 특별히 한정되지 않고, 예를 들어, 테트라페닐포스포늄테트라페닐보레이트(상품명; TPP-K), 테트라페닐포스포늄테트라-p-트리보레이트(상품명; TPP-MK), 벤질트리페닐포스포늄테트라페닐보레이트(상품명; TPP-ZK), 트리페닐포스핀트리페닐보란(상품명; TPP-S) 등을 들 수 있다(모두 호꼬 가가꾸(주)제).
상기 열경화 촉진 촉매의 비율은, 수지 성분의 전체량에 대하여 0.008 내지 0.25중량％인 것이 바람직하고, 0.0083 내지 0.23중량％인 것이 보다 바람직하고, 0.0087 내지 0.22중량％인 것이 더욱 바람직하다. 열경화 촉진 촉매의 상기 비율이 0.008중량％ 이상이면 열경화성 수지를 적절하게 열경화시킬 수 있다. 또한, 열경화 촉진 촉매의 상기 비율이 0.25중량％ 이하의 비율이면, 장기간의 보존 시의 경화 반응의 진행을 억제할 수 있다.
여기서, 반도체 이면용 필름은 단층이어도 좋고 복수의 층이 적층된 적층 필름이어도 좋지만, 반도체 이면용 필름이 적층 필름인 경우, 열경화 촉진 촉매의 상기 비율은, 적층 필름 전체적으로 수지 성분의 전체량에 대하여 0.01 내지 0.25중량％이면 된다.
상기 반도체 이면용 필름으로서는, 에폭시 수지 및 페놀 수지를 포함하는 수지 조성물이나, 에폭시 수지, 페놀 수지 및 아크릴 수지를 포함하는 수지 조성물에 의해 형성되어 있는 것이 적합하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높으므로, 반도체 소자의 신뢰성을 확보할 수 있다.
반도체 이면용 필름(2)은, 반도체 웨이퍼의 이면(회로 비형성면)에 대하여 접착성(밀착성)을 갖고 있는 것이 중요하다. 반도체 이면용 필름(2)은, 예를 들어 열경화성 수지로서의 에폭시 수지를 포함하는 수지 조성물에 의해 형성할 수 있다. 반도체 이면용 필름(2)을 미리 어느 정도 가교시켜 두기 위하여, 제작 시에, 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가시켜 두는 것이 바람직하다. 이에 의해, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
반도체 이면용 필름의 반도체 웨이퍼에 대한 접착력(23℃, 박리 각도 180도, 박리 속도 300mm/분)은, 0.5N/20mm 내지 15N/20mm의 범위가 바람직하고, 0.7N/20mm 내지 10N/20mm의 범위가 보다 바람직하다. 0.5N/20mm 이상으로 함으로써, 우수한 밀착성으로 반도체 웨이퍼나 반도체 소자에 접착되어 있어, 들뜸 등의 발생을 방지할 수 있다. 또한, 반도체 웨이퍼의 다이싱 시에 칩 비산이 발생하는 것을 방지할 수도 있다. 한편, 15N/20mm 이하로 함으로써, 다이싱 테이프로부터 용이하게 박리할 수 있다.
상기 가교제로서는, 특별히 제한되지 않고, 공지의 가교제를 사용할 수 있다. 구체적으로는, 예를 들어 이소시아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제 외에, 요소계 가교제, 금속 알콕시드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카르보디이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있다. 가교제로서는, 이소시아네이트계 가교제나 에폭시계 가교제가 적합하다. 또한, 상기 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
상기 이소시아네이트계 가교제로서는, 예를 들어 1,2-에틸렌디이소시아네이트, 1,4-부틸렌디이소시아네이트, 1,6-헥사메틸렌디이소시아네이트 등의 저급 지방족 폴리이소시아네이트류; 시클로펜틸렌디이소시아네이트, 시클로헥실렌디이소시아네이트, 이소포론디이소시아네이트, 수소 첨가 톨릴렌디이소시아네이트, 수소 첨가 크실렌디이소시아네이트 등의 지환족 폴리이소시아네이트류; 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 4,4'-디페닐메탄디이소시아네이트, 크실릴렌디이소시아네이트 등의 방향족 폴리이소시아네이트류 등을 들 수 있고, 그 외, 트리메틸올프로판/톨릴렌디이소시아네이트 삼량체 부가물[닛본 폴리우레탄 고교(주)제, 상품명 「코로네이트 L」], 트리메틸올프로판/헥사메틸렌디이소시아네이트 삼량체 부가물[닛본 폴리우레탄 고교(주)제, 상품명 「코로네이트 HL」] 등도 사용된다. 또한, 상기 에폭시계 가교제로서는, 예를 들어 N,N,N',N'-테트라글리시딜-m-크실렌디아민, 디글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)시클로헥산, 1,6-헥산디올디글리시딜에테르, 네오펜틸글리콜디글리시딜에테르, 에틸렌글리콜디글리시딜에테르, 프로필렌글리콜디글리시딜에테르, 폴리에틸렌글리콜디글리시딜에테르, 폴리프로필렌글리콜디글리시딜에테르, 소르비톨폴리글리시딜에테르, 글리세롤폴리글리시딜에테르, 펜타에리트리톨폴리글리시딜에테르, 폴리글리세롤폴리글리시딜에테르, 소르비탄폴리글리시딜에테르, 트리메틸올프로판폴리글리시딜에테르, 아디프산디글리시딜에스테르, o-프탈산디글리시딜에스테르, 트리글리시딜-트리스(2-히드록시에틸)이소시아누레이트, 레조르신디글리시딜에테르, 비스페놀-S-디글리시딜에테르 외에, 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
또한, 가교제의 사용량은, 특별히 제한되지 않고, 가교시키는 정도에 따라 적절히 선택할 수 있다. 구체적으로는, 가교제의 사용량으로서는, 예를 들어 중합체 성분(특히, 분자쇄 말단의 관능기를 갖는 중합체) 100중량부에 대하여, 통상 7 중량부 이하(예를 들어, 0.05중량부 내지 7중량부)로 하는 것이 바람직하다. 가교제의 사용량이 중합체 성분 100중량부에 대하여 7중량부보다 많으면, 접착력이 저하되므로 바람직하지 않다. 또한, 응집력 향상의 관점에서는, 가교제의 사용량은 중합체 성분 100중량부에 대하여 0.05중량부 이상인 것이 바람직하다.
또한, 본 발명에서는, 가교제를 사용하는 대신, 혹은 가교제를 사용함과 함께, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
상기 반도체 이면용 필름은 착색되어 있는 것이 바람직하다. 이에 의해, 우수한 마킹성 및 외관성을 발휘할 수 있어, 부가 가치가 있는 외관의 반도체 장치로 하는 것이 가능하게 된다. 이와 같이, 착색된 반도체 이면용 필름은, 우수한 마킹성을 갖고 있으므로, 반도체 소자 또는 상기 반도체 소자가 사용된 반도체 장치의 비회로면측의 면에, 반도체 이면용 필름을 개재하여, 인쇄 방법이나 레이저 마킹 방법 등의 각종 마킹 방법을 이용하여 마킹을 실시하여, 문자 정보나 도형 정보 등의 각종 정보를 부여시킬 수 있다. 특히, 착색의 색을 컨트롤함으로써, 마킹에 의해 부여된 정보(문자 정보, 도형 정보 등)를, 우수한 시인성으로 시인하는 것이 가능하게 된다. 또한, 반도체 이면용 필름은 착색되어 있으므로, 다이싱 테이프와, 반도체 이면용 필름을 용이하게 구별할 수 있어, 작업성 등을 향상시킬 수 있다. 또한, 예를 들어 반도체 장치로서, 제품별로 구분하는 것도 가능하다. 반도체 이면용 필름을 유색으로 하는 경우(무색·투명하지 않은 경우), 착색에 의해 나타나는 색으로서는 특별히 제한되지 않지만, 예를 들어 흑색, 청색, 적색 등의 농색인 것이 바람직하고, 특히 흑색인 것이 적합하다.
본 실시 형태에 있어서, 농색이란, 기본적으로는 L*a*b* 표색계에서 규정되는 L*이, 60 이하(0 내지 60)[바람직하게는 50 이하(0 내지 50), 더욱 바람직하게는 40이하(0 내지 40)]로 되는 짙은 색인 것을 의미하고 있다.
또한, 흑색이란, 기본적으로는, L*a*b* 표색계에서 규정되는 L*이, 35 이하(0 내지 35)[바람직하게는 30 이하(0 내지 30), 더욱 바람직하게는 25 이하(0 내지 25)]로 되는 흑색계 색인 것을 의미하고 있다. 또한, 흑색에 있어서, L*a*b* 표색계에서 규정되는 a*나 b*는, 각각 L*의 값에 따라 적절히 선택할 수 있다. a*나 b*로서는, 예를 들어 양쪽 모두 -10 내지 10인 것이 바람직하고, 보다 바람직하게는 -5 내지 5이며, 특히 -3 내지 3의 범위(그 중에서도 0 또는 거의 0)인 것이 적합하다.
또한, 본 실시 형태에 있어서, L*a*b* 표색계에서 규정되는 L*, a*, b*는 색채 색차계(상품명 「CR-200」미놀타사제; 색채 색차계)를 사용하여 측정함으로써 구해진다. 또한, L*a*b* 표색계는, 국제 조명 위원회(CIE)가 1976년에 권장한 색 공간이며, CIE1976(L*a*b*) 표색계라고 칭해지는 색 공간인 것을 의미하고 있다. 또한, L*a*b* 표색계는, 일본 공업 규격에서는 JIS Z 8729로 규정되어 있다.
반도체 이면용 필름을 착색시킬 때에는, 목적으로 하는 색에 따라, 색재(착색제)를 사용할 수 있다. 이러한 색재로서는, 흑색계 색재, 청색계 색재, 적색계 색재 등의 각종 농색계 색재를 적절하게 사용할 수 있으며, 특히 흑색계 색재가 적합하다. 색재로서는, 안료, 염료 등 어느 것이든 좋다. 색재는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 또한, 염료로서는, 산성 염료, 반응 염료, 직접 염료, 분산 염료, 양이온 염료 등의 어느 형태의 염료이든 사용하는 것이 가능하다. 또한, 안료도, 그 형태는 특별히 제한되지 않고, 공지의 안료로부터 적절히 선택하여 사용할 수 있다.
특히, 색재로서 염료를 사용하면, 반도체 이면용 필름 중에는, 염료가 용해에 의해 균일 또는 거의 균일하게 분산된 상태로 되기 때문에, 착색 농도가 균일 또는 거의 균일한 반도체 이면용 필름(나아가서는 다이싱 테이프 일체형 반도체 이면용 필름)을 용이하게 제조할 수 있다. 그로 인해, 색재로서 염료를 사용하면, 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 반도체 이면용 필름은, 착색 농도를 균일 또는 거의 균일하게 할 수 있어, 마킹성이나 외관성을 향상시킬 수 있다.
흑색계 색재로서는, 특별히 제한되지 않지만, 예를 들어 무기의 흑색계 안료, 흑색계 염료로부터 적절히 선택할 수 있다. 또한, 흑색계 색재로서는, 시안계 색재(청록색계 색재), 마젠타계 색재(적자색계 색재) 및 옐로우계 색재(황색계 색재)가 혼합된 색재 혼합물이어도 좋다. 흑색계 색재는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 물론, 흑색계 색재는, 흑색 이외의 색의 색재와 병용할 수도 있다.
구체적으로는, 흑색계 색재로서는, 예를 들어 카본 블랙(퍼니스 블랙, 채널 블랙, 아세틸렌 블랙, 서멀 블랙, 램프 블랙 등), 그래파이트(흑연), 산화구리, 이산화망간, 아조계 안료(아조메틴아조 블랙 등), 아닐린 블랙, 페릴렌 블랙, 티타늄 블랙, 시아닌 블랙, 활성탄, 페라이트(비자성 페라이트, 자성 페라이트 등), 마그네타이트, 산화크롬, 산화철, 이황화몰리브덴, 크롬 착체, 복합 산화물계 흑색 색소, 안트라퀴논계 유기 흑색 색소 등을 들 수 있다.
본 발명에서는, 흑색계 색재로서는, C.I. 솔벤트 블랙 3, 동 7, 동 22, 동 27, 동 29, 동 34, 동 43, 동 70, C.I. 다이렉트 블랙 17, 동 19, 동 22, 동 32, 동 38, 동 51, 동 71, C.I. 애시드 블랙 1, 동 2, 동 24, 동 26, 동 31, 동 48, 동 52, 동 107, 동 109, 동 110, 동 119, 동 154, C.I. 디스퍼스 블랙 1, 동 3, 동 10, 동 24 등의 블랙계 염료; C.I. 피그먼트 블랙 1, 동 7 등의 블랙계 안료 등도 이용할 수 있다.
이러한 흑색계 색재로서는, 예를 들어 상품명 「오일 블랙(Oil Black) BY」, 상품명 「오일 블랙 BS」, 상품명 「오일 블랙 HBB」, 상품명 「오일 블랙 803」, 상품명 「오일 블랙 860」, 상품명 「오일 블랙 5970」, 상품명 「오일 블랙 5906」, 상품명 「오일 블랙 5905」(오리엔트 가가꾸 고교 가부시끼가이샤제) 등이 시판되고 있다.
흑색계 색재 이외의 색재로서는, 예를 들어 시안계 색재, 마젠타계 색재, 옐로우계 색재 등을 들 수 있다. 시안계 색재로서는, 예를 들어 C.I. 솔벤트 블루 25, 동 36, 동 60, 동 70, 동 93, 동 95; C.I. 애시드 블루 6, 동 45 등의 시안계 염료; C.I. 피그먼트 블루 1, 동 2, 동 3, 동 15, 동 15:1, 동 15:2, 동 15:3, 동 15:4, 동 15:5, 동 15:6, 동 16, 동 17, 동 17:1, 동 18, 동 22, 동 25, 동 56, 동 60, 동 63, 동 65, 동 66; C.I. 배트 블루 4; 동 60, C.I. 피그먼트 그린 7 등의 시안계 안료 등을 들 수 있다.
또한, 마젠타계 색재에 있어서, 마젠타계 염료로서는, 예를 들어 C.I. 솔벤트 레드 1, 동 3, 동 8, 동 23, 동 24, 동 25, 동 27, 동 30, 동 49, 동 52, 동 58, 동 63, 동 81, 동 82, 동 83, 동 84, 동 100, 동 109, 동 111, 동 121, 동 122; C.I. 디스퍼스 레드 9; C.I. 솔벤트 바이올렛 8, 동 13, 동 14, 동 21, 동 27; C.I. 디스퍼스 바이올렛 1; C.I. 베이식 레드 1, 동 2, 동 9, 동 12, 동 13, 동 14, 동 15, 동 17, 동 18, 동 22, 동 23, 동 24, 동 27, 동 29, 동 32, 동 34, 동 35, 동 36, 동 37, 동 38, 동 39, 동 40; C.I. 베이식 바이올렛 1, 동 3, 동 7, 동 10, 동 14, 동 15, 동 21, 동 25, 동 26, 동 27, 28 등을 들 수 있다.
마젠타계 색재에 있어서, 마젠타계 안료로서는, 예를 들어 C.I. 피그먼트 레드 1, 동 2, 동 3, 동 4, 동 5, 동 6, 동 7, 동 8, 동 9, 동 10, 동 11, 동 12, 동 13, 동 14, 동 15, 동 16, 동 17, 동 18, 동 19, 동 21, 동 22, 동 23, 동 30, 동 31, 동 32, 동 37, 동 38, 동 39, 동 40, 동 41, 동 42, 동 48:1, 동 48:2, 동 48:3, 동 48:4, 동 49, 동 49:1, 동 50, 동 51, 동 52, 동 52:2, 동 53:1, 동 54, 동 55, 동 56, 동 57:1, 동 58, 동 60, 동 60:1, 동 63, 동 63:1, 동 63:2, 동 64, 동 64:1, 동 67, 동 68, 동 81, 동 83, 동 87, 동 88, 동 89, 동 90, 동 92, 동 101, 동 104, 동 105, 동 106, 동 108, 동 112, 동 114, 동 122, 동 123, 동 139, 동 144, 동 146, 동 147, 동 149, 동 150, 동 151, 동 163, 동 166, 동 168, 동 170, 동 171, 동 172, 동 175, 동 176, 동 177, 동 178, 동 179, 동 184, 동 185, 동 187, 동 190, 동 193, 동 202, 동 206, 동 207, 동 209, 동 219, 동 222, 동 224, 동 238, 동 245; C.I. 피그먼트 바이올렛 3, 동 9, 동 19, 동 23, 동 31, 동 32, 동 33, 동 36, 동 38, 동 43, 동 50; C.I. 배트 레드 1, 동 2, 동 10, 동 13, 동 15, 동 23, 동 29, 동 35 등을 들 수 있다.
또한, 옐로우계 색재로서는, 예를 들어 C.I. 솔벤트 옐로우 19, 동 44, 동 77, 동 79, 동 81, 동 82, 동 93, 동 98, 동 103, 동 104, 동 112, 동 162 등의 옐로우계 염료; C.I. 피그먼트 오렌지 31, 동 43; C.I. 피그먼트 옐로우 1, 동 2, 동 3, 동 4, 동 5, 동 6, 동 7, 동 10, 동 11, 동 12, 동 13, 동 14, 동 15, 동 16, 동 17, 동 23, 동 24, 동 34, 동 35, 동 37, 동 42, 동 53, 동 55, 동 65, 동 73, 동 74, 동 75, 동 81, 동 83, 동 93, 동 94, 동 95, 동 97, 동 98, 동 100, 동 101, 동 104, 동 108, 동 109, 동 110, 동 113, 동 114, 동 116, 동 117, 동 120, 동 128, 동 129, 동 133, 동 138, 동 139, 동 147, 동 150, 동 151, 동 153, 동 154, 동 155, 동 156, 동 167, 동 172, 동 173, 동 180, 동 185, 동 195; C.I. 배트 옐로우 1, 동 3, 동 20 등의 옐로우계 안료 등을 들 수 있다.
시안계 색재, 마젠타계 색재, 옐로우계 색재 등의 각종 색재는, 각각 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 또한, 시안계 색재, 마젠타계 색재, 옐로우계 색재 등의 각종 색재를 2종 이상 사용하는 경우, 이들 색재의 혼합 비율(또는 배합 비율)로서는, 특별히 제한되지 않고, 각 색재의 종류나 목적으로 하는 색 등에 따라 적절히 선택할 수 있다.
반도체 이면용 필름(2)을 착색시키는 경우, 그의 착색 형태는 특별히 제한되지 않는다. 예를 들어, 반도체 이면용 필름은, 착색제가 첨가된 단층의 필름 형상물이어도 좋다. 또한, 적어도 열경화성 수지에 의해 형성된 수지층과, 착색제층이 적어도 적층된 적층 필름이어도 좋다. 또한, 반도체 이면용 필름(2)이 수지층과 착색제층의 적층 필름인 경우, 적층 형태의 반도체 이면용 필름(2)으로서는, 수지층/착색제층/수지층의 적층 형태를 갖고 있는 것이 바람직하다. 이 경우, 착색제층 양측의 2개의 수지층은, 동일한 조성의 수지층이어도 좋고, 상이한 조성의 수지층이어도 좋다.
반도체 이면용 필름(2)에는, 필요에 따라 다른 첨가제를 적절하게 배합할 수 있다. 다른 첨가제로서는, 예를 들어 충전제(필러), 난연제, 실란 커플링제, 이온 트랩제 외에, 증량제, 노화 방지제, 산화 방지제, 계면 활성제 등을 들 수 있다.
상기 충전제로서는, 무기 충전제, 유기 충전제 중 어느 것이든 상관없지만, 무기 충전제가 적합하다. 무기 충전제 등의 충전제의 배합에 의해, 반도체 이면용 필름에 도전성의 부여나 열전도성의 향상, 탄성률의 조절 등을 도모할 수 있다. 또한, 반도체 이면용 필름(2)으로서는 도전성이어도 좋고, 비도전성이어도 좋다. 상기 무기 충전제로서는, 예를 들어 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 기타 카본 등으로 이루어지는 다양한 무기 분말 등을 들 수 있다. 충전제는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 충전제로서는, 그 중에서도 실리카, 특히 용융 실리카가 적합하다. 또한, 무기 충전제의 평균 입경은 0.1㎛ 내지 80㎛의 범위 내인 것이 바람직하다. 무기 충전제의 평균 입경은, 예를 들어 레이저 회절형 입도 분포 측정 장치에 의해 측정할 수 있다.
상기 충전제(특히 무기 충전제)의 배합량은, 유기 수지 성분 100중량부에 대하여 80중량부 이하(0중량부 내지 80중량부)인 것이 바람직하고, 특히 0중량부 내지 70중량부인 것이 적합하다.
또한, 상기 난연제로서는, 예를 들어 삼산화안티몬, 오산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 난연제는, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 상기 실란 커플링제로서는, 예를 들어 β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 실란 커플링제는, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 상기 이온 트랩제로서는, 예를 들어 히드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이온 트랩제는, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
반도체 이면용 필름(2)은, 예를 들어 에폭시 수지 등의 열경화성 수지와, 필요에 따라 아크릴 수지 등의 열가소성 수지와, 필요에 따라 용매나 다른 첨가제 등을 혼합하여 수지 조성물을 제조하고, 필름 형상의 층으로 형성하는 관용의 방법을 이용하여 형성할 수 있다. 구체적으로는, 예를 들어 상기 수지 조성물을, 다이싱 테이프의 점착제층(32) 상에 도포하는 방법, 적당한 세퍼레이터(박리지 등) 상에 상기 수지 조성물을 도포하여 수지층(또는 접착제층)을 형성하고, 이것을 점착제층(32) 상에 전사(이착)하는 방법 등에 의해, 반도체 이면용 필름으로서의 필름 형상의 층(접착제층)을 형성할 수 있다. 또한, 상기 수지 조성물은, 용액이어도 좋고 분산액이어도 좋다.
또한, 반도체 이면용 필름(2)이, 에폭시 수지 등의 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 반도체 이면용 필름은, 반도체 웨이퍼에 적용하기 전의 단계에서는, 열경화성 수지가 미경화 또는 부분 경화의 상태이다. 이 경우, 반도체 웨이퍼에 적용 후에(구체적으로는, 통상 플립 칩 본딩 공정에서 밀봉재를 경화할 때에), 반도체 이면용 필름 중의 열경화성 수지를 완전히 또는 거의 완전히 경화시킨다.
이와 같이, 반도체 이면용 필름은, 열경화성 수지를 포함하고 있어도, 상기 열경화성 수지는 미경화 또는 부분 경화의 상태이기 때문에, 반도체 이면용 필름의 겔 분율로서는, 특별히 제한되지 않지만, 예를 들어 50중량％ 이하(0중량％ 내지 50중량％)의 범위로부터 적절히 선택할 수 있고, 바람직하게는 30중량％ 이하(0중량％ 내지 30중량％)이며, 특히 10중량％ 이하(0중량％ 내지 10중량％)인 것이 적합하다. 반도체 이면용 필름의 겔 분율의 측정 방법은, 이하의 측정 방법에 의해 측정할 수 있다.
<겔 분율의 측정 방법>
반도체 이면용 필름으로부터 약 0.1g을 샘플링하여 정칭하고(시료의 중량), 상기 샘플을 메쉬 형상 시트로 감싼 후, 약 50ml의 톨루엔 중에 실온에서 1주일 침지시킨다. 그 후, 용제 불용분(메쉬 형상 시트의 내용물)을 톨루엔으로부터 취출하고, 130℃에서 약 2시간 건조시키고, 건조 후의 용제 불용분을 칭량하여(침지·건조 후의 중량), 하기 식(a)로부터 겔 분율(중량％)을 산출한다.
겔 분율(중량％)=[(침지·건조 후의 중량)/(시료의 중량)]×100 (a)
또한, 반도체 이면용 필름의 겔 분율은, 수지 성분의 종류나 그의 함유량, 가교제의 종류나 그의 함유량 외에, 가열 온도나 가열 시간 등에 의해 컨트롤할 수 있다.
본 발명에 있어서, 반도체 이면용 필름은, 에폭시 수지 등의 열경화성 수지를 포함하는 수지 조성물에 의해 형성된 필름 형상물인 경우, 반도체 웨이퍼에 대한 밀착성을 유효하게 발휘할 수 있다.
또한, 반도체 웨이퍼의 다이싱 공정에서는 절삭수를 사용하는 점에서, 반도체 이면용 필름이 흡습하여, 상태(常態) 이상의 함수율이 되는 경우가 있다. 이러한 고 함수율인 채로 플립 칩 본딩을 행하면, 반도체 이면용 필름(2)과 반도체 웨이퍼 또는 그의 가공체(반도체)의 접착 계면에 수증기가 저류되어, 들뜸이 발생하는 경우가 있다. 따라서, 반도체 이면용 필름으로서는, 투습성이 높은 코어 재료를 양면에 형성한 구성으로 함으로써, 수증기가 확산되어, 이러한 문제를 피하는 것이 가능하게 된다. 이러한 관점에서, 코어 재료의 편면 또는 양면에 반도체 이면용 필름(2, 12)을 형성한 다층 구조를 반도체 이면용 필름으로서 사용해도 좋다. 상기 코어 재료로서는, 필름(예를 들어 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카르보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 실리콘 기판 또는 유리 기판 등을 들 수 있다.
반도체 이면용 필름(2)의 두께(적층 필름의 경우에는 총 두께)는 특별히 한정되지 않지만, 예를 들어 2㎛ 내지 200㎛ 정도의 범위로부터 적절히 선택할 수 있다. 또한, 상기 두께는 4㎛ 내지 160㎛ 정도가 바람직하고, 6㎛ 내지 100㎛ 정도가 보다 바람직하고, 10㎛ 내지 80㎛ 정도가 특히 바람직하다.
상기 반도체 이면용 필름(2)의 미경화 상태에 있어서의 23℃에서의 인장 저장 탄성률은 1GPa 이상(예를 들어, 1GPa 내지 50GPa)인 것이 바람직하고, 보다 바람직하게는 2GPa 이상이며, 특히 3GPa 이상인 것이 적합하다. 상기 인장 저장 탄성률이 1GPa 이상이면, 반도체 칩을 반도체 이면용 필름(2)과 함께 다이싱 테이프의 점착제층(32)으로부터 박리시킨 후, 반도체 이면용 필름(2)을 지지체 상에 적재하고, 수송 등을 행했을 때에, 반도체 이면용 필름이 지지체에 접착하는 것을 유효하게 억제 또는 방지할 수 있다. 또한, 상기 지지체는, 예를 들어 캐리어 테이프에 있어서의 톱 테이프나 보텀 테이프 등을 의미한다. 또한, 반도체 이면용 필름(2)이 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 전술한 바와 같이, 열경화성 수지는, 통상 미경화 또는 부분 경화의 상태이므로, 반도체 이면용 필름의 23℃에서의 탄성률은, 통상, 열경화성 수지가 미경화 상태 또는 부분 경화 상태에서의 23℃에서의 탄성률이 된다.
여기서, 반도체 이면용 필름(2)은 단층이어도 좋고 복수의 층이 적층된 적층 필름이어도 좋지만, 적층 필름의 경우, 상기 미경화 상태에 있어서의 23℃에서의 인장 저장 탄성률은 적층 필름 전체적으로 1GPa 이상(예를 들어, 1GPa 내지 50GPa)의 범위이면 된다. 또한, 반도체 이면용 필름의 미경화 상태에 있어서의 상기 인장 저장 탄성률(23℃)은, 수지 성분(열가소성 수지, 열경화성 수지)의 종류나 그의 함유량, 실리카 필러 등의 충전재의 종류나 그의 함유량 등에 의해 컨트롤할 수 있다. 또한, 반도체 이면용 필름(2)이 복수의 층이 적층된 적층 필름인 경우(반도체 이면용 필름이 적층의 형태를 갖고 있는 경우), 그 적층 형태로서는, 예를 들어 웨이퍼 접착층과 레이저 마크층으로 이루어지는 적층 형태 등을 예시할 수 있다. 또한, 이러한 웨이퍼 접착층과 레이저 마크층 사이에는, 다른층(중간층, 광선 차단층, 보강층, 착색층, 기재층, 전자파 차단층, 열전도층, 점착층 등)이 형성되어도 좋다. 또한, 웨이퍼 접착층은 웨이퍼에 대하여 우수한 밀착성(접착성)을 발휘하는 층이며, 웨이퍼의 이면과 접촉하는 층이다. 한편, 레이저 마크층은 우수한 레이저 마킹성을 발휘하는 층이며, 반도체 칩의 이면에 레이저 마킹을 행할 때에 이용되는 층이다.
또한, 상기 인장 저장 탄성률은, 다이싱 테이프(3)에 적층시키지 않고, 미경화 상태의 반도체 이면용 필름(2)을 제작하고, 레오메트릭사제의 동적 점탄성 측정 장치 「솔리드 애널라이저(Solid Analyzer) RS A2」를 사용하여, 인장 모드에서, 샘플 폭: 10mm, 샘플 길이: 22.5mm, 샘플 두께: 0.2mm에서, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기 하에서, 소정의 온도(23℃)에서 측정하여, 얻어진 인장 저장 탄성률의 값으로 했다.
상기 반도체 이면용 필름(2)은, 적어도 한쪽 면이 세퍼레이터(박리 라이너)에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 예를 들어, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 경우, 반도체 이면용 필름의 한쪽 면에만 세퍼레이터가 설치되어 있어도 좋고, 한편, 다이싱 테이프와 일체화되지 않은 반도체 이면용 필름의 경우, 반도체 이면용 필름의 편면 또는 양면에 세퍼레이터가 설치되어 있어도 좋다. 세퍼레이터는, 실용에 제공할 때까지 반도체 이면용 필름을 보호하는 보호재로서의 기능을 갖고 있다. 또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 경우, 세퍼레이터는, 또한 다이싱 테이프의 기재 상의 점착제층(32)에 반도체 이면용 필름(2)을 전사할 때의 지지 기재로서 사용할 수 있다. 세퍼레이터는, 반도체 이면용 필름 상에 반도체 웨이퍼를 부착할 때에 박리된다. 세퍼레이터로서는, 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름(폴리에틸렌테레프탈레이트 등)이나 종이 등도 사용 가능하다. 또한, 세퍼레이터는 종래 공지의 방법에 의해 형성할 수 있다. 또한, 세퍼레이터의 두께 등도 특별히 제한되지 않는다.
반도체 이면용 필름(2)이 다이싱 테이프(3)에 적층되어 있지 않은 경우, 반도체 이면용 필름(2)은, 양면에 박리층을 갖는 세퍼레이터를 1매 사용하여 롤 형상으로 권회된 형태로, 양면에 박리층을 갖는 세퍼레이터에 의해 보호되어 있어도 좋고, 적어도 한쪽 면에 박리층을 갖는 세퍼레이터에 의해 보호되어 있어도 좋다.
또한, 반도체 이면용 필름(2)에 있어서의 가시광(파장: 400nm 내지 800nm)의 광선 투과율(가시광 투과율)은, 특별히 제한되지 않지만, 예를 들어 20％ 이하(0％ 내지 20％)의 범위인 것이 바람직하고, 보다 바람직하게는 10％ 이하(0％ 내지 10％), 특히 바람직하게는 5％ 이하(0％ 내지 5％)이다. 반도체 이면용 필름(2)은, 가시광 투과율이 20％보다 크면, 광선 통과에 의해, 반도체 소자에 악영향을 미칠 우려가 있다. 또한, 상기 가시광 투과율(％)은, 반도체 이면용 필름(2)의 수지 성분의 종류나 그의 함유량, 착색제(안료나 염료 등)의 종류나 그의 함유량, 무기 충전재의 함유량 등에 의해 컨트롤할 수 있다.
반도체 이면용 필름(2)의 가시광 투과율(％)은, 다음과 같이 하여 측정할 수 있다. 즉, 두께(평균 두께) 20㎛의 반도체 이면용 필름(2) 단체를 제작한다. 이어서, 반도체 이면용 필름(2)에 대하여, 파장: 400nm 내지 800nm의 가시광선[장치: 시마즈 세이사꾸쇼제의 가시광 발생 장치(상품명 「어브솝션 스펙트로 포토미터(ABSORPTION SPECTRO PHOTOMETER)」)]를 소정의 강도로 조사하여, 투과한 가시광선의 강도를 측정한다. 또한, 가시광선이 반도체 이면용 필름(2)을 투과하는 전후의 강도 변화로부터, 가시광 투과율의 값을 구할 수 있다. 또한, 20㎛의 두께가 아닌 반도체 이면용 필름(2)의 가시광 투과율(％; 파장: 400nm 내지 800nm)의 값에 의해, 두께: 20㎛의 반도체 이면용 필름(2)의 가시광 투과율(％; 파장: 400nm 내지 800nm)을 도출하는 것도 가능하다. 또한, 본 발명에서는, 두께 20㎛의 반도체 이면용 필름(2)의 경우에 있어서의 가시광 투과율(％)을 구하고 있지만, 본 발명에 따른 반도체 이면용 필름은 두께 20㎛의 것에 한정되는 취지가 아니다.
또한, 반도체 이면용 필름(2)으로서는, 그의 흡습률이 낮은 쪽이 바람직하다. 구체적으로는, 상기 흡습률은 1중량％ 이하가 바람직하고, 보다 바람직하게는 0.8중량％ 이하이다. 상기 흡습률을 1중량％ 이하로 함으로써, 레이저 마킹성을 향상시킬 수 있다. 또한, 예를 들어 리플로우 공정에 있어서, 반도체 이면용 필름(2)과 반도체 소자 사이에서 보이드의 발생 등을 억제 또는 방지할 수도 있다. 또한, 상기 흡습률은, 반도체 이면용 필름(2)을, 온도 85℃, 상대 습도 85％RH의 분위기 하에서 168시간 방치하기 전후의 중량 변화에 따라 산출한 값이다. 반도체 이면용 필름(2)이 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 상기 흡습률은, 열경화 후의 반도체 이면용 필름에 대하여, 온도 85℃, 상대 습도 85％RH의 분위기 하에서 168시간 방치했을 때의 값을 의미한다. 또한, 상기 흡습률은, 예를 들어 무기 필러의 첨가량을 변화시킴으로써 조정할 수 있다.
또한, 반도체 이면용 필름(2)으로서는, 휘발분의 비율이 적은 쪽이 바람직하다. 구체적으로는, 가열 처리 후의 반도체 이면용 필름(2)의 중량 감소율(중량 감소량의 비율)이 1중량％ 이하가 바람직하고, 0.8중량％ 이하가 보다 바람직하다. 가열 처리의 조건은, 예를 들어 가열 온도 250℃, 가열 시간 1시간이다. 상기 중량 감소율을 1중량％ 이하로 함으로써, 레이저 마킹성을 향상시킬 수 있다. 또한, 예를 들어 리플로우 공정에 있어서, 플립 칩형 반도체 장치에 균열이 발생하는 것을 억제 또는 방지할 수 있다. 상기 중량 감소율은, 예를 들어 무연 땜납 리플로우 시의 균열 발생을 감소시킬 수 있는 무기물을 첨가함으로써 조정할 수 있다. 또한, 반도체 이면용 필름(2)이 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 상기 중량 감소율은, 열경화 후의 반도체 이면용 필름에 대하여, 가열 온도 250℃, 가열 시간 1시간의 조건 하에서 가열했을 때의 값을 의미한다.
(다이싱 테이프)
상기 다이싱 테이프(3)는, 기재(31) 상에 점착제층(32)이 형성되어 구성되어 있다. 이와 같이, 다이싱 테이프(3)는, 기재(31)와, 점착제층(32)이 적층된 구성을 갖고 있으면 된다. 기재(지지 기재)는 점착제층 등의 지지 모체로서 사용할 수 있다. 상기 기재(31)는 방사선 투과성을 갖고 있는 것이 바람직하다. 상기 기재(31)로서는, 예를 들어 종이 등의 종이계 기재; 천, 부직포, 펠트, 네트 등의 섬유계 기재; 금속박, 금속판 등의 금속계 기재; 플라스틱의 필름이나 시트 등의 플라스틱계 기재; 고무 시트 등의 고무계 기재; 발포 시트 등의 발포체나, 이들의 적층체[특히, 플라스틱계 기재와 다른 기재의 적층체나, 플라스틱 필름(또는 시트)끼리의 적층체 등] 등의 적절한 박엽체를 사용할 수 있다. 본 발명에서는, 기재로서는, 플라스틱의 필름이나 시트 등의 플라스틱계 기재를 적절하게 사용할 수 있다. 이러한 플라스틱재에 있어서의 소재로서는, 예를 들어 폴리에틸렌(PE), 폴리프로필렌(PP), 에틸렌-프로필렌 공중합체 등의 올레핀계 수지; 에틸렌-아세트산비닐 공중합체(EVA), 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르(랜덤, 교대) 공중합체 등의 에틸렌을 단량체 성분으로 하는 공중합체; 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리부틸렌테레프탈레이트(PBT) 등의 폴리에스테르; 아크릴계 수지; 폴리염화비닐(PVC); 폴리우레탄; 폴리카르보네이트; 폴리페닐렌술피드(PPS); 폴리아미드(나일론), 전체 방향족 폴리아미드(아라미드) 등의 아미드계 수지; 폴리에테르에테르케톤(PEEK); 폴리이미드; 폴리에테르이미드; 폴리염화비닐리덴; ABS(아크릴로니트릴-부타디엔-스티렌 공중합체); 셀룰로오스계 수지; 실리콘 수지; 불소 수지 등을 들 수 있다.
또한 기재(31)의 재료로서는, 상기 수지의 가교체 등의 중합체를 들 수 있다. 상기 플라스틱 필름은, 비연신으로 사용해도 좋고, 필요에 따라 1축 또는 2축의 연신 처리를 실시한 것을 사용해도 좋다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 의하면, 다이싱 후에 그의 기재(31)를 열수축시킴으로써 점착제층(32)과 반도체 이면용 필름(2)의 접착 면적을 저하시켜, 반도체 칩의 회수의 용이화를 도모할 수 있다.
기재(31)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해, 관용의 표면 처리, 예를 들어 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예를 들어, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재(31)는, 동종 또는 이종의 것을 적절하게 선택하여 사용할 수 있고, 필요에 따라 수종을 블렌드한 것을 사용할 수 있다. 또한, 기재(31)에는, 대전 방지능을 부여하기 위해, 상기한 기재(31) 상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30 내지 500Å 정도인 도전성 물질의 증착층을 형성할 수 있다. 기재(31)는 단층 혹은 2층 이상의 복층이어도 좋다.
기재(31)의 두께(적층체의 경우에는 총 두께)는, 특별히 제한되지 않고, 강도나 유연성, 사용 목적 등에 따라 적절하게 선택할 수 있는데, 예를 들어 일반적으로는 1000㎛ 이하(예를 들어, 1㎛ 내지 1000㎛), 바람직하게는 10㎛ 내지 500㎛, 더욱 바람직하게는 20㎛ 내지 300㎛, 특히 30㎛ 내지 200㎛ 정도이지만, 이들에 한정되지 않는다.
또한, 기재(31)에는, 본 발명의 효과 등을 손상시키지 않는 범위에서, 각종 첨가제(착색제, 충전제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 난연제 등)가 포함되어 있어도 좋다.
상기 점착제층(32)은 점착제에 의해 형성되어 있고, 점착성을 갖고 있다. 이러한 점착제로서는, 특별히 제한되지 않고, 공지의 점착제 중에서 적절히 선택할 수 있다. 구체적으로는, 점착제로서는, 예를 들어 아크릴계 점착제, 고무계 점착제, 비닐알킬에테르계 점착제, 실리콘계 점착제, 폴리에스테르계 점착제, 폴리아미드계 점착제, 우레탄계 점착제, 불소계 점착제, 스티렌-디엔 블록 공중합체계 점착제, 이들 점착제에 융점이 약 200℃ 이하인 열용융성 수지를 배합한 크리프 특성 개량형 점착제 등의 공지된 점착제(예를 들어, 일본 특허 공개 소56-61468호 공보, 일본 특허 공개 소61-174857호 공보, 일본 특허 공개 소63-17981호 공보, 일본 특허 공개 소56-13040호 공보 등 참조) 중에서 상기 특성을 갖는 점착제를 적절히 선택하여 사용할 수 있다. 또한, 점착제로서는, 방사선 경화형 점착제(또는 에너지선 경화형 점착제)나, 열팽창성 점착제를 사용할 수도 있다. 점착제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
상기 점착제로서는, 아크릴계 점착제, 고무계 점착제를 적절하게 사용할 수 있고, 특히 아크릴계 점착제가 적합하다. 아크릴계 점착제로서는, (메트)아크릴산알킬에스테르의 1종 또는 2종 이상을 단량체 성분으로서 사용한 아크릴계 중합체(단독중합체 또는 공중합체)를 베이스 중합체로 하는 아크릴계 점착제를 들 수 있다.
상기 아크릴계 점착제에 있어서의 (메트)아크릴산알킬에스테르로서는, 예를 들어 (메트)아크릴산메틸, (메트)아크릴산에틸, (메트)아크릴산프로필, (메트)아크릴산이소프로필, (메트)아크릴산부틸, (메트)아크릴산이소부틸, (메트)아크릴산s-부틸, (메트)아크릴산t-부틸, (메트)아크릴산펜틸, (메트)아크릴산헥실, (메트)아크릴산헵틸, (메트)아크릴산옥틸, (메트)아크릴산2-에틸헥실, (메트)아크릴산이소옥틸, (메트)아크릴산노닐, (메트)아크릴산이소노닐, (메트)아크릴산데실, (메트)아크릴산이소데실, (메트)아크릴산운데실, (메트)아크릴산도데실, (메트)아크릴산트리데실, (메트)아크릴산테트라데실, (메트)아크릴산펜타데실, (메트)아크릴산헥사데실, (메트)아크릴산헵타데실, (메트)아크릴산옥타데실, (메트)아크릴산노나데실, (메트)아크릴산에이코실 등의 (메트)아크릴산알킬에스테르 등을 들 수 있다. (메트)아크릴산알킬에스테르로서는, 알킬기의 탄소수가 4 내지 18인 (메트)아크릴산알킬에스테르가 적합하다. 또한, (메트)아크릴산알킬에스테르의 알킬기는, 직쇄상 또는 분지쇄상의 어느 것이어도 좋다.
또한, 상기 아크릴계 중합체는, 응집력, 내열성, 가교성 등의 개질을 목적으로 하여, 필요에 따라, 상기 (메트)아크릴산알킬에스테르와 공중합 가능한 다른 단량체 성분(공중합성 단량체 성분)에 대응하는 단위를 포함하고 있어도 좋다. 이러한 공중합성 단량체 성분으로서는, 예를 들어 (메트)아크릴산(아크릴산, 메타크릴산), 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 단량체; 무수 말레산, 무수 이타콘산 등의 산 무수물기 함유 단량체; (메트)아크릴산히드록시에틸, (메트)아크릴산히드록시프로필, (메트)아크릴산히드록시부틸, (메트)아크릴산히드록시헥실, (메트)아크릴산히드록시옥틸, (메트)아크릴산히드록시데실, (메트)아크릴산히드록시라우릴, (4-히드록시메틸시클로헥실)메틸메타크릴레이트 등의 히드록실기 함유 단량체; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 단량체; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 단량체; (메트)아크릴아미드, N,N-디메틸(메트)아크릴아미드, N-부틸(메트)아크릴아미드, N-메틸올(메트)아크릴아미드, N-메틸올프로판(메트)아크릴아미드 등의 (N-치환)아미드계 단량체; (메트)아크릴산아미노에틸, (메트)아크릴산N,N-디메틸아미노에틸, (메트)아크릴산t-부틸아미노에틸 등의 (메트)아크릴산아미노알킬계 단량체; (메트)아크릴산메톡시에틸, (메트)아크릴산에톡시에틸 등의 (메트)아크릴산알콕시알킬계 단량체; 아크릴로니트릴, 메타크릴로니트릴 등의 시아노아크릴레이트 단량체; (메트)아크릴산글리시딜 등의 에폭시기 함유 아크릴계 단량체; 스티렌, α-메틸스티렌 등의 스티렌계 단량체; 아세트산비닐, 프로피온산비닐 등의 비닐에스테르계 단량체; 이소프렌, 부타디엔, 이소부틸렌 등의 올레핀계 단량체; 비닐에테르 등의 비닐에테르계 단량체; N-비닐피롤리돈, 메틸비닐피롤리돈, 비닐피리딘, 비닐피페리돈, 비닐피리미딘, 비닐피페라진, 비닐피라진, 비닐피롤, 비닐이미다졸, 비닐옥사졸, 비닐모르폴린, N-비닐카르복실산아미드류, N-비닐카프로락탐 등의 질소 함유 단량체; N-시클로헥실말레이미드, N-이소프로필말레이미드, N-라우릴말레이미드, N-페닐말레이미드 등의 말레이미드계 단량체; N-메틸이타콘이미드, N-에틸이타콘이미드, N-부틸이타콘이미드, N-옥틸이타콘이미드, N-2-에틸헥실이타콘이미드, N-시클로헥실이타콘이미드, N-라우릴이타콘이미드 등의 이타콘이미드계 단량체; N-(메트)아크릴로일옥시메틸렌숙신이미드, N-(메트)아크릴로일-6-옥시헥사메틸렌숙신이미드, N-(메트)아크릴로일-8-옥시옥타메틸렌숙신이미드 등의 숙신이미드계 단량체; (메트)아크릴산폴리에틸렌글리콜, (메트)아크릴산폴리프로필렌글리콜, (메트)아크릴산메톡시에틸렌글리콜, (메트)아크릴산메톡시폴리프로필렌글리콜 등의 글리콜계 아크릴에스테르 단량체; (메트)아크릴산테트라히드로푸르푸릴, 불소(메트)아크릴레이트, 실리콘(메트)아크릴레이트 등의 복소환, 할로겐 원자, 규소 원자 등을 갖는 아크릴산에스테르계 단량체; 헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리트리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 에폭시아크릴레이트, 폴리에스테르아크릴레이트, 우레탄아크릴레이트, 디비닐벤젠, 부틸디(메트)아크릴레이트, 헥실디(메트)아크릴레이트 등의 다관능 단량체 등을 들 수 있다. 이들 공중합성 단량체 성분은 1종 또는 2종 이상 사용할 수 있다.
점착제로서 방사선 경화형 점착제(또는 에너지선 경화형 점착제)를 사용하는 경우, 방사선 경화형 점착제(조성물)로서는, 예를 들어 라디칼 반응성 탄소-탄소 이중 결합을 중합체 측쇄 또는 주쇄 중 혹은 주쇄 말단에 갖는 중합체를 베이스 중합체로서 사용한 내재형의 방사선 경화형 점착제나, 점착제 중에 자외선 경화성의 단량체 성분이나 올리고머 성분이 배합된 방사선 경화형 점착제 등을 들 수 있다. 또한, 점착제로서 열팽창성 점착제를 사용하는 경우, 열팽창성 점착제로서는, 예를 들어 점착제와 발포제(특히 열팽창성 미소구)를 포함하는 열팽창성 점착제 등을 들 수 있다.
본 발명에서는, 점착제층(32)에는, 본 발명의 효과를 손상시키지 않는 범위에서, 각종 첨가제(예를 들어, 점착 부여 수지, 착색제, 증점제, 증량제, 충전제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 가교제 등)가 포함되어 있어도 좋다.
상기 가교제로서는, 특별히 제한되지 않고, 공지의 가교제를 사용할 수 있다. 구체적으로는, 가교제로서는, 이소시아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제 외에, 요소계 가교제, 금속 알콕시드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카르보디이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있고, 이소시아네이트계 가교제나 에폭시계 가교제가 적합하다. 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다. 또한, 가교제의 사용량은, 특별히 제한되지 않는다.
상기 이소시아네이트계 가교제로서는, 예를 들어 1,2-에틸렌디이소시아네이트, 1,4-부틸렌디이소시아네이트, 1,6-헥사메틸렌디이소시아네이트 등의 저급 지방족 폴리이소시아네이트류; 시클로펜틸렌디이소시아네이트, 시클로헥실렌디이소시아네이트, 이소포론디이소시아네이트, 수소 첨가 톨릴렌디이소시아네이트, 수소 첨가 크실렌디이소시아네이트 등의 지환족 폴리이소시아네이트류; 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 4,4'-디페닐메탄디이소시아네이트, 크실릴렌디이소시아네이트 등의 방향족 폴리이소시아네이트류 등을 들 수 있고, 그 외, 트리메틸올프로판/톨릴렌디이소시아네이트 삼량체 부가물[닛본 폴리우레탄 고교(주)제, 상품명 「코로네이트 L」], 트리메틸올프로판/헥사메틸렌디이소시아네이트 삼량체 부가물[닛본 폴리우레탄 고교(주)제, 상품명 「코로네이트 HL」] 등도 사용된다. 또한, 상기 에폭시계 가교제로서는, 예를 들어 N,N,N',N'-테트라글리시딜-m-크실렌디아민, 디글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)시클로헥산, 1,6-헥산디올디글리시딜에테르, 네오펜틸글리콜디글리시딜에테르, 에틸렌글리콜디글리시딜에테르, 프로필렌글리콜디글리시딜에테르, 폴리에틸렌글리콜디글리시딜에테르, 폴리프로필렌글리콜디글리시딜에테르, 소르비톨폴리글리시딜에테르, 글리세롤폴리글리시딜에테르, 펜타에리트리톨폴리글리시딜에테르, 폴리글리세롤폴리글리시딜에테르, 소르비탄폴리글리시딜에테르, 트리메틸올프로판폴리글리시딜에테르, 아디프산디글리시딜에스테르, o-프탈산디글리시딜에스테르, 트리글리시딜-트리스(2-히드록시에틸)이소시아누레이트, 레조르신디글리시딜에테르, 비스페놀-S-디글리시딜에테르 외에, 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
또한, 본 발명에서는, 가교제를 사용하는 대신, 혹은, 가교제를 사용함과 함께, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
점착제층(32)은, 예를 들어 점착제(감압 접착제)와, 필요에 따라 용매나 다른 첨가제 등을 혼합하여, 시트 형상의 층으로 형성하는 관용의 방법을 이용하여 형성할 수 있다. 구체적으로는, 예를 들어 점착제 및 필요에 따라 용매나 다른 첨가제를 포함하는 혼합물을 기재(31) 상에 도포하는 방법, 적당한 세퍼레이터(박리지 등) 상에 상기 혼합물을 도포하여 점착제층(32)을 형성하고, 이것을 기재(31) 상에 전사(이착)하는 방법 등에 의해 점착제층(32)을 형성할 수 있다.
점착제층(32)의 두께는 특별히 제한되지 않고, 예를 들어 5㎛ 내지 300㎛(바람직하게는 5㎛ 내지 200㎛, 더욱 바람직하게는 5㎛ 내지 100㎛, 특히 바람직하게는 7㎛ 내지 50㎛) 정도이다. 점착제층(32)의 두께가 상기 범위 내이면, 적당한 점착력을 발휘할 수 있다. 또한, 점착제층(32)은 단층, 복층의 어느 것이든 좋다.
상기 다이싱 테이프(3)의 점착제층(32)의 플립 칩형 반도체 이면용 필름(2)에 대한 접착력(23℃, 박리 각도 180도, 박리 속도 300mm/분)은, 0.02N/20mm 내지 10N/20mm의 범위가 바람직하고, 0.05N/20mm 내지 5N/20mm의 범위가 보다 바람직하다. 상기 접착력을 0.02N/20mm 이상으로 함으로써, 반도체 웨이퍼의 다이싱 시에 반도체 소자가 칩 비산하는 것을 방지할 수 있다. 그 한편, 상기 접착력을 10N/20mm 이하로 함으로써, 반도체 소자를 픽업할 때에 당해 반도체 소자의 박리가 곤란해지거나, 점착제 잔여가 발생하는 것을 방지할 수 있다.
또한, 본 발명에서는, 플립 칩형 반도체 이면용 필름(2)이나, 다이싱 테이프 일체형 반도체 이면용 필름(1)에는, 대전 방지능을 갖게 할 수 있다. 이에 의해, 그의 접착 시 및 박리지 등에 있어서의 정전기의 발생이나 그것에 의한 반도체 웨이퍼 등의 대전으로 회로가 파괴되는 것 등을 방지할 수 있다. 대전 방지능의 부여는, 기재(31), 점착제층(32) 또는 반도체 이면용 필름(2)에 대전 방지제나 도전성 물질을 첨가하는 방법, 기재(31)에의 전하 이동 착체나 금속막 등으로 이루어지는 도전층을 부설하는 방법 등, 적당한 방식으로 행할 수 있다. 이들 방식으로서는, 반도체 웨이퍼를 변질시킬 우려가 있는 불순물 이온이 발생하기 어려운 방식이 바람직하다. 도전성의 부여, 열전도성의 향상 등을 목적으로 하여 배합되는 도전성 물질(도전 필러)로서는, 은, 알루미늄, 금, 구리, 니켈, 도전성 합금 등의 구 형상, 바늘 형상, 플레이크 형상의 금속분, 알루미나 등의 금속 산화물, 아몰퍼스 카본 블랙, 그래파이트 등을 들 수 있다. 단, 상기 반도체 이면용 필름(2)은, 비도전성인 것이, 전기적으로 누설되지 않도록 할 수 있는 점에서 바람직하다.
또한, 플립 칩형 반도체 이면용 필름(2)이나, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 롤 형상으로 권회된 형태로 형성되어 있어도 좋고, 시트(필름)가 적층된 형태로 형성되어 있어도 좋다. 예를 들어, 롤 형상으로 권회된 형태를 갖고 있는 경우, 반도체 이면용 필름(2) 또는 반도체 이면용 필름(2)과 다이싱 테이프(3)의 적층체를, 필요에 따라 세퍼레이터에 의해 보호한 상태로 롤 형상으로 권회하여, 롤 형상으로 권회된 상태 또는 형태의 반도체 이면용 필름(2)이나 다이싱 테이프 일체형 반도체 이면용 필름(1)으로서 제작할 수 있다. 또한, 롤 형상으로 권회된 상태 또는 형태의 다이싱 테이프 일체형 반도체 이면용 필름(1)으로서는, 기재(31)와, 상기 기재(31)의 한쪽 면에 형성된 점착제층(32)과, 상기 점착제층(32) 상에 형성된 반도체 이면용 필름과, 상기 기재(31)의 다른 쪽의 면에 형성된 박리 처리층(배면 처리층)으로 구성되어 있어도 좋다.
또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 두께(반도체 이면용 필름의 두께와, 기재(31) 및 점착제층(32)으로 이루어지는 다이싱 테이프의 두께의 총 두께)로서는, 예를 들어 8㎛ 내지 1500㎛의 범위로부터 선택할 수 있고, 바람직하게는 20㎛ 내지 850㎛(더욱 바람직하게는 31㎛ 내지 500㎛, 특히 바람직하게는 47㎛ 내지 330㎛)이다.
또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)에 있어서, 반도체 이면용 필름(2)의 두께와, 다이싱 테이프(3)의 점착제층(32)의 두께의 비나, 반도체 이면용 필름(2)의 두께와, 다이싱 테이프(3)의 두께(기재(31) 및 점착제층(32)의 총 두께)의 비를 컨트롤함으로써, 다이싱 공정 시의 다이싱성, 픽업 공정 시의 픽업성 등을 향상시킬 수 있어, 다이싱 테이프 일체형 반도체 이면용 필름(1)을 반도체 웨이퍼의 다이싱 공정 내지 반도체 칩의 플립 칩 본딩 공정에 걸쳐 유효하게 이용할 수 있다.
(다이싱 테이프 일체형 반도체 이면용 필름의 제조 방법)
본 실시 형태에 따른 다이싱 테이프 일체형 반도체 이면용 필름의 제조 방법에 대해, 도 1에 도시하는 다이싱 테이프 일체형 반도체 이면용 필름(1)을 예로 하여 설명한다. 우선, 기재(31)는, 종래 공지의 제막 방법에 의해 제막할 수 있다. 당해 제막 방법으로서는, 예를 들어 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
이어서, 기재(31) 상에 점착제 조성물을 도포하고, 건조시켜(필요에 따라 가열 가교시켜) 점착제층(32)을 형성한다. 도포 방식으로서는, 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 점착제층 조성물을 직접 기재(31)에 도포하여, 기재(31) 상에 점착제층(32)을 형성해도 좋고, 또한, 점착제 조성물을 표면에 박리 처리를 행한 박리지 등에 도포하여 점착제층(32)을 형성시킨 후, 상기 점착제층(32)을 기재(31)에 전사시켜도 좋다. 이에 의해, 기재(31) 상에 점착제층(32)이 형성된 다이싱 테이프(3)가 제작된다.
한편, 반도체 이면용 필름(2)을 형성하기 위한 형성 재료를 박리지 상에 건조 후의 두께가 소정 두께로 되도록 도포하고, 또한 소정 조건 하에서 건조하여(열경화가 필요한 경우 등에는, 필요에 따라 가열 처리를 실시하여 건조하여), 도포층을 형성한다. 이 도포층을 상기 점착제층(32) 상에 전사함으로써, 반도체 이면용 필름(2)을 점착제층(32) 상에 형성한다. 또한, 상기 점착제층(32) 상에 반도체 이면용 필름(2)을 형성하기 위한 형성 재료를 직접 도포한 후, 소정 조건 하에서 건조함으로써도(열경화가 필요한 경우 등에는, 필요에 따라 가열 처리를 실시하여 건조함으로써도), 반도체 이면용 필름(2)을 점착제층(32) 상에 형성할 수 있다. 이상에 의해, 본 발명에 따른 다이싱 테이프 일체형 반도체 이면용 필름(1)을 얻을 수 있다. 또한, 반도체 이면용 필름(2)을 형성할 때에 열경화를 행하는 경우, 부분 경화의 상태로 될 정도로 열경화를 행하는 것이 중요하지만, 바람직하게는 열경화를 행하지 않는다.
본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 플립 칩 본딩 공정을 구비하는 반도체 장치의 제조 시에 적절하게 사용할 수 있다. 즉, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 플립 칩 실장의 반도체 장치를 제조할 때에 사용되어, 반도체 칩의 이면에, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름(2)이 접착되어 있는 상태 또는 형태로 플립 칩 실장의 반도체 장치가 제조된다. 따라서, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 플립 칩 실장의 반도체 장치(반도체 칩이 기판 등의 피착체에, 플립 칩 본딩 방식으로 고정된 상태 또는 형태의 반도체 장치)에 대하여 사용할 수 있다.
또한, 반도체 이면용 필름(2)은, 다이싱 테이프 일체형 반도체 이면용 필름(1)과 마찬가지로, 플립 칩 실장의 반도체 장치(반도체 칩이 기판 등의 피착체에 플립 칩 본딩 방식으로 고정된 상태 또는 형태의 반도체 장치)에 대하여 사용할 수 있다.
(반도체 웨이퍼)
반도체 웨이퍼로서는, 공지 내지 관용의 반도체 웨이퍼이면 특별히 제한되지 않고, 각종 소재의 반도체 웨이퍼로부터 적절히 선택하여 사용할 수 있다. 본 발명에서는, 반도체 웨이퍼로서는, 실리콘 웨이퍼를 적절하게 사용할 수 있다.
(반도체 장치의 제조 방법)
본 실시 형태에 따른 반도체 장치의 제조 방법에 대해서, 도 2를 참조하면서 이하에 설명한다. 도 2는, 상기 다이싱 테이프 일체형 반도체 이면용 필름(1)을 사용한 경우의 반도체 장치의 제조 방법을 도시하는 단면 모식도이다.
상기 반도체 장치의 제조 방법은, 상기 다이싱 테이프 일체형 반도체 이면용 필름(1)을 사용하여 반도체 장치를 제조할 수 있다. 구체적으로는, 상기 다이싱 테이프 일체형 반도체 이면용 필름 상에 반도체 웨이퍼를 접착하는 공정과, 상기 반도체 웨이퍼를 다이싱하는 공정과, 다이싱에 의해 얻어진 반도체 소자를 픽업하는 공정과, 상기 반도체 소자를 피착체 상에 플립 칩 접속하는 공정을 적어도 구비한다.
또한, 반도체 이면용 필름(2)의 경우, 다이싱 테이프 일체형 반도체 이면용 필름(1)을 사용한 경우의 반도체 장치의 제조 방법에 준한 방법에 의해, 반도체 장치를 제조할 수 있다. 예를 들어, 반도체 이면용 필름(2)은 다이싱 테이프와 접합시켜, 다이싱 테이프와 일체화시킨 다이싱 테이프 일체형 반도체 이면용 필름으로서 사용하여, 반도체 장치를 제조할 수 있다. 이 경우, 반도체 이면용 필름(2)을 사용한 반도체 장치의 제조 방법은, 상기 다이싱 테이프 일체형 반도체 이면용 필름의 제조 방법에 있어서의 공정에, 반도체 이면용 필름과 다이싱 테이프를, 반도체 이면용 필름과 다이싱 테이프의 점착제층이 접촉하는 형태로 접합하는 공정을 더 구비한 제조 방법이 된다.
또한, 반도체 이면용 필름(2)은, 다이싱 테이프와 일체화되지 않고, 반도체 웨이퍼에 접착시켜 사용할 수도 있다. 이 경우, 반도체 이면용 필름(2)을 사용한 반도체 장치의 제조 방법은, 상기 다이싱 테이프 일체형 반도체 이면용 필름의 제조 방법에 있어서의 다이싱 테이프 일체형 반도체 이면용 필름 상에 반도체 웨이퍼를 접착하는 공정을, 반도체 이면용 필름을 반도체 웨이퍼에 접착하는 공정, 반도체 웨이퍼에 접착되어 있는 반도체 이면용 필름에 다이싱 테이프를 반도체 이면용 필름과 다이싱 테이프의 점착제층이 접촉하는 형태로 접합하는 공정으로 한 제조 방법이 된다.
또한, 반도체 이면용 필름(2)은, 반도체 웨이퍼를 개편화한 반도체 칩에 접착시켜 사용할 수도 있다. 이 경우, 반도체 이면용 필름(2)을 사용한 반도체 장치의 제조 방법은, 예를 들어 다이싱 테이프를 반도체 웨이퍼에 접착하는 공정과, 상기 반도체 웨이퍼를 다이싱하는 공정과, 다이싱에 의해 얻어진 반도체 소자를 픽업하는 공정과, 상기 반도체 소자를 피착체 상에 플립 칩 접속하는 공정과, 반도체 소자에 반도체 이면용 필름을 접착하는 공정을 적어도 구비한 제조 방법이어도 좋다.
[마운트 공정]
우선, 도 2의 (a)에 도시한 바와 같이, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름(2) 상에 임의로 설치된 세퍼레이터를 적절하게 박리하여, 당해 반도체 이면용 필름(2) 상에 반도체 웨이퍼(4)를 접착하고, 이것을 접착 유지시켜 고정한다(마운트 공정). 이때 상기 반도체 이면용 필름(2)은 미경화 상태(반경화 상태를 포함한다)에 있다. 또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 반도체 웨이퍼(4)의 이면에 접착된다. 반도체 웨이퍼(4)의 이면이란, 회로면과는 반대측의 면(비회로면, 비전극 형성면 등으로도 칭해진다)을 의미한다. 접착 방법은 특별히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착은, 통상, 압착 롤 등의 가압 수단에 의해 가압하면서 행해진다.
[다이싱 공정]
이어서, 도 2의 (b)에 도시한 바와 같이, 반도체 웨이퍼(4)의 다이싱을 행한다. 이에 의해, 반도체 웨이퍼(4)를 소정의 크기로 절단하여 개편화(소편화)하여, 반도체 칩(5)을 제조한다. 다이싱은, 예를 들어 반도체 웨이퍼(4)의 회로면측부터 통상의 방법에 따라 행해진다. 또한, 본 공정에서는, 예를 들어 다이싱 테이프 일체형 반도체 이면용 필름(1)까지 절입을 행하는 풀컷이라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 사용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지의 것을 사용할 수 있다. 또한, 반도체 웨이퍼(4)는, 반도체 이면용 필름을 갖는 다이싱 테이프 일체형 반도체 이면용 필름(1)에 보다 우수한 밀착성으로 접착 고정되어 있으므로, 칩 절결이나 칩 비산을 억제할 수 있음과 함께, 반도체 웨이퍼(4)의 파손도 억제할 수 있다. 또한, 반도체 이면용 필름(2)이 에폭시 수지를 포함하는 수지 조성물에 의해 형성되어 있으면, 다이싱에 의해 절단되어도, 그의 절단면에 있어서 반도체 이면용 필름의 접착제층의 풀 번져나옴이 발생하는 것을 억제 또는 방지할 수 있다. 그 결과, 절단면끼리 재부착(블로킹)되는 것을 억제 또는 방지할 수 있어, 후술하는 픽업을 한층 양호하게 행할 수 있다.
또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 익스팬드를 행하는 경우, 상기 익스팬드는 종래 공지의 익스팬드 장치를 사용하여 행할 수 있다. 익스팬드 장치는, 다이싱 링을 통하여 다이싱 테이프 일체형 반도체 이면용 필름(1)을 하방으로 밀어 내리는 것이 가능한 도넛 형상의 외측 링과, 외측 링보다 직경이 작고 다이싱 테이프 일체형 반도체 이면용 필름을 지지하는 내측 링을 갖고 있다. 이 익스팬드 공정에 의해, 후술하는 픽업 공정에 있어서, 인접하는 반도체 칩끼리 접촉되어 파손되는 것을 방지할 수 있다.
[픽업 공정]
다이싱 테이프 일체형 반도체 이면용 필름(1)에 접착 고정된 반도체 칩(5)을 회수하기 위해, 도 2의 (c)에 도시한 바와 같이, 반도체 칩(5)의 픽업을 행하여, 반도체 칩(5)을 반도체 이면용 필름(2)과 함께 다이싱 테이프(3)로부터 박리시킨다. 픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지의 다양한 방법을 채용할 수 있다. 예를 들어, 개개의 반도체 칩(5)을 다이싱 테이프 일체형 반도체 이면용 필름(1)의 기재(31)측으로부터 니들에 의해 밀어 올리고, 밀어 올려진 반도체 칩(5)을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다. 또한, 픽업된 반도체 칩(5)은, 그의 이면이 반도체 이면용 필름(2)에 의해 보호되어 있다.
[플립 칩 접속 공정]
픽업한 반도체 칩(5)은, 도 2의 (d)에 도시한 바와 같이, 기판 등의 피착체에, 플립 칩 본딩 방식(플립 칩 실장 방식)에 의해 고정시킨다. 구체적으로는, 반도체 칩(5)을, 반도체 칩(5)의 회로면(표면, 회로 패턴 형성면, 전극 형성면 등으로도 칭해진다)이 피착체(6)와 대향하는 형태로, 피착체(6)에 통상의 방법에 따라 고정시킨다. 예를 들어, 반도체 칩(5)의 회로면측에 형성되어 있는 범프(51)를, 피착체(6)의 접속 패드에 피착된 접합용의 도전재(땜납 등)(61)에 접촉시켜 가압하면서 도전재를 용융시킴으로써, 반도체 칩(5)과 피착체(6)의 전기적 도통을 확보하여, 반도체 칩(5)을 피착체(6)에 고정시킬 수 있다(플립 칩 본딩 공정). 이때, 반도체 칩(5)과 피착체(6) 사이에는 공극이 형성되어 있고, 그 공극간 거리는, 일반적으로 30㎛ 내지 300㎛ 정도이다. 또한, 반도체 칩(5)을 피착체(6) 상에 플립 칩 본딩(플립 칩 접속)한 후는 반도체 칩(5)과 피착체(6)의 대향면이나 간극을 세정하고, 상기 간극에 밀봉재(밀봉 수지 등)를 충전시켜 밀봉하는 것이 중요하다.
피착체(6)로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판을 사용할 수 있다. 이러한 기판의 재질로서는, 특별히 한정되는 것은 아니나, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예를 들어 에폭시 기판, 비스말레이미드트리아진 기판, 폴리이미드 기판 등을 들 수 있다.
플립 칩 본딩 공정에 있어서, 범프나 도전재의 재질로서는, 특별히 한정되지 않고, 예를 들어 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
또한, 플립 칩 본딩 공정에서는, 도전재를 용융시켜, 반도체 칩(5)의 회로면측의 범프와, 피착체(6)의 표면의 도전재를 접속시키고 있지만, 이 도전재의 용융 시의 온도로서는, 통상 260℃ 정도(예를 들어, 250℃ 내지 300℃)로 되어 있다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름은, 반도체 이면용 필름을 에폭시 수지 등에 의해 형성함으로써, 이 플립 칩 본딩 공정에서의 고온에도 견딜 수 있는 내열성을 갖는 것으로 할 수 있다.
본 공정에서는, 반도체 칩(5)과 피착체(6)의 대향면(전극 형성면)이나 간극의 세정을 행하는 것이 바람직하다. 당해 세정에 사용되는 세정액으로서는, 특별히 제한되지 않고, 예를 들어 유기계의 세정액이나, 수계의 세정액을 들 수 있다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 반도체 이면용 필름은, 세정액에 대한 내용제성을 갖고 있고, 이들 세정액에 대하여 실질적으로 용해성을 갖고 있지 않다. 그로 인해, 전술한 바와 같이, 세정액으로서는 각종 세정액을 사용할 수 있고, 특별한 세정액을 필요로 하지 않고, 종래의 방법에 의해 세정시킬 수 있다.
이어서, 플립 칩 본딩된 반도체 칩(5)과 피착체(6) 사이의 간극을 밀봉하기 위한 밀봉 공정을 행한다. 밀봉 공정은, 밀봉 수지를 사용하여 행해진다. 이때의 밀봉 조건으로서는 특별히 한정되지 않지만, 통상, 175℃에서 60초간 내지 90초간의 가열을 행함으로써 밀봉 수지의 열경화가 행해지는데, 본 발명은 이것에 한정되지 않고, 예를 들어 165℃ 내지 185℃에서 수 분간 경화시킬 수 있다. 당해 공정에서의 열처리에 있어서는, 밀봉 수지뿐만 아니라 반도체 이면용 필름(2)의 열경화도 동시에 행해진다. 이에 의해, 밀봉 수지 및 반도체 이면용 필름(2) 양쪽이, 열경화의 진행에 수반하여 경화 수축된다. 그 결과, 밀봉 수지의 경화 수축에 기인하여 반도체 칩(5)에 가해지는 응력은, 반도체 이면용 필름(2)이 경화 수축함으로써 상쇄 또는 완화될 수 있다. 또한, 당해 공정에 의해, 반도체 이면용 필름(2)을 완전히 또는 거의 완전히 열경화시킬 수 있어, 우수한 밀착성으로 반도체 소자의 이면에 접착시킬 수 있다. 또한, 본 발명에 따른 반도체 이면용 필름(2)은, 미경화 상태에서도 당해 밀봉 공정 시에 밀봉재와 함께 열경화시킬 수 있으므로, 반도체 이면용 필름(2)을 열경화시키기 위한 공정을 새롭게 추가할 필요가 없다.
상기 밀봉 수지로서는, 절연성을 갖는 수지(절연 수지)이면 특별히 제한되지 않고, 공지의 밀봉 수지 등의 밀봉재로부터 적절히 선택하여 사용할 수 있지만, 탄성을 갖는 절연 수지가 보다 바람직하다. 밀봉 수지로서는, 예를 들어 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 에폭시 수지로서는, 상기에 예시한 에폭시 수지 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물에 의한 밀봉 수지로서는, 수지 성분으로서, 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)나, 열가소성 수지 등이 포함되어 있어도 좋다. 또한, 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있고, 이러한 페놀 수지로서는, 상기에 예시한 페놀 수지 등을 들 수 있다.
상기 다이싱 테이프 일체형 반도체 이면용 필름(1)이나 반도체 이면용 필름(2)을 사용하여 제조된 반도체 장치(플립 칩 실장의 반도체 장치)는, 반도체 칩의 이면에 반도체 이면용 필름이 접착되어 있기 때문에, 각종 마킹을 우수한 시인성으로 실시할 수 있다. 특히, 마킹 방법이 레이저 마킹 방법이라도 우수한 콘트라스트비로 마킹을 실시할 수 있어, 레이저 마킹에 의해 실시된 각종 정보(문자 정보, 도형 정보 등)를 양호하게 시인하는 것이 가능하다. 또한, 레이저 마킹을 행할 때에는 공지의 레이저 마킹 장치를 이용할 수 있다. 또한, 레이저로서는, 기체 레이저, 고체 레이저, 액체 레이저 등의 각종 레이저를 이용할 수 있다. 구체적으로는, 기체 레이저로서는, 특별히 제한되지 않고, 공지의 기체 레이저를 이용할 수 있지만, 탄산 가스 레이저(CO2 레이저), 엑시머 레이저(ArF 레이저, KrF 레이저, XeCl 레이저, XeF 레이저 등)가 적합하다. 또한, 고체 레이저로서는, 특별히 제한되지 않고, 공지의 고체 레이저를 이용할 수 있지만, YAG 레이저(Nd: YAG 레이저 등), YVO4 레이저가 적합하다.
본 발명의 다이싱 테이프 일체형 반도체 이면용 필름이나 반도체 이면용 필름을 사용하여 제조된 반도체 장치는, 플립 칩 실장 방식으로 실장된 반도체 장치이므로, 다이 본딩 실장 방식으로 실장된 반도체 장치보다, 박형화, 소형화된 형상으로 되어 있다. 이로 인해, 각종 전자 기기·전자 부품 또는 그들의 재료·부재로서 적절하게 사용할 수 있다. 구체적으로는, 본 발명의 플립 칩 실장의 반도체 장치가 이용되는 전자 기기로서는, 소위 「휴대 전화」나 「PHS」, 소형의 컴퓨터(예를 들어, 소위 「PDA」(휴대 정보 단말기), 소위 「노트북」, 소위 「넷북(상표)」, 소위 「웨어러블 컴퓨터」 등), 「휴대 전화」 및 컴퓨터가 일체화된 소형의 전자 기기, 소위 「디지털 카메라(상표)」, 소위 「디지털 비디오 카메라」, 소형의 텔레비전, 소형의 게임 기기, 소형의 디지털 오디오 플레이어, 소위 「전자 수첩」, 소위 「전자 사전」, 소위 「전자 서적」용 전자 기기 단말기, 소형의 디지털 타입의 시계 등의 모바일형의 전자 기기(운반 가능한 전자 기기) 등을 들 수 있지만, 물론 모바일형 이외(설치형 등)의 전자 기기(예를 들어, 소위 「데스크 톱 퍼스널 컴퓨터」, 박형 텔레비전, 녹화·재생용 전자 기기(하드 디스크 리코더, DVD 플레이어 등), 프로젝터, 마이크로머신 등) 등이어도 좋다. 또한, 전자 부품 또는 전자 기기·전자 부품의 재료·부재로서는, 예를 들어 소위 「CPU」의 부재, 각종 기억 장치(소위 「메모리」, 하드 디스크 등)의 부재 등을 들 수 있다.
상술한 실시 형태에서는, 본 발명의 반도체 장치용 접착 필름이 플립 칩형 반도체 장치의 제조에 사용되는 경우, 즉, 피착체 상에 플립 칩 접속된 반도체 소자의 이면에 형성하기 위한 플립 칩형 반도체 이면용 필름인 경우에 대하여 설명했다. 그러나 본 발명의 반도체 장치용 접착 필름은, 이 예에 한정되지 않고, 플립 칩형 반도체 장치 이외의 반도체 장치의 제조에 사용해도 좋다. 예를 들어, 본 발명의 반도체 장치용 접착 필름은, 다이 본드 필름으로서 사용할 수 있다.
[실시예]
이하, 본 발명에 관해 실시예를 사용하여 상세하게 설명하지만, 본 발명은 그 요지를 벗어나지 않는 한, 이하의 실시예에 한정되는 것은 아니다. 또한, 각 예 중, 부는 특별히 한정적인 기재가 없는 한은, 모두 중량 기준이다.
(실시예 1)
<플립 칩형 반도체 이면용 필름의 제작>
에폭시 수지(상품명 「HP4032D」DIC 가부시끼가이샤제): 100부에 대하여, 페녹시 수지(상품명 「EP4250」JER 가부시끼가이샤제): 40부, 페놀 수지(상품명 「MEH-8000」 메이와 가세이 가부시끼가이샤제): 90부, 구 형상 실리카(상품명 「SO-25R」 가부시끼가이샤 애드마텍스제): 1137부, 염료(상품명 「오일 블랙 BS」오리엔트 가가꾸 고교 가부시끼가이샤제): 20부, 열경화 촉진 촉매 0.02부(상품명 「2PHZ-PW」 시꼬꾸 가세이제)를 메틸에틸케톤에 용해하여, 고형분 농도가 23.6중량％로 되는 수지 조성물의 용액(「수지 조성물 용액 A」라고 칭하는 경우가 있다)을 제조했다.
상기 수지 조성물 용액 A를, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포하고, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 60㎛의 플립 칩형 반도체 이면용 필름을 제작했다.
(실시예 2)
열경화 촉진 촉매의 함유량을 0.5부로 한 것 이외는, 실시예 1과 마찬가지로 하여 실시예 2에 따른 플립 칩형 반도체 이면용 필름을 제작했다.
(실시예 3)
열경화 촉진 촉매로서 인-붕소계 촉매(상품명 「TPP-K」)의 함유량을 0.5부로 한 것 이외는, 실시예 1과 마찬가지로 하여 실시예 3에 따른 플립 칩형 반도체 이면용 필름을 제작했다.
(실시예 4)
<플립 칩형 반도체 이면용 필름의 제작>
에폭시 수지(상품명 「HP4032D」DIC 가부시끼가이샤제): 100부에 대하여, 페녹시 수지(상품명 「EP4250」JER 가부시끼가이샤제): 40부, 구 형상 실리카(상품명 「SO-25R」 가부시끼가이샤 애드마텍스제): 1137부, 염료(상품명 「오일 블랙 BS」오리엔트 가가꾸 고교 가부시끼가이샤제): 20부, 열경화 촉진 촉매 0.3부(상품명 「2PHZ-PW」 시꼬꾸 가세이제)을 메틸에틸케톤에 용해하여, 고형분 농도가 23.6중량％로 되는 수지 조성물의 용액(「수지 조성물 용액 B」라고 칭하는 경우가 있다)을 제조했다.
상기 수지 조성물 용액 B를, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포하고, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 60㎛의 플립 칩형 반도체 이면용 필름을 제작했다.
(비교예 1)
열경화 촉진 촉매의 함유량을 0.6부로 한 것 이외는, 실시예 1과 마찬가지로 하여 비교예 1에 따른 플립 칩형 반도체 이면용 필름을 제작했다.
(평가)
실시예 1 내지 4 및 비교예 1에 의해 제작한 플립 칩형 반도체 이면용 필름에 대해, 반응 발열량, 열경화 전의 인장 저장 탄성률, 신장률을 하기의 방법에 의해 측정했다. 측정은, 플립 칩형 반도체 이면용 필름의 제작 직후와 4주일 보존한 후에 행했다. 또한, 4주일 보존한 후의 플립 칩형 반도체 이면용 필름을 하기의 방법에 의해 평가했다.
<발열량의 측정 방법>
각 실시예 및 비교예에 따른 플립 칩형 반도체 이면용 필름을 직경 4mm의 원 형상으로 펀칭하고, 시차 주사 열량계(TA Instrument제, DSC Q2000)에 의해 -50℃부터 300℃까지 0.5℃/분으로 승온시켜, 관찰된 반응 발열 피크 온도의 ±80℃의 온도 범위에서의 반응 발열량을 측정했다. 반응 발열량은, 플립 칩형 반도체 이면용 필름의 제작 직후와, 25℃의 조건 하에서 4주일 보존한 후에 행했다. 도 3은, 시차 주사 열량 측정에 의해 얻어지는 전형적인 시차 열량 곡선을 도시하는 도면이다. 구체적으로, 상기 반응 발열량은, 도 3에 도시하는 베이스 라인 B와 시차 열량 곡선 L로 둘러싸인 영역의 면적을 산출하고, 이것을 반응 발열량으로 했다. 결과를 표 1, 표 2에 나타낸다. 또한, 표 2에는, 보존 전의 반응 발열량에 대한, 보존 후의 반응 발열량의 비율도 함께 나타냈다.
<열경화 전의 인장 저장 탄성률의 측정>
플립 칩형 반도체 이면용 필름의 열경화 전의 23℃에서의 인장 저장 탄성률은, 플립 칩형 반도체 이면용 필름을 단체로 제작하고, 레오메트릭사제의 동적 점탄성 측정 장치 「솔리드 애널라이저 RS A2」를 사용하여 측정했다. 열경화 전의 인장 저장 탄성률은, 플립 칩형 반도체 이면용 필름의 제작 직후와, 25℃의 조건 하에서 4주일 보존한 후에 행했다. 측정용 샘플은, 샘플 폭: 10mm, 샘플 길이: 22.5mm, 샘플 두께: 0.2mm로 했다. 측정 조건은, 인장 모드에서, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기 하에서, 23℃로 했다. 결과를 표 1, 표 2에 나타낸다.
<열경화 전의 신장률의 측정>
플립 칩형 반도체 이면용 필름의 신장률은, 플립 칩형 반도체 이면용 필름을 단체로 제작하고, 레오메트릭사제의 동적 점탄성 측정 장치 「솔리드 애널라이저 RS A2」를 사용하여 측정했다. 열경화 전의 신장률은, 플립 칩형 반도체 이면용 필름의 제작 직후와, 25℃의 조건 하에서 4주일 보존한 후에 행했다. 측정용 샘플은, 샘플 폭: 10mm, 샘플 길이: 20mm, 샘플 두께: 0.2mm로 했다. 측정은, 상기 동적 점탄성 측정 장치를 사용하여 상하 척간 거리가 10mm로 되도록 샘플을 끼우고, 인장 속도: 50㎜/s로 행하여, 얻어진 파단점 신장률의 값을 신장률로 했다. 결과를 표 1, 표 2에 나타낸다.
<상온 보존 안정성>
25℃의 조건 하에서 4주일 보존한 후의 반도체 이면용 필름에, 깨짐이나 절결이 있는지의 여부를 육안으로 관찰했다. 이어서, 25℃의 조건 하에서 4주일 보존한 후의 반도체 이면용 필름 상에 반도체 웨이퍼(직경 8인치, 두께 200㎛; 실리콘 미러 웨이퍼)를 접합했다. 또한, 접합 조건은 하기와 같이 했다. 깨짐이나 절결이 발견되지 않아, 웨이퍼 마운트를 할 수 있는 것을 ○, 깨짐이나 절결이 발견되었거나, 웨이퍼 마운트할 수 없는 것을 ×로서 평가했다. 결과를 표 2에 나타낸다.
[접합 조건]
부착 장치: 상품명 「MA-3000Ⅲ」 닛토 세이끼 가부시끼가이샤제
부착 속도: 10mm/min
부착 압력: 0.15MPa
부착 시의 스테이지 온도: 70℃
Figure 112012055661279-pat00001
Figure 112012055661279-pat00002
(결과)
표 1, 표 2로부터 알 수 있는 바와 같이, 실시예의 반도체 이면용 필름이면, 상온 보존성이 좋았다. 또한, 보존 전과 보존 후의 인장 저장 탄성률 및 신장률의 변화가, 비교예에 비하여 적었다.
1: 다이싱 테이프 일체형 반도체 이면용 필름
2: 반도체 이면용 필름
3: 다이싱 테이프
31: 기재
32: 점착제층
33: 반도체 웨이퍼의 접착 부분에 대응하는 부분
4: 반도체 웨이퍼
5: 반도체 칩
51: 반도체 칩(5)의 회로면측에 형성되어 있는 범프
6: 피착체
61: 피착체(6)의 접속 패드에 피착된 접합용의 도전재

Claims (6)

  1. 열경화성 수지 및 열경화 촉진 촉매를 함유하고, 시차 주사 열량계에 의해 측정되는 반응 발열 피크 온도의 ±80℃의 온도 범위에서의 반응 발열량이, 25℃의 조건 하에서 4주일 보존한 후에 있어서, 보존 전의 반응 발열량에 대하여 0.8 내지 1배의 범위이고,
    상기 열경화 촉진 촉매가 인-붕소계 경화 촉진 촉매인 것을 특징으로 하는 반도체 장치용 접착 필름.
  2. 제1항에 있어서, 상기 열경화 촉진 촉매는 수지 성분의 전체량에 대하여 0.008 내지 0.25중량％인 것을 특징으로 하는 반도체 장치용 접착 필름.
  3. 제2항에 있어서, 상기 열경화성 수지가 에폭시 수지인 것을 특징으로 하는 반도체 장치용 접착 필름.
  4. 삭제
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 반도체 장치용 접착 필름은, 피착체 상에 플립 칩 접속된 반도체 소자의 이면에 형성하기 위한 플립 칩형 반도체 이면용 필름인 것을 특징으로 하는 반도체 장치용 접착 필름.
  6. 제5항에 기재된 플립 칩형 반도체 이면용 필름이 다이싱 테이프 상에 적층된 다이싱 테이프 일체형 반도체 이면용 필름이며,
    상기 다이싱 테이프는 기재 상에 점착제층이 적층된 구조이고,
    상기 플립 칩형 반도체 이면용 필름은 상기 다이싱 테이프의 점착제층 상에 적층되어 있는 것을 특징으로 하는 다이싱 테이프 일체형 반도체 이면용 필름.
KR1020120075865A 2011-07-13 2012-07-12 반도체 장치용 접착 필름, 플립 칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름 KR101920083B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-154827 2011-07-13
JP2011154827A JP5820170B2 (ja) 2011-07-13 2011-07-13 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム

Publications (2)

Publication Number Publication Date
KR20130009654A KR20130009654A (ko) 2013-01-23
KR101920083B1 true KR101920083B1 (ko) 2018-11-19

Family

ID=47477776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120075865A KR101920083B1 (ko) 2011-07-13 2012-07-12 반도체 장치용 접착 필름, 플립 칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름

Country Status (5)

Country Link
US (1) US20130017396A1 (ko)
JP (1) JP5820170B2 (ko)
KR (1) KR101920083B1 (ko)
CN (1) CN102876245B (ko)
TW (1) TWI581323B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6542504B2 (ja) * 2013-02-20 2019-07-10 日東電工株式会社 フィルム状接着剤、フィルム状接着剤付きダイシングテープ、半導体装置の製造方法、及び半導体装置
WO2014155756A1 (ja) * 2013-03-26 2014-10-02 リンテック株式会社 粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
JP6193663B2 (ja) * 2013-07-26 2017-09-06 日東電工株式会社 ダイシングテープ付きダイボンドフィルム、及び、半導体装置の製造方法
KR101590453B1 (ko) 2013-07-31 2016-02-02 앰코 테크놀로지 코리아 주식회사 휨 개선을 위한 반도체 칩 다이 구조 및 방법
JP5980438B2 (ja) 2014-03-24 2016-08-31 リンテック株式会社 加工物の製造方法
JP6078581B2 (ja) * 2015-04-30 2017-02-08 日東電工株式会社 一体型フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法
JP6571398B2 (ja) * 2015-06-04 2019-09-04 リンテック株式会社 半導体用保護フィルム、半導体装置及び複合シート
WO2017038010A1 (ja) * 2015-08-31 2017-03-09 パナソニックＩｐマネジメント株式会社 非水電解質二次電池
JP2015222837A (ja) * 2015-09-07 2015-12-10 株式会社東芝 半導体装置
JP6721325B2 (ja) * 2015-12-14 2020-07-15 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
JP6801189B2 (ja) * 2016-02-04 2020-12-16 大日本印刷株式会社 物品の製造方法および接着剤
JPWO2017169387A1 (ja) * 2016-03-30 2019-02-07 リンテック株式会社 フィルム状接着剤、半導体加工用シート及び半導体装置の製造方法
JP6967908B2 (ja) * 2016-09-09 2021-11-17 ニッタ株式会社 感温性粘着シートおよびこれを用いるウエハの製造方法
JP6812212B2 (ja) * 2016-11-14 2021-01-13 日東電工株式会社 シート、テープおよび半導体装置の製造方法
JP6921644B2 (ja) * 2017-06-27 2021-08-18 日東電工株式会社 ダイシングテープ一体型裏面保護フィルム
TWI663064B (zh) * 2017-09-06 2019-06-21 武漢市三選科技有限公司 晶圓切割保護膜結構及其製造方法與使用其之切割晶圓
CN107481965B (zh) * 2017-09-06 2023-12-29 武汉市三选科技有限公司 晶圆切割保护膜结构及其制造方法与使用其之切割晶圆
JPWO2020225885A1 (ko) * 2019-05-08 2020-11-12
US11615979B2 (en) * 2019-12-18 2023-03-28 Disco Corporation Method of processing wafer
CN114929827A (zh) * 2019-12-27 2022-08-19 3M创新有限公司 耐高温可b阶化环氧粘合剂和由其制造的制品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147641A (ja) 2006-11-13 2008-06-26 Hitachi Chem Co Ltd 半導体用接着シート及びダイシング一体型半導体用接着シート
JP2010199542A (ja) 2009-01-30 2010-09-09 Nitto Denko Corp ダイシングテープ一体型ウエハ裏面保護フィルム
WO2010137445A1 (ja) * 2009-05-29 2010-12-02 日立化成工業株式会社 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5008190B2 (ja) * 2007-06-15 2012-08-22 信越化学工業株式会社 スクリーン印刷用接着剤組成物
JPWO2009001492A1 (ja) * 2007-06-22 2010-08-26 住友ベークライト株式会社 接着フィルムおよびこれを用いた半導体装置
JP2011151362A (ja) * 2009-12-24 2011-08-04 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147641A (ja) 2006-11-13 2008-06-26 Hitachi Chem Co Ltd 半導体用接着シート及びダイシング一体型半導体用接着シート
JP2010199542A (ja) 2009-01-30 2010-09-09 Nitto Denko Corp ダイシングテープ一体型ウエハ裏面保護フィルム
WO2010137445A1 (ja) * 2009-05-29 2010-12-02 日立化成工業株式会社 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN102876245B (zh) 2016-08-31
TW201306114A (zh) 2013-02-01
CN102876245A (zh) 2013-01-16
KR20130009654A (ko) 2013-01-23
JP5820170B2 (ja) 2015-11-24
JP2013021221A (ja) 2013-01-31
US20130017396A1 (en) 2013-01-17
TWI581323B (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
KR101920083B1 (ko) 반도체 장치용 접착 필름, 플립 칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름
KR101640349B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR102108102B1 (ko) 다이싱 테이프 일체형 접착 시트, 다이싱 테이프 일체형 접착 시트를 이용한 반도체 장치의 제조 방법 및 반도체 장치
US9196533B2 (en) Film for back surface of flip-chip semiconductor, dicing-tape-integrated film for back surface of semiconductor, process for producing semiconductor device, and flip-chip semiconductor device
KR101555741B1 (ko) 플립칩형 반도체 이면용 필름
JP5465284B2 (ja) フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
KR101484810B1 (ko) 플립 칩형 반도체 이면용 필름
US9620403B2 (en) Adhesive sheet used in manufacture of semiconductor device, adhesive sheet integrated with dicing tape, semiconductor device, and method of manufacturing semiconductor device
WO2012102270A1 (ja) 半導体装置の製造方法
KR20150097446A (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
JP5479991B2 (ja) フリップチップ型半導体裏面用フィルム
KR101518095B1 (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
JP5681375B2 (ja) 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP2016035066A (ja) 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
JP5550108B2 (ja) フリップチップ型半導体裏面用フィルム
JP5681376B2 (ja) 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP5479992B2 (ja) フリップチップ型半導体裏面用フィルム
JP5813928B2 (ja) フリップチップ型半導体裏面用フィルム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant