KR20160129756A - 이면 보호 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법 - Google Patents

이면 보호 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법 Download PDF

Info

Publication number
KR20160129756A
KR20160129756A KR1020160052158A KR20160052158A KR20160129756A KR 20160129756 A KR20160129756 A KR 20160129756A KR 1020160052158 A KR1020160052158 A KR 1020160052158A KR 20160052158 A KR20160052158 A KR 20160052158A KR 20160129756 A KR20160129756 A KR 20160129756A
Authority
KR
South Korea
Prior art keywords
protective film
semiconductor wafer
back surface
resin
film
Prior art date
Application number
KR1020160052158A
Other languages
English (en)
Inventor
나오히데 다카모토
류이치 기무라
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20160129756A publication Critical patent/KR20160129756A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81911—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

[과제] 제1의 본 발명의 목적은, 이면 보호 필름과 반도체 웨이퍼를 첩합시킨 후에 반도체 웨이퍼의 노치를 검출하는 것이 가능하고, 이면 보호 필름의 밀려나옴을 방지할 수 있는 이면 보호 필름 등을 제공하는 것이다. 제2의 본 발명의 목적은, 이면 보호 필름과 반도체 웨이퍼를 첩합시킨 후에 반도체 웨이퍼의 노치를 검출할 수 있는 이면 보호 필름 등을 제공하는 것이다.
[해결 수단] 제1의 본 발명은, 반도체 웨이퍼의 이면에 첩부하기 위한 이면 보호 필름 등에 관한 것이다. 이면 보호 필름의 외주는 반도체 웨이퍼의 외주보다 작고, 이면 보호 필름에는 노치가 설치되어 있다. 제2의 본 발명은, 파장 555nm의 전광선 투과율이 3% 이상인 이면 보호 필름 등에 관한 것이다.

Description

이면 보호 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법{BACK SURFACE PROTECTIVE FILM, FILM, PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE, AND PROCESS FOR PRODUCING PROTECTION CHIP}
본 발명은 이면 보호 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법에 관한 것이다.
최근에, 반도체 칩 등의 반도체 소자가 기판 상에 플립칩 본딩에 의해 실장된 플립칩형의 반도체 장치가 널리 이용되고 있다. 플립칩형의 반도체 장치에서는, 반도체 소자의 손상 등을 방지하기 위해서, 반도체 소자의 이면에 이면 보호 필름이 설치되는 경우가 있다. 통상, 레이저로 인자(印字)된 마크(이하, 「레이저 마크」라고 한다)를 시인 가능하게 하기 위해서, 이면 보호 필름은 착색되어 있다(예를 들어, 특허문헌 1 참조).
일본 특허 4762959호 공보
이면 보호 필름은 착색되어 있기 때문에, 이면 보호 필름과 반도체 웨이퍼를 첩합시킨 후에 반도체 웨이퍼의 노치를 검출하는 것은 곤란하다. 또한, 이면 보호 필름과 반도체 웨이퍼를 첩합시키는 것에 의해 이면 보호 필름의 밀려나옴이 생기는 경우가 있다.
제1의 본 발명의 목적은, 이면 보호 필름과 반도체 웨이퍼를 첩합시킨 후에 반도체 웨이퍼의 노치를 검출하는 것이 가능하고, 이면 보호 필름의 밀려나옴을 방지할 수 있는 이면 보호 필름 및 필름을 제공하는 것이다. 제1의 본 발명의 목적은, 이면 보호 필름과 반도체 웨이퍼를 첩합시킨 후에 반도체 웨이퍼의 노치를 검출하는 것이 가능하고, 이면 보호 필름의 밀려나옴을 방지할 수 있는 반도체 장치의 제조 방법 및 보호 칩의 제조 방법을 제공하는 것이다.
제2의 본 발명의 목적은, 이면 보호 필름과 반도체 웨이퍼를 첩합시킨 후에 반도체 웨이퍼의 노치를 검출할 수 있는 이면 보호 필름 및 필름을 제공하는 것이다. 제2의 본 발명의 목적은, 이면 보호 필름과 반도체 웨이퍼를 첩합시킨 후에 반도체 웨이퍼의 노치를 검출할 수 있는 반도체 장치의 제조 방법 및 보호 칩의 제조 방법을 제공하는 것이다.
제1의 본 발명은, 반도체 웨이퍼의 이면에 첩부하기 위한 이면 보호 필름에 관한 것이다. 이면 보호 필름의 외주는 반도체 웨이퍼의 외주보다 작고, 이면 보호 필름에는 노치가 설치되어 있다. 이면 보호 필름의 외주가 반도체 웨이퍼의 외주보다 작은 것에 의해, 이면 보호 필름의 밀려나옴을 방지할 수 있다. 이면 보호 필름에 노치가 설치되어 있는 것에 의해, 이면 보호 필름과 반도체 웨이퍼를 첩합시킨 후에 반도체 웨이퍼의 노치를 검출할 수 있다.
제1의 본 발명은 또한, 세퍼레이터 및 세퍼레이터 상에 배치된 이면 보호 필름을 포함하는 필름에 관한 것이다. 필름은, 바람직하게는 롤상을 이룬다.
제1의 본 발명은 또한, 반도체 웨이퍼 및 이면 보호 필름을 첩합시키는 공정을 포함하는 반도체 장치의 제조 방법에 관한 것이다. 반도체 웨이퍼 및 이면 보호 필름을 첩합시키는 공정은, 바람직하게는 반도체 웨이퍼 및 이면 보호 필름을 첩합시키는 것에 의해 적층판을 형성하는 공정이다. 적층판은, 반도체 웨이퍼 및 반도체 웨이퍼의 이면과 접한 이면 보호 필름을 포함한다.
이면 보호 필름을 앞에 배치하고 반도체 웨이퍼에 대하여 직각의 방향에서 적층판을 보았을 때에, 이면 보호 필름의 노치가, 반도체 웨이퍼에 설치된 노치의 윤곽의 일부와 겹친 윤곽을 이루는 경우가 있다. 이면 보호 필름을 앞에 배치하고 반도체 웨이퍼에 대하여 직각의 방향에서 적층판을 보았을 때에, 반도체 웨이퍼에 설치된 노치의 윤곽이, 이면 보호 필름의 노치의 윤곽보다 반도체 웨이퍼의 반경 방향에 있어서의 외측에 위치하는 경우도 있다.
제1의 본 발명은 또한, 반도체 웨이퍼 및 이면 보호 필름을 첩합시키는 공정을 포함하는 보호 칩의 제조 방법에 관한 것이다. 보호 칩은, 반도체 소자 및 반도체 소자의 이면 상에 배치된 보호막을 포함한다.
본 발명자는, 이면 보호 필름에 있어서의 파장 555nm의 전광선 투과율을 높이는 것에 의해, 이면 보호 필름과 반도체 웨이퍼를 첩합시킨 후에 반도체 웨이퍼의 노치를 검출할 수 있다는 것을 발견하여, 제2의 본 발명을 완성시켰다.
제2의 본 발명은, 반도체 웨이퍼의 이면에 부착하기 위한 이면 보호 필름에 관한 것이다. 이면 보호 필름에 있어서의 파장 555nm의 전광선 투과율이 3% 이상이다. 3% 이상인 것에 의해, 이면 보호 필름과 반도체 웨이퍼를 첩합시킨 후에 반도체 웨이퍼의 노치를 검출할 수 있다.
제2의 본 발명은 또한, 세퍼레이터 및 세퍼레이터 상에 배치된 이면 보호 필름을 포함하는 필름에 관한 것이다.
제2의 본 발명은 또한, 반도체 웨이퍼 및 이면 보호 필름을 첩합시키는 공정을 포함하는 반도체 장치의 제조 방법에 관한 것이다.
제2의 본 발명은 또한, 반도체 웨이퍼 및 이면 보호 필름을 첩합시키는 공정을 포함하는 보호 칩의 제조 방법에 관한 것이다. 보호 칩은, 반도체 소자 및 반도체 소자의 이면 상에 배치된 보호막을 포함한다.
제1의 본 발명에 의하면, 이면 보호 필름과 반도체 웨이퍼를 첩합시킨 후에 반도체 웨이퍼의 노치를 검출하는 것이 가능하고, 이면 보호 필름의 밀려나옴을 방지할 수 있는 이면 보호 필름 및 필름을 제공할 수 있다. 제1의 본 발명에 의하면, 이면 보호 필름과 반도체 웨이퍼를 첩합시킨 후에 반도체 웨이퍼의 노치를 검출하는 것이 가능하고, 이면 보호 필름의 밀려나옴을 방지할 수 있는 반도체 장치의 제조 방법 및 보호 칩의 제조 방법을 제공할 수 있다.
제2의 본 발명에 의하면, 이면 보호 필름과 반도체 웨이퍼를 첩합시킨 후에 반도체 웨이퍼의 노치를 검출할 수 있는 이면 보호 필름 및 필름을 제공할 수 있다. 제2의 본 발명에 의하면, 이면 보호 필름과 반도체 웨이퍼를 첩합시킨 후에 반도체 웨이퍼의 노치를 검출할 수 있는 반도체 장치의 제조 방법 및 보호 칩의 제조 방법을 제공할 수 있다.
도 1은 실시형태 1에 있어서의 필름의 개략 평면도이다.
도 2는 필름의 일부의 개략 단면도이다.
도 3은 이면 보호 필름의 개략 평면도이다.
도 4는 반도체 웨이퍼의 개략 평면도이다.
도 5는 적층판의 개략 평면도이다.
도 6은 반도체 장치의 제조 공정의 개략 단면도이다.
도 7은 반도체 장치의 제조 공정의 개략 단면도이다.
도 8은 반도체 장치의 제조 공정의 개략 단면도이다.
도 9는 변형예 1에 있어서의 적층판의 개략 평면도이다.
도 10은 변형예 2에 있어서의 이면 보호 필름의 개략 평면도이다.
도 11은 변형예 3에 있어서의 이면 보호 필름의 개략 평면도이다.
도 12는 실시형태 2에 있어서의 필름의 개략 평면도이다.
도 13은 필름의 일부의 개략 단면도이다.
도 14는 이면 보호 필름의 개략 평면도이다.
도 15는 적층판의 개략 평면도이다.
도 16은 반도체 장치의 제조 공정의 개략 단면도이다.
도 17은 반도체 장치의 제조 공정의 개략 단면도이다.
도 18은 반도체 장치의 제조 공정의 개략 단면도이다.
이하에 실시형태를 게재하여 본 발명을 상세히 설명하지만, 본 발명은 이들 실시형태에만 한정되는 것은 아니다.
[실시형태 1]
(반도체 장치의 제조 방법·보호 칩(5)의 제조 방법)
도 1 및 도 2에 나타내는 바와 같이, 필름(1)은 롤상을 이룬다. 필름(1)은 세퍼레이터(12) 및 세퍼레이터(12) 상에 배치된 이면 보호 필름(111a, 111b, 111c, ……, 111m)(이하, 「이면 보호 필름(111)」이라고 총칭한다.)을 포함한다. 필름(1)은 이면 보호 필름(111) 상에 배치된 세퍼레이터(13)를 더 포함한다. 이면 보호 필름(111)은, 세퍼레이터(12)와 접하는 제1면, 및 제1면에 대향한 제2면으로 양면을 정의할 수 있다. 제2면은 세퍼레이터(13)와 접한다.
이면 보호 필름(111a)과 이면 보호 필름(111b) 사이의 거리, 이면 보호 필름(111b)과 이면 보호 필름(111c) 사이의 거리, ……, 이면 보호 필름(111l)과 이면 보호 필름(111m) 사이의 거리는 일정하다. 세퍼레이터(13)는, 권심과 접하는 제1단, 및 제1단과 쌍을 이루는 제2단으로 양단을 정의할 수 있다. 노치(101a, 101b, 101c, ……, 101m)(이하, 「노치(101)」라고 총칭한다.)는, 제1단과 제2단을 잇는 방향의 제1단쪽에 위치한다. 제1단쪽에 위치하는 것에 의해, 이면 보호 필름(111)과 반도체 웨이퍼(4)를 용이하게 첩합시킬 수 있다.
도 3에 나타내는 바와 같이, 이면 보호 필름(111)은, 노치(101)가 설치된 원반상을 이룬다.
이면 보호 필름(111)에 설치된 노치(101)의 형상은, 노치(41)의 일부의 형상과 동일하다. 이면 보호 필름(111)에 노치(101)가 설치되어 있는 것에 의해, 이면 보호 필름(111)과 반도체 웨이퍼(4)를 첩합시킨 후에 반도체 웨이퍼(4)의 노치(41)를 검출할 수 있다.
이면 보호 필름(111)의 외주는, 반도체 웨이퍼(4)의 외주보다 작다. 이면 보호 필름(111)의 외주가 작은 것에 의해, 이면 보호 필름(111)의 밀려나옴을 방지할 수 있다.
도 4에 나타내는 바와 같이, 반도체 웨이퍼(4)에는 노치(41)가 설치되어 있다. 반도체 웨이퍼(4)는, 회로면, 및 회로면에 대향한 이면(비회로면, 비전극 형성면 등이라고도 칭해진다)으로 양면을 정의할 수 있다. 반도체 웨이퍼(4)로서는, 실리콘 웨이퍼를 적합하게 이용할 수 있다.
도 5에 나타내는 바와 같이, 이면 보호 필름(111)과 반도체 웨이퍼(4)를 첩합시키는 것에 의해 적층판(7)을 형성한다. 구체적으로는, 세퍼레이터(13)를 박리하고, 이면 보호 필름(111)과 반도체 웨이퍼(4)를 첩합시키는 것에 의해 적층판(7)을 형성한다.
적층판(7)은, 반도체 웨이퍼(4) 및 반도체 웨이퍼(4)의 이면과 접한 이면 보호 필름(111)을 포함한다. 이면 보호 필름(111)을 앞에 배치하고 반도체 웨이퍼(4)에 대하여 직각의 방향으로 적층판(7)을 보았을 때에, 이면 보호 필름(111)의 노치(101)는, 반도체 웨이퍼(4)의 노치(41)의 윤곽의 일부와 겹친 윤곽을 이룬다.
필요에 따라서 적층판(7)을 가열하는 것에 의해, 이면 보호 필름(111)을 경화한다. 가열 온도는 적절히 설정할 수 있다.
노치(41)를 검출하기 위한 검출 센서에 의해, 이면 보호 필름(111)과 접한 반도체 웨이퍼(4)의 노치(41)를 검출한다. 이에 의해, 반도체 웨이퍼(4)에 설치된 노치(41)의 위치 정보를 얻는 것이 가능하여, 이면 보호 필름(111)에 있어서의 레이저를 쬐는 영역을 특정할 수 있다. 검출 센서로서는, 마이크로스코프 등을 들 수 있다.
필요에 따라서 적층판(7)의 이면 보호 필름(111)에 레이저로 인자한다. 한편, 레이저로 인자할 때에는, 공지의 레이저 마킹 장치를 이용할 수 있다. 또한, 레이저로서는, 기체 레이저, 고체 레이저, 액체 레이저 등을 이용할 수 있다. 구체적으로는, 기체 레이저로서는, 특별히 제한되지 않고, 공지의 기체 레이저를 이용할 수 있지만, 탄산 가스 레이저(CO2 레이저), 엑시머 레이저(ArF 레이저, KrF 레이저, XeCl 레이저, XeF 레이저 등)가 적합하다. 또한, 고체 레이저로서는, 특별히 제한되지 않고, 공지의 고체 레이저를 이용할 수 있지만, YAG 레이저(Nd:YAG 레이저 등), YVO4 레이저가 적합하다.
노치(41)를 검출하기 위한 검출 센서에 의해, 이면 보호 필름(111)과 접한 반도체 웨이퍼(4)의 노치(41)를 검출한다. 이에 의해, 반도체 웨이퍼(4)에 설치된 노치(41)의 위치 정보를 얻는 것이 가능하여, 반도체 웨이퍼(4)의 위치와 다이싱 테이프(17)의 위치를 맞출 수 있다.
도 6에 나타내는 바와 같이, 적층판(7)과 다이싱 테이프(17)를 첩합시킨다. 다이싱 테이프(17)는, 기재(171) 및 기재(171) 상에 배치된 점착제층(172)을 포함한다. 점착제층(172)은, 방사선에 의해 경화되는 성질을 갖는 것이 바람직하다. 방사선으로서는 자외선이 바람직하다.
도 7에 나타내는 바와 같이, 반도체 웨이퍼(4)의 다이싱을 행한다. 이에 의해, 보호 칩(5)을 형성한다. 보호 칩(5)은, 반도체 소자(41) 및 반도체 소자(41)의 이면 상에 배치된 보호막(112)을 포함한다. 반도체 소자(41)는, 회로면(표면, 회로 패턴 형성면, 전극 형성면 등이라고도 칭해진다), 및 회로면에 대향한 이면으로 양면을 정의할 수 있다. 다이싱은, 다이싱 테이프(17)를 흡착대(8)에 진공 흡착시킨 상태로, 예를 들어, 반도체 웨이퍼(4)의 회로면측으로부터 통상의 방법에 의해 행해진다. 풀컷이라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지의 것을 이용할 수 있다. 반도체 소자(41)는, 바람직하게는 플립칩이다.
다음으로, 보호 칩(5)을 점착제층(172)으로부터 박리한다. 즉, 보호 칩(5)을 픽업한다. 픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지의 여러 가지의 방법을 채용할 수 있다. 예를 들어, 보호 칩(5)을 니들에 의해서 밀어 올리고, 밀어 올려진 보호 칩(5)을 픽업 장치에 의해서 픽업하는 방법 등을 들 수 있다.
도 8에 나타내는 바와 같이, 플립칩 본딩 방식(플립칩 실장 방식)에 의해, 보호 칩(5)을 피착체(6)에 고정한다. 구체적으로는, 반도체 소자(41)의 회로면이 피착체(6)와 대향하는 형태로, 보호 칩(5)을 피착체(6)에 고정한다. 예를 들어, 반도체 소자(41)의 회로면 상에 설치된 범프(51)를, 피착체(6)의 접속 패드에 피착된 접합용의 도전재(땜납 등)(61)에 접촉시켜 압압(押壓)하면서 도전재(61)를 용융시키는 것에 의해, 반도체 소자(41)와 피착체(6)의 전기적 도통을 확보하여, 보호 칩(5)을 피착체(6)에 고정할 수 있다(플립칩 본딩 공정). 이때, 보호 칩(5)과 피착체(6) 사이에는 공극이 형성되어 있고, 그 공극간 거리는, 일반적으로 30μm∼300μm 정도이다. 한편, 보호 칩(5)을 피착체(6) 상에 플립칩 본딩(플립칩 접속)한 후에는, 보호 칩(5)과 피착체(6)의 대향면이나 간극을 세정하고, 간극에 봉지재(봉지 수지 등)를 충전시켜 봉지할 수 있다.
피착체(6)로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 기판을 이용할 수 있다. 이와 같은 기판의 재질로서는, 특별히 한정되는 것은 아니지만, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예를 들어, 에폭시 기판, 비스말레이미드 트라이아진 기판, 폴리이미드 기판 등을 들 수 있다.
범프나 도전재의 재질로서는, 특별히 한정되지 않고, 예를 들어, 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
한편, 도전재(61)의 용융 시의 온도는, 통상, 260℃ 정도(예를 들어, 250℃∼300℃)이다. 이면 보호 필름(111)이 에폭시 수지를 포함하는 것에 의해, 이러한 온도에 견디는 것이 가능하다.
본 공정에서는, 보호 칩(5)과 피착체(6)의 대향면(전극 형성면)이나 간극의 세정을 행하는 것이 바람직하다. 세정에 이용되는 세정액으로서는, 특별히 제한되지 않고, 예를 들어, 유기계의 세정액이나, 수계의 세정액을 들 수 있다.
다음으로, 플립칩 본딩된 보호 칩(5)과 피착체(6) 사이의 간극을 봉지하기 위한 봉지 공정을 행한다. 봉지 공정은, 봉지 수지를 이용하여 행해진다. 이때의 봉지 조건으로서는 특별히 한정되지 않지만, 통상, 175℃에서 60초간∼90초간의 가열을 행하는 것에 의해, 봉지 수지의 열경화가 행해지는데, 본 발명은 이에 한정되지 않고, 예를 들어 165℃∼185℃에서 수분간 큐어할 수 있다. 또한, 당해 공정에 의해, 보호막(112)을 완전히 또는 거의 완전히 열경화시킬 수 있다. 또, 보호막(112)은, 미경화 상태여도 당해 봉지 공정 시에, 봉지재와 함께 열경화시킬 수 있으므로, 보호막(112)을 열경화시키기 위한 공정을 새롭게 추가할 필요가 없다.
봉지 수지로서는, 절연성을 갖는 수지(절연 수지)이면 특별히 제한되지 않는다. 봉지 수지로서는, 탄성을 갖는 절연 수지가 보다 바람직하다. 봉지 수지로서는, 예를 들어, 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물에 의한 봉지 수지로서는, 수지 성분으로서 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)나, 열가소성 수지 등이 포함되어 있어도 된다. 한편, 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있다. 봉지 수지의 형상은, 필름상, 태블릿상 등이다.
이상의 방법에 의해 얻어진 반도체 장치(플립칩 실장의 반도체 장치)는, 피착체(6) 및 피착체(6)에 고정된 보호 칩(5)을 포함한다. 이러한 반도체 장치의 보호막(112)에 레이저로 인자하는 것이 가능하다.
플립칩 실장 방식으로 실장된 반도체 장치는, 다이 본딩 실장 방식으로 실장된 반도체 장치보다도, 얇고, 작다. 이 때문에, 각종의 전자 기기·전자 부품 또는 그들의 재료·부재로서 적합하게 이용할 수 있다. 구체적으로는, 플립칩 실장된 반도체 장치가 이용되는 전자 기기로서는, 이른바 「휴대 전화」, 「PHS」, 소형 컴퓨터(예를 들어, 이른바 「PDA」(휴대 정보 단말), 이른바 「노트북 컴퓨터」, 이른바 「넷북(상표)」, 이른바 「웨어러블 컴퓨터」 등), 「휴대 전화」 및 컴퓨터가 일체화된 소형 전자 기기, 이른바 「디지털 카메라(상표)」, 이른바 「디지털 비디오 카메라」, 소형 텔레비전, 소형 게임 기기, 소형 디지털 오디오 플레이어, 이른바 「전자 수첩」, 이른바 「전자 사전」, 이른바 「전자 서적」용 전자 기기 단말, 소형 디지털 타입의 시계 등의 모바일형의 전자 기기(휴대 운반 가능한 전자 기기) 등을 들 수 있지만, 물론, 모바일형 이외(설치형 등)의 전자 기기(예를 들어, 이른바 「데스크탑 컴퓨터」, 박형 텔레비전, 녹화·재생용 전자 기기(하드 디스크 레코더, DVD 플레이어 등), 프로젝터, 마이크로머신 등) 등이어도 된다. 또한, 전자 부품, 또는 전자 기기·전자 부품의 재료·부재로서는, 예를 들어, 이른바 「CPU」의 부재, 각종 기억 장치(이른바 「메모리」, 하드 디스크 등)의 부재 등을 들 수 있다.
이상과 같이, 반도체 장치의 제조 방법은, 반도체 웨이퍼(4)와 이면 보호 필름(111)을 첩합시키는 공정을 포함한다. 반도체 장치의 제조 방법은, 반도체 웨이퍼(4)와 이면 보호 필름(111)을 첩합시키는 공정 후에, 레이저로 이면 보호 필름(111)에 인자하는 공정을 더 포함한다. 레이저로 이면 보호 필름(111)에 인자하는 공정은, 반도체 웨이퍼(4)의 노치(41)를 검출하는 스텝을 포함한다. 반도체 장치의 제조 방법은, 반도체 웨이퍼(4)와 이면 보호 필름(111)을 첩합시키는 공정에 의해 형성된 적층판(7)과 다이싱 테이프(17)를 첩합시키는 공정을 더 포함한다. 적층판(7)과 다이싱 테이프(17)를 첩합시키는 공정은, 반도체 웨이퍼(4)의 노치(41)를 검출하는 스텝을 포함한다.
적층판(7)과 다이싱 테이프(17)를 첩합시키는 공정 후에, 다이싱에 의해 보호 칩(5)을 형성하는 공정을 더 포함한다. 반도체 장치의 제조 방법은, 보호 칩(5)을 피착체(6)에 고정하는 공정을 더 포함한다. 보호 칩(5)을 피착체(6)에 고정하는 공정은, 바람직하게는 플립칩 접속에 의해, 보호 칩(5)을 피착체(6)에 고정하는 공정이다.
(이면 보호 필름(111))
이면 보호 필름(111)은 유색인 것이 바람직하다. 이면 보호 필름(111)이 유색인 것에 의해, 레이저 마크를 용이하게 시인할 수 있다. 이면 보호 필름(111)은, 예를 들어, 흑색, 청색, 적색 등의 농색인 것이 바람직하다. 흑색이 특히 바람직하다.
농색이란, 기본적으로는, L*a*b* 표색계에서 규정되는 L*가 60 이하(0∼60)[바람직하게는 50 이하(0∼50), 더 바람직하게는 40 이하(0∼40)]가 되는 짙은 색인 것을 의미하고 있다.
또한, 흑색이란, 기본적으로는, L*a*b* 표색계에서 규정되는 L*가 35 이하(0∼35)[바람직하게는 30 이하(0∼30), 더 바람직하게는 25 이하(0∼25)]가 되는 흑색계 색인 것을 의미하고 있다. 한편, 흑색에 있어서, L*a*b* 표색계에서 규정되는 a*나 b*는, 각각 L*의 값에 따라 적절히 선택할 수 있다. a*나 b*로서는, 예를 들어, 양쪽 모두 -10∼10인 것이 바람직하고, 보다 바람직하게는 -5∼5이며, 특히 -3∼3의 범위(그 중에서도 0 또는 거의 0)인 것이 적합하다.
한편, L*a*b* 표색계에서 규정되는 L*, a*, b*는 색채 색차계(상품명 「CR-200」 미놀타사제; 색채 색차계)를 이용해서 측정하는 것에 의해 구해진다. 한편, L*a*b* 표색계는 국제조명위원회(CIE)가 1976년에 추장한 색 공간이며, CIE 1976(L*a*b*) 표색계로 칭해지는 색 공간인 것을 의미하고 있다. 또한, L*a*b* 표색계는, 일본공업규격에서는, JIS Z 8729에 규정되어 있다.
이면 보호 필름(111)은 통상, 미경화 상태이다. 미경화 상태는 반경화 상태를 포함한다. 이면 보호 필름(111)은, 바람직하게는 반경화 상태이다.
85℃ 및 85%RH의 분위기 하에서 168시간 방치했을 때의, 이면 보호 필름(111)의 흡습률은, 바람직하게는 1중량% 이하, 보다 바람직하게는 0.8중량% 이하이다. 1중량% 이하인 것에 의해, 레이저 마킹성을 향상시킬 수 있다. 흡습률은 무기 충전제의 함유량 등에 의해서 컨트롤할 수 있다.
이면 보호 필름(111)에 있어서의 흡습률의 측정 방법은 이하와 같다. 즉, 85℃, 85%RH의 항온 항습조에 이면 보호 필름(111)을 168시간 방치하여, 방치 전후의 중량 감소율로부터 흡습률을 구한다.
이면 보호 필름(111)을 경화시키는 것에 의해 얻어지는 경화물을, 85℃ 및 85%RH의 분위기 하에서 168시간 방치했을 때의 흡습률은, 바람직하게는 1중량% 이하, 보다 바람직하게는 0.8중량% 이하이다. 1중량% 이하인 것에 의해, 레이저 마킹성을 향상시킬 수 있다. 흡습률은 무기 충전제의 함유량 등에 의해서 컨트롤할 수 있다.
경화물에 있어서의 흡습률의 측정 방법은 이하와 같다. 즉, 85℃, 85%RH의 항온 항습조에 경화물을 168시간 방치하여, 방치 전후의 중량 감소율로부터 흡습률을 구한다.
이면 보호 필름(111)에 있어서의 에탄올 추출의 겔 분율은, 바람직하게는 50% 이상, 보다 바람직하게는 70% 이상, 보다 더 바람직하게는 90% 이상이다. 50% 이상이면, 반도체 제조 프로세스에 있어서의 지그 등으로의 고착을 방지할 수 있다.
한편, 이면 보호 필름(111)의 겔 분율은, 수지 성분의 종류나 그 함유량, 가교제의 종류나 그 함유량 외에, 가열 온도나 가열 시간 등에 의해서 컨트롤할 수 있다.
이면 보호 필름(111)의 미경화 상태에 있어서의 23℃에서의 인장 저장 탄성률은, 바람직하게는 0.5GPa 이상, 보다 바람직하게는 0.75GPa 이상, 더 바람직하게는 1GPa 이상이다. 1GPa 이상이면, 이면 보호 필름(111)이 캐리어 테이프에 부착되는 것을 방지할 수 있다. 23℃에서의 인장 저장 탄성률의 상한은, 예를 들어 50GPa이다. 23℃에서의 인장 저장 탄성률은, 수지 성분의 종류나 그 함유량, 충전재의 종류나 그 함유량 등에 의해서 컨트롤할 수 있다.
이면 보호 필름(111)은 도전성이어도, 비도전성이어도 된다.
이면 보호 필름(111)의 반도체 웨이퍼(4)에 대한 접착력(23℃, 박리 각도 180°, 박리 속도 300mm/분)은, 바람직하게는 1N/10mm폭 이상, 보다 바람직하게는 2N/10mm폭 이상, 더 바람직하게는 4N/10mm폭 이상이다. 한편, 이러한 접착력은, 바람직하게는 10N/10mm폭 이하이다. 1N/10mm폭 이상인 것에 의해, 우수한 밀착성으로 반도체 웨이퍼(4)나 반도체 소자에 첩착되어 있어, 들뜸 등의 발생을 방지할 수 있다. 또한, 반도체 웨이퍼(4)의 다이싱 시에 칩 날림이 발생하는 것을 방지할 수도 있다. 한편, 이면 보호 필름(111)의 반도체 웨이퍼(4)에 대한 접착력은, 예를 들어, 다음과 같이 하여 측정한 값이다. 즉, 이면 보호 필름(111)의 한쪽 면에, 점착 테이프(상품명 「BT315」 닛토덴코주식회사제)를 첩착하여 이면 보강한다. 그 후, 이면 보강한 길이 150mm, 폭 10mm의 이면 보호 필름(111)의 표면(겉면)에, 두께 0.6mm의 반도체 웨이퍼(4)를, 50℃에서 2kg의 롤러를 1 왕복하여 열 라미네이트법에 의해 첩합시킨다. 그 후, 열판 상(50℃)에 2분간 정치한 후, 상온(23℃ 정도)에서 20분 정치한다. 정치 후, 박리 시험기(상품명 「오토그래프 AGS-J」 시마즈제작소사제)를 이용하여, 온도 23℃ 하에서, 박리 각도: 180°, 인장 속도: 300mm/min의 조건 하에서, 이면 보강된 이면 보호 필름(111)을 잡아뗀다. 이면 보호 필름(111)의 반도체 웨이퍼(4)에 대한 접착력은, 이때의 이면 보호 필름(111)과 반도체 웨이퍼(4)의 계면에서 박리시켜 측정된 값(N/10mm폭)이다.
이면 보호 필름(111)의 두께는, 바람직하게는 2μm 이상, 보다 바람직하게는 4μm 이상, 더 바람직하게는 6μm 이상, 특히 바람직하게는 10μm 이상이다. 한편, 이면 보호 필름(111)의 두께는, 바람직하게는 200μm 이하, 보다 바람직하게는 160μm 이하, 더 바람직하게는 100μm 이하, 보다 더 바람직하게는 80μm 이하, 특히 바람직하게는 50μm 이하이다.
이면 보호 필름(111)은, 바람직하게는 착색제를 포함한다. 착색제로서는, 예를 들어, 염료, 안료를 들 수 있다. 그 중에서도, 염료가 바람직하다.
염료로서는, 농색계 염료가 바람직하다. 농색계 염료로서는, 예를 들어, 흑색 염료, 청색 염료, 적색 염료 등을 들 수 있다. 그 중에서도, 흑색 염료가 바람직하다. 색재는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
이면 보호 필름(111)에 있어서의 착색제의 함유량은, 바람직하게는 0.5중량% 이상, 보다 바람직하게는 1중량% 이상, 더 바람직하게는 2중량% 이상이다. 이면 보호 필름(111)에 있어서의 착색제의 함유량은, 바람직하게는 10중량% 이하, 보다 바람직하게는 8중량% 이하, 더 바람직하게는 5중량% 이하이다.
이면 보호 필름(111)은, 열가소성 수지를 포함할 수 있다.
열가소성 수지로서는, 예를 들어, 천연 고무, 뷰틸 고무, 아이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 바이닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스터 공중합체, 폴리뷰타다이엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아마이드 수지, 페녹시 수지, 아크릴 수지, PET(폴리에틸렌 테레프탈레이트)나 PBT(폴리뷰틸렌 테레프탈레이트) 등의 포화 폴리에스터 수지, 폴리아마이드이미드 수지, 또는 불소 수지 등을 들 수 있다. 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 그 중에서도, 아크릴 수지, 페녹시 수지가 적합하다.
아크릴 수지로서는, 특별히 한정되는 것은 아니며, 탄소수 30 이하(바람직하게는 탄소수 4∼18, 더 바람직하게는 탄소수 6∼10, 특히 바람직하게는 탄소수 8 또는 9)의 직쇄 또는 분기의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스터의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 즉, 본 발명에서는, 아크릴 수지란, 메타크릴 수지도 포함하는 광의의 의미이다. 알킬기로서는, 예를 들어, 메틸기, 에틸기, 프로필기, 아이소프로필기, n-뷰틸기, t-뷰틸기, 아이소뷰틸기, 펜틸기, 아이소펜틸기, 헥실기, 헵틸기, 2-에틸헥실기, 옥틸기, 아이소옥틸기, 노닐기, 아이소노닐기, 데실기, 아이소데실기, 운데실기, 도데실기(라우릴기), 트라이데실기, 테트라데실기, 스테아릴기, 옥타데실기 등을 들 수 있다.
또한, 아크릴 수지를 형성하기 위한 다른 모노머(알킬기의 탄소수가 30 이하인 아크릴산 또는 메타크릴산의 알킬 에스터 이외의 모노머)로서는, 특별히 한정되는 것은 아니며, 예를 들어, 아크릴산, 메타크릴산, 카복시에틸 아크릴레이트, 카복시펜틸 아크릴레이트, 이타콘산, 말레산, 퓨마르산 또는 크로톤산 등과 같은 카복실기 함유 모노머, 무수 말레산 또는 무수 이타콘산 등과 같은 산 무수물 모노머, (메트)아크릴산 2-하이드록시에틸, (메트)아크릴산 2-하이드록시프로필, (메트)아크릴산 4-하이드록시뷰틸, (메트)아크릴산 6-하이드록시헥실, (메트)아크릴산 8-하이드록시옥틸, (메트)아크릴산 10-하이드록시데실, (메트)아크릴산 12-하이드록시라우릴 또는 (4-하이드록시메틸사이클로헥실)-메틸 아크릴레이트 등과 같은 하이드록실기 함유 모노머, 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아마이드-2-메틸프로페인설폰산, (메트)아크릴아마이드프로페인설폰산, 설포프로필 (메트)아크릴레이트 또는 (메트)아크릴로일옥시나프탈렌설폰산 등과 같은 설폰산기 함유 모노머, 또는 2-하이드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 모노머 등을 들 수 있다. 한편, (메트)아크릴산이란 아크릴산 및/또는 메타크릴산을 말하고, 본 발명의 (메트)는 모두 마찬가지의 의미이다.
이면 보호 필름(111)에 있어서의 열가소성 수지의 함유량은, 바람직하게는 10중량% 이상, 보다 바람직하게는 30중량% 이상이다. 이면 보호 필름(111)에 있어서의 열가소성 수지의 함유량은, 바람직하게는 90중량% 이하, 보다 바람직하게는 70중량% 이하이다.
이면 보호 필름(111)은, 열경화성 수지를 포함할 수 있다.
열경화성 수지로서는, 에폭시 수지, 페놀 수지, 아미노 수지, 불포화 폴리에스터 수지, 폴리우레테인 수지, 실리콘 수지, 열경화성 폴리이미드 수지 등을 들 수 있다. 열경화성 수지는 단독으로 또는 2종 이상 병용하여 이용할 수 있다. 열경화성 수지로서는, 특히, 반도체 소자를 부식시키는 이온성 불순물 등 함유가 적은 에폭시 수지가 적합하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지를 적합하게 이용할 수 있다.
에폭시 수지로서는, 특별히 한정은 없고, 예를 들어, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수첨 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 바이페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀노볼락형 에폭시 수지, 오쏘크레졸노볼락형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐올에테인형 에폭시 수지 등의 2작용 에폭시 수지나 다작용 에폭시 수지, 또는 하이단토인형 에폭시 수지, 트리스글리시딜아이소사이아누레이트형 에폭시 수지 또는 글리시딜아민형 에폭시 수지 등의 에폭시 수지를 이용할 수 있다.
그 중에서도, 노볼락형 에폭시 수지, 바이페닐형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐올에테인형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또, 페놀 수지는, 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어, 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-뷰틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스타이렌 등의 폴리옥시스타이렌 등을 들 수 있다. 페놀 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어, 에폭시 수지 중의 에폭시기 1당량당 페놀 수지 중의 하이드록실기가 0.5당량∼2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8당량∼1.2당량이다.
이면 보호 필름(111)에 있어서의 열경화성 수지의 함유량은, 바람직하게는 2중량% 이상, 보다 바람직하게는 5중량% 이상이다. 이면 보호 필름(111)에 있어서의 열경화성 수지의 함유량은, 바람직하게는 40중량% 이하, 보다 바람직하게는 20중량% 이하이다.
이면 보호 필름(111)은, 에폭시 수지와 페놀 수지의 열경화 촉진 촉매를 포함할 수 있다. 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지의 열경화 촉진 촉매 중에서 적절히 선택하여 이용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 열경화 촉진 촉매로서는, 예를 들어, 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등을 이용할 수 있다.
이면 보호 필름(111)을 미리 어느 정도 가교시켜 놓기 위해서, 제작에 임하여, 중합체의 분자쇄 말단의 작용기 등과 반응하는 다작용성 화합물을 가교제로서 첨가시켜 놓는 것이 바람직하다. 이에 의해, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
가교제로서는, 특별히 제한되지 않고, 공지의 가교제를 이용할 수 있다. 구체적으로는, 예를 들어, 아이소사이아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제, 요소계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있다. 가교제로서는, 아이소사이아네이트계 가교제나 에폭시계 가교제가 적합하다. 또한, 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
아이소사이아네이트계 가교제로서는, 예를 들어, 1,2-에틸렌 다이아이소사이아네이트, 1,4-뷰틸렌 다이아이소사이아네이트, 1,6-헥사메틸렌 다이아이소사이아네이트 등의 저급 지방족 폴리아이소사이아네이트류; 사이클로펜틸렌 다이아이소사이아네이트, 사이클로헥실렌 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 수소 첨가 톨릴렌 다이아이소사이아네이트, 수소 첨가 자일렌 다이아이소사이아네이트 등의 지환족 폴리아이소사이아네이트류; 2,4-톨릴렌 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 4,4'-다이페닐메테인 다이아이소사이아네이트, 자일릴렌 다이아이소사이아네이트 등의 방향족 폴리아이소사이아네이트류 등을 들 수 있고, 기타, 트라이메틸올프로페인/톨릴렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)제, 상품명 「콜로네이트 L」], 트라이메틸올프로페인/헥사메틸렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)제, 상품명 「콜로네이트 HL」] 등도 이용된다. 또한, 에폭시계 가교제로서는, 예를 들어, N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥세인, 1,6-헥세인다이올 다이글리시딜 에터, 네오펜틸글리콜 다이글리시딜 에터, 에틸렌글리콜 다이글리시딜 에터, 프로필렌글리콜 다이글리시딜 에터, 폴리에틸렌글리콜 다이글리시딜 에터, 폴리프로필렌글리콜 다이글리시딜 에터, 솔비톨 폴리글리시딜 에터, 글리세롤 폴리글리시딜 에터, 펜타에리트리톨 폴리글리시딜 에터, 폴리글리세롤 폴리글리시딜 에터, 솔비탄 폴리글리시딜 에터, 트라이메틸올프로페인 폴리글리시딜 에터, 아디프산 다이글리시딜 에스터, o-프탈산 다이글리시딜 에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소사이아누레이트, 레졸신 다이글리시딜 에터, 비스페놀-S-다이글리시딜 에터 외에, 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
한편, 본 발명에서는, 가교제를 이용하는 대신에, 또는 가교제를 이용함과 더불어, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
이면 보호 필름(111)은 충전제를 포함할 수 있다. 충전제를 포함하는 것에 의해, 이면 보호 필름(111)의 탄성률의 조절 등을 도모할 수 있다.
충전제로서는, 무기 충전제, 유기 충전제의 어느 것이어도 되지만, 무기 충전제가 적합하다. 무기 충전제로서는, 예를 들어, 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크로뮴, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 기타 카본 등으로 이루어지는 여러 가지의 무기 분말 등을 들 수 있다. 충전제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 충전제로서는, 그 중에서도, 실리카, 특히 용융 실리카가 적합하다. 한편, 무기 충전제의 평균 입경은 0.1μm∼80μm의 범위 내인 것이 바람직하다. 무기 충전제의 평균 입경은, 예를 들어, 레이저 회절형 입도 분포 측정 장치에 의해서 측정할 수 있다.
이면 보호 필름(111)에 있어서의 충전제의 함유량은, 바람직하게는 10중량% 이상, 보다 바람직하게는 20중량% 이상이다. 이면 보호 필름(111)에 있어서의 충전제의 함유량은, 바람직하게는 70중량% 이하, 보다 바람직하게는 50중량% 이하이다.
이면 보호 필름(111)은, 다른 첨가제를 적절히 포함할 수 있다. 다른 첨가제로서는, 예를 들어, 난연제, 실레인 커플링제, 이온 트랩제, 증량제, 노화 방지제, 산화 방지제, 계면 활성제 등을 들 수 있다.
난연제로서는, 예를 들어, 삼산화안티몬, 오산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 난연제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 실레인 커플링제로서는, 예를 들어, β-(3,4-에폭시사이클로헥실)에틸트라이메톡시실레인, γ-글리시독시프로필트라이메톡시실레인, γ-글리시독시프로필메틸다이에톡시실레인 등을 들 수 있다. 실레인 커플링제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이온 트랩제로서는, 예를 들어 하이드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이온 트랩제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
열경화성 수지, 열가소성 수지 및 용매 등을 혼합하여 혼합액을 조제하고, 혼합액을 박리지 상에 도포하여 건조하는 방법 등에 의해, 이면 보호 필름(111)을 얻을 수 있다.
(세퍼레이터(12))
세퍼레이터(12)로서는, 폴리에틸렌 테레프탈레이트(PET) 필름 등을 들 수 있다. 세퍼레이터(12)는, 바람직하게는 이형 처리가 실시된 것이다. 세퍼레이터(12)의 두께는 적절히 설정할 수 있다.
(세퍼레이터(13))
세퍼레이터(13)로서는, 폴리에틸렌 테레프탈레이트(PET) 필름 등을 들 수 있다. 세퍼레이터(13)는, 바람직하게는 이형 처리가 실시된 것이다. 세퍼레이터(13)의 두께는 적절히 설정할 수 있다.
(변형예 1)
도 9에 나타내는 바와 같이, 이면 보호 필름(111)을 앞에 배치하고 반도체 웨이퍼(4)에 대하여 직각의 방향으로 적층판(7)을 보았을 때에, 적층판(7)은 특정의 형상을 이룬다. 즉, 반도체 웨이퍼(4)의 노치(41)의 윤곽이, 이면 보호 필름(111)의 노치(101)의 윤곽보다 반도체 웨이퍼(4)의 반경 방향에 있어서의 외측에 위치한다.
(변형예 2)
도 10에 나타내는 바와 같이, 노치(101)는 V자 형상이다.
(변형예 3)
도 11에 나타내는 바와 같이, 노치(101)는 직사각형상이다.
(변형예 4)
노치(101)는 노치(41)와 유사하다. 노치(101)는 노치(41)보다 크다.
(변형예 5)
노치(101)의 형상은 노치(41)의 형상과 동일하다.
(변형예 6)
이면 보호 필름(111)은, 제1층 및 제1층 상에 배치된 제2층을 포함하는 복층 형상을 이룬다.
(기타 변형예)
변형예 1∼변형예 6 등은 임의로 조합할 수 있다.
[실시형태 2]
이하에 실시형태 2를 설명한다. 실시형태 1에서 설명한 부재와 동일한 부재의 설명은 기본적으로 생략한다.
(반도체 장치의 제조 방법)
도 12 및 도 13에 나타내는 바와 같이, 필름(9)은 롤상을 이룬다. 필름(9)은 세퍼레이터(12) 및 세퍼레이터(12) 상에 배치된 이면 보호 필름(911a, 911b, 911c, ……, 911m)(이하, 「이면 보호 필름(911)」이라고 총칭한다.)을 포함한다. 필름(9)은 이면 보호 필름(911) 상에 배치된 세퍼레이터(13)를 더 포함한다. 이면 보호 필름(911)은 세퍼레이터(12)와 접하는 제1면, 및 제1면에 대향한 제2면으로 양면을 정의할 수 있다. 제2면은 세퍼레이터(13)와 접한다.
이면 보호 필름(911a)과 이면 보호 필름(911b) 사이의 거리, 이면 보호 필름(911b)과 이면 보호 필름(911c) 사이의 거리, ……, 이면 보호 필름(911l)과 이면 보호 필름(911m) 사이의 거리는 일정하다.
도 14에 나타내는 바와 같이, 이면 보호 필름(911)은 원반상을 이룬다.
이면 보호 필름(911)의 외주는, 반도체 웨이퍼(4)의 외주보다 작다. 이면 보호 필름(911)의 외주가 작은 것에 의해, 이면 보호 필름(911)의 밀려나옴을 방지할 수 있다.
도 15에 나타내는 바와 같이, 이면 보호 필름(911)과 반도체 웨이퍼(4)를 첩합시키는 것에 의해 적층판(2)을 형성한다. 구체적으로는, 세퍼레이터(13)를 박리하고, 이면 보호 필름(911)과 반도체 웨이퍼(4)를 첩합시키는 것에 의해 적층판(2)을 형성한다.
적층판(2)은, 반도체 웨이퍼(4) 및 반도체 웨이퍼(4)의 이면과 접한 이면 보호 필름(911)을 포함한다.
필요에 따라서 적층판(2)을 가열하는 것에 의해, 이면 보호 필름(911)을 경화한다. 가열 온도는 적절히 설정할 수 있다.
노치(41)를 검출하기 위한 검출 센서에 의해, 이면 보호 필름(911)과 접한 반도체 웨이퍼(4)의 노치(41)를 검출한다. 이에 의해, 반도체 웨이퍼(4)에 설치된 노치(41)의 위치 정보를 얻는 것이 가능하여, 이면 보호 필름(911)에 있어서의 레이저를 쬐는 영역을 특정할 수 있다. 검출 센서로서는, 마이크로스코프, 투과형 센서, 반사형 센서 등을 들 수 있다.
필요에 따라서 적층판(2)의 이면 보호 필름(911)에 레이저로 인자한다.
노치(41)를 검출하기 위한 검출 센서에 의해, 이면 보호 필름(911)과 접한 반도체 웨이퍼(4)의 노치(41)를 검출한다. 이에 의해, 반도체 웨이퍼(4)에 설치된 노치(41)의 위치 정보를 얻는 것이 가능하여, 반도체 웨이퍼(4)의 위치와 다이싱 테이프(17)의 위치를 맞출 수 있다.
도 16에 나타내는 바와 같이, 적층판(2)과 다이싱 테이프(17)를 첩합시킨다.
도 17에 나타내는 바와 같이, 반도체 웨이퍼(4)의 다이싱을 행한다. 이에 의해, 보호 칩(3)을 형성한다. 보호 칩(3)은, 반도체 소자(41) 및 반도체 소자(41)의 이면 상에 배치된 보호막(912)을 포함한다. 반도체 소자(41)는, 회로면(표면, 회로 패턴 형성면, 전극 형성면 등이라고도 칭해진다), 및 회로면에 대향한 이면으로 양면을 정의할 수 있다. 다이싱은, 다이싱 테이프(17)를 흡착대(8)에 진공 흡착시킨 상태로, 예를 들어, 반도체 웨이퍼(4)의 회로면측으로부터 통상의 방법에 따라 행해진다. 풀컷이라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지의 것을 이용할 수 있다.
다음으로, 보호 칩(3)을 점착제층(172)으로부터 박리한다. 즉, 보호 칩(3)을 픽업한다.
도 18에 나타내는 바와 같이, 플립칩 본딩 방식(플립칩 실장 방식)에 의해, 보호 칩(3)을 피착체(6)에 고정한다. 구체적으로는, 반도체 소자(41)의 회로면이 피착체(6)와 대향하는 형태로, 보호 칩(3)을 피착체(6)에 고정한다. 예를 들어, 반도체 소자(41)의 회로면 상에 설치된 범프(51)를, 피착체(6)의 접속 패드에 피착된 접합용의 도전재(땜납 등)(61)에 접촉시켜 압압하면서 도전재(61)를 용융시키는 것에 의해, 반도체 소자(41)와 피착체(6)의 전기적 도통을 확보하여, 보호 칩(3)을 피착체(6)에 고정할 수 있다(플립칩 본딩 공정). 이때, 보호 칩(3)과 피착체(6) 사이에는 공극이 형성되어 있고, 그 공극간 거리는, 일반적으로 30μm∼300μm 정도이다. 한편, 보호 칩(3)을 피착체(6) 상에 플립칩 본딩(플립칩 접속)한 후에는, 보호 칩(3)과 피착체(6)의 대향면이나 간극을 세정하고, 간극에 봉지재(봉지 수지 등)를 충전시켜 봉지할 수 있다.
본 공정에서는, 보호 칩(3)과 피착체(6)의 대향면(전극 형성면)이나 간극의 세정을 행하는 것이 바람직하다.
다음으로, 플립칩 본딩된 보호 칩(3)과 피착체(6) 사이의 간극을 봉지하기 위한 봉지 공정을 행한다. 봉지 공정은, 봉지 수지를 이용하여 행해진다. 이때의 봉지 조건으로서는 특별히 한정되지 않지만, 통상, 175℃에서 60초간∼90초간의 가열을 행하는 것에 의해, 봉지 수지의 열경화가 행해지는데, 본 발명은 이에 한정되지 않고, 예를 들어 165℃∼185℃에서 수분간 큐어할 수 있다. 또한, 당해 공정에 의해, 이면 보호 필름(911)을 완전히 또는 거의 완전히 열경화시킬 수 있다. 또, 이면 보호 필름(911)은, 미경화 상태여도 당해 봉지 공정 시에, 봉지재와 함께 열경화시킬 수 있으므로, 이면 보호 필름(911)을 열경화시키기 위한 공정을 새롭게 추가할 필요가 없다.
이상의 방법에 의해 얻어진 반도체 장치(플립칩 실장의 반도체 장치)는, 피착체(6) 및 피착체(6)에 고정된 보호 칩(3)을 포함한다. 이러한 반도체 장치의 보호막(912)에 레이저로 인자하는 것이 가능하다.
이상과 같이, 반도체 장치의 제조 방법은, 반도체 웨이퍼(4)로 이면 보호 필름(911)을 첩합시키는 공정을 포함한다. 반도체 장치의 제조 방법은, 반도체 웨이퍼(4)와 이면 보호 필름(911)을 첩합시키는 공정 후에, 레이저로 이면 보호 필름(911)에 인자하는 공정을 더 포함한다. 레이저로 이면 보호 필름(911)에 인자하는 공정은, 반도체 웨이퍼(4)의 노치(41)를 검출하는 스텝을 포함한다. 반도체 장치의 제조 방법은, 반도체 웨이퍼(4)와 이면 보호 필름(911)을 첩합시키는 공정에 의해 형성된 적층판(2)와 다이싱 테이프(17)를 첩합시키는 공정을 더 포함한다. 적층판(2)과 다이싱 테이프(17)를 첩합시키는 공정은, 반도체 웨이퍼(4)의 노치(41)를 검출하는 스텝을 포함한다.
반도체 장치의 제조 방법은, 적층판(2)과 다이싱 테이프(17)를 첩합시키는 공정 후에, 다이싱에 의해 보호 칩(3)을 형성하는 공정을 더 포함한다. 반도체 장치의 제조 방법은, 보호 칩(3)을 피착체(6)에 고정하는 공정을 더 포함한다. 보호 칩(3)을 피착체(6)에 고정하는 공정은, 바람직하게는 플립칩 접속에 의해, 보호 칩(3)을 피착체(6)에 고정하는 공정이다.
(이면 보호 필름(911))
이면 보호 필름(911)에 있어서의 파장 555nm의 전광선 투과율은 3% 이상, 바람직하게는 5% 이상, 보다 바람직하게는 7% 이상이다. 3% 이상인 것에 의해, 이면 보호 필름(911)과 반도체 웨이퍼(4)를 첩합시킨 후에 반도체 웨이퍼(4)의 노치(41)를 검출할 수 있다. 이면 보호 필름(911)에 있어서의 파장 555nm의 전광선 투과율의 상한은, 예를 들어 50%, 30%, 20%이다.
파장 555nm의 전광선 투과율은, 이면 보호 필름(911)의 두께, 착색제의 종류 등에 의해서 컨트롤할 수 있다. 예를 들어, 이면 보호 필름(911)의 두께를 작게 하는 것, 착색제로서 안료를 사용하는 것에 의해, 파장 555nm의 전광선 투과율을 높일 수 있다.
이면 보호 필름(911)은 유색인 것이 바람직하다. 이면 보호 필름(911)이 유색인 것에 의해, 레이저 마크를 용이하게 시인할 수 있다. 이면 보호 필름(911)은, 예를 들어, 흑색, 청색, 적색 등의 농색인 것이 바람직하다. 흑색이 특히 바람직하다.
농색이란, 기본적으로는, L*a*b* 표색계에서 규정되는 L*가 60 이하(0∼60)[바람직하게는 50 이하(0∼50), 더 바람직하게는 40 이하(0∼40)]가 되는 짙은 색인 것을 의미하고 있다.
또한, 흑색이란, 기본적으로는, L*a*b* 표색계에서 규정되는 L*가 35 이하(0∼35)[바람직하게는 30 이하(0∼30), 더 바람직하게는 25 이하(0∼25)]가 되는 흑색계 색인 것을 의미하고 있다. 한편, 흑색에 있어서, L*a*b* 표색계에서 규정되는 a*나 b*는, 각각 L*의 값에 따라 적절히 선택할 수 있다. a*나 b*로서는, 예를 들어, 양쪽 모두 -10∼10인 것이 바람직하고, 보다 바람직하게는 -5∼5이며, 특히 -3∼3의 범위(그 중에서도 0 또는 거의 0)인 것이 적합하다.
한편, L*a*b* 표색계에서 규정되는 L*, a*, b*는 색채 색차계(상품명 「CR-200」 미놀타사제; 색채 색차계)를 이용하여 측정하는 것에 의해 구해진다. 한편, L*a*b* 표색계는, 국제조명위원회(CIE)가 1976년에 추장한 색 공간이며, CIE1976(L*a*b*) 표색계로 칭해지는 색 공간을 의미하고 있다. 또한, L*a*b* 표색계는, 일본공업규격에서는, JIS Z 8729에 규정되어 있다.
이면 보호 필름(911)은 통상, 미경화 상태이다. 미경화 상태는 반경화 상태를 포함한다. 이면 보호 필름(911)은, 바람직하게는 반경화 상태이다.
85℃ 및 85%RH의 분위기 하에서 168시간 방치했을 때의, 이면 보호 필름(911)의 흡습률은, 바람직하게는 1중량% 이하, 보다 바람직하게는 0.8중량% 이하이다. 1중량% 이하인 것에 의해, 레이저 마킹성을 향상시킬 수 있다. 흡습률은 무기 충전제의 함유량 등에 의해서 컨트롤할 수 있다.
이면 보호 필름(911)에 있어서의 흡습률의 측정 방법은 이하와 같다. 즉, 85℃, 85%RH의 항온 항습조에 이면 보호 필름(911)을 168시간 방치하여, 방치 전후의 중량 감소율로부터 흡습률을 구한다.
이면 보호 필름(911)을 경화시키는 것에 의해 얻어지는 경화물을, 85℃ 및 85%RH의 분위기 하에서 168시간 방치했을 때의 흡습률은, 바람직하게는 1중량% 이하, 보다 바람직하게는 0.8중량% 이하이다. 1중량% 이하인 것에 의해, 레이저 마킹성을 향상시킬 수 있다. 흡습률은 무기 충전제의 함유량 등에 의해서 컨트롤할 수 있다.
경화물에 있어서의 흡습률의 측정 방법은 이하와 같다. 즉, 85℃, 85%RH의 항온 항습조에 경화물을 168시간 방치하여, 방치 전후의 중량 감소율로부터 흡습률을 구한다.
이면 보호 필름(911)에 있어서의 에탄올 추출의 겔 분율은, 바람직하게는 50% 이상, 보다 바람직하게는 70% 이상, 보다 더 바람직하게는 90% 이상이다. 50% 이상이면, 반도체 제조 프로세스에 있어서의 지그 등으로의 고착을 방지할 수 있다.
한편, 이면 보호 필름(911)의 겔 분율은, 수지 성분의 종류나 그 함유량, 가교제의 종류나 그 함유량 외에, 가열 온도나 가열 시간 등에 의해서 컨트롤할 수 있다.
이면 보호 필름(911)의 미경화 상태에 있어서의 23℃에서의 인장 저장 탄성률은, 바람직하게는 0.5GPa 이상, 보다 바람직하게는 0.75GPa 이상, 더 바람직하게는 1GPa 이상이다. 1GPa 이상이면, 이면 보호 필름(911)이 캐리어 테이프에 부착되는 것을 방지할 수 있다. 23℃에서의 인장 저장 탄성률의 상한은, 예를 들어 50GPa이다. 23℃에서의 인장 저장 탄성률은, 수지 성분의 종류나 그 함유량, 충전재의 종류나 그 함유량 등에 의해서 컨트롤할 수 있다.
이면 보호 필름(911)은 도전성이어도, 비도전성이어도 된다.
이면 보호 필름(911)의 반도체 웨이퍼(4)에 대한 접착력(23℃, 박리 각도 180°, 박리 속도 300mm/분)은, 바람직하게는 1N/10mm폭 이상, 보다 바람직하게는 2N/10mm폭 이상, 더 바람직하게는 4N/10mm폭 이상이다. 한편, 이러한 접착력은, 바람직하게는 10N/10mm폭 이하이다. 1N/10mm폭 이상인 것에 의해, 우수한 밀착성으로 반도체 웨이퍼(4)나 반도체 소자에 첩착되어 있어, 들뜸 등의 발생을 방지할 수 있다. 또한, 반도체 웨이퍼(4)의 다이싱 시에 칩 날림이 발생하는 것을 방지할 수도 있다. 한편, 이면 보호 필름(911)의 반도체 웨이퍼(4)에 대한 접착력은, 예를 들어, 다음과 같이 하여 측정한 값이다. 즉, 이면 보호 필름(911)의 한쪽 면에, 점착 테이프(상품명 「BT315」 닛토덴코주식회사제)를 첩착하여 이면 보강한다. 그 후, 이면 보강한 길이 150mm, 폭 10mm의 이면 보호 필름(911)의 표면(겉면)에, 두께 0.6mm의 반도체 웨이퍼(4)를, 50℃에서 2kg의 롤러를 왕복하여 열 라미네이트법에 의해 첩합시킨다. 그 후, 열판 상(50℃)에 2분간 정치한 후, 상온(23℃ 정도)에서 20분 정치한다. 정치 후, 박리 시험기(상품명 「오토그래프 AGS-J」 시마즈제작소사제)를 이용하여, 온도 23℃ 하에서, 박리 각도: 180°, 인장 속도: 300mm/min의 조건 하에서, 이면 보강된 이면 보호 필름(911)을 잡아뗀다. 이면 보호 필름(911)의 반도체 웨이퍼(4)에 대한 접착력은, 이때의 이면 보호 필름(911)과 반도체 웨이퍼(4)의 계면에서 박리시켜 측정된 값(N/10mm폭)이다.
이면 보호 필름(911)의 두께는, 바람직하게는 2μm 이상, 보다 바람직하게는 4μm 이상, 더 바람직하게는 6μm 이상, 특히 바람직하게는 10μm 이상이다. 한편, 이면 보호 필름(911)의 두께는, 바람직하게는 200μm 이하, 보다 바람직하게는 160μm 이하, 더 바람직하게는 100μm 이하, 보다 더 바람직하게는 80μm 이하, 특히 바람직하게는 50μm 이하이다.
이면 보호 필름(911)은, 바람직하게는 착색제를 포함한다. 착색제로서는, 예를 들어, 염료, 안료를 들 수 있다. 그 중에서도, 염료가 바람직하다.
염료로서는, 농색계 염료가 바람직하다. 농색계 염료로서는, 예를 들어, 흑색 염료, 청색 염료, 적색 염료 등을 들 수 있다. 그 중에서도, 흑색 염료가 바람직하다. 색재는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
이면 보호 필름(911)에 있어서의 착색제의 함유량은, 바람직하게는 0.5중량% 이상, 보다 바람직하게는 1중량% 이상, 더 바람직하게는 2중량% 이상이다. 이면 보호 필름(911)에 있어서의 착색제의 함유량은, 바람직하게는 10중량% 이하, 보다 바람직하게는 8중량% 이하, 더 바람직하게는 5중량% 이하이다.
이면 보호 필름(911)은, 열가소성 수지를 포함할 수 있다.
열가소성 수지로서는, 예를 들어, 천연 고무, 뷰틸 고무, 아이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 바이닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스터 공중합체, 폴리뷰타다이엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아마이드 수지, 페녹시 수지, 아크릴 수지, PET(폴리에틸렌 테레프탈레이트)나 PBT(폴리뷰틸렌 테레프탈레이트) 등의 포화 폴리에스터 수지, 폴리아마이드이미드 수지, 또는 불소 수지 등을 들 수 있다. 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 그 중에서도, 아크릴 수지, 페녹시 수지가 적합하다.
아크릴 수지로서는, 특별히 한정되는 것은 아니며, 탄소수 30 이하(바람직하게는 탄소수 4∼18, 더 바람직하게는 탄소수 6∼10, 특히 바람직하게는 탄소수 8 또는 9)의 직쇄 또는 분기의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스터의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 즉, 본 발명에서는, 아크릴 수지란, 메타크릴 수지도 포함하는 광의의 의미이다. 알킬기로서는, 예를 들어, 메틸기, 에틸기, 프로필기, 아이소프로필기, n-뷰틸기, t-뷰틸기, 아이소뷰틸기, 펜틸기, 아이소펜틸기, 헥실기, 헵틸기, 2-에틸헥실기, 옥틸기, 아이소옥틸기, 노닐기, 아이소노닐기, 데실기, 아이소데실기, 운데실기, 도데실기(라우릴기), 트라이데실기, 테트라데실기, 스테아릴기, 옥타데실기 등을 들 수 있다.
또한, 아크릴 수지를 형성하기 위한 다른 모노머(알킬기의 탄소수가 30 이하인 아크릴산 또는 메타크릴산의 알킬 에스터 이외의 모노머)로서는, 특별히 한정되는 것은 아니며, 예를 들어, 아크릴산, 메타크릴산, 카복시에틸 아크릴레이트, 카복시펜틸 아크릴레이트, 이타콘산, 말레산, 퓨마르산 또는 크로톤산 등과 같은 카복실기 함유 모노머, 무수 말레산 또는 무수 이타콘산 등과 같은 산 무수물 모노머, (메트)아크릴산 2-하이드록시에틸, (메트)아크릴산 2-하이드록시프로필, (메트)아크릴산 4-하이드록시뷰틸, (메트)아크릴산 6-하이드록시헥실, (메트)아크릴산 8-하이드록시옥틸, (메트)아크릴산 10-하이드록시데실, (메트)아크릴산 12-하이드록시라우릴 또는 (4-하이드록시메틸사이클로헥실)-메틸 아크릴레이트 등과 같은 하이드록실기 함유 모노머, 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아마이드-2-메틸프로페인설폰산, (메트)아크릴아마이드프로페인설폰산, 설포프로필 (메트)아크릴레이트 또는 (메트)아크릴로일옥시나프탈렌설폰산 등과 같은 설폰산기 함유 모노머, 또는 2-하이드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 모노머 등을 들 수 있다. 한편, (메트)아크릴산이란 아크릴산 및/또는 메타크릴산을 말하고, 본 발명의 (메타)는 모두 마찬가지의 의미이다.
이면 보호 필름(911)에 있어서의 열가소성 수지의 함유량은, 바람직하게는 10중량% 이상, 보다 바람직하게는 30중량% 이상이다. 이면 보호 필름(911)에 있어서의 열가소성 수지의 함유량은, 바람직하게는 90중량% 이하, 보다 바람직하게는 70중량% 이하이다.
이면 보호 필름(911)은, 열경화성 수지를 포함할 수 있다.
열경화성 수지로서는, 에폭시 수지, 페놀 수지, 아미노 수지, 불포화 폴리에스터 수지, 폴리우레테인 수지, 실리콘 수지, 열경화성 폴리이미드 수지 등을 들 수 있다. 열경화성 수지는 단독으로 또는 2종 이상 병용하여 이용할 수 있다. 열경화성 수지로서는, 특히, 반도체 소자를 부식시키는 이온성 불순물 등 함유가 적은 에폭시 수지가 적합하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지를 적합하게 이용할 수 있다.
에폭시 수지로서는, 특별히 한정은 없고, 예를 들어, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수첨 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 바이페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀노볼락형 에폭시 수지, 오쏘크레졸노볼락형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐올에테인형 에폭시 수지 등의 2작용 에폭시 수지나 다작용 에폭시 수지, 또는 하이단토인형 에폭시 수지, 트리스글리시딜아이소사이아누레이트형 에폭시 수지 또는 글리시딜아민형 에폭시 수지 등의 에폭시 수지를 이용할 수 있다.
그 중에서도, 노볼락형 에폭시 수지, 바이페닐형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐올에테인형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또, 페놀 수지는, 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어, 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-뷰틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스타이렌 등의 폴리옥시스타이렌 등을 들 수 있다. 페놀 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어, 에폭시 수지 중의 에폭시기 1당량당 페놀 수지 중의 하이드록실기가 0.5당량∼2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8당량∼1.2당량이다.
이면 보호 필름(911)에 있어서의 열경화성 수지의 함유량은, 바람직하게는 2중량% 이상, 보다 바람직하게는 5중량% 이상이다. 이면 보호 필름(911)에 있어서의 열경화성 수지의 함유량은, 바람직하게는 40중량% 이하, 보다 바람직하게는 20중량% 이하이다.
이면 보호 필름(911)은, 에폭시 수지와 페놀 수지의 열경화 촉진 촉매를 포함할 수 있다. 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지의 열경화 촉진 촉매 중에서 적절히 선택하여 이용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 열경화 촉진 촉매로서는, 예를 들어, 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등을 이용할 수 있다.
이면 보호 필름(911)을 미리 어느 정도 가교시켜 놓기 위해서, 제작에 임하여, 중합체의 분자쇄 말단의 작용기 등과 반응하는 다작용성 화합물을 가교제로서 첨가시켜 놓는 것이 바람직하다. 이에 의해, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
가교제로서는, 특별히 제한되지 않고, 공지의 가교제를 이용할 수 있다. 구체적으로는, 예를 들어, 아이소사이아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제, 요소계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있다. 가교제로서는, 아이소사이아네이트계 가교제나 에폭시계 가교제가 적합하다. 또한, 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
아이소사이아네이트계 가교제로서는, 예를 들어, 1,2-에틸렌 다이아이소사이아네이트, 1,4-뷰틸렌 다이아이소사이아네이트, 1,6-헥사메틸렌 다이아이소사이아네이트 등의 저급 지방족 폴리아이소사이아네이트류; 사이클로펜틸렌 다이아이소사이아네이트, 사이클로헥실렌 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 수소 첨가 톨릴렌 다이아이소사이아네이트, 수소 첨가 자일렌 다이아이소사이아네이트 등의 지환족 폴리아이소사이아네이트류; 2,4-톨릴렌 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 4,4'-다이페닐메테인 다이아이소사이아네이트, 자일릴렌 다이아이소사이아네이트 등의 방향족 폴리아이소사이아네이트류 등을 들 수 있고, 기타, 트라이메틸올프로페인/톨릴렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)제, 상품명 「콜로네이트 L」], 트라이메틸올프로페인/헥사메틸렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)제, 상품명 「콜로네이트 HL」] 등도 이용된다. 또한, 에폭시계 가교제로서는, 예를 들어, N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥세인, 1,6-헥세인다이올 다이글리시딜 에터, 네오펜틸글리콜 다이글리시딜 에터, 에틸렌글리콜 다이글리시딜 에터, 프로필렌글리콜 다이글리시딜 에터, 폴리에틸렌글리콜 다이글리시딜 에터, 폴리프로필렌글리콜 다이글리시딜 에터, 솔비톨 폴리글리시딜 에터, 글리세롤 폴리글리시딜 에터, 펜타에리트리톨 폴리글리시딜 에터, 폴리글리세롤 폴리글리시딜 에터, 솔비탄 폴리글리시딜 에터, 트라이메틸올프로페인 폴리글리시딜 에터, 아디프산 다이글리시딜 에스터, o-프탈산 다이글리시딜 에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소사이아누레이트, 레졸신 다이글리시딜 에터, 비스페놀-S-다이글리시딜 에터 외에, 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
한편, 본 발명에서는, 가교제를 이용하는 대신에, 또는 가교제를 이용함과 더불어, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
이면 보호 필름(911)은 충전제를 포함할 수 있다. 충전제를 포함하는 것에 의해, 이면 보호 필름(911)의 탄성률의 조절 등을 도모할 수 있다.
충전제로서는, 무기 충전제, 유기 충전제의 어느 것이어도 되지만, 무기 충전제가 적합하다. 무기 충전제로서는, 예를 들어, 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크로뮴, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 기타 카본 등으로 이루어지는 여러 가지의 무기 분말 등을 들 수 있다. 충전제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 충전제로서는, 그 중에서도, 실리카, 특히 용융 실리카가 적합하다. 한편, 무기 충전제의 평균 입경은 0.1μm∼80μm의 범위 내인 것이 바람직하다. 무기 충전제의 평균 입경은, 예를 들어, 레이저 회절형 입도 분포 측정 장치에 의해서 측정할 수 있다.
이면 보호 필름(911)에 있어서의 충전제의 함유량은, 바람직하게는 10중량% 이상, 보다 바람직하게는 20중량% 이상이다. 이면 보호 필름(911)에 있어서의 충전제의 함유량은, 바람직하게는 70중량% 이하, 보다 바람직하게는 50중량% 이하이다.
이면 보호 필름(911)은, 다른 첨가제를 적절히 포함할 수 있다. 다른 첨가제로서는, 예를 들어, 난연제, 실레인 커플링제, 이온 트랩제, 증량제, 노화 방지제, 산화 방지제, 계면 활성제 등을 들 수 있다.
난연제로서는, 예를 들어, 삼산화안티몬, 오산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 난연제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 실레인 커플링제로서는, 예를 들어, β-(3,4-에폭시사이클로헥실)에틸트라이메톡시실레인, γ-글리시독시프로필트라이메톡시실레인, γ-글리시독시프로필메틸다이에톡시실레인 등을 들 수 있다. 실레인 커플링제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이온 트랩제로서는, 예를 들어 하이드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이온 트랩제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
열경화성 수지, 열가소성 수지 및 용매 등을 혼합하여 혼합액을 조제하고, 혼합액을 박리지 상에 도포하여 건조하는 방법 등에 의해, 이면 보호 필름(911)을 얻을 수 있다.
(변형예 1)
이면 보호 필름(911)은, 제1층 및 제1층 상에 배치된 제2층을 포함한 복층 형상을 이룬다.
실시예
이하에, 이 발명의 적합한 실시예를 예시적으로 상세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 이 발명의 범위를 그들만으로 한정하는 취지의 것은 아니다.
[이면 보호 필름의 제작]
이면 보호 필름을 제작하기 위해서 사용한 성분에 대해 설명한다.
에폭시 수지: DIC사제 「HP-4700」
페놀 수지: 메이와화성사제 「MEH-7851H」
아크릴 고무: 나가세켐텍스사제 「테이산 레진 SG-P3」
실리카 필러: 아드마텍스사제 「SE-2050-MCV」(평균 일차 입경 0.5μm)
착색제 1: 오리엔트화학공업사제 「NUBIAN BLACK TN877」
착색제 2: 오리엔트화학공업사제 「SOM-L-0543」
착색제 3: 오리엔트화학공업사제 「ORIPACS B-35」
표 1에 기재된 배합비에 따라, 각 성분을 메틸 에틸 케톤에 용해시켜, 고형분 농도가 22중량%인 접착제 조성물의 용액을 조제했다. 접착제 조성물의 용액을, 박리 라이너(실리콘 이형 처리한 두께가 50μm인 폴리에틸렌 테레프탈레이트 필름) 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 이면 보호 필름을 제작했다. 이면 보호 필름의 두께를 표 1에 나타낸다.
[평가]
이면 보호 필름에 대하여 이하의 평가를 행했다. 결과를 표 1에 나타낸다.
(파장 555nm의 전광선 투과율)
이면 보호 필름에 대하여 하기의 조건에서 파장 555nm의 전광선 투과율(%)을 측정했다.
<광선 투과율 측정 조건>
측정 장치: 자외 가시 근적외 분광 광도계 V-670DS(닛폰분코주식회사제)
속도: 2000nm/min
측정 범위: 400∼1600nm
적분구: ISN-723
스폿 지름: 1cm각
(노치 검출)
이면 보호 필름과 8inch 미러 웨이퍼를 70℃에서 첩합시켜, 디지털 마이크로스코프 광량 50%에서 노치를 검출할 수 있었던 경우를 ○, 할 수 없었던 경우를 ×로 판정했다.
(겔 분율)
이면 보호 필름으로부터 약 0.1g을 샘플링하여 정밀 칭량하고(시료의 중량), 샘플을 메쉬상 시트로 싼 후, 약 50ml의 에탄올 중에 실온에서 1주일 침지시켰다. 그 후, 용제 불용분(메쉬상 시트의 내용물)을 에탄올로부터 취출하고, 130℃에서 약 2시간 건조시키고, 건조 후의 용제 불용분을 칭량하여(침지·건조 후의 중량), 하기 식(a)로부터 겔 분율(%)을 산출했다.
겔 분율(%) = [(침지·건조 후의 중량)/(시료의 중량)]×100 (a)
(인장 저장 탄성률)
레오메트릭스사제의 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용하여, 인장 모드에서, 샘플 폭: 10mm, 샘플 길이: 22.5mm, 샘플 두께: 0.2mm로, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기 하, 소정의 온도(23℃)에서, 인장 저장 탄성률을 측정했다.
Figure pat00001
1: 필름
12: 세퍼레이터
13: 세퍼레이터
111: 이면 보호 필름
101: 노치
4: 반도체 웨이퍼
41: 노치
7: 적층판
17: 다이싱 테이프
171: 기재
172: 점착제층
8: 흡착대
41: 반도체 소자
5: 보호 칩
6: 피착체
51: 범프
61: 도전재
9: 필름
911: 이면 보호 필름
2: 적층판
3: 보호 칩

Claims (11)

  1. 반도체 웨이퍼의 이면에 첩부하기 위한 이면 보호 필름으로서,
    외주가 상기 반도체 웨이퍼의 외주보다 작고, 노치가 설치된 이면 보호 필름.
  2. 세퍼레이터와,
    상기 세퍼레이터 상에 배치된 제 1 항에 기재된 이면 보호 필름을 포함하는 필름.
  3. 제 2 항에 있어서,
    롤상을 이루는 필름.
  4. 반도체 웨이퍼, 및 외주가 상기 반도체 웨이퍼의 외주보다 작고, 노치가 설치된 이면 보호 필름을 첩합시키는 공정을 포함하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 반도체 웨이퍼 및 상기 이면 보호 필름을 첩합시키는 공정은, 상기 반도체 웨이퍼 및 상기 이면 보호 필름을 첩합시키는 것에 의해, 상기 반도체 웨이퍼 및 상기 반도체 웨이퍼의 이면과 접한 상기 이면 보호 필름을 포함하고, 상기 이면 보호 필름을 앞에 배치하고 상기 반도체 웨이퍼에 대하여 직각의 방향에서 보았을 때에, 상기 이면 보호 필름의 상기 노치가, 상기 반도체 웨이퍼에 설치된 노치의 윤곽의 일부와 겹친 윤곽을 이루는 적층판을 형성하는 공정인 반도체 장치의 제조 방법.
  6. 제 4 항에 있어서,
    상기 반도체 웨이퍼 및 상기 이면 보호 필름을 첩합시키는 공정은, 상기 반도체 웨이퍼 및 상기 이면 보호 필름을 첩합시키는 것에 의해, 상기 반도체 웨이퍼 및 상기 반도체 웨이퍼의 이면과 접한 상기 이면 보호 필름을 포함하고, 상기 이면 보호 필름을 앞에 배치하고 상기 반도체 웨이퍼에 대하여 직각의 방향에서 보았을 때에, 상기 반도체 웨이퍼에 설치된 노치의 윤곽이, 상기 이면 보호 필름의 상기 노치의 윤곽보다 상기 반도체 웨이퍼의 반경 방향에 있어서의 외측에 위치하는 형상을 이루는 적층판을 형성하는 공정인 반도체 장치의 제조 방법.
  7. 반도체 소자 및 상기 반도체 소자의 이면 상에 배치된 보호막을 포함하는 보호 칩의 제조 방법으로서,
    반도체 웨이퍼, 및 외주가 상기 반도체 웨이퍼의 외주보다 작고, 노치가 설치된 이면 보호 필름을 첩합시키는 공정을 포함하는 보호 칩의 제조 방법.
  8. 반도체 웨이퍼의 이면에 첩부하기 위한 이면 보호 필름으로서,
    파장 555nm의 전광선 투과율이 3% 이상인 이면 보호 필름.
  9. 세퍼레이터와,
    상기 세퍼레이터 상에 배치된 제 8 항에 기재된 이면 보호 필름을 포함하는 필름.
  10. 반도체 웨이퍼 및 파장 555nm의 전광선 투과율이 3% 이상인 이면 보호 필름을 첩합시키는 공정을 포함하는 반도체 장치의 제조 방법.
  11. 반도체 소자 및 상기 반도체 소자의 이면 상에 배치된 보호막을 포함하는 보호 칩의 제조 방법으로서,
    반도체 웨이퍼 및 파장 555nm의 전광선 투과율이 3% 이상인 이면 보호 필름을 첩합시키는 공정을 포함하는 보호 칩의 제조 방법.
KR1020160052158A 2015-04-30 2016-04-28 이면 보호 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법 KR20160129756A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015092983A JP2016210837A (ja) 2015-04-30 2015-04-30 裏面保護フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法
JPJP-P-2015-092983 2015-04-30

Publications (1)

Publication Number Publication Date
KR20160129756A true KR20160129756A (ko) 2016-11-09

Family

ID=57205878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160052158A KR20160129756A (ko) 2015-04-30 2016-04-28 이면 보호 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법

Country Status (5)

Country Link
US (1) US20160322308A1 (ko)
JP (1) JP2016210837A (ko)
KR (1) KR20160129756A (ko)
CN (1) CN106098607A (ko)
TW (1) TW201703172A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6078581B2 (ja) * 2015-04-30 2017-02-08 日東電工株式会社 一体型フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法
CN107431007B (zh) * 2015-10-21 2020-09-18 古河电气工业株式会社 半导体晶片的背面磨削加工用表面保护胶带和半导体晶片的磨削加工方法
US10297564B2 (en) * 2017-10-05 2019-05-21 Infineon Technologies Ag Semiconductor die attach system and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4762959B2 (ja) 2007-09-03 2011-08-31 リンテック株式会社 半導体チップおよび半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3514712B2 (ja) * 1999-12-01 2004-03-31 シャープ株式会社 半導体ウエハの裏面研削装置
JP2003243347A (ja) * 2002-02-19 2003-08-29 Nitto Denko Corp 半導体ウエハ裏面研削時の表面保護シートおよび半導体ウエハの裏面研削方法
JP4522360B2 (ja) * 2005-12-02 2010-08-11 日東電工株式会社 半導体ウエハの位置決定方法およびこれを用いた装置
JP4801016B2 (ja) * 2007-07-19 2011-10-26 リンテック株式会社 シート貼付装置及び貼付方法
JP5456441B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5805367B2 (ja) * 2009-01-30 2015-11-04 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP2010192856A (ja) * 2009-02-20 2010-09-02 Furukawa Electric Co Ltd:The ウエハ加工用フィルム
JP2012049388A (ja) * 2010-08-27 2012-03-08 Shin Etsu Chem Co Ltd 半導体ウエハ保護膜形成用シート
JP2013149737A (ja) * 2012-01-18 2013-08-01 Nitto Denko Corp フリップチップ型半導体装置の製造方法
KR102099760B1 (ko) * 2012-05-25 2020-04-10 히타치가세이가부시끼가이샤 권취 코어 및 롤
JP6405556B2 (ja) * 2013-07-31 2018-10-17 リンテック株式会社 保護膜形成フィルム、保護膜形成用シートおよび検査方法
SG11201605781WA (en) * 2014-01-22 2016-09-29 Lintec Corp Protective film-forming film, sheet for forming protective film, complex sheet for forming protective film, and inspection method
US9953856B2 (en) * 2014-01-22 2018-04-24 Lintec Corporation Protective film-forming film, sheet for forming protective film, complex sheet for forming protective film, and method of producing manufactured product

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4762959B2 (ja) 2007-09-03 2011-08-31 リンテック株式会社 半導体チップおよび半導体装置

Also Published As

Publication number Publication date
JP2016210837A (ja) 2016-12-15
CN106098607A (zh) 2016-11-09
TW201703172A (zh) 2017-01-16
US20160322308A1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
KR101933339B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름 및 그의 제조 방법, 및 반도체 장치의 제조 방법
KR101688236B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101516028B1 (ko) 플립 칩형 반도체 이면용 필름
TWI623060B (zh) 切晶帶一體型晶圓背面保護膜、使用切晶帶一體型晶圓背面保護膜製造半導體器件之方法及覆晶安裝半導體器件
KR101647260B1 (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
TWI550052B (zh) 使用切晶帶一體型晶圓背面保護膜製造半導體器件之方法
TWI444451B (zh) 用於半導體背面之切晶帶一體型薄膜
JP5439264B2 (ja) ダイシングテープ一体型半導体裏面用フィルム
KR101596199B1 (ko) 반도체 장치 제조용 필름, 반도체 장치 제조용 필름의 제조 방법, 및 반도체 장치의 제조 방법
TWI783911B (zh) 半導體背面用膜及其用途
TWI605504B (zh) Flip-chip type semiconductor device manufacturing method
KR101688237B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
TWI545664B (zh) Manufacturing method of semiconductor device
US20180346640A1 (en) Film for flip chip type semiconductor back surface, process for producing strip film for semiconductor back surface, and flip chip type semiconductor device
KR20110074473A (ko) 다이싱 테이프-일체화된 반도체 후면용 필름
JP2014123743A (ja) ダイシングテープ一体型半導体裏面用フィルム
KR20160129756A (ko) 이면 보호 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법
JP6078581B2 (ja) 一体型フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法
KR20160129758A (ko) 반도체 소자의 이면을 보호하기 위한 이면 보호 필름, 일체형 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법