KR20170126796A - 시트, 테이프, 및 반도체 장치의 제조 방법 - Google Patents

시트, 테이프, 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20170126796A
KR20170126796A KR1020170056753A KR20170056753A KR20170126796A KR 20170126796 A KR20170126796 A KR 20170126796A KR 1020170056753 A KR1020170056753 A KR 1020170056753A KR 20170056753 A KR20170056753 A KR 20170056753A KR 20170126796 A KR20170126796 A KR 20170126796A
Authority
KR
South Korea
Prior art keywords
semiconductor
protective film
resin
dicing
sheet
Prior art date
Application number
KR1020170056753A
Other languages
English (en)
Other versions
KR102444114B1 (ko
Inventor
류이치 기무라
나오히데 다카모토
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20170126796A publication Critical patent/KR20170126796A/ko
Application granted granted Critical
Publication of KR102444114B1 publication Critical patent/KR102444114B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명의 일 형태는 다이싱 시에 칩 측면에 발생하는 균열을 저감 가능한 시트와 테이프를 제공한다.
본 발명의 일 형태는 시트에 관한 것이다. 시트는 다이싱 필름을 포함한다. 다이싱 필름은, 기재층, 및 기재층 상에 위치하는 점착제층을 포함한다. 시트는 점착제층 상에 위치하는 반도체 이면 보호 필름을 더 포함한다. 반도체 이면 보호 필름은 1.7㎏f/㎟ 이상의 실리콘 칩에 대한 25℃ 전단 접착력을 갖는다.

Description

시트, 테이프, 및 반도체 장치의 제조 방법 {SHEET, TAPE, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 시트와, 테이프와, 반도체 장치의 제조 방법에 관한 것이다.
다이싱 필름 일체형 반도체 이면 보호 필름을 사용하는 경우, 다이싱 필름 상에 위치하는 반도체 이면 보호 필름과 반도체 웨이퍼를 맞붙이고 다이싱하는 경우가 있다.
일본 특허 공개 제2015-222896호 공보 WO2014/092200
블레이드 다이싱 시의 충격이나 마찰에 의하여 칩 측면에 균열이 생기는 일이 있다. 칩 측면의 균열-사이드 월 칩핑-은 저감시킬 필요가 있다. 균열은 외관을 나쁘게 하고 신뢰성을 저하시킬 우려가 있기 때문이다.
본 발명의 일 형태는 다이싱 시에 칩 측면에 발생하는 균열을 저감 가능한 시트와 테이프를 제공하는 것을 목적으로 한다. 본 발명의 일 형태는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 형태는 시트에 관한 것이다. 시트는 다이싱 필름을 포함한다. 다이싱 필름은, 기재층, 및 기재층 상에 위치하는 점착제층을 포함한다. 시트는 점착제층 상에 위치하는 반도체 이면 보호 필름을 더 포함한다. 반도체 이면 보호 필름은 1.7㎏f/㎟ 이상의 실리콘 칩에 대한 25℃ 전단 접착력을 갖는다. 25℃ 전단 접착력이 1.7㎏f/㎟ 이상이므로, 다이싱 시에 칩 측면에 발생하는 균열을 저감시킬 수 있다. 다이싱 시에 있어서의 반도체 칩의 진동을 억제 가능한 것일 것이다. 25℃ 전단 접착력은, 실리콘 칩에 반도체 이면 보호 필름을 70℃에서 고정하고 120℃에서 2시간 가열한 후에 전단 속도 500㎛/sec, 25℃에서 측정할 수 있다.
본 발명의 일 형태는 테이프에 관한 것이다. 테이프는, 박리 라이너와, 박리 라이너 상에 위치하는 시트를 포함한다.
본 발명의 일 형태는 반도체 장치의 제조 방법에 관한 것이다. 반도체 장치의 제조 방법은 시트의 반도체 이면 보호 필름과 반도체 웨이퍼를 맞붙이는 공정을 포함할 수 있다. 반도체 장치의 제조 방법은 반도체 이면 보호 필름을 경화시키는 공정을 포함할 수 있다. 반도체 장치의 제조 방법은 경화 후의 반도체 이면 보호 필름 상에 위치하는 반도체 웨이퍼를 다이싱하는 공정을 포함할 수 있다.
도 1은 테이프의 개략 평면도이다.
도 2는 테이프의 일부의 개략 단면도이다.
도 3은 반도체 장치의 제조 공정의 개략 단면도이다.
도 4는 반도체 장치의 제조 공정의 개략 단면도이다.
도 5는 반도체 장치의 제조 공정의 개략 단면도이다.
도 6은 변형예 3에 있어서의 시트의 개략 단면도이다.
도 7은 시트와, 시트에 고정된 웨이퍼의 개략 단면도이며, 다이싱 블레이드의 절입 깊이를 나타낸 것이다.
도 8은 다이싱 후에 있어서의 칩의 측면도이며, 균열의 깊이를 나타낸 것이다.
이하에, 실시 형태를 예로 들어 본 발명을 상세히 설명하지만, 본 발명은 이들 실시 형태에만 한정되는 것은 아니다.
실시 형태 1
도 1에 도시한 바와 같이 테이프(1)는, 박리 라이너(13)와, 박리 라이너(13) 상에 위치하는 시트{71a, 71b, 71c, ……, 71m{이하, 「시트(71)」라 총칭함}를 포함한다. 테이프(1)는 롤형을 이룰 수 있다. 시트(71a)와 시트(71b) 사이의 거리, 시트(71b)와 시트(71c) 사이의 거리, …… 시트(71l)와 시트(71m) 사이의 거리는 일정하다.
박리 라이너(13)는 테이프형을 이룬다. 박리 라이너(13)는, 예를 들어 폴리에틸렌테레프탈레이트(PET) 필름이다.
도 2에 도시한 바와 같이 시트(71)는 다이싱 필름(12)을 포함한다. 다이싱 필름(12)은 원반형을 이룬다. 다이싱 필름(12)은, 기재층(121)과, 기재층(121) 상에 위치하는 점착제층(122)을 포함한다. 기재층(121)은 원반형을 이룬다. 기재층(121)의 양면은, 제1 주면과, 제1 주면에 대향한 제2 주면으로 정의할 수 있다. 기재층(121)의 제1 주면은 점착제층(122)과 접해 있다. 기재(121)의 두께는, 예를 들어 50㎛ 내지 150㎛이다. 기재(121)는 에너지선을 투과하는 성질을 갖는 것이 바람직하다. 점착제층(122)은 원반형을 이룬다. 점착제층(122)의 양면은, 제1 주면과, 제1 주면에 대향한 제2 주면으로 정의할 수 있다. 점착제층(122)의 제1 주면은 반도체 이면 보호 필름(11)과 접해 있다. 점착제층(122)의 제2 주면은 기재층(121)과 접해 있다. 점착제층(122)의 두께는 바람직하게는 3㎛ 이상, 보다 바람직하게는 5㎛ 이상이다. 점착제층(122)의 두께는 바람직하게는 50㎛ 이하, 보다 바람직하게는 30㎛ 이하이다. 점착제층(122)을 구성하는 점착제는, 예를 들어 아크릴계 점착제, 고무계 점착제이다. 그 중에서도 아크릴계 점착제가 바람직하다. 아크릴계 점착제는, 예를 들어 (메트)아크릴산알킬에스테르의 1종 또는 2종 이상을 단량체 성분으로서 사용한 아크릴계 중합체(단독 중합체 또는 공중합체)를 베이스 중합체로 하는 아크릴계 점착제일 수 있다.
점착제층(122)은 제1 부분(122A)을 포함할 수 있다. 제1 부분은 원반형을 이룰 수 있다. 제1 부분(122A)은 반도체 이면 보호 필름(11)과 접해 있다. 제1 부분(122A)은 제2 부분(122B)보다 단단하다. 제1 부분(122A)은, 예를 들어 에너지선에 의하여 경화되어 있을 수 있다. 점착제층(122)은 제1 부분(122A)의 주변에 배치된 제2 부분(122B)을 더 포함할 수 있다. 제2 부분(122B)은 도넛판형을 이룰 수 있다. 제2 부분(122B)은 에너지선에 의하여 경화되는 성질을 가질 수 있다. 에너지선으로서 자외선 등을 들 수 있다. 제2 부분(122B)은 반도체 이면 보호 필름(11)과 접해 있지 않다.
시트(71)는 반도체 이면 보호 필름(11)을 포함한다. 반도체 이면 보호 필름(11)은 원반형을 이룬다. 반도체 이면 보호 필름(11)의 양면은, 제1 주면과, 제1 주면에 대향한 제2 주면으로 정의할 수 있다. 반도체 이면 보호 필름(11)의 제1 주면은 박리 라이너(13)와 접해 있다. 반도체 이면 보호 필름(11)의 제2 주면은 점착제층(122)과 접해 있다.
반도체 이면 보호 필름(11)의 두께는 바람직하게는 2㎛ 이상, 보다 바람직하게는 4㎛ 이상, 더욱 바람직하게는 6㎛ 이상, 특히 바람직하게는 10㎛ 이상이다. 반도체 이면 보호 필름(11)의 두께는 바람직하게는 200㎛ 이하, 보다 바람직하게는 160㎛ 이하, 더욱 바람직하게는 100㎛ 이하, 특히 바람직하게는 80㎛ 이하이다.
반도체 이면 보호 필름(11)은 1.7㎏f/㎟ 이상의 실리콘 칩에 대한 25℃ 전단 접착력을 갖는다. 25℃ 전단 접착력이 1.7㎏f/㎟ 이상이므로, 다이싱 시에 칩 측면에 발생하는 균열을 저감시킬 수 있다. 다이싱 시에 있어서의 반도체 칩의 진동을 억제 가능한 것일 것이다. 25℃ 전단 접착력의 하한은, 예를 들어 1.8㎏f/㎟일 수 있다. 25℃ 전단 접착력의 상한은, 예를 들어 4㎏f/㎟, 3.5㎏f/㎟, 3㎏f/㎟ 등일 수 있다. 25℃ 전단 접착력은 열가소성 수지의 열경화성 수지에 대한 비 등으로 조정할 수 있다. 25℃ 전단 접착력은, 실리콘 칩에 반도체 이면 보호 필름(11)을 70℃에서 고정하고 120℃에서 2시간 가열한 후에 전단 속도 500㎛/sec, 25℃에서 측정할 수 있다. 보다 상세하게는, 25℃ 전단 접착력은 실시예에 기재된 방법으로 측정된다.
반도체 이면 보호 필름(11)은 바람직하게는 0.5㎏f/㎟ 이상의 실리콘 칩에 대한 100℃ 전단 접착력을 갖는다. 100℃ 전단 접착력이 0.5㎏f/㎟ 이상이면, 다이싱 시의 칩 비산이나, 리플로우 시의 반도체 이면 보호 필름(11)의 박리가 발생하기 어려운 경향이 있어, 신뢰성이 우수하다. 100℃ 전단 접착력은 바람직하게는 1.0㎏f/㎟ 이상, 보다 바람직하게는 2.0㎏f/㎟ 이상이다.
반도체 이면 보호 필름(11)은 유색이다. 유색이면 다이싱 필름(12)과 반도체 이면 보호 필름(11)을 간단히 구별할 수 있는 경우가 있다. 반도체 이면 보호 필름(11)은, 예를 들어 흑색, 청색, 적색 등의 농색인 것이 바람직하다. 흑색이 특히 바람직하다. 레이저 마크를 시인하기 쉽기 때문이다.
농색이란, 기본적으로는 L*a*b* 표색계에서 규정되는 L*가 60 이하(0 내지 60)[바람직하게는 50 이하(0 내지 50), 더욱 바람직하게는 40 이하(0 내지 40)]로 되는 진한 색을 의미하고 있다.
또한 흑색이란, 기본적으로는 L*a*b* 표색계에서 규정되는 L*가 35 이하(0 내지 35)[바람직하게는 30 이하(0 내지 30), 더욱 바람직하게는 25 이하(0 내지 25)]로 되는 흑색계 색을 의미하고 있다. 또한 흑색에 있어서, L*a*b* 표색계에서 규정되는 a*나 b*는 각각 L*의 값에 따라 적절히 선택할 수 있다. a*나 b*로서는, 예를 들어 양쪽 모두 -10 내지 10인 것이 바람직하고, 보다 바람직하게는 -5 내지 5이며, 특히 -3 내지 3의 범위(특히 0 또는 거의 0)인 것이 적합하다.
또한 L*a*b* 표색계에서 규정되는 L*, a*, b*는, 색채 색차계(상품명 「CR-200」 미놀타사 제조; 색채 색차계)를 사용하여 측정함으로써 구해진다. 또한 L*a*b* 표색계는 국제조명위원회(CIE)가 1976년에 권장한 색 공간이며, CIE1976(L*a*b*) 표색계라 칭해지는 색 공간을 의미하고 있다. 또한 L*a*b* 표색계는, 일본 공업 규격에서는 JIS Z 8729에 규정되어 있다.
반도체 이면 보호 필름(11)은 바람직하게는 착색제를 포함한다. 착색제는, 예를 들어 염료, 안료이다. 그 중에서도 염료가 바람직하고, 흑색 염료가 보다 바람직하다.
반도체 이면 보호 필름(11)에 있어서의 착색제의 함유량은 바람직하게는 0.5중량% 이상, 보다 바람직하게는 1중량% 이상, 더욱 바람직하게는 2중량% 이상이다. 반도체 이면 보호 필름(11)에 있어서의 착색제의 함유량은 바람직하게는 10중량% 이하, 보다 바람직하게는 8중량% 이하, 더욱 바람직하게는 5중량% 이하이다.
반도체 이면 보호 필름(11)은 수지 성분을 포함할 수 있다. 반도체 이면 보호 필름(11)에 있어서의 수지 성분의 함유량은 바람직하게는 30중량% 이상, 보다 바람직하게는 40중량% 이상이다. 반도체 이면 보호 필름(11)에 있어서의 수지 성분의 함유량은 바람직하게는 80중량% 이하, 보다 바람직하게는 70중량% 이하이다.
수지 성분은 열가소성 수지와 열경화성 수지를 포함할 수 있다. 열가소성 수지의 열경화성 수지에 대한 비의 값은, 예를 들어 1 이하, 바람직하게는 0.8 이하, 보다 바람직하게는 0.65 이하, 더욱 바람직하게는 0.6 이하, 더욱 바람직하게는 0.5 이하, 더욱 바람직하게는 0.2 이하이다. 열가소성 수지의 열경화성 수지에 대한 비의 값의 하한은, 예를 들어 0.1, 0.15 등이다. 여기서 열가소성 수지의 열경화성 수지에 대한 비는, 열가소성 수지 함유량의 열경화성 수지 함유량에 대한 중량비이다.
열가소성 수지로서는, 예를 들어 천연 고무, 부틸고무, 이소프렌고무, 클로로프렌고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET(폴리에틸렌테레프탈레이트)나 PBT(폴리부틸렌테레프탈레이트) 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 또는 불소 수지 등을 들 수 있다. 열가소성 수지는 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다. 그 중에서도 아크릴 수지가 적합하다.
열경화성 수지로서는 에폭시 수지, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 폴리우레탄 수지, 실리콘 수지, 열경화성 폴리이미드 수지 등을 들 수 있다. 열경화성 수지는 단독으로, 또는 2종 이상 병용하여 사용할 수 있다. 열경화성 수지로서는 특히 반도체 칩을 부식시키는 이온성 불순물 등 함유가 적은 에폭시 수지가 적합하다. 또한 에폭시 수지의 경화제로서는 페놀 수지를 적절히 사용할 수 있다.
에폭시 수지로서는 특별히 한정은 없으며, 예를 들어 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화비스페놀 A형 에폭시 수지, 수소 첨가 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 비페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀노볼락형 에폭시 수지, 오르토크레졸노볼락형 에폭시 수지, 트리스히드록시페닐메탄형 에폭시 수지, 테트라페닐올에탄형 에폭시 수지 등의 2관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형 에폭시 수지, 트리스글리시딜이소시아누레이트형 에폭시 수지 혹은 글리시딜 아민형 에폭시 수지 등의 에폭시 수지를 사용할 수 있다.
반도체 이면 보호 필름(11)은, 25℃에서 액상인 에폭시 수지와, 25℃에서 고체상인 에폭시 수지를 포함할 수 있다. 이 경우, 작업성이 우수하다. 액상 에폭시 수지의 고체상 에폭시 수지에 대한 비의 값은, 예를 들어 0.4 이상, 바람직하게는 0.6 이상, 보다 바람직하게는 0.8 이상, 더욱 바람직하게는 1.0 이상이다. 여기서 액상 에폭시 수지의 고체상 에폭시 수지에 대한 비는, 액상 에폭시 수지 함유량의 고체상 에폭시 수지 함유량에 대한 중량비이다.
페놀 수지는 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 페놀 수지는 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어 에폭시 수지 중의 에폭시기 1당량당 페놀 수지 중의 수산기가 0.5당량 내지 2.0당량으로 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8당량 내지 1.2당량이다.
반도체 이면 보호 필름(11)은 열경화 촉진 촉매를 포함할 수 있다. 예를 들어 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등이다.
반도체 이면 보호 필름(11)을 미리 어느 정도 가교시켜 두기 위하여, 제작 시에, 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가시켜 두는 것이 바람직하다. 이것에 의하여, 고온 하에서의 접착 특성을 향상시켜 내열성의 개선을 도모할 수 있다.
반도체 이면 보호 필름(11)은 충전제를 포함할 수 있다. 무기 충전제가 적합하다. 무기 충전제는, 예를 들어 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 알루미나, 산화베릴륨, 탄화규소, 질화규소, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등이다. 충전제는 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다. 그 중에서도 실리카가 바람직하고, 용융 실리카가 특히 바람직하다. 무기 충전제의 평균 입경은 0.1㎛ 내지 80㎛의 범위 내인 것이 바람직하다. 무기 충전제의 평균 입경은, 예를 들어 레이저 회절형 입도 분포 측정 장치에 의하여 측정할 수 있다.
반도체 이면 보호 필름(11)에 있어서의 충전제의 함유량은 바람직하게는 10중량% 이상, 보다 바람직하게는 20중량% 이상, 더욱 바람직하게는 30중량% 이상이다. 반도체 이면 보호 필름(11)에 있어서의 충전제의 함유량은 바람직하게는 70중량% 이하, 보다 바람직하게는 60중량% 이하, 더욱 바람직하게는 50중량% 이하이다.
반도체 이면 보호 필름(11)은 다른 첨가제를 적절히 포함할 수 있다. 다른 첨가제로서는, 예를 들어 난연제, 실란 커플링제, 이온 트랩제, 증량제, 노화 방지제, 산화 방지제, 계면 활성제 등을 들 수 있다.
시트(71)는 반도체 장치를 제조하기 위하여 사용할 수 있다.
도 3에 도시한 바와 같이 시트(71)와 반도체 웨이퍼(4)를 맞붙인다. 구체적으로는, 롤을 사용하여 50℃ 내지 100℃에서 반도체 웨이퍼(4)에 시트(71)를 압착한다. 회로면과, 회로면에 대향한 이면(비회로면, 비전극 형성면 등이라고도 칭해짐)으로 반도체 웨이퍼(4)의 양면은 정의할 수 있다. 반도체 웨이퍼(4)는, 예를 들어 실리콘 웨이퍼이다.
반도체 이면 보호 필름(11)을 가열함으로써 반도체 이면 보호 필름(11)을 경화시킨다. 예를 들어 다이싱 필름(12)에 히터를 쬐게 하여 다이싱 필름(12) 너머로 반도체 이면 보호 필름(11)을 가열할 수 있다. 예를 들어 120℃ 이상, 바람직하게는 150℃ 이상, 보다 바람직하게는 160℃ 이상, 더욱 바람직하게는 170℃ 이상에서 가열을 행한다. 상한은, 예를 들어 270℃, 260℃ 등이다.
도 4에 도시한 바와 같이 다이싱 필름(12)을 흡착대(8)에 고정하고 반도체 웨이퍼(4)를 절단하여 본딩 전 칩(5)을 형성한다. 즉, 반도체 웨이퍼(4)를 다이싱함으로써 본딩 전 칩(5)을 형성한다. 본딩 전 칩(5)은, 반도체 칩(41)과, 반도체 칩(41) 상에 위치하는 다이싱 후 반도체 이면 보호 필름(111)을 포함한다. 반도체 칩(41)의 양면은, 회로면과, 회로면에 대향한 면(이면)으로 정의할 수 있다.
본딩 전 칩(5)을 니들로 밀어올려 본딩 전 칩(5)을 다이싱 필름(12)으로부터 박리한다.
도 5에 도시한 바와 같이 플립 칩 본딩 방식(플립 칩 실장 방식)에 의하여 본딩 전 칩(5)을 피착체(6)에 고정한다. 구체적으로는, 반도체 칩(41)의 회로면이 피착체(6)와 대향하는 형태로 본딩 전 칩(5)을 피착체(6)에 고정한다. 예를 들어 반도체 칩(41)의 범프(51)를 피착체(6)의 도전재(땜납 등)(61)에 접촉시키고, 가압하면서 도전재(61)를 용융시킨다. 본딩 전 칩(5)과 피착체(6) 사이에는 공극이 있다. 공극의 높이는 일반적으로 30㎛ 내지 300㎛ 정도이다. 고정 후에는 공극 등의 세정을 행할 수 있다.
피착체(6)로서는 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 기판을 사용할 수 있다. 이러한 기판의 재질로서는 특별히 한정되는 것은 아니지만, 세라믹 기판이나 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예를 들어 에폭시 기판, 비스말레이미드트리아진 기판, 폴리이미드 기판 등을 들 수 있다.
범프나 도전재의 재질로서는 특별히 한정되지 않으며, 예를 들어 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다. 또한 도전재(61)의 용융 시의 온도는 통상 260℃ 정도이다. 다이싱 후 반도체 이면 보호 필름(111)이 에폭시 수지를 포함하면, 이 온도에 견디는 것이 가능하다.
본딩 전 칩(5)과 피착체(6) 사이의 공극을 밀봉 수지로 밀봉한다. 통상 175℃에서 60초 간 내지 90초 간의 가열을 행함으로써 밀봉 수지를 경화시킨다.
밀봉 수지로서는 절연성을 갖는 수지(절연 수지)이면 특별히 제한되지 않는다. 밀봉 수지로서는 탄성을 갖는 절연 수지가 보다 바람직하다. 밀봉 수지로서는, 예를 들어 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 또한 에폭시 수지를 포함하는 수지 조성물에 의한 밀봉 수지로서는, 수지 성분으로서 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)나 열가소성 수지 등이 포함되어 있어도 된다. 또한 페놀 수지로서는 에폭시 수지의 경화제로서도 이용할 수 있다. 밀봉 수지의 형상은 필름형, 태블릿형 등이다.
이상의 방법에 의하여 얻어진 반도체 장치(플립 칩 실장의 반도체 장치)는, 피착체(6)와, 피착체(6)에 고정된 반도체 칩(41)과, 반도체 칩(41) 상에 위치하는 다이싱 후 반도체 이면 보호 필름(111)을 포함한다.
반도체 장치의 다이싱 후 반도체 이면 보호 필름(111)에 레이저로 인자하는 것이 가능하다. 또한, 레이저로 인자할 때는 공지된 레이저 마킹 장치를 이용할 수 있다. 또한 레이저로서는 기체 레이저, 고체 레이저, 액체 레이저 등을 이용할 수 있다. 구체적으로는, 기체 레이저로서는 특별히 제한되지 않으며 공지된 기체 레이저를 이용할 수 있는데, 탄산 가스 레이저(CO2 레이저), 엑시머 레이저(ArF 레이저, KrF 레이저, XeCl 레이저, XeF 레이저 등)가 적합하다. 또한 고체 레이저로서는 특별히 제한되지 않으며 공지된 고체 레이저를 이용할 수 있는데, YAG 레이저(Nd: YAG 레이저 등), YVO4 레이저가 적합하다.
플립 칩 실장 방식으로 실장된 반도체 장치는 다이 본딩 실장 방식으로 실장된 반도체 장치보다도 얇고 작다. 이로 인하여 각종 전자 기기·전자 부품 또는 그것들의 재료·부재로서 적절히 사용할 수 있다. 구체적으로는, 플립 칩 실장의 반도체 장치가 이용되는 전자 기기로서는 소위 「휴대 전화」, 「PHS」, 소형 컴퓨터{예를 들어 소위 「PDA」(휴대 정보 단말기), 소위 「노트북 컴퓨터」, 소위 「넷북(상표)」, 소위 「웨어러블 컴퓨터」 등}, 「휴대 전화」 및 컴퓨터가 일체화된 소형 전자 기기, 소위 「디지털 카메라(상표)」, 소위 「디지털 비디오 카메라」, 소형 텔레비전, 소형 게임 기기, 소형 디지털 오디오 플레이어, 소위 「전자 수첩」, 소위 「전자 사전」, 소위 「전자 서적」용 전자 기기 단말기, 소형 디지털 타입의 시계 등의 모바일형 전자 기기(운반 가능한 전자 기기) 등을 들 수 있는데, 물론 모바일형 이외(설치형 등)의 전자 기기{예를 들어 소위 「데스크탑 퍼스널 컴퓨터」, 슬림형 텔레비전, 녹화·재생용 전자 기기(하드 디스크 레코더, DVD 플레이어 등), 프로젝터, 마이크로머신 등} 등이어도 된다. 또한 전자 부품, 또는 전자 기기·전자 부품의 재료·부재로서는, 예를 들어 소위 「CPU」의 부재, 각종 기억 장치(소위 「메모리」, 하드 디스크 등)의 부재 등을 들 수 있다.
변형예 1
점착제층(122)의 제1 부분(122A)은 에너지선에 의하여 경화되는 성질을 갖는다. 점착제층(122)의 제2 부분(122B)도 에너지선에 의하여 경화하는 성질을 갖는다. 변형예 1에서는, 본딩 전 칩(5)을 형성하는 공정 후에 점착제층(122)에 에너지선을 조사하고 본딩 전 칩(5)을 픽업한다. 에너지선을 조사하면 본딩 전 칩(5)의 픽업이 용이하다.
변형예 2
점착제층(122)의 제1 부분(122A)은 에너지선에 의하여 경화되어 있다. 점착제층(122)의 제2 부분(122B)도 에너지선에 의하여 경화되어 있다.
변형예 3
도 6에 도시한 바와 같이 점착제층(122)의 편면 전체가 반도체 이면 보호 필름(11)과 접해 있다.
(그 외)
변형예 1 내지 변형예 3 등은 임의로 조합할 수 있다.
이상과 같이 실시 형태(1)에 관한 반도체 장치의 제조 방법은, 시트(71)의 반도체 이면 보호 필름(11)과 반도체 웨이퍼(4)를 맞붙이는 공정과, 반도체 이면 보호 필름(11)을 경화시키는 공정과, 경화 후의 반도체 이면 보호 필름(11) 상에 위치하는 반도체 웨이퍼(4)를 다이싱하는 공정을 포함한다. 제조 방법은, 반도체 웨이퍼(4)를 다이싱하는 공정에서 형성된 본딩 전 칩(5)을 픽업하는 공정을 더 포함할 수 있다. 제조 방법은, 본딩 전 칩(5)을 피착체(6)에 고정하는 공정을 더 포함할 수 있다.
실시예
이하에, 본 발명의 적절한 실시예를 예시적으로 상세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한 본 발명의 범위를 그것들에만 한정하는 취지의 것은 아니다.
실시예 1에 있어서의 반도체 이면 보호 필름의 제작
아크릴산에스테르 공중합체(나가세 켐텍스사 제조의 SG-70L)의 고형분-용제를 제외한 고형분-100중량부에 대하여, 에폭시 수지(미쓰비시 가가쿠사 제조의 jER YL980) 20중량부와, 에폭시 수지(도토 가세이사 제조의 KI-3000) 50중량부와, 페놀 수지(메이와 가세이사 제조의 MEH7851-SS) 75중량부와, 구상 실리카(애드마텍스사 제조의 SO-25R 평균 입경 0.5㎛) 180중량부와, 염료(오리엔트 가가쿠 고교사 제조의 OIL BLACK BS) 10중량부와, 촉매(시코쿠 가세이사 제조의 2PHZ) 20중량부를 메틸에틸케톤에 용해시켜, 고형분 농도 23.6중량%의 수지 조성물 용액을 조제하였다. 수지 조성물의 용액을 박리 라이너{미쓰비시 주시사의 다이아포일 MRA50(실리콘 이형 처리한 두께 50㎛의 폴리에틸렌테레프탈레이트 필름)}에 도포하였다. 130℃에서 2분 간 건조시킴으로써 평균 두께 20㎛의 반도체 이면 보호 필름을 제작하였다.
실시예 1에 있어서의 시트의 제작
핸드 롤러를 사용하여 다이싱 필름{닛토덴코사 제조의 V-8-AR(평균 두께 65㎛의 기재층과 평균 두께 10㎛의 점착제층을 갖는 다이싱 필름)}에 반도체 이면 보호 필름을 맞붙임으로써 실시예 1의 시트를 얻었다. 실시예 1의 시트는, 다이싱 필름과, 다이싱 필름의 점착제층 상에 위치하는 반도체 이면 보호 필름을 갖는다.
실시예 2에 있어서의 반도체 이면 보호 필름의 제작
아크릴산에스테르 공중합체(나가세 켐텍스사 제조의 SG-70L)의 고형분-용제를 제외한 고형분-100중량부에 대하여, 에폭시 수지(미쓰비시 가가쿠사 제조의 jER YL980) 140중량부와, 에폭시 수지(도토 가세이사 제조의 KI-3000) 140중량부와, 페놀 수지(메이와 가세이사 제조의 MEH7851-SS) 290중량부와, 구상 실리카(애드마텍스사 제조의 SO-25R 평균 입경 0.5㎛) 470중량부와, 염료(오리엔트 가가쿠 고교사 제조의 OIL BLACK BS) 10중량부와, 촉매(시코쿠 가세이사 제조의 2PHZ) 20중량부를 메틸에틸케톤에 용해시켜, 고형분 농도 23.6중량%의 수지 조성물 용액을 조제하였다. 수지 조성물의 용액을 박리 라이너{미쓰비시 주시사의 다이아포일 MRA50(실리콘 이형 처리한 두께 50㎛의 폴리에틸렌테레프탈레이트 필름)}에 도포하였다. 130℃에서 2분 간 건조시킴으로써 평균 두께 20㎛의 반도체 이면 보호 필름을 제작하였다.
실시예 2에 있어서의 시트의 제작
핸드 롤러를 사용하여 다이싱 필름(닛토덴코사 제조의 V-8-AR)에 반도체 이면 보호 필름을 맞붙임으로써 실시예 2의 시트를 얻었다. 실시예 2의 시트는, 다이싱 필름과, 다이싱 필름의 점착제층 상에 위치하는 반도체 이면 보호 필름을 갖는다.
비교예 1에 있어서의 반도체 이면 보호 필름의 제작
아크릴산에스테르 공중합체(나가세 켐텍스사 제조의 SG-70L)의 고형분-용제를 제외한 고형분-100중량부에 대하여, 에폭시 수지(다이닛폰 잉크사 제조의 HP-4700) 10중량부와, 페놀 수지(메이와 가세이사 제조의 MEH7851-H) 10중량부와, 구상 실리카(애드마텍스사 제조의 SO-25R 평균 입경 0.5㎛) 70중량부와, 염료(오리엔트 가가쿠 고교사 제조의 OIL BLACK BS) 10중량부와, 촉매(시코쿠 가세이사 제조의 2PHZ) 10중량부를 메틸에틸케톤에 용해시켜, 고형분 농도 23.6중량%의 수지 조성물 용액을 조제하였다. 수지 조성물의 용액을 박리 라이너{미쓰비시 주시사의 다이아포일 MRA50(실리콘 이형 처리한 두께 50㎛의 폴리에틸렌테레프탈레이트 필름)}에 도포하였다. 130℃에서 2분 간 건조시킴으로써 평균 두께 20㎛의 반도체 이면 보호 필름을 제작하였다.
비교예 1에 있어서의 시트의 제작
핸드 롤러를 사용하여 다이싱 필름(닛토덴코사 제조의 V-8-AR)에 반도체 이면 보호 필름을 맞붙임으로써 비교예 1의 시트를 얻었다. 비교예 1의 시트는, 다이싱 필름과, 다이싱 필름의 점착제층 상에 위치하는 반도체 이면 보호 필름을 갖는다.
실리콘 칩의 준비
도쿄 가코사 제조의 베어 웨이퍼를 두께 0.7㎜로 되도록 연삭하였다. 연삭 휠은, Z1로서 GF01-SD320-BT100-50, Z2로서 BGT-270 IF-01-9-4/6-B-K09를 사용하였다. 표면 드라이 폴리시를 위하여 휠 DPW-018 DP-F05 450x11Tx60을 사용하였다. 연삭 후, 다이싱하여 3㎜×3㎜×두께 0.7㎜의 실리콘 칩 A와, 9.5㎜×9.5㎜×두께 0.7㎜의 실리콘 칩 B를 얻었다.
25℃ 전단 접착력
70℃의 실리콘 칩 A(3㎜×3㎜×두께 0.7㎜)에 이면 보호 필름을 맞붙이고, 이면 보호 필름이 비어져 나온 것을 절단하여 제거하였다. 이것에 의하여, 절단 후 이면 보호 필름과, 절단 후 이면 보호 필름의 제1 면에 접하는 실리콘 칩 A로 구성된 구조를 얻었다. 절단 후 이면 보호 필름의 제2 면에 70℃의 실리콘 칩 B(9.5㎜×9.5㎜×두께 0.7㎜)을 부착하고 120℃에서 2시간 가열하였다. 이것에 의하여, 실리콘 칩 A와, 실리콘 칩 B와, 실리콘 칩 A 및 실리콘 칩 B 사이에 위치하는 경화 후 이면 보호 필름으로 구성된 물체를 얻었다. Dage사 제조의 시리즈 4000을 사용하여 전단 속도 500㎛/sec, 25℃에서 실리콘 칩 A의 측면에 하중을 걸고, 실리콘 칩 A와 경화 후 이면 보호 필름의 전단 박리에 필요한 하중을 측정하였다. 결과를 표 1에 나타낸다.
100℃ 전단 접착력
Dage사 제조의 시리즈 4000의 스테이지 온도를 100℃로 설정하고, 스테이지에서 물체-실리콘 칩 A와, 실리콘 칩 B와, 실리콘 칩 A 및 실리콘 칩 B 사이에 위치하는 경화 후 이면 보호 필름으로 구성된 물체-를 1분 간 가열했다는 것 이외에는 25℃ 전단 접착력과 동일한 방법으로 100℃ 전단 접착력을 측정하였다. 결과를 표 1에 나타낸다.
칩핑
시트의 반도체 이면 보호 필름에 웨이퍼(이면 연마 처리된 직경 8인치, 두께 0.2㎜의 실리콘 미러 웨이퍼)를 롤로 70℃에서 압착하였다. 시트에 고정된 웨이퍼를 다이싱함으로써 본딩 전 칩을 형성하였다. 본딩 전 칩은, 실리콘 칩과, 실리콘 칩에 고정된 다이싱 후 반도체 이면 보호 필름을 갖는다. 도 7에 도시한 바와 같이 절입 깊이 Z1-실리콘 칩 표면으로부터의 깊이-이 45㎛로 되도록 조정하였다. 절입 깊이 Z2가 다이싱 테이프의 점착제층 두께의 1/2까지로 되도록 절입 깊이 Z2를 조정하였다.
다이싱 조건
다이싱 장치: 상품명 「DFD-6361」, 디스코사 제조
다이싱 링: 「2-8-1」(디스코사 제조)
다이싱 속도: 30㎜/sec
다이싱 블레이드:
Z1; 디스코사 제조의 「203O-SE27 HCDD」
Z2; 디스코사 제조의 「203O-SE27 HCBB」
다이싱 블레이드 회전수:
Z1; 40,000r/min
Z2; 45,000r/min
커트 방식: 스텝 커트
칩 사이즈: 2.0㎜ 사방
본딩 전 칩을 다이싱 필름으로부터 박리하였다. 현미경(Keyence사 제조의 VHX500)으로 실리콘 칩의 절단면-4개의 절단면 중 마지막으로 절단된 면-을 관찰하고, 현미경으로 균열의 깊이를 측정하였다. 도 8에 도시한 바와 같이, 균열의 깊이는 반도체 이면 보호 필름과 실리콘 칩의 계면으로부터의 깊이이다. 실리콘 칩의 두께 100%에 대하여 균열의 깊이가 10% 미만일 때는 ◎로 판정하였다. 균열의 깊이가 30% 미만일 때는 ○로 판정하였다. 균열의 깊이가 30% 이상일 때는 ×로 판정하였다. 결과를 표 1에 나타낸다.
Figure pat00001
1: 테이프
11: 반도체 이면 보호 필름
12: 다이싱 필름
121: 기재층
122: 점착제층
122A: 제1 부분
122B: 제2 부분
13: 박리 라이너
71: 시트
4: 반도체 웨이퍼
5: 본딩 전 칩
6: 피착체
8: 흡착대
41: 반도체 칩
51: 범프
61: 도전재
111: 다이싱 후 반도체 이면 보호 필름

Claims (4)

  1. 기재층, 및 상기 기재층 상에 위치하는 점착제층을 포함하는 다이싱 필름과,
    상기 점착제층 상에 위치하는 반도체 이면 보호 필름을 포함하고,
    상기 반도체 이면 보호 필름은 1.7㎏f/㎟ 이상의 실리콘 칩에 대한 25℃ 전단 접착력을 갖는,
    시트.
  2. 제1항에 있어서,
    상기 반도체 이면 보호 필름이 열가소성 수지 및 열경화성 수지를 포함하고,
    상기 열가소성 수지의 상기 열경화성 수지에 대한 비의 값이 1 이하인, 시트.
  3. 박리 라이너와,
    상기 박리 라이너 상에 위치하는, 제1항 또는 제2항에 기재된 시트
    를 포함하는, 테이프.
  4. 제1항 또는 제2항에 기재된 시트의 상기 반도체 이면 보호 필름과 반도체 웨이퍼를 맞붙이는 공정과,
    상기 반도체 이면 보호 필름을 경화시키는 공정과,
    경화 후의 상기 반도체 이면 보호 필름 상에 위치하는 상기 반도체 웨이퍼를 다이싱하는 공정
    을 포함하는, 반도체 장치의 제조 방법.
KR1020170056753A 2016-05-10 2017-05-04 시트, 테이프, 및 반도체 장치의 제조 방법 KR102444114B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016094499A JP6579996B2 (ja) 2016-05-10 2016-05-10 シート、テープおよび半導体装置の製造方法
JPJP-P-2016-094499 2016-05-10

Publications (2)

Publication Number Publication Date
KR20170126796A true KR20170126796A (ko) 2017-11-20
KR102444114B1 KR102444114B1 (ko) 2022-09-19

Family

ID=60295348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170056753A KR102444114B1 (ko) 2016-05-10 2017-05-04 시트, 테이프, 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US20170330785A1 (ko)
JP (1) JP6579996B2 (ko)
KR (1) KR102444114B1 (ko)
CN (1) CN107393857B (ko)
TW (1) TWI713739B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020158766A1 (ja) * 2019-01-31 2020-08-06 リンテック株式会社 エキスパンド方法及び半導体装置の製造方法
DE102020110896A1 (de) 2020-04-22 2021-10-28 Infineon Technologies Ag Elektronische Komponente mit einem Halbleiterchip, der einen niederohmigen Teil mit einem aktiven Bereich und einen hochohmigen Teil auf einer dielektrischen Schicht aufweist

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4501861B2 (ja) * 2003-09-29 2010-07-14 東レ株式会社 チタンまたはチタン合金、接着用樹脂組成物、プリプレグおよび複合材料
KR20130116261A (ko) * 2010-10-01 2013-10-23 닛토덴코 가부시키가이샤 다이싱·다이본드 필름 및 반도체 장치의 제조 방법
KR20130143015A (ko) * 2010-08-20 2013-12-30 쓰리엠 이노베이티브 프로퍼티즈 컴파니 저온 경화성 에폭시 테이프 및 그의 제조 방법
WO2014092200A1 (ja) 2012-12-14 2014-06-19 リンテック株式会社 保護膜形成用フィルム
JP2015222896A (ja) 2014-05-23 2015-12-10 大日本印刷株式会社 色調整装置及び色調整方法
KR20160037174A (ko) * 2013-07-31 2016-04-05 린텍 가부시키가이샤 보호막 형성 필름, 보호막 형성용 시트 및 검사 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347358A (ja) * 2002-05-28 2003-12-05 Sumitomo Bakelite Co Ltd 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法
JP5157255B2 (ja) * 2006-09-05 2013-03-06 日立化成株式会社 感光性接着剤組成物、及びそれを用いた接着フィルム、接着シート、接着剤パターン、並びに半導体装置
KR101485612B1 (ko) * 2008-04-25 2015-01-22 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 웨이퍼용 보호 필름
JP4927187B2 (ja) * 2010-02-19 2012-05-09 日東電工株式会社 ダイシング・ダイボンドフィルム
JP6144868B2 (ja) * 2010-11-18 2017-06-07 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、及び、フリップチップ型半導体裏面用フィルムの製造方法
JP5828706B2 (ja) * 2011-08-03 2015-12-09 日東電工株式会社 ダイシング・ダイボンドフィルム
JP6272729B2 (ja) * 2014-05-16 2018-01-31 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4501861B2 (ja) * 2003-09-29 2010-07-14 東レ株式会社 チタンまたはチタン合金、接着用樹脂組成物、プリプレグおよび複合材料
KR20130143015A (ko) * 2010-08-20 2013-12-30 쓰리엠 이노베이티브 프로퍼티즈 컴파니 저온 경화성 에폭시 테이프 및 그의 제조 방법
KR20130116261A (ko) * 2010-10-01 2013-10-23 닛토덴코 가부시키가이샤 다이싱·다이본드 필름 및 반도체 장치의 제조 방법
WO2014092200A1 (ja) 2012-12-14 2014-06-19 リンテック株式会社 保護膜形成用フィルム
KR20160037174A (ko) * 2013-07-31 2016-04-05 린텍 가부시키가이샤 보호막 형성 필름, 보호막 형성용 시트 및 검사 방법
JP2015222896A (ja) 2014-05-23 2015-12-10 大日本印刷株式会社 色調整装置及び色調整方法

Also Published As

Publication number Publication date
JP2017204526A (ja) 2017-11-16
TW201806013A (zh) 2018-02-16
JP6579996B2 (ja) 2019-09-25
US20170330785A1 (en) 2017-11-16
TWI713739B (zh) 2020-12-21
KR102444114B1 (ko) 2022-09-19
CN107393857A (zh) 2017-11-24
CN107393857B (zh) 2023-05-09

Similar Documents

Publication Publication Date Title
JP4872587B2 (ja) 封止フィルム、及びこれを用いた半導体装置
JP6812213B2 (ja) シート、テープおよび半導体装置の製造方法
JP4380684B2 (ja) 半導体用接着フィルム、ダイシングフィルムおよび半導体装置
TWI605504B (zh) Flip-chip type semiconductor device manufacturing method
JP2017092335A (ja) 半導体パッケージの製造方法
KR101688237B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
TW201200574A (en) Dicing tape-integrated film for semiconductor back surface
KR20170056446A (ko) 적층체 및 합동체·조합의 회수 방법·반도체 장치의 제조 방법
TWI408205B (zh) 覆晶型半導體背面用膜、半導體背面用剝離膜之製造方法及覆晶型半導體裝置
JP2006261529A (ja) フリップチップ実装用アンダーフィルテープおよび半導体装置の製造方法
KR102559864B1 (ko) 적층체 및 합동체·반도체 장치의 제조 방법
JP6577341B2 (ja) 積層体および半導体装置の製造方法
KR102430188B1 (ko) 시트, 테이프 및 반도체 장치의 제조 방법
KR20170126796A (ko) 시트, 테이프, 및 반도체 장치의 제조 방법
KR20160129756A (ko) 이면 보호 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법
TW202248391A (zh) 半導體用接著劑、半導體用接著劑片及半導體裝置之製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2021101003157; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20211213

Effective date: 20220718

GRNO Decision to grant (after opposition)
GRNT Written decision to grant