CN107393857A - 片材、胶带及半导体装置的制造方法 - Google Patents

片材、胶带及半导体装置的制造方法 Download PDF

Info

Publication number
CN107393857A
CN107393857A CN201710325250.6A CN201710325250A CN107393857A CN 107393857 A CN107393857 A CN 107393857A CN 201710325250 A CN201710325250 A CN 201710325250A CN 107393857 A CN107393857 A CN 107393857A
Authority
CN
China
Prior art keywords
protective film
back surface
sheet material
surface protective
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710325250.6A
Other languages
English (en)
Other versions
CN107393857B (zh
Inventor
木村龙
木村龙一
高本尚英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN107393857A publication Critical patent/CN107393857A/zh
Application granted granted Critical
Publication of CN107393857B publication Critical patent/CN107393857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供片材、胶带及半导体装置的制造方法。本发明的一个方式提供能够减少切割时芯片侧面产生的龟裂的片材和胶带。本发明的一个方式涉及片材。片材包含切割薄膜。切割薄膜包含基材层及位于基材层上的粘合剂层。片材进一步包含位于粘合剂层上的半导体背面保护薄膜。半导体背面保护薄膜具有1.7kgf/mm2以上的对硅芯片的25℃剪切粘接力。

Description

片材、胶带及半导体装置的制造方法
技术领域
本发明涉及片材、胶带和半导体装置的制造方法。
背景技术
使用切割薄膜一体型半导体背面保护薄膜时，有时将位于切割薄膜上的半导体背面保护薄膜和半导体晶圆贴合在一起，并进行切割。
现有技术文献
专利文献
专利文献1：日本特开2015-222896号公报
专利文献2：WO2014/092200
发明内容
发明要解决的问题
有时由于刀片切割时的冲击、摩擦导致在芯片侧面产生龟裂。需要减少芯片侧面的龟裂(侧面破片)。这是因为，龟裂有使外观变差、使可靠性降低的担心。
本发明的一个方式的目的在于，提供能够减少切割时在芯片侧面产生的龟裂的片材和胶带。本发明的一个方式的目的在于，提供一种半导体装置的制造方法。
用于解决问题的方案
本发明的一个方式涉及片材。片材包含切割薄膜。切割薄膜包含基材层及位于基材层上的粘合剂层。片材进一步包含位于粘合剂层上的半导体背面保护薄膜。半导体背面保护薄膜具有1.7kgf/mm2以上的对硅芯片的25℃剪切粘接力。由于25℃剪切粘接力为1.7kgf/mm2以上，因此，能够减少切割时在芯片侧面产生的龟裂。其原因可能是因为能够抑制切割时半导体芯片的振动。25℃剪切粘接力可以如下来测定：在70℃下，将半导体背面保护薄膜固定于硅芯片，在120℃加热2小时，然后在剪切速度500μm/秒、25℃下进行测定。
本发明的一个方式涉及胶带。胶带包含剥离衬垫和位于剥离衬垫上的片材。
本发明的一个方式涉及半导体装置的制造方法。半导体装置的制造方法可以包括：将片材的半导体背面保护薄膜和半导体晶圆贴合在一起的工序。半导体装置的制造方法可以包括：使半导体背面保护薄膜固化的工序。半导体装置的制造方法可以包括：对位于固化后的半导体背面保护薄膜上的半导体晶圆进行切割的工序。
附图说明
图1为胶带的俯视示意图。
图2为胶带的一部分的截面示意图。
图3为半导体装置的制造工序的截面示意图。
图4为半导体装置的制造工序的截面示意图。
图5为半导体装置的制造工序的截面示意图。
图6为变形例3的片材的截面示意图。
图7为片材和固定于片材的晶圆的截面示意图，示出了切割刀片的切入深度。
图8为切割后的芯片的侧面图，示出了裂纹的深度。
附图标记说明
1 胶带
11 半导体背面保护薄膜
12 切割薄膜
121 基材层
122 粘合剂层
122A 第1部分
122B 第2部分
13 剥离衬垫
71 片材
4 半导体晶圆
5 接合前芯片
6 被粘物
8 吸附台
41 半导体芯片
51 凸块
61 导电材料
111 切割后半导体背面保护薄膜
具体实施方式
以下列举实施方式对本发明进行详细说明，但本发明不限定于这些实施方式。
实施方式1
如图1所示，胶带1包含：剥离衬垫13和位于剥离衬垫13上的片材71a、71b、71c、……、71m(以下统称为“片材71”。)。胶带1能够形成卷状。片材71a与片材71b之间的距离、片材71b与片材71c之间的距离、……片材71l与片材71m之间的距离是固定的。
剥离衬垫13呈胶带状。剥离衬垫13为例如聚对苯二甲酸乙二醇酯(PET)薄膜。
如图2所示，片材71包含切割薄膜12。切割薄膜12呈圆盘状。切割薄膜12包含基材层121和位于基材层121上的粘合剂层122。基材层121形成圆盘状。基材层121的两面可以以第1主面和与第1主面相对的第2主面来定义。基材层121的第1主面与粘合剂层122相接。基材121的厚度为例如50μm～150μm。基材121优选具有透射能量射线的性质。粘合剂层122形成圆盘状。粘合剂层122的两面可以以第1主面和与第1主面相对的第2主面来定义。粘合剂层122的第1主面与半导体背面保护薄膜11相接。粘合剂层122的第2主面与基材层121相接。粘合剂层122的厚度优选为3μm以上、更优选为5μm以上。粘合剂层122的厚度优选为50μm以下、更优选为30μm以下。构成粘合剂层122的粘合剂为例如丙烯酸系粘合剂、橡胶系粘合剂。其中，优选丙烯酸系粘合剂。丙烯酸系粘合剂可以为例如将丙烯酸系聚合物(均聚物或共聚物)作为基础聚合物的丙烯酸系粘合剂，所述丙烯酸系聚合物使用(甲基)丙烯酸烷基酯的1种或2种以上作为单体成分。
粘合剂层122可以包含第1部分122A。第1部分可以呈圆盘状。第1部分122A与半导体背面保护薄膜11相接。第1部分122A比第2部分122B硬。第1部分122A可以通过例如能量射线而固化。粘合剂层122可以进一步包含配置在第1部分122A的周围的第2部分122B。第2部分122B可以呈环形板状。第2部分122B可以具有通过能量射线而固化的性质。作为能量射线，可以列举出紫外线等。第2部分122B不与半导体背面保护薄膜11相接。
片材71包含半导体背面保护薄膜11。半导体背面保护薄膜11呈圆盘状。半导体背面保护薄膜11的两面可以以第1主面和与第1主面相对的第2主面来定义。半导体背面保护薄膜11的第1主面与剥离衬垫13相接。半导体背面保护薄膜11的第2主面与粘合剂层122相接。
半导体背面保护薄膜11的厚度优选为2μm以上、更优选为4μm以上、进一步优选为6μm以上、特别优选为10μm以上。半导体背面保护薄膜11的厚度优选为200μm以下、更优选为160μm以下、进一步优选为100μm以下、特别优选为80μm以下。
半导体背面保护薄膜11具有1.7kgf/mm2以上的对硅芯片的25℃剪切粘接力。由于25℃剪切粘接力为1.7kgf/mm2以上，因此，能够减少切割时芯片侧面产生的龟裂。其原因可能在于能够抑制切割时半导体芯片的振动。25℃剪切粘接力的下限可以为例如1.8kgf/mm2。25℃剪切粘接力的上限可以为例如4kgf/mm2、3.5kgf/mm2、3kgf/mm2等。25℃剪切粘接力可以通过热塑性树脂与热固化性树脂的比等进行调整。25℃剪切粘接力可以在70℃下将半导体背面保护薄膜11固定在硅芯片上在120℃加热2小时后以剪切速度500μm/秒、25℃进行测定。更详细而言，25℃剪切粘接力利用实施例中记载的方法进行测定。
半导体背面保护薄膜11优选具有0.5kgf/mm2以上的对硅芯片的100℃剪切粘接力。100℃剪切粘接力为0.5kgf/mm2以上时，具有不易产生切割时的芯片分散、回流时的半导体背面保护薄膜11的剥离的倾向，可靠性优异。100℃剪切粘接力优选为1.0kgf/mm2以上、更优选为2.0kgf/mm2以上。
半导体背面保护薄膜11是有色的。为有色时，能够容易地将切割薄膜12和半导体背面保护薄膜11区分开。半导体背面保护薄膜11优选为例如黑色、蓝色、红色等深色。特别优选黑色。这是因为容易识别激光标记。
深色通常是指，L*a*b*色度体系规定的L*优选为60以下(0～60)[优选为50以下(0～50)、更优选为40以下(0～40)]的深的颜色。
此外，黑色基本上是指L*a*b*色度体系规定的L*为35以下(0～35)[优选为30以下(0～30)、进一步优选为25以下(0～25)]的黑色系颜色。需要说明的是，黑色中，L*a*b*色度体系规定的a*、b*可以分别根据L*的值适当选择。作为a*、b*，例如，两者均优选为-10～10，更优选为-5～5，特别适宜的是-3～3的范围(尤其是0或几乎为0)。
需要说明的是，L*a*b*色度体系规定的L*、a*、b*通过使用色彩色差计(商品名“CR-200”Minolta公司制造；色彩色差计)进行测定来求出。其中，L*a*b*色度体系是国际照明委员会(CIE)在1976年推荐的颜色空间，是指被称为CIE1976(L*a*b*)色度体系的颜色空间。此外，L*a*b*色度体系在日本工业标准的JIS Z 8729中有规定。
半导体背面保护薄膜11优选包含着色剂。着色剂为例如染料、颜料。其中，优选染料，更优选黑色染料。
半导体背面保护薄膜11中的着色剂的含量优选为0.5重量％以上、更优选为1重量％以上、进一步优选为2重量％以上。半导体背面保护薄膜11中的着色剂的含量优选为10重量％以下、更优选为8重量％以下、进一步优选为5重量％以下。
半导体背面保护薄膜11可以包含树脂成分。半导体背面保护薄膜11中的树脂成分的含量优选为30重量％以上、更优选为40重量％以上。半导体背面保护薄膜11中的树脂成分的含量优选为80重量％以下、更优选为70重量％以下。
树脂成分可以包含热塑性树脂和热固化性树脂。热塑性树脂相对于热固化性树脂的比的值为例如1以下、优选为0.8以下、更优选为0.65以下、进一步优选为0.6以下、更进一步优选为0.5以下、再进一步优选为0.2以下。热塑性树脂相对于热固化性树脂的比的值的下限为例如0.1、0.15等。这里，热塑性树脂相对于热固化性树脂的比是塑性树脂含量相对于热固化性树脂含量的重量比。
作为热塑性树脂，例如可以列举出：天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁二烯橡胶、乙烯-醋酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、6-尼龙、6,6-尼龙等聚酰胺树脂、苯氧树脂、丙烯酸系树脂、PET(聚对苯二甲酸乙二醇酯)、PBT(聚对苯二甲酸丁二醇酯)等饱和聚酯树脂、聚酰胺酰亚胺树脂、或氟树脂等。热塑性树脂可以单独使用或组合使用2种以上。其中，丙烯酸系树脂是适宜的。
作为热固化性树脂，可以列举出：环氧树脂、酚醛树脂、氨基树脂、不饱和聚酯树脂、聚氨酯树脂、有机硅树脂、热固化性聚酰亚胺树脂等。热固化性树脂可以单独使用或组合使用2种以上。作为热固化性树脂，使半导体芯片腐蚀的离子性杂质等的含量少的环氧树脂是特别适宜的。此外，作为环氧树脂的固化剂，可以适宜使用酚醛树脂。
作为环氧树脂，没有特别限定，例如可以使用：双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、溴化双酚A型环氧树脂、氢化双酚A型环氧树脂、双酚AF型环氧树脂、联苯型环氧树脂、萘型环氧树脂、芴型环氧树脂、苯酚酚醛清漆型环氧树脂、邻甲酚酚醛清漆型环氧树脂、三羟基苯基甲烷型环氧树脂、四羟苯基乙烷型环氧树脂等二官能环氧树脂、多官能环氧树脂、或乙内酰脲型环氧树脂、三缩水甘油基异氰脲酸酯型环氧树脂或者缩水甘油胺型环氧树脂等环氧树脂。
半导体背面保护薄膜11可以包含在25℃为液态的环氧树脂和在25℃下为固体状的环氧树脂。该情况下，作业性优异。液态环氧树脂相对于固体状环氧树脂的比的值为例如0.4以上、优选为0.6以上、更优选为0.8以上、进一步优选为1.0以上。这里，液态环氧树脂相对于固体状环氧树脂的比为液态环氧树脂含量相对于固体状环氧树脂含量的重量比。
酚醛树脂作为环氧树脂的固化剂起作用，例如可以列举出：苯酚酚醛清漆树脂、苯酚芳烷基树脂、甲酚酚醛清漆树脂、叔丁基苯酚酚醛清漆树脂、壬基苯酚酚醛清漆树脂等酚醛清漆型酚醛树脂、甲阶型酚醛树脂、聚对羟基苯乙烯等聚羟基苯乙烯等。酚醛树脂可以单独使用或组合使用2种以上。这些酚醛树脂中，特别优选苯酚酚醛清漆树脂、苯酚芳烷基树脂。这是因为能够提高半导体装置的连接可靠性。
对于环氧树脂与酚醛树脂的配混比例，适宜的是例如以相对于环氧树脂中的环氧基1当量、酚醛树脂中的羟基为0.5当量～2.0当量的方式配混。更适宜为0.8当量～1.2当量。
半导体背面保护薄膜11可以包含热固化促进催化剂。例如为胺系固化促进剂、磷系固化促进剂、咪唑系固化促进剂、硼系固化促进剂、磷-硼系固化促进剂等。
为了使半导体背面保护薄膜11预先交联一定程度，优选在制作时预先添加与聚合物的分子链末端的官能团等反应的多官能性化合物作为交联剂。由此，能够提高高温下的粘接特性、实现耐热性的改善。
半导体背面保护薄膜11可以包含填充剂。适宜为无机填充剂。无机填充剂为例如二氧化硅、粘土、石膏、碳酸钙、硫酸钡、氧化铝、氧化铍、碳化硅、氮化硅、铝、铜、银、金、镍、铬、铅、锡、锌、钯、焊锡等。填充剂可以单独使用或组合使用2种以上。其中，优选二氧化硅，特别优选熔融二氧化硅。无机填充剂的平均粒径优选在0.1μm～80μm的范围内。无机填充剂的平均粒径例如可以利用激光衍射型粒度分布测定装置来测定。
半导体背面保护薄膜11中的填充剂的含量优选为10重量％以上、更优选为20重量％以上、进一步优选为30重量％以上。半导体背面保护薄膜11中的填充剂的含量优选为70重量％以下、更优选为60重量％以下、进一步优选为50重量％以下。
半导体背面保护薄膜11可以适当包含其它的添加剂。作为其它的添加剂，例如可以列举出阻燃剂、硅烷偶联剂、离子捕集剂、增量剂、防老剂、抗氧化剂、表面活性剂等。
片材71可以用于制造半导体装置。
如图3所示，将片材71与半导体晶圆4贴合在一起。具体而言，使用辊在50℃～100℃下将片材71压接于半导体晶圆4。半导体晶圆4的两面可以以电路面和与电路面相对的背面(也称为非电路面、非电极形成面等)来定义。半导体晶圆4为例如硅晶圆。
通过加热半导体背面保护薄膜11使半导体背面保护薄膜11固化。例如，可以将加热器贴于切割薄膜12，越过切割薄膜12对半导体背面保护薄膜11进行加热。在例如120℃以上、优选150℃以上、更优选160℃以上、进一步优选170℃以上进行加热。上限为例如270℃、260℃等。
如图4所示，将切割薄膜12固定于吸附台8，切断半导体晶圆4，形成接合前芯片5。即，通过切割半导体晶圆4而形成接合前芯片5。接合前芯片5包含半导体芯片41和位于半导体芯片41上的切割后半导体背面保护薄膜111。半导体芯片41的两面可以以电路面和与电路面相对的面(背面)来定义。
通过针形件将接合前芯片5顶起，将接合前芯片5自切割薄膜12剥离。
如图5所示，利用倒装芯片接合方式(倒装芯片安装方式)将接合前芯片5固定于被粘物6。具体而言，以半导体芯片41的电路面与被粘物6相对的形态将接合前芯片5固定于被粘物6。例如，使半导体芯片41的凸块51与被粘物6的导电材料(焊锡等)61接触，边按压边使导电材料61熔融。接合前芯片5与被粘物6之间存在空隙。空隙的高度一般为30μm～300μm左右。固定后，可以进行空隙等的清洗。
作为被粘物6，可以使用引线框、电路基板(布线电路基板等)等基板。作为这样的基板的材质，没有特别限定，可以列举出陶瓷基板、塑料基板。作为塑料基板，可以列举出例如环氧基板、双马来酰亚胺三嗪基板、聚酰亚胺基板等。
作为凸块、导电材料的材质，没有特别限定，例如可以列举出：锡-铅系金属材料、锡-银系金属材料、锡-银-铜系金属材料、锡-锌系金属材料、锡-锌-铋系金属材料等焊锡类(合金)、金系金属材料、铜系金属材料等。需要说明的是，导电材料61的熔融时的温度为通常260℃左右。切割后半导体背面保护薄膜111包含环氧树脂时，能够耐受该温度。
用封装树脂封装接合前芯片5与被粘物6之间的空隙。通常，通过在175℃进行60秒～90秒的加热，使封装树脂固化。
作为封装树脂，只要为具有绝缘性的树脂(绝缘树脂)就没有特别限定。作为封装树脂，更优选具有弹性的绝缘树脂。作为封装树脂，例如可以列举出包含环氧树脂的树脂组合物等。此外，对于由包含环氧树脂的树脂组合物得到的封装树脂，作为树脂成分，除了环氧树脂以外，还可以包含除环氧树脂以外的热固化性树脂(酚醛树脂等)、热塑性树脂等。需要说明的是，作为酚醛树脂，也可以作为环氧树脂的固化剂利用。封装树脂的形状为薄膜状、片状等。
利用以上的方法得到的半导体装置(倒装芯片安装的半导体装置)包含：被粘物6、固定于被粘物6的半导体芯片41、和位于半导体芯片41上的切割后半导体背面保护薄膜111。
可以利用激光对半导体装置的切割后半导体背面保护薄膜111实施印字。需要说明的是，利用激光进行印字时，可以利用公知的激光标记装置。此外，作为激光，可以利用气体激光、固体激光、液体激光等。具体而言，作为气体激光，没有特别限定，可以利用公知的气体激光，适宜为二氧化碳气体激光(CO2激光)、准分子激光(ArF激光、KrF激光、XeCl激光、XeF激光等)。此外，作为固体激光，没有特别限定，可以利用公知的固体激光，适宜为YAG激光(Nd：YAG激光等)、YVO4激光。
利用倒装芯片安装方式安装的半导体装置与利用芯片接合安装方式安装的半导体装置相比，更薄更小。因此，可以适宜用作各种电子设备·电子部件或它们的材料·构件。具体而言，作为利用倒装芯片安装的半导体装置的电子设备，可列举出所谓的“移动电话”、“PHS”、小型的电脑(例如，所谓的“PDA”(移动信息终端)、所谓的“笔记本电脑”、所谓的“netbook(商标)”、所谓的“可穿戴式电脑”等)、“移动电话”和电脑经一体化而成的小型的电子设备、所谓的“digital camera(商标)”、所谓的“数码摄像机”、小型的电视机、小型的游戏设备、小型的数码音频播放器、所谓的“电子记事本”、所谓的“电子词典”、所谓的“电子书籍”用电子设备终端、小型的数码型的手表等可移动型的电子设备(可携带的电子设备)等，当然，也可以是除了可移动型以外(设置型等)的电子设备(例如，所谓的“台式电脑”、薄型电视、记录·再现用电子设备(硬盘记录器、DVD播放器等)、投影仪、微型机械等)等。另外，作为电子部件或电子设备·电子部件的材料·构件，例如可列举出所谓的“CPU”的构件、各种存储装置(所谓的“存储器”、硬盘等)的构件等。
变形例1
粘合剂层122的第1部分122A具有通过能量射线而固化的性质。粘合剂层122的第2部分122B也具有通过能量射线而固化的性质。变形例1中，在形成接合前芯片5的工序之后，对粘合剂层122照射能量射线并拾取接合前芯片5。若照射能量射线，则接合前芯片5的拾取容易。
变形例2
粘合剂层122的第1部分122A通过能量射线而固化。粘合剂层122的第2部分122B也通过能量射线而固化。
变形例3
如图6所示，粘合剂层122的单面整面与半导体背面保护薄膜11相接。
(其它)
变形例1～变形例3等可以任意组合。
如以上所述，实施方式1的半导体装置的制造方法包括以下工序：将片材71的半导体背面保护薄膜11与半导体晶圆4贴合在一起的工序；使半导体背面保护薄膜11固化的工序；以及，对位于固化后的半导体背面保护薄膜11上的半导体晶圆4进行切割的工序。制造方法可以进一步包括对在切割半导体晶圆4的工序中形成的接合前芯片5进行拾取的工序。制造方法可以进一步包括将接合前芯片5固定于被粘物6的工序。
实施例
以下，示例性地对本发明的优选的实施例进行详细说明。其中，对该实施例所记载的材料、配混量等，除非有特别限定性的记载，否则并非意图将本发明的范围仅限于这些实施例。
实施例1中的半导体背面保护薄膜的制作
相对于丙烯酸酯共聚物(Nagase ChemteX Corporation制造SG-70L)的固体成分(去除了溶剂的固体成分)100重量份，将环氧树脂(三菱化学株式会社制造jER YL980)20重量份、环氧树脂(东都化成株式会社制造KI-3000)50重量份、酚醛树脂(明和化成株式会社制造MEH7851-SS)75重量份、球状二氧化硅(Admatechs Co.,Ltd.制造SO-25R平均粒径0.5μm)180重量份、染料(Orient Chemical Industry Co.,Ltd.制造OIL BLACK BS)10重量份和催化剂(四国化成柱式会社制造2PHZ)20重量份溶解于甲乙酮中，制备固体成分浓度23.6重量％的树脂组合物的溶液。将树脂组合物的溶液涂布于剥离衬垫(三菱树脂株式会社Diafoil MRA50(进行了有机硅脱模处理的厚度50μm的聚对苯二甲酸乙二醇酯薄膜))。在130℃干燥2分钟，由于制造平均厚度20μm的半导体背面保护薄膜。
实施例1中的片材的制作
使用手压辊在切割薄膜(日东电工株式会社制造V-8-AR(具有平均厚度65μm的基材层和平均厚度10μm的粘合剂层的切割薄膜))上贴合半导体背面保护薄膜，由此得到实施例1的片材。实施例1的片材具有切割薄膜和位于切割薄膜的粘合剂层上的半导体背面保护薄膜。
实施例2中的半导体背面保护薄膜的制作
相对于丙烯酸酯共聚物(Nagase ChemteX Corporation制造SG-70L)的固体成分(去除了溶剂的固体成分)100重量份，将环氧树脂(三菱化学株式会社制造jER YL980)140重量份、环氧树脂(东都化成株式会社制造KI-3000)140重量份、酚醛树脂(明和化成株式会社制造MEH7851-SS)290重量份、球状二氧化硅(Admatechs Co.,Ltd.制造SO-25R平均粒径0.5μm)470重量份、染料(Orient Chemical Industry Co.,Ltd.制造OIL BLACK BS)10重量份和催化剂(四国化成株式会社制造2PHZ)20重量份溶解于甲乙酮，制备固体成分浓度23.6重量％的树脂组合物的溶液。将树脂组合物的溶液涂布于剥离衬垫(三菱树脂株式会社Diafoil MRA50(进行了有机硅脱模处理的厚度50μm的聚对苯二甲酸乙二醇酯薄膜))。在130℃干燥2分钟，从而制作平均厚度20μm的半导体背面保护薄膜。
实施例2中的片材的制作
使用手压辊在切割薄膜(日东电工株式会社制造V-8-AR)上贴合半导体背面保护薄膜，由此得到实施例2的片材。实施例2的片材具有切割薄膜和位于切割薄膜的粘合剂层上的半导体背面保护薄膜。
比较例1中的半导体背面保护薄膜的制作
相对于丙烯酸酯共聚物(Nagase ChemteX Corporation制造SG-70L)的固体成分(去除了溶剂的固体成分)100重量份，将环氧树脂(大日本油墨株式会社制造HP-4700)10重量份、酚醛树脂(明和化成株式会社制造MEH7851-H)10重量份、球状二氧化硅(AdmatechsCo.,Ltd.制造SO-25R平均粒径0.5μm)70重量份、染料(Orient Chemical Industry Co.,Ltd.制造OIL BLACK BS)10重量份和催化剂(四国化成株式会社制造2PHZ)10重量份溶解于甲乙酮，制备固体成分浓度23.6重量％的树脂组合物的溶液。将树脂组合物的溶液涂布于剥离衬垫(三菱树脂株式会社Diafoil MRA50(进行了有机硅脱模处理的厚度50μm的聚对苯二甲酸乙二醇酯薄膜))。在130℃干燥2分钟，从而制作平均厚度20μm的半导体背面保护薄膜。
比较例1中的片材的制作
使用手压辊在切割薄膜(日东电工株式会社制造V-8-AR)上贴合半导体背面保护薄膜，由此得到比较例1的片材。比较例1的片材具有切割薄膜和位于切割薄膜的粘合剂层上的半导体背面保护薄膜。
硅芯片的准备
将东京化工株式会社制造的裸晶圆磨削成厚度0.7mm。对于研削砂轮，作为Z1，使用GF01-SD320-BT100-50，作为Z2，使用BGT-270 IF-01-9-4/6-B-K09。为了进行表面干式抛光，使用砂轮DPW-018 DP-F05 450x11Tx60。磨削之后，进行切割，得到3mm×3mm×厚度0.7mm的硅芯片A和9.5mm×9.5mm×厚度0.7mm的硅芯片B。
25℃剪切粘接力
在70℃的硅芯片A(3mm×3mm×厚度0.7mm)上贴合背面保护薄膜，切断并去除背面保护薄膜的溢出部分。由此，得到由切断后背面保护薄膜和与切断后背面保护薄膜的第1面相接的硅芯片A构成的结构。在切断后背面保护薄膜的第2面安装70℃的硅芯片B(9.5mm×9.5mm×厚度0.7mm)，在120℃加热2小时。由此，得到由硅芯片A、硅芯片B和位于硅芯片A及硅芯片B之间的固化后背面保护薄膜构成的物体。使用Dage公司制造的系列4000，以剪切速度500μm/秒在25℃下对硅芯片A的侧面施加载荷，测定硅芯片A与固化后背面保护薄膜的剪切剥离所需要的载荷。将结果示于表1。
100℃剪切粘接力
将Dage公司制造的系列4000的操作台面温度设为100℃，在操作台面对物体(由硅芯片A、硅芯片B和位于硅芯片A及硅芯片B之间的固化后背面保护薄膜构成的物体)进行1分钟加热，除此以外，利用与25℃剪切粘接力相同的方法测定100℃剪切粘接力。将结果示于表1。
破片
在70℃下用辊将晶圆(进行了背面研磨处理的、直径8英寸厚度0.2mm的硅镜面晶圆)压接于片材的半导体背面保护薄膜。通过对固定于片材的晶圆进行切割，形成接合前芯片。接合前芯片具有硅芯片和固定于硅芯片的切割后半导体背面保护薄膜。如图7所示，以切入深度Z1(距硅芯片表面的深度)为45μm的方式调整。以切入深度Z2变为切割胶带的粘合剂层厚度的1/2为止的方式调整切入深度Z2。
切割条件
切割装置：商品名“DFD-6361”DISCO Corporation制造
切割环：“2-8-1”(DISCO Corporation制造)
切割速度：30mm/秒
切割刀片：
Z1；DISCO Corporation制造“203O-SE 27HCDD”
Z2；DISCO Corporation制造“203O-SE 27HCBB”
切割刀片旋转速度：
Z1；40000r/分钟
Z2；45000r/分钟
切割方式：阶梯切割(step cut)
芯片尺寸：2.0mm见方
将接合前芯片自切割薄膜剥离。用显微镜(Keyence公司制造VHX500)观察硅芯片的切断面(4个切断面中最后被切断的面)，用显微镜测定裂纹的深度。如图8所示，裂纹的深度是距半导体背面保护薄膜与硅芯片的界面的深度。相对于硅芯片的厚度100％，裂纹的深度低于10％时判定为◎。裂纹的深度低于30％时判定为○。裂纹的深度为30％以上时判定为×。将结果示于表1。
表1

Claims (4)

1.一种片材，其包含：
切割薄膜，其包含基材层及位于所述基材层上的粘合剂层，和
半导体背面保护薄膜，其位于所述粘合剂层上，
所述半导体背面保护薄膜具有1.7kgf/mm2以上的对硅芯片的25℃剪切粘接力。
2.根据权利要求1所述的片材，其中，所述半导体背面保护薄膜包含热塑性树脂及热固化性树脂，
所述热塑性树脂相对于所述热固化性树脂的比的值为1以下。
3.一种胶带，其包含：
剥离衬垫，和
位于所述剥离衬垫上的权利要求1或2所述的片材。
4.一种半导体装置的制造方法，其包括以下工序：
将权利要求1或2所述的片材的所述半导体背面保护薄膜与半导体晶圆贴合在一起的工序，
使所述半导体背面保护薄膜固化的工序，和
对位于固化后的所述半导体背面保护薄膜上的所述半导体晶圆进行切割的工序。
CN201710325250.6A 2016-05-10 2017-05-10 片材、胶带及半导体装置的制造方法 Active CN107393857B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-094499 2016-05-10
JP2016094499A JP6579996B2 (ja) 2016-05-10 2016-05-10 シート、テープおよび半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN107393857A true CN107393857A (zh) 2017-11-24
CN107393857B CN107393857B (zh) 2023-05-09

Family

ID=60295348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710325250.6A Active CN107393857B (zh) 2016-05-10 2017-05-10 片材、胶带及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20170330785A1 (zh)
JP (1) JP6579996B2 (zh)
KR (1) KR102444114B1 (zh)
CN (1) CN107393857B (zh)
TW (1) TWI713739B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113366080A (zh) * 2019-01-31 2021-09-07 琳得科株式会社 扩片方法以及半导体装置的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020110896A1 (de) 2020-04-22 2021-10-28 Infineon Technologies Ag Elektronische Komponente mit einem Halbleiterchip, der einen niederohmigen Teil mit einem aktiven Bereich und einen hochohmigen Teil auf einer dielektrischen Schicht aufweist

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347358A (ja) * 2002-05-28 2003-12-05 Sumitomo Bakelite Co Ltd 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法
JP2008088403A (ja) * 2006-09-05 2008-04-17 Hitachi Chem Co Ltd 感光性接着剤組成物、及びそれを用いた接着フィルム、接着シート、接着剤パターン、並びに半導体装置
CN101567340A (zh) * 2008-04-25 2009-10-28 信越化学工业株式会社 半导体晶片保护膜
CN101812686A (zh) * 2003-09-29 2010-08-25 东丽株式会社 钛或钛合金、粘结用树脂组合物、预浸渍片材和复合材料
JP2011171588A (ja) * 2010-02-19 2011-09-01 Nitto Denko Corp ダイシング・ダイボンドフィルム
CN103140917A (zh) * 2010-10-01 2013-06-05 日东电工株式会社 切割/芯片接合薄膜以及半导体装置制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9067395B2 (en) * 2010-08-20 2015-06-30 3M Innovative Properties Company Low temperature curable epoxy tape and method of making same
JP6144868B2 (ja) * 2010-11-18 2017-06-07 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、及び、フリップチップ型半導体裏面用フィルムの製造方法
JP5828706B2 (ja) * 2011-08-03 2015-12-09 日東電工株式会社 ダイシング・ダイボンドフィルム
JP6270736B2 (ja) 2012-12-14 2018-01-31 リンテック株式会社 保護膜形成用フィルム
JP6405556B2 (ja) * 2013-07-31 2018-10-17 リンテック株式会社 保護膜形成フィルム、保護膜形成用シートおよび検査方法
JP6272729B2 (ja) * 2014-05-16 2018-01-31 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
JP2015222896A (ja) 2014-05-23 2015-12-10 大日本印刷株式会社 色調整装置及び色調整方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347358A (ja) * 2002-05-28 2003-12-05 Sumitomo Bakelite Co Ltd 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法
CN101812686A (zh) * 2003-09-29 2010-08-25 东丽株式会社 钛或钛合金、粘结用树脂组合物、预浸渍片材和复合材料
JP2008088403A (ja) * 2006-09-05 2008-04-17 Hitachi Chem Co Ltd 感光性接着剤組成物、及びそれを用いた接着フィルム、接着シート、接着剤パターン、並びに半導体装置
CN101567340A (zh) * 2008-04-25 2009-10-28 信越化学工业株式会社 半导体晶片保护膜
JP2011171588A (ja) * 2010-02-19 2011-09-01 Nitto Denko Corp ダイシング・ダイボンドフィルム
CN103140917A (zh) * 2010-10-01 2013-06-05 日东电工株式会社 切割/芯片接合薄膜以及半导体装置制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113366080A (zh) * 2019-01-31 2021-09-07 琳得科株式会社 扩片方法以及半导体装置的制造方法
CN113366080B (zh) * 2019-01-31 2023-12-26 琳得科株式会社 扩片方法以及半导体装置的制造方法

Also Published As

Publication number Publication date
JP2017204526A (ja) 2017-11-16
TW201806013A (zh) 2018-02-16
JP6579996B2 (ja) 2019-09-25
US20170330785A1 (en) 2017-11-16
TWI713739B (zh) 2020-12-21
KR20170126796A (ko) 2017-11-20
KR102444114B1 (ko) 2022-09-19
CN107393857B (zh) 2023-05-09

Similar Documents

Publication Publication Date Title
CN105428293B (zh) 半导体背面用切割带集成膜
JP4170839B2 (ja) 積層シート
TWI581323B (zh) A film for a semiconductor device, a film for a flip chip type, and a thin film for a monolithic semiconductor
TWI605504B (zh) Flip-chip type semiconductor device manufacturing method
KR101688237B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
US20180346640A1 (en) Film for flip chip type semiconductor back surface, process for producing strip film for semiconductor back surface, and flip chip type semiconductor device
TWI733931B (zh) 片、膠帶及半導體裝置的製造方法
TW201618179A (zh) 半導體裝置製造用膜、半導體裝置製造用膜之製造方法及半導體裝置之製造方法
JP2009130320A (ja) チップ保護用フィルム
US20170140974A1 (en) Laminated body and composite body; assembly retrieval method; and semiconductor device manufacturing method
KR102559864B1 (ko) 적층체 및 합동체·반도체 장치의 제조 방법
CN104212374A (zh) 热固型芯片接合薄膜、带切割片的芯片接合薄膜及半导体装置的制造方法
CN107393857A (zh) 片材、胶带及半导体装置的制造方法
KR102430188B1 (ko) 시트, 테이프 및 반도체 장치의 제조 방법
TW201703172A (zh) 背面保護膜、薄膜、半導體裝置之製造方法及保護晶片之製造方法
WO2020067054A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
CN112740379A (zh) 膜状黏合剂、黏合片以及半导体装置及其制造方法
WO2020067186A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant