JP2005064239A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005064239A
JP2005064239A JP2003292320A JP2003292320A JP2005064239A JP 2005064239 A JP2005064239 A JP 2005064239A JP 2003292320 A JP2003292320 A JP 2003292320A JP 2003292320 A JP2003292320 A JP 2003292320A JP 2005064239 A JP2005064239 A JP 2005064239A
Authority
JP
Japan
Prior art keywords
chip
resin
resin layer
mounting substrate
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003292320A
Other languages
English (en)
Inventor
Akinori Sato
藤 明 徳 佐
Osamu Yamazaki
崎 修 山
Hideo Senoo
尾 秀 男 妹
Takashi Sugino
野 貴 志 杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2003292320A priority Critical patent/JP2005064239A/ja
Priority to US10/916,177 priority patent/US7169648B2/en
Publication of JP2005064239A publication Critical patent/JP2005064239A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】 樹脂封止半導体装置の製造時に、より簡便に、ボイドの発生を防止し、信頼性の高い製品を効率良く製造しうる方法を提供することを目的としている。
【解決手段】 本発明に係る半導体装置の製造方法は、
表面に回路が形成された半導体ウエハの回路面に、基材と該基材から剥離可能で接着性の樹脂層とからなる樹脂シートを貼付するとともに、該樹脂シートの外縁部をリングフレームで固定し、
該半導体ウエハを、回路毎に個別のチップに切断分離するとともに、樹脂層をチップと同形状に切断し、
個別のチップを樹脂層とともに基材からピックアップし、
個別のチップを該樹脂層を介して、チップ搭載用基板の所定位置に載置し、
該個別のチップと該チップ搭載用基板との導通を確保しながら該個別のチップを該チップ搭載用基板に接着固定することを特徴としている。
【選択図】 図２

Description

本発明は、半導体装置の製造方法に関し、さらに詳しくは樹脂封止半導体装置の製造時に、ボイドの発生を防止し、信頼性の高い製品を効率良く製造しうる方法に関する。
一般的に、半導体装置は、回路面を保護するために、樹脂により封止されている。従来このような樹脂封止された半導体装置は、個々のＩＣチップをそれぞれ別個にチップ搭載用基板にマウントした後、一つ一つを金型を用いて樹脂封止することにより製造されている。
より具体的には、次の手法が現在行われている。
（１）ＩＣチップとチップ搭載用基板とを金線等を用いて接続し、その後樹脂封止する。
（２）導通用突起物が形成されているチップ搭載用基板にＩＣチップを載置し、導通用突起物を介してＩＣチップとチップ搭載用基板とを接続し、その後樹脂封止する。
（３）異方導電性フィルムあるいは異方導電性ペーストを介してＩＣチップとチップ搭載用基板とを接続し、その後樹脂封止する。
しかし、上記（１）の方法では、金線を含めてモールドしなければならないため、チップサイズに比べて半導体装置が大き過ぎ、携帯電話などの小型機器には用いられにくいという問題があった。このため、半導体装置のサイズがチップサイズとほぼ同等の大きさにできる（２）あるいは（３）の方法が用いられてくるようになった。
しかしながら、上記（２）の方法においては、導通用突起物の高さの分だけ、ＩＣチップとチップ搭載用基板との間に空間があり、樹脂封止を行っても、この空間に封止用の樹脂が充分に侵入せず、ボイドが発生することがある。このため、樹脂封止の前に、ＩＣチップとチップ搭載用基板との間に絶縁性樹脂（アンダーフィル）を充填する必要があった。
また上記（３）の方法では、微小なＩＣチップに、異方導電性フィルムを貼付あるいは異方導電性ペーストを塗布する必要があり、やはり作業工程上煩雑である。特に異方導電性ペーストは、一定量を塗布することが困難であり、製品毎にペーストの量が異なり、製品特性にバラツキがでる虞もある。
このような課題を解決するため、特許文献１においては、「表面に回路が形成された半導体ウエハの回路面に、接着性薄膜層を形成し、
該半導体ウエハを、回路毎に個別のチップに切断分離し、
該個別のチップを該接着性薄膜層を介して、チップ搭載用基板の所定位置に載置し、
該個別のチップと該チップ搭載用基板との導通を確保しながら該個別のチップを該チップ搭載用基板に接着固定することを特徴とする半導体装置の製造方法。」が開示されている。
このような特許文献１に記載の製法によれば、接着性薄膜層をウエハ回路面に形成し、ダイシングを行いチップを得ている。得られるチップの回路面には接着性薄膜層が密着しているため、樹脂封止時のボイド発生を防止でき、また均一性、信頼性の高い製品が得られる。
しかし、上記の製法では、半導体ウエハをチップに切断分離するために、さらに、ダイシングテープをウエハ裏面に貼着し、ウエハを固定した上でダイシングを行う必要があった（特許文献１、００３０段落）。
特開２００１−１４４１４０号公報
本発明は、上記のような従来技術に鑑みてなされたものであって、樹脂封止半導体装置の製造時に、より簡便に、ボイドの発生を防止し、信頼性の高い製品を効率良く製造しうる方法を提供することを目的としている。
本発明に係る半導体装置の製造方法は、
表面に回路が形成された半導体ウエハの回路面に、基材と該基材から剥離可能で接着性の樹脂層とからなる樹脂シートを貼付するとともに、該樹脂シートの外縁部をリングフレームで固定し、
該半導体ウエハを、回路毎に個別のチップに切断分離するとともに、樹脂層をチップと同形状に切断し、
個別のチップを樹脂層とともに基材からピックアップし、
個別のチップを該樹脂層を介して、チップ搭載用基板の所定位置に載置し、
該個別のチップと該チップ搭載用基板との導通を確保しながら該個別のチップを該チップ搭載用基板に接着固定することを特徴としている。
また、上記樹脂シートの樹脂層が、絶縁性の粘接着剤からなり、チップの回路上および／またはチップ搭載用基板上に導通用突起物を形成し、該樹脂層を加熱または加圧により流動化させて該導通用突起物を介してチップとチップ搭載用基板との間に導通を確保し、その後樹脂層を硬化させることもできる。
このような本発明によれば、樹脂封止半導体装置の製造時に、より簡便に、ボイドの発生を防止し、信頼性の高い製品を効率良く製造することができる。すなわち、本発明においては、樹脂シートを、半導体チップ回路面にボイドのない樹脂層を形成するために使用し、また、ウエハダイシング時のダイシングシートとしても使用し、さらに樹脂層をダイボンド時の固着に使用しているため、コスト面で有利となるばかりでなく、製造工程のおける煩雑さも低減される。
以下、本発明について図面を参照しながらさらに具体的に説明する。
本発明に係る半導体装置の製造方法においては、まず図１に示すように、表面に回路が形成された半導体ウエハ１の回路面に、樹脂シート３を貼付する。
半導体ウエハ１としては、従来より用いられているシリコン半導体ウエハ、ガリウム・ヒ素半導体ウエハなどが挙げられるが、これらに限定されず、種々の半導体ウエハを用いることができる。ウエハ表面への回路の形成は、エッチング法、リフトオフ法などの従来より汎用されている方法を含む、様々な方法により行うことができる。半導体ウエハの回路形成工程において、所定の回路が形成される。また回路面には、チップ搭載用基板との導通に用いられる導通用突起物２が形成されていることが望ましい。導通用突起物２の高さ、径は、半導体装置の設計に応じ様々だが、一般的には、高さは１０〜１００μｍ程度であり、径は２０〜１００μｍ程度である。このような導通用突起物２は、金、銅、ハンダ等の金属から形成されることが多い。
樹脂シート３は、基材４とその上に形成された樹脂層５とからなる。樹脂シート３は、テープ状、ラベル状などあらゆる形状をとりうる。
以下、基材４、樹脂層５をそれぞれ説明する。
樹脂シート３の基材４としては、たとえば、ポリエチレンフィルム、ポリプロピレンフィルム、ポリブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、ポリ塩化ビニルフィルム、塩化ビニル共重合体フィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリブチレンテレフタレートフィルム、ポリウレタンフィルム、エチレン酢ビフィルム、アイオノマー樹脂フィルム、エチレン・（メタ）アクリル酸共重合体フィルム、エチレン・（メタ）アクリル酸エステル共重合体フィルム、ポリスチレンフィルム、ポリカーボネートフィルム、ポリイミドフィルム等の透明フィルムが用いられる。またこれらの架橋フィルムも用いられる。さらにこれらの積層フィルムであってもよい。また、上記の透明フィルムの他、これらを着色した不透明フィルム、フッ素樹脂フィルム等を用いることができる。
本発明に係る半導体装置の製造方法においては、ＩＣチップ回路面に樹脂層５を固着残存させて基材４からピックアップする。このため、基材４の樹脂層５に接する面の表面張力は、好ましくは４０mN／m 以下、さらに好ましくは３７mN／m 以下、特に好ましくは３５mN／m 以下であることが望ましい。このような表面張力が低い基材は、材質を適宜に選択して得ることが可能であるし、また基材の表面に、シリコーン樹脂やアルキッド樹脂などの剥離剤を塗布して剥離処理を施すことで得ることもできる。
このような基材４の厚さは、通常は１０〜５００μｍ、好ましくは１５〜３００μｍ、特に好ましくは２０〜２５０μｍ程度である。
樹脂層５は、本発明の半導体装置の製造方法において、ピックアップされたチップ回路面に配置され、回路面に対する封止樹脂としての機能を有し、かつウエハのダイシング時にはウエハを保持・固定するために用いられ、チップの搭載時にはチップ搭載用基板との空間の充填および相互の固着に用いられる。
このような樹脂層に用いられる樹脂としては、例えば、粘接着剤あるいは熱可塑性樹脂が挙げられる。上記のような樹脂は、樹脂シートを半導体ウエハの回路面へ貼付する工程において、加熱と圧着力によりある程度の流動性を示して、回路面の凹凸によく追従し、樹脂封止の後にボイドのない樹脂層が形成できる。
本発明の樹脂シートに用いる粘接着剤は、常温では粘着性、流動性を示し、加熱により硬化して非流動性となるとともに被着体と強固に接着する接着剤をいう。粘接着剤としては、たとえば常温で感圧接着性を有するバインダー樹脂と熱硬化性樹脂との混合物が挙げられる。
常温で感圧接着性を有するバインダー樹脂としては、たとえばアクリル樹脂、ポリエステル樹脂、ポリビニルエーテル、ウレタン樹脂、ポリアミド等が挙げられる。熱硬化性樹脂としては、たとえば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、レゾルシノール樹脂等が用いられ、好ましくはエポキシ樹脂が挙げられる。また粘接着剤には基材４との剥離性を制御するため、ジペンタエリスリトールヘキサアクリレートのような多官能モノマーやウレタン系アクリレートオリゴマーなどの紫外線硬化性樹脂を配合することが好ましい。紫外線硬化性樹脂を配合すると、紫外線照射前は基材４が粘接着剤層とよく密着し、紫外線照射後は剥離しやすくなる。
上記のような各成分からなる粘接着剤は、常温での貼付が可能な上、加熱と圧着力により適度な流動性が発現し、またエネルギー線硬化性と加熱硬化性とを有するので、回路面の凹凸によく追従しボイドのない樹脂層を形成でき、ダイシングの際には基材４に密着してウエハの固定に寄与し、マウントの際にはチップとチップ搭載用基板とを接着する接着剤として使用することができる。そして熱硬化を経て最終的には耐衝撃性の高い硬化物を与えることができ、しかも剪断強度と剥離強度とのバランスにも優れ、厳しい熱湿条件下においても充分な接着物性を保持しうる。
樹脂シート３に用いる熱可塑性樹脂は、加熱により可塑化し接着性を発揮する樹脂である。このような熱可塑性樹脂としては、たとえばポリイミド樹脂のような化学的、物理的に耐熱性を有する樹脂が、半導体装置の信頼性が向上するので好ましい。
なお、樹脂シート３の使用前に、樹脂層５を保護するために、樹脂の露出面に離型フィルムを積層しておいてもよい。
また、樹脂層５の表面外周部には、リングフレーム６を固定するためのリングフレーム固定用粘着シート７が設けられていてもよい。
上記した粘接着剤層や熱可塑性樹脂層は、通常絶縁性であるが、樹脂層５は、異方導電性を有するものであってもよい。異方導電性接着剤は、たとえば樹脂層中に導電性粒子を含む接着剤であり、圧着前には樹脂層中の導電性粒子同士は互いに接触しない範囲で樹脂層中に存在し、樹脂層を介してチップをチップ搭載用基板に圧着すると、電極としての導電性突起物が樹脂層を圧縮し、樹脂層の厚さ方向にのみ導電性粒子が接触し、異方導電性を発現するものである。
上記のような成分からなる樹脂層５の厚さは、通常は、３〜１００μｍ、好ましくは１０〜６０μｍであることが望ましい。
本発明に係る半導体装置の製造方法においては、まず樹脂シート３を半導体ウエハ１の回路面に常温または樹脂（粘接着剤）の硬化条件よりも低い温度条件で貼付する。
回路面には、導電性突起物（バンプ）２などが形成されており、液状樹脂での注入では閉所における凹凸の周囲の空気を除去しにくく、樹脂封止時にボイドが発生しやすい。しかし、本発明では、樹脂シートを用いて貼付時の表面状態を観察、制御することで、回路面側に、ボイドのない樹脂層を簡便に形成できる。
その後、樹脂層５に、エネルギー線硬化性成分が含まれている場合は、基材４側からエネルギー線を照射し、樹脂層５の凝集力を上げ、樹脂層５と基材１との間の接着力を低下させておく。
また、この際の樹脂シート３は、半導体ウエハ１を保持・固定する機能も有し、ダイシングテープとしても使用される。
すなわち、本発明では、樹脂シート３を半導体ウエハ１の回路面に貼付した後、樹脂シート３の外縁部をリングフレーム６で固定（図１）し、
半導体ウエハ１を、回路毎に個別のチップ８に切断分離するとともに、樹脂層５をチップと同形状に切断する（図２）。
この際、回路面は樹脂シートにより覆われているため、ダイシングラインの確認は、裏面側から、赤外線カメラなどを用いて行う。
半導体ウエハ１および樹脂層５の切断は、ダイシングソーなどを用いて行われ、この際の切断深さは、ウエハ１の厚みと、樹脂層５の厚みとの合計およびダイシングソーの磨耗分を加味した深さにする。
なお、エネルギー線照射は、ダイシングの後に行ってもよく、また下記のエキスパンド工程の後に行ってもよい。
次いで、必要に応じ樹脂シートのエキスパンドを行い、各チップの間隔を離間した後、個別のチップ８を樹脂層５とともに基材４からピックアップし、個別のチップ８を該樹脂層５を介して、チップ搭載用基板９の所定位置に載置する。
次いで、個別のチップ８とチップ搭載用基板９との導通を確保しながら個別のチップ８をチップ搭載用基板９に接着固定することで半導体装置が製造される。
前記樹脂層５が絶縁性であり熱可塑性樹脂のように高温で流動性である場合には、チップ８として、回路上に導通用突起物２を有するチップを用いるか、あるいは導通用突起物１０を有するチップ搭載用基板９を用いる。もちろんこれらを併用してもよい。図３に示したものは、導通用突起物２を有するチップ８および導通用突起物１０を有するチップ搭載用基板９を併用した例である。
この場合には、回路面に絶縁性の樹脂層５が転写されたチップ８を、該絶縁性の樹脂層５を介して、導通用突起物１０を有するチップ搭載用基板９上に載置する。この時点では、チップ８とチップ搭載用基板９との導通はとれていないので、絶縁性の樹脂層５を加熱と圧力により流動化させて該導通用突起物２、１０を接触させて導通を確保し、かつ、常温への冷却によりチップ８をチップ搭載用基板９に対し固着を行う。
上記絶縁性の樹脂層５が、粘接着剤のように熱硬化性である場合には、チップ８を該絶縁性の樹脂層５を介してチップ搭載用基板上９に載置した後、該絶縁性の樹脂層５を硬化しないように加熱して、流動化させ、該導通用突起物２、１０を接触させてチップ８とチップ搭載用基板９との間の導通を確保した後、絶縁性の樹脂層５の硬化温度以上に加熱して、チップの固着を行う。
また、樹脂層５が異方導電性の接着剤からなる場合（図４）には、チップ８をチップ搭載用基板９に載置し、チップ８とチップ搭載用基板９とを接着することにより、異方導電性の樹脂層５の厚さ方向への導電性が発現し導通が確保される。この場合、チップ８およびチップ搭載用基板９には、ともに導通用突起物が形成されていてもよく、またどちらか一方のみが導通用突起物を有するものであってもよい。図４に示したものは、導通用突起物２を有するチップ８を用いた例である。
加熱・圧着条件は、チップの設計や、樹脂層の種類、性質により様々であるが、一般に、１００〜２２０℃程度に加熱しつつ、５〜５００N/cm2程度の圧力において行われる。
チップ８とチップ搭載用基板９との接着固定は、フリップチップボンダー等により行うことができる。フリップチップボンダーは、加熱条件、加圧条件を精度良く設定できるものが好ましい。
このような本発明に係る半導体装置の製造方法によれば、チップ８とチップ搭載用基板９とを、空間を生じることなく、密着した状態で固着できるので、樹脂封止を行っても、ボイドのない、信頼性の高い、半導体装置を得ることができる。
このような本発明によれば、樹脂封止半導体装置の製造時に、より簡便に、ボイドの発生を防止し、信頼性の高い製品を効率良く製造することができる。すなわち、本発明においては、樹脂シートを、半導体チップ回路面にボイドのない樹脂層を形成するために使用し、また、ウエハダイシング時のダイシングシートとしても使用し、さらに樹脂層をダイボンド時の固着に使用しているため、コスト面で有利となるばかりでなく、製造工程のおける煩雑さも低減される。
（実施例）
以下本発明を実施例により説明するが、本発明はこれら実施例に限定されるものではない。
（実施例１）
バインダー樹脂となるアクリル樹脂（ブチルアクリレート５０重量部とメチルメタクリレート１０重量部とグリシジルメタクリレート２０重量部と２−ヒドロキシエチルアクリレート２０重量部とを共重合してなる重量平均分子量８５万、ガラス転移温度−２６℃の共重合体）２０重量部と、エネルギー線重合性化合物としてジペンタエリスリトールヘキサアクリレート（分子量５７８）１０重量部と、光重合開始剤としてα−ヒドロキシシクロヘキシルフェニルケトン０．３重量部と、エポキシ樹脂として液状ビスフェノールＡ型エポキシ樹脂（エポキシ当量：１９０）を２５重量部と固形ビスフェノールＡ型エポキシ樹脂（エポキシ当量：８５０）を３５重量部と固形o-クレゾールノボラック型エポキシ樹脂（エポキシ当量：１９０）を２０重量部と、熱活性型潜在性エポキシ樹脂硬化剤としてジシアンジアミド２重量部と、２−フェニル−４，５−ヒドロキシメチルイミダゾール２重量部と、芳香族ポリイソシアナート０．５重量部とからなる粘接着剤組成物を、基材として表面張力35 mN/mのポリエチレンフィルム（厚さ：100μm）に塗布・乾燥し、厚さ５０μmの絶縁性の粘接着剤層を有する樹脂シートを得た。
所定の回路パターンを形成した半導体ウエハ（６インチ、厚さ３００μm、バンプ径７５μm、バンプ高さ５μm）の回路面に、上記粘接着剤層を常温で圧着（テープ貼付装置：リンテック社製、Adwill RAD-2500m/6使用）した。次いで樹脂シートの基材側より紫外線照射（紫外線照射装置：リンテック社製、Adwill RAD 2000m/6使用）を行った。
ダイシング装置（ディスコ社製、DFG-2H/6T）を使用して、ウエハ回路面のダイシングラインに沿ってウエハ裏面に印を付け、これを元に回路パターン毎に切断分離し、チップを得た。次いで、チップ回路面に粘接着剤層を残存させた状態で、チップをピックアップし、チップトレーに収納した。
次いでフリップチップボンダー（九州松下電器産業（株）製、FB30T-M）を用い、評価用の基板に実装した。実装の際の、ステージ温度は６０℃、ヘッド温度は１３０℃、荷重は20Ｎ、時間は６０秒とした。
実装後、１５０℃のオーブン中で６０分保持し、粘接着剤層を完全に硬化させ半導体装置を得た。得られた半導体装置の各端子間の抵抗値を低抵抗率計（三菱化学製、Loresta-GP MCP-T600）を用いて測定し、導通すべき端子間の導通と、その他の端子間の絶縁を確認した。
本発明に係る半導体装置の製造方法の一工程を示す。 本発明に係る半導体装置の製造方法の一工程を示す。 本発明に係る半導体装置の製造方法の一工程を示す。 本発明に係る半導体装置の製造方法の一工程を示す。
符号の説明
１…半導体ウエハ
２，１０…導通用突起物
３…樹脂シート
４…基材
５…樹脂層
６…リングフレーム
７…リングフレーム固定用粘着シート
８…チップ
９…チップ搭載用基板

Claims (2)

  1. 表面に回路が形成された半導体ウエハの回路面に、基材と該基材から剥離可能で接着性の樹脂層とからなる樹脂シートを貼付するとともに、該樹脂シートの外縁部をリングフレームで固定し、
    該半導体ウエハを、回路毎に個別のチップに切断分離するとともに、樹脂層をチップと同形状に切断し、
    個別のチップを樹脂層とともに基材からピックアップし、
    個別のチップを該樹脂層を介して、チップ搭載用基板の所定位置に載置し、
    該個別のチップと該チップ搭載用基板との導通を確保しながら該個別のチップを該チップ搭載用基板に接着固定することを特徴とする半導体装置の製造方法。
  2. 該樹脂層が絶縁性の粘接着剤からなり、チップの回路上および／またはチップ搭載用基板上に導通用突起物を形成し、該樹脂層を加熱または加圧により流動化させて該導通用突起物を介してチップとチップ搭載用基板との間に導通を確保し、その後樹脂層を硬化させることを特徴とする請求項１に記載の半導体装置の製造方法。
JP2003292320A 2003-08-12 2003-08-12 半導体装置の製造方法 Pending JP2005064239A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003292320A JP2005064239A (ja) 2003-08-12 2003-08-12 半導体装置の製造方法
US10/916,177 US7169648B2 (en) 2003-08-12 2004-08-11 Process for producing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003292320A JP2005064239A (ja) 2003-08-12 2003-08-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005064239A true JP2005064239A (ja) 2005-03-10

Family

ID=34131712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003292320A Pending JP2005064239A (ja) 2003-08-12 2003-08-12 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7169648B2 (ja)
JP (1) JP2005064239A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142247A (ja) * 2005-11-21 2007-06-07 Lintec Corp 樹脂封止型半導体装置の製造方法
JPWO2006118033A1 (ja) * 2005-04-27 2008-12-18 リンテック株式会社 シート状アンダーフィル材および半導体装置の製造方法
JP2009260211A (ja) * 2008-03-26 2009-11-05 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2009260213A (ja) * 2008-03-24 2009-11-05 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2010109383A (ja) * 2010-01-12 2010-05-13 Lintec Corp 樹脂封止型半導体装置の製造方法
JP2011222704A (ja) * 2010-04-08 2011-11-04 Murata Mfg Co Ltd 回路モジュール
JP2013048284A (ja) * 2012-11-01 2013-03-07 Lintec Corp 樹脂封止型半導体装置の製造方法
JP2013197557A (ja) * 2012-03-23 2013-09-30 Sumitomo Bakelite Co Ltd 半導体素子の電位測定方法
JP2014511560A (ja) * 2011-02-01 2014-05-15 ヘンケル コーポレイション プレカットされウェハに塗布されるダイシングテープ上のアンダーフィル膜
JP2017510058A (ja) * 2014-01-07 2017-04-06 ブルーワー サイエンス アイ エヌ シー． ウェーハの一時接着処理に使用する環状オレフィンポリマー組成物およびポリシロキサン離型層

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463114C (zh) * 2003-12-15 2009-02-18 古河电气工业株式会社 晶片加工带及其制造方法
JP4677758B2 (ja) 2004-10-14 2011-04-27 日立化成工業株式会社 ダイボンドダイシングシート及びその製造方法、並びに、半導体装置の製造方法
US20060258051A1 (en) * 2005-05-10 2006-11-16 Texas Instruments Incorporated Method and system for solder die attach
US7825517B2 (en) * 2007-07-16 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for packaging semiconductor dies having through-silicon vias
EP2223460A4 (en) * 2007-12-20 2011-12-28 Bce Inc NON-CONTACT LABEL WITH SIGNATURE AND ASSOCIATED APPLICATIONS
CN102842512A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 半导体装置的制造方法
JP5998730B2 (ja) 2011-09-16 2016-09-28 日立化成株式会社 粘着フィルム及び粘着フィルムの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
JP4180206B2 (ja) 1999-11-12 2008-11-12 リンテック株式会社 半導体装置の製造方法
JP4392732B2 (ja) * 2000-02-07 2010-01-06 リンテック株式会社 半導体チップの製造方法
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2005033053A (ja) * 2003-07-08 2005-02-03 Lintec Corp 半導体装置の製造方法及び半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006118033A1 (ja) * 2005-04-27 2008-12-18 リンテック株式会社 シート状アンダーフィル材および半導体装置の製造方法
JP4519762B2 (ja) * 2005-11-21 2010-08-04 リンテック株式会社 樹脂封止型半導体装置の製造方法
JP2007142247A (ja) * 2005-11-21 2007-06-07 Lintec Corp 樹脂封止型半導体装置の製造方法
JP2009260213A (ja) * 2008-03-24 2009-11-05 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2014195102A (ja) * 2008-03-26 2014-10-09 Hitachi Chemical Co Ltd 半導体装置の製造方法
JP2009260211A (ja) * 2008-03-26 2009-11-05 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2010109383A (ja) * 2010-01-12 2010-05-13 Lintec Corp 樹脂封止型半導体装置の製造方法
JP2011222704A (ja) * 2010-04-08 2011-11-04 Murata Mfg Co Ltd 回路モジュール
CN102263069A (zh) * 2010-04-08 2011-11-30 株式会社村田制作所 电路模块
JP2014511560A (ja) * 2011-02-01 2014-05-15 ヘンケル コーポレイション プレカットされウェハに塗布されるダイシングテープ上のアンダーフィル膜
JP2013197557A (ja) * 2012-03-23 2013-09-30 Sumitomo Bakelite Co Ltd 半導体素子の電位測定方法
JP2013048284A (ja) * 2012-11-01 2013-03-07 Lintec Corp 樹脂封止型半導体装置の製造方法
JP2017510058A (ja) * 2014-01-07 2017-04-06 ブルーワー サイエンス アイ エヌ シー． ウェーハの一時接着処理に使用する環状オレフィンポリマー組成物およびポリシロキサン離型層

Also Published As

Publication number Publication date
US7169648B2 (en) 2007-01-30
US20050037542A1 (en) 2005-02-17

Similar Documents

Publication Publication Date Title
JP5032231B2 (ja) 半導体装置の製造方法
EP1248291B1 (en) Adhesive sheet with conductor bodies for flip-chip mounting
JP4180206B2 (ja) 半導体装置の製造方法
JP2005064239A (ja) 半導体装置の製造方法
US20090075429A1 (en) Sheet-Like Underfill Material and Semiconductor Device Manufacturing Method
JP4766180B2 (ja) 接着剤組成物
JP2006261529A (ja) フリップチップ実装用アンダーフィルテープおよび半導体装置の製造方法
JP2005327789A (ja) ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
WO2005117093A1 (ja) 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
JP5499516B2 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP4067308B2 (ja) ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP2008098427A (ja) 半導体装置の製造方法
JP5544927B2 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
WO2008032510A1 (fr) Procédé de production d'un dispositif à semi-conducteur
JP4271544B2 (ja) 半導体装置の製造方法
JP4372463B2 (ja) 半導体装置の製造方法
CN107614641B (zh) 半导体加工用带
JP3961672B2 (ja) 樹脂封止チップ体の製造方法
JP5375351B2 (ja) 半導体回路部材の製造方法
JP4910336B2 (ja) 接着シートのラミネート方法及び半導体装置の製造方法
JP6058414B2 (ja) 半導体チップの製造方法
JP2018081953A (ja) シート、テープおよび半導体装置の製造方法
JP2001144120A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080422