JP2014195102A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014195102A
JP2014195102A JP2014100756A JP2014100756A JP2014195102A JP 2014195102 A JP2014195102 A JP 2014195102A JP 2014100756 A JP2014100756 A JP 2014100756A JP 2014100756 A JP2014100756 A JP 2014100756A JP 2014195102 A JP2014195102 A JP 2014195102A
Authority
JP
Japan
Prior art keywords
resin layer
insulating resin
semiconductor
semiconductor wafer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014100756A
Other languages
English (en)
Inventor
Tetsuya Enomoto
哲也 榎本
Kazutaka Honda
一尊 本田
Akira Nagai
朗 永井
Keiichi Hatakeyama
恵一 畠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2014100756A priority Critical patent/JP2014195102A/ja
Publication of JP2014195102A publication Critical patent/JP2014195102A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Dicing (AREA)
  • Wire Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Laser Beam Processing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】生産性を十分に確保できると共に、ダイシングの際の半導体ウエハの割れ・欠けの発生を抑制できる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法では、レーザ光Lの照射によって半導体ウエハ1内部に脆弱層31を形成した後、ダイシングテープ4の伸張力によって脆弱層31を切断する。この方法では、回路面S1に絶縁性樹脂層3を有する半導体チップ10をダイシングによって一括形成できるので、絶縁性樹脂層3を半導体チップ10に個別に設ける場合と比べて作業性に優れたものとなる。また、半導体ウエハ1内部に予め脆弱層31を形成しておくことで、ダイシングの際の半導体ウエハ1へのダメージが低減され、割れ・欠けの発生を抑制できる。
【選択図】図6

Description

本発明は、半導体装置の製造方法に関する。
従来、半導体チップを実装基板に接続する手法としてワイヤーボンディング接続が知られている。しかしながら、近年では、電子機器の小型化・薄型化に伴って、半導体チップを搭載する半導体装置に対する小型化・薄型化の要求が高まっている。そのため、従来のワイヤーボンディング接続に代えて、半導体チップにバンプ(突起電極)を形成することによって半導体チップを実装基板に直接接続するフリップチップ接続が着目されている。
フリップチップ接続には、ハンダや錫などを用いて金属接合させる方法、超音波振動を印加して金属接合させる方法、樹脂の収縮力を利用して機械的接触を保持する方法などがある。信頼性を確保する観点から、上述の電子機器に用いる半導体装置では、特にハンダを用いた実装が多用されている。
一方、フリップチップ接続では、半導体チップと実装基板との間の熱膨張係数の相違に起因する接続部への応力集中が問題となる。このような応力集中は、接続部の破断につながり、接続信頼性を低下させる要因となり得る。そのため、従来では、毛細管現象を利用した液状樹脂の注入により、半導体チップと実装基板との間の空隙の封止が行われていた。
このような従来の封止方法では、例えば液晶ドライバICの実装パッケージであるCOF(Chip On Film)のように、半導体チップが狭ピッチ化し、かつ半導体チップと基板との空隙が狭くなりつつある現状では、液状樹脂の注入が困難になる場合があった。そこで、液状樹脂の注入の問題に対処するため、半導体チップ又は実装基板に予め封止用のペースト状又はフィルム状の樹脂を設けて接続と同時に封止を行う手法が開発され、かかる封止に適したシート状の樹脂の組成などについての研究が進められている(特許文献1〜5参照)。
特開2004−349561号公報 特開2000−100862号公報 特開2003−142529号公報 特開2001−332520号公報 特開2005−28734号公報
ところで、上述した半導体装置の製造工程には、半導体装置の薄型化や半導体チップの多段積層に対応するため、半導体ウエハの状態でバックグラインド加工と呼ばれる研削を行う工程や、薄化した後の半導体ウエハをダイシングして半導体チップに個片化する工程などが含まれている。そのため、封止用の樹脂を設けて接続と同時に封止を行うにあたっては、各工程における作業性を高め、半導体装置の生産性を十分に確保することが求められている。
また、半導体ウエハの薄化に対する要求はますます厳しくなっている。したがって、薄化によって機械的強度が低下している半導体ウエハに対するダメージを極力低減し、ダイシングの際の割れや欠けを防止するための技術が必要となっている。
本発明は、上記課題の解決のためになされたものであり、生産性を十分に確保できると共に、ダイシングの際の半導体ウエハの割れ・欠けの発生を抑制できる半導体装置の製造方法を提供することを目的とする。
上記課題の解決のため、回路面に突起電極を有する半導体ウエハに対し、突起電極を埋め込むように回路面に絶縁性樹脂層を形成する樹脂層形成工程と、絶縁性樹脂層の表面に支持テープを貼り付けて固定する支持テープ固定工程と、支持テープに固定された状態で、半導体ウエハにおける回路面の反対面側からレーザ光を照射し、ダイシングパターンに沿って半導体ウエハの内部に脆弱層を形成する脆弱層形成工程と、支持テープを面内方向に伸張させることにより、絶縁性樹脂層を含めて半導体ウエハをダイシングパターンに沿って分断し、複数の半導体チップに個片化するダイシング工程と、半導体チップにおける絶縁性樹脂層の表面に実装基板を押圧して所定の接続温度で加熱し、半導体チップの突起電極と実装基板の電極とを電気的に接続すると共に、半導体チップの回路面と実装基板の表面との間を絶縁性樹脂層によって封止する基板実装工程と、を備えたことを特徴としている。
この半導体装置の製造方法では、レーザ光の照射によって半導体ウエハ内部に脆弱層を形成した後、支持テープの伸張力によって脆弱層を切断する。この方法では、回路面に絶縁性樹脂層を有する半導体チップをダイシングによって一括形成できるので、絶縁性樹脂層を半導体チップに個別に設ける場合と比べて作業性に優れたものとなる。また、半導体ウエハ内部に予め脆弱層を形成しておくことで、ダイシングの際の半導体ウエハへのダメージが低減され、割れ・欠けの発生を抑制できる。
また、基板実装工程の前工程として、半導体チップの突起電極を実装基板の電極に対して位置合わせする位置合わせ工程と、位置合わせ工程の後、半導体チップにおける絶縁性樹脂層の表面に実装基板を押圧して接続温度よりも低い温度で加熱し、半導体チップと実装基板とを仮固定する仮固定工程と、を備えたことが好ましい。位置合わせ工程と基板実装工程とを分離することにより、絶縁性樹脂層の硬化が進行してしまうことを抑制できる。これにより、半導体チップと実装基板とを一層好適に接続できる。
また、脆弱層形成工程の前工程として、支持テープに固定された状態で、半導体ウエハを反対面側から研削して薄化するウエハ薄化工程を備えたことが好ましい。こうすると、より薄型の半導体チップを作製できる。また、半導体チップが薄化した場合であっても、後続のダイシング工程では、ダイシングの際の半導体ウエハへのダメージが低減されるので、割れ・欠けの発生を好適に抑制できる。
また、脆弱層形成工程において、赤外線カメラを用いて半導体ウエハの反対面側から回路面のダイシングパターンを撮像することが好ましい。こうすると、ダイシングを行う反対面側から回路面のダイシングパターンを精度良く認識できる。したがって、ダイシングの際の作業性を向上できる。
また、絶縁性樹脂層を形成する材料として、可視光に対する光透過率が10%以上の樹脂を用いることが好ましい。こうすると、半導体ウエハの回路面に半導体チップごとの位置合わせ用の基準マークを設けたときに、絶縁性樹脂層を通して基準マークを容易に認識できる。したがって、半導体チップと実装基板との位置合わせの作業性を向上できる。
また、絶縁性樹脂層を形成する材料として、接続温度において樹脂発泡を起こさない樹脂を用いることが好ましい。この場合、半導体チップと実装基板とを接続する際に、絶縁性樹脂層におけるボイドの発生を抑制できるので、接続信頼性の向上が図られる。
また、樹脂層形成工程において、フィルム状の樹脂組成物をラミネートすることによって回路面に絶縁性樹脂層を形成することが好ましい。この場合、取り扱いが簡便なフィルム状の樹脂組成物を用いることによって高い作業性を確保することができる。
また、絶縁性樹脂層は、ポリイミド樹脂、エポキシ樹脂、及び硬化剤を含むことが好ましい。この場合、絶縁性樹脂層の高耐熱性及び封止後の高い接続信頼性を確保できる。
本発明に係る半導体装置の製造方法によれば、生産性を十分に確保できると共に、ダイシングの際の半導体ウエハの割れ・欠けの発生を抑制できる。
本発明の一実施形態に係る半導体装置の製造方法の第1工程を示す図である。 樹脂層形成工程を示す図である。 支持テープ固定工程を示す図である。 ウエハ薄化工程を示す図である。 脆弱層形成工程を示す図である。 ダイシング工程を示す図である。 位置合わせ工程を示す図である。 仮固定工程を示す図である。 基板実装工程を示す図である。 位置合わせ工程の変形例を示す図である。 仮固定工程の変形例を示す図である。 基板実装工程の変形例を示す図である。
以下、図面を参照しながら、本発明に係る半導体装置の製造方法の好適な実施形態について詳細に説明する。
この半導体ウエハの製造方法は、例えば液晶ディスプレイ(LCD)用ドライバICのCOF(Chip On Film)実装に適用される。まず、図1に示すように、半導体ウエハ1を準備する。半導体ウエハ1は、例えば厚さ600μm〜725μm程度の円板状をなしている。半導体ウエハ1の回路面S1には、例えば金メッキによって形成された複数の突起電極2が所定のピッチで設けられている。また、回路面S1には、半導体ウエハ1のダイシングの際に用いるダイシングパターンと、突起電極2を後述の実装基板12の電極15と位置合わせするための基準マークが形成されている(いずれも不図示)。
次に、図2に示すように、突起電極2を埋め込むように半導体ウエハ1の回路面S1に絶縁性樹脂層3を形成する(樹脂層形成工程)。絶縁性樹脂層3は、半導体チップ10の表面と実装基板12の表面との間の封止に用いられる層であり(図9参照)、絶縁性樹脂層3の厚みは、例えば突起電極2の高さと実装基板12の電極15の高さを合わせた値と同程度になっていることが好ましい。
絶縁性樹脂層3は、作業性の確保の観点から、例えばフィルム状樹脂をロールラミネータや真空ラミネータなどで貼り合わせることによって形成することが好ましい。この他、絶縁性樹脂層3は、例えば樹脂ワニスをスピンコートによって塗布し、これを乾燥させて形成してもよく、樹脂ワニスを印刷法によって塗布し、これを乾燥させて形成してもよい。
絶縁性樹脂層3を形成する材料には、半導体ウエハ1の回路面S1に形成されている基準マークを絶縁性樹脂層3を通して認識できるように、可視光に対する透過性を有する樹脂組成物が選択される。絶縁性樹脂層3の光透過率は、例えば可視光である波長555nmの光に対して10%以上であることが好ましい。また、絶縁性樹脂層3を形成する材料には、半導体チップ10と実装基板12との接続温度(例えば300℃以上)において、樹脂発泡を起こさない樹脂組成物が選択される。
より具体的には、絶縁性樹脂層3は、熱硬化性成分と、その硬化剤とを含んで構成されている。熱硬化性成分としては、例えばエポキシ樹脂、ビスマレイミド樹脂、ポリアミド樹脂、ポリイミド樹脂、トリアジン樹脂、シアノアクリレート樹脂、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂、尿素樹脂、ベンゾオキサジン樹脂、ポリウレタン樹脂、ポリイソシアネート樹脂、フラン樹脂、レゾルシノール樹脂、キシレン樹脂、ベンゾグアナミン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ポリビニルブチラール樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂、アクリレート樹脂などが挙げられる。これらの熱硬化性成分のうち、耐熱性の観点から特に好ましいのは、エポキシ樹脂、ベンゾオキサジン樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂である。これらの樹脂は、単独または二種以上の混合物として使用することができる。
また、硬化剤としては、例えばフェノール樹脂、脂肪族アミン、脂環式アミン、芳香族ポリアミン、ポリアミド、脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、ジシアンジアミド、有機酸ジヒドラジド、三フッ化ホウ素アミン錯体、イミダゾール類、第3級アミン、有機過酸化物などが挙げられる。これらは、単独または二種以上の混合物として使用することができる。熱硬化性成分と硬化剤の組み合わせのうち、耐熱性及び形状保持性の観点から特に好ましいのは、エポキシ樹脂とフェノール樹脂、及びエポキシ樹脂とイミダゾール類である。
また、絶縁性樹脂層3は、熱可塑性成分を含んでいてもよい。熱可塑性成分としては、例えばポリエステル樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂、ポリアクリレート樹脂、ポリビニルブチラール樹脂、ポリウレタン樹脂、フェノキシ樹脂、ポリアクリレート樹脂、ポリブタジエン、アクリロニトリルブタジエン共重合体、アクリロニトリルブタジエンゴムスチレン樹脂、スチレンブタジエン共重合体、アクリル酸共重合体などが挙げられる。これらは、単独または二種以上を併用して使用することができる。これらの熱可塑性成分のうち、耐熱性及びフィルム形成性の観点から特に好ましいのは、ポリイミド樹脂及びフェノキシ樹脂である。
さらに、絶縁性樹脂層3は、低熱膨張化のための無機フィラーを含んでいてもよい。無機フィラーは、可視光に対する光透過率が10%を下回らないように、フィラー種、粒径、配合量が適宜選択される。この他、絶縁性樹脂層3は、硬化促進剤、シランカップリング剤、チタンカップリング剤、酸化防止剤、レベリング剤、イオントラップ剤などの添加剤を含んでいてもよい。これらは単独で用いてもよいし、2種以上を組み合わせてもよい。配合量は、添加剤ごとに適宜選択される。
このような絶縁性樹脂層3の形成の後、図3に示すように、絶縁性樹脂層3の表面にダイシングテープ(支持テープ)4を貼り付け、半導体ウエハ1をダイシングテープ4上に固定する(支持テープ固定工程)。また、ダイシングテープ4上に、半導体ウエハ1を囲む金属製のウエハリング5を固定する。このウエハリング5は、ダイシングの際の半導体ウエハ1の固定治具として機能する。ダイシングテープ4は、加熱又は紫外線照射によって粘着層の粘着力が低下するものが用いられる。
次に、半導体ウエハ1を回路面S1の反対面S2側から研削して薄化する(ウエハ薄化工程)。ウエハ薄化工程では、図4に示すように、ダイシングテープ4に固定された半導体ウエハ1を、回路面S1と反対の反対面S2が上方を向くようにして研削装置のステージ6上に載置する。そして、研削砥石7を回転させながら半導体ウエハ1の反対面S2に押圧し、半導体ウエハ1の厚みが例えば50μm〜550μm程度となるように薄化する。
ウエハ薄化工程の後、レーザ光Lの照射によって半導体ウエハ1の内部に脆弱層31を形成する(脆弱層形成工程)。脆弱層形成工程では、図5に示すように、ダイシングテープ4及びウエハリング5を固定したままの状態で、薄化した後の半導体ウエハ1をダイシング装置のステージ8上に載置する。次に、赤外線カメラ9を用いることにより、半導体ウエハ1の回路面S1に形成されているダイシングパターンを反対面S2側から認識する。
ダイシングパターンの認識の後、半導体ウエハ1の内部に焦点を合わせたレーザ光Lをレーザヘッド30から出射させ、ダイシングパターンにそって照射する。これにより、半導体ウエハ1の内部を局所的に改質し、ダイシングパターンに沿って脆弱層31を形成する。照射条件としては、例えば特開2003−1457号公報に記載の条件を用いることができる。
脆弱層31を形成した後、半導体ウエハ1をダイシングし、複数の半導体チップ10に個片化する(ダイシング工程)。ダイシング工程では、まず、図6に示すように、例えばウエハリング5をピックアップ装置の固定治具32に固定する。そして、押し上げ治具33をダイシングテープ4側から半導体ウエハ1に向けて押し上げ、ダイシングテープ4を面内方向に等方的に伸張させる。
このダイシングテープ4が伸張する力により、絶縁性樹脂層3を含めて脆弱層31が切断され、ダイシングパターンに沿って半導体ウエハ1が複数の半導体チップ10に個片化される。押し上げ治具33の押し上げ速度及び押し上げ量は、絶縁性樹脂層3の切断と脆弱層31の切断とが実質的に同時になされるように調整される。半導体チップ10のサイズについては特に制限はないが、液晶ディスプレイ用ドライバICのCOFでは、例えば1mm〜3mm×10mm〜25mmの長方形サイズとなる。この後、ダイシングテープ4に紫外線を照射して粘着層を硬化させ、半導体チップ10をダイシングテープ4から剥離する。
次に、個片化した半導体チップ10を実装基板12に対して位置合わせする(位置合わせ工程)。位置合わせ工程では、まず、半導体チップ10をピックアップ装置によってピックアップし、図7に示すように、回路面S1が下方を向くようにして位置合わせヘッド13の底面に吸着させる。次に、位置合わせヘッド13を位置合わせ装置のステージ14上に移送する。
位置合わせ装置のステージ14には、回路面S3が上方を向くようにして実装基板12が予め載置されている。実装基板12の回路面S3には、例えば銅表面に錫めっきが施された複数の電極15と、半導体チップ10側の基準マークに対応する基準マーク(不図示)が形成されており、実装基板12に形成された基準マークと半導体チップ10側の基準マークとの相対的な位置関係が規定されている。そして、認識カメラ16を用いることにより、2つの基準マークを認識し、規定された位置関係に一致するように位置合わせヘッド13又はステージ14の位置を調整し、半導体チップ10の突起電極2を実装基板12の電極15に対して位置合わせする。
位置合わせ工程の後、半導体チップ10と実装基板12とを仮固定する(仮固定工程)。仮固定工程では、図8に示すように、位置合わせヘッド13を降下させ、半導体チップ10における絶縁性樹脂層3の表面に実装基板12を押圧すると共に、接続温度よりも低い温度で加熱を行う。このときの加熱温度は、絶縁性樹脂層3が粘着性を示す温度であればよく、例えば40℃〜100℃の範囲で設定される。これにより、半導体チップ10と実装基板12とが位置ずれしない程度の強度で固定される。
次に、半導体チップ10の突起電極2を実装基板12の電極15に接続する(基板実装工程)。基板実装工程では、まず、仮固定状態の半導体チップ10と実装基板12とを接続装置のステージ18上に載置する。そして、図9に示すように、接続ヘッド17によって半導体チップ10における絶縁性樹脂層3の表面に実装基板12を押圧しながら、約300℃の接続温度で加熱を行う。
これにより、半導体チップ10の突起電極2と実装基板12の電極15とが電気的に接続されると共に、絶縁性樹脂層3が加熱によって溶融し、半導体チップ10の回路面S1と実装基板12の表面との間が絶縁性樹脂層3によって封止される。なお、絶縁性樹脂層3の加熱にあたっては、接続ヘッド17及びステージ18のいずれを加熱してもよい。また、溶融後の絶縁性樹脂層3の硬化を進行させるために、加熱オーブン等による処理を行ってもよい。
以上説明したように、本実施形態に係る半導体装置の製造方法では、レーザ光Lの照射によって半導体ウエハ1内部に脆弱層31を形成した後、ダイシングテープ4の伸張力によって脆弱層31を切断する。この方法では、回路面S1に絶縁性樹脂層3を有する半導体チップ10をダイシングによって一括形成できるので、絶縁性樹脂層3を半導体チップ10に個別に設ける場合と比べて作業性に優れたものとなる。また、半導体ウエハ1内部に予め脆弱層31を形成しておくことで、ダイシングの際の半導体ウエハ1へのダメージが低減され、割れ・欠けの発生を抑制できる。
また、本実施形態では、基板実装工程の前工程として、半導体チップ10の突起電極2を実装基板12の電極15に対して位置合わせする位置合わせ工程と、位置合わせ工程の後に半導体チップ10と実装基板12とを仮固定する仮固定工程とを備えている。位置合わせと接続とを同工程で行う場合、位置合わせの際に絶縁性樹脂層3が300℃程度で加熱され続けることとなり、熱履歴によって絶縁性樹脂層3の硬化が進行してしまう可能性がある。これに対し、本実施形態では、位置合わせ工程と基板実装工程とを分離することにより、位置合わせ中に絶縁性樹脂層3の硬化が進行してしまうことを抑制でき、半導体チップ10と実装基板12とを好適に接続できる。
また、本実施形態では、脆弱層形成工程の前工程として、ダイシングテープ4に固定された状態で、半導体ウエハ1を反対面側から研削して薄化するウエハ薄化工程を備えている。このような工程により薄型の半導体チップ10を作製できる。また、半導体チップ10が薄化した場合であっても、後続のダイシング工程では、ダイシングの際の半導体ウエハ1へのダメージが低減されるので、割れ・欠けの発生を好適に抑制できる。
また、本実施形態では、脆弱層形成工程において赤外線カメラ9を用いることにより、半導体ウエハ1の反対面S2側から回路面S1のダイシングパターンを精度良く認識できる。したがって、半導体ウエハ1に脆弱層31を形成する際の作業性を向上できる。
また、本実施形態では、絶縁性樹脂層3を形成する材料として、可視光に対する光透過率が10%以上の樹脂を用いている。このため、絶縁性樹脂層3を通して半導体ウエハ1の回路面S1に設けた位置合わせ用の基準マークを容易に認識できる。したがって、半導体チップ10と実装基板12との位置合わせの作業性を向上できる。
また、本実施形態では、絶縁性樹脂層3を形成する材料として、接続温度において樹脂発泡を起こさない樹脂を用いている。これにより、半導体チップ10と実装基板12とを接続する際に、絶縁性樹脂層3におけるボイドの発生を抑制できるので、接続信頼性の向上が図られる。
本発明は、上記実施形態に限られるものではない。例えば位置合わせ工程以降の変形例として、図10に示すように、回路面S1が上方を向くようにして位置合わせ装置のステージ14上に半導体チップ10を載置すると共に、電極21が下方を向くようにして可視光に対する光透過率の高いポリイミド基板22を半導体チップ10の真上に配置し、ポリイミド基板22の上方に配置した認識カメラ16によって半導体チップ10の基準マークとポリイミド基板22の基準マークとを認識するようにしてもよい。
この場合、後続の仮固定工程において、図11に示すように、圧着ヘッド23によってポリイミド基板22の上面側から押圧すると共に、圧着ヘッド23又はステージ14を例えば40℃〜100℃で加熱する。そして、基板実装工程において、図12に示すように、仮固定された半導体チップ10とポリイミド基板22とを接続装置のステージ18に載置し、接続ヘッド17によって半導体チップ10における絶縁性樹脂層3の表面にポリイミド基板22を押圧しながら所定の接続温度で加熱を行う。接続温度は、金と錫の共晶温度である278℃を超えるように設定され、例えばステージ18を350℃〜450℃で加熱し、接続ヘッド17を50℃〜150℃で加熱する。このような接続方法は、ポリイミド基板22をリールtoリール方式によって扱うことで適用可能となっている。
1…半導体ウエハ、2…突起電極、3…絶縁性樹脂層、4…ダイシングテープ(支持テープ)、9…赤外線カメラ、10…半導体チップ、12…実装基板、15…電極、31…脆弱層、L…レーザ光、S1…回路面、S2…反対面。

Claims (6)

  1. 回路面に突起電極を有する半導体ウエハに対し、前記突起電極を埋め込むように前記回路面に絶縁性樹脂層を形成する樹脂層形成工程と、
    前記絶縁性樹脂層の表面に支持テープを貼り付けて固定する支持テープ固定工程と、
    前記支持テープに固定された状態で、前記半導体ウエハにおける前記回路面の反対面側からレーザ光を照射し、ダイシングパターンに沿って前記半導体ウエハの内部に脆弱層を形成する脆弱層形成工程と、
    前記支持テープを面内方向に伸張させることにより、前記絶縁性樹脂層を含めて前記半導体ウエハをダイシングパターンに沿って分断し、複数の半導体チップに個片化するダイシング工程と、
    前記半導体チップにおける前記絶縁性樹脂層の表面に実装基板を押圧して所定の接続温度で加熱し、前記半導体チップの前記突起電極と前記実装基板の電極とを電気的に接続すると共に、前記半導体チップの前記回路面と前記実装基板の表面との間を前記絶縁性樹脂層によって封止する基板実装工程と、を備え、
    前記絶縁性樹脂層を形成する材料として、可視光に対する光透過率が10%以上の樹脂を用い、
    前記基板実装工程の前工程として、
    前記半導体チップの前記回路面に形成された第1基準マークを前記絶縁性樹脂層を通して認識すると共に、前記第1基準マークに対応して前記実装基板に形成された第2基準マークを認識し、前記半導体チップの前記突起電極を前記実装基板の前記電極に対して位置合わせする位置合わせ工程を備え、
    前記脆弱層形成工程の前工程として、
    前記支持テープに固定された状態で、前記半導体ウエハを前記反対面側から研削して薄化するウエハ薄化工程を備えたことを特徴とする半導体装置の製造方法。
  2. 前記位置合わせ工程の後、前記半導体チップにおける前記絶縁性樹脂層の表面に実装基板を押圧して前記接続温度よりも低い温度で加熱し、前記半導体チップと前記実装基板とを仮固定する仮固定工程と、を備えたことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記脆弱層形成工程において、赤外線カメラを用いて前記半導体ウエハの前記反対面側から前記回路面のダイシングパターンを撮像することを特徴とする請求項1又は2記載の半導体装置の製造方法。
  4. 前記絶縁性樹脂層を形成する材料として、前記接続温度において樹脂発泡を起こさない樹脂を用いることを特徴とする請求項1〜3のいずれか一項記載の半導体装置の製造方法。
  5. 前記樹脂層形成工程において、フィルム状の樹脂組成物をラミネートすることによって前記回路面に前記絶縁性樹脂層を形成することを特徴とする請求項1〜4のいずれか一項記載の半導体装置の製造方法。
  6. 前記絶縁性樹脂層は、ポリイミド樹脂、エポキシ樹脂、及び硬化剤を含むことを特徴とする請求項1〜5のいずれか一項記載の半導体装置の製造方法。
JP2014100756A 2008-03-26 2014-05-14 半導体装置の製造方法 Withdrawn JP2014195102A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014100756A JP2014195102A (ja) 2008-03-26 2014-05-14 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008080436 2008-03-26
JP2008080436 2008-03-26
JP2014100756A JP2014195102A (ja) 2008-03-26 2014-05-14 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008210906A Division JP5755396B2 (ja) 2008-03-26 2008-08-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014195102A true JP2014195102A (ja) 2014-10-09

Family

ID=41387232

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008210906A Active JP5755396B2 (ja) 2008-03-26 2008-08-19 半導体装置の製造方法
JP2014100756A Withdrawn JP2014195102A (ja) 2008-03-26 2014-05-14 半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008210906A Active JP5755396B2 (ja) 2008-03-26 2008-08-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (2) JP5755396B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5710133B2 (ja) * 2010-03-16 2015-04-30 株式会社ディスコ ワークの分割方法
JP5743829B2 (ja) * 2011-09-28 2015-07-01 株式会社ディスコ 被加工物保持治具
JP7422526B2 (ja) * 2019-12-03 2024-01-26 ダウ・東レ株式会社 シリコーン層を含む積層体の切断方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04370945A (ja) * 1991-06-20 1992-12-24 Fujitsu Ltd フェースダウンボンディング方法及び装置
JP2000003922A (ja) * 1998-06-16 2000-01-07 Nitto Denko Corp 半導体装置の製法
JP2004079746A (ja) * 2002-08-16 2004-03-11 Tokyo Seimitsu Co Ltd チップ製造方法
JP2005064239A (ja) * 2003-08-12 2005-03-10 Lintec Corp 半導体装置の製造方法
JP2005206665A (ja) * 2004-01-21 2005-08-04 Nitto Denko Corp シート状半導体封止用樹脂組成物
JP2006261529A (ja) * 2005-03-18 2006-09-28 Lintec Corp フリップチップ実装用アンダーフィルテープおよび半導体装置の製造方法
JP2007067245A (ja) * 2005-08-31 2007-03-15 Sumitomo Bakelite Co Ltd フィルム状配線テープ及びその製造方法、並びにフィルム状配線テープを用いた半導体装置の製造方法
JP2007306031A (ja) * 2002-04-04 2007-11-22 Toray Eng Co Ltd アライメント方法およびその方法を用いた実装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4016995B2 (ja) * 1997-03-31 2007-12-05 日立化成工業株式会社 回路接続材料並びに回路端子の接続構造及び接続方法
JP4438973B2 (ja) * 2000-05-23 2010-03-24 アムコア テクノロジー,インコーポレイテッド シート状樹脂組成物及びそれを用いた半導体装置の製造方法
JP4358502B2 (ja) * 2002-03-12 2009-11-04 浜松ホトニクス株式会社 半導体基板の切断方法
JP2005203646A (ja) * 2004-01-19 2005-07-28 Nec Kansai Ltd 半導体実装体
JP4923398B2 (ja) * 2004-09-21 2012-04-25 日立化成工業株式会社 接着剤層付き半導体素子の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04370945A (ja) * 1991-06-20 1992-12-24 Fujitsu Ltd フェースダウンボンディング方法及び装置
JP2000003922A (ja) * 1998-06-16 2000-01-07 Nitto Denko Corp 半導体装置の製法
JP2007306031A (ja) * 2002-04-04 2007-11-22 Toray Eng Co Ltd アライメント方法およびその方法を用いた実装方法
JP2004079746A (ja) * 2002-08-16 2004-03-11 Tokyo Seimitsu Co Ltd チップ製造方法
JP2005064239A (ja) * 2003-08-12 2005-03-10 Lintec Corp 半導体装置の製造方法
JP2005206665A (ja) * 2004-01-21 2005-08-04 Nitto Denko Corp シート状半導体封止用樹脂組成物
JP2006261529A (ja) * 2005-03-18 2006-09-28 Lintec Corp フリップチップ実装用アンダーフィルテープおよび半導体装置の製造方法
JP2007067245A (ja) * 2005-08-31 2007-03-15 Sumitomo Bakelite Co Ltd フィルム状配線テープ及びその製造方法、並びにフィルム状配線テープを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
JP2009260211A (ja) 2009-11-05
JP5755396B2 (ja) 2015-07-29

Similar Documents

Publication Publication Date Title
JP5660178B2 (ja) 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
JP5991335B2 (ja) 接着フィルム、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、バックグラインドテープ兼ダイシングシート一体型接着フィルム、積層体、積層体の硬化物、および半導体装置、並び半導体装置の製造方法
US8318543B2 (en) Method of manufacturing semiconductor device
JP5257499B2 (ja) 接着フィルム
JP4975564B2 (ja) 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
JP6017398B2 (ja) 半導体装置の製造方法
EP2242090A1 (en) Film for semiconductor, method for manufacturing semiconductor device and semiconductor device
JP5890960B2 (ja) フリップチップ実装方法
KR20140140042A (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP5710098B2 (ja) 半導体装置の製造方法
JP5163358B2 (ja) 半導体ウエハのダイシング方法
JP2014237811A (ja) 接着フィルム、接着シート、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、ダイシングシート兼バックグラインドテープ一体型接着フィルム及び半導体装置
JP2014195102A (ja) 半導体装置の製造方法
JP2009260213A (ja) 半導体装置の製造方法
JP2009260219A (ja) 半導体ウェハのダイシング方法及び半導体装置の製造方法
JP5136305B2 (ja) 半導体装置の製造方法
JP2009260229A (ja) 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
JP5375351B2 (ja) 半導体回路部材の製造方法
TWI773872B (zh) 半導體裝置之安裝方法
JP2009260225A (ja) 半導体装置の製造方法
JP2009260218A (ja) 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
JP5635036B2 (ja) 半導体装置の製造方法
CN113165118A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150521

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20150608